JP5746699B2 - スーパージャンクショントレンチパワーmosfetデバイスの製造 - Google Patents

スーパージャンクショントレンチパワーmosfetデバイスの製造 Download PDF

Info

Publication number
JP5746699B2
JP5746699B2 JP2012527050A JP2012527050A JP5746699B2 JP 5746699 B2 JP5746699 B2 JP 5746699B2 JP 2012527050 A JP2012527050 A JP 2012527050A JP 2012527050 A JP2012527050 A JP 2012527050A JP 5746699 B2 JP5746699 B2 JP 5746699B2
Authority
JP
Japan
Prior art keywords
type dopant
column
trench
type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012527050A
Other languages
English (en)
Other versions
JP2013503492A (ja
Inventor
ガオ、ヤン
テリル、カイル
パタナヤク、ディバ
チェン、クオ−イン
チャウ、テ−ツ
シ、シャロン
チェン、クフェイ
Original Assignee
ビシェイ−シリコニクス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ビシェイ−シリコニクス filed Critical ビシェイ−シリコニクス
Publication of JP2013503492A publication Critical patent/JP2013503492A/ja
Application granted granted Critical
Publication of JP5746699B2 publication Critical patent/JP5746699B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045Field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

この文書に係る実施形態は、一般に、半導体デバイスの製造に関する。
相互参照
この出願は、本出願の譲受人に譲渡された「Super Junction Trench Power MOSFET Devices」と題されるGao等による2009年8月27日に出願された同時係属の米国特許出願第12/548,841号に関連する。
電力を節約するためには、例えば直流(DC)−DCコンバータで使用されるトランジスタの電力損失を減らすことが重要である。金属酸化膜半導体電界効果トランジスタ(MOSFET)デバイスでは、特にパワーMOSFETとして知られるMOSFETのクラスにおいては、デバイスのオン抵抗(Rdson)を減らすことにより電力損失を低減できる。
絶縁破壊電圧は、逆電圧状態下での絶縁破壊に耐えることができるデバイスの能力の表示を与える。絶縁破壊電圧はRdsonに反比例するため、Rdsonが減少すると、絶縁破壊電圧が悪影響を受ける。この問題に対処するため、デバイスの活性領域の下側にp型領域とn型領域とを交互に含むスーパージャンクション(SJ)パワーMOSFETが導入された。SJパワーMOSFETにおける交互に位置するp型およびn型領域は、理想的には、これらの領域が逆電圧状態下で互いを空乏化するように電荷平衡(Qp=Qn)にあり、それにより、デバイスが絶縁破壊によりいっそう耐えることができる。
従来のSJパワーMOSFETは前述したような利点を与えるが、改良の余地がある。例えば、従来のSJトレンチパワーMOSFETデバイスでは、スーパージャンクションを形成するp型カラムおよびn型カラムが、それらが製造中に加熱されるときに互いの中へと拡散する場合がある。この拡散は絶縁破壊電圧を低下させる。また、p型カラムは、それらのカラム中のキャリアを急速に除去できないように浮いており、したがって、従来のSJトレンチパワーMOSFETデバイスは一般に高速回路での使用に適さないと考えられている。また、従来のSJトレンチパワーMOSFETデバイスでは、各トレンチゲートの配置により、能動デバイスの密度が制限される。例えば、従来のnチャネルデバイスでは、トレンチゲートが2つのp型カラム間に配置される(すなわち、ゲートがn型カラム上にわたって配置される)。
前述したように、SJトレンチパワーMOSFETデバイスは、交互に位置するp型ドーパントおよびn型ドーパントのカラムを含むスーパージャンクションを含む。本発明に係る一実施形態では、nチャネルデバイスのためのスーパージャンクションの形成において、p型ドーパントのカラムが形成され、酸化物の層またはカラムがp型ドーパントのカラムの両側に堆積され、また、酸化物のカラムに隣接してn型ドーパントのカラムが形成され、pチャネルデバイスのためのスーパージャンクションの形成において、n型ドーパントのカラムが形成され、酸化物の層またはカラムがn型ドーパントのカラムの両側に堆積され、また、酸化物のカラムに隣接してp型ドーパントのカラムが形成される。したがって、スーパージャンクションは、一方側が酸化物の第1のカラム(または層)により他方の型のドーパントの第1のカラムから分離され且つその他方側が酸化物の第2のカラム(または層)により他方の型のドーパントの第2のカラムから分離される一方の型のドーパントのカラムを含む。酸化物層は、デバイスが製造中に加熱されるときに隣接するn型およびp型カラムが互いの中へ拡散しないようにする。そのため、酸化物層は、絶縁破壊電圧が製造プロセスによって悪影響を受けることを防止できる。
他の実施形態において、nチャネルデバイスを形成する際、ソース金属がスーパージャンクションにおけるp型カラムに電気的に短絡され、それにより、結果として得られるボディ領域がONからOFFへ切り換えられるときにp型カラム中のキャリアを急速に掃引することができ、また、pチャネルデバイスでは、スーパージャンクションにおけるn型カラムがピックアップされてソースに短絡され、それにより、同様の利点が得られる。したがって、この特徴を有するSJトレンチパワーMOSFETデバイスは高速回路での使用にうまく適する。
他の実施形態において、nチャネルデバイスでは、スーパージャンクションが形成されるとともに、ゲート要素がn型ドーパントのカラム上ではなくスーパージャンクションにおけるp型ドーパントの領域の上側にあるようにFETのためのゲート要素(例えば、トレンチゲート)がスーパージャンクションに形成される。ゲートをp型カラムと位置合わせすることにより、n型カラムの幅を減少させることができる。pチャネルデバイスにおいて、FETのためのゲート要素は、p型ドーパントのカラム上ではなくスーパージャンクションにおけるn型ドーパントのカラム上に配置され、それにより、p型カラムの幅を減らすことができる。したがって、トレンチゲートを互いに近接させて配置でき、それにより、セル密度が増大され、また、これにより、SJトレンチパワーMOSFETデバイスのオン抵抗(Rdson)が更に減少するという効果も有する。
本発明のこれらの及び他の目的並びに利点は、様々な図に示される以下の詳細な説明を読んだ後に当業者により認識され得る。
本発明のこれらの及び他の目的並びに利点は、様々な図に示される以下の詳細な説明を読んだ後に当業者により認識され得る。
この明細書中に組み入れられてこの明細書の一部を形成する添付図面は、本発明の実施形態を示しており、明細書本文と共に本発明の原理を説明するのに役立つ。同様の参照符号は、図面および明細書の全体にわたって同様の要素を示す。
本発明の実施形態に係る半導体デバイスの要素を示す断面図である。 本発明の実施形態に係る半導体デバイスの要素を示す断面図である。 図3A,3B,3Cは、本発明の実施形態に係る半導体デバイスの製造で使用されるプロセスのフローチャートを示している。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である。 本発明の他の実施形態に係る半導体デバイスの要素を示す断面図である。
本発明の以下の詳細な説明では、本発明の完全な理解のために多数の特定の詳細が記述されている。しかしながら、当業者であれば分かるように、本発明は、これらの特定の詳細を伴うことなく或いはその等価物を伴って実施されてもよい。他の事例では、本発明の態様を不必要に曖昧にしないように、良く知られた方法、手続き、構成要素、回路が詳しく示されない。
以下の詳細な説明のうちの幾つかの部分は、手続き、論理ブロック、手順、および、半導体デバイスを製造するための工程の他の記号表示の観点から与えられる。これらの記述および表示は、半導体デバイス製造の当業者の作業の内容を他の当業者に最も効果的に伝えるために半導体デバイス製造の当業者によって使用される手段である。本出願において、手続き、論理ブロック、プロセス等は、所望の結果につながる首尾一貫した一連のステップまたは命令であると考えられる。ステップは、物理量の物理的操作を必要とするステップである。しかしながら、これらの表現および同様の表現の全てが適切な物理量に関連付けられ且つこれらの量に適用される単なる便宜的な標示であることに留意すべきである。以下の説明から明らかなように別に具体的に述べられていなければ、本出願の全体にわたって、「形成する」、「実行する」、「生成する」、「堆積する」、「エッチングする」などの表現を利用する説明が、半導体デバイス製造の作業およびプロセス(例えば、図3A,3B,3Cのフローチャート300)を示すことは言うまでもない。
図は一定の倍率で描かれておらず、また、構造の一部だけ及び該構造を形成する様々な層が図中に示されている場合がある。更に、製造プロセスおよびステップは、本明細書中に記載されるプロセスおよびステップと共に行なわれてもよい。すなわち、本明細書中に図示されて説明されるステップの前に、該ステップ間で、及び/又は、該ステップの後に、多くのプロセスステップが存在してもよい。重要なことには、本発明に係る実施形態は、これらの他の(おそらく従来の)プロセスおよびステップと併せて、これらを著しくかき乱すことなく実施できる。一般的に言えば、本発明に係る実施形態は、周辺のプロセスおよびステップに著しい影響を及ぼすことなく、従来のプロセスの一部に取って代わることができる。
本明細書中で使用される文字「n」はn型ドーパントを示し、文字「p」はp型ドーパントを示す。プラス符号「+」またはマイナス符号「−」は、ドーパントの比較的高い濃度または比較的低い濃度をそれぞれ表わすために使用される。
表現「チャネル」は、本明細書中では一般に認められた態様で使用される。すなわち、電流がチャネルのFET内でソース接続部からドレイン接続部へと流れる。チャネルをn型またはp型半導体材料のいずれかにより形成することができる。したがって、FETは、nチャネルデバイスまたはpチャネルデバイスのいずれかとして特定される。図1〜図25をnチャネルデバイス、特にnチャネルスーパージャンクションMOSFETとの関連で説明するが、本発明に係る実施形態はそのように限定されない。つまり、本明細書中に記載される特徴は、以下で更に説明される図26に示されるpチャネルデバイスで利用することができる。図1〜図25の説明は、n型ドーパントおよび材料を対応するp型ドーパントおよび材料と置き換えることによりpチャネルデバイスに容易に適用することができ、逆もまた同様である。
図1は、本発明の一実施形態に係る半導体デバイス100(例えば、nチャネルSJトレンチパワーMOSFETデバイス)の要素を示す断面図である。デバイス100は、n+ドレイン層または基板104の底面にドレイン電極102を含む。基板104の上側には、p−ドリフト領域またはp型カラム106とn−ドリフト領域またはn型カラム108とが交互に配置される。交互に位置するp型(p−)カラム106およびn型(n−)カラム108は、スーパージャンクションとして知られるものを形成する。重大なことには、p型ドーパントのカラム106は、絶縁層またはカラム110(例えば、誘電体または酸化物の層/カラム)によって、n型ドーパントの隣接するカラム108から分離される。絶縁層110は、後述するように構造体が製造中に加熱されるときにn型およびp型カラム106,108が互いの中へ拡散しないようにする。そのため、絶縁層110は、絶縁破壊電圧が製造プロセスによって悪影響を受けないようにすることができる。
また、重要なことには、図1の例では、各p型カラム106がそれぞれのポリシリコン(ポリ)トレンチゲート111(ゲートポリ111)の下側に配置される。一般的に言えば、各トレンチゲート111は、対応するp型カラム106の上側で隣接する絶縁層110間に位置合わせされる。より具体的には、各トレンチゲート111は、対応するp型カラム106の長手方向軸(図1の方向で考えると、長手方向軸はp型カラム内の垂直線である)に沿って位置合わせされる−一実施形態において、トレンチゲート111の長手方向軸は、トレンチゲートがp型カラム上で中心付けられるようにp型カラム106の長手方向軸と一致する。図1の実施形態において、p型カラム106は、絶縁層110のために使用される材料とは異なる材料から形成されてもよいそれぞれの絶縁層109によってトレンチゲート111から分離される。
トレンチゲート111をp型カラム106と位置合わせすることにより、n型カラム108の幅を減らすことができる。したがって、トレンチゲートを互いに近接させて配置でき、それにより、セル密度が増大され、また、これにより、デバイス100のオン抵抗(Rdson)が更に減少するという効果も有する。一実施形態において、隣接するトレンチゲート間のピッチは、従来のデバイスにおける5ミクロンとは対照的に、約1.2ミクロンである。
図1の構造と関連する他の利点は、トレンチゲート111と隣接するn型カラム108との間の重なり122の量が小さいことからゲート−ドレイン間電荷量(Qgd)が減少されるという点である。一実施形態では、重なり122の量が約0.1ミクロンである。
図1の実施形態において、隣接するトレンチゲート111間にはn型カラム108の上側にトレンチ125が形成される。より具体的には、各トレンチ125は、対応するn型カラム108の長手方向軸に沿って位置合わせされる−一実施形態において、トレンチ125の長手方向軸は、トレンチがn型カラム上で中心付けられるようにn型カラム108の長手方向軸と一致する。トレンチ125はソース金属124で満たされる。
p+領域(p型接点領域112)が各トレンチ125内のソース金属124を対応するn型カラム108から分離する。p−領域(p型ボディ領域114)が、トレンチとトレンチゲート111との間で且つソース金属124とn型カラム108との間で、各トレンチ125の両側に配置される。また、図1に示されるように、n+領域(n型ソース領域116)が各トレンチ125の両側に配置される。
p型(p−)ボディ領域114およびn型(n+)ソース領域116は、他の絶縁層120(例えば、ゲード酸化物)によってそれぞれのトレンチゲート111から分離される。図示のように、絶縁層110,120は、製造プロセスの異なるポイントで形成され、そのため、図1に示されるように位置合わせされない場合がある。また、絶縁層110,120が異なる材料を使用して形成されてもよい。それにもかかわらず、絶縁層110,120は、図1のy方向でほぼ連続する境界を与え、その意味で、絶縁材料の単一のカラムとして特徴付けることができる。
各n型ソース領域116上および各トレンチゲート111上にわたって絶縁層118を形成することができる。ソース金属層124は、絶縁層118上にわたって形成されており、前述したようにトレンチ125内へと延びる。
本発明の一実施形態によれば、p型カラム106がピックアップされてソース金属層124に対して電気的に短絡される。これを達成するための1つの方法が図2に示されている。図2は、図1の切断線A−Aに沿うデバイス100の断面図である。すなわち、図2で与えられる図は、図1に示される2つの次元(xおよびy)に対して直交する第3次元(z)にある。
図2の実施形態では、トレンチ225が、対応するp型カラム106をソース金属層124に接続するように形成される。トレンチ225は金属で満たされており、トレンチ225内の金属は、図示のように、n型カラム108、ポリ領域211、および、絶縁層120によって、トレンチゲート111から分離される。p型カラム106をソース金属層124に短絡させることにより、結果として得られるボディダイオードがONからOFFへ切り換えられるときにp型カラム内のキャリアを急速に掃引することができる。したがって、デバイス100が高速回路での使用にうまく適する。図3A,3B,3Cは、図1および図2のデバイスなどの半導体デバイスの製造で使用されるプロセスの一実施形態のフローチャート300を示している。図3A〜図3Cでは特定のステップが開示されるが、そのようなステップは典型的なものである。すなわち、本発明に係る実施形態は、様々な他のステップまたは図3A〜図3Cに列挙されるステップの変形例を実行するのにうまく適する。本発明の実施形態に係る半導体デバイスの製造における選択された段階を示す断面図である図4〜図25と併せて、図3A,3B,3Cについて説明する。
図3Aのブロック302では、p−ドーパントのエピタキシャル層402(図4)がn+基板104上にわたって成長される。基板104がドレイン電極層102(図1)を含んでもよい。
ブロック304では、第1の誘電体層502がエピタキシャル層402上にわたって堆積され、また、フォトレジスト(PR)層504が誘電体層上にわたって堆積される(図5)。誘電体層502は、例えば、減圧化学蒸着(SACVD)によって堆積される熱酸化物または酸化物であってもよい。
ブロック306では、第1のマスク(図示せず)が形成され、フォトレジスト層504および誘電体層502の露出部分が図6に示されるようにエッチング除去される。誘電体層502の残存部分が図1の絶縁層109に対応する。
ブロック308では、p型エピタキシャル層402の一部もエッチング除去され、それにより、図7に示されるようにp型カラム106が形成される。エピタキシャル層402のエッチングは、比較的僅かな程度まで基板104へと及んでもよい。ブロック308において適用されるエッチング材料は、ブロック306で使用されるエッチング材料と異なってもよい。ブロック310では、残存するフォトレジスト層504が除去される(図8)。
図3Aのブロック312では、第2の誘電体層902(図9)が絶縁層109およびp型カラム106の露出面上にわたって成長され或いは堆積される。特に、誘電体層902は、p型カラム106の両側および絶縁層109上にわたって形成され、それにより、実質的に、p型カラムの両側に誘電体材料の層またはカラムが形成される。第2の誘電体層902に使用される材料は、絶縁層109に使用される材料の厚さと比べて、異なってもよい。また、第2の誘電体層902は、絶縁層109の厚さと比べて比較的薄くてもよい(300〜500オングストローム程度)。
図3Aのブロック314では、図10に示されるように、基板104に隣接する誘電体層902の部分(図9)が除去される。このプロセスはボトム酸化物ブレイクスルーと称されてもよい。p型カラム106の両側の誘電体層902の部分は除去されず、これらの部分が図1の絶縁層110に対応する。絶縁層109を覆っている誘電体層902もボトム酸化物ブレイクスループロセスの一環として部分的に或いは完全に除去されてもよい。言い換えると、ボトム酸化物ブレイクスルーの後、図10に示されるように基板104が露出され、一方、絶縁層109は、第1の誘電体層502の一部として堆積される材料のみから成ってもよく(図5)、あるいは、第1の誘電体層502および第2の誘電体層902に含まれる材料の組み合わせから成ってもよい。また、ブロック314では、ボトム酸化物ブレイクスルーの後、n−ドーパントのエピタキシャル層1002が、基板104上にわたって及びp型カラム106と絶縁層109,110とを備える構造体の周囲で成長される。
図3Aのブロック316では、フォトレジスト層が加えられ、その後、図11に示されるようにマスク1102を形成するためにフォトレジスト層が選択的に除去される。マスク1102は、図12に示されるように、n型エピタキシャル層1002に終端トレンチ1202を形成するために使用される。終端トレンチ1202は基板104中へと延びていてもよい。その後、図12も示されるようにマスクを除去することができる。
図3Aのブロック318では、図13に示されるように、第3の誘電体層1302が終端トレンチ1202の内側およびn型エピタキシャル層1002上にわたって成長され或いは堆積される(例えば、SACVDを使用して)。第3の誘電体層1302のために使用される材料は、絶縁層109,110のために使用される材料と異なってもよい。その後、緻密化プロセスを使用して第3の誘電体層1302を硬化させ或いはアニールすることができる。重要なことには、絶縁層110は、緻密化プロセス中および構造体が加熱されてもよい製造プロセスの任意の他の時間にp型カラム106およびn型エピタキシャル層1002が互いの中へ拡散するのを防止し或いは制限する。
図3Aのブロック320では、図14に示されるように終端トレンチ1202内の誘電体の高さがn型エピタキシャル1002の上面とほぼ同じ高さとなるように誘電体層1302がエッチバッグされる。
図3Bのブロック322では、フォトレジスト層が加えられ、その後、図15に示されるようにマスク1502を形成するためにフォトレジスト層が選択的に除去される。マスクの開口1504はp型カラム106の位置と一致する。開口1504の幅(図15のx方向で測定される)は、開口とp型カラムとの位置合わせに伴う問題を回避するために、p型カラム106の幅より小さくてもよい。言い換えると、図示のように、マスク1502は、p型カラム106の上側にトレンチを形成するために使用され、また、理想的には、それらのトレンチはp型カラムの外縁を越えて延びない。
図3Bのブロック324では、図15および図16に関連して、開口1504の下側に位置するn型エピタキシャル層1002の部分がエッチング除去され、それにより、絶縁層109へと延びるトレンチ1602が形成される。エッチング除去されないエピタキシャル層1002の部分は、図1のn型カラム108に対応する。その後、マスク1502を除去することができる。
図3Bのブロック326では、トレンチ1602の側面および底面を含めて絶縁層109およびn型カラム108の露出面上にわたってゲート酸化物層1702(図17)が成長される。ゲート酸化物層1702のために使用される材料は、第1の誘電体層502(図5)および第2の誘電体層902(図9)中に含まれる材料と異なっていてもよい。図1の絶縁層109は、ゲート酸化物層1702と、第1の誘電体層502および第2の誘電体層902からの材料とを含んでもよい−すなわち、図では単一の均一な層として描かれているが、実際の実務では、絶縁層109が異なる絶縁材料を含んでもよい。また、トレンチ1602の幅に応じて、それらのトレンチの内側を覆うゲート酸化物層1702の部分が絶縁層110と一致してもよく、それにより、図17の垂直方向(y方向)で絶縁材料のほぼ連続したカラムが形成される。
図3Bのブロック328では、図18に示されるように、ゲート酸化物層1702上にわたって及びトレンチ1602内にポリシリコン(ポリ)層1802が堆積される。
図3Bのブロック330では、化学機械平坦化または研磨(CMP)プロセスを使用して、ゲート酸化物層1702に至るまでポリ層1802の一部を除去することができる(図18)。その後、エッチバックプロセスを使用して、より多くのポリ層1802を除去することができ、それにより、図19に示されるように陥凹要素が形成される。これらの陥凹要素は図1のトレンチゲート111に対応する。
図3Bのブロック332では、図20に関連して、ブランケットp−ドーパントがデバイス100内−すなわち、n型カラム108内に注入され−それにより、図1のp型(p−)ボディ領域114が形成される。p型ボディ領域114はトレンチゲート111よりも(図20のy方向の)深さが浅い。
図3Bのブロック334では、図21に示されるように、終端トレンチ1202上および隣接領域上にわたってソースマスク2102が形成され、その後、n+ドーパントがp型ボディ領域114内に注入され、それにより、図1のn型(n+)ソース領域116が形成される。このようにして、トレンチゲートがn型カラム108上ではなくp型カラム106上に形成される。p型カラム106上にトレンチゲートを形成することにより、ゲートを互いに近接して配置することができ、それにより、セル密度が増大され、また、これにより、Rdsonが減少するという効果も有する。n型ソース注入後、マスク2102を除去することができる。
図3Bのブロック336では、低温酸化物(LTO)の層の後に引き続いてボロホスホシリケートガラス(BPSG)の層が堆積される−図22ではこれらの層が層2202として特定される(明確にするため、ゲート酸化物領域1702の全てが図22および図23で確認されるとは限らない)。
図3Bのブロック338では、フォトレジストの層が層2202上にわたって加えられ、その後、図23に示されるように、n型カラム108と一致する開口2304を伴うマスク2302を形成するためにフォトレジストの層が選択的に除去される。その後、開口2304の真下の材料−それらの開口の真下にある層2202、ゲート酸化物1702、n+ソース領域116、および、p型ボディ領域114の部分−をエッチング除去して、図1の絶縁層118を形成できるとともに、n+ソース領域116、p型ボディ領域114、および、ゲートピックアップ領域を露出させるトレンチ125を形成することができる。図1の絶縁層118は、層2202の残存部分、および、ゲート酸化物層1702の残存水平(x方向)部分の両方を含む。また、ゲート酸化物層1702のy方向(垂直)部分は図1の絶縁層120と一致する。その後、各トレンチ125の底部にp+ドーパントが注入され、それにより、図1のp型(p+)接点領域112が形成される。
同様の態様で、図3Cのブロック340では、図24に示されるように、p型カラム106と一致する開口2404を伴うマスク2402を図23のz方向に形成することができる。その後、開口2404の真下の材料−それらの開口の真下にある層2202、トレンチゲート111、および、絶縁層109の部分−をエッチング除去して、絶縁ポリ領域211と、p型カラム106およびポリ領域211を露出させるトレンチ225とを形成することができる。p型カラム接点トレンチ225は、酸化層(ゲート酸化物)120、n型カラム108、および、他の酸化層120によってゲートポリ111から分離され、また、トレンチ225は酸化層120によっても分離される。
図3Cのブロック342では、図23,24,25にも関連して、マスク2302,2402が除去されるとともに、金属がトレンチ2304,2404内および絶縁層118上にわたって堆積される。フォトレジストの層が金属上にわたって加えられ、その後、開口を有するマスク(図示せず)を形成するためにフォトレジストの層が選択的に除去され、また、開口の下側の金属がエッチング除去されることにより、図1および図2のソース金属層124が形成されるとともに、ゲートバス(図示せず)が形成される。したがって、図1および図2に示されるように、p型カラム106およびn型カラム108の両方がソース金属層124に電気的に接続される。その結果、それに伴って得られるボディダイオードがONからOFFへ切り換えられるときにp型カラム106内のキャリアを急速に掃引することができる。
図3Cのブロック344では、保護層が随意的に堆積される。その後、保護層をエッチングしてゲートパッドおよびソースパッドを形成するために、マスクを加えることができる。
前述したように、本明細書中に記載される特徴は、pチャネルSJトレンチパワーMOSFETデバイスにも適用できる。図26は、本発明の一実施形態に係るpチャネルSJトレンチパワーMOSFETデバイス2600の要素を示す断面図である。デバイス2600は、p+ドレイン層または基板2604の底面にドレイン電極(図示せず)を含む。スーパージャンクションを形成するために、基板2604の上側には、p−ドリフト領域またはp型カラム2606とn−ドリフト領域またはn型カラム2608とが交互に配置される。p型ドーパントのカラム2606は、絶縁層またはカラム110によって、n型ドーパントの隣接するカラム2608から分離され、それにより、構造体が製造中に加熱されるときにn型およびp型カラムが互いの中へ拡散しないように保たれる。
図26の実施形態では、各n型カラム2608がそれぞれのポリシリコントレンチゲート111の下側に配置される。n型カラム2608は、それぞれの絶縁層109によってトレンチゲート111から分離される。トレンチゲート111をn型カラム2608と位置合わせすることにより、p型カラム2606の幅を減らすことができ、それにより、トレンチゲートを互いに近接して配置できる。
隣接するトレンチゲート111間にはp型カラム2606の上側にトレンチ125が形成される。トレンチ125はソース金属124で満たされる。n+領域(n接点領域2612)が各トレンチ125内のソース金属124を対応するp型カラム2606から分離する。n−領域(n−ボディ領域2614)が各トレンチ125の両側で且つトレンチとトレンチゲート111との間およびソース金属124とp型カラム2606との間に配置される。また、p+領域(p−ソース領域2616)が各トレンチ125の両側に配置される。n型ボディ領域2614およびp型ソース領域2616は、他の絶縁層120(例えば、ゲート酸化物)によってそれぞれのトレンチゲート111から分離される。各p型ソース領域2616上および各トレンチゲート111上にわたって絶縁層118を形成することができる。ソース金属層124は、絶縁層118上にわたって形成されており、前述したようにトレンチ125内へと延びている。
本発明の一実施形態によれば、n型カラム2608は、図2に示される態様と同様の態様でピックアップされてソース金属層124に電気的に短絡される。
要約すると、SJトレンチパワーMOFETデバイスの実施形態、および、そのようなデバイスを製造するための方法の実施形態が記載されている。本明細書中に記載される特徴は、スプリットゲート、デュアルトレンチ、および、他の従来の高電圧スーパージャンクションデバイスに代わる手段として、低電圧デバイスおよび1000ボルトパワーMOSFETなどの高電圧デバイスで使用できる。
概して、この文書は以下を開示してきた。スーパージャンクショントレンチパワーMOSFET(金属酸化膜半導体電界効果トランジスタ)デバイスを製造する方法が記載される。スーパージャンクションにおけるp型ドーパントのカラムは、酸化物の第1のカラムによってn型ドーパントの第1のカラムから分離されるとともに、酸化物の第2のカラムによってn型ドーパントの第2のカラムから分離される。nチャネルデバイスでは、FETのためのゲート要素がp型ドーパントのカラム上にわたって配置されるのが有益であり、また、pチャネルデバイスでは、FETのためのゲート要素がn型ドーパントのカラム上にわたって配置されるのが有益である。本発明の特定の実施形態の前述した記述は、例示目的で且つ説明のために与えられた。これらの記述は、包括的なものではなく、あるいは、開示された正にその形態に本発明を限定しようとするものではなく、また、前述した教示内容を踏まえて多くの改良および変形が可能である。実施形態は、本発明の原理およびその実用的用途を最も良く説明するために選択されて記載されており、それにより、他の当業者は、考えられる特定の用途に適するように本発明および様々な改良を伴う様々な実施形態を最も良く利用できる。本発明の範囲は、添付の請求項およびそれらの等価物によって規定されるものである。言うまでもなく、本明細書で与えられる任意の全ての要素およびステップが含まれるのが好ましい。これらの要素およびステップのうちのいずれかが当業者に明らかなように省かれ或いは置き換えられてもよい。
要約すると、この文書は、少なくとも以下の広範な概念を開示してきた。
概念1.第1型ドーパントのチャネルを有するスーパージャンクショントレンチパワー金属酸化膜半導体電界効果トランジスタ(MOSFET)デバイスを製造する方法であって、
第2型ドーパントのカラムを形成するステップと、
前記第2型ドーパントの前記カラムの両側に酸化物の層を堆積させて、酸化物の第1のカラムと酸化物の第2のカラムとを形成するステップと、
酸化物の前記第1のカラムに隣接して前記第1型ドーパントの第1のカラムを形成するとともに、酸化物の前記第2のカラムに隣接して前記第1型ドーパントの第2のカラムを形成し、前記第2型ドーパントの前記カラムが、酸化物の前記第1および第2のカラムによって、前記第1型ドーパントの前記第1および第2のカラムから分離される、ステップと、
前記第2型ドーパントの前記カラムの上側で前記第1型ドーパントの前記第1のカラムと前記第1型ドーパントの前記第2のカラムとの間に電界効果トランジスタのためのゲート要素を形成するステップと、
を備える方法。
概念2.前記第2型ドーパントの前記カラムを前記ゲート要素から分離するために前記ゲート要素を形成する前に前記第2型ドーパントの前記カラムの上側に酸化物層を堆積させるステップを更に備える概念1の方法。
概念3.前記第1型ドーパントがn型ドーパントを備える場合には前記第2型ドーパントがp型ドーパントを備え、前記第1型ドーパントがp型ドーパントを備える場合には前記第2型ドーパントがn型ドーパントを備える概念1の方法。
概念4.ソース金属の層を堆積させるステップと、
前記第2型ドーパントの前記カラムをソース金属の前記層に対して電気的に短絡させる電気接続部を形成するステップと、
を更に備える概念1の方法。
概念5.ソース金属の前記層を堆積させる前に前記ゲート要素と隣接するゲート要素との間にトレンチを形成するステップと、
前記ソース金属を堆積させて前記トレンチを満たすステップと、
を更に備える概念4の方法。
概念6.前記ゲート要素と前記トレンチとの間に前記第2型ドーパントのボディ領域と前記第1型ドーパントのソース領域とを形成するステップを更に備える概念5の方法。
概念7.前記トレンチが前記第1型ドーパントの前記第1のカラムの長手方向軸と位置合わせされる概念5の方法。
概念8.前記トレンチと前記第1型ドーパントの前記第1のカラムとの間に前記第2型ドーパントの領域を注入するステップを更に備える概念7の方法。
概念9.第1型ドーパントのチャネルを有する半導体デバイスを製造する方法において、
前記第1型ドーパントの基板上にスーパージャンクション構造体を形成するステップであって、前記スーパージャンクション構造体が、前記第1型ドーパントの柱状の第1の領域と前記第1型ドーパントの柱状の第2の領域との間に配置される第2型ドーパントの柱状領域を備え、前記第2型ドーパントの前記領域が、第1の絶縁層によって前記第1型ドーパントの前記第1の領域から分離されるとともに、第2の絶縁層によって前記第1型ドーパントの前記第2の領域から分離される、ステップと、
前記スーパージャンクション構造体上に電界効果トランジスタのゲート要素を形成するステップであって、前記ゲート要素が前記第2型ドーパントの前記領域の長手方向軸と位置合わせされるステップと、
を備える方法。
概念10.前記第2型ドーパントの前記領域を前記ゲート要素から分離するために前記ゲート要素を形成する前に酸化物層を堆積させるステップを更に備える概念9の方法。
概念11.ソース金属の層を堆積させるステップと、
前記第2型ドーパントの前記領域をソース金属の前記層に対して短絡させる電気接続部を形成するステップと、
を更に備える概念9の方法。
概念12.ソース金属の前記層を堆積させる前に前記ゲート要素と隣接するゲート要素との間にトレンチを形成するステップと、
前記ソース金属を堆積させて前記トレンチを満たすステップと、
を更に備える概念11の方法。
概念13.前記ゲート要素と前記トレンチとの間に前記第2型ドーパントのボディ領域と前記第1型ドーパントのソース領域とを形成するステップを更に備える概念12の方法。
概念14.前記トレンチが前記第1型ドーパントの前記第1の領域の長手方向軸と位置合わせされる概念12の方法。
概念15.第1型ドーパントのチャネルを有する半導体デバイスを製造する方法において、
前記第1型ドーパントの基板上にスーパージャンクション構造体を形成するステップであって、前記スーパージャンクション構造体が、前記第1型ドーパントの第1の領域と前記第1型ドーパントの第2の領域との間に配置される第2型ドーパントの領域を備え、前記第2型ドーパントの前記領域および前記第1型ドーパントの前記第1および第2の領域がそれぞれ第2の寸法よりも大きい第1の寸法を有し、前記第1の寸法が第1の方向で測定され、前記第2の寸法が前記第1の方向と直交する第2の方向で測定される、ステップと、
前記スーパージャンクション構造体に結合されるゲート要素を備える電界効果トランジスタを形成して、前記第2型ドーパントの前記領域が前記第1の方向で前記ゲート要素と前記基板との間に位置するようにするステップと、
ソース金属の層を堆積させるステップであって、前記ソース金属が、前記第1の方向および前記第2の方向と直交する第3の方向で前記第2型ドーパントの前記領域に電気的に短絡される、ステップと、
を備える方法。
概念16.前記スーパージャンクション構造体を形成する前記ステップは、
第2型ドーパントの前記領域を形成する工程と、
前記第2型ドーパントの前記領域の両側に酸化物の層を堆積させて、酸化物の第1のカラムと酸化物の第2のカラムとを形成する工程と、
酸化物の前記第1のカラムに隣接して前記第1型ドーパントの前記第1の領域を形成するとともに、酸化物の前記第2のカラムに隣接して前記第1型ドーパントの前記第2の領域を形成する工程であって、前記第2型ドーパントの前記領域が、酸化物の前記第1および第2のカラムによって、前記第1型ドーパントの前記第1および第2の領域から分離される、工程と、
を備える概念15の方法。
概念17.前記第2型ドーパントの前記領域を前記ゲート要素から分離するために前記ゲート要素を形成する前に酸化物層を堆積させるステップを更に備える概念15の方法。
概念18.ソース金属の前記層を堆積させる前に前記ゲート要素と隣接するゲート要素との間にトレンチを形成するステップと、
前記ソース金属を堆積させて前記トレンチを満たすステップと、
を更に備える概念15の方法。
概念19.前記ゲート要素と前記トレンチとの間に前記第2型ドーパントのボディ領域と前記第1型ドーパントのソース領域とを形成するステップを更に備える概念18の方法。
概念20.前記第1型ドーパントの前記第1の領域が前記第1の方向で前記トレンチと前記基板との間に形成される概念18の方法。

Claims (9)

  1. 第1型ドーパントのチャネルを有するスーパージャンクショントレンチパワー金属酸化膜半導体電界効果トランジスタ(MOSFET)デバイスを製造する方法であって、
    前記第1型ドーパントの基板上に第2型ドーパントのカラムを形成するステップと、
    前記第2型ドーパントの前記カラムの両側に酸化物の層を堆積させて、前記基板上に酸化物の第1のカラムと前記基板上に酸化物の第2のカラムとを形成するステップと、
    酸化物の前記第1のカラムに隣接して前記基板上に前記第1型ドーパントの第1のカラムを形成するとともに、酸化物の前記第2のカラムに隣接して前記基板上に前記第1型ドーパントの第2のカラムを形成し、前記第2型ドーパントの前記カラムが、酸化物の前記第1および第2のカラムによって、前記第1型ドーパントの前記第1および第2のカラムから分離される、ステップと、
    前記第2型ドーパントの前記カラムの上側で前記第1型ドーパントの前記第1のカラムと前記第1型ドーパントの前記第2のカラムとの間に電界効果トランジスタのためのゲート要素を形成するステップと、
    前記第1型ドーパントの前記第1のカラムの上側で前記ゲート要素と隣接するゲート要素との間にトレンチを形成するステップと、
    前記トレンチと前記第1型ドーパントの前記第1のカラムとの間に、前記トレンチよりも幅が広い前記第2型ドーパントの領域を注入するステップと、
    前記トレンチを満たすようにソース金属を堆積させるステップであって、前記領域がソース金属に接触し、前記領域が前記トレンチ内の前記ソース金属を前記第1型ドーパントの前記第1のカラムから分離するステップと、
    を備える方法。
  2. 前記第2型ドーパントの前記カラムを前記ゲート要素から分離するために前記ゲート要素を形成する前に前記第2型ドーパントの前記カラムの上側に酸化物層を堆積させるステップを更に備える請求項1に記載の方法。
  3. 前記第1型ドーパントがn型ドーパントを備える場合には前記第2型ドーパントがp型ドーパントを備え、前記第1型ドーパントがp型ドーパントを備える場合には前記第2型ドーパントがn型ドーパントを備える請求項1に記載の方法。
  4. 前記第2型ドーパントの前記カラムを前記ソース金属の層に対して電気的に短絡させる電気接続部を形成するステップを更に備える請求項1に記載の方法。
  5. 前記ゲート要素と前記トレンチとの間に前記第2型ドーパントのボディ領域と前記第1型ドーパントのソース領域とを形成するステップを更に備え、前記ボディ領域および前記ソース領域が前記トレンチ内の前記ソース金属に露出して接触する請求項1に記載の方法。
  6. 前記トレンチが前記第1型ドーパントの前記第1のカラムの長手方向軸と位置合わせされる請求項1に記載の方法。
  7. 前記第1型ドーパントの前記カラムおよび前記2型ドーパントの前記カラムがそれぞれ第1の方向と直交する第2の方向で測定される第2の寸法より大きい第1の方向で測定される第1の寸法を有し、
    前記ソース金属が前記第1の方向および前記第2の方向の両方と直交する第3の方向で前記第2型ドーパントのカラムに電気的に短絡される請求項4に記載の方法。
  8. 前記第1型ドーパントがp型ドーパントを含み、前記第2型ドーパントがn型ドーパントを含む請求項1に記載の方法。
  9. 前記トレンチが前記トレンチの長手軸の方向において前記第1のカラムの方へ延在し、
    前記領域が前記長手軸の方向において、前記トレンチと前記第1型ドーパントの前記第1のカラムとの間にある請求項8に記載の方法。
JP2012527050A 2009-08-27 2010-08-27 スーパージャンクショントレンチパワーmosfetデバイスの製造 Active JP5746699B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/549,190 US9443974B2 (en) 2009-08-27 2009-08-27 Super junction trench power MOSFET device fabrication
US12/549,190 2009-08-27
PCT/US2010/047046 WO2011031565A2 (en) 2009-08-27 2010-08-27 Super junction trench power mosfet device fabrication

Publications (2)

Publication Number Publication Date
JP2013503492A JP2013503492A (ja) 2013-01-31
JP5746699B2 true JP5746699B2 (ja) 2015-07-08

Family

ID=43625518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012527050A Active JP5746699B2 (ja) 2009-08-27 2010-08-27 スーパージャンクショントレンチパワーmosfetデバイスの製造

Country Status (6)

Country Link
US (1) US9443974B2 (ja)
EP (1) EP2471102A4 (ja)
JP (1) JP5746699B2 (ja)
KR (1) KR101378375B1 (ja)
CN (1) CN103098219B (ja)
WO (1) WO2011031565A2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US9425306B2 (en) * 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US8436430B2 (en) * 2011-04-08 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diodes with embedded dummy gate electrodes
TWI462295B (zh) * 2011-11-15 2014-11-21 Anpec Electronics Corp 溝渠型功率電晶體元件及其製作方法
TWI470699B (zh) * 2011-12-16 2015-01-21 茂達電子股份有限公司 具有超級介面之溝槽型功率電晶體元件及其製作方法
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9048118B2 (en) * 2012-02-13 2015-06-02 Maxpower Semiconductor Inc. Lateral transistors with low-voltage-drop shunt to body diode
US8878287B1 (en) 2012-04-12 2014-11-04 Micrel, Inc. Split slot FET with embedded drain
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US8564058B1 (en) * 2012-08-07 2013-10-22 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with multiple trenched gates in unit cell
CN103531481B (zh) * 2013-09-30 2015-11-18 桂林斯壮微电子有限责任公司 基于沟槽方式的通道分压场效应管及生产方法
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
WO2016028943A1 (en) 2014-08-19 2016-02-25 Vishay-Siliconix Electronic circuit
EP3183754A4 (en) 2014-08-19 2018-05-02 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
US9431551B2 (en) * 2014-09-15 2016-08-30 Infineon Technologies Ag Circuit arrangement and method of forming a circuit arrangement
CN105826360B (zh) * 2015-01-07 2019-10-15 北大方正集团有限公司 沟槽型半超结功率器件及其制作方法
CN105826375B (zh) * 2015-01-07 2018-12-04 北大方正集团有限公司 一种沟槽型半超结功率器件及其制作方法
JP6514519B2 (ja) 2015-02-16 2019-05-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN106158922A (zh) * 2015-04-13 2016-11-23 北大方正集团有限公司 一种超结半导体器件的外延片及其制作方法
CN109119459B (zh) * 2018-08-14 2022-03-08 上海华虹宏力半导体制造有限公司 沟槽型超级结的制造方法
US11728421B2 (en) 2020-02-27 2023-08-15 Semiconductor Components Industries, Llc Split trench gate super junction power device
JP7275393B2 (ja) * 2020-06-24 2023-05-17 三菱電機株式会社 半導体装置およびその製造方法
CN113488523A (zh) * 2021-06-07 2021-10-08 西安电子科技大学 一种具有超结双沟道栅的高压mosfet器件及其制备方法
CN113540211A (zh) * 2021-06-18 2021-10-22 西安电子科技大学 一种沟槽超级结功率mosfet器件及其制备方法
CN113990757B (zh) * 2021-10-27 2024-03-26 电子科技大学 一种mos器件结构及制造方法

Family Cites Families (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906540A (en) 1973-04-02 1975-09-16 Nat Semiconductor Corp Metal-silicide Schottky diode employing an aluminum connector
JPH0612828B2 (ja) 1983-06-30 1994-02-16 株式会社東芝 半導体装置
US4641174A (en) 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
US4672407A (en) 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
JPS6292361A (ja) * 1985-10-17 1987-04-27 Toshiba Corp 相補型半導体装置
JPH0693512B2 (ja) 1986-06-17 1994-11-16 日産自動車株式会社 縦形mosfet
JPH0685441B2 (ja) 1986-06-18 1994-10-26 日産自動車株式会社 半導体装置
US4799095A (en) 1987-07-06 1989-01-17 General Electric Company Metal oxide semiconductor gated turn off thyristor
US5021840A (en) 1987-08-18 1991-06-04 Texas Instruments Incorporated Schottky or PN diode with composite sidewall
US4827321A (en) 1987-10-29 1989-05-02 General Electric Company Metal oxide semiconductor gated turn off thyristor including a schottky contact
US4893160A (en) 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US20020074585A1 (en) * 1988-05-17 2002-06-20 Advanced Power Technology, Inc., Delaware Corporation Self-aligned power MOSFET with enhanced base region
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US4969027A (en) 1988-07-18 1990-11-06 General Electric Company Power bipolar transistor device with integral antisaturation diode
US4967243A (en) 1988-07-19 1990-10-30 General Electric Company Power transistor structure with high speed integral antiparallel Schottky diode
EP0354449A3 (en) 1988-08-08 1991-01-02 Seiko Epson Corporation Semiconductor single crystal substrate
US5055896A (en) * 1988-12-15 1991-10-08 Siliconix Incorporated Self-aligned LDD lateral DMOS transistor with high-voltage interconnect capability
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US4939557A (en) * 1989-02-15 1990-07-03 Varian Associates, Inc. (110) GaAs microwave FET
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
JPH03173180A (ja) 1989-12-01 1991-07-26 Hitachi Ltd 半導体素子
EP0438700A1 (de) 1990-01-25 1991-07-31 Asea Brown Boveri Ag Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
JP2692350B2 (ja) 1990-04-02 1997-12-17 富士電機株式会社 Mos型半導体素子
FR2668465B1 (fr) 1990-10-30 1993-04-16 Inst Francais Du Petrole Procede d'elimination de mercure ou d'arsenic dans un fluide en presence d'une masse de captation de mercure et/ou d'arsenic.
US5168331A (en) 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
JPH04291767A (ja) 1991-03-20 1992-10-15 Fuji Electric Co Ltd 伝導度変調型mosfet
JP3131239B2 (ja) * 1991-04-25 2001-01-31 キヤノン株式会社 半導体回路装置用配線および半導体回路装置
JP3156300B2 (ja) 1991-10-07 2001-04-16 株式会社デンソー 縦型半導体装置
US5366914A (en) * 1992-01-29 1994-11-22 Nec Corporation Vertical power MOSFET structure having reduced cell area
JPH05315620A (ja) 1992-05-08 1993-11-26 Rohm Co Ltd 半導体装置およびその製造法
US5233215A (en) 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
JP2837033B2 (ja) 1992-07-21 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
GB9215653D0 (en) 1992-07-23 1992-09-09 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
GB9216599D0 (en) 1992-08-05 1992-09-16 Philips Electronics Uk Ltd A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device
GB9306895D0 (en) 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5430315A (en) * 1993-07-22 1995-07-04 Rumennik; Vladimir Bi-directional power trench MOS field effect transistor having low on-state resistance and low leakage current
JP3383377B2 (ja) 1993-10-28 2003-03-04 株式会社東芝 トレンチ構造の縦型のノーマリーオン型のパワーmosfetおよびその製造方法
JP3334290B2 (ja) 1993-11-12 2002-10-15 株式会社デンソー 半導体装置
JPH07176745A (ja) * 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 半導体素子
US5567634A (en) * 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US5998837A (en) 1995-06-02 1999-12-07 Siliconix Incorporated Trench-gated power MOSFET with protective diode having adjustable breakdown voltage
US6204533B1 (en) 1995-06-02 2001-03-20 Siliconix Incorporated Vertical trench-gated power MOSFET having stripe geometry and high cell density
US6140678A (en) 1995-06-02 2000-10-31 Siliconix Incorporated Trench-gated power MOSFET with protective diode
JP2987328B2 (ja) 1995-06-02 1999-12-06 シリコニックス・インコーポレイテッド 双方向電流阻止機能を備えたトレンチ型パワーmosfet
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
EP0746030B1 (en) 1995-06-02 2001-11-21 SILICONIX Incorporated Trench-gated power MOSFET with protective diodes in a periodically repeating pattern
US5689128A (en) 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
JPH09129877A (ja) 1995-10-30 1997-05-16 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法、絶縁ゲート型半導体装置の製造方法および絶縁ゲート型半導体装置
US5814858A (en) * 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
JPH09260645A (ja) 1996-03-19 1997-10-03 Sanyo Electric Co Ltd 半導体装置
US5770878A (en) * 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
JP2917922B2 (ja) 1996-07-15 1999-07-12 日本電気株式会社 半導体装置及びその製造方法
US5808340A (en) * 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
US7269034B2 (en) 1997-01-24 2007-09-11 Synqor, Inc. High efficiency power converter
JP3173405B2 (ja) 1997-01-31 2001-06-04 日本電気株式会社 半導体装置の製造方法
US5952695A (en) 1997-03-05 1999-09-14 International Business Machines Corporation Silicon-on-insulator and CMOS-on-SOI double film structures
JP3545590B2 (ja) * 1997-03-14 2004-07-21 株式会社東芝 半導体装置
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
US6110799A (en) * 1997-06-30 2000-08-29 Intersil Corporation Trench contact process
US6172398B1 (en) * 1997-08-11 2001-01-09 Magepower Semiconductor Corp. Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6268242B1 (en) * 1997-12-31 2001-07-31 Richard K. Williams Method of forming vertical mosfet device having voltage clamped gate and self-aligned contact
JP3705919B2 (ja) * 1998-03-05 2005-10-12 三菱電機株式会社 半導体装置及びその製造方法
JP3413569B2 (ja) 1998-09-16 2003-06-03 株式会社日立製作所 絶縁ゲート型半導体装置およびその製造方法
US6939776B2 (en) * 1998-09-29 2005-09-06 Sanyo Electric Co., Ltd. Semiconductor device and a method of fabricating the same
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US7578923B2 (en) * 1998-12-01 2009-08-25 Novellus Systems, Inc. Electropolishing system and process
JP3743189B2 (ja) * 1999-01-27 2006-02-08 富士通株式会社 不揮発性半導体記憶装置及びその製造方法
US6351009B1 (en) 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
US6277695B1 (en) * 1999-04-16 2001-08-21 Siliconix Incorporated Method of forming vertical planar DMOSFET with self-aligned contact
US6413822B2 (en) 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6238981B1 (en) 1999-05-10 2001-05-29 Intersil Corporation Process for forming MOS-gated devices having self-aligned trenches
JP4117977B2 (ja) 1999-06-25 2008-07-16 富士通株式会社 半導体装置
GB9917099D0 (en) * 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
US6483171B1 (en) * 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
US6211018B1 (en) * 1999-08-14 2001-04-03 Electronics And Telecommunications Research Institute Method for fabricating high density trench gate type power device
US6245615B1 (en) * 1999-08-31 2001-06-12 Micron Technology, Inc. Method and apparatus on (110) surfaces of silicon structures with conduction in the <110> direction
US6348712B1 (en) 1999-10-27 2002-02-19 Siliconix Incorporated High density trench-gated power MOSFET
GB9928285D0 (en) 1999-11-30 2000-01-26 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
US6285060B1 (en) 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
US6580123B2 (en) 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
US6472678B1 (en) 2000-06-16 2002-10-29 General Semiconductor, Inc. Trench MOSFET with double-diffused body profile
US6784486B2 (en) 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
JP2002016080A (ja) 2000-06-28 2002-01-18 Toshiba Corp トレンチゲート型mosfetの製造方法
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6700158B1 (en) * 2000-08-18 2004-03-02 Fairchild Semiconductor Corporation Trench corner protection for trench MOSFET
JP2002110978A (ja) 2000-10-02 2002-04-12 Toshiba Corp 電力用半導体素子
US6509233B2 (en) 2000-10-13 2003-01-21 Siliconix Incorporated Method of making trench-gated MOSFET having cesium gate oxide layer
JP4514006B2 (ja) 2000-10-25 2010-07-28 ソニー株式会社 半導体装置
US6608350B2 (en) * 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
JP3551251B2 (ja) 2000-12-22 2004-08-04 サンケン電気株式会社 絶縁ゲート型電界効果トランジスタ及びその製造方法
JP2002222950A (ja) 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
JP3531613B2 (ja) * 2001-02-06 2004-05-31 株式会社デンソー トレンチゲート型半導体装置及びその製造方法
JP4932088B2 (ja) 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
JP2002280553A (ja) 2001-03-19 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
JP4608133B2 (ja) 2001-06-08 2011-01-05 ルネサスエレクトロニクス株式会社 縦型mosfetを備えた半導体装置およびその製造方法
EP1267415A3 (en) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
JP4854868B2 (ja) 2001-06-14 2012-01-18 ローム株式会社 半導体装置
JP2003030396A (ja) 2001-07-13 2003-01-31 Nec Corp 委託作業管理システム、方法およびプログラム
GB0118000D0 (en) 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Manufacture of semiconductor devices with schottky barriers
US6882000B2 (en) * 2001-08-10 2005-04-19 Siliconix Incorporated Trench MIS device with reduced gate-to-drain capacitance
US6489204B1 (en) 2001-08-20 2002-12-03 Episil Technologies, Inc. Save MOS device
US7045859B2 (en) 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
WO2003028108A1 (fr) 2001-09-19 2003-04-03 Kabushiki Kaisha Toshiba Semi-conducteur et procede de fabrication
JP2003115587A (ja) * 2001-10-03 2003-04-18 Tadahiro Omi <110>方位のシリコン表面上に形成された半導体装置およびその製造方法
JP3973395B2 (ja) * 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
KR100406180B1 (ko) * 2001-12-22 2003-11-17 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
JP4004843B2 (ja) 2002-04-24 2007-11-07 Necエレクトロニクス株式会社 縦型mosfetの製造方法
JP3652322B2 (ja) 2002-04-30 2005-05-25 Necエレクトロニクス株式会社 縦型mosfetとその製造方法
US7012005B2 (en) 2002-06-25 2006-03-14 Siliconix Incorporated Self-aligned differential oxidation in trenches by ion implantation
JP3640945B2 (ja) * 2002-09-02 2005-04-20 株式会社東芝 トレンチゲート型半導体装置及びその製造方法
US8629019B2 (en) 2002-09-24 2014-01-14 Vishay-Siliconix Method of forming self aligned contacts for a power MOSFET
US8080459B2 (en) * 2002-09-24 2011-12-20 Vishay-Siliconix Self aligned contact in a semiconductor device and method of fabricating the same
JP3931138B2 (ja) * 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2004356114A (ja) 2003-05-26 2004-12-16 Tadahiro Omi Pチャネルパワーmis電界効果トランジスタおよびスイッチング回路
US6987305B2 (en) 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7022578B2 (en) * 2003-10-09 2006-04-04 Chartered Semiconductor Manufacturing Ltd. Heterojunction bipolar transistor using reverse emitter window
JP4470454B2 (ja) * 2003-11-04 2010-06-02 株式会社豊田中央研究所 半導体装置とその製造方法
CN103199017B (zh) 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
JP4940535B2 (ja) * 2004-01-08 2012-05-30 株式会社豊田中央研究所 半導体装置
US7405452B2 (en) * 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
JP4904673B2 (ja) * 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2005268679A (ja) 2004-03-22 2005-09-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
GB0419558D0 (en) 2004-09-03 2004-10-06 Koninkl Philips Electronics Nv Vertical semiconductor devices and methods of manufacturing such devices
JP4913336B2 (ja) 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
JP4841829B2 (ja) * 2004-11-17 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US20060108635A1 (en) * 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
DE102004057237B4 (de) 2004-11-26 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau
US20060113588A1 (en) * 2004-11-29 2006-06-01 Sillicon-Based Technology Corp. Self-aligned trench-type DMOS transistor structure and its manufacturing methods
US7439583B2 (en) * 2004-12-27 2008-10-21 Third Dimension (3D) Semiconductor, Inc. Tungsten plug drain extension
DE112006000832B4 (de) 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
DE112005003584B4 (de) 2005-05-24 2011-06-16 Vishay-Siliconix, Santa Clara Verfahren zum Herstellen eines Trench-Metalloxid-Halbleiter-Feldeffekttransistors
US7592650B2 (en) 2005-06-06 2009-09-22 M-Mos Semiconductor Sdn. Bhd. High density hybrid MOSFET device
JP2006339558A (ja) 2005-06-06 2006-12-14 Seiko Epson Corp 半導体装置の製造方法
TWI400757B (zh) 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
JP2007012977A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP2007027193A (ja) 2005-07-12 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法、ならびに非絶縁型dc/dcコンバータ
JP4928754B2 (ja) 2005-07-20 2012-05-09 株式会社東芝 電力用半導体装置
JP2007035841A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体装置
US7939886B2 (en) * 2005-11-22 2011-05-10 Shindengen Electric Manufacturing Co., Ltd. Trench gate power semiconductor device
JP4735224B2 (ja) 2005-12-08 2011-07-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2007189192A (ja) 2005-12-15 2007-07-26 Toshiba Corp 半導体装置
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
JP4182986B2 (ja) * 2006-04-19 2008-11-19 トヨタ自動車株式会社 半導体装置とその製造方法
JP5222466B2 (ja) 2006-08-09 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
JP5666135B2 (ja) 2007-01-09 2015-02-12 マックスパワー・セミコンダクター・インコーポレイテッドMaxpower Semiconductor Inc. 半導体装置
JP5091487B2 (ja) 2007-01-09 2012-12-05 株式会社東芝 半導体装置の製造方法
US7670908B2 (en) * 2007-01-22 2010-03-02 Alpha & Omega Semiconductor, Ltd. Configuration of high-voltage semiconductor power device to achieve three dimensional charge coupling
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
JP2009004411A (ja) 2007-06-19 2009-01-08 Rohm Co Ltd 半導体装置
US8816419B2 (en) 2007-06-19 2014-08-26 Rohm Co., Ltd. Semiconductor device
JP2009043966A (ja) 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
JP2009135360A (ja) * 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
JP4748149B2 (ja) * 2007-12-24 2011-08-17 株式会社デンソー 半導体装置
US7825431B2 (en) 2007-12-31 2010-11-02 Alpha & Omega Semicondictor, Ltd. Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection
US8642459B2 (en) 2008-08-28 2014-02-04 Infineon Technologies Ag Method for forming a semiconductor device with an isolation region on a gate electrode
US8039877B2 (en) 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
US7910486B2 (en) 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US8362550B2 (en) 2011-01-20 2013-01-29 Fairchild Semiconductor Corporation Trench power MOSFET with reduced on-resistance
US8466513B2 (en) 2011-06-13 2013-06-18 Semiconductor Components Industries, Llc Semiconductor device with enhanced mobility and method
US8633539B2 (en) 2011-06-27 2014-01-21 Infineon Technologies Austria Ag Trench transistor and manufacturing method of the trench transistor
US20150108568A1 (en) 2013-10-21 2015-04-23 Vishay-Siliconix Semiconductor structure with high energy dopant implantation

Also Published As

Publication number Publication date
WO2011031565A2 (en) 2011-03-17
JP2013503492A (ja) 2013-01-31
KR101378375B1 (ko) 2014-03-27
EP2471102A2 (en) 2012-07-04
EP2471102A4 (en) 2014-03-05
US9443974B2 (en) 2016-09-13
CN103098219A (zh) 2013-05-08
CN103098219B (zh) 2016-02-10
US20110053326A1 (en) 2011-03-03
KR20120066627A (ko) 2012-06-22
WO2011031565A3 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
JP5746699B2 (ja) スーパージャンクショントレンチパワーmosfetデバイスの製造
JP5987035B2 (ja) スーパージャンクショントレンチパワーmosfetデバイス及びその製造方法
KR101630734B1 (ko) 전력 소자
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
TW201334188A (zh) 溝槽底部氧化物屏蔽以及三維p-本體接觸區的奈米金氧半導體場效電晶體及其製造方法
JPH0897411A (ja) 横型高耐圧トレンチmosfetおよびその製造方法
JP2005503022A (ja) トレンチゲートmosfetにおける端部終端
KR101755718B1 (ko) 수평형 디모스 소자 및 그 제조 방법
US8088662B2 (en) Fabrication method of trenched metal-oxide-semiconductor device
US20170222022A1 (en) Semiconductor device with composite trench and implant columns
KR101093678B1 (ko) 전력 반도체 소자 및 그 제조 방법
JP4899425B2 (ja) 半導体装置およびその製造方法
US9490337B2 (en) Semiconductor device and method for fabricating the same
US20230146299A1 (en) Lateral diffusion metal oxide semiconductor device and manufacturing method therefor
US20070111456A1 (en) Power semiconductor device and method of fabricating the same
US20220231162A1 (en) Trench-gate semiconductor device
CN113517334A (zh) 一种具有高k介电沟槽的功率mosfet器件及其制备方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141003

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150508

R150 Certificate of patent or registration of utility model

Ref document number: 5746699

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250