JP4182986B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP4182986B2
JP4182986B2 JP2006115316A JP2006115316A JP4182986B2 JP 4182986 B2 JP4182986 B2 JP 4182986B2 JP 2006115316 A JP2006115316 A JP 2006115316A JP 2006115316 A JP2006115316 A JP 2006115316A JP 4182986 B2 JP4182986 B2 JP 4182986B2
Authority
JP
Japan
Prior art keywords
crystal
type
semiconductor device
type region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006115316A
Other languages
English (en)
Other versions
JP2007288026A (ja
Inventor
幸博 久永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2006115316A priority Critical patent/JP4182986B2/ja
Priority to DE102007017833A priority patent/DE102007017833B4/de
Priority to US11/785,456 priority patent/US20070249142A1/en
Priority to CN200710096954A priority patent/CN100580951C/zh
Publication of JP2007288026A publication Critical patent/JP2007288026A/ja
Application granted granted Critical
Publication of JP4182986B2 publication Critical patent/JP4182986B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、スーパージャンクション構造を形成するｐ型領域とｎ型領域の間で、不純物が相互拡散することを防止する技術に関する。
ｐ型領域とｎ型領域が繰り返して形成されているスーパージャンクション構造を有する半導体装置がある。このような半導体装置では、スーパージャンクション構造を形成するｐ型領域の不純物とｎ型領域の不純物が相互拡散してしまい、半導体装置の特性が劣化することがある。
そこで、特許文献１の半導体装置では、図１８に示すように、ｐ型領域１２４とｎ型領域１２２の間に絶縁膜（Ｓｉ０２）１２８を形成することによって、ｐ型領域１２４とｎ型領域１２２の間で不純物が拡散することを防止している。この構造を実現するために、ｎ型のＳｉ結晶基板の表面から深部に向けて伸びるとともに所定の間隔で繰り返し出現する複数のトレンチ１２３を形成する。そして、トレンチ１２３の内壁全面に絶縁膜１２８を形成する。その後に、トレンチ１２３の底部に形成された絶縁膜１２８を除去する。ついで、太い矢印で示すように、トレンチ１２３の底部からｐ型の不純物を含むＳｉ結晶を結晶成長させる。これによって、スーパージャンクション構造１２６が形成される。
特開２００５−１４２２４０号公報
不純物の拡散を防止するための膜が絶縁膜（Ｓｉ０２）である場合、絶縁膜はアモルファス状態であるため、ここからＳｉ結晶を結晶成長をさせることは困難なことが知られている。このため、絶縁膜に取り囲まれているトレンチ内にＳｉ結晶を結晶成長させるためには工夫が必要であった。例えば、上記の従来技術では、トレンチ１２３の底部の絶縁膜１２８を除去する工程を取り入れ、絶縁膜１２８が除去されたトレンチ１２３の底部からＳｉ結晶を結晶成長させている。従来の技術では、トレンチ１２３の底部の絶縁膜１２８を除去する工程が必要とされていた。
本発明は、上記の問題点を解決するために創案された。
本発明では、スーパージャンクション構造を形成するｐ型領域とｎ型領域の間で不純物が相互拡散することを防止することができるとともに、製造工程を簡略化することができる半導体装置およびその製造方法を提供する。
本発明の半導体装置は、ｐ型領域とｎ型領域が繰り返して形成されているスーパージャンクション構造を有している。そして、少なくともスーパージャンクション構造の繰り返し方向において、Ｓｉ結晶と、そのＳｉ結晶に接するＳｉ１−ｘ−ｙＧｅｘＣｙ結晶（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）が繰り返して形成されている。
Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶は、独自に結晶成長させて形成してもよいし、Ｓｉ結晶にＧｅやＣを気相拡散して形成してもよいし、あるいはＳｉ結晶にＧｅやＣをインプラントして形成してもよい。
またＳｉ１−ｘ−ｙＧｅｘＣｙ結晶は、ｐ型、ｎ型、あるいはノンドープ型（ｉ型）のいずれでもよい。
Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）は、Ｓｉ結晶と比較して不純物の拡散速度が約３桁小さい。したがって、Ｓｉ結晶とＳｉ１−ｘ−ｙＧｅｘＣｙ結晶が接している構造を繰り返すことによってスーパージャンクション構造を形成すれば、スーパージャンクション構造を形成するｐ型領域とｎ型領域の間で、不純物が相互拡散することを防止することができる。この場合、ｐ型領域とｎ型領域の双方をＳｉ結晶で形成し、その間にＳｉ１−ｘ−ｙＧｅｘＣｙ結晶層を介在させてもよい。この場合、Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶層が、拡散防止層として機能する。あるいは、ｐ型領域とｎ型領域の一方をＳｉ結晶で形成し、他方をＳｉ１−ｘ−ｙＧｅｘＣｙ結晶で形成してもよい。この場合には、Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶で形成されている領域自体の拡散速度が遅いことから、ｐ型領域とｎ型領域の間で不純物が相互拡散することを防止することができる。
また、Ｓｉ結晶からＳｉ１−ｘ−ｙＧｅｘＣｙ結晶を結晶成長させることもできれば、Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶からＳｉ結晶を結晶成長させることもできる。半導体装置の製造工程を簡略化することができる。
ｐ型のＳｉ結晶とｎ型のＳｉ結晶の間に、前記したＳｉ１−ｘ−ｙＧｅｘＣｙ結晶の層が介在している構成としてもよい。
この場合、スーパージャンクション構造を形成するｐ型領域とｎ型領域の間を、Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶の層で分離することになる。間に介在するＳｉ１−ｘ−ｙＧｅｘＣｙ結晶の拡散速度が遅いことから、ｐ型不純物とｎ型不純物が相互拡散することを防止することができる。Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶の除去工程は必要とされず、半導体装置の製造工程を簡略化することができる。
ｐ型のＳｉ結晶とｎ型のＳｉ結晶を、Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶の層で分離する場合、その分離するＳｉ１−ｘ−ｙＧｅｘＣｙ（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）結晶の層が、ｘとｙの値を異にする複数の層で形成されていることが好ましい。
Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶は、ｘとｙの値を変えることによって格子定数を調整することができる。また、Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶は、ｘとｙの値を変えることによって、不純物の拡散速度を調整することができる。ｘとｙの値を異にする複数の層で構成すると、Ｓｉ結晶とＳｉ１−ｘ−ｙＧｅｘＣｙ結晶の界面における格子定数の差を小さくすることによって格子定数の不一致に起因するミスフィット転移の発生を抑制することができるとともに、不純物の拡散速度が遅い層を確保することによってｐ型のＳｉ結晶とｎ型のＳｉ結晶の間で不純物が拡散することを防止することができる。
ｐ型のＳｉ結晶とｎ型のＳｉ結晶を分離するＳｉ１−ｘ−ｙＧｅｘＣｙ結晶の層において、ｘとｙの値が、一方のＳｉ結晶の側から他方のＳｉ結晶の側に向けて、順に減少している関係を採用してもよい。。
本発明によれば、他方のＳｉ結晶に接する面に近い層ほどＳｉの組成比を大きくすることができ、他方のＳｉ結晶と接する界面での格子不整合を抑制することができる。同時に一方のＳｉ結晶に接する面に近い層ほどＣの組成比を大きくすることができ、Ｃを含む層によって一方のＳｉ結晶と他方のＳｉ結晶の間で不純物が相互拡散することを効果的に防止することができる。なお、必要であれば、Ｃの組成比が大きい側ではＧｅの組成比をも大きくすることによって、界面での格子不整合を抑制することもできる。
ｐ型領域とｎ型領域のいずれか一方がＳｉ結晶で形成されており、他方がＳｉ１−ｘ−ｙＧｅｘＣｙ結晶で形成されていてもよい。この構造でも、スーパージャンクション構造を実現することができる。
本発明によれば、スーパージャンクション構造の製造工程を簡略化できる。
Ｓｉ１−ｘ−ｙＧｅｘＣｙ（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）結晶のｙの値が、０．５×１０−２以上であることが好ましい。
Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶のＣの組成比が、０．５パーセント以上であると、Ｓｉ１−ｘ−ｙＧｅｘＣｙに中の不純物拡散速度が顕著に低速化する。Ｃの組成比が、０．５パーセント以上であるＳｉ１−ｘ−ｙＧｅｘＣｙ結晶を利用してスーパージャンクション構造を実現すると、ｐ型領域とｎ型領域間の不純物拡散を効果的に抑制することができる。なお、これは、Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶でｐ型のＳｉ結晶とｎ型のＳｉ結晶を分離する場合のみならず、ｐ型領域とｎ型領域の一方をＳｉ結晶で形成し、他方をＳｉ１−ｘ−ｙＧｅｘＣｙ結晶で形成する場合も適用される。
本発明は、ｐ型領域とｎ型領域が繰り返して形成されているスーパージャンクション構造を有する半導体装置の製造方法にも具現化させる。この方法は、第１工程と第２工程を備えている。第１工程では、Ｓｉ結晶の表面から深部に向けて伸びるとともに所定の間隔で繰り返し出現する複数のトレンチを形成する。第２工程では、その複数のトレンチ内に、Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）を形成する。
第２工程で、Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶がトレンチ内に形成されればよく、トレンチの壁面からＳｉ１−ｘ−ｙＧｅｘＣｙ結晶を結晶成長させてもよいし、トレンチの周囲のＳｉ結晶にＧｅやＣを気相拡散してＳｉ１−ｘ−ｙＧｅｘＣｙ結晶を形成してもよいし、Ｓｉ結晶にＧｅやＣをインプラントしてＳｉ１−ｘ−ｙＧｅｘＣｙ結晶を形成してもよい。
なお、Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）は、ｐ型、ｎ型、ノンドープ型（ｉ型）のいずれでもよい。
本発明の半導体装置の製造方法では、トレンチ内にＳｉ１−ｘ−ｙＧｅｘＣｙ結晶（但し、０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）を形成している。Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶は、Ｓｉ結晶と比較して不純物の拡散速度が約３桁小さい。したがって、Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶をスーパージャンクション構造の繰り返し方向に沿って、Ｓｉ結晶間に形成すれば、各Ｓｉ結晶に含まれる不純物がＳｉ結晶の間で相互拡散することを防止することができる。
また、Ｓｉ結晶からＳｉ１−ｘ−ｙＧｅｘＣｙ結晶を結晶成長させることもできれば、Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶からＳｉ結晶を結晶成長させることもできる。前述した従来の技術のように、トレンチ底部に形成された不純物の拡散防止膜を除去する必要がない。したがって、半導体装置の製造工程を簡略化することができる。
第２工程では、トレンチの壁面に所定の厚みのＳｉ１−ｘ−ｙＧｅｘＣｙ結晶層を形成し、壁面にＳｉ１−ｘ−ｙＧｅｘＣｙ結晶層が形成されたトレンチ内に、Ｓｉ結晶を成長させる第３工程を実施してもよい。この方法は、ｐ型のＳｉ結晶とｎ型のＳｉ結晶をＳｉ１−ｘ−ｙＧｅｘＣｙ結晶の層で分離する構造を実現するに適している。
本発明の製造方法によれば、トレンチの中心部はＳｉ結晶により形成される。Ｓｉ結晶は、Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶よりも結晶成長の速度が速い。したがって、トレンチが半導体結晶で埋まる時間を短縮化することができる。また、トレンチの側壁からもＳｉ結晶を結晶成長させることができるので、トレンチの底部からのみ結晶成長させていた従来の技術と比較して、トレンチがＳｉ結晶によって埋まる時間を短縮化することができる。
上記した第２工程では、ｘとｙの値を連続的または不連続的に変化させてＳｉ１−ｘ−ｙＧｅｘＣｙ結晶（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）の層を形成してもよい。
異種の半導体結晶が接している場合、互いの格子定数が大きく相違すると、格子不整合によってミスフィット転移が発生することがある。本発明の製造方法では、Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶の層を複数の層で形成するために、隣接する結晶間で格子定数が大きく相違しないように組成比を変化させることができる。したがって、各結晶間の格子不整合によるミスフィット転移が発生することを防止することができる。
トレンチの壁面に所定の厚みのＳｉ１−ｘ−ｙＧｅｘＣｙ結晶（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）の層を形成するに際して、結晶成長の進行に追従してＳｉの組成比を徐々に増大し、Ｓｉの組成比が１．０となった後もＳｉ結晶の成長を継続して第３工程に移行し、トレンチを充填するまで第３工程を継続するようにしてもよい。
これによれば、一連の結晶成長の工程中で、例えば、結晶成長の進行に追従して気相成長に用いる気相中のＳｉの濃度を高くしていくことで、トレンチの中心部にはＳｉ単体の結晶を形成することができる。Ｓｉ結晶は、Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）よりも結晶成長の速度が速い。したがって、トレンチが結晶によって埋まる時間を短縮化することができる。
トレンチをＳｉ１−ｘ−ｙＧｅｘＣｙ結晶で充填してもよい（Ｓｉ １−ｘ−ｙ Ｇｅ ｘ Ｃ ｙ 結晶充填工程）。この方法は、ｐ型領域とｎ型領域の一方をＳｉ結晶で形成し、他方をＳｉ１−ｘ−ｙＧｅｘＣｙ結晶で形成する場合に適している。
これによれば、スーパージャンクション構造の一方側の領域は、Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）のみで形成されるので、スーパージャンクション構造を形成する工程を簡略化することができる。
本発明の半導体装置およびその製造方法によると、スーパージャンクション構造を形成するｐ型領域とｎ型領域間で、不純物が相互拡散することを防止することができるとともに、製造工程を簡略化することができる。不純物の拡散距離によってスーパージャンクション構造が乱されてしまうほど微細なピッチでｐ型領域とｎ型領域を繰り返す微細なスーパージャンクション構造の製造工程を簡略化することができる。
以下に説明する実施例の主要な特徴を列記しておく。
（第１形態） Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）の厚さｄは、各製造工程（製造工程１〜製造工程Ｎ）中で必要な厚さ［ｄ１＞２（Ｄ１×ｔ１）１／２，ｄ２＞２（Ｄ２×ｔ２）１／２・・，ｄＮ＞２（ＤＮ×ｔＮ）１／２］の総和よりも厚くなるように設定しておく。ここで、Ｄｉはｉ番目の製造工程における不純物の拡散係数であり、ｔｉはｉ番目の製造工程の継続時間である。
（第１実施例）
本発明の半導体装置を適用した半導体装置１を、図１〜図７を参照して説明する。第１実施例の半導体装置１は、ドリフト領域にスーパージャンクション構造を備える縦型のＭＯＳ型ＦＥＴとして構成されており、Ｓｉ１−ｘ−ｙＧｅｘＣｙ（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）で形成される不純物拡散防止膜がスーパージャンクション構造のｐ型領域の縁部に形成されている。
図１は、半導体装置１の概略構成図である。図２〜図７は、半導体装置１の製造工程を説明する図である。
図１に示すように、半導体装置１には表面側（図１に示す上側）にソース電極Ｓ、ゲート電極Ｇが設けられている。ソース電極Ｓとゲート電極Ｇは、層間絶縁膜で絶縁されている。また、裏面側（図１に示す下側）にドレイン電極Ｄが設けられている。
このドレイン電極Ｄ上にｎ＋型のドレイン領域２１が形成されている。ドレイン領域２１上にスーパージャンクション構造２６を備えるドリフト領域が形成されている。ドリフト領域上にはｐ型のボディ領域３２が形成されている。ｐ型ボディ領域３２内にはｎ＋型のソース領域３４とｐ＋型のボディコンタクト領域３８が選択的に形成されている。ｎ＋型のソース領域３４とｐ＋型のボディコンタクト領域３８はソース電極Ｓと接している。
また、半導体装置１にはｎ＋型のソース電極Ｓとドリフト領域を結ぶ方向（図１に示すｚ方向）に伸びるトレンチゲート電極３０が設けられている。トレンチゲート電極３０は、ｎ＋型のソース領域３４に隣接して設けられている。また、トレンチゲート電極３０は、ｐ型のボディ領域３２を貫通してスーパージャンクション構造２６を構成するｎ型領域２２まで到達している。そして、トレンチゲート電極３０は、ｐ型ボディ領域３２に対してゲート絶縁膜３１を介して対向している。
スーパージャンクション構造２６では、ｎ型領域２２中に、ｚ方向に所定の深さまで伸びるｐ型領域２４が設けられている。ｐ型領域２４は、図示ｘ方向には連続して伸びており、図示ｙ方向には所定の間隔で繰り返し配置されている。これによって、スーパージャンクション構造２６が実現されている。スーパージャンクション構造２６のｎ型領域２２とｐ型領域２４の境界面には、不純物拡散防止膜２８が形成されている。この不純物拡散防止膜２８は、Ｓｉ０．９１Ｇｅ０．０８Ｃ０．０１を用いて形成されている。
次に、図２〜図７を参照して、半導体装置１の製造方法の主要な工程を説明する。
図２に示すように、ｎ＋型のＳｉ単結晶基板（厚さ７００μｍ）からなるドレイン領域２１の上に、ｎ型のＳｉエピタキシャル成長層を厚さ１００μｍまで成長させる。
そして、図３に示すように、ＲＩＥ等のドライエッチング（異方性エッチング）によってトレンチ２３（深さ５０μｍ、開口幅１μｍ、トレンチ間ピッチ１μｍ）を形成する。これによって、離間して存在するｎ型領域２２を形成することができる。
次に、図４に示すように、表面側にｐ型のＳｉ０．９１Ｇｅ０．０８Ｃ０．０１層（厚さ８０ｎｍ）を結晶成長させて不純物拡散防止膜２８を形成する。不純物拡散防止膜２８は、ｎ型領域２２を形成しているＳｉエピタキシャル成長層と完全格子整合している。
そして、図５に示すように、不純物拡散防止膜２８上にｐ型のＳｉ層（厚さ８００ｎｍ）を結晶成長させてトレンチ２３内部を完全に閉塞させる。この際、不純物拡散防止膜２８から、図５に示す太い矢印の方向に結晶成長させることができる。
次に、図６に示すように、表面のＳｉ層と不純物拡散防止膜２８を研磨して除去し、スーパージャンクション構造２６を形成する。
そして、図７に示すように、スーパージャンクション構造２６上にｐ型のボディ領域３２を結晶成長した後、ボディ領域３２の表面にソース領域３４とボディコンタクト領域３８を形成する。ついでボディ領域３２の表面からソース領域３４とボディ領域３２を貫通してスーパージャンクション構造２６のｎ型領域２２に亘るトレンチ３３を形成する。そして、表面側にマスク（特に図示していない。）を施して、トレンチ３３内壁にゲート酸化膜（ＳｉＯ２）３１を形成する。さらに、トレンチ３３内に電極部材を充填してトレンチゲート電極３０を形成する。ソース領域３４、ボディコンタクト領域３８、トレンチゲート電極３０を表面側に配するのは公知の構成であり、これらの領域を形成する製造方法も公知の方法であるので、詳細な説明は省略する。
なお図２〜図７では、図を分かり易くするために、実際の寸法とは相違する縮尺寸法で各構成要素を表記してある（例えば、ドレイン領域２１を薄く、トレンチ２３を深く、不純物拡散防止膜２８を厚く表記してある）。
ここで、本実施例の半導体装置１の不純物拡散防止膜２８は、Ｓｉ０．９１Ｇｅ０．０８Ｃ０．０１層によって形成したが、組成比は実施例に限定されるものではない。この合金層をＳｉ１−ｘ−ｙＧｅｘＣｙと表した際に、シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），炭素（Ｃ）の組成比は、０≦ｘ＜１、及び０＜ｙ＜１、及び０＜１−ｘ−ｙ＜１の条件を満たしていればよい。したがって、合金層はＳｉＣ層（上記ｘ＝０の場合の層）であってもよい。しかしながら、不純物拡散防止膜２８の厚さが１０ｎｍ程度であればよいが、１０ｎｍ程度以上になる場合には、合金層の組成にゲルマニウム（Ｇｅ）を組成に加えた方が好ましい。以下にその理由を説明する。
不純物拡散防止膜２８の組成に炭素（Ｃ）を含めることによって、ｐ型領域２４のｐ型不純物、及びｎ型領域２２のｎ型不純物が相互拡散することを効果的に防止することができる。ところが、炭素（Ｃ）はシリコン（Ｓｉ）と比較して結晶格子定数が小さく、ＳｉＧｅＣの合金層である不純物拡散防止領域２８の結晶格子定数を縮小する方向に作用する。不純物拡散防止膜２８と、これが接するｎ型シリコン（Ｓｉ）層の結晶格子定数の差が大きい程、不純物拡散防止領域２８とシリコン（Ｓｉ）層の間で格子不整合が生じてミスフィット転移が発生し易い。そこで、不純物拡散防止領域２８の組成にゲルマニウム（Ｇｅ）を含める。ゲルマニウム（Ｇｅ）はシリコン（Ｓｉ）と比較して結晶格子定数が大きく、ＳｉＧｅＣの合金層である不純物拡散防止膜２８の結晶格子定数を拡大する方向に作用する。これによって、Ｓｉ，Ｇｅ，Ｃの組成比を調整して、不純物拡散防止膜２８と接するｎ型シリコン（Ｓｉ）層との結晶格子定数の差が小さい合金層を用いて、ｎ型シリコン（Ｓｉ）層との格子不整合が生じ難い不純物拡散防止膜２８を形成することができる。
ここで、Ｓｉ１−ｘ−ｙＧｅｘＣｙのｘ、ｙの値は、概ねｘ＝８．２２ｙの関係を満たす結晶（Ｓｉ１−９．２２ｙＧｅ８．２２ｙＣｙ）は、０≦ｙ≦０．１０８の範囲においてＳｉ結晶と完全格子整合することが知られている。一方、炭素（Ｃ）の組成比は、０．００５以上であれば、不純物に対する十分な拡散防止効果が得られる。したがって、上記の条件を満たす組成の合金層で不純物拡散防止膜２８を形成すれば、厚さが１０ｎｍ程度以上であってもミスフィット転移し難い。そこで、本実施例では、ｙ＝０．０１，ｘ＝０．０８を採用した例について説明している。
なお、ｐ型領域とｎ型領域間の不純物の相互拡散は、製造工程中の半導体層の加熱によって促進される傾向にあるので、不純物拡散防止膜２８の厚さは各製造工程中の熱履歴によって適宜設定される。例えば、ある製造工程中（第１の製造工程とする。）での熱履歴が、温度１０００℃、時間ｔ（秒）である場合、この熱履歴から必要な不純物拡散防止膜２８の厚さｄ１（ｎｍ）は、不純物の拡散係数をＤ（ｃｍ２／秒）とすると、［ｄ１＞２（Ｄ×ｔ）１／２］の条件を満たせばよい。ここで、Ｄ＝１．２×１０−１７（ｃｍ２／秒）、ｔ＝３６００（秒）であれば、［ｄ１＞２（ｎｍ）］となる。不純物として普通に用いられるボロン（Ｂ）やリン（Ｐ）に対しては、炭素（Ｃ）の組成比を調整することによって、比較的容易にＤ＝１．２×１０−１７（ｃｍ２／秒）を実現することができる。
このようにして、第１〜第Ｎの製造工程（熱処理工程）毎に必要な不純物拡散膜２８の厚さｄ１（ｎｍ）〜ｄＮ（ｎｍ）を算出して総和を求め、不純物拡散膜２８の厚さｄを、この総和よりも厚くなるように設定する（すなわち、２（Ｄ１×ｔ１）１／２＋２（Ｄ２×ｔ２）１／２＋２・・・＋（ＤＮ×ｔＮ）１／２＝ｄ１＋ｄ２＋・・＋ｄＮ＜ｄ）。ここで、Ｄｉはｉ番目の製造工程における不純物の拡散係数であり、ｔｉはｉ番目の製造工程の継続時間である。
本実施例の半導体装置１では、ｐ型領域２４が形成されているトレンチ２３の内壁に、厚さ８０ｎｍのＳｉ０．９１Ｇｅ０．０８Ｃ０．０１結晶を含む不純物拡散防止膜２８が形成されている。Ｓｉ０．９１Ｇｅ０．０８Ｃ０．０１結晶はＣの組成比が０．００５以上であると、Ｓｉ結晶と比較して不純物の拡散速度が約３桁小さい。したがって、このような結晶をスーパージャンクション構造２６の繰り返し方向においてｐ型領域２４とｎ型領域２２の間に形成すれば、各Ｓｉ結晶に含まれるｐ型不純物とｎ型不純物がｐ型領域２４とｎ型領域２２間で相互拡散することを防止することができる。
また、Ｓｉ０．９１Ｇｅ０．０８Ｃ０．０１結晶に接するｐ型領域２４を形成する際には、ｐ型領域２４のＳｉ結晶をＳｉ０．９１Ｇｅ０．０８Ｃ０．０１結晶から結晶成長させることができる。また、Ｓｉ結晶とＳｉ０．９１Ｇｅ０．０８Ｃ０．０１結晶は、Ｓｉ１−ｘ−ｙＧｅｘＣｙのｘ、ｙの値が、概ねｘ＝８．２２ｙ、及び０≦ｙ≦０．１０８の関係を満たしているので、ミスフィット転移が発生し難い。これにより、前述した従来の技術のようにトレンチ底部に形成された膜を除去する必要がない。したがって、半導体装置の製造工程を簡略化することができる。
また、ｐ型領域２４の中心部はＳｉ結晶により形成される。Ｓｉ結晶は、Ｓｉ０．９１Ｇｅ０．０８Ｃ０．０１結晶よりも結晶成長の速度が速い。したがって、トレンチ２３が半導体結晶で埋まる時間を短縮化することができる。また、トレンチ２３の側壁からもＳｉ結晶を結晶成長をさせることができるので、トレンチ２３の底部からのみ結晶成長させていた従来と比較して、トレンチ２３がＳｉ結晶によって埋まる時間を短縮化することができる。
（第２実施例）
次に第２実施例の半導体装置２を、図８の概略構成図を参照して説明する。図８に示すように、半導体装置２では、スーパージャンクション構造２６ａのｐ型領域２４ａ全体がＳｉ１−ｘ−ｙＧｅｘＣｙ（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）結晶で形成されている。その他の構成は、図１に示す半導体装置１と同様であり、同様の構成要素には図１と同一の符号を付してある。
半導体装置２は、図３に示す半導体装置１の場合と同様にトレンチ２３を形成した後に、トレンチ２３を完全に閉塞するようにｐ型のＳｉ０．９１Ｇｅ０．０８Ｃ０．０１層を結晶成長させてｐ型領域２４ａを形成する。このようにして、ｎ型領域２２とｐ型領域２４ａを複数備えるスーパージャンクション構造２６ａを形成する。後の製造工程は、第１実施例の半導体装置１と同様であるので省略する。
本実施例の半導体装置２では、ｐ型領域２４ａがＳｉ０．９１Ｇｅ０．０８Ｃ０．０１結晶のみで形成されている。したがって、ｐ型領域２４ａを形成する工程を簡単化することができる。
（第３実施例）
次に第３実施例の半導体装置３を、図９の概略構成図を参照して説明する。図９に示すように、半導体装置３では、スーパージャンクション構造のｐ型領域２４ｂは、ｎ型領域２２を形成するｎ型半導体領域に接する境界面ではｐ型のＳｉＧｅＣ層の炭素（Ｃ）の組成比が大きく、中心部分に近づくにつれてシリコン（Ｓｉ）の組成比が大きくなるように構成されている。その他の構成は、図１に示す半導体装置１と同様であり、同様の構成要素には図１と同一の符号を付してある。
半導体装置３は、図３に示す半導体装置１の場合と同様にトレンチ２３を形成した後に、トレンチ２３にｐ型のＳｉＧｅＣ層を結晶成長させる。ＣＶＤ（化学気相成長）によってＳｉＧｅＣ層を結晶成長させる場合には、原料のＳｉ，Ｇｅ，Ｃを含むガスの各元素の組成比について、結晶成長が進行するにつれ、炭素（Ｃ）の組成比を小さくしてシリコン（Ｓｉ）の組成比を大きくする。そしてｐ型領域２４ｂを閉塞するまで結晶成長して、ｎ型領域２２とｐ型領域２４ｂを複数備えるスーパージャンクション構造２６ｂを形成する。後の製造工程は、第１実施例の半導体装置１と同様であるので省略する。
なお、ｐ型領域２４ｂの中心部分は、シリコン（Ｓｉ）の単結晶となっている構成が好ましい。
これによれば、一連の結晶成長の工程中で、結晶成長の進行に追従して気相成長の気相中のＳｉの濃度を高くしていけばよい。Ｓｉ結晶は、Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）よりも結晶成長の速度が速い。したがって、トレンチ２３が結晶によって埋まる時間を短縮化することができる。
（第４実施例）
次に第４実施例の半導体装置４を、図１０の概略構成図を参照して説明する
図１０に示すように、半導体装置４は、ドリフト領域にスーパージャンクション構造２６ｃを備える横型のＭＯＳ型ＦＥＴとして構成されており、Ｓｉ０．９１Ｇｅ０．０８Ｃ０．０１結晶を含む厚さ８０ｎｍの不純物拡散防止膜２８ｃがスーパージャンクション構造２６ｃのｐ型領域２４ｃの縁部に形成されている。
図１に示す縦型のＭＯＳ型ＦＥＴの半導体装置１とは相違し、半導体装置４ではドレイン電極Ｄとソース電極がＳ半導体装置の同一平面側（図１０に示す上面側）に形成されている。したがって、キャリアは半導体装置４の膜厚方向に対して横方向にドリフトする。
スーパージャンクション構造２６ｃは、ソース電極Ｓとドレイン電極Ｄを結ぶ方向に伸びるｎ型領域２２ｃと、同方向に伸びるｐ型領域２４ｃの繰り返し領域として形成されている。スーパージャンクション構造２６ｃのｎ型領域２２ｃとｐ型領域２４ｃの境界面には、その全領域に亘ってｐ型領域２４ｃの縁部に不純物拡散防止膜２８ｃが形成されている。この不純物拡散防止膜２８ｃは、Ｓｉ０．９１Ｇｅ０．０８Ｃ０．０１を用いて形成されている。
不純物拡散防止膜２８ｃが含むＳｉ０．９１Ｇｅ０．０８Ｃ０．０１結晶は、炭素（Ｃ）の組成比が０．００５以上であり、Ｓｉ結晶と比較して不純物の拡散速度が約３桁小さい。したがって、このような結晶をスーパージャンクション構造２６ｃを形成するｐ型領域２４ｃとｎ型領域２２ｃの間に形成すれば、各Ｓｉ結晶に含まれるｐ型不純物とｎ型不純物がｐ型領域２４ｃとｎ型領域２２ｃ間で相互拡散することを防止することができる。
また、Ｓｉ０．９１Ｇｅ０．０８Ｃ０．０１結晶に接するｐ型領域２４ｃを形成する際には、ｐ型領域２４ｃのＳｉ結晶をＳｉ０．９１Ｇｅ０．０８Ｃ０．０１結晶から結晶成長させることができる。Ｓｉ結晶とＳｉ０．９１Ｇｅ０．０８Ｃ０．０１結晶は、Ｓｉ１−ｘ−ｙＧｅｘＣｙのｘ、ｙの値が、概ねｘ＝８．２２ｙ、及び０≦ｙ≦０．１０８の関係を満たしているので、ミスフィット転移が発生し難い。これにより、半導体装置４の製造工程を簡略化することができる。
（第５実施例）
次に第５実施例の半導体装置５を、図１１の概略構成図を参照して説明する
図１１に示すように、半導体装置５は、カソード電極Ｃとアノード電極Ａ間の半導体領域にスーパージャンクション構造２６ｄを備えるダイオードとして構成されており、Ｓｉ０．９１Ｇｅ０．０８Ｃ０．０１結晶の不純物拡散防止膜２８ｄがスーパージャンクション構造のｐ型領域２４ｄの縁部に形成されている。
カソード電極Ｃと接触するｎ＋型の半導体領域２１ｄ上にスーパージャンクション構造２６ｄが形成されており、そのスーパージャンクション構造２６ｄ上にｐ＋型の半導体領域３２ｄが形成されており、その半導体領域３２ｄはアノード電極Ａと接触している。
スーパージャンクション構造２６ｄにｎ型領域２２ｄとｐ型領域２４ｄとを単位互層とする組み合わせがカソード電極Ｃとアノード電極Ａとを結ぶ方向に対して直行する面内で交互に繰返されている。
不純物拡散防止膜２８ｄが含むＳｉ０．９１Ｇｅ０．０８Ｃ０．０１結晶は、炭素（Ｃ）の組成比が０．００５以上であり、Ｓｉ結晶と比較して不純物の拡散速度が約３桁小さい。したがって、このような結晶をスーパージャンクション構造２６ｄの繰り返し方向のｐ型領域２４ｄとｎ型領域２２ｄ間に形成すれば、各Ｓｉ結晶に含まれるｐ型不純物とｎ型不純物がｐ型領域２４ｄとｎ型領域２２ｄの間で相互拡散することを防止することができる。
また、Ｓｉ０．９１Ｇｅ０．０８Ｃ０．０１結晶に接するｐ型領域２４ｄを形成する際には、ｐ型領域２４ｄのＳｉ結晶をＳｉ０．９１Ｇｅ０．０８Ｃ０．０１結晶から結晶成長させることができる。Ｓｉ結晶とＳｉ０．９１Ｇｅ０．０８Ｃ０．０１結晶は、Ｓｉ１−ｘ−ｙＧｅｘＣｙのｘ、ｙの値が、概ねｘ＝８．２２ｙ、及び０≦ｙ≦０．１０８の関係を満たしているので、ミスフィット転移が発生し難い。これにより、半導体装置５の製造工程を簡略化することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
本実施例の半導体装置１では、不純物拡散防止膜２８を形成するＳｉＧｅＣからなる合金層をｐ型領域２４の境界面の全域に亘って形成しているが、図１２に示す半導体装置６のように、不純物拡散防止膜２８はｐ型領域２４ｅのｎ型領域２２ｅとの境界面の一部に形成してもよい。
また、本実施例の半導体装置１では、不純物拡散防止膜２８をｐ型領域２４側に形成しているが、図１３から図１５に示すように、ｎ型領域側に形成してもよい。図１３に示す半導体装置７では、ｎ型領域２２ｆのｐ型領域２４ｆとの境界面には、その全領域に亘ってｐ型領域２４ｆの内壁に不純物拡散防止膜２８ｆが形成されている。この不純物拡散防止膜２８ｆは、Ｓｉ０．９１Ｇｅ０．０８Ｃ０．０１を用いて形成されている。不純物拡散防止膜２８ｆは、ｎ型であってもよいし、ｐ型であってもよいし、ｉ型であってもよい。また、図１４に示す半導体装置８のように、不純物拡散防止膜２８ｇはｎ型領域２２ｇとｐ型領域２４ｇとの境界面の一部に形成してもよい。また、図１５に示す半導体装置９のように、ｎ型領域２２ｈ全体がＳｉ０．９１Ｇｅ０．０８Ｃ０．０１で形成されていてもよい。
また、図１６に示す半導体装置１０では、不純物拡散防止膜２８ｊを形成するＳｉ１−ｘ−ｙＧｅｘＣｙ結晶（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）中のＳｉの組成比がｐ型領域２４ｊを形成するＳｉ結晶に向けて順に連続的に増加するように構成されている。すなわち、上記ｘとｙの値がｎ型領域２２ｊの側からｐ型領域２４ｊの側に向けて順に減少している。なお、ｎ型領域２２ｊと不純物拡散防止膜２８ｊの界面では、Ｓｉ１−ｘ−ｙＧｅｘＣｙのｘ、ｙの値は、概ねｘ＝８．２２ｙ（０≦ｙ≦０．１０８）の関係を満たす値に設定する。これによって、ｐ型領域２４ｊと不純物拡散防止膜２８ｊの界面は、Ｓｉ結晶と完全格子整合する。
この構成によれば、ｐ型領域２４ｊに接する面に近い層ほどＳｉの組成比を大きくすることができ、ｐ型領域２４ｊと接する界面での格子不整合を抑制することができる。同時にｎ型領域２２ｊに接する面に近い層ほどＣの組成比を大きくすることができ、Ｃを含む層によってｎ型領域２２ｊとｐ型領域２４ｊの間で不純物が相互拡散することを効果的に防止することができる。なおかつ、ｘ、ｙの値を調整してｎ型領域２２ｊと接する界面での格子不整合を抑制することができる。
また、図１７に示す半導体装置１１では、不純物拡散防止膜２８ｋを形成するＳｉ１−ｘ−ｙＧｅｘＣｙ結晶（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）中のＳｉの組成比がｎ型領域２２ｋを形成するＳｉ結晶、及びｐ型領域２４ｋを形成するＳｉ結晶に向けて順に段階的に増加するように構成されている。すなわち、不純物拡散防止膜２８ｋはｘとｙの値を異にする複数の層で形成されている。
この構成によれば不純物拡散防止膜２８ｋの中心部分に向かうほど炭素（Ｃ）の組成比を大きくするように設定することができる。また、Ｓｉ結晶に接する縁部分に向かうほどＳｉの組成比を大きくするように設定することができる。したがって、不純物拡散防止膜２８ｋとＳｉ結晶が接する面で格子不整合が生じ難く、なおかつＣを含む領域によって効果的にｎ型領域とｐ型領域間の不純物の相互拡散を防止することができる。
また、第１実施例〜第４実施例では、本発明をＭＯＳ型ＦＥＴに適用した場合について説明したが、本発明はＩＧＢＴに適用してもよい。
縦型のＭＯＳ型ＦＥＴである半導体装置１の概略構成図である。 半導体装置１の製造工程を説明する図である。 半導体装置１の製造工程を説明する図である。 半導体装置１の製造工程を説明する図である。 半導体装置１の製造工程を説明する図である。 半導体装置１の製造工程を説明する図である。 半導体装置１の製造工程を説明する図である。 半導体装置２の概略構成図である。 半導体装置３の概略構成図である。 横型のＭＯＳ型ＦＥＴである半導体装置４の概略構成図である。 ダイオードとして構成された半導体装置５の概略構成図である。 半導体装置６の不純物拡散防止膜２８ｅの構成を示す図である。 半導体装置７の不純物拡散防止膜２８ｆの構成を示す図である。 半導体装置８の不純物拡散防止膜２８ｇの構成を示す図である。 ｎ型領域２２ｈ全体がＳｉ１−ｘ−ｙＧｅｘＣｙ結晶（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）で形成された半導体装置９の構成を示す図である。 半導体装置１０の不純物拡散防止膜２８ｊの構成を示す図である。 半導体装置１１の不純物拡散防止膜２８ｋの構成を示す図である。 従来の半導体装置１０１の概略構成図である。
符号の説明
１，２，３，４，５，６，７，８，９，１０，１１ 半導体装置
２１ ドレイン領域
２２ ｎ型領域
２３，３３ トレンチ
２４ ｐ型領域
２６ スーパージャンクション構造
２８ 不純物拡散防止膜
３０ トレンチゲート電極
３１ ゲート絶縁膜
３２ ボディ領域
３４ ソース領域
３８ ボディコンタクト領域
Ｄ ドレイン電極
Ｇ ゲート電極
Ｓ ソース電極

Claims (9)

  1. ｐ型領域とｎ型領域が繰り返して形成されているスーパージャンクション構造を有する半導体装置であり、
    少なくともスーパージャンクション構造の繰り返し方向において、
    ｐ型のＳｉ結晶とｎ型のＳｉ結晶の間に、Ｓｉ１−ｘ−ｙＧｅｘＣｙ結晶（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）の層が介在している構造が繰り返して形成されていることを特徴とする半導体装置。
  2. 前記Ｓｉ １−ｘ−ｙ Ｇｅ ｘ Ｃ ｙ 結晶の層が、前記ｘとｙの値を異にする複数の層で形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記ｘとｙの値が、一方のＳｉ結晶の側から他方のＳｉ結晶の側に向けて、順に減少していることを特徴とする請求項２に記載の半導体装置。
  4. ｐ型領域とｎ型領域が繰り返して形成されているスーパージャンクション構造を有する半導体装置であり、
    少なくともスーパージャンクション構造の繰り返し方向において、
    ｐ型領域とｎ型領域のいずれか一方がＳｉ結晶で形成されており、他方がＳｉ １−ｘ−ｙ Ｇｅ ｘ Ｃ ｙ 結晶（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）で形成されている構造が繰り返して形成されていることを特徴とする半導体装置。
  5. 前記Ｓｉ １−ｘ−ｙ Ｇｅ ｘ Ｃ ｙ 結晶の前記ｙの値が、０．５×１０ −２ 以上であることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. ｐ型領域とｎ型領域が繰り返して形成されているスーパージャンクション構造を有する半導体装置の製造方法であり、
    ｐ型あるいはｎ型のＳｉ結晶の表面から深部に向けて伸びるとともに所定の間隔で繰り返し出現する複数のトレンチを形成する第１工程と、
    その複数のトレンチの壁面に、所定の厚みのＳｉ １−ｘ−ｙ Ｇｅ ｘ Ｃ ｙ 結晶（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）の層を形成する第２工程と、
    壁面にＳｉ １−ｘ−ｙ Ｇｅ ｘ Ｃ ｙ 結晶の層が形成されたトレンチ内に、トレンチを形成した前記Ｓｉ結晶と反対導電型のＳｉ結晶を成長させる第３工程、
    を備えていることを特徴とする製造方法。
  7. 前記第２工程では、前記ｘとｙの値を連続的または不連続的に変化させてＳｉ １−ｘ−ｙ Ｇｅ ｘ Ｃ ｙ 結晶の層を形成することを特徴とする請求項６に記載の製造方法。
  8. 前記第２工程で、前記トレンチの壁面に所定の厚みの前記Ｓｉ １−ｘ−ｙ Ｇｅ ｘ Ｃ ｙ 結晶の層を形成するに際して、結晶成長の進行に追従してＳｉの組成比を徐々に増大し、
    Ｓｉの組成比が１．０となった後もＳｉ結晶の成長を継続して前記第３工程に移行し、前記トレンチを充填するまで第３工程を継続することを特徴とする請求項７に記載の製造方法。
  9. ｐ型領域とｎ型領域が繰り返して形成されているスーパージャンクション構造を有する半導体装置の製造方法であり、
    ｐ型あるいはｎ型のＳｉ結晶の表面から深部に向けて伸びるとともに所定の間隔で繰り返し出現する複数のトレンチを形成する第１工程と、
    トレンチ内を、トレンチを形成した前記Ｓｉ結晶と反対導電型のＳｉ １−ｘ−ｙ Ｇｅ ｘ Ｃ ｙ 結晶（０≦ｘ＜１、０＜ｙ＜１、０＜１−ｘ−ｙ＜１）で充填するＳｉ １−ｘ−ｙ Ｇｅ ｘ Ｃ ｙ 結晶充填工程、
    を備えていることを特徴とする製造方法。
JP2006115316A 2006-04-19 2006-04-19 半導体装置とその製造方法 Expired - Fee Related JP4182986B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006115316A JP4182986B2 (ja) 2006-04-19 2006-04-19 半導体装置とその製造方法
DE102007017833A DE102007017833B4 (de) 2006-04-19 2007-04-16 Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US11/785,456 US20070249142A1 (en) 2006-04-19 2007-04-18 Semiconductor devices and method of manufacturing them
CN200710096954A CN100580951C (zh) 2006-04-19 2007-04-19 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006115316A JP4182986B2 (ja) 2006-04-19 2006-04-19 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2007288026A JP2007288026A (ja) 2007-11-01
JP4182986B2 true JP4182986B2 (ja) 2008-11-19

Family

ID=38537024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006115316A Expired - Fee Related JP4182986B2 (ja) 2006-04-19 2006-04-19 半導体装置とその製造方法

Country Status (4)

Country Link
US (1) US20070249142A1 (ja)
JP (1) JP4182986B2 (ja)
CN (1) CN100580951C (ja)
DE (1) DE102007017833B4 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
JP5298488B2 (ja) * 2007-09-28 2013-09-25 富士電機株式会社 半導体装置
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US7943989B2 (en) * 2008-12-31 2011-05-17 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
US9508805B2 (en) 2008-12-31 2016-11-29 Alpha And Omega Semiconductor Incorporated Termination design for nanotube MOSFET
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US8299494B2 (en) 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
US9443974B2 (en) * 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9425306B2 (en) * 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
JP2011146429A (ja) * 2010-01-12 2011-07-28 Renesas Electronics Corp パワー系半導体装置
CN102214561A (zh) * 2010-04-06 2011-10-12 上海华虹Nec电子有限公司 超级结半导体器件及其制造方法
CN102299072A (zh) * 2010-06-24 2011-12-28 上海华虹Nec电子有限公司 沟槽型超级结器件的制作方法及得到的器件
JP5740108B2 (ja) 2010-07-16 2015-06-24 株式会社東芝 半導体装置
CN102456715B (zh) * 2010-10-25 2015-06-03 上海华虹宏力半导体制造有限公司 一种半导体器件结构及其制作方法
CN102468132B (zh) * 2010-11-15 2014-07-09 上海华虹宏力半导体制造有限公司 一种半导体器件的制作方法及器件结构
JP5849882B2 (ja) * 2011-09-27 2016-02-03 株式会社デンソー 縦型半導体素子を備えた半導体装置
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9379225B2 (en) * 2013-02-13 2016-06-28 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN104347397B (zh) * 2013-07-23 2018-02-06 无锡华润上华科技有限公司 注入增强型绝缘栅双极型晶体管的制造方法
JP6109098B2 (ja) * 2014-02-18 2017-04-05 三菱電機株式会社 絶縁ゲート型半導体装置
JP2015216270A (ja) * 2014-05-12 2015-12-03 ローム株式会社 半導体装置および半導体装置の製造方法
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
EP3183754A4 (en) 2014-08-19 2018-05-02 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
WO2016028943A1 (en) 2014-08-19 2016-02-25 Vishay-Siliconix Electronic circuit
US9590096B2 (en) * 2014-12-15 2017-03-07 Infineon Technologies Americas Corp. Vertical FET having reduced on-resistance
CN106158659A (zh) * 2015-04-23 2016-11-23 北大方正集团有限公司 超结型功率管的缓冲层的制备方法和超结型功率管
CN105428412A (zh) * 2015-12-22 2016-03-23 工业和信息化部电子第五研究所 AlGaN/GaN异质结场效应晶体管及其制备方法
DE102016204250A1 (de) * 2016-03-15 2017-09-21 Robert Bosch Gmbh Trench basierte Diode und Verfahren zur Herstellung einer solchen Diode
JP6914624B2 (ja) * 2016-07-05 2021-08-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6817116B2 (ja) * 2017-03-14 2021-01-20 エイブリック株式会社 半導体装置
CN107833911B (zh) * 2017-12-06 2024-07-23 无锡橙芯微电子科技有限公司 一种能降低超结器件导通电阻的外延结构及制作方法
WO2020021298A1 (ja) * 2018-07-27 2020-01-30 日産自動車株式会社 半導体装置及びその製造方法
US10580888B1 (en) 2018-08-08 2020-03-03 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced contact implant outdiffusion in vertical power devices
US10573742B1 (en) 2018-08-08 2020-02-25 Infineon Technologies Austria Ag Oxygen inserted Si-layers in vertical trench power devices
US10741638B2 (en) 2018-08-08 2020-08-11 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced substrate dopant outdiffusion in power devices
CN109148266A (zh) * 2018-08-20 2019-01-04 上海华虹宏力半导体制造有限公司 外延生长方法
US10790353B2 (en) 2018-11-09 2020-09-29 Infineon Technologies Austria Ag Semiconductor device with superjunction and oxygen inserted Si-layers
CN109817700A (zh) * 2019-01-15 2019-05-28 上海华虹宏力半导体制造有限公司 超级结深沟槽填充方法
EP3748689A1 (en) * 2019-06-06 2020-12-09 Infineon Technologies Dresden GmbH & Co . KG Semiconductor device and method of producing the same
CN113053750B (zh) * 2019-12-27 2022-08-30 珠海格力电器股份有限公司 半导体装置及其制造方法
CN111883515A (zh) 2020-07-16 2020-11-03 上海华虹宏力半导体制造有限公司 沟槽栅器件及其制作方法
US11908904B2 (en) 2021-08-12 2024-02-20 Infineon Technologies Austria Ag Planar gate semiconductor device with oxygen-doped Si-layers
CN116072697A (zh) * 2021-10-29 2023-05-05 华为数字能源技术有限公司 一种半导体器件及集成电路
CN114628493A (zh) * 2021-12-22 2022-06-14 上海功成半导体科技有限公司 超结器件结构及其制备方法
CN114464670B (zh) * 2022-04-11 2022-07-01 江苏长晶科技股份有限公司 一种超低比导的超结mosfet及其制备方法
CN114784132B (zh) * 2022-04-18 2023-06-27 杭州电子科技大学 一种碳化硅微沟槽中子探测器结构

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19848828C2 (de) * 1998-10-22 2001-09-13 Infineon Technologies Ag Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE60042666D1 (de) * 1999-01-14 2009-09-17 Panasonic Corp Halbleiterbauelement und Verfahren zu dessen Herstellung
JP3851744B2 (ja) * 1999-06-28 2006-11-29 株式会社東芝 半導体装置の製造方法
TW493278B (en) * 1999-10-21 2002-07-01 Matsushita Electric Ind Co Ltd Lateral heterojunction bipolar transistor and method of fabricating the same
FR2819629B1 (fr) * 2001-01-12 2003-07-04 St Microelectronics Sa Circuit integre a risque de percage reduit entre des couches enterrees, et procede de fabrication
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2003031821A (ja) * 2001-07-17 2003-01-31 Toshiba Corp 半導体装置
CN1179397C (zh) * 2001-09-27 2004-12-08 同济大学 一种制造含有复合缓冲层半导体器件的方法
US20030082882A1 (en) * 2001-10-31 2003-05-01 Babcock Jeffrey A. Control of dopant diffusion from buried layers in bipolar integrated circuits
JP4060580B2 (ja) * 2001-11-29 2008-03-12 株式会社ルネサステクノロジ ヘテロ接合バイポーラトランジスタ
JP3918565B2 (ja) * 2002-01-21 2007-05-23 株式会社デンソー 半導体装置の製造方法
JP4212288B2 (ja) * 2002-04-01 2009-01-21 株式会社東芝 半導体装置およびその製造方法
KR100480299B1 (ko) * 2003-01-02 2005-04-07 삼성전자주식회사 광통신용 레이저 다이오드 모듈
JP2004342660A (ja) * 2003-05-13 2004-12-02 Toshiba Corp 半導体装置及びその製造方法
US20040235228A1 (en) * 2003-05-22 2004-11-25 Chidambaram Pr. System and method for depositing a graded carbon layer to enhance critical layer stability
US20050012143A1 (en) * 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
JP4470454B2 (ja) * 2003-11-04 2010-06-02 株式会社豊田中央研究所 半導体装置とその製造方法
CA2545582C (en) * 2003-11-21 2013-04-16 Actelion Pharmaceuticals Ltd 5-(benz-(z)-ylidene)-thiazolidin-4-one derivatives as immunosuppressant agents
JP4802306B2 (ja) * 2003-12-01 2011-10-26 オンセミコンダクター・トレーディング・リミテッド 半導体装置
WO2005060676A2 (en) * 2003-12-19 2005-07-07 Third Dimension (3D) Semiconductor, Inc. A method for manufacturing a superjunction device with wide mesas
US7405452B2 (en) * 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
US6982193B2 (en) * 2004-05-10 2006-01-03 Semiconductor Components Industries, L.L.C. Method of forming a super-junction semiconductor device
JP4696127B2 (ja) * 2004-12-06 2011-06-08 エヌエックスピー ビー ヴィ 半導体基板上にエピタキシャル層を形成する方法およびこの方法によって形成するデバイス
JP4923416B2 (ja) * 2005-03-08 2012-04-25 富士電機株式会社 超接合半導体装置
US7276766B2 (en) * 2005-08-01 2007-10-02 Semiconductor Components Industries, L.L.C. Semiconductor structure with improved on resistance and breakdown voltage performance
DE102005046711B4 (de) * 2005-09-29 2007-12-27 Infineon Technologies Austria Ag Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
US20070148939A1 (en) * 2005-12-22 2007-06-28 International Business Machines Corporation Low leakage heterojunction vertical transistors and high performance devices thereof
US7507631B2 (en) * 2006-07-06 2009-03-24 International Business Machines Corporation Epitaxial filled deep trench structures
US7510938B2 (en) * 2006-08-25 2009-03-31 Freescale Semiconductor, Inc. Semiconductor superjunction structure

Also Published As

Publication number Publication date
US20070249142A1 (en) 2007-10-25
CN100580951C (zh) 2010-01-13
DE102007017833A1 (de) 2007-10-25
DE102007017833B4 (de) 2011-12-22
CN101060132A (zh) 2007-10-24
JP2007288026A (ja) 2007-11-01

Similar Documents

Publication Publication Date Title
JP4182986B2 (ja) 半導体装置とその製造方法
US9520285B2 (en) Silicon carbide epitaxy
JP4369359B2 (ja) 半導体装置
US10115826B2 (en) Semiconductor structure and the manufacturing method thereof
JP7074393B2 (ja) 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造
US20160042963A1 (en) Method of modifying epitaxial growth shape on source drain area of transistor
TW200524155A (en) Semiconductor structure with different lattice constant materials and method for forming the same
KR20060026447A (ko) 회로 디바이스를 포함하는 장치 및 그 장치의 제조 방법
TW201301508A (zh) 半導體裝置及其製造方法
KR20200136975A (ko) 트렌치 분리 게이트 디바이스 및 그 제조방법
TW201205802A (en) Semiconductor device and method for forming the same
US20080308845A1 (en) Heterogeneous Group IV Semiconductor Substrates
JP2007329385A (ja) 炭化珪素半導体装置の製造方法
JP4857697B2 (ja) 炭化珪素半導体装置
JP3985519B2 (ja) 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
US20190252517A1 (en) Method of manufacturing silicon carbide semiconductor device, and method of manufacturing silicon carbide substrate
CN103000499A (zh) 一种锗硅硼外延层生长方法
JP4826373B2 (ja) 単結晶ウェハの製造方法
JP4748314B2 (ja) 半導体装置の製造方法
JP4857698B2 (ja) 炭化珪素半導体装置
TW202145357A (zh) 半導體結構及其製造方法
CN107546299B (zh) 基于GeSiC选择外延的直接带隙改性Ge材料及其制备方法
GB2514268A (en) Silicon carbide epitaxy
CN116207135A (zh) 一种半导体结构及其制备方法
JP2004335837A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080812

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees