JP2007189192A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007189192A
JP2007189192A JP2006281316A JP2006281316A JP2007189192A JP 2007189192 A JP2007189192 A JP 2007189192A JP 2006281316 A JP2006281316 A JP 2006281316A JP 2006281316 A JP2006281316 A JP 2006281316A JP 2007189192 A JP2007189192 A JP 2007189192A
Authority
JP
Japan
Prior art keywords
semiconductor
region
trench
semiconductor layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006281316A
Other languages
English (en)
Inventor
Keiko Kawamura
圭子 河村
Kenji Maeyama
賢二 前山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006281316A priority Critical patent/JP2007189192A/ja
Priority to US11/608,003 priority patent/US20070138546A1/en
Publication of JP2007189192A publication Critical patent/JP2007189192A/ja
Priority to US12/258,135 priority patent/US7714383B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】高耐圧かつ低オン抵抗な半導体装置を提供すること。
【解決手段】第1導電型の半導体層4の主面上に設けられた第2導電型の第1の半導体領域6を貫通して半導体層4に至るトレンチTが設けられ、トレンチTの内壁面に第1の絶縁膜8、16が設けられ、半導体層4と第1の半導体領域6との界面よりも下方でトレンチT内を充填する第2導電型の半導体ピラー領域13が設けられ、半導体ピラー領域13の上に第2の絶縁膜15が設けられ、第2の絶縁膜15よりも上方でトレンチT内を充填するゲート電極18が設けられ、半導体層4に接する第1の絶縁膜8の一部が開口され、この開口された部分を介して半導体層4と半導体ピラー領域13とが接している。
【選択図】図1

Description

本発明は、半導体装置に関し、特にトレンチゲート構造を有する半導体装置に関する。
高耐圧かつ低オン抵抗が要求される例えばパワーエレクトロニクス用途に適した半導体装置として、トレンチゲート型のMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)が知られている。例えば、特許文献1参照。
特許文献1によれば、表面にn型のソース層が形成されたp型のウェル層及びn型のドリフト層を貫いてn型の基板に至るまでトレンチが形成され、そのトレンチ内においてドリフト層から基板に至る部分には絶縁膜を介してポリシリコンからなる埋め込み電極が設けられ、トレンチ内においてソース層からウェル層を通りドリフト層に至る部分には絶縁膜を介してポリシリコンからなるゲート電極が設けられたMOSFETが開示されている。埋め込み電極とゲート電極とは、電気的に絶縁されている。
特許文献1に開示された構造では、埋め込み電極は完全に絶縁膜に覆われ、ドリフト層との間でPN接合を形成する構成とはなっていないため、オン抵抗の低減を図るべくドリフト層の不純物濃度を高くした場合に、ドリフト層を完全空乏化しにくく、高耐圧が得にくい。
特開2002−83963号公報
本発明は、高耐圧かつ低オン抵抗な半導体装置を提供する。
本発明の一態様によれば、第1導電型の半導体層と、前記半導体層の主面上に設けられた第2導電型の第1の半導体領域と、前記第1の半導体領域の表層部に設けられた第1導電型の第2の半導体領域と、前記第1の半導体領域を貫通して前記半導体層に至るトレンチと、前記トレンチの内壁面に設けられた第1の絶縁膜と、前記半導体層と前記第1の半導体領域との界面よりも下方で前記トレンチ内を充填する第2導電型の半導体ピラー領域と、前記半導体ピラー領域の上に設けられた第2の絶縁膜と、前記第2の絶縁膜よりも上方で前記トレンチ内を充填するゲート電極と、前記第2の半導体領域に接続された第1の主電極と、前記半導体層の前記主面の反対側に設けられた第2の主電極と、を備え、前記半導体層に接する前記第1の絶縁膜の一部が開口され、この開口された部分を介して前記半導体層と前記半導体ピラー領域とが接していることを特徴とする半導体装置が提供される。
また、本発明の他の一態様によれば、第1導電型の半導体層と、前記半導体層の主面上に設けられた第2導電型の第1の半導体領域と、前記第1の半導体領域の表層部に設けられた第1導電型の第2の半導体領域と、前記第1の半導体領域を貫通して前記半導体層に至るトレンチと、前記トレンチの内壁面に設けられると共に、前記半導体層に接する一部が開口された第1の絶縁膜と、前記半導体層と前記第1の半導体領域との界面よりも下方で前記トレンチ内を充填すると共に、前記第1の絶縁膜の一部に形成された開口を介して前記半導体層に接する第2導電型の半導体ピラー領域と、前記半導体ピラー領域の上に設けられた第2の絶縁膜と、前記第2の絶縁膜よりも上方で前記トレンチ内を充填するゲート電極と、前記第2の半導体領域に接続された第1の主電極と、前記半導体層の前記主面の反対側に設けられた第2の主電極と、前記ゲート電極、前記第1の半導体領域及び前記第2の半導体領域が形成された素子部よりも外側の終端部における前記半導体層に形成された終端トレンチ内を充填し、間に前記半導体層を介在させて並設された複数の第2導電型の終端ピラー領域と、前記複数の終端ピラー領域のうちの最外ピラー領域に隣接して、前記半導体層の主面側に埋め込まれた層間絶縁膜と、を備えたことを特徴とする半導体装置が提供される。
また、本発明のさらに他の一態様によれば、第1導電型の半導体層と、前記半導体層の主面上に設けられた第2導電型の第1の半導体領域と、前記第1の半導体領域の表層部に設けられた第1導電型の第2の半導体領域と、前記第1の半導体領域を貫通して前記半導体層に至るトレンチと、前記トレンチの内壁面に設けられたゲート絶縁膜と、前記ゲート絶縁膜を介して前記トレンチ内を充填するゲート電極と、前記第2の半導体領域に接続された第1の主電極と、前記半導体層の前記主面の反対側に設けられた第2の主電極と、前記ゲート電極、前記第1の半導体領域及び前記第2の半導体領域が形成された素子部よりも外側の終端部における前記半導体層に形成された終端トレンチ内を充填し、間に前記半導体層を介在させて並設された複数の第2導電型の終端ピラー領域と、前記複数の終端ピラー領域のうちの最外ピラー領域に隣接して、前記半導体層の主面側に埋め込まれた層間絶縁膜と、を備えたことを特徴とする半導体装置が提供される。
本発明によれば、高耐圧かつ低オン抵抗な半導体装置が提供される。
以下に、図面を参照しつつ、本発明の実施形態について説明する。
[第1の具体例]
図1は、本発明の第1の具体例に係る半導体装置1の要部断面構造を例示する模式図である。
図2は、同半導体装置1の要部平面構造を例示する模式図である。
図3は、図2におけるA1−A1線断面図である。
なお、図1は、図3におけるB−B線断面を表す。
図4は、図2におけるA2−A2線断面図である。
本具体例では、第1導電型をP型、第2導電型をN型として説明する。
++型のシリコン基板2の主面上には、P型シリコンの半導体層(ドリフト層またはドレイン層)4と、N型シリコンの第1の半導体領域(ベース領域)6と、が順に設けられている。半導体層4と第1の半導体領域6との間には、PN接合が形成されている。
第1の半導体領域6を貫通して半導体層4に至るトレンチTが設けられている。トレンチTは、図1において紙面を貫く方向に延在すると共に、基板2の主面に対して略垂直に設けられている。トレンチTの底部は基板2には達していない。トレンチTの側壁面には、絶縁膜8、16が形成されている。
半導体層4と第1の半導体領域6との界面よりも下のトレンチT内には、N型単結晶シリコンまたはN型ポリシリコン(多結晶シリコン)のピラー領域13が充填されている。ピラー領域13の不純物濃度は、例えば1018/cm以下である。半導体層4に接する絶縁膜8の一部は開口され、この開口された部分を介して半導体層4とピラー領域13とが接している。ここで、ピラー領域13の不純物濃度を1018/cm以下にすることは、ピラー領域13を完全空乏化する上で望ましい。
本具体例では、トレンチTの底部には絶縁膜8が設けられておらず開口されている。したがって、トレンチTの底部で、N型のピラー領域13と、P型の半導体層4とがPN接合している。トレンチTの底部は平面状に形成され、よって、ピラー領域13と半導体層4とのPN接合面も平面状となっている。ピラー領域13の側面と、半導体層4との間には、絶縁膜8が介在されている。ピラー領域13が半導体層4に接している面積よりも、ピラー領域13が絶縁膜8で覆われている面積の方が大きい。なお、トレンチTの底部において絶縁膜8に開口を設ける場合、図1に表したように、トレンチTの底部の全体を開口してもよいが、底部の一部のみを開口してもよい。例えば、絶縁膜8をトレンチTの底部にまで延在させ、底部の中央付近のみを開口してもよい。
ピラー領域13の上には絶縁膜15が設けられ、この絶縁膜15より上のトレンチTには、ゲート電極18が充填されている。ここで絶縁膜15の上端は、半導体層4と第1の半導体領域6との界面よりも少し下に位置している。ゲート電極18と、ピラー領域13とは、絶縁膜15によって電気的に絶縁されている。ゲート電極18と、第1の半導体領域6との間には、絶縁膜16が介在されている。ゲート電極18は、例えばP型ポリシリコンからなるが、これに限らず、その他半導体、金属などを用いてもよい。
第1の半導体領域6の表層部には、P型シリコンの第2の半導体領域7が設けられている。第1の半導体領域6と第2の半導体領域7との界面は、ゲート電極18の上端よりも少し下に位置している。ゲート電極18と、第2の半導体領域7との間には、絶縁膜16が介在されている。
第2の半導体領域7は、第1の主電極(ソース電極)21と接続されている。第1の主電極21とゲート電極18は、層間絶縁膜25によって電気的に絶縁されている。基板2の主面の反対側の面には、第2の主電極(ドレイン電極)22が設けられている。
図3に表されるように、ゲート電極18とピラー領域13は、それぞれ同じ方向に引き出された引出し部18b、13bを有する。ゲート電極18の引出し部18bと、ピラー領域13の引出し部13bとの間には絶縁膜33が介在されている。ピラー領域13の引出し部13bと、第1の半導体領域6との間には絶縁膜34が介在されている。
ゲート電極18の引出し部18bは、層間絶縁膜25に形成された接続孔h1を介して、ゲート引出し配線27と接続されている。ピラー領域13の引出し部13bは、ゲート電極18の引出し部18b及び層間絶縁膜25を貫通する接続孔h2を介して、第1の主電極21に接続されている。接続孔h2を充填する第1の主電極21と、ゲート電極18の引出し部18bとの間には層間絶縁膜25が介在され、第1の主電極21とゲート電極18は電気的に絶縁されている。
以上のように構成される半導体装置1において、ゲート電極18に所定のバイアス電圧が印加されると、絶縁膜16を介してゲート電極18に対向する第1の半導体領域6にチャネルが形成され、第1の主電極21と第2の主電極22との間がオン状態とされる。
そして、本具体例の半導体装置1は、トレンチTの底部側の部分で、P型の領域とN型の領域とが繰り返して並列され、かつトレンチTの底部を介してそれらがPN接合している、いわゆるスーパージャンクション構造を有する。PN接合部であるトレンチTの底部を介して半導体層4とピラー領域13の空乏化を促進することができる。したがって、オン抵抗を低減すべく、電流の経路となるドリフト層として機能する半導体層4の不純物濃度を高くしても、半導体層4とピラー領域13を完全に空乏化させることができ、ドレイン−ソース間電圧印加時の耐圧低下を抑えることができる。すなわち、高耐圧かつ低オン抵抗の半導体装置1が提供される。
また、ピラー領域13の側面と、半導体層4との間には絶縁膜8が介在しているため、ピラー領域13と半導体層4それぞれの不純物が互いに他方へ拡散して、電流経路の不純物濃度が変動してオン抵抗が上昇してしまうのを防ぐことができる。
また、トレンチT底部のPN接合部は、同じシリコン材料どうしの接合となるためリーク電流が生じにくい。
例えば、半導体層4の不純物濃度を2.8×1017/cm、トレンチTのピッチを0.5マイクロメータ、トレンチTの並列方向に沿った幅を0.3マイクロメータ、トレンチTにおけるピラー領域13充填部分の深さ方向寸法を1マイクロメータ、ピラー領域13の上端から第2の半導体領域7の上端にかけての長さを1.2マイクロメータとした本具体例の半導体装置では、36[V]の耐圧が得られた。この本具体例の構造に対して、トレンチT底部にも絶縁膜を形成し、半導体層4とピラー領域13とを接合させなかった構造のものでは、7[V]の耐圧しか得られなかった。
また、本具体例では、図2及び図2におけるA2−A2断面を表す図4に表されるように、ソース領域7を分断するようにしてN型のバックゲート領域65が設けられ、このバックゲート領域65がソース電極21に接続されることで、バックゲート領域65を介してのソース電極21へのキャリア抜けを促進でき、素子破壊を防ぐことができる。
なお、バックゲート領域65はソース領域7を分断するように設けることに限らず、ベース領域6からソース電極21へのキャリア抜き経路が確保できればよいため、ベース領域6をバックゲート領域65を通じてソース電極21に電気的に接続させるようにバックゲート領域65が設けられればよい。
次に、半導体装置1の製造方法の一例について説明する。
図5〜図12は、半導体装置1の製造工程の要部を例示する工程断面図である。
まず、図5に表されるように、高不純物濃度のP++型シリコン基板2の上に、P型シリコンの半導体層4と、N型シリコンの第1の半導体領域6と、を順に形成する。
次に、図6に表されるように、第1の半導体領域6表面上に選択的に形成した酸化膜141をマスクとして、例えば、RIE(Reactive Ion Etching)などの異方性エッチングにより、第1の半導体領域6を貫通して半導体層4に至るトレンチTを形成する。トレンチTの底部11は、基板2にまでは至らない。
次に、図7に表されるように、トレンチTの内壁面(側壁面及び底面)に絶縁膜8を形成する。絶縁膜8は、例えば熱酸化法により形成されるシリコン酸化膜である。
次に、図8に表されるように、例えばRIEなどの異方性エッチングにより、トレンチTの底部11の絶縁膜8のみを除去する。これにより、絶縁膜8が除去されたトレンチTの底部11からは、半導体層4がトレンチT内に露出する。
このとき、トレンチTの底部11が平面になるようにエッチングすれば、トレンチTの底部側に充填されるピラー領域13と、半導体層4とのPN接合面が平面になり、完全空乏化がしやすくなる。
次に、例えば、シリコンの原料ガスとN型不純物の原料ガスとを用いたCVD(Chemical Vapor Deposition)法により、トレンチT内をN型のポリシリコンで完全に埋め込む。この後、そのポリシリコンを、半導体層4と第1の半導体領域6との界面よりも下までエッチバックする。
これにより、図9に表されるように、半導体層4と第1の半導体領域6との界面よりも下方で、トレンチT内を充填するN型ポリシリコンの半導体ピラー領域13が形成される。
なお、トレンチT内にポリシリコンを埋め込んだ後、そのポリシリコンにN型不純物の注入を行い、この後、熱処理により、注入されたN型不純物を拡散させてN型ポリシリコンとし、さらにこの後、半導体層4と第1の半導体領域6との界面よりも下までエッチバックさせる、という方法によって半導体ピラー領域13の形成を行ってもよい。トレンチTが微細であっても(アスペクト比が大きくても)、ポリシリコンはトレンチT内に容易に埋め込むことができる。
ピラー領域13の形成に際して、ピラー領域13の側面と半導体層4との間には、すでに絶縁膜8が設けられているため、ピラー領域13と半導体層4間の不純物の拡散が抑制される。このため、電流経路の不純物濃度が変動してオン抵抗が上昇してしまうのを防ぐことができ、また、トレンチTのピッチが微細化しても、ピラー領域13の不純物濃度を所望に制御しやすい。
次に、図10に表されるように、半導体ピラー領域13よりも上であって半導体ピラー領域13が充填されていない部分のトレンチTの側壁面に形成された絶縁膜8を、エッチングにより除去する。
次に、図11に表されるように、半導体ピラー領域13の上に絶縁膜15を形成すると共に、半導体ピラー領域13よりも上のトレンチTの側壁面に絶縁膜16を形成する。絶縁膜15、16は、例えば熱酸化法により形成されるシリコン酸化膜である。
次に、絶縁膜15より上のトレンチT内にポリシリコンを埋め込んだ後、そのポリシリコンにP型不純物の注入を行い、この後、熱処理により、注入されたP型不純物を拡散させてP型ポリシリコンとし、さらにこの後、そのP型ポリシリコンをトレンチTの上端開口よりも下までエッチバックする。
これにより、図12に表されるように、絶縁膜16を介して第1の半導体領域6に向き合うP型ポリシリコンのゲート電極18が形成される。なお、ゲート電極18は、N型でもよく、またシリコン以外の半導体でもよく、さらには半導体に限らず金属でもよい。
次に、図1に表されるようにゲート電極18の上のトレンチT内を充填し、かつ図3に表されるようにゲート電極18の引出し部18bの上を覆う層間絶縁膜25を形成する。層間絶縁膜25は、例えばシリコン酸化膜である。
次に、トレンチT周囲の第1の半導体領域6の表面に、P型不純物のイオン注入および熱拡散処理を行い、トレンチT周囲の第1の半導体領域6の表層部にP型シリコンの第2の半導体領域7を形成する。
次に、第2の半導体領域7及び層間絶縁膜25の上に、例えば、スパッタ法により、アルミニウムからなる第1の主電極21を形成する。これにより、第1の主電極21と第2の半導体領域7とが電気的に接続される。また、図3に表されるように、第1の主電極21は、層間絶縁膜25に形成された接続孔を介して半導体ピラー領域13と電気的に接続される。
ゲート電極18は、図3に表されるように、層間絶縁膜25に形成された接続孔を介して、ゲート引出し配線27と電気的に接続される。基板2の裏面側には、第2の主電極22が形成される。以上のようにして、図1〜4に表される半導体装置1が得られる。
以下、本発明の他の具体例について説明する。なお、前述したものと同様の要素については、同一の符号を付して詳細な説明は省略する。
[第2の具体例]
第2の具体例では、ピラー領域13の形成方法が、第1の具体例と異なる。
本具体例でも、第1の具体例と同様、トレンチTの底部には絶縁膜を形成しない。そして、そのトレンチT底部からトレンチT内に露出している半導体層4を下地結晶として、N型シリコンをエピタキシャル成長させ、半導体層4と第1の半導体領域6との界面に到達する前に成長をとめる。これにより、半導体層4と第1の半導体領域6との界面よりも下でトレンチT内を充填し、トレンチTの底部で半導体層4に接合するピラー領域13が形成される。
ピラー領域13のエピタキシャル成長は、トレンチT底部から露出している半導体層4上のみへの選択的なエピタキシャル成長となるため、結晶面(結晶方位)が揃い、ピラー領域13の結晶性を良くすることができ、リーク電流を抑えることができる。特に、ピラー領域13を大結晶化する場合に有効である。
[第3の具体例]
図13は、本発明の第3の具体例に係る半導体装置31の要部断面構造を例示する模式図である。
本具体例では、各要素の導電型を第1の具体例と逆にしている。すなわち、第1導電型をN型、第2導電型をP型とし、基板102をN++型シリコン、半導体層(ドリフト層)104をN型シリコン、第1の半導体領域(ベース領域)106をP型シリコン、第2の半導体領域(ソース領域)107をN型シリコン、ピラー領域113をP型のシリコンまたはポリシリコン、ゲート電極18をN型ポリシリコンから構成している。
本具体例においても、PN接合部であるトレンチTの底部を介して半導体層104とピラー領域113の空乏化を促進することができる。したがって、オン抵抗を低減すべく、半導体層104の不純物濃度を高くしても、半導体層104とピラー領域113を完全に空乏化させることができ、ドレイン−ソース間電圧印加時の耐圧低下を抑えることができる。
[第4の具体例]
図14は、本発明の第4の具体例に係る半導体装置41の要部断面構造を例示する模式図である。
本具体例においても、第1の具体例と同様、半導体層4と第1の半導体領域6との界面よりも下のトレンチT内には、N型シリコンまたはN型ポリシリコンのピラー領域13が充填され、半導体層4に接する絶縁膜の一部は開口され、この開口された部分を介して半導体層4とピラー領域13とが接している。
本具体例では、トレンチTの側面の絶縁膜が開口され、トレンチTの側面で、N型のピラー領域13と、P型の半導体層4とがPN接合している。ピラー領域13と半導体層4とのPN接合部の面積は、それら両者間相互の不純物拡散を抑制する観点から、ピラー領域13が絶縁膜8a、8bで覆われている部分の面積より小さいことが望ましい。
そして、本具体例においても、トレンチTの側面のPN接合部を介して半導体層4とピラー領域13の空乏化を促進することができる。したがって、オン抵抗を低減すべく、半導体層4の不純物濃度を高くしても、半導体層4とピラー領域13を完全に空乏化させることができ、ドレイン−ソース間電圧印加時の耐圧低下を抑えることができる。
次に、半導体装置41の製造方法の一例について説明する。
図15〜図18は、半導体装置41の製造工程の要部を例示する工程断面図である。
第1の半導体領域6を貫通して半導体層4に至るトレンチTを形成し、そのトレンチTの内壁面(側壁面及び底面)に絶縁膜8aを形成するまでは、第1の具体例と同様に行われる。
この後、図15に表されるように、絶縁膜8aを、トレンチTの底部およびその底部より少し上の部分のみが残るようにエッチングする。
次に、絶縁膜8aで覆われていないトレンチTの側面側から、N型シリコンをラテラル成長させ、図15に表されるように、絶縁膜8aを完全に覆うようにトレンチTの底部側を充填するピラー領域13を形成する。
次に、図17に表されるように、ピラー領域13の上に絶縁膜5を形成すると共に、ピラー領域13よりも上のトレンチTの側壁面に絶縁膜8bを形成する。
次に、図18に表されるように、ピラー領域13の上の絶縁膜5を異方性エッチングにより除去し、この後、ピラー領域13を、図14に表されるように、半導体層4と第1の半導体領域6との界面より少し下の位置までエピタキシャル成長させる。後は、第1の具体例と同様に、前述した図11以降の工程が続けられる。
[第5の具体例]
図19は、本発明の第5の具体例に係る半導体装置51の要部断面構造を例示する模式図である。
本具体例では、第1の半導体領域6の表面に、トレンチTの周囲を囲むように第2の半導体領域57を選択的に設けている。トレンチT間の第1の半導体領域6表面で、第2の半導体領域57は横方向につながっていない。
[第6の具体例]
図20は、本発明の第6の具体例に係る半導体装置における要部構成の平面パターンを例示する模式図である。
図21は、図20におけるD−D線断面図である。
図22は、図20におけるE−E線断面図である。
図23は、図20におけるF−F線断面図である。
なお、図20におけるC−C線断面は、前述した図1に表される断面構造と同じである。
本具体例では、トレンチTの延在方向(図20、22におけるX方向)の途中に、ピラー領域13をソース電極(第1の主電極)21に接続させるためのコンタクト部を設けている。例えば、前述した図8に表す工程の後、トレンチT内をポリシリコンで埋め込み、さらにそのポリシリコンをドリフト層4とベース領域6との界面よりも下までエッチバックする際に、一部のポリシリコンは、ドリフト層4とベース領域6との界面より下までエッチバックせずにトレンチT内に残す。
すなわち、ピラー領域13の一部は、トレンチTの底部からソース領域7に至る高さまでトレンチT内を充填しており、そのトレンチT内を充填するピラー領域13の表層部13aは、ピラー領域13における他の部分より高不純物濃度(N型)にされ、この表層部13aは、ソース領域7上に設けられたソース電極21に接している。高不純物濃度(N型)の表層部13aを介して、ピラー領域13とソース電極21とを接続させることで、ピラー領域13とソース電極21との接触抵抗を低減できる。
ピラー領域13がソース電極21に接続されることで、さらに、そのピラー領域13の表層部13aに対して酸化膜8を介して隣接する部分に、ソース領域7を分断してN型のバックゲート領域66を設け、このバックゲート領域66もソース電極21に接続されることで、アバランシェブレークダウン時に、ソース電極21へのキャリア抜けを促進でき、素子破壊を防ぐことができる。
なお、バックゲート領域66はソース領域7を分断するように設けることに限らず、ベース領域6からソース電極21へのキャリア抜き経路が確保できればよいため、ベース領域6をバックゲート領域66を通じてソース電極21に電気的に接続させるようにバックゲート領域66が設けられればよい。
また、本具体例では、主電流経路が形成される素子部におけるトレンチTの真上で、ピラー領域13とソース電極21とを接触させており、この構造は、前述した図3に表すように素子部の外側にピラー領域13を引き出してソース電極21と接続させる場合に比べて、キャリアの排出経路を短くでき、その分、アバランシェブレークダウン時にキャリアの排出効率を高めることができ、素子破壊の防止に有効である。
トレンチTの延在方向(X方向)の途中に、トレンチ底部から上部までピラー領域13が充填された部分が設けられることで、図20、22に表すように、ゲート電極18が、X方向に分断される。そこで、本具体例では、ピラー領域13によって分断されたゲート電極18のグループごとにゲート配線30a、30bを設けている。各ゲート電極18において、ピラー領域13によって分断された一方は、これに接して交差するゲート配線30aに接続され、他方は、これに接して交差するゲート配線30bに接続され、これらゲート配線30a及びゲート配線30bが、図示しないゲートパッドに接続されることで、各ゲート電極18は互いに電気的に接続される。
なお、ピラー領域13がトレンチTの底部から上部まで充填されてソース電極21に接続される部分は、複数箇所設けてもよく、この場合も、ピラー領域13によって分断されたゲート電極のグループごとに、ゲート配線を設ければよい。
[第7の具体例]
図24は、本発明の第7の具体例に係る半導体装置における要部構成の平面パターンを例示する模式図である。
図25は、図24におけるG−G線断面図である。
本具体例に係る半導体装置において、ゲート電極18、ベース領域6、ソース領域7、ピラー領域13などが形成された素子部の構造は、前述した具体例と同じである。この素子部の構造によれば、前述したように、トレンチTの底部に、ドリフト層4とピラー領域13とのPN接合部が形成され、このPN接合部を介して空乏化を促進させることがきるため、オン抵抗を低減すべくドリフト層4の不純物濃度を高くしても(例えば1017/cm程の不純物濃度)、所望の耐圧を確保することができる。しかし、素子部よりも耐圧が維持しにくい終端部に、そのような高不純物濃度層が存在すると、終端部の耐圧が維持し難くなる。
そこで、本具体例では、素子部よりも外側の終端部におけるドリフト層4に、複数本(例えば本具体例では2本)の終端トレンチT1、T2を形成し、その終端トレンチT1、T2内に、ドリフト層4と逆導電型の半導体を充填して終端ピラー領域13b、13cを設けると共に、これら終端ピラー領域13b、13cのうちの最外ピラー領域13cに隣接してドリフト層4の主面側に埋め込まれた層間絶縁膜40を設けている。
終端トレンチT1、T2及びその側壁内面に形成された絶縁膜8は、素子部のトレンチT及び絶縁膜8と同工程にて同時に形成されて図8に表す状態とされ、この後、トレンチT、T1、T2内を例えばN型ポリシリコンで埋め込む。そして、素子部のトレンチTについては、埋め込まれたポリシリコンをドリフト層4とベース領域6との界面よりも下までエッチバックするが、このとき、終端トレンチT1、T2内のポリシリコンについては、ドリフト層4とベース領域6との界面より下までエッチバックせずにトレンチT1、T2内に残す。
終端ピラー領域13b、13cの表層部13aは、終端ピラー領域13b、13cにおける他の部分より高不純物濃度(N型)にされ、この表層部13aは、ソース領域7上に設けられるソース電極に接する。また、終端トレンチT1、T2間に介在されたドリフト層4の表層部にも、高不純物濃度(N型)のコンタクト領域35が設けられ、このコンタクト領域35もソース電極に接する。
素子部と同様に、終端トレンチT1、T2の底部には絶縁膜は形成されず、ドリフト層4と終端ピラー領域13b、13cとがPN接合している。また、終端トレンチT1、T2(終端ピラー領域13b、13c)の間には、ベース領域6は形成されずにドリフト層4が介在され、すなわち、N型の終端ピラー領域13b、13cと、P型のドリフト層4とが、絶縁膜8を介在させて、交互に並設されている。したがって、ドレイン・ソース間に電圧が印加されたとき、それら終端ピラー領域13b、13cとドリフト層4との並設部分で空乏層を伸ばすことができ、終端における耐圧を確保できる。
図26は、最外ピラー領域13cに隣接してドリフト層4の主面側に埋め込まれた層間絶縁膜40の形成方法を例示する模式図である。
終端トレンチT1、T2及びこの内部を充填する終端ピラー領域13b、13cを形成した後、図26(a)に表すように、終端トレンチT1、T2(終端ピラー領域13b、13c)上にエッチングマスク80を形成し、これをマスクとして、最外ピラー領域13cより外側のドリフト層4を、CDE(Chemical Dry Etching)法によりエッチングする。このエッチングにより、図26(b)に表すように、ドリフト層4の表面側にトレンチtが形成され、この後、そのトレンチtを層間絶縁膜(例えばシリコン酸化膜)40で埋め込む。この層間絶縁膜40の深さ分、ドレイン電位部分・ソース電位部分間の距離を大きくでき、終端部表層における電界集中を緩和して、高耐圧が得られる。
また、本具体例では、層間絶縁膜40を埋め込むトレンチtを形成するにあたって、CDE法を用いているので、ドリフト層4を等方的にエッチングでき、エッチングマスク80のエッジを、最外ピラー領域13cの終端側の側面に設けられた絶縁膜8と、ドリフト層4との境界に精度良く位置合わせしなくても、その絶縁膜8より外側のドリフト層4を残さず除去することができる。
なお、終端トレンチT1、T2及びこの内部を充填する終端ピラー領域13b、13cの数は、2つに限らず、3つ以上であってもよい。
[第8の具体例]
図27は、本発明の第8の具体例に係る半導体装置の要部断面構造を例示する模式図である。
本具体例では、先に、最外の終端トレンチT2の横に、トレンチt及びこれを埋め込む層間絶縁膜40を形成してから、終端トレンチT1、T2の内部を例えばN型のポリシリコンで埋め込んで、間にP型のドリフト層4を介在させたN型の終端ピラー領域13b、13cを形成する。終端トレンチT1、T2内のポリシリコンは終端部の表面上に引き出され、図示しないソース電極と接続される。
本具体例においても、ドレイン・ソース間に電圧が印加されたとき、終端ピラー領域13b、13cとドリフト層4との並設部分で空乏層を伸ばすことができ、また、層間絶縁膜40の深さ分、ドレイン電位部分・ソース電位部分間の距離を大きくでき、終端部表層における電界集中を緩和して、高耐圧が得られる。
[第9の具体例]
図28は、本発明の第9の具体例に係る半導体装置における要部構成の平面パターンを例示する模式図である。
前述した第7、第8の具体例において、本発明者らは、終端部における特に最外ピラー領域13c近傍に電界が集中しやすい傾向があるとの知見を得た。したがって、最外ピラー領域13c近傍の電界集中を緩和する観点から、最外ピラー領域13cの不純物濃度よりも素子部側の終端ピラー領域13bの不純物濃度を高くすることが望ましい。最外ピラー領域13cの不純物濃度よりも素子部側の終端ピラー領域13bの不純物濃度を高くすることで、電界集中ポイントを最外ピラー領域13c側から素子部側の終端ピラー領域13b側にシフトさせることができ、最外ピラー領域13c近傍の電界集中を緩和できる。
ただし、ピラー領域13b、13cの不純物量の制御性は優れない。そこで、図28に表す本具体例では、最外ピラー領域13cよりも素子部側の終端ピラー領域13eのパターン幅を大きくすることで、素子部側の終端ピラー領域13bの不純物濃度を、最外ピラー領域13cの不純物濃度よりも高くしている。
[第10の具体例]
図29は、本発明の第10の具体例に係る半導体装置の要部断面構造を例示する模式図である。
本具体例では、前述した第7〜第9の具体例に対して、終端部の構造は同じであり、素子部の構造が異なる。すなわち、素子部におけるトレンチTは、終端トレンチT1、T2よりも浅く形成され、ゲート電極18の下に、ドリフト層4とPN接合を形成するピラー領域13を設けていない。
本具体例においても、ドレイン・ソース間に電圧が印加されたとき、終端ピラー領域13b、13cとドリフト層4との並設部分で空乏層を伸ばすことができ、また、層間絶縁膜40の深さ分、ドレイン電位部分・ソース電位部分間の距離を大きくでき、終端部表層における電界集中を緩和して、高耐圧が得られる。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
半導体ピラー領域を第1の主電極(ソース電極)に接続せずに、フローティング構造としてもよい。ただし、半導体ピラー領域を第1の主電極に接続した方が、半導体ピラー領域と半導体層(ドリフト層)との完全空乏化をより促進しやすい。
また、半導体ピラー領域とゲート電極とを、図3に表されるように同じ方向に引き出すことに限らず、それぞれ反対方向に引き出すようにしてもよい。
絶縁膜や層間絶縁膜は、シリコン酸化膜以外にもシリコン窒化膜などを用いてもよい。また、各要素の半導体はシリコン以外の半導体(例えば、SiGe、SiC、GaAs、GaN等)を用いてもよい。
本発明の第1の具体例に係る半導体装置の要部断面構造を例示する模式図である。 同第1の具体例に係る半導体装置の要部平面構造を例示する模式図である。 図2におけるA1−A1線断面図である。 図2におけるA2−A2線断面図である。 同第1の具体例に係る半導体装置の製造工程の要部を例示する工程断面図である。 図5に続く工程断面図である。 図6に続く工程断面図である。 図7に続く工程断面図である。 図8に続く工程断面図である。 図9に続く工程断面図である。 図10に続く工程断面図である。 図11に続く工程断面図である。 本発明の第3の具体例に係る半導体装置の要部断面構造を例示する模式図である。 本発明の第4の具体例に係る半導体装置の要部断面構造を例示する模式図である。 同第4の具体例に係る半導体装置の製造工程の要部を例示する工程断面図である。 図15に続く工程断面図である。 図16に続く工程断面図である。 図17に続く工程断面図である。 本発明の第5の具体例に係る半導体装置の要部断面構造を例示する模式図である。 本発明の第6の具体例に係る半導体装置における要部構成の平面パターンを例示する模式図である。 図20におけるD−D線断面図である。 図20におけるE−E線断面図である。 図20におけるF−F線断面図である。 本発明の第7の具体例に係る半導体装置における要部構成の平面パターンを例示する模式図である。 図24におけるG−G線断面図である。 同第7の具体例に係る半導体装置の製造工程の要部を例示する工程断面図である。 本発明の第8の具体例に係る半導体装置の要部断面構造を例示する模式図である。 本発明の第9の具体例に係る半導体装置における要部構成の平面パターンを例示する模式図である。 本発明の第10の具体例に係る半導体装置の要部断面構造を例示する模式図である。
符号の説明
1…半導体装置、2…基板、4…半導体層(ドリフト層またはドレイン層)、6…第1の半導体領域(ベース領域)、7…第2の半導体領域(ソース領域)、8,8a,8b…絶縁膜、13…半導体ピラー領域、15…絶縁膜、16…絶縁膜、18…ゲート電極、21…第1の主電極(ソース電極)、22…第2の主電極(ドレイン電極)、25…層間絶縁膜、30a,30b…ゲート配線、31…半導体装置、40…層間絶縁膜、41…半導体装置、51…半導体装置、57…第2の半導体領域(ソース領域)、102…基板、104…半導体層、106…第1の半導体領域(ベース領域)、107…第2の半導体領域(ソース領域)、113…半導体ピラー領域、T…トレンチ、T1,T2…終端トレンチ

Claims (5)

  1. 第1導電型の半導体層と、
    前記半導体層の主面上に設けられた第2導電型の第1の半導体領域と、
    前記第1の半導体領域の表層部に設けられた第1導電型の第2の半導体領域と、
    前記第1の半導体領域を貫通して前記半導体層に至るトレンチと、
    前記トレンチの内壁面に設けられた第1の絶縁膜と、
    前記半導体層と前記第1の半導体領域との界面よりも下方で前記トレンチ内を充填する第2導電型の半導体ピラー領域と、
    前記半導体ピラー領域の上に設けられた第2の絶縁膜と、
    前記第2の絶縁膜よりも上方で前記トレンチ内を充填するゲート電極と、
    前記第2の半導体領域に接続された第1の主電極と、
    前記半導体層の前記主面の反対側に設けられた第2の主電極と、
    を備え、
    前記半導体層に接する前記第1の絶縁膜の一部が開口され、この開口された部分を介して前記半導体層と前記半導体ピラー領域とが接していることを特徴とする半導体装置。
  2. 前記半導体ピラー領域は、前記第1の主電極に接続されていることを特徴とする請求項1記載の半導体装置。
  3. 前記半導体ピラー領域の一部は、前記トレンチの底部から前記第2の半導体領域に至る高さまで前記トレンチ内を充填され、その半導体ピラー領域の表層部が前記第1の主電極に接していることを特徴とする請求項2記載の半導体装置。
  4. 第1導電型の半導体層と、
    前記半導体層の主面上に設けられた第2導電型の第1の半導体領域と、
    前記第1の半導体領域の表層部に設けられた第1導電型の第2の半導体領域と、
    前記第1の半導体領域を貫通して前記半導体層に至るトレンチと、
    前記トレンチの内壁面に設けられると共に、前記半導体層に接する一部が開口された第1の絶縁膜と、
    前記半導体層と前記第1の半導体領域との界面よりも下方で前記トレンチ内を充填すると共に、前記第1の絶縁膜の一部に形成された開口を介して前記半導体層に接する第2導電型の半導体ピラー領域と、
    前記半導体ピラー領域の上に設けられた第2の絶縁膜と、
    前記第2の絶縁膜よりも上方で前記トレンチ内を充填するゲート電極と、
    前記第2の半導体領域に接続された第1の主電極と、
    前記半導体層の前記主面の反対側に設けられた第2の主電極と、
    前記ゲート電極、前記第1の半導体領域及び前記第2の半導体領域が形成された素子部よりも外側の終端部における前記半導体層に形成された終端トレンチ内を充填し、間に前記半導体層を介在させて並設された複数の第2導電型の終端ピラー領域と、
    前記複数の終端ピラー領域のうちの最外ピラー領域に隣接して、前記半導体層の主面側に埋め込まれた層間絶縁膜と、
    を備えたことを特徴とする半導体装置。
  5. 第1導電型の半導体層と、
    前記半導体層の主面上に設けられた第2導電型の第1の半導体領域と、
    前記第1の半導体領域の表層部に設けられた第1導電型の第2の半導体領域と、
    前記第1の半導体領域を貫通して前記半導体層に至るトレンチと、
    前記トレンチの内壁面に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記トレンチ内を充填するゲート電極と、
    前記第2の半導体領域に接続された第1の主電極と、
    前記半導体層の前記主面の反対側に設けられた第2の主電極と、
    前記ゲート電極、前記第1の半導体領域及び前記第2の半導体領域が形成された素子部よりも外側の終端部における前記半導体層に形成された終端トレンチ内を充填し、間に前記半導体層を介在させて並設された複数の第2導電型の終端ピラー領域と、
    前記複数の終端ピラー領域のうちの最外ピラー領域に隣接して、前記半導体層の主面側に埋め込まれた層間絶縁膜と、
    を備えたことを特徴とする半導体装置。
JP2006281316A 2005-12-15 2006-10-16 半導体装置 Pending JP2007189192A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006281316A JP2007189192A (ja) 2005-12-15 2006-10-16 半導体装置
US11/608,003 US20070138546A1 (en) 2005-12-15 2006-12-07 Semiconductor device
US12/258,135 US7714383B2 (en) 2005-12-15 2008-10-24 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005361962 2005-12-15
JP2006281316A JP2007189192A (ja) 2005-12-15 2006-10-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2007189192A true JP2007189192A (ja) 2007-07-26

Family

ID=38172464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006281316A Pending JP2007189192A (ja) 2005-12-15 2006-10-16 半導体装置

Country Status (2)

Country Link
US (2) US20070138546A1 (ja)
JP (1) JP2007189192A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101076885B1 (ko) 2009-05-26 2011-10-25 주식회사 하이닉스반도체 플로팅바디셀 소자 및 제조 방법
JP2013503492A (ja) * 2009-08-27 2013-01-31 ビシェイ−シリコニクス スーパージャンクショントレンチパワーmosfetデバイスの製造
JP2013503491A (ja) * 2009-08-27 2013-01-31 ビシェイ−シリコニクス スーパージャンクショントレンチパワーmosfetデバイス
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9761696B2 (en) 2007-04-03 2017-09-12 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
CN113224161A (zh) * 2020-02-05 2021-08-06 株式会社东芝 半导体装置
WO2024053022A1 (ja) * 2022-09-07 2024-03-14 三菱電機株式会社 半導体装置およびその製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008156070A1 (ja) * 2007-06-18 2008-12-24 Rohm Co., Ltd. 半導体装置
CN103762243B (zh) 2007-09-21 2017-07-28 飞兆半导体公司 功率器件
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US8558275B2 (en) * 2007-12-31 2013-10-15 Alpha And Omega Semiconductor Ltd Sawtooth electric field drift region structure for power semiconductor devices
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP5331497B2 (ja) * 2008-11-27 2013-10-30 株式会社東芝 半導体装置およびその製造方法
US8084811B2 (en) * 2009-10-08 2011-12-27 Monolithic Power Systems, Inc. Power devices with super junctions and associated methods manufacturing
KR101131892B1 (ko) * 2010-03-31 2012-04-03 주식회사 하이닉스반도체 매립 게이트를 갖는 반도체 장치 및 그의 제조 방법
JP2012059931A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置
JP2012064849A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
JP5862660B2 (ja) * 2011-04-19 2016-02-16 日産自動車株式会社 半導体装置およびその製造方法
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) * 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP2014056913A (ja) 2012-09-12 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5811973B2 (ja) 2012-09-12 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6078390B2 (ja) * 2013-03-25 2017-02-08 ルネサスエレクトロニクス株式会社 半導体装置
TWI570917B (zh) 2014-12-31 2017-02-11 帥群微電子股份有限公司 溝槽式功率金氧半場效電晶體與其製造方法
CN105826360B (zh) * 2015-01-07 2019-10-15 北大方正集团有限公司 沟槽型半超结功率器件及其制作方法
CN106158652A (zh) * 2015-04-17 2016-11-23 北大方正集团有限公司 Mosfet器件的制作方法
US11380765B2 (en) * 2018-03-02 2022-07-05 Sciocs Company Limited Structure and intermediate structure
JP7486453B2 (ja) * 2021-03-26 2024-05-17 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185015A (ja) * 2000-12-12 2002-06-28 Kansai Electric Power Co Inc:The 高耐電圧半導体装置
JP2002190593A (ja) * 2000-12-22 2002-07-05 Sanken Electric Co Ltd 絶縁ゲート型電界効果トランジスタ及びその製造方法
US20040084721A1 (en) * 2002-11-05 2004-05-06 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction and method of forming the same
JP2004319974A (ja) * 2003-04-02 2004-11-11 Yokogawa Electric Corp 半導体装置及び半導体装置の製造方法
JP2005136064A (ja) * 2003-10-29 2005-05-26 Fuji Electric Holdings Co Ltd 半導体装置
JP2005197497A (ja) * 2004-01-08 2005-07-21 Toyota Central Res & Dev Lab Inc 半導体装置
US20050167695A1 (en) * 2004-02-02 2005-08-04 Hamza Yilmaz Semiconductor device containing dielectrically isolated pn junction for enhanced breakdown characteristics

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
JP4865166B2 (ja) 2001-08-30 2012-02-01 新電元工業株式会社 トランジスタの製造方法、ダイオードの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185015A (ja) * 2000-12-12 2002-06-28 Kansai Electric Power Co Inc:The 高耐電圧半導体装置
JP2002190593A (ja) * 2000-12-22 2002-07-05 Sanken Electric Co Ltd 絶縁ゲート型電界効果トランジスタ及びその製造方法
US20040084721A1 (en) * 2002-11-05 2004-05-06 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction and method of forming the same
JP2004319974A (ja) * 2003-04-02 2004-11-11 Yokogawa Electric Corp 半導体装置及び半導体装置の製造方法
JP2005136064A (ja) * 2003-10-29 2005-05-26 Fuji Electric Holdings Co Ltd 半導体装置
JP2005197497A (ja) * 2004-01-08 2005-07-21 Toyota Central Res & Dev Lab Inc 半導体装置
US20050167695A1 (en) * 2004-02-02 2005-08-04 Hamza Yilmaz Semiconductor device containing dielectrically isolated pn junction for enhanced breakdown characteristics

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9761696B2 (en) 2007-04-03 2017-09-12 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
KR101076885B1 (ko) 2009-05-26 2011-10-25 주식회사 하이닉스반도체 플로팅바디셀 소자 및 제조 방법
JP2013503492A (ja) * 2009-08-27 2013-01-31 ビシェイ−シリコニクス スーパージャンクショントレンチパワーmosfetデバイスの製造
JP2013503491A (ja) * 2009-08-27 2013-01-31 ビシェイ−シリコニクス スーパージャンクショントレンチパワーmosfetデバイス
KR101407356B1 (ko) 2009-08-27 2014-06-13 비쉐이-실리코닉스 초접합 트렌치 전력 모스펫 장치
JP2015039010A (ja) * 2009-08-27 2015-02-26 ビシェイ−シリコニクス スーパージャンクショントレンチパワーmosfetデバイス及びその製造方法
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US10283587B2 (en) 2014-06-23 2019-05-07 Vishay-Siliconix Modulated super junction power MOSFET devices
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US10340377B2 (en) 2014-08-19 2019-07-02 Vishay-Siliconix Edge termination for super-junction MOSFETs
US10444262B2 (en) 2014-08-19 2019-10-15 Vishay-Siliconix Vertical sense devices in vertical trench MOSFET
US10527654B2 (en) 2014-08-19 2020-01-07 Vishay SIliconix, LLC Vertical sense devices in vertical trench MOSFET
CN113224161A (zh) * 2020-02-05 2021-08-06 株式会社东芝 半导体装置
JP2021125559A (ja) * 2020-02-05 2021-08-30 株式会社東芝 半導体装置
JP7374795B2 (ja) 2020-02-05 2023-11-07 株式会社東芝 半導体装置
CN113224161B (zh) * 2020-02-05 2024-03-29 株式会社东芝 半导体装置
WO2024053022A1 (ja) * 2022-09-07 2024-03-14 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20090121285A1 (en) 2009-05-14
US7714383B2 (en) 2010-05-11
US20070138546A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
JP2007189192A (ja) 半導体装置
JP5196980B2 (ja) 半導体装置
JP5449094B2 (ja) 半導体装置
JP5002148B2 (ja) 半導体装置
JP5188037B2 (ja) 半導体装置
TWI417965B (zh) 具有自我偏壓電極的橫向功率裝置
US8269272B2 (en) Semiconductor device and method for manufacturing the same
JP5298565B2 (ja) 半導体装置およびその製造方法
US9825164B2 (en) Silicon carbide semiconductor device and manufacturing method for same
JP2008182054A (ja) 半導体装置
JP5136578B2 (ja) 半導体装置
JP2006269720A (ja) 半導体素子及びその製造方法
JP2008124346A (ja) 電力用半導体素子
US7989884B2 (en) Structure for making a top-side contact to a substrate
US9385230B2 (en) Semiconductor device
JP2013258327A (ja) 半導体装置及びその製造方法
JP2004064063A (ja) 高電圧縦型dmosトランジスタ及びその製造方法
CN105321824B (zh) 半导体装置的制造方法
JP2006278826A (ja) 半導体素子及びその製造方法
JP2007300034A (ja) 半導体装置及び半導体装置の製造方法
JP2012009671A (ja) 半導体装置およびその製造方法
US8017494B2 (en) Termination trench structure for mosgated device and process for its manufacture
US20230369414A1 (en) Semiconductor device and method of manufacturing the same
JP2013089778A (ja) 半導体装置及びその製造方法
JP2008306022A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121206