JP2007035841A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007035841A
JP2007035841A JP2005215671A JP2005215671A JP2007035841A JP 2007035841 A JP2007035841 A JP 2007035841A JP 2005215671 A JP2005215671 A JP 2005215671A JP 2005215671 A JP2005215671 A JP 2005215671A JP 2007035841 A JP2007035841 A JP 2007035841A
Authority
JP
Japan
Prior art keywords
gate
layer
trench
semiconductor layer
gate trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005215671A
Other languages
English (en)
Inventor
Keiko Kawamura
圭子 河村
Masanobu Tsuchiya
政信 土谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005215671A priority Critical patent/JP2007035841A/ja
Priority to US11/245,042 priority patent/US7541642B2/en
Publication of JP2007035841A publication Critical patent/JP2007035841A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 トレンチ底部の絶縁層の厚みによらずに、スイッチング損失を低減する。
【解決手段】
ゲートトレンチ１６が形成された半導体基板１０と、半導体基板１０のゲートトレンチ１６内にゲート絶縁層１７を介して形成された、少なくともゲートトレンチ１６の底面側の端部が、ゲートトレンチ１６の両側面と直交する方向に分離されると共に、分離された端部を除く部分の少なくとも一部の導電率を他の部分よりも高めたゲート電極２０とを備える。
【選択図】 図１

Description

本発明は、トレンチゲート構造のパワーＭＯＳＦＥＴ、ＩＧＢＴ等の半導体装置及びその製造方法に関する。
トレンチゲート構造を有するパワーＭＯＳＦＥＴ及びＩＧＢＴ等の半導体装置は、少ない面積でもチャネル幅を確保することが出来ることで、素子の微細化を図ることができ、これによりオン抵抗の低減を図ることができるという利点を有する。
トレンチゲート構造のＭＯＳＦＥＴのスイッチ速度を向上させるためには、オン抵抗の低減と共にスイッチング損失を低減させる必要がある。スイッチング損失を決定付ける要素には、ゲート・ドレイン間容量（ＩＧＢＴの場合には、ゲート・コレクタ間容量。以下同様。）及びゲート・ソース間容量（ＩＧＢＴの場合には、ゲート・エミッタ間容量。以下同様。）がある。中でもゲート・ドレイン間容量は、スイッチング損失に大きな影響を与える。ゲート・ドレイン間容量の一部は、ゲート電極の下面と、これとゲート絶縁層を介して対向しているｎ−型エピタキシャル層との間で発生する。
そこで、トレンチの底部においてゲート絶縁層の厚みを厚くすることにより、ゲート・ドレイン間容量（ゲート・コレクタ間容量）を低減するようにした半導体装置が知られている（特許文献１）。
しかし、上述した従来技術では、ゲートトレンチの底面にｎ型不純物をイオン注入してトレンチ底面の近傍の半導体層に高濃度領域を形成し、その後、熱酸化を行うことにより、不純物濃度の相違で、トレンチの底面の熱酸化膜を側面の熱酸化膜よりも厚く形成するようにしている。この場合、トレンチ底面の近傍に高濃度領域が形成されていることに起因し、素子の耐圧が十分に得られ難くなるという問題がある。
特開平１０−３２３３１号、段落００１５、図２
本発明は、トレンチ底部の絶縁層の厚みによらずに、スイッチング損失を効果的に低減することができるトレンチゲート構造の半導体装置及びその製造方法を提供することを目的とする。
本発明の一態様に係る半導体装置は、ゲートトレンチが形成された半導体基板と、前記半導体基板のゲートトレンチの側面及び底面に沿って形成されたゲート絶縁層と、前記ゲートトレンチ内に前記ゲート絶縁層を介して形成され、少なくとも前記ゲートトレンチの底面側の端部が、前記ゲートトレンチの両側面と直交する方向に分離されると共に、前記分離された端部を除く部分の少なくとも一部の導電率を他の部分よりも高めたゲート電極とを備えたことを特徴とする。
本発明の一態様に係る半導体装置の製造方法は、半導体基板にゲートトレンチを形成する工程と、前記ゲートトレンチの側面及び底面に沿ってゲート絶縁層を形成する工程と、前記ゲートトレンチ内に前記ゲート絶縁層を介して前記ゲートトレンチを完全に埋め込まないようにポリシリコン層を形成する工程と、前記形成されたポリシリコン層の前記ゲートトレンチの両側面に沿った部分を残して他の部分を除去したのち、前記ポリシリコン層の上端の両側面間にメタル層を埋め込むことによって、一対の前記ポリシリコン層及びゲートメタル層を有するゲート電極を形成する工程とを有することを特徴とする。
本発明によれば、トレンチ底部の絶縁層の厚みによらずに、スイッチング損失を効果的に低減可能な半導体装置及びその製造方法を提供することができる。
以下、図面を参照して本発明の実施の形態について説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態に係るパワーＭＯＳＦＥＴの概略構成を示す断面図である。
ｎ＋型基板１１の上には、ｎ−型エピタキシャル層１２、ｐ型ベース層１３及びｎ＋型ソース層１４がこの順に形成され、ｎ＋型ソース層１４と同一面をコンタクト面とするｐ＋バックゲート層１５がｐ型ベース層１３に達するように形成されて半導体基板１０が形成されている。
この半導体基板１０には、ｎ＋型ソース層１４からｐ型ベース層１３を貫通し、ｎ−型エピタキシャル層１２に達するゲートトレンチ１６が形成されている。このゲートトレンチ１６には、ゲート絶縁層１７を介してゲート電極２０が形成されている。ゲート電極２０は、ゲートトレンチ１６の両側面に沿って形成された一対のポリシリコン層２１，２２と、これら一対のポリシリコン層２１，２２の上端の側面間に埋め込まれるゲートメタル層２３とを備えている。ゲートメタル層２３は、ポリシリコン層２１，２２よりも導電率が大きなアルミニウム、銅、タングステン等の導電体からなり、ゲートトレンチ１６に沿って紙面と直交する方向に延びている。ポリシリコン層２１，２２の上端部以外の側面間には中間絶縁層２４が埋め込まれている。なお、ポリシリコン層２１，２２の上端部以外の側面間は空洞が形成されていても良い。
ゲート電極１８の上は、層間絶縁層２５に覆われている。層間絶縁層２５には、ｎ＋型ソース層１４及びｐ＋型バックゲート層１５に臨む開口が形成され、その開口を埋めるように層間絶縁層２５の上にソース電極２６が形成されている。また、ｎ＋型基板１１の裏面には、ドレイン電極２７が形成されている。
このように構成されたトレンチゲート構造のＭＯＳＦＥＴにおいて、ソース電極２６を接地し、ドレイン電極２７に所定の正電圧を印加した状態で、ゲート電極２０に所定の正のバイアス電圧を印加すると、ｐ型ベース層１３のゲートトレンチ１６の側面近傍にチャネルが形成されることによってＭＯＳＦＥＴがターンオンし、ドレイン電極２７からソース電極２６に半導体基板１０を介して電流が流れる。また、ゲート電極２０を接地すると、チャネルが消失するのでＭＯＳＦＥＴはターンオフする。
本実施形態のＭＯＳＦＥＴによれば、ゲート電極２０の下端部がゲートトレンチ１６の側面と直交する方向の両側に分離されているので、ゲート・ドレイン間容量を低減することができ、スイッチング損失を低減することができる。また、ゲート電極２０を構成する一対のポリシリコン層２１，２２の上端部の両側面間にゲートメタル層２３が埋め込まれているので、ポリシリコン層２１，２２の断面積減少によるゲート抵抗の上昇分を、ゲートメタル層２３により大幅に低減させて、全体としてゲート抵抗を低減させることができる。また、ゲートメタル層２３は、ポリシリコン層の両側面間に埋め込まれているので、上面に突出することが無く、素子の平坦化も図ることができる。
次に、図２〜図１２を参照しながら、第１の実施形態に係るＭＯＳＦＥＴの製造方法について説明する。
まず、図２に示すように、ｎ＋型基板１１の上に、ｎ−型エピタキシャル層１２、ｐ型ベース層１３及びｎ＋型ソース層１４をこの順にエピキシャル成長、イオン注入、拡散等の方法により順次形成して半導体基板１０を作成する。次に、図３に示すように、レジスト３１をマスクとして、異方性エッチングにより、ｎ＋型ソース層１４からｐ型ベース層１３を貫通し、ｎ−型エピタキシャル層１２に達するゲートトレンチ１６を形成する。
続いて、レジスト３１除去の後、図４に示すように、ゲートトレンチ１６を含めた全面にゲート絶縁層１７を形成するための酸化膜３２を形成したのち、この酸化膜３２の上にポリシリコン層２１，２２を形成するためのポリシリコン層３３を、ＣＶＤ等により、ゲートトレンチ１６を完全に埋め込まないように形成する。その後、図５に示すように、反応性イオンエッチングにより、半導体基板１０の上面とゲートトレンチ１６の底部のポリシリコン層３３を取り除く。これにより、ゲートトレンチ１６の両側壁面に沿った部分のポリシリコン層２１，２２が残る。
続いて、図６に示すように、ゲートトレンチ１６内に絶縁膜３４を埋め込み、絶縁膜３４を、図７に示すように、ポリシリコン層２１，２２の上端の対向側面が露出して所定深さの溝が形成されるまでエッチバックすることにより、ポリシリコン層２１，２２間の中間絶縁層２４を形成する。その後、図８に示すように、メタル層３５を成膜し、表面のメタル層３５をエッチバック又はＣＭＰ（Chemical Mechanical Polishing）で除去することにより、図９に示すように、ポリシリコン層２１，２２の上端の側面間にゲートメタル層２３を埋め込む。
更に、図１０に示すように、ウェハの表面に酸化膜３６を形成し、図１１に示すように、エッチングにより、ｎ＋型ソース層１４に臨む開口を形成し、酸化膜３６をマスクとしてｐ型不純物を拡散してｐ＋型バックゲート層１５を形成する。そして、図１２に示すように、酸化膜３６の開口の周縁部をエッチングにより除去して、開口を拡大することにより、層間絶縁層２５を形成する。その後、図１に示したようなソース電極２６及びドレイン電極２７と、図示しないゲート電極パッドを形成することにより、本実施形態のＭＯＳＦＥＴが形成される。
この実施形態によれば、ゲートメタル層２３がポリシリコン層２１，２２の上端の両側面間に埋め込まれるので、素子表面の平坦性を確保することができる。
［第２の実施形態］
図１３は、本発明の第２の実施形態に係るＭＯＳＦＥＴの構成を示す断面図である。この実施形態では、ソースコンタクト及びバックゲートコンタクトにトレンチコンタクト構造を採用している。
すなわち、半導体基板４０には、ｎ＋型ソース層１４からｐ型ベース層１３に達するコンタクトトレンチ４１が形成され、このコンタクトトレンチ４１の底部のｐ型ベース層１３に、拡散によりｐ＋バックゲート層４２が形成されている。ソース電極４３は、コンタクトトレンチ４１に埋め込まれる形でｎ＋型ソース層１４及びｐ＋型バックゲート層４２と接触している。
この実施形態によれば、ソース電極４３のコンタクト部の側面でｎ＋型ソース層１４と接続され、コンタクト部の底面でＰ＋型バックゲート層４２と接続されるので、ソース電極４３の耐圧を十分に高めることができる。
なお、この実施形態は、ＭＯＳＦＥＴであるが、このようなコンタクトトレンチ型をＩＧＢＴに適用すると、ターンオフ時にｎ−型エピタキシャル層１２に再結合されないで残留したホールのエミッタ側への抜けが良好になり、ターンオフ時のテール電流の発生を防止できるという効果がある。
本実施形態のＭＯＳＦＥＴは、第１の実施形態における図１０の酸化膜３６に対して、図１１に示すように、エッチングにより、ｎ＋型ソース層１４に臨む開口を形成し、酸化膜３６をマスクとしてｐ型不純物を拡散する代わりに、図１４に示すように、酸化膜３６をマスクとしてエッチングを行ってコンタクトトレンチ４１を形成すると共に、コンタクトトレンチ４１の底部にｐ＋型バックゲート層１５を形成することにより製造することができる。他の製造工程は、先の実施形態とほぼ同様である。
［第３の実施形態］
図１５は、本発明の第３の実施形態に係るＭＯＳＦＥＴの断面図である。
この実施形態は、第１の実施形態にソースコンタクトメタル層５３を追加することにより、ゲートメタル層５２とソースコンタクトメタル層５３とを同一層内に配置し、平坦化することにより、その上の配線層の凹凸をより少なくしたものである。
すなわち、半導体基板１０の上には、ゲート側のポリシリコン層２１，２２の上部空間とｎ＋型ソース層１４及びｐ＋型バックゲート層１５のコンタクト面の上部空間とを分離するメタル分離絶縁層５１が形成され、このメタル分離絶縁層５１で分離されるように、ゲート側の上部空間にゲートメタル層５２が、また、ソースのコンタクト面側の上部空間にソースコンタクトメタル層５３がそれぞれ同一工程で形成されている。従って、メタル分離絶縁層５１、ゲートメタル層５２及びソースコンタクトメタル層５３は、上面が略同一平面を形成している。ゲート電極５０の上に、層間絶縁層５４が形成され、この層間絶縁層５４の上にソース電極５５がソースコンタクトメタル層５３と接続した状態で形成されている。
次に、この実施形態のＭＯＳＦＥＴの製造方法について説明する。
第１の実施形態の図６に示す絶縁膜３４をエッチバックすることなく、図１６に示すように、ｐ＋型バックゲート１５形成用の開口部のみ開口し、ｐ＋型バックゲート層１５を形成したのち、図１７に示すように、選択的エッチングを行って、Ｐ＋型バックゲート１５側の開口を拡大すると共にポリシリコン層２１，２２の上端を露出させる。これにより、残った絶縁膜３４がメタル分離絶縁層５１となる。
次に、図１８に示すように、メタル分離絶縁層５１の上にメタル層５６を形成し、図１９に示すように、メタル層５６の上面をエッチバック又はＣＭＰによりメタル分離絶縁層５１の上面が現れるまで除去する。続いて、図２０に示すように、全面に酸化膜５７を被膜して、図２１に示すように、酸化膜５７のソースコンタクトメタル層５３の上部にコンタクトホールを開けて層間絶縁層５４を形成し、図２２に示すように、層間絶縁層５４の上をソース電極５５で覆い、更に図１５のようにｎ＋型基板１１の裏面にドレイン電極２７を形成して本実施形態のＭＯＳＦＥＴが完成する。
［第４の実施形態］
図２３は、第４の実施形態に係るＭＯＳＦＥＴの平面図である。なお、この平面図は、図１のＡ−Ａ′線に沿って矢印方向に見た図である。
すなわち、ゲート電極２０は、図１の紙面と直交する方向に延び、平面的には、図２３に示すように、複数のゲート電極２０が、それらの長手方向と直交する方向に略一定の間隔で並行に配置されている。これらのゲート電極２０は、その両端でのみ外環ポリシリコン層６１に接続されている。図２３の一部拡大部に示すように、ゲート電極２０のゲートメタル層２３は、ゲート電極２０の延びる範囲内で形成されていても良いし、外環ポリシリコン層６１に代えて、又は外環ポリシリコン層６１と共に、外周部にまで続いていても良い。
外環ポリシリコン層６１の少なくとも一部は、コンタクトホール６２を介して上面に形成されたゲート電極パッド６３に接続されている。図２３に示すように、ゲート電極パッド６３は矩形状のパッド部６３ａから外周部全周に接続配線部６３ｂが引き出された形状にパターン形成されていても良いし、特に下層のゲートメタル層２３が外周部にまで続くように設けられた場合は、ゲート電極パッド６３としてパッド部６３ａのみを形成し、パッド部６３ａの形成位置に対応して設けられたコンタクトホール６２を介して下層と接続されるパターンに形成しても良い。また、ゲート電極パッド６３と同一面には、図２３には示されていないソース電極２６が、ゲート電極パッド６３と分離されて形成されている。
この実施形態によれば、ゲート電極２０を構成するポリシリコン層２１，２２の上端の側面間で、ゲート電極２０の長手方向一杯にゲートメタル層２３が埋め込まれているので、ゲート電極２０のゲート抵抗を大幅に低減させることができ、この結果として、ゲート電極２０の共通接続部をゲート電極２０の両端部のみとすることができる。このため、１ｃｍ角以上のチップでも、図２４に示した従来例のように、ゲート電極１０８の数カ所をフィンガー７１によって連結することによってゲート抵抗を低減する必要が無くなり、素子の配置効率を高めることができる。
［第５の実施形態］
図２５は、本発明の第５の実施形態に係るＩＧＢＴを示す断面図である。
すなわち、これまでは本発明をＭＯＳＦＥＴに適用した例について説明したが、本実施形態は、ＩＧＢＴに本発明を適用した例を示している。
半導体基板７０は、ｎ−型エピタキシャル層１２の下側にｎ＋型バッファ層７４及びｐ＋型コレクタ層７１を形成している。ｎ＋型エミッタ層１４及びｐ＋バックゲート層１５とコンタクトするのは、エミッタ電極７２であり、ｐ＋型コレクタ層７１の下側には、コレクタ電極７３が形成されている。
このように、本願発明は、ＩＧＢＴに適用することにより、スイッチング損失の低減効果をより増大させることができる。
なお、本発明は、上述した各実施形態に限定されるものではない。例えば半導体基板を構成する各半導体層の形成順序は、上述した順序に限定されるものではなく、最終的に必要な半導体層が形成されていれば形成順序は問わない。
本発明の第１の実施形態に係るＭＯＳＦＥＴの断面図である。 図１のＭＯＳＦＥＴを製造工程順に示す断面図である。 図１のＭＯＳＦＥＴを製造工程順に示す断面図である。 図１のＭＯＳＦＥＴを製造工程順に示す断面図である。 図１のＭＯＳＦＥＴを製造工程順に示す断面図である。 図１のＭＯＳＦＥＴを製造工程順に示す断面図である。 図１のＭＯＳＦＥＴを製造工程順に示す断面図である。 図１のＭＯＳＦＥＴを製造工程順に示す断面図である。 図１のＭＯＳＦＥＴを製造工程順に示す断面図である。 図１のＭＯＳＦＥＴを製造工程順に示す断面図である。 図１のＭＯＳＦＥＴを製造工程順に示す断面図である。 図１のＭＯＳＦＥＴを製造工程順に示す断面図である。 本発明の第２の実施形態に係るＭＯＳＦＥＴの断面図である。 図１３のＭＯＳＦＥＴを製造工程順に示す断面図である。 本発明の第３の実施形態に係るＭＯＳＦＥＴの断面図である。 図１５のＭＯＳＦＥＴを製造工程順に示す断面図である。 図１５のＭＯＳＦＥＴを製造工程順に示す断面図である。 図１５のＭＯＳＦＥＴを製造工程順に示す断面図である。 図１５のＭＯＳＦＥＴを製造工程順に示す断面図である。 図１５のＭＯＳＦＥＴを製造工程順に示す断面図である。 図１５のＭＯＳＦＥＴを製造工程順に示す断面図である。 図１５のＭＯＳＦＥＴを製造工程順に示す断面図である。 本発明の第４の実施形態に係るＭＯＳＦＥＴの平面図である。 従来のフィンガーを有するＭＯＳＦＥＴの平面図である。 本発明の第５の実施形態に係るＩＧＢＴの断面図である。
符号の説明
１０，４０…半導体基板、１１…ｎ＋型基板、１２…ｎ−型エピタキシャル層、１３…ｐ型ベース層、１４…ｎ＋型ソース層、１５…ｐ＋バックゲート層、１６…トレンチ、１７…ゲート酸化層、２０，５０…ゲート電極、２１，２２…ポリシリコン層、２３，５２…ゲートメタル層、２４…中間絶縁層。

Claims (5)

  1. ゲートトレンチが形成された半導体基板と、
    前記半導体基板のゲートトレンチの側面及び底面に沿って形成されたゲート絶縁層と、
    前記ゲートトレンチ内に前記ゲート絶縁層を介して形成され、少なくとも前記ゲートトレンチの底面側の端部が、前記ゲートトレンチの両側面と直交する方向に分離されると共に、前記分離された端部を除く部分の少なくとも一部の導電率を他の部分よりも高めたゲート電極と
    を備えたことを特徴とする半導体装置。
  2. ゲートトレンチが形成された半導体基板と、
    前記半導体基板のゲートトレンチの側面及び底面に沿って形成されたゲート絶縁層と、
    前記ゲートトレンチの両側面に沿って前記ゲート絶縁層を介して形成された一対のポリシリコン層、及び前記一対のポリシリコン層の上端の側面間に埋め込まれると共に前記ゲートトレンチに沿って延びるゲートメタル層を有するゲート電極と
    を備えたことを特徴とする半導体装置。
  3. 第１導電型の第１の半導体層と、
    前記第１の半導体層の上に形成された第２導電型の第２の半導体層と、
    前記第２の半導体層の上に選択的に形成された第１導電型の第３の半導体層と、
    前記第３の半導体層の表面位置から前記第２の半導体層に達するコンタクトトレンチの底部に形成された第２導電型の第４の半導体層と、
    前記第３の半導体層の表面から前記第２の半導体層を貫通し前記第１の半導体層に達するゲートトレンチの側面及び底面に沿って形成されたゲート絶縁層と、
    前記ゲートトレンチの両側面に沿って前記ゲート絶縁層を介して形成された一対のポリシリコン層、及び前記一対のポリシリコン層の上端の側面間に埋め込まれると共に前記ゲートトレンチに沿って延びるゲートメタル層を有するゲート電極と、
    前記コンタクトトレンチに埋め込まれて前記第３及び第４の半導体層と接続される第１の主電極と
    を備えたことを特徴とする半導体装置。
  4. 第１導電型の第１の半導体層と、
    前記第１の半導体層の上に形成された第２導電型の第２の半導体層と、
    前記第２の半導体層の上に選択的に形成された第１導電型の第３の半導体層と、
    前記第２の半導体層の上に選択的に形成されて前記第３の半導体層の表面と共にコンタクト面を形成する第２導電型の第４の半導体層と
    前記第３の半導体層の表面から前記第２の半導体層を貫通し前記第１の半導体層に達するゲートトレンチの側面及び底面に沿って形成されたゲート絶縁層と、
    前記ゲートトレンチの両側面に沿って前記ゲート絶縁層を介して形成された一対のポリシリコン層、及び前記一対のポリシリコン層の上端の側面間に埋め込まれつつ前記一対のポリシリコン層上に形成されると共に前記ゲートトレンチに沿って延びるゲートメタル層を有するゲート電極と、
    前記ゲートメタル層と同一層内に形成されて前記コンタクト面と接続されるソースコンタクトメタル層と、
    前記ゲートメタル層と前記ソースコンタクトメタル層とを分離すると共にその上面が両メタル層の上面と略同一平面を形成するメタル分離絶縁層と、
    前記ゲート電極の上端を覆う層間絶縁層と、
    前記層間絶縁層の上を覆い前記ソースコンタクトメタル層と接続される第１の主電極と
    を備えたことを特徴とする半導体装置。
  5. 半導体基板にゲートトレンチを形成する工程と、
    前記ゲートトレンチの側面及び底面に沿ってゲート絶縁層を形成する工程と、
    前記ゲートトレンチ内に前記ゲート絶縁層を介して前記ゲートトレンチを完全に埋め込まないようにポリシリコン層を形成する工程と、
    前記形成されたポリシリコン層の前記ゲートトレンチの両側面に沿った部分を残して他の部分を除去したのち、前記ポリシリコン層の上端の両側面間にメタル層を埋め込むことによって、一対の前記ポリシリコン層及びゲートメタル層を有するゲート電極を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
JP2005215671A 2005-07-26 2005-07-26 半導体装置 Pending JP2007035841A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005215671A JP2007035841A (ja) 2005-07-26 2005-07-26 半導体装置
US11/245,042 US7541642B2 (en) 2005-07-26 2005-10-07 Semiconductor device with a gate electrode including a pair of polysilicon layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005215671A JP2007035841A (ja) 2005-07-26 2005-07-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2007035841A true JP2007035841A (ja) 2007-02-08

Family

ID=37693383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005215671A Pending JP2007035841A (ja) 2005-07-26 2005-07-26 半導体装置

Country Status (2)

Country Link
US (1) US7541642B2 (ja)
JP (1) JP2007035841A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273931A (ja) * 2006-03-07 2007-10-18 Toshiba Corp 電力用半導体素子、その製造方法及びその駆動方法
JP2009503873A (ja) * 2005-07-27 2009-01-29 インターナショナル レクティファイアー コーポレイション 分割電極ゲートトレンチ・パワーデバイス
JP2009049315A (ja) * 2007-08-22 2009-03-05 Rohm Co Ltd 半導体装置および半導体装置の製造方法
DE102010042929A1 (de) 2009-10-26 2011-05-05 Mitsubishi Electric Corporation, Tokyo Halbleitervorrichtung und deren Herstellungsverfahren
JP2019149581A (ja) * 2013-08-28 2019-09-05 ローム株式会社 半導体装置
JP2020136587A (ja) * 2019-02-25 2020-08-31 株式会社東芝 半導体装置
US10777548B2 (en) 2013-08-28 2020-09-15 Rohm Co., Ltd. Method for manufacturing semiconductor device
KR20210070704A (ko) * 2019-12-05 2021-06-15 현대자동차주식회사 스위칭 소자, 그의 제조 방법 및 그를 가지는 차량
US11251278B2 (en) 2019-12-27 2022-02-15 Kabushiki Kaisha Toshiba Trench-gate MOS transistor and method for manufacturing
US11876132B2 (en) 2021-03-19 2024-01-16 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8080459B2 (en) * 2002-09-24 2011-12-20 Vishay-Siliconix Self aligned contact in a semiconductor device and method of fabricating the same
WO2008069145A1 (ja) * 2006-12-04 2008-06-12 Sanken Electric Co., Ltd. 絶縁ゲート型電界効果トランジスタ及びその製造方法
US9437729B2 (en) * 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) * 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
JP2009038318A (ja) * 2007-08-03 2009-02-19 Toshiba Corp 半導体装置
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
JP5526496B2 (ja) * 2008-06-02 2014-06-18 サンケン電気株式会社 電界効果半導体装置及びその製造方法
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9443974B2 (en) * 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9431530B2 (en) * 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
CN102169896B (zh) * 2010-02-26 2015-02-04 苏州东微半导体有限公司 一种沟槽型功率mos晶体管的制造方法
CN102376758B (zh) * 2010-08-12 2014-02-26 上海华虹宏力半导体制造有限公司 绝缘栅双极晶体管、制作方法及沟槽栅结构制作方法
CN103022113B (zh) * 2011-09-20 2016-04-13 上海华虹宏力半导体制造有限公司 一种绝缘栅双极晶体管结构及其制造方法
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
ITMI20130030A1 (it) * 2013-01-11 2014-07-12 St Microelectronics Srl Dispositivo elettronico comprendente regioni conduttive e regioni dummy
JP5831526B2 (ja) 2013-01-17 2015-12-09 株式会社デンソー 半導体装置およびその製造方法
JP6063280B2 (ja) * 2013-02-05 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置
EP2955758B1 (en) * 2013-08-06 2018-03-07 Fuji Electric Co., Ltd. Trench gate mos semiconductor device and method for manufacturing same
JP6095083B2 (ja) * 2013-10-31 2017-03-15 国立大学法人北海道大学 Ｉｉｉ−ｖ族化合物半導体ナノワイヤ、電界効果トランジスタおよびスイッチ素子
TWI552386B (zh) * 2013-12-20 2016-10-01 新世紀光電股份有限公司 半導體發光結構及半導體封裝結構
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
EP3183754A4 (en) 2014-08-19 2018-05-02 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
WO2016028943A1 (en) 2014-08-19 2016-02-25 Vishay-Siliconix Electronic circuit
CN107452787B (zh) * 2016-05-31 2020-05-12 无锡华润上华科技有限公司 沟槽栅极引出结构及其制造方法
CN106298941B (zh) * 2016-09-13 2019-04-09 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽功率器件及其制造方法
CN106601795B (zh) * 2016-11-25 2019-05-28 贵州芯长征科技有限公司 一种沟槽式场效应晶体管及其制造方法
JP2018170425A (ja) * 2017-03-30 2018-11-01 株式会社東芝 半導体装置
JP2019102669A (ja) * 2017-12-04 2019-06-24 株式会社東芝 半導体装置
WO2024187313A1 (zh) * 2023-03-10 2024-09-19 长江存储科技有限责任公司 半导体器件及其制作方法、存储器及存储系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3052918B2 (ja) 1997-11-27 2000-06-19 日本電気株式会社 半導体装置
US6323090B1 (en) * 1999-06-09 2001-11-27 Ixys Corporation Semiconductor device with trenched substrate and method
GB0129450D0 (en) * 2001-12-08 2002-01-30 Koninkl Philips Electronics Nv Trenched semiconductor devices and their manufacture
GB0202437D0 (en) * 2002-02-02 2002-03-20 Koninkl Philips Electronics Nv Cellular mosfet devices and their manufacture
GB0229217D0 (en) * 2002-12-14 2003-01-22 Koninkl Philips Electronics Nv Vertical insulated gate transistor and manufacturing method
JP3930486B2 (ja) 2004-02-26 2007-06-13 株式会社東芝 半導体装置およびその製造方法
JP3906213B2 (ja) 2004-03-10 2007-04-18 株式会社東芝 半導体装置
US7193268B2 (en) * 2005-01-13 2007-03-20 Shindengen Electric Manufacturing Co., Ltd Semiconductor device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009503873A (ja) * 2005-07-27 2009-01-29 インターナショナル レクティファイアー コーポレイション 分割電極ゲートトレンチ・パワーデバイス
JP2007273931A (ja) * 2006-03-07 2007-10-18 Toshiba Corp 電力用半導体素子、その製造方法及びその駆動方法
JP2009049315A (ja) * 2007-08-22 2009-03-05 Rohm Co Ltd 半導体装置および半導体装置の製造方法
DE102010042929A1 (de) 2009-10-26 2011-05-05 Mitsubishi Electric Corporation, Tokyo Halbleitervorrichtung und deren Herstellungsverfahren
US8723254B2 (en) 2009-10-26 2014-05-13 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof
US11610884B2 (en) 2013-08-28 2023-03-21 Rohm Co., Ltd. Semiconductor device
JP2019149581A (ja) * 2013-08-28 2019-09-05 ローム株式会社 半導体装置
US10777548B2 (en) 2013-08-28 2020-09-15 Rohm Co., Ltd. Method for manufacturing semiconductor device
JP2020136587A (ja) * 2019-02-25 2020-08-31 株式会社東芝 半導体装置
KR20210070704A (ko) * 2019-12-05 2021-06-15 현대자동차주식회사 스위칭 소자, 그의 제조 방법 및 그를 가지는 차량
KR102711771B1 (ko) 2019-12-05 2024-10-02 현대자동차주식회사 스위칭 소자, 그의 제조 방법 및 그를 가지는 차량
US11251278B2 (en) 2019-12-27 2022-02-15 Kabushiki Kaisha Toshiba Trench-gate MOS transistor and method for manufacturing
US11996458B2 (en) 2019-12-27 2024-05-28 Kabushiki Kaisha Toshiba Trench-gate MOS transistor and method for manufacturing the same
US11876132B2 (en) 2021-03-19 2024-01-16 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US7541642B2 (en) 2009-06-02
US20070023828A1 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
JP2007035841A (ja) 半導体装置
JP6666671B2 (ja) 半導体装置
JP5147341B2 (ja) 半導体装置
US7573100B2 (en) High voltage semiconductor device and method for fabricating the same
JP2007281352A (ja) 炭化珪素半導体装置およびその製造方法
JP2011091283A (ja) 半導体装置およびその製造方法
JP2009065117A (ja) 半導体装置および半導体装置の製造方法
JP3906213B2 (ja) 半導体装置
TW201943081A (zh) 半導體裝置及其製造方法
US9178055B2 (en) Semiconductor device
JPH11330458A (ja) 半導体装置およびその製造方法
JP2010258153A (ja) 半導体装置の製造方法および半導体装置
JP4929594B2 (ja) 半導体装置および半導体装置の製造方法
JP5466577B2 (ja) 半導体装置およびその製造方法
JP2007043069A (ja) 半導体装置および半導体装置の製造方法
JP2008004872A (ja) 半導体装置
JP4191025B2 (ja) 縦型ｍｉｓｆｅｔ
JP5388495B2 (ja) 半導体装置
JP4929559B2 (ja) 半導体素子
JP5096675B2 (ja) 半導体装置の製造方法および半導体装置
JP3646343B2 (ja) 半導体装置の製造方法
JP2007324361A (ja) 半導体装置及びその製造方法
JP2008153495A (ja) 半導体装置及びその製造方法
JP4797495B2 (ja) 半導体装置の製造方法
JP2006196545A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930