JP4899425B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4899425B2
JP4899425B2 JP2005321225A JP2005321225A JP4899425B2 JP 4899425 B2 JP4899425 B2 JP 4899425B2 JP 2005321225 A JP2005321225 A JP 2005321225A JP 2005321225 A JP2005321225 A JP 2005321225A JP 4899425 B2 JP4899425 B2 JP 4899425B2
Authority
JP
Japan
Prior art keywords
region
trench
mesa
surface layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005321225A
Other languages
English (en)
Other versions
JP2007129097A (ja
Inventor
祥夫 杉
直人 藤島
ルー ホンフェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2005321225A priority Critical patent/JP4899425B2/ja
Publication of JP2007129097A publication Critical patent/JP2007129097A/ja
Application granted granted Critical
Publication of JP4899425B2 publication Critical patent/JP4899425B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

この発明は、パワー集積回路（パワーＩＣ）などの半導体装置およびその製造方法に関する。
近年、携帯情報機器の急速な普及や通信技術の高度化などに伴い、パワーＭＯＳＦＥＴ（金属−酸化膜−半導体よりなる絶縁ゲート構造を有する電界効果トランジスタ）を内蔵したパワーＩＣの重要性が高まっている。横型パワーＭＯＳＦＥＴと制御回路を集積したパワーＩＣでは、従来のパワーＭＯＳＦＥＴ単体と制御駆動回路とを組み合わせてなる構成に対し、小型化、低消費電力化、高信頼性化および低コスト化などが期待される。そこで、ＣＭＯＳ（相補型ＭＯＳ）回路よりなる制御駆動回路と横型パワーＭＯＳＦＥＴとを同一半導体基板上に集積するため、ＣＭＯＳプロセスをベースにした高性能な横型パワーＭＯＳＦＥＴの開発が活発に行われている。
ところで、デバイスピッチを縮小して集積度を高めるための技術として、トレンチ構造のＭＯＳＦＥＴが知られている。上述した横型パワーＭＯＳＦＥＴにおいても、さらなる高集積化と低オン抵抗化を図るために、トレンチ技術が盛んに駆使されている。
図５９は、従来のトレンチ構造を適用した横型パワー素子の一例を示す断面図である。図５９に示すように、Ｐ型半導体基板１の内部にＮ型ウェル領域２が設けられている。Ｎ型ウェル領域２の内部には、チャネル領域となるＰ型オフセット領域３が設けられている。Ｐ型オフセット領域３の内部には、２つのトレンチ４が形成されている。トレンチ４の底部には、拡張Ｎドレイン領域５が設けられている。トレンチ４の内側には、トレンチ４の底面および側壁面に沿って薄いゲート酸化膜６，７が設けられている。
ゲート酸化膜６，７の内側には、ゲート電極８，９が設けられている。ゲート電極８，９のさらに内側には、層間絶縁膜１０が埋められている。トレンチ４により分割されてできた基板表面層の第１メサ領域には、Ｎ+型の第１ソース領域１１とＰ+型の第１ソース領域１２が設けられている。トレンチ４により分割されてできた基板表面層の第２メサ領域には、Ｎ+型の第２ソース領域１３とＰ+型の第２ソース領域１４が設けられている。
Ｎ+型の第１ソース領域１１およびＰ+型の第１ソース領域１２には、第１ソース電極１５が電気的に接続している。Ｎ+型の第２ソース領域１３およびＰ+型の第２ソース領域１４には、第２ソース電極１６が電気的に接続している。このように、第１ソース電極１５から第２ソース電極１６へ電流を流すことができるとともに、第２ソース電極１６から第１ソース電極１５へも電流を流すことができる双方向素子が公知である（例えば、特許文献１参照。）。
上述した双方向素子は、次のようにして製造される。まず、Ｐ型半導体基板１の表面層にＮ型ウェル領域２を形成し、そのＮ型ウェル領域２の表面層にトレンチ４を形成する（このときの断面構成は図３に相当）。次いで、第１メサ領域と第２メサ領域の表面層にＰ型不純物をイオン注入するとともに、トレンチ４の底面にＮ型不純物をイオン注入する（このときの断面構成は図４および図５に相当）。
次いで、熱拡散を行って、第１メサ領域および第２メサ領域にＰ型オフセット領域３を形成するとともに、トレンチ４の底部に拡張Ｎドレイン領域５を形成する。次いで、トレンチ４の内部にゲート酸化膜６，７を形成し、さらにその内側にゲート電極８，９を形成する（このときの断面構成は図６に相当）。
次いで、Ｐ型オフセット領域３の表面層に選択的にＮ型不純物とＰ型不純物をイオン注入する（このときの断面構成は図９および図１０に相当）。次いで、熱拡散を行って、第１メサ領域のＰ型オフセット領域３の表面層にＮ+型の第１ソース領域１１とＰ+型の第１ソース領域１２を形成するとともに、第２メサ領域のＰ型オフセット領域３の表面層にＮ+型の第２ソース領域１３とＰ+型の第２ソース領域１４を形成する。
次いで、層間絶縁膜１０を堆積し、平坦化する（このときの断面構成は図１１に相当）。最後に、層間絶縁膜１０にコンタクトホールを開口し、第１ソース電極１５と第２ソース電極１６を形成し、図５９に示す半導体装置が完成する。
また、図６０に示すように、上述した構成の横型パワー素子において、トレンチ４の底面に厚いＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）酸化膜１７を形成した素子が公知である（例えば、特許文献２参照。）。ＬＯＣＯＳ酸化膜１７は、素子の上方から見て、ゲート電極８，９とその内側の酸化膜の界面が拡張Ｎドレイン領域５と重なる部分で厚くなるように形成されている。以下、素子の上方から見て、トレンチ内の電極とその内側の絶縁膜（酸化膜を含む）の界面がトレンチ底部のドレイン領域と重なる部分をオーバーラップ部分と称する。
特開２００４−２７４０３９号公報 特開２００３−２４９６５０号公報
しかしながら、図５９に示す従来の素子では、第１ソース電極１５とその側のゲート電極８を接地電位とし、第２ソース電極１６とその側のゲート電極９に耐圧未満の高電圧を印加して信頼性試験を行うと、図６１に破線で示す電界分布のように、オーバーラップ部分で電界の集中が起こる。そして、拡張Ｎドレイン領域５の電子が薄い酸化膜に捕獲され、拡張Ｎドレイン領域５が空乏化する。そのため、深刻な電流低下を招くという問題点がある。
上述したオーバーラップ部分での電界の集中を防ぐには、トレンチ４の幅を広げるか、図６０に示すように、トレンチ４の底面にＬＯＣＯＳ酸化膜１７を形成して、オーバーラップ部分におけるゲート電極８，９と拡張Ｎドレイン領域５の間の酸化膜を厚くする必要がある。しかし、トレンチ幅を広げると、デバイスピッチが大きくなり、素子の集積度が低くなるため、十分なオン抵抗の低減効果が得られないという問題点がある。一方、ＬＯＣＯＳ酸化膜１７によりオーバーラップ部分の酸化膜を厚くすると、ＬＯＣＯＳ酸化膜１７に起因して応力歪みが発生するため、信頼性の低下を招くという問題点がある。
この発明は、上述した従来技術による問題点を解消するため、トレンチ底部に厚いＬＯＣＯＳ酸化膜を形成することなく、トレンチ底部において、トレンチ内に形成された電極近傍の電界を緩和することができる半導体装置およびその製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置は、半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第１メサ領域と第２メサ領域に分割され、かつ第１メサ領域と第２メサ領域が交互に配置され、第１メサ領域および第２メサ領域で電流の引き出しを行う半導体装置であって、半導体基板の表面層に形成されたウェル領域と、前記ウェル領域内で、前記ウェル領域内に形成されたトレンチの底部に設けられた第１導電型のドレイン領域と、第１メサ領域の表面層に設けられた第１導電型の第１ソース領域と、前記第１ソース領域と前記ドレイン領域の間の前記第１メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記第１ソース領域および前記ドレイン領域の両方に接する第２導電型の第１チャネル領域と、前記第１チャネル領域に沿って前記トレンチの側壁に設けられた第１ゲート絶縁膜と、前記第１ゲート絶縁膜に沿って前記トレンチの内側に設けられた第１ゲート電極と、第２メサ領域の表面層に設けられた第１導電型の第２ソース領域と、前記第２ソース領域と前記ドレイン領域の間の前記第２メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記第２ソース領域および前記ドレイン領域の両方に接する第２導電型の第２チャネル領域と、前記第２チャネル領域に沿って前記トレンチの側壁に設けられた第２ゲート絶縁膜と、前記第２ゲート絶縁膜に沿って前記トレンチの内側に設けられた第２ゲート電極と、前記ドレイン領域内で、前記トレンチの底部に設けられ、かつ前記第１チャネル領域および前記第２チャネル領域の両方から離れるとともに、上方から見て前記第１ゲート電極および前記第２ゲート電極の両方に重なる第２導電型のフローティング領域と、前記第１ソース領域に電気的に接続する第１ソース電極と、前記第２ソース領域に電気的に接続する第２ソース電極と、を備えることを特徴とする。
この請求項１の発明によれば、フローティング領域が設けられていることによって、トレンチ底部における電界が緩和されるので、トレンチ底部において、第１ゲート電極および第２ゲート電極とそれらの間の絶縁膜との界面近傍での電界が緩和される。従って、トレンチ底部の薄い絶縁膜に電子が捕獲されることによるドレイン領域の空乏化を抑制することができるので、オン電流が安定し、信頼性が向上する。
請求項２の発明にかかる半導体装置は、半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第１メサ領域と第２メサ領域に分割され、かつ第１メサ領域と第２メサ領域が交互に配置され、第１メサ領域でソース電流の引き出しを行い、第２メサ領域でドレイン電流の引き出しを行う半導体装置であって、半導体基板の表面層に形成されたウェル領域と、前記ウェル領域内で、前記ウェル領域内に形成されたトレンチの底部に設けられた第１導電型の第１ドレイン領域と、第１メサ領域の表面層に設けられた第１導電型のソース領域と、前記ソース領域と前記第１ドレイン領域の間の前記第１メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記ソース領域および前記第１ドレイン領域の両方に接する第２導電型のチャネル領域と、前記チャネル領域に沿って前記トレンチの側壁に設けられたゲート絶縁膜と、前記ゲート絶縁膜に沿って前記トレンチの内側に設けられたゲート電極と、第２メサ領域の表面層に設けられた第１導電型の第２ドレイン領域と、前記第２ドレイン領域と前記第１ドレイン領域の間の前記第２メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記第２ドレイン領域および前記第１ドレイン領域の両方に接する第１導電型の第３ドレイン領域と、前記第３ドレイン領域に沿って前記トレンチの側壁に設けられたフィールド絶縁膜と、前記フィールド絶縁膜に沿って前記トレンチの内側に設けられたフィールド電極と、前記第１ドレイン領域内で、前記トレンチの底部に設けられ、かつ前記チャネル領域および前記第３ドレイン領域の両方から離れるとともに、上方から見て前記ゲート電極および前記フィールド電極の両方に重なる第２導電型のフローティング領域と、前記ソース領域に電気的に接続するソース電極と、前記第２ドレイン領域に電気的に接続する第２ドレイン電極と、を備えることを特徴とする。
この請求項２の発明によれば、フローティング領域が設けられていることによって、トレンチ底部における電界が緩和されるので、トレンチ底部において、ゲート電極およびフィールド電極とそれらの間の絶縁膜との界面近傍での電界が緩和される。従って、トレンチ底部の薄い絶縁膜に電子が捕獲されることによるドレイン領域の空乏化を抑制することができるので、オン電流が安定し、信頼性が向上する。
請求項３の発明にかかる半導体装置は、半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第１メサ領域と第２メサ領域に分割され、かつ第１メサ領域と第２メサ領域が交互に配置され、第１メサ領域および第２メサ領域で電流の引き出しを行う半導体装置であって、半導体基板の表面層に形成されたウェル領域と、前記ウェル領域内で、前記ウェル領域内に形成されたトレンチの底部に設けられた第１導電型のドレイン領域と、第１メサ領域の表面層に設けられた第１導電型の第１ソース領域と、前記第１ソース領域と前記ドレイン領域の間の前記第１メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記第１ソース領域および前記ドレイン領域の両方に接する第２導電型の第１チャネル領域と、前記第１チャネル領域に沿って前記トレンチの側壁に設けられた第１ゲート絶縁膜と、前記第１ゲート絶縁膜に沿って前記トレンチの内側に設けられた第１ゲート電極と、第２メサ領域の表面層に設けられた第１導電型の第２ソース領域と、前記第２ソース領域と前記ドレイン領域の間の前記第２メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記第２ソース領域および前記ドレイン領域の両方に接する第２導電型の第２チャネル領域と、前記第２チャネル領域に沿って前記トレンチの側壁に設けられた第２ゲート絶縁膜と、前記第２ゲート絶縁膜に沿って前記トレンチの内側に設けられた第２ゲート電極と、前記ドレイン領域内で、前記トレンチの底部に設けられ、かつ前記第１チャネル領域および前記第２チャネル領域の両方から離れるとともに、上方から見て前記第１ゲート電極に重なる第２導電型の第１フローティング領域と、前記ドレイン領域内で、前記トレンチの底部に設けられ、かつ前記第１チャネル領域および前記第２チャネル領域の両方から離れるとともに、上方から見て前記第２ゲート電極に重なる第２導電型の第２フローティング領域と、前記第１ソース領域に電気的に接続する第１ソース電極と、前記第２ソース領域に電気的に接続する第２ソース電極と、を備えることを特徴とする。
この請求項３の発明によれば、第１フローティング領域および第２フローティング領域が設けられていることによって、トレンチ底部における電界が緩和されるので、トレンチ底部において、第１ゲート電極および第２ゲート電極とそれらの間の絶縁膜との界面近傍での電界が緩和される。従って、トレンチ底部の薄い絶縁膜に電子が捕獲されることによるドレイン領域の空乏化を抑制することができるので、オン電流が安定し、信頼性が向上する。
請求項４の発明にかかる半導体装置は、半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第１メサ領域と第２メサ領域に分割され、かつ第１メサ領域と第２メサ領域が交互に配置され、第１メサ領域でソース電流の引き出しを行い、第２メサ領域でドレイン電流の引き出しを行う半導体装置であって、半導体基板の表面層に形成されたウェル領域と、前記ウェル領域内で、前記ウェル領域内に形成されたトレンチの底部に設けられた第１導電型の第１ドレイン領域と、第１メサ領域の表面層に設けられた第１導電型のソース領域と、前記ソース領域と前記第１ドレイン領域の間の前記第１メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記ソース領域および前記第１ドレイン領域の両方に接する第２導電型のチャネル領域と、前記チャネル領域に沿って前記トレンチの側壁に設けられたゲート絶縁膜と、前記ゲート絶縁膜に沿って前記トレンチの内側に設けられたゲート電極と、第２メサ領域の表面層に設けられた第１導電型の第２ドレイン領域と、前記第２ドレイン領域と前記第１ドレイン領域の間の前記第２メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記第２ドレイン領域および前記第１ドレイン領域の両方に接する第１導電型の第３ドレイン領域と、前記第３ドレイン領域に沿って前記トレンチの側壁に設けられたフィールド絶縁膜と、前記フィールド絶縁膜に沿って前記トレンチの内側に設けられたフィールド電極と、前記第１ドレイン領域内で、前記トレンチの底部に設けられ、かつ前記チャネル領域および前記第３ドレイン領域の両方から離れるとともに、上方から見て前記ゲート電極に重なる第２導電型の第１フローティング領域と、前記第１ドレイン領域内で、前記トレンチの底部に設けられ、かつ前記チャネル領域および前記第３ドレイン領域の両方から離れるとともに、上方から見て前記フィールド電極に重なる第２導電型の第２フローティング領域と、前記ソース領域に電気的に接続するソース電極と、前記第２ドレイン領域に電気的に接続する第２ドレイン電極と、を備えることを特徴とする。
この請求項４の発明によれば、第１フローティング領域および第２フローティング領域が設けられていることによって、トレンチ底部における電界が緩和されるので、トレンチ底部において、ゲート電極およびフィールドとそれらの間の絶縁膜との界面近傍での電界が緩和される。従って、トレンチ底部の薄い絶縁膜に電子が捕獲されることによるドレイン領域の空乏化を抑制することができるので、オン電流が安定し、信頼性が向上する。
請求項５の発明にかかる半導体装置は、請求項１〜４のいずれか一つに記載の発明において、前記ウェル領域は第１導電型であることを特徴とする。請求項６の発明にかかる半導体装置は、請求項１〜４のいずれか一つに記載の発明において、前記ウェル領域は第２導電型であることを特徴とする。請求項７の発明にかかる半導体装置は、請求項１〜６のいずれか一つに記載の発明において、前記半導体基板は第１導電型であることを特徴とする。請求項８の発明にかかる半導体装置は、請求項１〜６のいずれか一つに記載の発明において、前記半導体基板は第２導電型であることを特徴とする。請求項５〜８の発明によれば、請求項１〜４と同様の効果が得られる。
また、請求項９の発明にかかる半導体装置の製造方法は、半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第１メサ領域と第２メサ領域に分割され、かつ第１メサ領域と第２メサ領域が交互に配置され、第１メサ領域および第２メサ領域で電流の引き出しを行う半導体装置を製造するにあたって、半導体基板の表面層にウェル領域を形成する工程と、前記ウェル領域の表面層にトレンチを形成して、前記半導体基板の表面層を第１メサ領域と第２メサ領域に分割する工程と、前記第１メサ領域内の表面層、前記第２メサ領域内の表面層および前記トレンチの底部にそれぞれ第２導電型の第１チャネル領域、第２導電型の第２チャネル領域および第１導電型のドレイン領域の形成を行う工程と、前記トレンチの、前記第１チャネル領域に沿う側壁および前記第２チャネル領域に沿う側壁にそれぞれ第１ゲート絶縁膜および第２ゲート絶縁膜を形成する工程と、前記第１ゲート絶縁膜および前記第２ゲート絶縁膜に沿って前記トレンチの内側にそれぞれ第１ゲート電極および第２ゲート電極を形成する工程と、前記ドレイン領域内の前記トレンチの底部に、前記第１チャネル領域および前記第２チャネル領域の両方から離れるとともに、上方から見て前記第１ゲート電極および前記第２ゲート電極の両方に重なる第２導電型のフローティング領域を、前記第１ゲート電極および前記第２ゲート電極をマスクとして不純物のイオン注入を行うことによって形成する工程と、前記第１メサ領域の表面層および前記第２メサ領域の表面層にそれぞれ第１導電型の第１ソース領域および第１導電型の第２ソース領域を形成する工程と、前記トレンチを層間絶縁膜で埋める工程と、前記層間絶縁膜にコンタクトホールを開口し、該コンタクトホールを介して前記第１ソース領域および前記第２ソース領域にそれぞれ電気的に接続する第１ソース電極および第２ソース電極を形成する工程と、を含むことを特徴とする。
請求項１０の発明にかかる半導体装置の製造方法は、半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第１メサ領域と第２メサ領域に分割され、かつ第１メサ領域と第２メサ領域が交互に配置され、第１メサ領域および第２メサ領域で電流の引き出しを行う半導体装置を製造するにあたって、半導体基板の表面層にウェル領域を形成する工程と、前記ウェル領域内の表面層に第２導電型のチャネル領域の形成を行う工程と、基板表面にトレンチパターンを有するエッチングマスクを形成し、該エッチングマスクを用いて前記ウェル領域の表面層にトレンチを形成して、前記半導体基板の表面層を第１メサ領域と第２メサ領域に分割することによって、前記ウェル領域内に形成される前記チャネル領域の表面層を第１メサ領域における第１チャネル領域と第２メサ領域における第２チャネル領域に分割する工程と、前記トレンチの底部に第１導電型のドレイン領域の形成を行う工程と、前記トレンチの、前記第１チャネル領域に沿う側壁および前記第２チャネル領域に沿う側壁にそれぞれ第１ゲート絶縁膜および第２ゲート絶縁膜を形成する工程と、前記第１ゲート絶縁膜および前記第２ゲート絶縁膜に沿って前記トレンチの内側にそれぞれ第１ゲート電極および第２ゲート電極を形成する工程と、前記ドレイン領域内の前記トレンチの底部に、前記第１チャネル領域および前記第２チャネル領域の両方から離れるとともに、上方から見て前記第１ゲート電極および前記第２ゲート電極の両方に重なる第２導電型のフローティング領域を、前記エッチングマスク、前記第１ゲート電極および前記第２ゲート電極をマスクとして不純物のイオン注入を行うことによって形成する工程と、前記エッチングマスクを除去した後、前記第１メサ領域の表面層および前記第２メサ領域の表面層にそれぞれ第１導電型の第１ソース領域および第１導電型の第２ソース領域を形成する工程と、前記トレンチを層間絶縁膜で埋める工程と、前記層間絶縁膜にコンタクトホールを開口し、該コンタクトホールを介して前記第１ソース領域および前記第２ソース領域にそれぞれ電気的に接続する第１ソース電極および第２ソース電極を形成する工程と、を含むことを特徴とする。
この請求項９または１０の発明によれば、従来の製造プロセスに、フローティング領域を形成するためのイオン注入工程を追加するだけで、請求項１または３の半導体装置を製造することができる。また、請求項１０の発明によれば、基板表面に残るエッチングマスクを利用して、フローティング領域を形成するためのイオン注入を行うので、請求項９の発明に比べて、マスクが１枚減り、製造プロセスが簡略する。従って、請求項１または３の半導体装置を製造する際の製造コストの増大を最小限に抑えることができる。
請求項１１の発明にかかる半導体装置の製造方法は、半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第１メサ領域と第２メサ領域に分割され、かつ第１メサ領域と第２メサ領域が交互に配置され、第１メサ領域でソース電流の引き出しを行い、第２メサ領域でドレイン電流の引き出しを行う半導体装置を製造するにあたって、半導体基板の表面層にウェル領域を形成する工程と、前記ウェル領域の表面層にトレンチを形成して、前記半導体基板の表面層を第１メサ領域と第２メサ領域に分割する工程と、前記第１メサ領域内の表面層に第２導電型のチャネル領域の形成を行う工程と、前記第２メサ領域内の表面層に第１導電型の第１ドレイン領域の形成を行う工程と、前記トレンチの底部に第１導電型の第２ドレイン領域の形成を行う工程と、前記トレンチの、前記チャネル領域に沿う側壁および前記第１ドレイン領域に沿う側壁にそれぞれゲート絶縁膜およびフィールド絶縁膜を形成する工程と、前記ゲート絶縁膜および前記フィールド絶縁膜に沿って前記トレンチの内側にそれぞれゲート電極およびフィールド電極を形成する工程と、前記第２ドレイン領域内の前記トレンチの底部に、前記チャネル領域および前記第１ドレイン領域の両方から離れるとともに、上方から見て前記ゲート電極および前記フィールド電極の両方に重なる第２導電型のフローティング領域を、前記ゲート電極および前記フィールド電極をマスクとして不純物のイオン注入を行うことによって形成する工程と、前記第１メサ領域の表面層に第１導電型のソース領域を形成する工程と、前記トレンチを層間絶縁膜で埋める工程と、前記層間絶縁膜にコンタクトホールを開口し、該コンタクトホールを介して前記ソース領域および前記第１ドレイン領域にそれぞれ電気的に接続するソース電極およびドレイン電極を形成する工程と、を含むことを特徴とする。
請求項１２の発明にかかる半導体装置の製造方法は、半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第１メサ領域と第２メサ領域に分割され、かつ第１メサ領域と第２メサ領域が交互に配置され、第１メサ領域でソース電流の引き出しを行い、第２メサ領域でドレイン電流の引き出しを行う半導体装置を製造するにあたって、半導体基板の表面層にウェル領域を形成する工程と、前記ウェル領域内の表面層に第２導電型のチャネル領域および第１導電型の第１ドレイン領域の形成を行う工程と、基板表面にトレンチパターンを有するエッチングマスクを形成し、該エッチングマスクを用いて前記ウェル領域の表面層にトレンチを形成して、前記半導体基板の表面層を第１メサ領域と第２メサ領域に分割することによって、第１メサ領域におけるチャネル領域と第２メサ領域における第１ドレイン領域を分離する工程と、前記トレンチの底部に第１導電型の第２ドレイン領域の形成を行う工程と、前記トレンチの、前記チャネル領域に沿う側壁および前記第１ドレイン領域に沿う側壁にそれぞれゲート絶縁膜およびフィールド絶縁膜を形成する工程と、前記ゲート絶縁膜および前記フィールド絶縁膜に沿って前記トレンチの内側にそれぞれゲート電極およびフィールド電極を形成する工程と、前記第２ドレイン領域内の前記トレンチの底部に、前記チャネル領域および前記第１ドレイン領域の両方から離れるとともに、上方から見て前記ゲート電極および前記フィールド電極の両方に重なる第２導電型のフローティング領域を、前記エッチングマスク、前記ゲート電極および前記フィールド電極をマスクとして不純物のイオン注入を行うことによって形成する工程と、前記エッチングマスクを除去した後、前記第１メサ領域の表面層に第１導電型のソース領域を形成する工程と、前記トレンチを層間絶縁膜で埋める工程と、前記層間絶縁膜にコンタクトホールを開口し、該コンタクトホールを介して前記ソース領域および前記第１ドレイン領域にそれぞれ電気的に接続するソース電極およびドレイン電極を形成する工程と、を含むことを特徴とする。
この請求項１１または１２の発明によれば、従来の製造プロセスに、フローティング領域を形成するためのイオン注入工程を追加するだけで、請求項２または４の半導体装置を製造することができる。また、請求項１２の発明によれば、基板表面に残るエッチングマスクを利用して、フローティング領域を形成するためのイオン注入を行うので、請求項１１の発明に比べて、マスクが１枚減り、製造プロセスが簡略する。従って、請求項２または４の半導体装置を製造する際の製造コストの増大を最小限に抑えることができる。
請求項１３の発明にかかる半導体装置の製造方法は、請求項９または１０に記載の発明において、前記トレンチの深さをＤtとし、前記第１ゲート電極と前記第２ゲート電極との間隔をＬGGとし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度をθとすると、
−ＬGG／（２・Ｄt）≦ｔａｎθ≦ＬGG／（２・Ｄt）
であることを特徴とする。
請求項１４の発明にかかる半導体装置の製造方法は、請求項９または１０に記載の発明において、前記トレンチの深さをＤtとし、前記第１ゲート電極と前記第２ゲート電極との間隔をＬGGとし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度をθとすると、
ＬGG／（２・Ｄt）＜｜ｔａｎθ｜≦ＬGG／Ｄt
であることを特徴とする。
請求項１５の発明にかかる半導体装置の製造方法は、請求項１０に記載の発明において、前記トレンチの深さをＤtとし、前記第１ゲート電極と前記第２ゲート電極との間隔をＬGGとし、前記エッチングマスクの厚さをＴ1とし、前記第１ゲート電極および前記第２ゲート電極の厚さをそれぞれＴ3とし、前記第１ゲート絶縁膜および前記第２ゲート絶縁膜の厚さをそれぞれＴ4とし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度をθとし、前記Ｔ3と前記Ｔ4の和をＴ2とすると、
Ｔ1＞（Ｄt・Ｔ2）／ＬGG
かつ
−（２・Ｔ2＋ＬGG）／｛２・（Ｔ1＋Ｄt）｝≦ｔａｎθ≦（２・Ｔ2＋ＬGG）／｛２・（Ｔ1＋Ｄt）｝
であることを特徴とする。
請求項１６の発明にかかる半導体装置の製造方法は、請求項１０に記載の発明において、前記トレンチの深さをＤtとし、前記第１ゲート電極と前記第２ゲート電極との間隔をＬGGとし、前記エッチングマスクの厚さをＴ1とし、前記第１ゲート電極および前記第２ゲート電極の厚さをそれぞれＴ3とし、前記第１ゲート絶縁膜および前記第２ゲート絶縁膜の厚さをそれぞれＴ4とし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度をθとし、前記Ｔ3と前記Ｔ4の和をＴ2とすると、
Ｔ1＞（Ｄt・Ｔ2）／ＬGG
かつ
（２・Ｔ2＋ＬGG）／｛２・（Ｔ1＋Ｄt）｝＜｜ｔａｎθ｜≦（２・Ｔ2＋ＬGG）／（Ｔ1＋Ｄt）
であることを特徴とする。
請求項１７の発明にかかる半導体装置の製造方法は、請求項１１または１２に記載の発明において、前記トレンチの深さをＤtとし、前記ゲート電極と前記フィールド電極との間隔をＬFGとし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度をθとすると、
−ＬFG／（２・Ｄt）≦ｔａｎθ≦ＬFG／（２・Ｄt）
であることを特徴とする。
請求項１８の発明にかかる半導体装置の製造方法は、請求項１１または１２に記載の発明において、前記トレンチの深さをＤtとし、前記ゲート電極と前記フィールド電極との間隔をＬFGとし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度をθとすると、
ＬFG／（２・Ｄt）＜｜ｔａｎθ｜≦ＬFG／Ｄt
であることを特徴とする。
請求項１９の発明にかかる半導体装置の製造方法は、請求項１２に記載の発明において、前記トレンチの深さをＤtとし、前記ゲート電極と前記フィールド電極との間隔をＬFGとし、前記エッチングマスクの厚さをＴ1とし、前記ゲート電極および前記フィールド電極の厚さをそれぞれＴ3とし、前記ゲート絶縁膜および前記フィールド絶縁膜の厚さをそれぞれＴ4とし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度をθとし、前記Ｔ3と前記Ｔ4の和をＴ2とすると、
Ｔ1＞（Ｄt・Ｔ2）／ＬFG
かつ
−（２・Ｔ2＋ＬFG）／｛２・（Ｔ1＋Ｄt）｝≦ｔａｎθ≦（２・Ｔ2＋ＬFG）／｛２・（Ｔ1＋Ｄt）｝
であることを特徴とする。
請求項２０の発明にかかる半導体装置の製造方法は、請求項１２に記載の発明において、前記トレンチの深さをＤtとし、前記ゲート電極と前記フィールド電極との間隔をＬFGとし、前記エッチングマスクの厚さをＴ1とし、前記ゲート電極および前記フィールド電極の厚さをそれぞれＴ3とし、前記ゲート絶縁膜および前記フィールド絶縁膜の厚さをそれぞれＴ4とし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度をθとし、前記Ｔ3と前記Ｔ4の和をＴ2とすると、
Ｔ1＞（Ｄt・Ｔ2）／ＬFG
かつ
（２・Ｔ2＋ＬFG）／｛２・（Ｔ1＋Ｄt）｝＜｜ｔａｎθ｜≦（２・Ｔ2＋ＬFG）／（Ｔ1＋Ｄt）
であることを特徴とする。
請求項１３〜２０の発明によれば、斜めイオン注入法によりフローティング領域を形成することができる。特に、請求項１４、１６、１８および２０の発明によれば、斜めイオン注入法によりドレイン領域内に複数に分割されたフローティング領域を形成することができる。
請求項２１の発明にかかる半導体装置の製造方法は、請求項９〜１２のいずれか一つに記載の発明において、前記ウェル領域は第１導電型であることを特徴とする。請求項２２の発明にかかる半導体装置の製造方法は、請求項９〜１２のいずれか一つに記載の発明において、前記ウェル領域は第２導電型であることを特徴とする。請求項２３の発明にかかる半導体装置の製造方法は、請求項９〜２２のいずれか一つに記載の発明において、前記半導体基板は第１導電型であることを特徴とする。請求項２４の発明にかかる半導体装置の製造方法は、請求項９〜２２のいずれか一つに記載の発明において、前記半導体基板は第２導電型であることを特徴とする。
本発明にかかる半導体装置およびその製造方法によれば、トレンチ底部に厚いＬＯＣＯＳ酸化膜を形成することなく、トレンチ底部において、トレンチ内に形成された電極近傍の電界を緩和することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ＮまたはＰを冠記した領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ＮやＰに付す＋は、それが付されていない領域よりも高不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
実施の形態１．
図１は、本発明の実施の形態１にかかる半導体装置の構成を示す断面図である。図１に示すように、Ｐ型半導体基板２１の内部にＮ型ウェル領域２２が設けられている。Ｎ型ウェル領域２２の内部には、例えば２つのトレンチ２４が形成されている。トレンチ２４は、Ｎ型ウェル領域２２よりも浅い。
これらのトレンチ２４によって、Ｐ型半導体基板２１の表面層は、第１メサ領域４１と第２メサ領域４２に分割されている。第１メサ領域４１と第２メサ領域４２は、交互に配置されており、例えば図１の例では、２つのトレンチ２４に挟まれる領域が第１メサ領域４１であり、２つのトレンチ２４の外側の領域が第２メサ領域４２である。
第１メサ領域４１の表面層には、Ｎ+型の第１ソース領域３１とＰ+型の第１ソース領域３２が設けられている。Ｎ+型の第１ソース領域３１は、トレンチ２４の一方の側壁に接して設けられている。第２メサ領域４２の表面層には、Ｎ+型の第２ソース領域３３とＰ+型の第２ソース領域３４が設けられている。Ｎ+型の第２ソース領域３３は、トレンチ２４のもう一方の側壁に接して設けられている。
各トレンチ２４の底部には、拡張Ｎドレイン領域２５が設けられている。拡張Ｎドレイン領域２５は、トレンチ２４の底面全体と側面の一部を囲み、かつＮ型ウェル領域２２よりも浅いが、Ｎ型ウェル領域２２より深くても構わない。Ｎ型ウェル領域２２がＰ型の場合は、拡張Ｎドレイン領域２５は、Ｐ型ウェル領域より浅くなければならない。また、Ｎ型ウェル領域２２がＰ型の場合、第１チャネル領域４３と第２チャネル領域４４とを分離するために隣り合う拡張Ｎドレイン領域２５は互いに接続されるようにする。第１メサ領域４１において、拡張Ｎドレイン領域２５とＮ+型およびＰ+型の第１ソース領域３１，３２との間には、Ｐ型の第１チャネル領域４３が設けられている。また、第２メサ領域４２において、拡張Ｎドレイン領域２５とＮ+型およびＰ+型の第２ソース領域３３，３４との間には、Ｐ型の第２チャネル領域４４が設けられている。
各トレンチ２４の内側には、薄い第１ゲート酸化膜２６および第２ゲート酸化膜２７が設けられている。第１ゲート酸化膜２６は、トレンチ２４の底面およびＰ型の第１チャネル領域４３に沿って設けられている。第２ゲート酸化膜２７は、トレンチ２４の底面およびＰ型の第２チャネル領域４４に沿って設けられている。各トレンチ２４において、第１ゲート酸化膜２６および第２ゲート酸化膜２７の内側には、それぞれ第１ゲート電極２８および第２ゲート電極２９が設けられている。
各拡張Ｎドレイン領域２５の内部には、Ｐ型フローティング領域４５が設けられている。Ｐ型フローティング領域４５は、トレンチ２４の底部の中央部に接しており、Ｐ型の第１チャネル領域４３およびＰ型の第２チャネル領域４４の両方から離れている。ただし、Ｐ型フローティング領域４５は、素子の上方から見て、第１ゲート電極２８および第２ゲート電極２９とその間を埋める層間絶縁膜３０の界面が拡張Ｎドレイン領域２５と重なるオーバーラップ部分に、さらに重なるように形成されている。
層間絶縁膜３０は、第１メサ領域４１および第２メサ領域４２の上にも設けられている。層間絶縁膜３０を貫通するコンタクトホールを介して、Ｎ+型の第１ソース領域３１およびＰ+型の第１ソース領域３２に第１ソース電極３５が電気的に接続している。また、層間絶縁膜３０を貫通するコンタクトホールを介して、Ｎ+型の第２ソース領域３３およびＰ+型の第２ソース領域３４に第２ソース電極３６が電気的に接続している。そして、第１ソース電極３５と第２ソース電極３６の間で双方向に電流が流れる。
図２は、図１に示す半導体装置の信頼性試験における電界分布を示す図である。信頼性試験は、第１ソース電極３５と第１ゲート電極２８を接地電位とし、第２ソース電極３６と第２ゲート電極２９に耐圧未満の高電圧を印加することによりおこなった。図１に示す半導体装置において、Ｐ型フローティング領域４５の濃度を最適化することにより、トレンチ底面での電界が緩和される。それによって、図２に破線で示す電界分布のように、図６１と比べてオーバーラップ部分における電界が緩和される。従って、トレンチ底部の薄い絶縁膜に電子が捕獲されることによる拡張Ｎドレイン領域２５の空乏化を抑制することができるので、オン電流が安定し、信頼性が向上する。
次に、図１に示す半導体装置の製造プロセスについて図３〜図１１を参照しながら説明する。図３〜図１１は、工程順に製造段階の半導体装置の要部を示す縦断面図である。まず、Ｐ型半導体基板２１の表面層にＮ型ウェル領域２２を形成する。続いて、基板表面に例えば酸化膜からなるマスク５１を形成し、トレンチエッチングを行って、Ｎ型ウェル領域２２の表面層にトレンチ２４を形成する（図３）。
マスク５１を除去した後、バッファ酸化を行って、バッファ酸化膜５２を形成する。そして、トレンチ２４の内部と、基板表面におけるＰ型半導体基板２１とＮ型ウェル領域２２の境界部分の上に、マスク５３を被せ、第１メサ領域４１と第２メサ領域４２の表面層にＰ型不純物として例えばボロン（Ｂ11）をイオン注入する（図４）。マスク５３を除去した後、第１メサ領域４１と第２メサ領域４２の上にマスク５４を被せ、トレンチ２４の底面にＮ型不純物として例えばリン（Ｐ31）をイオン注入する（図５）。なお、図４の工程の前に図５の工程を行ってもよい。
マスク５４を除去した後、熱拡散を行って、第１メサ領域４１内の表面層、第２メサ領域４２内の表面層およびトレンチ２４の底部にそれぞれＰ型の第１チャネル領域４３、Ｐ型の第２チャネル領域４４および拡張Ｎドレイン領域２５を形成する。バッファ酸化膜５２を除去した後、トレンチ２４の内部に第１ゲート酸化膜２６および第２ゲート酸化膜２７となる酸化膜を形成し、さらにその内側に第１ゲート電極２８と第２ゲート電極２９を形成する。そして、シャドウ酸化を行って、シャドウ酸化膜５５を形成する（図６）。
次いで、第１メサ領域４１と第２メサ領域４２の上にマスク５６を被せ、第１ゲート電極２８と第２ゲート電極２９をマスクとしてトレンチ２４の底面にのみＰ型不純物として例えばボロン（Ｂ11）をイオン注入する（図７）。マスク５６を除去した後、熱拡散を行って、拡張Ｎドレイン領域２５内のトレンチ２４の底部にＰ型フローティング領域４５を形成する（図８）。
ここで、第１ゲート電極２８と第２ゲート電極２９をマスクとするのは、図８に示すように、Ｐ型フローティング領域４５と拡張Ｎドレイン領域２５との接合端のマージンＬdfを確保し、Ｐ型フローティング領域４５がＰ型の第１チャネル領域４３およびＰ型の第２チャネル領域４４とつながらないようにするためである。また、Ｐ型フローティング領域４５の両端が第１ゲート電極２８および第２ゲート電極２９の下側にまで伸びてオーバーラップ部分に重なるようにするためである。
次いで、第１メサ領域４１と第２メサ領域４２の上にマスク５７を被せ、第１メサ領域４１の表面層および第２メサ領域４２の表面層に選択的にＮ型不純物として例えば砒素（Ａｓ75）をイオン注入する（図９）。マスク５７を除去した後、第１メサ領域４１と第２メサ領域４２の上にマスク５８を被せ、第１メサ領域４１の表面層および第２メサ領域４２の表面層に選択的にＰ型不純物として例えばボロン（Ｂ11）をイオン注入する（図１０）。なお、図９の工程の前に図１０の工程を行ってもよい。
マスク５８を除去した後、熱拡散を行って、Ｐ型の第１チャネル領域４３（第１メサ領域４１）の表面層にＮ+型の第１ソース領域３１とＰ+型の第１ソース領域３２を形成するとともに、Ｐ型の第２チャネル領域４４（第２メサ領域４２）の表面層にＮ+型の第２ソース領域３３とＰ+型の第２ソース領域３４を形成する。続いて、基板全体に層間絶縁膜３０を堆積し、トレンチ２４を層間絶縁膜３０で埋めるとともに、第１メサ領域４１および第２メサ領域４２の上にも層間絶縁膜３０を堆積する。
そして、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学機械研磨）などにより層間絶縁膜３０を平坦化する（図１１）。最後に、層間絶縁膜３０にコンタクトホールを開口し、Ｎ+型の第１ソース領域３１とＰ+型の第１ソース領域３２に電気的に接続する第１ソース電極３５を形成するとともに、Ｎ+型の第２ソース領域３３とＰ+型の第２ソース領域３４に電気的に接続する第２ソース電極３６を形成する。これによって、図１に示す半導体装置が完成する。
なお、図３〜図６の工程に代えて、図１２〜図１４の工程を行ってもよい。まず、Ｐ型半導体基板２１の表面層にＮ型ウェル領域２２を形成する。そして、基板表面にバッファ酸化膜６３を形成する。続いて、基板表面におけるＰ型半導体基板２１とＮ型ウェル領域２２の境界部分の上に、マスク５９を被せ、Ｎ型ウェル領域２２の全面にＰ型不純物として例えばボロン（Ｂ11）をイオン注入する（図１２）。
バッファ酸化膜６３およびマスク５９を除去した後、基板表面に例えば酸化膜からなるマスク６０を形成し、トレンチエッチングを行って、Ｎ型ウェル領域２２の表面層にトレンチ２４を形成する。続いて、バッファ酸化を行って、トレンチ２４の内部にバッファ酸化膜６１を形成する。そして、トレンチ２４の底面にＮ型不純物として例えばリン（Ｐ31）をイオン注入する（図１３）。
次いで、熱拡散を行って、第１メサ領域４１内の表面層、第２メサ領域４２内の表面層およびトレンチ２４の底部にそれぞれＰ型の第１チャネル領域４３、Ｐ型の第２チャネル領域４４および拡張Ｎドレイン領域２５を形成する。バッファ酸化膜６１を除去した後、トレンチ２４の内部に第１ゲート酸化膜２６および第２ゲート酸化膜２７となる酸化膜を形成し、さらにその内側に第１ゲート電極２８と第２ゲート電極２９を形成する（図１４）。そして、図示省略するが、マスク６０を除去し、シャドウ酸化を行って、シャドウ酸化膜を形成した後、図７の工程へ進む。
また、図７の工程に代えて、図１５の工程を行ってもよい。すなわち、図６の工程に続いて、基板表面におけるＰ型半導体基板２１とＮ型ウェル領域２２とＰ型の第２チャネル領域４４の境界部分の上に、マスク６２を被せ、第１ゲート電極２８と第２ゲート電極２９をマスクとしてトレンチ２４の底面、Ｐ型の第１チャネル領域４３の表面層およびＰ型の第２チャネル領域４４の表面層にＰ型不純物として例えばボロン（Ｂ11）をイオン注入する（図１５）。そして、マスク６２を除去し、図８の工程へ進む。
図１５の工程を行う場合には、Ｐ型の第１チャネル領域４３およびＰ型の第２チャネル領域４４の濃度は、図４と図１５の両工程におけるＰ型不純物のイオン注入量によって制御される。図１５の工程を行うことによって、微細化したときにマスクずれの精度を懸念することなく、イオン注入を行うことができるので、製造プロセスが簡便となる。
さらに、図７の工程に代えて、図１６と図１７の工程を行ってもよいし、図１５の工程に代えて、図１８と図１９の工程を行ってもよい。つまり、図７または図１５の工程では、Ｐ型不純物のイオン注入角度は、鉛直方向（０度）である。それに対して、図１６と図１７の工程、または図１８と図１９の工程では、斜めイオン注入法を適用しており、Ｐ型不純物のイオン注入角度が鉛直方向から傾いている。
この斜めイオン注入法においては、イオン注入を行う際のチルト面とトレンチ２４の側壁面に平行な面とのなす角度をθとすると、θ＝±θ1（ただし、θ1＞０）でイオン注入を行う。その際、θ1が、次の（１）式を満たすようにする。ただし、Ｄtは、トレンチ２４の深さであり、ＬGGは、第１ゲート電極２８と第２ゲート電極２９との間隔である。
０＜ｔａｎθ1≦ＬGG／（２・Ｄt） ・・・（１）
そして、図１６または図１８に示す正方向の斜めイオン注入工程では、θ＝＋θ1の角度でイオン注入を行い、図１７または図１９に示す負方向の斜めイオン注入工程では、正方向のときと同じ濃度で、θ＝−θ1の角度でイオン注入を行うのが好ましい。このようにすれば、Ｐ型フローティング領域４５のプロファイルがトレンチ２４の中心線に対して左右対称になるので、第１ソース電極３５から第２ソース電極３６へ電流が流れるときと、その逆のときとで、同じオン・オフ特性が得られるからである。
実施の形態１によれば、トレンチ２４の側壁にトランジスタが形成されるので、単位面積あたりのチャネル幅を増やすことができる。従って、集積度を高くすることができるとともに、単位面積あたりのオン抵抗を低減させることができる。また、トレンチ２４の底部における電界が緩和されることによって、電子の捕獲による拡張Ｎドレイン領域２５の空乏化を抑制することができるので、オン電流が安定し、信頼性が向上する。さらに、従来の製造プロセスに、Ｐ型フローティング領域４５を形成するためのイオン注入工程と熱拡散工程を追加するだけで図１に示す半導体装置が得られるので、トレンチ底面にＬＯＣＯＳ酸化膜を形成してトレンチ底部における電界を緩和する構成に比べて、製造プロセスが簡便である。
実施の形態２．
図２０は、本発明の実施の形態２にかかる半導体装置の構成を示す断面図である。図２０に示すように、実施の形態２の半導体装置は、図１に示す実施の形態１の半導体装置において、次のように読み替えたものである。第１ゲート酸化膜２６、第２ゲート酸化膜２７、第１ゲート電極２８および第２ゲート電極２９をそれぞれゲート酸化膜７６、フィールド酸化膜７７、ゲート電極７８およびフィールド電極７９と読み替える。
また、Ｎ+型の第１ソース領域３１およびＰ+型の第１ソース領域３２をそれぞれＮ+型ソース領域８１およびＰ+型ソース領域８２と読み替える。また、Ｎ+型の第２ソース領域３３およびＰ+型の第２ソース領域３４をともにＮ+型ドレイン領域８３と読み替える。つまり、実施の形態２では、第２メサ領域４２の表面層には、Ｎ+型ドレイン領域８３が設けられており、Ｐ型の領域はない。
また、第１ソース電極３５および第２ソース電極３６をそれぞれソース電極８５およびドレイン電極８６と読み替える。また、Ｐ型の第１チャネル領域４３およびＰ型の第２チャネル領域４４をそれぞれＰ型チャネル領域９３およびＮ型ドレイン領域９４と読み替える。その他の構成については、実施の形態１と同様であるので、詳細な説明を省略する。実施の形態２の半導体装置では、ドレイン電極８６からソース電極８５へ向かう一方向に電流が流れる。
図２０に示す半導体装置において、Ｐ型フローティング領域４５の濃度を最適化し、ソース電極８５とゲート電極７８を接地電位とし、ドレイン電極８６とフィールド電極７９に耐圧未満の高電圧を印加して信頼性試験を行うと、トレンチ底面での電界が緩和される。従って、実施の形態１と同様に、オーバーラップ部分における電界が緩和され、トレンチ底部の薄い絶縁膜に電子が捕獲されることによる拡張Ｎドレイン領域２５の空乏化を抑制することができるので、オン電流が安定し、信頼性が向上する。
次に、図２０に示す半導体装置の製造プロセスについて図３および図２１〜図２９を参照しながら説明する。図３および図２１〜図２９は、工程順に製造段階の半導体装置の要部を示す縦断面図である。まず、実施の形態１と同様にして、Ｐ型半導体基板２１の表面層にＮ型ウェル領域２２を形成し、マスク５１によりトレンチ２４を形成する（図３）。
マスク５１を除去した後、バッファ酸化を行って、バッファ酸化膜１０１を形成する。そして、トレンチ２４の内部と第２メサ領域４２の上にマスク１０２を被せ、第１メサ領域４１の表面層にＰ型不純物として例えばボロン（Ｂ11）をイオン注入する（図２１）。マスク１０２を除去した後、トレンチ２４の内部と第１メサ領域４１の上と、基板表面におけるＰ型半導体基板２１とＮ型ウェル領域２２の境界部分の上に、マスク１０３を被せ、第２メサ領域４２の表面層にＮ型不純物として例えばリン（Ｐ31）をイオン注入する（図２２）。
マスク１０３を除去した後、第１メサ領域４１と第２メサ領域４２の上にマスク１０４を被せ、トレンチ２４の底面にＮ型不純物として例えばリン（Ｐ31）をイオン注入する（図２３）。マスク１０４を除去した後、熱拡散を行って、第１メサ領域４１内の表面層、第２メサ領域４２内の表面層およびトレンチ２４の底部にそれぞれＰ型チャネル領域９３、Ｎ型ドレイン領域９４および拡張Ｎドレイン領域２５を形成する。バッファ酸化膜１０１を除去した後、トレンチ２４の内部にゲート酸化膜７６およびフィールド酸化膜７７となる酸化膜を形成し、さらにその内側にゲート電極７８とフィールド電極７９を形成する。そして、シャドウ酸化を行って、シャドウ酸化膜１０５を形成する（図２４）。
次いで、第１メサ領域４１と第２メサ領域４２の上にマスク１０６を被せ、ゲート電極７８とフィールド電極７９をマスクとしてトレンチ２４の底面にのみＰ型不純物として例えばボロン（Ｂ11）をイオン注入する（図２５）。マスク１０６を除去した後、熱拡散を行って、拡張Ｎドレイン領域２５内のトレンチ２４の底部にＰ型フローティング領域４５を形成する（図２６）。
ここで、ゲート電極７８とフィールド電極７９をマスクとするのは、図２６に示すように、Ｐ型フローティング領域４５と拡張Ｎドレイン領域２５との接合端のマージンＬdf1およびＬdf2を確保し、Ｐ型フローティング領域４５がＰ型チャネル領域９３とつながらないようにするためである。また、Ｐ型フローティング領域４５の両端がゲート電極７８およびフィールド電極７９の下側にまで伸びてオーバーラップ部分に重なるようにするためである。
次いで、第１メサ領域４１と第２メサ領域４２の上にマスク１０７を被せ、第１メサ領域４１の表面層および第２メサ領域４２の表面層に選択的にＮ型不純物として例えば砒素（Ａｓ75）をイオン注入する（図２７）。マスク１０７を除去した後、第１メサ領域４１と第２メサ領域４２の上にマスク１０８を被せ、第１メサ領域４１の表面層に選択的にＰ型不純物として例えばボロン（Ｂ11）をイオン注入する（図２８）。
マスク１０８を除去した後、熱拡散を行って、Ｐ型チャネル領域９３（第１メサ領域４１）の表面層にＮ+型ソース領域８１とＰ+型ソース領域８２を形成するとともに、Ｎ型ドレイン領域９４（第２メサ領域４２）の表面層にＮ+型ドレイン領域８３を形成する。続いて、基板全体に層間絶縁膜３０を堆積し、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学機械研磨）などにより層間絶縁膜３０を平坦化する（図２９）。
最後に、層間絶縁膜３０にコンタクトホールを開口し、Ｎ+型ソース領域８１とＰ+型ソース領域８２に電気的に接続するソース電極８５を形成するとともに、Ｎ+型ドレイン領域８３に電気的に接続するドレイン電極８６を形成する。これによって、図２０に示す半導体装置が完成する。
なお、図３および図２１〜図２４の工程に代えて、図３０〜図３３の工程を行ってもよい。まず、Ｐ型半導体基板２１の表面層にＮ型ウェル領域２２を形成する。そして、基板表面にバッファ酸化膜１０９を形成する。続いて、第２メサ領域となる領域上に、マスク１１０を被せ、第１メサ領域となる領域にＰ型不純物として例えばボロン（Ｂ11）をイオン注入する（図３０）。なお、図２９の工程の前に図３０の工程を行ってもよい。
次いで、第１メサ領域となる領域上に、マスク１１１を被せ、第２メサ領域となる領域にＮ型不純物として例えばリン（Ｐ31）をイオン注入する（図３１）。バッファ酸化膜１０９およびマスク１１１を除去した後、基板表面に例えば酸化膜からなるマスク１１２を形成し、トレンチエッチングを行って、Ｎ型ウェル領域２２の表面層にトレンチ２４を形成する。続いて、バッファ酸化を行って、トレンチ２４の内部にバッファ酸化膜１１３を形成する。そして、トレンチ２４の底面にＮ型不純物として例えばリン（Ｐ31）をイオン注入する（図３２）。
次いで、熱拡散を行って、第１メサ領域４１内の表面層、第２メサ領域４２内の表面層およびトレンチ２４の底部にそれぞれＰ型チャネル領域９３、Ｎ型ドレイン領域９４および拡張Ｎドレイン領域２５を形成する。バッファ酸化膜１１３を除去した後、トレンチ２４の内部にゲート酸化膜７６およびフィールド酸化膜７７となる酸化膜を形成し、さらにその内側にゲート電極７８とフィールド電極７９を形成する（図３３）。そして、図示省略するが、マスク１１２を除去し、シャドウ酸化を行って、シャドウ酸化膜を形成した後、図２５の工程へ進む。
また、図２５の工程に代えて、図３４の工程を行ってもよい。すなわち、図２４の工程に続いて、第２メサ領域４２の上に、マスク１１４を被せ、ゲート電極７８とフィールド電極７９をマスクとしてトレンチ２４の底面およびＰ型チャネル領域９３の表面層にＰ型不純物として例えばボロン（Ｂ11）をイオン注入する（図３４）。そして、マスク１１４を除去し、図２６の工程へ進む。
図３４の工程を行う場合には、Ｐ型チャネル領域９３の濃度は、図２１と図３４の両工程におけるＰ型不純物のイオン注入量によって制御される。図３４の工程を行うことによって、微細化したときにマスクずれの精度を懸念することなく、イオン注入を行うことができるので、製造プロセスが簡便となる。
さらに、図２５の工程に代えて、図３５と図３６の工程を行ってもよいし、図３４の工程に代えて、図３７と図３８の工程を行ってもよい。つまり、図２５または図３４の工程では、Ｐ型不純物のイオン注入角度は、鉛直方向（０度）である。それに対して、図３５と図３６の工程、または図３７と図３８の工程では、斜めイオン注入法を適用しており、Ｐ型不純物のイオン注入角度が鉛直方向から傾いている。
この斜めイオン注入法においては、実施の形態１と同様に、θ＝±θ1（ただし、θ1＞０）でイオン注入を行う。その際、θ1が、次の（２）式を満たすようにする。ただし、ＬFGは、ゲート電極７８とフィールド電極７９との間隔である。
０＜ｔａｎθ1≦ＬFG／（２・Ｄt） ・・・（２）
そして、図３５または図３７に示す正方向と、図３６または図３８に示す負方向とで対称にイオン注入を行うのが好ましい。このようにすれば、どのトレンチストライプ断面をとってもＰ型フローティング領域４５のプロファイルが同じになるので、デバイス特性のばらつきが小さくなるからである。実施の形態２によれば、実施の形態１と同様の効果が得られる。
実施の形態３．
図３９は、本発明の実施の形態３にかかる半導体装置の構成を示す断面図である。図３９に示すように、実施の形態３の半導体装置は、図１に示す実施の形態１の半導体装置において、Ｐ型フローティング領域４５を複数、例えば２つのＰ型フローティング領域４６，４７に分割し、トレンチ２４の底部の中央部にＰ型フローティング領域がないようにしたものである。これらＰ型フローティング領域４６，４７は、Ｐ型の第１チャネル領域４３およびＰ型の第２チャネル領域４４の両方から離れている。
また、一方のＰ型フローティング領域４６は、素子の上方から見て、第１ゲート電極２８と層間絶縁膜３０の界面が拡張Ｎドレイン領域２５と重なるオーバーラップ部分に、さらに重なるように形成されている。他方のＰ型フローティング領域４７は、素子の上方から見て、第２ゲート電極２９と層間絶縁膜３０の界面が拡張Ｎドレイン領域２５と重なるオーバーラップ部分に、さらに重なるように形成されている。その他の構成については、実施の形態１と同様であるので、詳細な説明を省略する。
実施の形態３では、実施の形態１と同様に、オーバーラップ部分の電界緩和によってオン電流が安定し、信頼性が向上するのに加えて、実施の形態１よりもオン抵抗を低くすることができる。その理由は、次の通りである。実施の形態１では、図４０に示すように、Ｐ型フローティング領域４５が、トレンチ２４の底面と拡張Ｎドレイン領域２５の界面のほぼ全面を被っているため、オン電流は拡張Ｎドレイン領域２５の高抵抗バルク領域（図中、Ｒ１で示す部分）を流れることになる。
それに対して、実施の形態３では、図４１に示すように、Ｐ型フローティング領域４６，４７が分割されているので、拡張Ｎドレイン領域２５の一部がトレンチ２４の底面に接する。このため、拡張Ｎドレイン領域２５の抵抗成分として、高抵抗バルク領域の抵抗Ｒ１に並列な抵抗成分Ｒ２が生じることになり、拡張Ｎドレイン領域２５のドリフト抵抗がＲ１よりも低くなる。従って、実施の形態３の方が、実施の形態１よりもオン抵抗が低くなる。
次に、図３９に示す半導体装置の製造プロセスについて図４２〜図４４を参照しながら説明する。図４２〜図４４は、工程順に製造段階の半導体装置の要部を示す縦断面図である。まず、実施の形態１と同様に、図３〜図６の工程を行う。次いで、第１メサ領域４１と第２メサ領域４２の上にマスク５６を被せ、第１ゲート電極２８と第２ゲート電極２９をマスクとしてトレンチ２４の底面にのみＰ型不純物として例えばボロン（Ｂ11）を斜めイオン注入する（図４２、図４３）。
次いで、マスク５６を除去した後、熱拡散を行って、拡張Ｎドレイン領域２５内のトレンチ２４の底部にＰ型フローティング領域４６，４７を形成する（図４４）。これ以降は、実施の形態１と同様に、図９〜図１１の工程を行い、第１ソース電極３５と第２ソース電極３６を形成する。
図４２および図４３の斜めイオン注入工程では、θ＝±θ1（ただし、θ1＞０）でイオン注入を行う。その際、θ1が、次の（３）式を満たすようにする。なお、マスク５６の厚みはシャドウ効果に寄与しないものとする。
ＬGG／（２・Ｄt）＜ｔａｎθ1≦ＬGG／Ｄt ・・・（３）
（３）式を満たす必要があるのは以下の理由による。ｔａｎθ1≦ＬGG／（２・Ｄt）となるθ1で斜めイオン注入を行うと、図１６および図１７のようになり、２つのＰ型フローティング領域４６，４７がトレンチ２４の底面でつながってしまうからである。また、ｔａｎθ1＞ＬGG／Ｄtとなるθ1で斜めイオン注入を行うと、シャドウ効果によりトレンチ２４の底面にＰ型不純物が到達しないため、Ｐ型フローティング領域４６，４７を形成することができないからである。
実施の形態３によれば、実施の形態１と同様の効果が得られる。また、シャドウ効果を利用してＰ型フローティング領域４６，４７を形成することができるので、Ｐ型フローティング領域４６，４７を分けて形成するためにトレンチ２４の底面にマスクを形成する必要がない。従って、製造プロセスが簡便となる。なお、拡張Ｎドレイン領域２５の内部にＰ型フローティング領域を３個以上形成してもよい。
実施の形態４．
図４５は、本発明の実施の形態４にかかる半導体装置の構成を示す断面図である。図４５に示すように、実施の形態４の半導体装置は、図２０に示す実施の形態２の半導体装置において、実施の形態３と同様に、Ｐ型フローティング領域４５を複数、例えば２つのＰ型フローティング領域４６，４７に分割し、トレンチ２４の底部の中央部にＰ型フローティング領域がないようにしたものである。
一方のＰ型フローティング領域４６は、素子の上方から見て、ゲート電極７８と層間絶縁膜３０の界面が拡張Ｎドレイン領域２５と重なるオーバーラップ部分に、さらに重なるように形成されている。他方のＰ型フローティング領域４７は、素子の上方から見て、フィールド電極７９と層間絶縁膜３０の界面が拡張Ｎドレイン領域２５と重なるオーバーラップ部分に、さらに重なるように形成されている。
その他の構成については、実施の形態２と同様であるので、詳細な説明を省略する。実施の形態４では、実施の形態２よりもオン抵抗を低くすることができる。その理由は、実施の形態３で説明した通りである。
次に、図４５に示す半導体装置の製造プロセスについて図４６〜図４８を参照しながら説明する。図４６〜図４８は、工程順に製造段階の半導体装置の要部を示す縦断面図である。まず、実施の形態２と同様に、図３および図２１〜図２４の工程を行う。次いで、第１メサ領域４１と第２メサ領域４２の上にマスク１０６を被せ、ゲート電極７８とフィールド電極７９をマスクとしてトレンチ２４の底面にのみＰ型不純物として例えばボロン（Ｂ11）を斜めイオン注入する（図４６、図４７）。
次いで、マスク１０６を除去した後、熱拡散を行って、拡張Ｎドレイン領域２５内のトレンチ２４の底部にＰ型フローティング領域４６，４７を形成する（図４８）。これ以降は、実施の形態２と同様に、図２７〜図２９の工程を行い、ソース電極８５とドレイン電極８６を形成する。
図４６および図４７の斜めイオン注入工程では、θ＝±θ1（ただし、θ1＞０）でイオン注入を行う。その際、θ1が、次の（４）式を満たすようにする。（４）式を満たす必要がある理由は、実施の形態３で説明した通りである。なお、マスク１０６の厚みはシャドウ効果に寄与しないものとする。
ＬFG／（２・Ｄt）＜ｔａｎθ1≦ＬFG／Ｄt ・・・（４）
実施の形態４によれば、実施の形態２と同様の効果が得られる。また、実施の形態３と同様に、シャドウ効果を利用してＰ型フローティング領域４６，４７を形成するので、製造プロセスが簡便となる。なお、拡張Ｎドレイン領域２５の内部にＰ型フローティング領域を３個以上形成してもよい。
実施の形態５．
実施の形態５は、図１に示す実施の形態１の半導体装置の別の製造方法である。実施の形態５の製造プロセスについて図４９および図５０を参照しながら説明する。図４９および図５０は、工程順に製造段階の半導体装置の要部を示す縦断面図である。
まず、実施の形態１と同様に、図１２〜図１４の工程を行う。次いで、第１メサ領域４１と第２メサ領域４２の上にマスク６０を被せたまま、第１ゲート電極２８と第２ゲート電極２９をマスクとしてトレンチ２４の底面にのみＰ型不純物として例えばボロン（Ｂ11）をイオン注入する（図４９）。次いで、熱拡散を行って、拡張Ｎドレイン領域２５内のトレンチ２４の底部にＰ型フローティング領域４５を形成する（図５０）。これ以降は、実施の形態１と同様に、図９〜図１１の工程を行い、第１ソース電極３５と第２ソース電極３６を形成する。図示省略するが、図９の工程へ進む前にマスク６０を除去し、シャドウ酸化を行って、シャドウ酸化膜を形成する。
なお、図４９の工程では、Ｐ型不純物のイオン注入角度は、鉛直方向（０度）であるが、斜めイオン注入法を適用してもよい。この斜めイオン注入法においては、θ＝±θ1（ただし、θ1＞０）でイオン注入を行う。その際、次の（５）式または（６）式を満たすようにする。ただし、Ｔ1は、マスク６０の厚さであり、Ｔ2は、第１ゲート酸化膜２６と第１ゲート電極２８、または第２ゲート酸化膜２７と第２ゲート電極２９の厚さの和である。
Ｔ1≦（Ｄt・Ｔ2）／ＬGG
のとき、
０＜ｔａｎθ1≦ＬGG／（２・Ｄt） ・・・（５）
Ｔ1＞（Ｄt・Ｔ2）／ＬGG
のとき、
０＜ｔａｎθ≦（２・Ｔ2＋ＬGG）／｛２・（Ｔ1＋Ｄt）｝ ・・・（６）
実施の形態５によれば、実施の形態１と同様の効果が得られる。また、マスク６０を残したままＰ型フローティング領域４５を形成するためのイオン注入を行うことによって、図７のようにイオン注入を行う前にマスク５６を形成する必要がないので、製造プロセスが簡便となる。
実施の形態６．
実施の形態６は、図２０に示す実施の形態２の半導体装置の別の製造方法である。実施の形態６の製造プロセスについて図５１および図５２を参照しながら説明する。図５１および図５２は、工程順に製造段階の半導体装置の要部を示す縦断面図である。
まず、実施の形態２と同様に、図３０〜図３３の工程を行う。次いで、第１メサ領域４１と第２メサ領域４２の上にマスク１１２を被せたまま、ゲート電極７８とフィールド電極７９をマスクとしてトレンチ２４の底面にのみＰ型不純物として例えばボロン（Ｂ11）をイオン注入する（図５１）。次いで、熱拡散を行って、拡張Ｎドレイン領域２５内のトレンチ２４の底部にＰ型フローティング領域４５を形成する（図５２）。これ以降は、実施の形態２と同様に、図２７〜図２９の工程を行い、ソース電極８５とドレイン電極８６を形成する。図示省略するが、図２７の工程へ進む前にマスク１１２を除去し、シャドウ酸化を行って、シャドウ酸化膜を形成する。
なお、図５１の工程では、Ｐ型不純物のイオン注入角度は、鉛直方向（０度）であるが、斜めイオン注入法を適用してもよい。この斜めイオン注入法においては、θ＝±θ1（ただし、θ1＞０）でイオン注入を行う。その際、次の（７）式または（８）式を満たすようにする。ただし、Ｔ1は、マスク１１２の厚さであり、Ｔ2は、ゲート酸化膜７６とゲート電極７８、またはフィールド酸化膜７７とフィールド電極７９の厚さの和である。
Ｔ1≦（Ｄt・Ｔ2）／ＬFG
のとき、
０＜ｔａｎθ≦ＬFG／（２・Ｄt） ・・・（７）
Ｔ1＞（Ｄt・Ｔ2）／ＬFG
のとき、
０＜ｔａｎθ≦（２・Ｔ2＋ＬFG）／｛２・（Ｔ1＋Ｄt）｝ ・・・（８）
実施の形態６によれば、実施の形態２と同様の効果が得られる。また、マスク１１２を残したままＰ型フローティング領域４５を形成するためのイオン注入を行うことによって、図２５のようにイオン注入を行う前にマスク１０６を形成する必要がないので、製造プロセスが簡便となる。
実施の形態７．
実施の形態７は、図３９に示す実施の形態３の半導体装置の別の製造方法である。実施の形態７の製造プロセスについて図５３〜図５５を参照しながら説明する。図５３〜図５５は、工程順に製造段階の半導体装置の要部を示す縦断面図である。
まず、実施の形態１または５と同様に、図１２〜図１４の工程を行う。次いで、第１メサ領域４１と第２メサ領域４２の上にマスク６０を被せたまま、第１ゲート電極２８と第２ゲート電極２９をマスクとしてトレンチ２４の底面にのみＰ型不純物として例えばボロン（Ｂ11）を斜めイオン注入する（図５３、図５４）。次いで、熱拡散を行って、拡張Ｎドレイン領域２５内のトレンチ２４の底部にＰ型フローティング領域４６，４７を形成する（図５５）。これ以降は、実施の形態１と同様に、図９〜図１１の工程を行い、第１ソース電極３５と第２ソース電極３６を形成する。図示省略するが、図９の工程へ進む前にマスク６０を除去し、シャドウ酸化を行って、シャドウ酸化膜を形成する。
図５３および図５４の斜めイオン注入工程では、θ＝≦θ1（ただし、θ1＞０）でイオン注入を行う。その際、次の（９）式または（１０）式を満たすようにする。ただし、Ｔ1は、マスク６０の厚さであり、Ｔ2は、第１ゲート酸化膜２６と第１ゲート電極２８、または第２ゲート酸化膜２７と第２ゲート電極２９の厚さの和である。
Ｔ1≦（Ｄt・Ｔ2）／ＬGG
のとき、
ＬGG／（２・Ｄt）＜ｔａｎθ1≦ＬGG／Ｄt ・・・（９）
Ｔ1＞（Ｄt・Ｔ2）／ＬGG
のとき、
（２・Ｔ2＋ＬGG）／｛２・（Ｔ1＋Ｄt）｝＜ｔａｎθ1≦（２・Ｔ2＋ＬGG）／（Ｔ1＋Ｄt） ・・・（１０）
（９）式は、マスク６０の厚さＴ1が薄く、マスク６０がシャドウ効果に寄与しない場合に対応している。一方、（１０）式は、マスク６０の厚さＴ1が厚く、マスク６０がシャドウ効果に寄与する場合に対応している。
実施の形態７によれば、実施の形態３と同様の効果が得られる。また、マスク６０を残したままＰ型フローティング領域４６，４７を形成するためのイオン注入を行うことによって、図４２のようにイオン注入を行う前にマスク５６を形成する必要がないので、製造プロセスが簡便となる。なお、拡張Ｎドレイン領域２５の内部にＰ型フローティング領域を３個以上形成してもよい。
実施の形態８．
実施の形態８は、図４５に示す実施の形態４の半導体装置の別の製造方法である。実施の形態８の製造プロセスについて図５６〜図５８を参照しながら説明する。図５６〜図５８は、工程順に製造段階の半導体装置の要部を示す縦断面図である。
まず、実施の形態２または６と同様に、図３０〜図３３の工程を行う。次いで、第１メサ領域４１と第２メサ領域４２の上にマスク１１２を被せたまま、ゲート電極７８とフィールド電極７９をマスクとしてトレンチ２４の底面にのみＰ型不純物として例えばボロン（Ｂ11）を斜めイオン注入する（図５６、図５７）。次いで、熱拡散を行って、拡張Ｎドレイン領域２５内のトレンチ２４の底部にＰ型フローティング領域４６，４７を形成する（図５８）。これ以降は、実施の形態２と同様に、図２７〜図２９の工程を行い、ソース電極８５とドレイン電極８６を形成する。図示省略するが、図２７の工程へ進む前にマスク１１２を除去し、シャドウ酸化を行って、シャドウ酸化膜を形成する。
図５６および図５７の斜めイオン注入工程では、θ＝±θ1（ただし、θ1＞０）でイオン注入を行う。その際、次の（１１）式または（１２）式を満たすようにする。ただし、Ｔ1は、マスク１１２の厚さであり、Ｔ2は、ゲート酸化膜７６とゲート電極７８、またはフィールド酸化膜７７とフィールド電極７９の厚さの和である。
Ｔ1≦（Ｄt・Ｔ2）／ＬFG
のとき、
ＬFG／（２・Ｄt）＜ｔａｎθ1≦ＬFG／Ｄt ・・・（１１）
Ｔ1＞（Ｄt・Ｔ2）／ＬFG
のとき、
（２・Ｔ2＋ＬFG）／｛２・（Ｔ1＋Ｄt）｝＜ｔａｎθ1≦（２・Ｔ2＋ＬFG）／（Ｔ1＋Ｄt） ・・・（１２）
（１１）式は、マスク１１２の厚さＴ1が薄く、マスク１１２がシャドウ効果に寄与しない場合に対応している。一方、（１２）式は、マスク１１２の厚さＴ1が厚く、マスク１１２がシャドウ効果に寄与する場合に対応している。
実施の形態８によれば、実施の形態４と同様の効果が得られる。また、マスク１１２を残したままＰ型フローティング領域４６，４７を形成するためのイオン注入を行うことによって、図４６のようにイオン注入を行う前にマスク１０６を形成する必要がないので、製造プロセスが簡便となる。なお、拡張Ｎドレイン領域２５の内部にＰ型フローティング領域を３個以上形成してもよい。
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態１〜８において、ウェル領域２２の導電性をＰ型にしてもよい。その場合、実施の形態１、３、５または７においては、半導体基板２１の導電性をＮ型にするのが望ましい。その理由は、半導体基板２１とウェル領域２２がともにＰ型であると、Ｐ型の第１チャネル領域４３および第２チャネル領域４４とＰ型半導体基板２１とが同電位となるため、第１ソース電極３５と第２ソース電極３６が同電位となり、双方向のＭＯＳＦＥＴとして機能しなくなるからである。ただし、第１メサ領域４１を挟む２つの拡張Ｎドレイン領域２５が電気的に接続されるような構成であれば、半導体基板２１の導電性がＰ型であってもよい。
また、実施の形態１〜８において、半導体基板２１の導電性は、Ｐ型、Ｎ型のいずれでもよい。さらに、実施の形態１〜８において、すべての半導体の導電性を反転させてもよい。
以上のように、本発明にかかる半導体装置およびその製造方法は、高耐圧で大電流を制御する集積回路に適する低オン抵抗のパワーＭＯＳＦＥＴに有用であり、特に、スイッチング電源用ＩＣ、自動車パワー系駆動用ＩＣ、フラットパネルディスプレイ駆動用ＩＣなどに集積されるパワーＭＯＳＦＥＴに適している。
本発明の実施の形態１にかかる半導体装置の構成を示す断面図である。 図１に示す半導体装置の電界分布を説明する断面図である。 本発明の実施の形態１にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態１にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態１にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態１にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態１にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態１にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態１にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態１にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態１にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態１にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態１にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態１にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態１にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態１にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態１にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態１にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態１にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態２にかかる半導体装置の構成を示す断面図である。 本発明の実施の形態２にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態２にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態２にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態２にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態２にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態２にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態２にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態２にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態２にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態２にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態２にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態２にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態２にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態２にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態２にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態２にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態２にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態２にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態３にかかる半導体装置の構成を示す断面図である。 図１に示す半導体装置のドリフト抵抗を説明する断面図である。 図３９に示す半導体装置のドリフト抵抗を説明する断面図である。 本発明の実施の形態３にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態３にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態３にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態４にかかる半導体装置の構成を示す断面図である。 本発明の実施の形態４にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態４にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態４にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態５にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態５にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態６にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態６にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態７にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態７にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態７にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態８にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態８にかかる半導体装置の製造段階における要部を示す縦断面図である。 本発明の実施の形態８にかかる半導体装置の製造段階における要部を示す縦断面図である。 従来のトレンチ構造を適用した横型パワー素子の一例を示す断面図である。 従来のトレンチ構造を適用した横型パワー素子の他の例を示す断面図である。 図５９に示す横型パワー素子の電界分布を説明する断面図である。
符号の説明
２１ 半導体基板
２２ ウェル領域
２４ トレンチ
２５，８３，９４ ドレイン領域
２６，２７，７６ ゲート絶縁膜
２８，２９，７８ ゲート電極
３０ 層間絶縁膜
３１，３３，８１ ソース領域
３５，３６，８５ ソース電極
４１ 第１メサ領域
４２ 第２メサ領域
４３，４４，９３ チャネル領域
４５ フローティング領域
７７ フィールド酸化膜
７９ フィールド電極
８６ ドレイン電極


Claims (24)

  1. 半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第１メサ領域と第２メサ領域に分割され、かつ第１メサ領域と第２メサ領域が交互に配置され、第１メサ領域および第２メサ領域で電流の引き出しを行う半導体装置であって、
    半導体基板の表面層に形成されたウェル領域と、
    前記ウェル領域内で、前記ウェル領域内に形成されたトレンチの底部に設けられた第１導電型のドレイン領域と、
    第１メサ領域の表面層に設けられた第１導電型の第１ソース領域と、
    前記第１ソース領域と前記ドレイン領域の間の前記第１メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記第１ソース領域および前記ドレイン領域の両方に接する第２導電型の第１チャネル領域と、
    前記第１チャネル領域に沿って前記トレンチの側壁に設けられた第１ゲート絶縁膜と、
    前記第１ゲート絶縁膜に沿って前記トレンチの内側に設けられた第１ゲート電極と、
    第２メサ領域の表面層に設けられた第１導電型の第２ソース領域と、
    前記第２ソース領域と前記ドレイン領域の間の前記第２メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記第２ソース領域および前記ドレイン領域の両方に接する第２導電型の第２チャネル領域と、
    前記第２チャネル領域に沿って前記トレンチの側壁に設けられた第２ゲート絶縁膜と、
    前記第２ゲート絶縁膜に沿って前記トレンチの内側に設けられた第２ゲート電極と、
    前記ドレイン領域内で、前記トレンチの底部に設けられ、かつ前記第１チャネル領域および前記第２チャネル領域の両方から離れるとともに、上方から見て前記第１ゲート電極および前記第２ゲート電極の両方に重なる第２導電型のフローティング領域と、
    前記第１ソース領域に電気的に接続する第１ソース電極と、
    前記第２ソース領域に電気的に接続する第２ソース電極と、
    を備えることを特徴とする半導体装置。
  2. 半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第１メサ領域と第２メサ領域に分割され、かつ第１メサ領域と第２メサ領域が交互に配置され、第１メサ領域でソース電流の引き出しを行い、第２メサ領域でドレイン電流の引き出しを行う半導体装置であって、
    半導体基板の表面層に形成されたウェル領域と、
    前記ウェル領域内で、前記ウェル領域内に形成されたトレンチの底部に設けられた第１導電型の第１ドレイン領域と、
    第１メサ領域の表面層に設けられた第１導電型のソース領域と、
    前記ソース領域と前記第１ドレイン領域の間の前記第１メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記ソース領域および前記第１ドレイン領域の両方に接する第２導電型のチャネル領域と、
    前記チャネル領域に沿って前記トレンチの側壁に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜に沿って前記トレンチの内側に設けられたゲート電極と、
    第２メサ領域の表面層に設けられた第１導電型の第２ドレイン領域と、
    前記第２ドレイン領域と前記第１ドレイン領域の間の前記第２メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記第２ドレイン領域および前記第１ドレイン領域の両方に接する第１導電型の第３ドレイン領域と、
    前記第３ドレイン領域に沿って前記トレンチの側壁に設けられたフィールド絶縁膜と、
    前記フィールド絶縁膜に沿って前記トレンチの内側に設けられたフィールド電極と、
    前記第１ドレイン領域内で、前記トレンチの底部に設けられ、かつ前記チャネル領域および前記第３ドレイン領域の両方から離れるとともに、上方から見て前記ゲート電極および前記フィールド電極の両方に重なる第２導電型のフローティング領域と、
    前記ソース領域に電気的に接続するソース電極と、
    前記第２ドレイン領域に電気的に接続する第２ドレイン電極と、
    を備えることを特徴とする半導体装置。
  3. 半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第１メサ領域と第２メサ領域に分割され、かつ第１メサ領域と第２メサ領域が交互に配置され、第１メサ領域および第２メサ領域で電流の引き出しを行う半導体装置であって、
    半導体基板の表面層に形成されたウェル領域と、
    前記ウェル領域内で、前記ウェル領域内に形成されたトレンチの底部に設けられた第１導電型のドレイン領域と、
    第１メサ領域の表面層に設けられた第１導電型の第１ソース領域と、
    前記第１ソース領域と前記ドレイン領域の間の前記第１メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記第１ソース領域および前記ドレイン領域の両方に接する第２導電型の第１チャネル領域と、
    前記第１チャネル領域に沿って前記トレンチの側壁に設けられた第１ゲート絶縁膜と、
    前記第１ゲート絶縁膜に沿って前記トレンチの内側に設けられた第１ゲート電極と、
    第２メサ領域の表面層に設けられた第１導電型の第２ソース領域と、
    前記第２ソース領域と前記ドレイン領域の間の前記第２メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記第２ソース領域および前記ドレイン領域の両方に接する第２導電型の第２チャネル領域と、
    前記第２チャネル領域に沿って前記トレンチの側壁に設けられた第２ゲート絶縁膜と、
    前記第２ゲート絶縁膜に沿って前記トレンチの内側に設けられた第２ゲート電極と、
    前記ドレイン領域内で、前記トレンチの底部に設けられ、かつ前記第１チャネル領域および前記第２チャネル領域の両方から離れるとともに、上方から見て前記第１ゲート電極に重なる第２導電型の第１フローティング領域と、
    前記ドレイン領域内で、前記トレンチの底部に設けられ、かつ前記第１チャネル領域および前記第２チャネル領域の両方から離れるとともに、上方から見て前記第２ゲート電極に重なる第２導電型の第２フローティング領域と、
    前記第１ソース領域に電気的に接続する第１ソース電極と、
    前記第２ソース領域に電気的に接続する第２ソース電極と、
    を備えることを特徴とする半導体装置。
  4. 半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第１メサ領域と第２メサ領域に分割され、かつ第１メサ領域と第２メサ領域が交互に配置され、第１メサ領域でソース電流の引き出しを行い、第２メサ領域でドレイン電流の引き出しを行う半導体装置であって、
    半導体基板の表面層に形成されたウェル領域と、
    前記ウェル領域内で、前記ウェル領域内に形成されたトレンチの底部に設けられた第１導電型の第１ドレイン領域と、
    第１メサ領域の表面層に設けられた第１導電型のソース領域と、
    前記ソース領域と前記第１ドレイン領域の間の前記第１メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記ソース領域および前記第１ドレイン領域の両方に接する第２導電型のチャネル領域と、
    前記チャネル領域に沿って前記トレンチの側壁に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜に沿って前記トレンチの内側に設けられたゲート電極と、
    第２メサ領域の表面層に設けられた第１導電型の第２ドレイン領域と、
    前記第２ドレイン領域と前記第１ドレイン領域の間の前記第２メサ領域内で、前記トレンチの側壁に沿って設けられ、かつ前記第２ドレイン領域および前記第１ドレイン領域の両方に接する第１導電型の第３ドレイン領域と、
    前記第３ドレイン領域に沿って前記トレンチの側壁に設けられたフィールド絶縁膜と、
    前記フィールド絶縁膜に沿って前記トレンチの内側に設けられたフィールド電極と、
    前記第１ドレイン領域内で、前記トレンチの底部に設けられ、かつ前記チャネル領域および前記第３ドレイン領域の両方から離れるとともに、上方から見て前記ゲート電極に重なる第２導電型の第１フローティング領域と、
    前記第１ドレイン領域内で、前記トレンチの底部に設けられ、かつ前記チャネル領域および前記第３ドレイン領域の両方から離れるとともに、上方から見て前記フィールド電極に重なる第２導電型の第２フローティング領域と、
    前記ソース領域に電気的に接続するソース電極と、
    前記第２ドレイン領域に電気的に接続する第２ドレイン電極と、
    を備えることを特徴とする半導体装置。
  5. 前記ウェル領域は第１導電型であることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置。
  6. 前記ウェル領域は第２導電型であることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置。
  7. 前記半導体基板は第１導電型であることを特徴とする請求項１〜６のいずれか一つに記載の半導体装置。
  8. 前記半導体基板は第２導電型であることを特徴とする請求項１〜６のいずれか一つに記載の半導体装置。
  9. 半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第１メサ領域と第２メサ領域に分割され、かつ第１メサ領域と第２メサ領域が交互に配置され、第１メサ領域および第２メサ領域で電流の引き出しを行う半導体装置を製造するにあたって、
    半導体基板の表面層にウェル領域を形成する工程と、
    前記ウェル領域の表面層にトレンチを形成して、前記半導体基板の表面層を第１メサ領域と第２メサ領域に分割する工程と、
    前記第１メサ領域内の表面層、前記第２メサ領域内の表面層および前記トレンチの底部にそれぞれ第２導電型の第１チャネル領域、第２導電型の第２チャネル領域および第１導電型のドレイン領域の形成を行う工程と、
    前記トレンチの、前記第１チャネル領域に沿う側壁および前記第２チャネル領域に沿う側壁にそれぞれ第１ゲート絶縁膜および第２ゲート絶縁膜を形成する工程と、
    前記第１ゲート絶縁膜および前記第２ゲート絶縁膜に沿って前記トレンチの内側にそれぞれ第１ゲート電極および第２ゲート電極を形成する工程と、
    前記ドレイン領域内の前記トレンチの底部に、前記第１チャネル領域および前記第２チャネル領域の両方から離れるとともに、上方から見て前記第１ゲート電極および前記第２ゲート電極の両方に重なる第２導電型のフローティング領域を、前記第１ゲート電極および前記第２ゲート電極をマスクとして不純物のイオン注入を行うことによって形成する工程と、
    前記第１チャネル領域の表面層および前記第２チャネル領域の表面層にそれぞれ第１導電型の第１ソース領域および第１導電型の第２ソース領域を形成する工程と、
    前記トレンチを層間絶縁膜で埋める工程と、
    前記層間絶縁膜にコンタクトホールを開口し、該コンタクトホールを介して前記第１ソース領域および前記第２ソース領域にそれぞれ電気的に接続する第１ソース電極および第２ソース電極を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  10. 半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第１メサ領域と第２メサ領域に分割され、かつ第１メサ領域と第２メサ領域が交互に配置され、第１メサ領域および第２メサ領域で電流の引き出しを行う半導体装置を製造するにあたって、
    半導体基板の表面層にウェル領域を形成する工程と、
    前記ウェル領域内の表面層に第２導電型のチャネル領域の形成を行う工程と、
    基板表面にトレンチパターンを有するエッチングマスクを形成し、該エッチングマスクを用いて前記ウェル領域の表面層にトレンチを形成して、前記半導体基板の表面層を第１メサ領域と第２メサ領域に分割することによって、前記ウェル領域内に形成される前記チャネル領域の表面層を第１メサ領域における第１チャネル領域と第２メサ領域における第２チャネル領域に分割する工程と、
    前記トレンチの底部に第１導電型のドレイン領域の形成を行う工程と、
    前記トレンチの、前記第１チャネル領域に沿う側壁および前記第２チャネル領域に沿う側壁にそれぞれ第１ゲート絶縁膜および第２ゲート絶縁膜を形成する工程と、
    前記第１ゲート絶縁膜および前記第２ゲート絶縁膜に沿って前記トレンチの内側にそれぞれ第１ゲート電極および第２ゲート電極を形成する工程と、
    前記ドレイン領域内の前記トレンチの底部に、前記第１チャネル領域および前記第２チャネル領域の両方から離れるとともに、上方から見て前記第１ゲート電極および前記第２ゲート電極の両方に重なる第２導電型のフローティング領域を、前記エッチングマスク、前記第１ゲート電極および前記第２ゲート電極をマスクとして不純物のイオン注入を行うことによって形成する工程と、
    前記エッチングマスクを除去した後、前記第１チャネル領域の表面層および前記第２チャネル領域の表面層にそれぞれ第１導電型の第１ソース領域および第１導電型の第２ソース領域を形成する工程と、
    前記トレンチを層間絶縁膜で埋める工程と、
    前記層間絶縁膜にコンタクトホールを開口し、該コンタクトホールを介して前記第１ソース領域および前記第２ソース領域にそれぞれ電気的に接続する第１ソース電極および第２ソース電極を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  11. 半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第１メサ領域と第２メサ領域に分割され、かつ第１メサ領域と第２メサ領域が交互に配置され、第１メサ領域でソース電流の引き出しを行い、第２メサ領域でドレイン電流の引き出しを行う半導体装置を製造するにあたって、
    半導体基板の表面層にウェル領域を形成する工程と、
    前記ウェル領域の表面層にトレンチを形成して、前記半導体基板の表面層を第１メサ領域と第２メサ領域に分割する工程と、
    前記第１メサ領域内の表面層に第２導電型のチャネル領域の形成を行う工程と、
    前記第２メサ領域内の表面層に第１導電型の第１ドレイン領域の形成を行う工程と、
    前記トレンチの底部に第１導電型の第２ドレイン領域の形成を行う工程と、
    前記トレンチの、前記チャネル領域に沿う側壁および前記第１ドレイン領域に沿う側壁にそれぞれゲート絶縁膜およびフィールド絶縁膜を形成する工程と、
    前記ゲート絶縁膜および前記フィールド絶縁膜に沿って前記トレンチの内側にそれぞれゲート電極およびフィールド電極を形成する工程と、
    前記第２ドレイン領域内の前記トレンチの底部に、前記チャネル領域および前記第１ドレイン領域の両方から離れるとともに、上方から見て前記ゲート電極および前記フィールド電極の両方に重なる第２導電型のフローティング領域を、前記ゲート電極および前記フィールド電極をマスクとして不純物のイオン注入を行うことによって形成する工程と、
    前記第１チャネル領域の表面層に第１導電型のソース領域を形成する工程と、
    前記トレンチを層間絶縁膜で埋める工程と、
    前記層間絶縁膜にコンタクトホールを開口し、該コンタクトホールを介して前記ソース領域および前記第１ドレイン領域にそれぞれ電気的に接続するソース電極およびドレイン電極を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  12. 半導体基板の表面層に形成されたトレンチによって該半導体基板の表面層が第１メサ領域と第２メサ領域に分割され、かつ第１メサ領域と第２メサ領域が交互に配置され、第１メサ領域でソース電流の引き出しを行い、第２メサ領域でドレイン電流の引き出しを行う半導体装置を製造するにあたって、
    半導体基板の表面層にウェル領域を形成する工程と、
    前記ウェル領域内の前記第１メサ領域となる領域の表面層に第２導電型のチャネル領域を形成し、前記ウェル領域内の前記第２メサ領域となる領域の表面層に第１導電型の第１ドレイン領域の形成を行う工程と、
    基板表面にトレンチパターンを有するエッチングマスクを形成し、該エッチングマスクを用いて前記ウェル領域の表面層にトレンチを形成して、前記半導体基板の表面層を第１メサ領域と第２メサ領域に分割することによって、第１メサ領域における前記チャネル領域と第２メサ領域における前記第１ドレイン領域を分離する工程と、
    前記トレンチの底部に第１導電型の第２ドレイン領域の形成を行う工程と、
    前記トレンチの、前記チャネル領域に沿う側壁および前記第１ドレイン領域に沿う側壁にそれぞれゲート絶縁膜およびフィールド絶縁膜を形成する工程と、
    前記ゲート絶縁膜および前記フィールド絶縁膜に沿って前記トレンチの内側にそれぞれゲート電極およびフィールド電極を形成する工程と、
    前記第２ドレイン領域内の前記トレンチの底部に、前記チャネル領域および前記第１ドレイン領域の両方から離れるとともに、上方から見て前記ゲート電極および前記フィールド電極の両方に重なる第２導電型のフローティング領域を、前記エッチングマスク、前記ゲート電極および前記フィールド電極をマスクとして不純物のイオン注入を行うことによって形成する工程と、
    前記エッチングマスクを除去した後、前記第１チャネル領域の表面層に第１導電型のソース領域を形成する工程と、
    前記トレンチを層間絶縁膜で埋める工程と、
    前記層間絶縁膜にコンタクトホールを開口し、該コンタクトホールを介して前記ソース領域および前記第１ドレイン領域にそれぞれ電気的に接続するソース電極およびドレイン電極を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  13. 前記トレンチの深さをＤtとし、前記第１ゲート電極と前記第２ゲート電極との間隔をＬGGとし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度をθとすると、
    −ＬGG／（２・Ｄt）≦ｔａｎθ≦ＬGG／（２・Ｄt）
    であることを特徴とする請求項９または１０に記載の半導体装置の製造方法。
  14. 前記トレンチの深さをＤtとし、前記第１ゲート電極と前記第２ゲート電極との間隔をＬGGとし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度をθとすると、
    ＬGG／（２・Ｄt）＜｜ｔａｎθ｜≦ＬGG／Ｄt
    であることを特徴とする請求項９または１０に記載の半導体装置の製造方法。
  15. 前記トレンチの深さをＤtとし、前記第１ゲート電極と前記第２ゲート電極との間隔をＬGGとし、前記エッチングマスクの厚さをＴ1とし、前記第１ゲート電極および前記第２ゲート電極の厚さをそれぞれＴ3とし、前記第１ゲート絶縁膜および前記第２ゲート絶縁膜の厚さをそれぞれＴ4とし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度をθとし、前記Ｔ3と前記Ｔ4の和をＴ2とすると、
    Ｔ1＞（Ｄt・Ｔ2）／ＬGG
    かつ
    −（２・Ｔ2＋ＬGG）／｛２・（Ｔ1＋Ｄt）｝≦ｔａｎθ≦（２・Ｔ2＋ＬGG）／｛２・（Ｔ1＋Ｄt）｝
    であることを特徴とする請求項１０に記載の半導体装置の製造方法。
  16. 前記トレンチの深さをＤtとし、前記第１ゲート電極と前記第２ゲート電極との間隔をＬGGとし、前記エッチングマスクの厚さをＴ1とし、前記第１ゲート電極および前記第２ゲート電極の厚さをそれぞれＴ3とし、前記第１ゲート絶縁膜および前記第２ゲート絶縁膜の厚さをそれぞれＴ4とし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度をθとし、前記Ｔ3と前記Ｔ4の和をＴ2とすると、
    Ｔ1＞（Ｄt・Ｔ2）／ＬGG
    かつ
    （２・Ｔ2＋ＬGG）／｛２・（Ｔ1＋Ｄt）｝＜｜ｔａｎθ｜≦（２・Ｔ2＋ＬGG）／（Ｔ1＋Ｄt）
    であることを特徴とする請求項１０に記載の半導体装置の製造方法。
  17. 前記トレンチの深さをＤtとし、前記ゲート電極と前記フィールド電極との間隔をＬFGとし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度をθとすると、
    −ＬFG／（２・Ｄt）≦ｔａｎθ≦ＬFG／（２・Ｄt）
    であることを特徴とする請求項１１または１２に記載の半導体装置の製造方法。
  18. 前記トレンチの深さをＤtとし、前記ゲート電極と前記フィールド電極との間隔をＬFGとし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度をθとすると、
    ＬFG／（２・Ｄt）＜｜ｔａｎθ｜≦ＬFG／Ｄt
    であることを特徴とする請求項１１または１２に記載の半導体装置の製造方法。
  19. 前記トレンチの深さをＤtとし、前記ゲート電極と前記フィールド電極との間隔をＬFGとし、前記エッチングマスクの厚さをＴ1とし、前記ゲート電極および前記フィールド電極の厚さをそれぞれＴ3とし、前記ゲート絶縁膜および前記フィールド絶縁膜の厚さをそれぞれＴ4とし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度をθとし、前記Ｔ3と前記Ｔ4の和をＴ2とすると、
    Ｔ1＞（Ｄt・Ｔ2）／ＬFG
    かつ
    −（２・Ｔ2＋ＬFG）／｛２・（Ｔ1＋Ｄt）｝≦ｔａｎθ≦（２・Ｔ2＋ＬFG）／｛２・（Ｔ1＋Ｄt）｝
    であることを特徴とする請求項１２に記載の半導体装置の製造方法。
  20. 前記トレンチの深さをＤtとし、前記ゲート電極と前記フィールド電極との間隔をＬFGとし、前記エッチングマスクの厚さをＴ1とし、前記ゲート電極および前記フィールド電極の厚さをそれぞれＴ3とし、前記ゲート絶縁膜および前記フィールド絶縁膜の厚さをそれぞれＴ4とし、前記フローティング領域を形成するために不純物のイオン注入を行う際のチルト面と前記トレンチの側壁面に平行な面とのなす角度をθとし、前記Ｔ3と前記Ｔ4の和をＴ2とすると、
    Ｔ1＞（Ｄt・Ｔ2）／ＬFG
    かつ
    （２・Ｔ2＋ＬFG）／｛２・（Ｔ1＋Ｄt）｝＜｜ｔａｎθ｜≦（２・Ｔ2＋ＬFG）／（Ｔ1＋Ｄt）
    であることを特徴とする請求項１２に記載の半導体装置の製造方法。
  21. 前記ウェル領域は第１導電型であることを特徴とする請求項９〜１２のいずれか一つに記載の半導体装置の製造方法。
  22. 前記ウェル領域は第２導電型であることを特徴とする請求項９〜１２のいずれか一つに記載の半導体装置の製造方法。
  23. 前記半導体基板は第１導電型であることを特徴とする請求項９〜２２のいずれか一つに記載の半導体装置の製造方法。
  24. 前記半導体基板は第２導電型であることを特徴とする請求項９〜２２のいずれか一つに記載の半導体装置の製造方法。
JP2005321225A 2005-11-04 2005-11-04 半導体装置およびその製造方法 Expired - Fee Related JP4899425B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005321225A JP4899425B2 (ja) 2005-11-04 2005-11-04 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005321225A JP4899425B2 (ja) 2005-11-04 2005-11-04 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007129097A JP2007129097A (ja) 2007-05-24
JP4899425B2 true JP4899425B2 (ja) 2012-03-21

Family

ID=38151485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005321225A Expired - Fee Related JP4899425B2 (ja) 2005-11-04 2005-11-04 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4899425B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452195B2 (ja) * 2009-12-03 2014-03-26 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
JP5569162B2 (ja) * 2010-06-10 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6980692B2 (ja) 2016-04-11 2021-12-15 アーベーベー・シュバイツ・アーゲーABB Schweiz AG 絶縁ゲートパワー半導体デバイスおよびその製造方法
KR20180068211A (ko) * 2016-12-13 2018-06-21 현대자동차주식회사 반도체 소자 및 그 제조 방법
JP6818712B2 (ja) * 2018-03-22 2021-01-20 株式会社東芝 半導体装置
WO2020162620A1 (ja) * 2019-02-07 2020-08-13 ローム株式会社 半導体装置
CN110429129B (zh) * 2019-08-08 2023-04-07 江苏芯长征微电子集团股份有限公司 高压沟槽型功率半导体器件及制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640034A (en) * 1992-05-18 1997-06-17 Texas Instruments Incorporated Top-drain trench based resurf DMOS transistor structure
JPH1098188A (ja) * 1996-08-01 1998-04-14 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
JPH11284187A (ja) * 1998-03-27 1999-10-15 Motorola Kk 半導体装置およびその製造方法
JP4655351B2 (ja) * 2000-11-01 2011-03-23 富士電機システムズ株式会社 トレンチ型半導体装置の製造方法
JP4857487B2 (ja) * 2001-05-30 2012-01-18 富士電機株式会社 トレンチ型半導体装置の製造方法
JP2003179223A (ja) * 2001-12-12 2003-06-27 Sony Corp トレンチゲート型半導体装置およびその製造方法
JP4961658B2 (ja) * 2003-02-17 2012-06-27 富士電機株式会社 双方向素子および半導体装置

Also Published As

Publication number Publication date
JP2007129097A (ja) 2007-05-24

Similar Documents

Publication Publication Date Title
US10468522B2 (en) Semiconductor device
JP5987035B2 (ja) スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイス及びその製造方法
JP5746699B2 (ja) スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイスの製造
TWI500114B (zh) 半導體組件及製造方法
JP4797265B2 (ja) 半導体装置および半導体装置の製造方法
CN106887452B (zh) 在半导体装置中的自调式隔离偏置
JP5515248B2 (ja) 半導体装置
US20080230787A1 (en) Silicon carbide semiconductor device, and method of manufacturing the same
JP2004006731A (ja) 電界効果型トランジスタおよびその応用装置
JPH0897411A (ja) 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
US20110318894A1 (en) Method for manufacturing semiconductor device
KR101755718B1 (ko) 수평형 디모스 소자 및 그 제조 방법
KR20100079573A (ko) 반도체 소자 및 그 제조 방법
KR20130007474A (ko) 반도체 장치
US8878294B2 (en) Semiconductor device having a drain-gate isolation portion
KR20100027056A (ko) 반도체 장치 및 그의 제조 방법
JP2006108514A (ja) 半導体装置およびその製造方法
JP4899425B2 (ja) 半導体装置およびその製造方法
JP3715971B2 (ja) 半導体装置
JP4761691B2 (ja) 半導体装置
JP2009141185A (ja) 半導体装置及びその製造方法
US20110095369A1 (en) Semiconductor device
JP4984398B2 (ja) 半導体装置およびその製造方法
JP2006196876A (ja) 縦型ゲート半導体装置およびその製造方法
JP4150704B2 (ja) 横型短チャネルｄｍｏｓ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees