JP2009043966A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009043966A
JP2009043966A JP2007207723A JP2007207723A JP2009043966A JP 2009043966 A JP2009043966 A JP 2009043966A JP 2007207723 A JP2007207723 A JP 2007207723A JP 2007207723 A JP2007207723 A JP 2007207723A JP 2009043966 A JP2009043966 A JP 2009043966A
Authority
JP
Japan
Prior art keywords
layer
trench
conductivity type
source
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007207723A
Other languages
English (en)
Inventor
Tsuyoshi Ota
剛志 大田
Tsukasa Uchihara
士 内原
Takahiro Kono
孝弘 河野
Ryuta Arai
隆太 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007207723A priority Critical patent/JP2009043966A/ja
Publication of JP2009043966A publication Critical patent/JP2009043966A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】トレンチゲート電極間の間隔が狭く、アバランシェ耐量が高い半導体装置及びその製造方法を提供する。
【解決手段】縦形の半導体装置1において、N型のシリコン基板11上に、N型のエピタキシャル層12、P型のベース層13及びN型のソース層14を形成し、エピタキシャル層12まで到達するトレンチゲート電極19を形成する。また、ソース層14上に層間絶縁膜20及びソース電極21を設け、ソース電極21から下方に向けてトレンチコンタクト23を延出させ、ベース層13まで到達させる。このとき、トレンチコンタクト23の直下域内に、トレンチコンタクト23に接続されたP型のキャリア抜き層24を形成する。そして、上方から見て、キャリア抜き層24の外縁をトレンチコンタクト23の外縁よりも内側に位置させ、キャリア抜き層24の下面をベース層14の下面よりも下方に位置させる。
【選択図】図2

Description

本発明は、半導体装置及びその製造方法に関し、特に、トレンチコンタクト及びトレンチゲート電極を備えた縦形の半導体装置及びその製造方法に関する。
縦形パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor:金属酸化物半導体電界効果トランジスタ)などの縦形の電力用半導体装置において、セル面積を縮小し、オン抵抗を低減するために、トレンチゲート電極を設ける技術が開発されている。このような半導体装置においては、例えばN型の半導体基板上にN型のエピタキシャル層を形成し、その上にP型のベース層を形成し、トレンチゲート電極を、ベース層の上面からベース層を突き抜けてエピタキシャル層に達するように形成する。また、ベース層の上層部におけるトレンチゲート電極間の領域に、N型のソース層を形成する。そして、例えば、トレンチゲート電極に正電位を印加することにより、P型のベース層におけるトレンチゲート電極の近傍に反転層を形成し、ソース層とエピタキシャル層との間に電子をキャリアとして電流を流すことができる。
このような半導体装置においては、アバランシェ耐量を向上させるために、ベース層に到達するようなトレンチを形成し、このトレンチの内部にソース電極に接続されたトレンチコンタクトを埋設する技術が開発されている。そして、ベース層内には、トレンチコンタクトの下端部に接するように、キャリア抜き層を設ける。キャリア抜き層は、半導体装置内で発生したキャリアを排出するための層であり、例えば正孔を排出させたい場合には、キャリア抜き層の導電型をP型とする。これにより、キャリアが効率的に抜けるようになり、半導体装置が破壊しにくくなる。すなわち、アバランシェ耐量が向上する。
しかしながら、オン抵抗をより一層低減するためには、セルをより微細化する必要があるが、上述のような半導体装置においては、トレンチゲート電極間にトレンチコンタクト及びキャリア抜き層が配置されるため、トレンチゲート電極間の間隔をあまり縮小することができないという問題がある。また、このような半導体装置においても、アバランシェ耐量のより一層の向上が求められている。
特開2006−140239号公報
本発明の目的は、トレンチゲート電極間の間隔が狭く、アバランシェ耐量が高い半導体装置及びその製造方法を提供することである。
本発明の一態様によれば、第1導電型のドレイン層と、前記ドレイン層上に形成された第2導電型のベース層と、前記ベース層上に形成された第1導電型のソース層と、前記ソース層及び前記ベース層を突き抜けて前記ドレイン層まで到達するトレンチゲート電極と、前記ソース層及び前記トレンチゲート電極の上方に設けられた層間絶縁膜と、前記層間絶縁膜上に設けられたソース電極と、前記ソース電極から下方に延出し、前記層間絶縁膜及び前記ソース層を突き抜けて前記ベース層まで到達するトレンチコンタクトと、前記トレンチコンタクトの直下域内に形成され、前記トレンチコンタクトに接続された第2導電型のキャリア抜き層と、を備え、上方から見て、前記キャリア抜き層の外縁は前記トレンチコンタクトの外縁と同じか又はそれよりも内側に位置しており、前記キャリア抜き層の下面は、前記ベース層の下面と同じか又はそれよりも下方に位置していることを特徴とする半導体装置が提供される。
本発明の他の一態様によれば、第1導電型のドレイン層と、前記ドレイン層上に形成され、第1導電型ピラー層及び第2導電型ピラー層からなるスーパージャンクション層と、前記スーパージャンクション層上に形成された第2導電型のベース層と、前記ベース層上に形成された第1導電型のソース層と、前記ソース層及び前記ベース層を突き抜けて前記スーパージャンクション層まで到達するトレンチゲート電極と、前記ソース層及び前記トレンチゲート電極の上方に設けられた層間絶縁膜と、前記層間絶縁膜上に設けられたソース電極と、前記第2導電型ピラー層の直上域を含む領域において前記ソース電極から下方に延出し、前記層間絶縁膜及び前記ソース層を突き抜けて前記ベース層まで到達するトレンチコンタクトと、前記トレンチコンタクトと前記第2導電型ピラー層との間に形成され、前記トレンチコンタクト及び前記第2導電型ピラー層に接続された第2導電型のキャリア抜き層と、を備え、前記キャリア抜き層は前記第2導電型ピラー層と一体的に形成されており、上方から見て、前記キャリア抜き層及び前記第2導電型ピラー層の外縁は前記トレンチコンタクトの外縁と同じか又はそれよりも内側に位置していることを特徴とする半導体装置が提供される。
本発明の更に他の一態様によれば、第1導電型のドレイン層上に第2導電型のベース層を形成し、その上に第1導電型のソース層を形成する工程と、前記ソース層及び前記ベース層を突き抜けて前記ドレイン層まで到達するトレンチゲート電極を形成する工程と、前記ソース層及び前記トレンチゲート電極の上方に層間絶縁膜を形成する工程と、前記層間絶縁膜及び前記ソース層を突き抜けて前記ベース層まで到達するトレンチを形成する工程と、前記トレンチの内面上に犠牲膜を形成する工程と、上方から前記犠牲膜を介して第2導電型不純物を注入する工程と、前記注入された第2導電型不純物を活性化させて、下面が前記ベース層の下面と同じか又はそれよりも下方に位置する第2導電型のキャリア抜き層を形成する工程と、前記犠牲膜を除去する工程と、前記トレンチ内及び前記層間絶縁膜上に導電材料を堆積させて、前記トレンチ内にトレンチコンタクトを形成すると共に前記層間絶縁膜上にソース電極を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、トレンチゲート電極間の間隔が狭く、アバランシェ耐量が高い半導体装置及びその製造方法を得ることができる。
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、本発明の第1の実施形態について説明する。
図1は、本実施形態に係る半導体装置を例示する平面図であり、
図2は、図1に示すA−A’線による断面図である。
なお、図1においては、ソース電極及び層間絶縁膜は図示を省略されている。
図1及び図2に示すように、本実施形態に係る半導体装置1は、Nチャネル型の縦形パワーMOSFETである。半導体装置1においては、例えば、単結晶シリコンからなり、導電型はN型であるシリコン基板11が設けられている。シリコン基板11上には、単結晶シリコンからなるエピタキシャル層12が形成されている。エピタキシャル層12の導電型はN型であり、その不純物濃度はシリコン基板11の不純物濃度よりも低い。シリコン基板11及びエピタキシャル層12は、半導体装置1のドレイン層(コレクタ層)として機能する。エピタキシャル層12上には、P型のベース層13が形成されている。ベース層13は、例えば、P型不純物が注入された単結晶シリコンによって形成されている。また、ベース層13上には、N型のソース層(エミッタ層)14が形成されている。
そして、エピタキシャル層12、ベース層13及びソース層14からなる積層体16には、その上面側から、トレンチ17が形成されている。トレンチ17は、ソース層14及びベース層13を突き抜けて、エピタキシャル層12の途中まで到達している。上方、すなわち、シリコン基板11の表面に垂直な方向であってシリコン基板11から見てエピタキシャル層12が配置されている側から見て、トレンチ17の形状は格子状である。
トレンチ17の内面上には、例えば酸化シリコン(SiO)からなるゲート酸化膜18が形成されている。そして、トレンチ17の内部における上部を除く部分には、導電性のポリシリコンが埋設されており、トレンチゲート電極19を構成している。トレンチゲート電極19は、ゲート酸化膜18によって積層体16から絶縁されている。
また、ソース層14及びトレンチゲート電極19の上方には、例えば酸化シリコンからなる層間絶縁膜20が設けられている。層間絶縁膜20は、トレンチ17内の上部、すなわち、トレンチゲート電極19上にも埋設されている。層間絶縁膜20上には、例えば金属からなるソース電極21が設けられている。
更に、層間絶縁膜20及びソース層14には、これらを突き抜けてベース層13まで到達するトレンチ22が形成されている。上方から見て、トレンチ22の形状は矩形であり、トレンチ22はトレンチゲート電極19によって囲まれた矩形の領域ごとに1ヶ所形成されており、この領域の中央部に配置されている。そして、トレンチ22内には、ソース電極21から下方に延出したトレンチコンタクト23が埋設されている。すなわち、半導体装置1においては、複数本のトレンチコンタクト23が上方から見てマトリクス状に配列されている。一方、上方から見て、ソース層14はトレンチコンタクト23の周囲に枠状に配置されている。トレンチコンタクト23は、ソース電極21と同じ金属により一体的に形成されており、層間絶縁膜20及びソース層14を突き抜けてベース層13まで到達している。これにより、トレンチコンタクト23はソース層14に接続されている。
更にまた、ベース層13内におけるトレンチコンタクト23の直下域内には、P型のキャリア抜き層24が形成されている。キャリア抜き層24はトレンチコンタクト23の下面に接しており、これにより、トレンチコンタクト23にオーミック接続されている。上方から見て、キャリア抜き層24の外縁はトレンチコンタクト23の外縁よりも内側に位置している。すなわち、キャリア抜き層24の幅は、トレンチコンタクト23の幅よりも狭い。また、キャリア抜き層24の下面は、ベース層13の下面よりも下方に位置している。すなわち、キャリア抜き層24は、ベース層13を突き抜けて、ベース層13よりも下方まで延出している。一例では、ベース層13のP型不純物の濃度は1×1017cm−3であり、キャリア抜き層24のP型不純物の濃度は1×1019cm−3である。そして、トレンチコンタクト23の下面の外縁部の直下域における不純物濃度は、ベース層13における他の部分の不純物濃度と等しいか、又はやや高くてもよいが、キャリア抜き層24の中心部における不純物濃度に対しては、十分に低い濃度となっている。
更にまた、層間絶縁膜20上には、層間絶縁膜20に形成された開口部(図示せず)を介してトレンチゲート電極19にオーミック接続されたゲート電極(図示せず)が設けられている。一方、シリコン基板11の下面上には、シリコン基板11とオーミック接続されたドレイン電極25が設けられている。ゲート電極及びドレイン電極25は、例えば金属により形成されている。
次に、上述の如く構成された本実施形態に係る半導体装置1の製造方法について説明する。
図3乃至図6は、本実施形態に係る半導体装置の製造方法を例示する工程断面図である。なお、図3乃至図6に示す断面は、図2に示す断面と同じ断面である。
先ず、図3に示すように、N型のシリコン基板11上に、N型のエピタキシャル層12、P型のベース層13、N型のソース層14をこの順に形成する。次に、ソース層14及びベース層13を突き抜けてエピタキシャル層12まで到達するトレンチ17を形成する。トレンチ17の形状は、上方から見て格子状とする。次に、熱酸化処理を行って、トレンチ17の内面上に酸化シリコンからなるゲート酸化膜18を形成する。次に、トレンチ17の内部に導電性のポリシリコンを埋め込んで、トレンチゲート電極19を形成する。次に、ソース層14及びトレンチゲート電極19の上方に、例えば酸化シリコンを堆積させて、層間絶縁膜20を形成する。そして、層間絶縁膜20の上面側からエッチングを施し、トレンチ22を形成する。このとき、トレンチ22は、層間絶縁膜20及びソース層14を突き抜けて、ベース層13まで到達するようにする。また、上方から見て、トレンチ22の形状は矩形とし、トレンチゲート電極19によって囲まれる矩形の領域の中央部に形成する。
次に、図4に示すように、例えば、P−CVD法(Plasma-enhanced Chemical Vapor Deposition法:プラズマ化学気相成長法)により、全面に窒化シリコン(SiN)を堆積させ、犠牲膜27を形成する。このとき、犠牲膜27はトレンチ22の底面上及び側面上にも形成される。
次に、上方から犠牲膜27を介して、トレンチ22の底面に対して、P型不純物、例えば、ボロン(B)をイオン注入(インプラ)する。これにより、ボロンが、エピタキシャル層12の上層部及びベース層13におけるトレンチ22の直下域に導入される。このとき、トレンチ22の側面上には犠牲膜27が形成されているため、上方から見て、ボロンが導入される領域の外縁は、トレンチ22の側面上に形成された犠牲膜27の表面と略一致し、トレンチ22の側面よりも内側になる。
次に、図5に示すように、アニール処理を行い、エピタキシャル層12の上層部及びベース層13に導入されたボロンを拡散させると共に活性化させる。これにより、導電型がP型のキャリア抜き層24を形成する。このとき、キャリア抜き層24の下面はベース層13の下面よりも下方に位置する。また、ボロンの横方向の拡散が抑制され、上方から見て、キャリア抜き層24の外縁はトレンチ22の側面の内側に留まる。その後、犠牲膜27を除去する。
次に、図6に示すように、トレンチ22内及び層間絶縁膜20上の全面に金属材料を堆積させてパターニングし、トレンチ22内にトレンチコンタクト23を形成すると共に、層間絶縁膜20上にソース電極21を形成する。これにより、トレンチコンタクト23はソース電極21と一体的に形成され、ソース層14及びキャリア抜き層24に接続される。また、このとき、層間絶縁膜20上には、トレンチゲート電極19に接続されたゲート電極(図示せず)も形成する。一方、シリコン基板11の下面上にドレイン電極25(図2参照)を形成する。これにより、半導体装置1が製造される。
次に、本実施形態に係る半導体装置1の作用効果について説明する。
半導体装置1においては、上方から見て、キャリア抜き層24の外縁はトレンチコンタクト23の外縁よりも内側に位置している。このため、トレンチゲート電極19の間隔を縮小する際には、トレンチコンタクト23の幅及びソース層14の幅のみが制約となり、キャリア抜き層24によって制約されることがない。従って、トレンチゲート電極19の間隔を縮小し、セルの微細化を図ることが容易である。この結果、半導体装置1のオン抵抗を低減することができ、消費電力を低減することができる。
また、半導体装置1がオン状態にあるときは、ソース層14とシリコン基板11との間に電子電流が流れており、ソース層14とシリコン基板11との間の電位差は極めて小さい。一方、半導体装置1がオフ状態に切り替わると、ソース層14とシリコン基板1との間の電位差が急激に上昇し、一時的に本来のオフ状態における電位差を超えて、過電圧の状態となる。このとき、トレンチゲート電極19の下端部においてブレークダウンが起こることがある。この場合、ブレークダウンによって発生した正孔は、ベース層13内をソース電極21側に向かって移動する。
このとき、正孔がP型のキャリア抜き層24に到達すれば、この正孔は、キャリア抜き層24、トレンチコンタクト23及びソース電極21を介して、半導体装置1の外部に速やかに排出される。この場合、キャリア抜き層24内を正孔が移動する際の抵抗は小さいため、この正孔の移動に伴う発熱も小さい。これに対して、正孔がN型のソース層14に到達すると、この正孔は半導体装置1から排出されにくく、且つ、正孔がソース層14内を移動する際に、大きな発熱を伴う。従って、ベース層13内を通過する正孔のうち、キャリア抜き層24に到達する正孔の割合が高いほど、半導体装置1全体の発熱量が少なく、半導体装置1が熱破壊される可能性が低くなる。
本実施形態においては、キャリア抜き層24の下面がベース層13の下面よりも低い位置に位置しており、キャリア抜き層24がベース層13よりも下方に向けて突出しているため、トレンチゲート電極19の下端部において発生した正孔の一部は、ベース層13内に進入する前に、キャリア抜き層24に到達する。これにより、正孔を効率的に排出することができ、正孔の移動に伴う発熱を抑え、アバランシェ耐量を向上させることができる。
更に、本実施形態の製造方法によれば、図4に示す工程において、犠牲膜27を介してボロンを注入することにより、トレンチ22の底面の中央部のみにボロンを導入することができる。これにより、その外縁がトレンチコンタクト23の外縁の内側にあるキャリア抜き層24を、自己整合的に容易に形成することができる。更にまた、犠牲層27を窒化シリコンによって形成することにより、イオン注入の後、犠牲層27を容易に除去することができる。このように、本実施形態によれば、トレンチゲート電極間の間隔が狭く、アバランシェ耐量が高い半導体装置を容易に製造することができる。
次に、本実施形態の比較例について説明する。
図7は、本比較例に係る半導体装置を示す断面図である。
図7に示すように、本比較例に係る半導体装置101は、本実施形態に係る半導体装置1(図2参照)と比較して、キャリア抜き層124の形状が異なっている。すなわち、上方から見て、キャリア抜き層124の外縁は、トレンチコンタクト23の外縁の外側にある。また、キャリア抜き層124の下面は、ベース層13の下面よりも上方にある。
半導体装置101においては、上方から見て、キャリア抜き層124がトレンチコンタクト23からはみ出しているため、トレンチゲート電極19の間隔を縮小しようとすると、キャリア抜き層124の存在が障害となる。このため、トレンチゲート電極19の間隔を十分に縮小することができず、オン抵抗を十分に低減することができない。また、キャリア抜き層124の下面がベース層13の下面よりも上方に位置しているため、トレンチゲート電極19の下端部においてブレークダウンによって発生した正孔は、ベース層13内を通過しなければ、キャリア抜き層124に到達することができない。このため、本実施形態に係る半導体装置1と比較して、アバランシェ耐量が低い。
次に、第1の実施形態の第1の変形例について説明する。
図8は、本変形例に係る半導体装置を例示する平面図である。
なお、図8においては、ソース電極及び層間絶縁膜は図示を省略されている。後述する図9においても同様である。
図8に示すように、本変形例に係る半導体装置1aにおいては、上方から見て、トレンチゲート電極19aの形状がオフセットのある格子状である。本変形例における上記以外の構成及び作用効果は、前述の第1の実施形態と同様である。
次に、第1の実施形態の第2の変形例について説明する。
図9は、本変形例に係る半導体装置を例示する平面図である。
図9に示すように、本変形例に係る半導体装置1bにおいては、上方から見て、トレンチゲート電極19bの形状がストライプ状であり、複数本のトレンチゲート電極19bが、相互に平行に且つ周期的に配列されている。また、トレンチコンタクト23bの形状もストライプ状であり、トレンチゲート電極19b間にトレンチゲート電極19bに対して平行に配設されている。すなわち、トレンチゲート電極19b及びトレンチコンタクト23bは、交互に配置されている。更に、キャリア抜き層24bはトレンチコンタクト23bの直下域内にストライプ状に形成されており、その外縁はトレンチコンタクト23bの外縁の内側にある。なお、図9に示すB−B’線による断面の構成は、図2に示す断面の構成と同様である。
本変形例に係る半導体装置1bは、前述の第1の実施形態に係る半導体装置1(図1参照)及び第1の変形例に係る半導体装置1a(図8参照)と比較して、トレンチゲート電極19b間の寄生容量が少ないため、高速動作用途に好適である。これに対して、トレンチゲート電極の形状が格子状又はオフセットのある格子状である半導体装置1及び1aは、チャネル長が長くオン抵抗が低いため、低消費電力用途に好適である。このように、トレンチゲート電極の形状は、半導体装置の用途に応じて選択することができる。本変形例における上記以外の構成及び作用効果は、前述の第1の実施形態と同様である。
次に、本発明の第2の実施形態について説明する。
図10は、本実施形態に係る半導体装置を例示する断面図である。
図10に示すように、本実施形態に係る半導体装置2においては、キャリア抜き層24が、ベース層13を突き抜けてエピタキシャル層12内に進入し、トレンチゲート電極19よりも下方の位置まで到達している。すなわち、キャリア抜き層24の下面が、トレンチゲート電極19の下端よりも下方に位置している。
本実施形態によれば、キャリア抜き層24の下面を構成するPN界面が、トレンチゲート電極19の下端よりもシリコン基板11側に位置しているため、シリコン基板11とソース層14との間に大きな電圧が印加されると、ブレークダウンはトレンチゲート電極19の下端部ではなく、キャリア抜き層24の下面において発生する。このため、このブレークダウンによって発生した正孔は、キャリア抜き層24内に直接進入し、キャリア抜き層24内を通過して、半導体装置2の外部に排出される。従って、この正孔は、エピタキシャル層12内及びベース層13内を流れることがない。この結果、本実施形態に係る半導体装置2は、アバランシェ耐量が極めて高い。本実施形態における上記以外の構成及び作用効果は、前述の第1の実施形態と同様である。
次に、本発明の第3の実施形態について説明する。
図11は、本実施形態に係る半導体装置を例示する断面図である。
図11に示すように、本実施形態に係る半導体装置3においては、キャリア抜き層24が、上下方向、すなわち、トレンチコンタクト23からエピタキシャル層12に向かう方向に沿って1列に配列された複数、例えば4個の球が相互に連結されたような形状となっている。そして、キャリア抜き層24における上下方向に沿ったP型不純物の濃度プロファイルにおいて、複数、例えば4つのピークが形成されている。各ピークの位置は、前述の各球の中心に相当する位置である。
このようなキャリア抜き層24は、前述の図5に示すイオン注入工程において、複数回、例えば、4回のイオン注入を相互に加速電圧を異ならせて行うことにより、形成することができる。これにより、上下方向に延び、アスペクト比が高いキャリア抜き層24を容易に形成することができる。また、この場合、各イオン注入におけるドーズ量を相互に異ならせることにより、前述の各ピークの高さを相互に異ならせることができる。例えば、上部のピークを相対的に高くし、下部のピークを相対的に低くすることができる。これにより、図11に示すように、キャリア抜き層24の上部はP型となり、下部はP型となる。本実施形態においては、空乏層がキャリア抜き層側にも伸びやすくなるため、耐圧がより向上する。本実施形態における上記以外の構成及び作用効果は、前述の第2の実施形態と同様である。
次に、本発明の第4の実施形態について説明する。
図12は、本実施形態に係る半導体装置を例示する断面図である。
図12に示すように、本実施形態に係る半導体装置4においては、エピタキシャル層12とベース層13との間に、スーパージャンクション層(以下、「SJ層」ともいう)31が設けられている。
SJ層31においては、N型ピラー層32とP型ピラー層33とが交互に配列されている。P型ピラー層33は、トレンチコンタクト23の直下域内、すなわち、キャリア抜き層24の直下域に形成されており、キャリア抜き層24と一体的に形成されている。換言すれば、柱状のP型層がトレンチコンタクト23の下面からエピタキシャル層12の上面まで延びており、このP型層のうち、上部、すなわち、ベース層13内に位置する部分がキャリア抜き層24となっており、N型ピラー層32間に挟まれた部分がP型ピラー層33となっている。なお、キャリア抜き層24のP型不純物濃度とP型ピラー層33のP型不純物濃度とは異なっていてもよい。その場合、キャリア抜き層24とP型ピラー層33との界面におけるP型不純物の濃度変化は必ずしも非連続的又は急峻である必要はなく、なだらかに連続的に変化していてもよい。また、SJ層31内におけるSJ層31の表面に平行な任意の層において、N型ピラー層32のN型不純物量とP型ピラー層33のP型不純物量とは、相互に略等しくなっている。
そして、上方から見て、P型ピラー層33はマトリクス状に配列されており、N型ピラー層32の形状は、P型ピラー層33を囲むような格子状である。一方、トレンチゲート電極19は、ソース層14、キャリア抜き層15及びベース層13を突き抜けて、SJ層31まで到達している。上方から見て、トレンチゲート電極19はN型ピラー層32の内側に配置されている。
本実施形態によれば、スーパージャンクション層を持ち、トレンチゲート電極間の間隔が狭く、アバランシェ耐量が高い半導体装置を実現することができる。本実施形態における上記以外の構成及び作用効果は、前述の第3の実施形態と同様である。
次に、第4の実施形態の変形例について説明する。
図13は、本変形例に係る半導体装置を例示する断面図である。
図13に示すように、本変形例に係る半導体装置4aにおいては、前述の第4の実施形態に係る半導体装置4(図12参照)と比較して、キャリア抜き層24及びP型ピラー層33の幅が大きく、その分、P型ピラー層33におけるP型不純物の濃度が低い。例えば、P型ピラー層33のP型不純物濃度は、N型ピラー層32のN型不純物濃度の10倍以下である。但し、前述の第4の実施形態と同様に、SJ層31の表面に平行な任意の層におけるP型ピラー層33内のP型不純物の総量は、同じ層内におけるN型ピラー層32内のN型不純物の総量と略等しい。本実施形態における上記以外の構成及び作用効果は、前述の第4の実施形態と同様である。
次に、本発明の第5の実施形態について説明する。
図14は、本実施形態に係る半導体装置を例示する断面図である。
図14に示すように、本実施形態に係る半導体装置5においては、前述の第4の実施形態に係る半導体装置4(図12参照)の構成に加えて、エピタキシャル層12とスーパージャンクション層31との間に、導電型がN型の抵抗層34が設けられている。抵抗層34におけるN型不純物の濃度は、エピタキシャル層12におけるN型不純物の濃度及びN型ピラー層32におけるN型不純物の濃度よりも低く、従って、抵抗層34の抵抗率は、エピタキシャル層12の抵抗率及びN型ピラー層32の抵抗率よりも高い。
本実施形態によれば、抵抗層34により、ソース層14とシリコン基板11との間に印加される電圧の一部を保持することができる。これにより、耐圧が高いセミスーパージャンクション構造の半導体装置であって、トレンチゲート電極間の間隔が狭く、アバランシェ耐量が高い半導体装置を得ることができる。本実施形態における上記以外の構成及び作用効果は、前述の第4の実施形態と同様である。なお、本実施形態においても、前述の第4の実施形態の変形例と同様に、P型ピラー層33の幅を相対的に大きくして、P型不純物の濃度を相対的に低くしてもよい。
以上、実施形態及びその変形例を参照して本発明を説明したが、本発明はこれらの実施形態及び変形例に限定されるものではない。すなわち、前述の各実施形態及びその変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
例えば、前述の各実施形態及び変形例においては、上方から見て、キャリア抜き層の外縁がトレンチコンタクトの外縁よりも内側に位置している例を示したが、キャリア抜き層の外縁はトレンチコンタクトの外縁と一致していてもよい。この場合にも、キャリア抜き層の存在がトレンチゲート電極の間隔の縮小化に対して障害となることはない。
また、前述の各実施形態及び変形例においては、キャリア抜き層の下面がベース層の下面よりも下方に位置している例を示したが、キャリア抜き層の下面はベース層の下面と同じ位置に位置していてもよい。すなわち、キャリア抜き層の下面及びベース層の下面が同一平面を構成していてもよい。この場合にも、トレンチゲート電極の下端において発生した正孔の一部は、ベース層を通過することなく、直接キャリア抜き層に進入するため、高いアバランシェ耐量を得ることができる。
更に、前述の各実施形態及び変形例は、相互に組み合わせて実施することも可能である。例えば、前述の第4の実施形態に係るSJ構造の半導体装置、及び前述の第5の実施形態に係るセミSJ構造の半導体装置において、前述の第3の実施形態と同様に、キャリア抜き層の不純物濃度プロファイルに複数のピークが形成されていてもよい。この場合には、キャリア抜き層と一体的に形成されたP型ピラー層の不純物濃度プロファイルにおいても、複数のピークが形成されていてもよい。また、前述の第2乃至第5の実施形態に係る半導体装置においては、上方から見たトレンチゲート電極の形状が第1の実施形態と同様に格子状であるものとして説明したが、第1の実施形態の第1の変形例のようにオフセットのある格子状としてもよく、第2の変形例のようにストライプ状としてもよい。なお、本発明はこれらの例には限定されず、トレンチゲート電極の形状は、格子状、オフセットのある格子状及びストライプ状以外の形状でもよい。
更にまた、前述の各実施形態及び変形例においては、第1導電型をN型、第2導電型をP型として説明したが、これらの導電型は逆でもよい。ベース層の導電型をN型とすれば、例えばリンなどのN型不純物は、熱酸化処理によりゲート酸化膜を形成する際に、このゲート酸化膜に取り込まれることがないため、ベース層におけるゲート酸化膜に接する領域の不純物濃度が低下してしまうことがなく、チャネル長が短縮してしまうことがない。このため、ベース層の幅をより一層低減し、セルの微細化を図ることができる。
本発明の第1の実施形態に係る半導体装置を例示する平面図である。 図1に示すA−A’線による断面図である。 第1の実施形態に係る半導体装置の製造方法を例示する工程断面図である。 第1の実施形態に係る半導体装置の製造方法を例示する工程断面図である。 第1の実施形態に係る半導体装置の製造方法を例示する工程断面図である。 第1の実施形態に係る半導体装置の製造方法を例示する工程断面図である。 比較例に係る半導体装置を例示する断面図である。 第1の実施形態の第1の変形例に係る半導体装置を例示する平面図である。 第1の実施形態の第2の変形例に係る半導体装置を例示する平面図である。 本発明の第2の実施形態に係る半導体装置を例示する断面図である。 本発明の第3の実施形態に係る半導体装置を例示する断面図である。 本発明の第4の実施形態に係る半導体装置を例示する断面図である。 第4の実施形態の変形例に係る半導体装置を例示する断面図である。 本発明の第5の実施形態に係る半導体装置を例示する断面図である。
符号の説明
1、1a、1b、2、3、4、4a、5 半導体装置、11 シリコン基板、12 エピタキシャル層、13 ベース層、14 ソース層、16 積層体、17 トレンチ、18 ゲート酸化膜、19、19a、19b トレンチゲート電極、20 層間絶縁膜、21 ソース電極、22 トレンチ、23、23b トレンチコンタクト、24、24b キャリア抜き層、25 ドレイン電極、27 犠牲膜、31 スーパージャンクション層、32 N型ピラー層、33 P型ピラー層、34 抵抗層、101 半導体装置、124 キャリア抜き層

Claims (5)

  1. 第1導電型のドレイン層と、
    前記ドレイン層上に形成された第2導電型のベース層と、
    前記ベース層上に形成された第1導電型のソース層と、
    前記ソース層及び前記ベース層を突き抜けて前記ドレイン層まで到達するトレンチゲート電極と、
    前記ソース層及び前記トレンチゲート電極の上方に設けられた層間絶縁膜と、
    前記層間絶縁膜上に設けられたソース電極と、
    前記ソース電極から下方に延出し、前記層間絶縁膜及び前記ソース層を突き抜けて前記ベース層まで到達するトレンチコンタクトと、
    前記トレンチコンタクトの直下域内に形成され、前記トレンチコンタクトに接続された第2導電型のキャリア抜き層と、
    を備え、
    上方から見て、前記キャリア抜き層の外縁は前記トレンチコンタクトの外縁と同じか又はそれよりも内側に位置しており、前記キャリア抜き層の下面は、前記ベース層の下面と同じか又はそれよりも下方に位置していることを特徴とする半導体装置。
  2. 前記キャリア抜き層の下面は、前記トレンチゲート電極の下端よりも下方に位置していることを特徴とする請求項1記載の半導体装置。
  3. 第1導電型のドレイン層と、
    前記ドレイン層上に形成され、第1導電型ピラー層及び第2導電型ピラー層からなるスーパージャンクション層と、
    前記スーパージャンクション層上に形成された第2導電型のベース層と、
    前記ベース層上に形成された第1導電型のソース層と、
    前記ソース層及び前記ベース層を突き抜けて前記スーパージャンクション層まで到達するトレンチゲート電極と、
    前記ソース層及び前記トレンチゲート電極の上方に設けられた層間絶縁膜と、
    前記層間絶縁膜上に設けられたソース電極と、
    前記第2導電型ピラー層の直上域を含む領域において前記ソース電極から下方に延出し、前記層間絶縁膜及び前記ソース層を突き抜けて前記ベース層まで到達するトレンチコンタクトと、
    前記トレンチコンタクトと前記第2導電型ピラー層との間に形成され、前記トレンチコンタクト及び前記第2導電型ピラー層に接続された第2導電型のキャリア抜き層と、
    を備え、
    前記キャリア抜き層は前記第2導電型ピラー層と一体的に形成されており、上方から見て、前記キャリア抜き層及び前記第2導電型ピラー層の外縁は前記トレンチコンタクトの外縁と同じか又はそれよりも内側に位置していることを特徴とする半導体装置。
  4. 前記キャリア抜き層における前記トレンチコンタクトから前記ドレイン層に向かう方向に沿った第2導電型不純物の濃度プロファイルにおいて、2つ以上のピークが形成されていることを特徴とする請求項1〜3のいずれか1つに記載の半導体装置。
  5. 第1導電型のドレイン層上に第2導電型のベース層を形成し、その上に第1導電型のソース層を形成する工程と、
    前記ソース層及び前記ベース層を突き抜けて前記ドレイン層まで到達するトレンチゲート電極を形成する工程と、
    前記ソース層及び前記トレンチゲート電極の上方に層間絶縁膜を形成する工程と、
    前記層間絶縁膜及び前記ソース層を突き抜けて前記ベース層まで到達するトレンチを形成する工程と、
    前記トレンチの内面上に犠牲膜を形成する工程と、
    上方から前記犠牲膜を介して第2導電型不純物を注入する工程と、
    前記注入された第2導電型不純物を活性化させて、下面が前記ベース層の下面と同じか又はそれよりも下方に位置する第2導電型のキャリア抜き層を形成する工程と、
    前記犠牲膜を除去する工程と、
    前記トレンチ内及び前記層間絶縁膜上に導電材料を堆積させて、前記トレンチ内にトレンチコンタクトを形成すると共に前記層間絶縁膜上にソース電極を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
JP2007207723A 2007-08-09 2007-08-09 半導体装置及びその製造方法 Pending JP2009043966A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007207723A JP2009043966A (ja) 2007-08-09 2007-08-09 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007207723A JP2009043966A (ja) 2007-08-09 2007-08-09 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009043966A true JP2009043966A (ja) 2009-02-26

Family

ID=40444379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007207723A Pending JP2009043966A (ja) 2007-08-09 2007-08-09 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009043966A (ja)

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044513A (ja) * 2009-08-20 2011-03-03 National Institute Of Advanced Industrial Science & Technology 炭化珪素半導体装置
JP2011091086A (ja) * 2009-10-20 2011-05-06 Mitsubishi Electric Corp 半導体装置
JP2011198993A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置およびdc−dcコンバータ
JP2011204803A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置
JP2013503491A (ja) * 2009-08-27 2013-01-31 ビシェイ−シリコニクス スーパージャンクショントレンチパワーmosfetデバイス
US8384153B2 (en) 2010-07-12 2013-02-26 Denso Corporation Semiconductor device and manufacturing method of the same
JP2013131512A (ja) * 2011-12-20 2013-07-04 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
WO2013105353A1 (ja) * 2012-01-13 2013-07-18 住友電気工業株式会社 半導体装置およびその製造方法
WO2013179820A1 (ja) 2012-05-31 2013-12-05 独立行政法人産業技術総合研究所 半導体装置
JP5710644B2 (ja) * 2010-12-10 2015-04-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2015179707A (ja) * 2014-03-19 2015-10-08 三菱電機株式会社 半導体装置およびその製造方法
CN105210192A (zh) * 2013-05-17 2015-12-30 罗伯特·博世有限公司 Mos场效应晶体管及其制造方法
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
WO2017010164A1 (ja) * 2015-07-15 2017-01-19 三菱電機株式会社 電力用半導体装置
US9634095B2 (en) 2013-01-17 2017-04-25 Denso Corporation Semiconductor device and method for manufacturing the same
WO2017149624A1 (ja) * 2016-02-29 2017-09-08 新電元工業株式会社 パワー半導体装置及びパワー半導体装置の製造方法
US9761696B2 (en) 2007-04-03 2017-09-12 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
JP2017208380A (ja) * 2016-05-16 2017-11-24 富士電機株式会社 半導体装置および半導体装置の製造方法
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
JP2019068065A (ja) * 2017-09-28 2019-04-25 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag ボディ領域とドリフト構造体との間にトレンチゲート構造体および垂直pn接合部を有する炭化ケイ素半導体デバイス
CN109713039A (zh) * 2017-10-25 2019-05-03 现代自动车株式会社 半导体器件
US10355078B2 (en) 2016-03-16 2019-07-16 Kabushiki Kaisha Toshiba Semiconductor device
US10418479B2 (en) 2017-06-19 2019-09-17 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2019165065A (ja) * 2018-03-19 2019-09-26 株式会社豊田中央研究所 半導体装置
US10453957B2 (en) 2016-09-16 2019-10-22 Kabushiki Kaisha Toshiba Semiconductor device
CN112436052A (zh) * 2020-12-09 2021-03-02 南京紫竹微电子有限公司 具有超结晶体管机构的集成电路系统和其制造方法
CN113488524A (zh) * 2021-06-07 2021-10-08 西安电子科技大学 一种具有深沟槽的超结结构、半导体器件及制备方法
US20220069073A1 (en) * 2020-08-28 2022-03-03 Nanjing Zizhu Microelectronics Co., Ltd. Integrated circuit system with super junction transistor mechanism and method of manufacture thereof
US11430885B2 (en) 2020-09-18 2022-08-30 Kabushiki Kaisha Toshiba Semiconductor device
US11699727B2 (en) 2020-07-13 2023-07-11 Fuji Electric Co., Ltd. Semiconductor device
WO2024057814A1 (ja) * 2022-09-12 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器

Cited By (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US9761696B2 (en) 2007-04-03 2017-09-12 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
JP2011044513A (ja) * 2009-08-20 2011-03-03 National Institute Of Advanced Industrial Science & Technology 炭化珪素半導体装置
JP2013503491A (ja) * 2009-08-27 2013-01-31 ビシェイ−シリコニクス スーパージャンクショントレンチパワーmosfetデバイス
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
JP2011091086A (ja) * 2009-10-20 2011-05-06 Mitsubishi Electric Corp 半導体装置
JP2011198993A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置およびdc−dcコンバータ
JP2011204803A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置
US8604544B2 (en) 2010-03-24 2013-12-10 Kabushiki Kaisha Toshiba Semiconductor device
US9299695B2 (en) 2010-03-24 2016-03-29 Kabushiki Kaisha Toshiba Semiconductor device
US8384153B2 (en) 2010-07-12 2013-02-26 Denso Corporation Semiconductor device and manufacturing method of the same
US9614029B2 (en) 2010-12-10 2017-04-04 Mitsubishi Electric Corporation Trench-gate type semiconductor device and manufacturing method therefor
JP5710644B2 (ja) * 2010-12-10 2015-04-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2015128180A (ja) * 2010-12-10 2015-07-09 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US9985093B2 (en) 2010-12-10 2018-05-29 Mitsubishi Electric Corporation Trench-gate type semiconductor device and manufacturing method therefor
US9224860B2 (en) 2010-12-10 2015-12-29 Mitsubishi Electric Corporation Trench-gate type semiconductor device and manufacturing method therefor
JP2013131512A (ja) * 2011-12-20 2013-07-04 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8829605B2 (en) 2011-12-20 2014-09-09 Sumitomo Electric Industries, Ltd. Semiconductor device having deep and shallow trenches
US9099553B2 (en) 2012-01-13 2015-08-04 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
CN103959476A (zh) * 2012-01-13 2014-07-30 住友电气工业株式会社 半导体器件及其制造方法
JP2013145770A (ja) * 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
WO2013105353A1 (ja) * 2012-01-13 2013-07-18 住友電気工業株式会社 半導体装置およびその製造方法
WO2013179820A1 (ja) 2012-05-31 2013-12-05 独立行政法人産業技術総合研究所 半導体装置
US9634095B2 (en) 2013-01-17 2017-04-25 Denso Corporation Semiconductor device and method for manufacturing the same
JP2016521461A (ja) * 2013-05-17 2016-07-21 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh Mos型電界効果トランジスタ、およびその製造方法
US10608105B2 (en) 2013-05-17 2020-03-31 Robert Bosch Gmbh MOS field-effect transistor and method for the production thereof
CN105210192A (zh) * 2013-05-17 2015-12-30 罗伯特·博世有限公司 Mos场效应晶体管及其制造方法
US10243067B2 (en) 2014-03-19 2019-03-26 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
JP2015179707A (ja) * 2014-03-19 2015-10-08 三菱電機株式会社 半導体装置およびその製造方法
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US10283587B2 (en) 2014-06-23 2019-05-07 Vishay-Siliconix Modulated super junction power MOSFET devices
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US10340377B2 (en) 2014-08-19 2019-07-02 Vishay-Siliconix Edge termination for super-junction MOSFETs
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US10527654B2 (en) 2014-08-19 2020-01-07 Vishay SIliconix, LLC Vertical sense devices in vertical trench MOSFET
US10444262B2 (en) 2014-08-19 2019-10-15 Vishay-Siliconix Vertical sense devices in vertical trench MOSFET
JPWO2017010164A1 (ja) * 2015-07-15 2018-01-25 三菱電機株式会社 電力用半導体装置
WO2017010164A1 (ja) * 2015-07-15 2017-01-19 三菱電機株式会社 電力用半導体装置
WO2017149624A1 (ja) * 2016-02-29 2017-09-08 新電元工業株式会社 パワー半導体装置及びパワー半導体装置の製造方法
US10355078B2 (en) 2016-03-16 2019-07-16 Kabushiki Kaisha Toshiba Semiconductor device
JP2017208380A (ja) * 2016-05-16 2017-11-24 富士電機株式会社 半導体装置および半導体装置の製造方法
US10453957B2 (en) 2016-09-16 2019-10-22 Kabushiki Kaisha Toshiba Semiconductor device
US10418479B2 (en) 2017-06-19 2019-09-17 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US10964808B2 (en) 2017-09-28 2021-03-30 Infineon Technologies Ag Silicon carbide semiconductor device with trench gate structure and vertical PN junction between body region and drift structure
JP2019068065A (ja) * 2017-09-28 2019-04-25 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag ボディ領域とドリフト構造体との間にトレンチゲート構造体および垂直pn接合部を有する炭化ケイ素半導体デバイス
US11195946B2 (en) 2017-09-28 2021-12-07 Infineon Technologies Ag Method of manufacturing a silicon carbide semiconductor device with trench gate structure and vertical pn junction between body region and drift structure
CN109713039A (zh) * 2017-10-25 2019-05-03 现代自动车株式会社 半导体器件
CN109713039B (zh) * 2017-10-25 2022-11-08 现代自动车株式会社 半导体器件
JP2019165065A (ja) * 2018-03-19 2019-09-26 株式会社豊田中央研究所 半導体装置
US11699727B2 (en) 2020-07-13 2023-07-11 Fuji Electric Co., Ltd. Semiconductor device
US20220069073A1 (en) * 2020-08-28 2022-03-03 Nanjing Zizhu Microelectronics Co., Ltd. Integrated circuit system with super junction transistor mechanism and method of manufacture thereof
US11430885B2 (en) 2020-09-18 2022-08-30 Kabushiki Kaisha Toshiba Semiconductor device
CN112436052A (zh) * 2020-12-09 2021-03-02 南京紫竹微电子有限公司 具有超结晶体管机构的集成电路系统和其制造方法
CN113488524A (zh) * 2021-06-07 2021-10-08 西安电子科技大学 一种具有深沟槽的超结结构、半导体器件及制备方法
WO2024057814A1 (ja) * 2022-09-12 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器

Similar Documents

Publication Publication Date Title
JP2009043966A (ja) 半導体装置及びその製造方法
JP6418340B2 (ja) 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ
US8723253B2 (en) Semiconductor device and method for manufacturing same
JP5580150B2 (ja) 半導体装置
US9627520B2 (en) MOS transistor having a cell array edge zone arranged partially below and having an interface with a trench in an edge region of the cell array
US8227854B2 (en) Semiconductor device having first and second resurf layers
US10903202B2 (en) Semiconductor device
WO2014163058A1 (ja) 半導体装置
CN110291620B (zh) 半导体装置及半导体装置的制造方法
JP2007311557A (ja) 半導体装置及びその製造方法
US20130056790A1 (en) Semiconductor device and method for manufacturing same
CN110610981A (zh) 功率半导体器件及其形成方法
JP6576926B2 (ja) 半導体装置のエッジ終端および対応する製造方法
JP2012204529A (ja) 半導体装置及びその製造方法
JP2012009545A (ja) 半導体装置の製造方法
JP2015056482A (ja) 半導体装置
US10388725B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6639365B2 (ja) 半導体装置
JP7090073B2 (ja) 半導体装置
JP2008306022A (ja) 半導体装置
JP2009038214A (ja) 半導体装置
JP2016162861A (ja) 半導体装置
JP2014225693A (ja) 半導体装置およびその製造方法
JP2010016284A (ja) 半導体装置
US20150364585A1 (en) Power semiconductor device