TWI624865B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI624865B
TWI624865B TW106107036A TW106107036A TWI624865B TW I624865 B TWI624865 B TW I624865B TW 106107036 A TW106107036 A TW 106107036A TW 106107036 A TW106107036 A TW 106107036A TW I624865 B TWI624865 B TW I624865B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
semiconductor layer
electrode layer
thin film
Prior art date
Application number
TW106107036A
Other languages
English (en)
Other versions
TW201724220A (zh
Inventor
伊藤俊一
細羽美雪
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201724220A publication Critical patent/TW201724220A/zh
Application granted granted Critical
Publication of TWI624865B publication Critical patent/TWI624865B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

目的在於以降低曝光光罩的數目來簡化微影術製程之方式，低成本高生產率地製造包含氧化物半導體的半導體裝置。在包含通道蝕刻逆交錯薄膜電晶體的半導體裝置的製造方法中，使用藉由多色調光罩形成的光罩層，蝕刻氧化物半導體膜及導電膜，多色調光罩是曝光光罩，其使光透射過而具有多個強度。以使用蝕刻溶液的濕蝕刻，執行蝕刻步驟。

Description

半導體裝置的製造方法
本發明係關於包含氧化物半導體的半導體裝置、及其製造方法。
如典型上見於液晶顯示裝置中，使用非晶矽或多晶矽，製造形成於例如玻璃基底等平板上的薄膜電晶體。使用非晶矽製成的薄膜電晶體具有低場效遷移率，但是，此電晶體可以形成於具有更大面積的玻璃基底上。另一方面，使用結晶矽製成的薄膜電晶體具有高的場效遷移率，但是，需要例如雷射退火等晶化步驟且此電晶體總是不適用於較大的玻璃基底。
相反地，使用氧化物半導體製造薄膜電晶體且將其應用至電子裝置或光學裝置之技術已吸引注意力。舉例而言，專利文獻1及專利文獻2均揭示使用形成為氧化物半導體之氧化鋅或In-Ga-Zn-O為基礎的氧化物半導體來製造薄膜電晶體並將其用於影像顯示裝置的切換元件等之技術。
[專利文獻]
[專利文獻1]日本公開專利申請號2007-123861
[專利文獻2]日本公開專利申請號2007-96055
在通道形成區中包含氧化物半導體之薄膜電晶體比包含非晶矽的薄膜電晶體具有更高的場效遷移率。以濺射法等，在300℃或更低的溫度下，形成氧化物半導體膜，以及，包含氧化物半導體膜之薄膜電晶體的製程比包含多晶矽的薄膜電晶體之製程簡單。
期待藉由在玻璃基底、塑膠基底、等基底上形成包含氧化物半導體膜之薄膜電晶體，以將此氧化物半導體用於液晶顯示器、電致發光顯示器、電子紙、等等。
關於薄膜電晶體的製造方法，使用一方法，其中，使用多個曝光光罩(也稱為光罩)之微影術製程，以形成堆疊結構。但是，微影術包含多個製造步驟且為大幅影響製造成本、產率、生產力、等等之一因素。特別地，降低設計及製造成本高的光罩之數目是重要的目的。
慮及上述，一目的係以降低光罩的數目來簡化微影術製程之方式，以高生產力及低成本地製造半導體裝置。
在包含逆交錯薄膜電晶體之半導體裝置的製造方法中，使用以多色調光罩(也稱為高色調光罩)形成的光罩層，執行蝕刻步驟，多光調光罩係光透射過其而具有多個強度。
由於使用多色調光罩形成的光罩層具有多個厚度且藉由蝕刻而進一步改變形狀，所以，在多個蝕刻步驟中，可以使用光罩層以提供不同的圖案。因此，使用一個多色調光罩，可以形成對應於至少二種不同的圖案的光罩層。如此，曝光光罩的數目可以減少，以及，對應的微影術製程的數目也可以降低，因此，可以實現製程簡化。
用於製造逆交錯薄膜電晶體的製程包含處理導電膜成為島狀的蝕刻步驟(第一蝕刻步驟)及蝕刻導電膜及半導體層成為源極電極層、汲極電極層、及具有凹陷的半導體層的蝕刻步驟(第二蝕刻步驟)。第一及第二蝕刻步驟均以濕蝕刻執行，在濕蝕刻中使用蝕刻溶液。
關於蝕刻溶液，可以使用磷酸、醋酸、及硝酸的混合溶液或氨過氧化氫混合物。
本說明書使用的氧化物半導體形成為以InMO3(ZnO)m(m>0)為代表的薄膜，以及，藉由使用此薄膜作為半導體層，以製造薄膜電晶體。注意，M代表選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)、及鈷(Co)之一或更多金屬元素。舉例而言，在某些情形中，M代表Ga及除了Ga以外的上述其它金屬元素，例如Ga和Ni、或Ga和Fe。在某些情形中，除了包含M金屬元素之外，上述氧化物半導體當包含例如Fe或Ni等過渡金屬元素或過渡金屬的氧化物以作為雜質元素。在本說明書中，當M代表鎵(Ga)時，此薄膜也稱為In-Ga-Zn-O為基礎的非單晶膜。
由於以濺射法並接著以10分鐘至100分鐘之200℃至500℃的熱處理，典型上為300℃至400℃的熱處理，來形成In-Ga-Zn-O為基礎的非單晶膜，所以，在XRD(X光繞射)分析中，觀察到其晶體結構為非晶結構。此外，關於薄膜電晶體的電特徵，在±20V的閘電壓下，可以取得109或更多的開/關比及10cm2/Vs或更高的遷移率。
根據本說明書中揭示的本發明的一實施例，閘極電極形成於具有絕緣表面的基底上；閘極絕緣層、氧化物半導體膜、及導電膜堆疊於閘極電極層上；第一光罩層形成於閘極絕緣層、氧化物半導體膜、及導電膜上；藉由在第一蝕刻步驟中使用第一光罩層以蝕刻氧化物半導體膜及導電膜，形成氧化物半導體層及導電層；藉由蝕刻該第一光罩層，形成第二光罩層；以及，藉由在第二蝕刻步驟中使用第二光罩層以蝕刻氧化物半導體層及導電層，形成具有凹部的氧化物半導體層、源極電極層、以及汲極電極層，其中，使用光罩以形成第一光罩層，光透射過所述光罩而具有多個強度，其中，在第一蝕刻步驟及第二蝕刻步驟中均採用使用蝕刻溶液的濕蝕刻，以及，其中，具有凹部的氧化物半導體層包含一區域，所述區域的厚度小於與源極電極層或汲極電極層重疊的區域的厚度。
根據本說明書中揭示的本發明的另一實施例，閘極電極形成於具有絕緣表面的基底上；閘極絕緣層、第一氧化物半導體膜、第二氧化物半導體膜、及導電膜堆疊於閘極電極層上；第一光罩層形成於閘極絕緣層、第一氧化物半 導體膜、第二氧化物半導體膜、及導電膜上；藉由在第一蝕刻步驟中使用第一光罩層以蝕刻第一氧化物半導體膜、第二氧化物半導體膜及導電膜，形成第一氧化物半導體層、第二氧化物半導體層、及導電層；藉由蝕刻第一光罩層，形成第二光罩層；以及，藉由在第二蝕刻步驟中使用第二光罩層以蝕刻第一氧化物半導體層、第二氧化物半導體層及導電層，形成具有凹部的氧化物半導體層、源極區、汲極區、源極電極層、及汲極電極層，其中，使用光罩以形成第一光罩層，光透射過所述光罩而具有多個強度，其中，在第一蝕刻步驟及第二蝕刻步驟中均採用使用蝕刻溶液的濕蝕刻，以及，其中，具有凹部的氧化物半導體層包含一區域，所述區域的厚度小於與源極電極層或汲極電極層重疊的區域的厚度。
在本說明書中揭示的半導體裝置的製造方法取得上述目的中至少之一。
此外，用於薄膜電晶體的源極區和汲極區之第二氧化物半導體膜較佳地比用於通道形成區之第一氧化物半導體膜還薄，以及，較佳地比第一氧化物半導體膜具有更高的導電率。
第二氧化物半導體膜具有n型導電率以及作為源極區和汲極區。
此外，在某些情形中，第一氧化物半導體膜具有非晶結構以及第二氧化物半導體膜在非晶結構中包含晶粒(奈米結晶)。在第二氧化物半導體膜中的晶粒(奈米晶粒) 具有1nm至10nm，典型地約2nm至4nm之直徑。
關於用於源極區和汲極層(n+層)的第二氧化物半導體膜，可以使用In-Ga-Zn-O為基礎的非單晶膜。
絕緣膜可以形成為遮蓋薄膜電晶體及與包含通道形成區的氧化物半導體層接觸。
此外，由於薄膜電晶體容易受靜電等損傷，所以，用於保護驅動電路的保護電路較佳地電連接至相同基底上的閘極佈線或源極佈線。使用包含氧化物半導體的非線性元件，較佳地形成保護電路。
注意，為了方便起見而使用例如「第一」及「第二」等序數，但並非用於限定步驟層的堆疊次序。此外，在本說明書中的序數未代表具體說明本發明之特別名稱。
關於包含驅動電路的顯示裝置，除了液晶顯示裝置之外，尚有包含發光元件的發光顯示裝置及也稱為電子紙之包含電泳顯示元件的顯示裝置。
包含發光元件的發光顯示裝置包含像素部，像素部具有多個薄膜電晶體。像素部包含一區域，在所述區域中，一薄膜電晶體的閘極電極連接至另一薄膜電晶體的源極或汲極佈線。包含發光元件之發光顯示裝置的驅動電路包含一區域，在所述區域中，薄膜電晶體的閘極電極連接至薄膜電晶體的源極或汲極佈線。
注意，在本說明書中的半導體裝置表示可以藉由使用半導體特徵而操作的所有裝置，電光裝置、半導體電路、及電子設備均包含於半導體裝置的類別中。
此外，藉由降低光罩的數目，簡化微影術製程。因此，可以低成本及高生產力地製造可靠的半導體裝置。
59a‧‧‧灰色調光罩
59b‧‧‧半色調光罩
63‧‧‧透光基底
64‧‧‧遮光部
65‧‧‧繞射光柵
66‧‧‧透光率
67‧‧‧半透光部
100‧‧‧基底
101‧‧‧閘極電極層
102‧‧‧閘極絕緣層
103‧‧‧半導體層
104a‧‧‧n+層
104b‧‧‧n+層
105a‧‧‧源極或汲極電極層
105b‧‧‧源極或汲極電極層
107‧‧‧保護絕緣層
108‧‧‧電容器佈線
109‧‧‧第一氧化物半導體膜
110‧‧‧像素電極層
111‧‧‧第二氧化物半導體膜
121‧‧‧第一端子
122‧‧‧第二端子
123‧‧‧端子部中的n+層
124‧‧‧端子層
125‧‧‧接觸孔
126‧‧‧接觸孔
127‧‧‧接觸孔
128‧‧‧透明導電膜
129‧‧‧透明導電膜
131‧‧‧光罩
132‧‧‧導電膜
133‧‧‧光罩
134‧‧‧第一氧化物半導體層
135‧‧‧第二氧化物半導體層
136‧‧‧導電層
150‧‧‧第二端子
151‧‧‧第一端子
152‧‧‧閘極絕緣層
153‧‧‧連接電極層
154‧‧‧保護絕緣膜
155‧‧‧透明導電膜
156‧‧‧電極層
157‧‧‧第一氧化物半導體層
158‧‧‧第二氧化物半導體層
170‧‧‧薄膜電晶體
400‧‧‧基底
401‧‧‧閘極電極層
402‧‧‧閘極絕緣層
403‧‧‧半導體層
404a‧‧‧n+層
404b‧‧‧n+層
405a‧‧‧源極或汲極電極層
405b‧‧‧源極或汲極電極層
407‧‧‧絕緣膜
420‧‧‧薄膜電晶體
431‧‧‧第一氧化物半導體膜
432‧‧‧第二氧化物半導體膜
433‧‧‧導電膜
434‧‧‧光罩
435‧‧‧第一氧化物半導體層
436‧‧‧第二氧化物半導體層
437‧‧‧導電層
438‧‧‧光罩
450‧‧‧基底
451‧‧‧閘極電極層
452‧‧‧閘極絕緣層
453‧‧‧半導體層
455a‧‧‧源極或汲極電極層
455b‧‧‧源極或汲極電極層
457‧‧‧絕緣膜
460‧‧‧薄膜電晶體
481‧‧‧氧化物半導體膜
483‧‧‧導電膜
484‧‧‧光罩
485‧‧‧氧化物半導體層
487‧‧‧導電層
488‧‧‧光罩
580‧‧‧第一基底
581‧‧‧薄膜電晶體
583‧‧‧絕緣層
584‧‧‧絕緣層
585‧‧‧絕緣層
587‧‧‧第一電極層
588‧‧‧第二電極層
589‧‧‧球形粒子
590a‧‧‧黑色區
590b‧‧‧白色區
594‧‧‧穴
595‧‧‧填充物
596‧‧‧第二基底
1000‧‧‧蜂巢式電話
1001‧‧‧機殼
1002‧‧‧顯示部
1003‧‧‧操作鍵
1004‧‧‧外部連接埠
1005‧‧‧揚音器
1006‧‧‧麥克風
2600‧‧‧TFT基底
2601‧‧‧對立基底
2602‧‧‧密封劑
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧色層
2606‧‧‧偏光板
2607‧‧‧偏光板
2608‧‧‧佈線電路部
2609‧‧‧可撓佈線板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路板
2613‧‧‧擴散板
2631‧‧‧海報
2632‧‧‧廣告
2700‧‧‧電子書
2701‧‧‧機殼
2703‧‧‧機殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚音器
4001‧‧‧第一基底
4002‧‧‧像素部
4003‧‧‧訊號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封劑
4006‧‧‧第二基底
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端電極
4016‧‧‧端電極
4018‧‧‧可撓印刷電路
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧對立電極層
4032‧‧‧絕緣層
4033‧‧‧絕緣層
4501‧‧‧第一基底
4502‧‧‧像素部
4503a‧‧‧訊號線驅動電路
4503b‧‧‧訊號線驅動電路
4504a‧‧‧掃描線驅動電路
4504b‧‧‧掃描線驅動電路
4505‧‧‧密封劑
4506‧‧‧第二基底
4507‧‧‧填充物
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧電致發光層
4513‧‧‧第二電極層
4515‧‧‧連接端電極
4516‧‧‧端電極
4517‧‧‧第一電極層
4518a‧‧‧可撓印刷電路
4518b‧‧‧可撓印刷電路
4519‧‧‧各向異性導電膜
4520‧‧‧分隔部
4525‧‧‧第二氧化物半導體層
4526‧‧‧第一氧化物半導體層
5300‧‧‧基底
5301‧‧‧像素部
5302‧‧‧掃描線驅動電路
5303‧‧‧訊號線驅動電路
5400‧‧‧基底
5401‧‧‧像素部
5402‧‧‧第一掃描線驅動電路
5403‧‧‧訊號線驅動電路
5404‧‧‧第二掃描線驅動電路
5501‧‧‧第一佈線
5502‧‧‧第二佈線
5503‧‧‧第三佈線
5504‧‧‧第四佈線
5505‧‧‧第五佈線
5506‧‧‧第六佈線
5543‧‧‧節點
5544‧‧‧節點
5571‧‧‧第一薄膜電晶體
5572‧‧‧第二薄膜電晶體
5573‧‧‧第三薄膜電晶體
5574‧‧‧第四薄膜電晶體
5575‧‧‧第五薄膜電晶體
5576‧‧‧第六薄膜電晶體
5577‧‧‧第七薄膜電晶體
5588‧‧‧第八薄膜電晶體
5601‧‧‧驅動器IC
5602_1-5602_M、5602_J‧‧‧切換組
5603a‧‧‧第一薄膜電晶體
5603b‧‧‧第二薄膜電晶體
5603c‧‧‧第三薄膜電晶體
5611‧‧‧第一佈線
5612‧‧‧第二佈線
5613‧‧‧第三佈線
5621_1-5622_M、5621_J‧‧‧佈線
5701_1-5701_n、5701_i‧‧‧正反器
5703a‧‧‧時序
5703b‧‧‧時序
5703c‧‧‧時序
5711‧‧‧第一佈線
5712‧‧‧第二佈線
5713‧‧‧第三佈線
5714‧‧‧第四佈線
5715‧‧‧第五佈線
5716‧‧‧第六佈線
5717_i-1、5717_i、5717_i+1‧‧‧佈線
5721_j‧‧‧訊號
5803a‧‧‧時序
5803b‧‧‧時序
5803c‧‧‧時序
5821_j‧‧‧訊號
6400‧‧‧像素
6401‧‧‧切換電晶體
6402‧‧‧驅動電晶體
6403‧‧‧電容器
6404‧‧‧發光元件
6405‧‧‧訊號線
6406‧‧‧掃描線
6407‧‧‧電源線
6408‧‧‧共同電極
7001‧‧‧TFT
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7011‧‧‧驅動TFT
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧遮光膜
7017‧‧‧導電膜
7021‧‧‧驅動TFT
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導電膜
9400‧‧‧通訊裝置
9401‧‧‧機殼
9402‧‧‧操作鍵
9403‧‧‧外部輸入端子
9404‧‧‧麥克風
9405‧‧‧揚音器
9406‧‧‧發光部
9410‧‧‧顯示裝置
9411‧‧‧機殼
9412‧‧‧顯示部
9413‧‧‧操作鍵
9600‧‧‧電視裝置
9601‧‧‧機殼
9603‧‧‧顯示部
9605‧‧‧架子
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控器
9700‧‧‧數位相框
9701‧‧‧機殼
9703‧‧‧顯示部
9881‧‧‧機殼
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚音器部
9885‧‧‧操作鍵
9886‧‧‧儲存媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧機殼
9893‧‧‧連接器
9900‧‧‧吃角子老虎機
9901‧‧‧機殼
9903‧‧‧顯示部
圖1A至1E顯示半導體裝置的製造方法。
圖2A及2B顯示半導體裝置。
圖3A至3E顯示半導體裝置的製造方法。
圖4A及4B顯示半導體裝置。
圖5A至5C顯示半導體裝置的製造方法。
圖6A至6C顯示半導體裝置的製造方法。
圖7顯示半導體裝置的製造方法。
圖8顯示半導體裝置的製造方法。
圖9顯示半導體裝置的製造方法。
圖10顯示半導體裝置的製造方法。
圖11A1、11A2、11B1及11B2顯示半導體裝置。
圖12顯示半導體裝置。
圖13顯示半導體裝置。
圖14A及14B均為半導體裝置的方塊圖。
圖15顯示訊號線驅動電路的結構。
圖16是時序圖，說明訊號線驅動電路的操作。
圖17是時序圖，說明訊號線驅動電路的操作。
圖18顯示移位暫存器的結構。
圖19顯示圖18的正反器連接結構。
圖20顯示半導體裝置中的像素的等效電路。
圖21A至21C均顯示半導體裝置。
圖22A1、22A2、及22B顯示半導體裝置。
圖23顯示半導體裝置。
圖24A及24B顯示半導體裝置。
圖25A及25B顯示電子紙的應用實施例。
圖26是外部視圖，顯示電子書裝置的實施例。
圖27A及27B是外部視圖，分別顯示電視裝置及數位相框的實施例。
圖28A及28B是外部視圖，顯示遊戲機的實施例。
圖29A及29B是外部視圖，顯示行動電話的實施例。
圖30A至30D顯示多色調光罩。
參考圖式，詳述實施例。但是，習於此技藝者容易瞭解，在不悖離本發明的範圍及精神下，可以以不同的方式，修改此處所揭示的細節。因此，本發明不應被解釋為受限於下述實施例的說明。在下述的本發明的結構中，相同的部份或具有類似功能的部份於不同的圖式中以相同的代號表示，且不重複其說明。
(實施例1)
參考圖1A至1E以及圖2A和2B，說明實施例1的半導體裝置的製造方法。
圖2A是實施例1的半導體裝置的薄膜電晶體420的平面視圖，圖2B是圖2A的C1-C2剖面視圖。薄膜電晶體420是逆交錯薄膜電晶體，以及，包含閘極電極層401、閘極絕緣層402、半導體層403、作為源極區和汲極區的n+層404a和404b、以及源極和汲極電極層405a和405b。
圖1A至1E相當於薄膜電晶體420的製造步驟的剖面視圖。
在圖1A中，作為基部膜的絕緣膜407設於基底400上，閘極電極層401設於絕緣膜407上。絕緣膜407具有防止雜質元素從基底400擴散的功能，以及，使用氮化矽膜、氧化矽膜、氧氮化矽膜、及氮氧化矽膜之一或更多，將絕緣膜407形成為具有單層或堆疊層結構。在實施例1中，使用氧化矽膜(厚度100nm)。使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、鈮、或鈧、或包含這些材料中的任意材料作為主成份之合金材料，將閘極電極層401形成為具有單層或堆疊層的結構。
舉例而言，關於閘極電極層401的二層結構，下述結構是較佳的：鉬層堆疊於鋁層上的二層結構、鉬層堆疊於銅層上的二層結構、氮化鈦層或氮化鉭層堆疊於銅層上的二層結構、以及氮化鈦層及鉬層堆疊的二層結構。關於三層結構，較佳的是堆疊鎢層或氮化鎢層、鋁和矽的合金或鋁和鈦的合金、及氮化鈦層或鈦層。
閘極絕緣層402、第一氧化物半導體膜431、第二氧 化物半導體膜432、及導電膜433依此次序堆疊於閘極電極層401上。
以電漿CVD法、濺射法、等等，使用氧化矽層、氮化矽層、氮氧化矽層、或氧氮化矽層，將閘極絕緣層402形成為具有單層或堆疊層結構。或者，以使用有機矽烷氣體的CVD法，使用氧化矽層、氮化矽層、氮氧化矽層、或氧氮化矽層，形成閘極絕緣層402。關於有機矽烷，可以使用例如四乙氧矽烷(TEOS：化學式Si(OC2H5)4)、四甲基矽烷(TMS：化學式Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2H5)3)、或三2甲基胺基矽烷(SiH(N(CH3)2)3)等含矽化合物。
注意，在以濺射法形成第一氧化物半導體膜431之前，以逆濺射較佳地移除閘極絕緣層402的表面上的灰塵，在逆濺射中，導入氬氣及產生電漿。逆濺射是使用RF功率以將電壓施加至基底側，而在氬氣氛圍中於基底側上產生電漿，但未施加電壓至靶材側，以致於修改表面。可以使用氮、氦、等等以取代氬氛圍。或者，可以將氧、氫、N2O、等等添加至氬氛圍。又或者，可以使用添加Cl2、CF4、等等的氬氣氛圍。
經由電漿處理，較佳地修改第二氧化物半導體膜432與導電膜433彼此接觸的區域。在實施例1中，在形成導電膜433之前，在氬氛圍中，於第二氧化物半導體膜432(在實施例1中，In-Ga-Zn-O為基礎的非單晶膜)上執行 電漿處理。
使用氮、氦、等等以取代氬氛圍，執行電漿處理。或者，將氧、氫、N2O、等等添加至氬氛圍。又或者，將Cl2、CF4、等等添加至氬氛圍。
在實施例1中，使用In-Ga-Zn-O為基礎的非單晶膜作為第一氧化物半導體膜431及第二氧化物半導體膜432。在不同的條件下，形成第一氧化物半導體膜431及第二氧化物半導體膜432，以及，第二氧化物半導體膜432比第一氧化物半導體膜431具有更高的導電率及更低的電阻。舉例而言，使用氬氣流量設定為40sccm之濺射法取得的氧化物半導體膜，形成第二氧化物半導體膜432。第二氧化物半導體膜432具有n型導電率及具有從0.01eV至0.1eV之活化能(△E)。注意，在實施例1中，第二氧化物半導體膜432是In-Ga-Zn-O為基礎的非單晶膜以及包含至少非晶成份。在某些情形中，第二氧化物半導體膜432在非晶結構中具有晶粒(奈米結晶)。在第二氧化物半導體膜432中的晶粒(奈米結晶)具有1nm至10nm的直徑，典型上約2nm至4nm的直徑。
藉由設置作為n+層的第二氧化物半導體膜432，使用金屬層所形成的導電膜433及作為通道形成區的第一氧化物半導體膜431具有有利的接面，允許比肖特基接面更熱穩定的操作。此外，n+層的設置對於供應載子給通道(源極側上)、穩定吸收來自通道(汲極側)的載子、或防止電阻成份形成於與佈線之間的介面處是有效的。此外，藉 由降低電阻，即使在高汲極電壓，仍然可以維持高遷移率。
可以連續地形成閘極絕緣層402、第一氧化物半導體膜431、第二氧化物半導體膜432、及導電膜433，而不用曝露於空氣中。藉由連續形成而不用曝露於空氣中，可以堆疊這些膜，而在它們之間的介面不會受大氣成份或漂浮於空氣中的污染雜質元素污染；因此，可以降低薄膜電晶體的特徵變異。
光罩434形成於閘極絕緣層402、第一氧化物半導體膜431、第二氧化物半導體膜432、及導電膜433上。
在實施例1中，顯示以使用多色調光罩以執行曝光之方式，形成光罩434之實施例。形成光阻以形成光罩434。關於光阻，可以使用正型光阻或負型光阻。此處，使用正型光阻。
接著，使用例如灰色調光罩59a或半色調光罩59b等多色調光罩作為曝光光罩，以光照射光阻，以致於光阻受曝光。
此處，將參考圖30A至30D，說明多色調光罩之灰色調光罩59a或半色調光罩59b之曝光。
多色調光罩可以取得三曝光程度，以致於可以形成曝光部份、半曝光部份、及未曝光部份。換言之，多色調光罩使透射過其的光具有多個強度。一次曝光及顯影處理允許形成具有多個厚度的區域(典型上，二種厚度)之光阻光罩。如此，藉由使用多色調光罩，可以降低曝光光罩的 數目。
多色調光罩的典型實施例包含如圖30A所示之灰色調光罩59a及如圖30C所示之半色調光罩59b。
如圖30A所示，灰色調光罩59a包含透光基底63、及形成於透光基底63上的遮光部64和繞射光柵65。遮光部64的透光率是0%。繞射光柵65具有間隔小於或等於用於曝光之光的解析度之狹縫狀、點狀、網目狀、等透光部，藉以控制透光率。繞射光柵可為具有規律間隔的狹縫狀、點狀、網目狀；或具有不規律間隔的狹縫狀、點狀、網目狀。
關於透光基底63，可以使用例如石英基底等透光基底。遮光部64及繞射光柵65均可使用例如鉻或氧化鉻等吸光的遮光材料來形成。
如圖30B所示，當灰色調光罩59a由曝照光照射時，遮光部64的透射率66是0%，而未設置遮光部64及繞射光柵65的區域的透光率為100%。繞射光柵65的透光率66控制在10%至70%的範圍內。藉由控制繞射光柵之狹縫、點、或網目的間距，可以控制繞射光柵65的透光率。
如圖30C所示，半色調光罩59b包含透光基底63、以及形成於透光基底63上的半透光部67及遮光部68。使用MoSiN、MoSi、MoSiO、MoSiON、CrSi、等等，可以形成半透光部67。使用例如鉻或氧化鉻等吸光的遮光材料，形成遮光部68。
如圖30D所示，在半色調光罩59b由曝照光照射的情形中，遮光部68的透光率69為0%，而未設置遮光部68及半透光部67之區域的透光率為100%。此外，僅設有半透光部67的區域之透光率69可以控制在10%至70%中。藉由選擇半透光部67的材料，可以控制僅設有半透光部67的區域的透光率。
使用多色調光罩，執行曝光，然後，執行顯影；因此，可以形成如圖1B所示的具有厚度不同之多個區域的光罩434。
接著，使用光罩434，執行第一蝕刻步驟；因此，將第一氧化物半導體膜431、第二氧化物半導體膜432、及導電膜433蝕刻成島狀。結果，可以形成第一氧化物半導體層435、第二氧化物半導體層436、及導電層437(請參見圖1B)。
接著，使光罩434接受蝕刻，具體而言，接受灰化。結果，光罩的尺寸及厚度縮小。經由灰化，移除具有小厚度(與部份閘極電極層401重疊的區域)之光阻光罩的區域，以致於可以形成分割的光罩438(請參見圖1C)。
使用光罩438，執行第二蝕刻步驟；因此，將第一氧化物半導體層435、第二氧化物半導體層436、及導電層437蝕刻成半導體層403、n+層404a和404b、以及源極和汲極電極層405a和405b(請參見圖1D)。注意，將半導體層403部份地蝕刻而成為具有溝槽(凹部)以及也具有被部份蝕刻及曝露的端部之半導體層。
在實施例1中，藉由使用蝕刻溶液的濕蝕刻，執行第一及第二蝕刻步驟中的每一步驟。
關於蝕刻溶液，可以使用磷酸、醋酸、及硝酸的混合溶液、氨過氧化氫混合物(過氧化氫：氨：水=5：2：2)、等等。或者，可以使用ITO07N(由Kanto化學公司製造)。
視用於導電膜433的材料而適當地調整蝕刻條件(蝕刻溶液、蝕刻時間、溫度、等等)，以致於膜可以蝕刻成所需形狀。
舉例而言，在以鋁膜或鋁合金膜用於導電膜433的情形中，可以執行使用磷酸、醋酸、及硝酸的混合溶液的濕蝕刻。此外，在以鈦膜用於導電膜433的情形中，執行使用氨過氧化氫混合物(過氧化氫：氨：水=5：2：2)作為蝕刻溶液之濕蝕刻。
舉例而言，在鋁膜或鋁合金膜用於導電膜433的情形中，可以在第一及第二蝕刻步驟使用磷酸、醋酸、及硝酸的混合溶液作為蝕刻溶液，蝕刻第一氧化物半導體膜431、第二氧化物半導體膜432、導電膜433、第一氧化物半導體層435、第二氧化物半導體層436、及導電層437。
第一蝕刻步驟中使用的蝕刻溶液及第二蝕刻步驟中使用的蝕刻溶液可以彼此不同。此外，在第一及第二蝕刻步驟中的每一步驟中，用於蝕刻導電膜的蝕刻溶液與用於蝕刻氧化物半導體的蝕刻溶液可以彼此不同。
舉例而言，在以鈦膜用於導電膜433的情形中，在第一蝕刻步驟中，使用氨過氧化氫混合物(過氧化氫：氨：水=5：2：2)作為蝕刻溶液，蝕刻導電膜433，以及，使用磷酸、醋酸、及硝酸的混合溶液作為蝕刻溶液，蝕刻第一氧化物半導體膜431及第二氧化物半導體膜432。類似地，在第二蝕刻步驟中，使用氨過氧化氫混合物(過氧化氫：氨：水=5：2：2)，蝕刻導電層437，以及，使用磷酸、醋酸、及硝酸的混合溶液，蝕刻第一氧化物半導體層435及第二氧化物半導體層436。
注意，在第二蝕刻步驟中，可以使用氨過氧化氫混合物(過氧化氫：氨：水=5：2：2)，蝕刻第一氧化物半導體層435、第二氧化物半導體層436、及導電層437，以致於可以形成半導體層403的凹部、n+層404a和404b、及源極和汲極電極層405a和405b。
當在第一蝕刻步驟中濕蝕刻第一氧化物半導體膜431、第二氧化物半導體膜432、及導電膜433時，各向等性地蝕刻第一氧化物半導體膜431、第二氧化物半導體膜432、及導電膜433。如此，第一氧化物半導體層435、第二氧化物半導體層436、及導電層437的端部未與光罩434的端部對齊且這些端部進一步凹陷，以致於端部的形狀具有曲度。因此，可以防止於其上形成導因於步階的膜斷接或遮蓋缺陷。此外，由於可以容易地取得第一氧化物半導體膜431與閘極絕緣層402之間的高蝕刻選擇性，所以，假使使用濕蝕刻時，可以防止不必要地進一步 薄化閘極絕緣層402。
類似地，當在第二蝕刻步驟中，濕蝕刻第一氧化物半導體層435、第二氧化物半導體層436、及導電層437時，各向等性地蝕刻第一氧化物半導體層435、第二氧化物半導體層436、及導電層437。如此，半導體層403的凹部、半導體層403、n+層404a和404b、及源極和汲極電極層405a和405b的端部未與光罩438的端部相對齊且這些端部進一步凹陷，以致於端部的形狀具有曲度。因此，可以防止於其上形成導因於步階的膜斷接或遮蓋缺陷。此外，由於可以容易地取得導電層437或第二氧化物半導體層436與閘極絕緣層402之間的高蝕刻選擇性，所以，假使使用濕蝕刻時，可以防止不必要地進一步薄化閘極絕緣層402。
此外，由於半導體層403、n+層404a和404b、及源極和汲極電極層405a和405b的端部的蝕刻速率視蝕刻條件或氧化物半導體材料及導電材料而定，所以，在某些情形中，曲度是不同的且端部是不連續的。
此外，藉由清洗，將濕蝕刻之後的蝕刻溶液與被蝕刻的材料一起移除。含有被移除的材料之蝕刻溶液的廢棄液體可以被純化以回收含於廢液中的材料。可以從蝕刻後的廢棄液體中收集及回收例如含於氧化物半導體層中的銦等材料，以致於可以有效地使用資源及降低成本。
之後，移除光罩438。
關於源極和汲極電極層405a和405b的材料，較佳地 使用蝕刻速率高於半導體層403的材料。這是因為在藉由蝕刻而一次蝕刻源極和汲極電極層405a和405b及半導體層403的情形中，降低半導體層403的蝕刻速率至低於源極和汲極電極層405a和405b的蝕刻速率可以抑制過度蝕刻半導體層403。結果，可以抑制半導體層403的移除。
之後，較佳地，執行200℃至600℃的熱處理，典型地300℃至500℃的熱處理。此處，在氮氛圍中，於350℃下，執行熱處理一小時。經由此熱處理，在用於半導體層403及n+層404a和404b的In-Ga-Zn-O為基礎的氧化物半導體之原子層發生重配置。此熱處理(包含光退火等等)的重要性在於中斷半導體層403及n+層404a和404b中的載子傳輸之失真可以被解除。注意，對於何時執行熱處理並無特別限定，只要是在第一氧化物半導體膜431及第二氧化物半導體膜432形成之後執行即可。
此外，可以於半導體層403曝露的凹部上執行氧自由基處理。藉由氧自由基處理，使用半導體層403形成通道形成區之薄膜電晶體可以作為常關電晶體。此外，藉由自由基處理，可以修復導因於蝕刻的半導體層403之損傷。在O2或N2O的氛圍中、或包含氧之N2、He、Ar、等的氛圍中，較佳地執行自由基處理。或者，可以使用添加Cl2或CF4至上述氛圍中而取得的氛圍。注意，在無偏壓電壓施加至基底側之下，較佳地執行自由基處理。
經由上述步驟，可以完成圖1E中所示的逆交錯薄膜電晶體420。
如同在實施例1中一般，藉由使用由多色調光罩形成之具有多個(典型上二種)厚度的區域之光阻光罩，可以減少光阻光罩的數目；因此，可以簡化製程及降低成本。如此，可以低成本高生產力地製造可靠的半導體裝置。
(實施例2)
此處，參考圖3A至3E以及圖4A和4B，說明與實施例1相較之包含薄膜電晶體的半導體裝置的實施例，所述薄膜電晶體具有的結構中源極與汲極電極與半導體層相接觸。
圖4A是實施例2的半導體裝置中的薄膜電晶體460的平面視圖，圖4B是圖4A的D1-D2剖面視圖。薄膜電晶體460是逆交錯薄膜電晶體，以及，包含閘極電極層451、閘極絕緣層452、半導體層453、以及源極和汲極電極層455a和455b。
圖3A至3E是剖面視圖，顯示薄膜電晶體460的製造步驟。
在圖3A中，作為基部膜的絕緣膜457設於基底450上，閘極電極層451設於絕緣膜457上。閘極絕緣層452、氧化物半導體膜481、及導電膜483依此次序堆疊於閘極電極層451上。
經由電漿處理，較佳地修改氧化物半導體膜481與導電膜483彼此接觸的區域。在實施例2中，在形成導電膜 483之前，在氬氛圍中，於氧化物半導體膜481(在實施例2中，In-Ga-Zn-O為基礎的非單晶膜)上執行電漿處理。
使用氮、氦、等等以取代氬氛圍，執行電漿處理。或者，將氧、氫、N2O、等等添加至氬氛圍。又或者，可以使用添加Cl2、CF4、等等的氬氛圍。
可以連續地形成閘極絕緣層452、氧化物半導體膜481、及導電膜483，而不用曝露於空氣中。藉由連續形成而不用曝露於空氣中，可以堆疊這些膜，而在它們之間的介面不會受大氣成份或漂浮於空氣中的污染雜質元素污染；因此，可以降低薄膜電晶體的特徵變異。
光罩484形成於閘極絕緣層452、氧化物半導體膜481、及導電膜483上。
在實施例2中，顯示以使用多色調光罩以執行曝光之方式，形成光罩484之實施例。以類似於實施例1的光罩434的方式，形成光罩484。
使用使光透射過而具有多個強度之多色調光罩，執行曝光，然後，執行顯影，因此，可以形成如圖3B所示的具有厚度不同之多個區域的光罩484。藉由使用多色調光罩，可以降低曝光光罩的數目。
接著，使用光罩484，執行第一蝕刻步驟；因此，將氧化物半導體膜431及導電膜433蝕刻成島狀。結果，可以形成氧化物半導體層485及導電層487(請參見圖3B)。
接著，使光罩484接受蝕刻，具體而言，接受灰化。結果，光罩的尺寸及厚度縮小。經由灰化，移除具有小厚度(與部份閘極電極層451重疊的區域)之光阻光罩的區域，以致於可以形成分割的光罩488(請參見圖3C)。
使用光罩488，執行第二蝕刻步驟；因此，將氧化物半導體層485及導電層487蝕刻成半導體層453以及源極和汲極電極層455a和455b(請參見圖3D)。注意，將半導體層453部份地蝕刻而成為具有溝槽(凹部)以及也具有被部份蝕刻及曝露的端部之半導體層。
在實施例2中，藉由使用蝕刻溶液的濕蝕刻，執行第一及第二蝕刻步驟中的每一步驟。
關於蝕刻溶液，可以使用磷酸、醋酸、及硝酸的混合溶液、氨過氧化氫混合物(過氧化氫：氨：水=5：2：2)、等等。或者，可以使用ITO07N(由Kanto化學公司製造)。
視用於導電膜483的材料而適當地調整蝕刻條件(蝕刻溶液、蝕刻時間、溫度、等等)，以致於可以將膜蝕刻成所需形狀。
舉例而言，在以鋁膜或鋁合金膜用於導電膜483的情形中，可以使用磷酸、醋酸、及硝酸的混合溶液以執行濕蝕刻。此外，在以鈦膜用於導電膜483的情形中，使用氨過氧化氫混合物(過氧化氫：氨：水=5：2：2)作為蝕刻溶液，執行濕蝕刻。
舉例而言，在鋁膜或鋁合金膜用於導電膜483的情形 中，可以在第一及第二蝕刻步驟使用磷酸、醋酸、及硝酸的混合溶液作為蝕刻溶液，蝕刻導電膜483、氧化物半導體膜481、導電膜483、氧化物半導體層485、及導電層487。
在第一及第二蝕刻步驟中可以使用不同的蝕刻溶液。此外，在第一及第二蝕刻步驟中，使用不同的蝕刻溶液以蝕刻導電膜及氧化物半導體膜。
舉例而言，在以鈦膜用於導電膜483的情形中，在第一蝕刻步驟中，使用氨過氧化氫混合物(過氧化氫：氨：水=5：2：2)作為蝕刻溶液，蝕刻導電膜483，以及，使用磷酸、醋酸、及硝酸的混合溶液作為蝕刻溶液，蝕刻氧化物半導體膜481。類似地，在第二蝕刻步驟中，使用氨過氧化氫混合物(過氧化氫：氨：水=5：2：2)，蝕刻導電層487，以及，使用磷酸、醋酸、及硝酸的混合溶液，蝕刻氧化物半導體層485。
注意，在第二蝕刻步驟中，可以使用氨過氧化氫混合物(過氧化氫：氨：水=5：2：2)，蝕刻氧化物半導體層485，以致於也可以形成半導體層453的凹部及源極和汲極電極層455a和455b。
當在第一蝕刻步驟中濕蝕刻氧化物半導體膜481及導電膜483時，各向等性地蝕刻氧化物半導體膜481及導電膜483。如此，氧化物半導體層485及導電層487的端部未與光罩484的端部對齊且這些端部進一步凹陷，以致於端部的形狀具有曲度。因此，可以防止於其上形成導因於 步階的膜斷接或遮蓋缺陷。此外，由於可以容易地取得氧化物半導體膜481與閘極絕緣層452之間的高蝕刻選擇性，所以，假使使用濕蝕刻時，可以防止不必要地進一步薄化閘極絕緣層452。
類似地，當在第二蝕刻步驟中，濕蝕刻氧化物半導體層485及導電層487時，各向等性地蝕刻氧化物半導體層485及導電層487。如此，半導體層453及源極和汲極電極層455a和455b的凹部的端部未與光罩488的端部相對齊且這些端部進一步凹陷，以致於端部的形狀具有曲度。因此，可以防止於其上形成導因於步階的膜斷接或遮蓋缺陷。此外，由於可以容易地取得導電層483與閘極絕緣層452之間的高蝕刻選擇性，所以，假使使用濕蝕刻時，可以防止不必要地進一步薄化閘極絕緣層452。
此外，由於半導體層453及源極和汲極電極層455a和455b的端部的蝕刻速率視蝕刻條件或氧化物半導體材料及導電材料而定，所以，在某些情形中，端部之曲度是不同的且端部是不連續的。
此外，藉由清洗，將濕蝕刻之後的蝕刻溶液與被蝕刻的材料一起移除。含有被移除的材料之蝕刻溶液的廢棄液體可以被純化以回收含於廢液中的材料。可以從蝕刻後的廢棄液體中收集及回收例如含於氧化物半導體層中的銦等材料，以致於可以有效地使用資源及降低成本。
之後，移除光罩488。
經由上述步驟，可以完成圖3E中所示的逆交錯薄膜 電晶體460。
如同在實施例2中一般，藉由使用由多色調光罩形成之具有多個(典型上二種)厚度的區域之光阻光罩，可以減少光阻光罩的數目；因此，可以簡化製程及降低成本。如此，可以低成本高生產力地製造可靠的半導體裝置。
(實施例3)
在實施例3中，參考圖5A至5C、圖6A至6C、圖7、圖8、圖9、圖10、圖11A1、11A2、11B1、及11B2、以及圖12，說明包含薄膜電晶體的顯示裝置的製程。
關於圖5A中所示的具有透光特性之基底100，可以使用鋇硼矽酸玻璃、鋁硼矽酸玻璃、等等，舉例而言，康寧(Corning)公司製造的#7059玻璃、#1737玻璃、等等。
接著，完全於基底100的表面上形成導電層，然後，執行第一微影術製程以形成光阻光罩。然後，以蝕刻移除不需要的部份，以致於形成佈線及電極(包含閘極電極層101的閘極佈線、電容器佈線108、及第一端子121)。此時，執行蝕刻，以致於至少閘極電極層101的端部會尾端逐漸變細。圖5A是剖面視圖，顯示此狀態。注意，圖7對應於此狀態的上視圖。注意，圖7中的點虛線顯示稍後形成的源極和汲極電極層、像素電極層、及接觸孔。
使用例如選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鈮(Nd)、或鈧(Sc)之元素；包含這些元素中的任一元素之合金；包含這些元素中的任意組合之合金；或包含這些元素中的任意元素之氮化物等抗熱導電材料，在端子部，較佳地形成包含閘極電極層101、電容器佈線108、及第一端子121之每一閘極佈線。在使用例如鋁(Al)或銅(Cu)等低電阻導電材料的情形中，由於Al單獨具有低抗熱性的問題、腐蝕傾向、等等，所以，與上述抗熱導電材料相組合地使用低阻抗導電材料。
接著，完全在閘極電極層101上形成閘極絕緣層102。以濺射法等等，形成厚度50nm至250nm的閘極絕緣層102。
舉例而言，以濺射法形成厚度100nm的氧化矽膜作為閘極絕緣層102。無需多言，閘極絕緣層102不限於此氧化矽膜，可以形成具有單層或堆疊層結構之另一絕緣膜，例如氮氧化矽膜、氮化矽膜、氧化鋁膜、或氧化鉭膜。
注意，在形成氧化物半導體膜之前，以逆濺射，較佳地移除閘極絕緣層的表面上的灰塵，在逆濺射中，導入氬氣及產生電漿。可以使用氮、氦、等等以取代氬氣氛圍。或者，可以將氧、氫、N2O、等等添加至氬氣氛圍。又或者，將Cl2、CF4、等等添加至氬氣氛圍。
接著，在閘極絕緣層102上形成第一氧化物半導體膜 109(在實施例3中為第一In-Ga-Zn-O為基礎的非單晶膜)。由於灰塵及濕氣並未附著至閘極絕緣層與半導體膜之間的介面，所以，在電漿處理之後，沈積In-Ga-Zn-O為基礎的非單晶膜，而不用曝露至空氣，是為有效的。此處，在下述條件下，形成第一In-Ga-Zn-O為基礎的非單晶膜：靶材為直徑8吋之包含In、Ga、及Zn(In2O3：Ga2O3：ZnO=1：1：1)之氧化物半導體靶材，靶材與基底之間的距離是170mm，壓力為0.4Pa，直流(DC)電源為0.5kW，氛圍為氬氣或氧氣。由於可以減少灰塵及膜厚可以變均勻，所以，脈衝式直流(DC)電流是較佳的。第一In-Ga-Zn-O為基礎的非單晶膜的厚度設定在5nm至200nm的範圍中。在實施例3中，In-Ga-Zn-O為基礎的非單晶膜的厚度為100nm。
接著，以濺射法形成第二氧化物半導體膜111(在實施例3中為第二In-Ga-Zn-O為基礎的非單晶膜)，而不用曝露至空氣。此處，在下述條件下，執行濺射沈積：靶材為In2O3：Ga2O3：ZnO=1：1：1，壓力為0.4Pa，電功率數量為500W、沈積溫度為室溫、氬氣流速為40sccm。雖然刻意地使用In2O3：Ga2O3：ZnO=1：1：1的靶材，但是，在某些情形中，正好在沈積之後，取得包含大小為1nm至10nm的晶粒之In-Ga-Zn-O為基礎的非單晶膜。藉由適當地調整靶材成份比、沈積壓力(0.1Pa至2.0Pa)、電功率數量(250W至300W：8吋φ)、溫度(室溫至100℃)、反應濺射的沈積條件、等等，可以 控制晶粒的存在或不存在和晶粒的密度，以及，在1nm至10nm的範圍之內，調整晶粒的直徑。In-Ga-Zn-O為基礎的非單晶膜的厚度是5nm至20nm。無需多言，在膜包含晶粒的情形中，晶粒的大小不會超過膜厚。在實施例3中，第二In-Ga-Zn-O為基礎的非單晶膜的厚度為5nm。
在彼此不同的條件下，形成第一In-Ga-Zn-O為基礎的非單晶膜及第二In-Ga-Zn-O為基礎的非單晶膜。舉例而言，在第一In-Ga-Zn-O為基礎的非單晶膜的沈積條件下氧氣對氬氣的流量比高於第二In-Ga-Zn-O為基礎的非單晶膜的沈積條件下的氧氣對氬氣的流量比。具體而言，在稀有氣體(例如氬氣或氦氣)氛圍(或是包含10%或更低的氧氣及90%或更多的氬氣之氛圍)中，形成第二In-Ga-Zn-O為基礎的非單晶膜，以及，在氧氣氛圍(亦即，氧氣流量等於或高於氬氣流量)中，形成第一In-Ga-Zn-O為基礎的非單晶膜。
在先前執行逆濺射的腔室中、或者在與先前執行逆濺射的腔室之不同腔室中，形成第二In-Ga-Zn-O為基礎的非單晶膜。
關於濺射方法，有使用高頻功率源作為濺射功率源之RF濺射法、DC濺射法、及以脈衝方式施加偏壓的脈衝式DC濺射法。在形成絕緣膜的情形中，主要使用RF濺射法，以及，在形成金屬膜的情形中，主要使用DC濺射法。
此外，有多源濺射設備，其中，設有多個不同材料的靶材。藉由多源濺射設備，可以在腔室中形成堆疊的不同材料膜，或是，在相同腔室中，同時以放電來形成具有多種材料的膜。
此外，也有在腔室內設有磁鐵系統以及用於磁控管濺射方法的濺射設備、或是用於ECR濺射法的濺射設備，在用於ECR濺射法的濺射設備中，使用藉由微波產生的電漿而不使用輝光放電。
此外，藉由濺射法之沈積法，也有反應濺射法、及偏壓濺射法，在反應濺射法中，在沈積期間，靶材物質及濺射氣體成份彼此反應以形成其化合物的薄膜，在偏壓濺射法中，在沈積期間，電壓也施加至基底。
接著，以濺射法或真空蒸鍍法，使用金屬材料，在第一氧化物半導體膜109及第二氧化物半導體膜111上，形成導電膜132。
圖5B顯示此狀態的剖面視圖。
關於導電膜132的材料，有選自Al、Cr、Ti、Ta、Mo、或W的元素、包含上述元素的合金、包含這些元素的任意組合之合金、等等。在200℃至600℃下執行熱處理的情形中，導電膜132較佳地形成為抗此熱處理。在使用Al的情形中，由於Al單獨具有低抗熱性、腐蝕傾向等問題，所以，與抗熱導電材料相組合地使用Al。關於與Al組合地使用之抗熱導電材料，使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鈮 (Nd)、或鈧(Sc)之元素；包含這些元素中的任意元素之合金；包含這些元素中的任意組合之合金膜；或這些元素中的任意元素之氮化物。
此處，導電膜132是單層結構的鈦膜。或者，導電膜132可具有二層結構；舉例而言，鈦膜堆疊於鋁膜上。又或者，導電膜132可以具有三層結構；舉例而言，形成Ti膜，包含Nd的鋁膜(Al-Nd膜)堆疊於Ti膜上，又於其上形成Ti膜。導電膜132可為包含單層結構的矽之鋁膜。
接著，執行第二微影術處理以形成光罩133，光罩133為光阻光罩。在實施例3中，說明使用多色調光罩以執行曝光以用於形成光罩133之實施例。以類似於實施例1的光罩434之方式，形成光罩133。
使用使光透射過而具有多個強度之多色調光罩，執行曝光，然後，執行顯影，因此，可以形成如圖5C所示的具有厚度不同之多個區域的光罩133。藉由使用多色調光罩，可以降低曝光光罩的數目。
接著，使用光罩133，執行第一蝕刻步驟；因此，將第一氧化物半導體膜109、第二氧化物半導體膜111、及導電膜132蝕刻成島狀，第一氧化物半導體膜109是第一In-Ga-Zn-O為基礎的非單晶膜，第二氧化物半導體膜111是In-Ga-Zn-O為基礎的非單晶膜。結果，可以形成第一氧化物半導體層134、第二氧化物半導體層135、及導電層136(請參見圖5C)。圖8是上視圖，顯示無具光罩 133的此狀態。注意，圖8中的點虛線顯示稍後形成的像素電極層、接觸孔等等。
接著，使光罩133接受蝕刻，具體而言，接受灰化。結果，光罩的尺寸及厚度縮小。經由灰化，移除具有小厚度(與部份閘極電極層101重疊的區域)之光阻光罩的區域，以致於可以形成分割的光罩131(請參見圖6A)。
使用光罩131，執行第二蝕刻步驟；因此，將第一氧化物半導體層134、第二氧化物半導體層135、及導電層136蝕刻成半導體層103、作為源極區和汲極區的n+層104a和104b、以及源極和汲極電極層105a和105b。注意，將半導體層103部份地蝕刻而成為具有溝槽(凹部)以及也具有被部份蝕刻及曝露的端部之半導體層。
在實施例3中，藉由使用蝕刻溶液的濕蝕刻，執行第一及第二蝕刻步驟中的每一步驟。
關於蝕刻溶液，可以使用磷酸、醋酸、及硝酸的混合溶液、氨過氧化氫混合物(過氧化氫：氨：水=5：2：2)、等等。
視用於導電膜132的材料而適當地調整蝕刻條件(蝕刻溶液、蝕刻時間、溫度、等等)，以致於可以將膜蝕刻成所需形狀。
舉例而言，在以鋁膜或鋁合金膜用於導電膜132的情形中，可以使用磷酸、醋酸、及硝酸的混合溶液以執行濕蝕刻。此外，在以鈦膜用於導電膜132的情形中，使用氨過氧化氫混合物(過氧化氫：氨：水=5：2：2)作為蝕刻 溶液，執行濕蝕刻。
舉例而言，在鋁膜或鋁合金膜用於導電膜132的情形中，可以在第一及第二蝕刻步驟使用磷酸、醋酸、及硝酸的混合溶液作為蝕刻溶液，蝕刻第一氧化物半導體膜109、第二氧化物半導體膜111、導電膜132、第一氧化物半導體層134、第二氧化物半導體層135、及導電層136。
在第一蝕刻步驟中使用的蝕刻溶液及第二蝕刻步驟中使用的蝕刻溶液可以彼此不同。此外，在第一及第二蝕刻步驟中，用於蝕刻導電膜的蝕刻溶液及用於蝕刻氧化物半導體的蝕刻溶液可以彼此不同。
舉例而言，在以鈦膜用於導電膜132的情形中，在第一蝕刻步驟中，使用氨過氧化氫混合物(過氧化氫：氨：水=5：2：2)作為蝕刻溶液，蝕刻導電膜132，以及，使用磷酸、醋酸、及硝酸的混合溶液作為蝕刻溶液，蝕刻第一氧化物半導體膜109及第二氧化物半導體膜111。類似地，在第二蝕刻步驟中，使用氨過氧化氫混合物(過氧化氫：氨：水=5：2：2)，蝕刻導電層136，以及，使用磷酸、醋酸、及硝酸的混合溶液，蝕刻第二氧化物半導體層135。
注意，在第二蝕刻步驟中，可以使用氨過氧化氫混合物(過氧化氫：氨：水=5：2：2)，蝕刻第一氧化物半導體層134、第二氧化物半導體層135、及導電層136，以致於可以形成半導體層103的凹部、n+層104a和104b、 及源極和汲極電極層105a和105b。
當在第一蝕刻步驟中濕蝕刻第一氧化物半導體膜109、第二氧化物半導體膜111、及導電膜132時，各向等性地蝕刻第一氧化物半導體膜109、第二氧化物半導體膜111、及導電膜132。如此，第一氧化物半導體層134、第二氧化物半導體層135、及導電層136的端部未與光罩133的端部對齊且這些端部進一步凹陷，以致於端部的形狀具有曲度。因此，可以防止於其上形成導因於步階的膜斷接或遮蓋缺陷。此外，由於可以容易地取得第一氧化物半導體膜109與閘極絕緣層102之間的高蝕刻選擇性，所以，假使使用濕蝕刻時，可以防止不必要地進一步薄化閘極絕緣層102。
類似地，當在第二蝕刻步驟中，濕蝕刻第一氧化物半導體層134、第二氧化物半導體層135、及導電層136時，各向等性地蝕刻第一氧化物半導體層134、第二氧化物半導體層135、及導電層136。如此，半導體層103的凹部、以及n+層104a和104b及源極和汲極電極層105a和105b的端部未與光罩131的端部相對齊且這些端部進一步凹陷，以致於端部的形狀具有曲度。因此，可以防止於其上形成導因於步階的膜斷接或遮蓋缺陷。此外，由於可以容易地取得導電層136或第二氧化物半導體層135與閘極絕緣層102之間的高蝕刻選擇性，所以，假使使用濕蝕刻時，可以防止不必要地薄化閘極絕緣層102。
此外，藉由清洗，將濕蝕刻之後的蝕刻溶液與被蝕刻 的材料一起移除。含有被移除的材料之蝕刻溶液的廢棄液體可以被純化以回收含於廢液中的材料。可以從蝕刻後的廢棄液體中收集及回收例如含於氧化物半導體層中的銦等材料，以致於可以有效地使用資源及降低成本。
接著，移除光罩131，以及，較佳地，執行200℃至600℃的熱處理，典型地300℃至500℃的熱處理。此處，在加熱爐中，在氮氛圍中，於350℃下，執行熱處理一小時。經由此熱處理，在In-Ga-Zn-O為基礎的非單晶膜之原子層發生重配置。此熱處理(包含光退火等等)的重要性在於中斷載子傳輸之失真可以被解除。注意，對於何時執行熱處理並無特別限定，只要是在第二In-Ga-Zn-O為基礎的非單晶膜形成之後執行即可。舉例而言，在形成像素電極之後，可以執行熱處理。
此外，可以於半導體層103的通道形成區的曝露部份上執行氧自由基處理。藉由氧自由基處理，薄膜電晶體可以作為常關電晶體。此外，藉由自由基處理，可以修復導因於蝕刻的半導體層103之損傷。在O2或N2O的氛圍中、或包含氧之N2、He、Ar、等的氛圍中，較佳地執行自由基處理。或者，可以使用添加Cl2或CF4至上述氛圍中而取得的氛圍。注意，在無偏壓電壓施加之下，較佳地執行自由基處理。
經由上述步驟，可以完成薄膜電晶體170，其通道形成區係使用半導體層103形成。圖6A是剖面視圖，顯示此狀態。注意，圖9相當於無光罩131之此狀態的上視 圖。注意，圖9中的虛線顯示稍後形成的像素電極層及接觸孔。
執行第二蝕刻步驟，以致於由與半導體層103相同的材料形成之端子層124、由與n+層104a和104b相同的材料形成的端子部中的n+層123、以及由與源極和汲極層105a和105b相同的材料形成的第二端子122餘留於端子部中。注意，第二端子122電連接至源極佈線(包含源極與汲極電極層105a和105b的源極佈線)。
藉由使用由多色調光罩形成之具有多個(典型上二種)厚度的區域之光阻光罩，可以減少光阻光罩的數目；因此，可以簡化製程及降低成本。
接著，形成保護絕緣層107以遮蓋薄膜電晶體170。使用以濺射法等取得的氮化矽膜、氧化矽膜、氮氧化矽膜、氧化鋁膜、氧化鉭膜、等等，形成保護絕緣層107。
接著，執行第三微影術處理以形成光阻光罩。蝕刻閘極絕緣層102及保護絕緣層107以形成到達源極或汲極電極層105b的接觸孔125。此外，藉由此蝕刻，也形成到達第二端子122的接觸孔127及到達第一端子121的接觸孔126。圖6B是剖面視圖，顯示此狀態。
接著，移除光阻光罩，然後形成透明導電膜。以濺射法、真空蒸鍍法、等等，使用氧化銦(In2O3)、氧化銦一氧化錫合金(In2O3-SnO2，縮寫為ITO)、等等，形成透明導電膜。使用包含鹽酸的溶液，蝕刻這些材料的膜。但是，由於ITO的蝕刻特別傾向於留下餘留物，所以，可 以使用氧化銦一氧化鋅合金(In2O3-ZnO)以增進蝕刻處理力。
接著，執行第四微影術處理以形成光阻光罩。以蝕刻移除不需要的部份，因而形成像素電極層110。
此外，藉由此第四微影術處理，在電容器部份中使用閘極絕緣層102及保護絕緣層107作為介電質，以電容器佈線108和像素電極層110一起形成儲存電容器。
此外，在第四微影術處理中，第一端子及第二端子由光阻光罩遮蓋。因此，形成於端子部中的透明導電膜128和129留下。透明導電膜128和129均作為用於與FPC(可撓印刷電路板)連接的電極或佈線。直接連接至第一端子121的透明導電膜128用於連接用的端子電極，所述端子電極係作為閘極佈線的輸入端。形成於第二端子122上的透明導電膜129用於連接用的端子電極，所述端子電極係作為源極佈線的輸入端。
接著，移除光阻光罩。圖6C是剖面視圖，顯示此狀態。注意，圖10相當於此狀態的上視圖。
圖11A1及11A2分別為剖面視圖及上視圖，顯示此狀態的閘極佈線端子部。圖11A1對應於圖11A2的E1-E2剖面視圖。在圖11A1中，形成於保護絕緣膜154上的透明導電膜155用於連接用的端電極，端電極係作為輸入端。在圖11A1的端子部中，由與閘極佈線相同的材料形成的第一端子151與由與源極佈線相同材料形成的連接電極層153重疊，以閘極絕緣層152、第一氧化物半導體層 157及第二氧化物半導體層158介於其間，以及，使第一端子151與連接電極層153經由端子部中的透明導電膜155而導通。注意，圖6C中透明導電膜128與第一端子121相接觸的部份對應於圖11A1中透明導電膜155與第一端子151相接觸的部份。
圖11B1及11B2分別為剖面視圖及上視圖，顯示不同於圖6C的源極佈線端子部的源極佈線端子部。此外，圖11B1對應於圖11B2的F1-F2剖面視圖。在圖11B1中，形成於保護絕緣膜154上的透明導電膜155用於連接用的端子電極，端子電極係作為輸入端。在圖11B1的端子部中，由與佈線相同的材料形成的電極層156配置於電連接至源極佈線的第二端子150之下，以閘極絕緣層152、第一氧化物半導體層157及第二氧化物半導體層158配置於其間。電極層156未電連接至第二端子150，以及，藉由設定電極層156的電位成為不同於第二端子150的電位，舉例而言，浮動、接地、0V、等等，而形成抗雜訊或靜電的電容器。第二端子150經由保護絕緣膜154而電連接至透明導電膜155。
根據像素密度，設置多個閘極佈線、源極佈線、及電容器佈線。在端子部中，配置多個端子：第一端子、第二端子、第三端子、等等，第一端子具有與閘極佈線相同的電位，第二端子具有與源極佈線相同的電位，第三端子具有與電容器佈線相同的電位。各別端子的數目由業者適當地決定。
經由依此方式執行的四個微影術製程，藉由使用四個光罩，可以完成儲存電容器及包含薄膜電晶體170之像素薄膜電晶體部，薄膜電晶體170是底部閘極型n通道薄膜電晶體。然後，以對應於像素的矩陣，配置它們，以致於形成像素部份；如此，取得用於製造主動矩陣顯示裝置的一基底。在本說明書中，為了便於說明，將此基底稱為主動矩陣基底。
在製造主動矩陣液晶顯示裝置的情形中，液晶層設於主動矩陣基底與設有對立電極之對立基底之間，然後，將主動矩陣基底與對立基底彼此固定。注意，電連接至對立基底的對立電極之共同電極設於主動基底上，以及，電連接至共同電極的第四端子設於端子部中。第四端子用於設定要固定的共同電極的電位，舉例而言，接地、0V、等等。
像素結構不限於圖10中所示的像素結構。圖12顯示不同於圖10的上視圖。在圖12中所示的實施例中，未設置電容器，以及，以像素電極與相鄰的像素的閘極佈線重疊並以保護絕緣膜和閘極絕緣層介於其間之方式，形成儲存電容器；在此情形中，可以免除電容器佈線及連接至電容器佈線的第三端子。注意，在圖12中，與圖10中相同的部份以相同代號表示。
在主動矩陣液晶顯示裝置中，藉由驅動以矩陣配置的像素電極，將顯示圖案形成於螢幕上。具體而言，藉由在選取的像素電極與對應於選取的像素電極之對立電極之間 施加電壓，光學地調變設於像素電極與對立電極之間的液晶層，導因於此光學調變之透射或未透射會被觀看者視為顯示圖案。
在以液晶顯示裝置顯示動態影像的情形中，液晶分子的響應速度低。因此，會有動態影像的後像或模糊等問題。為了增進液晶顯示裝置有關動態影像的特徵，有一驅動技術，其於整個螢幕上每一框地執行黑顯示，此稱為黑插入。
此外，有一驅動技術，其使垂直同步頻率增加1.5倍或更多，較佳地為2倍或更多，以增進響應速度，以及，對每一框中分割的多個欄，選取要寫入的灰階，此技術稱為雙倍框速驅動。
此外，為了增進液晶顯示裝置關於動態影像的特徵，有一驅動技術，其使用多個LED(發光二極體)、多個EL光源、等等以形成平面光源，以及，獨立地使用平面光源的每一光源以在一框週期內執行間歇發光驅動。關於平面光源，可以使用三或更多種LED，或者，使用發射白光的LED。由於可以獨立地控制多個LED，所以，LED發光時的時間可以根據液晶層的光學調變切換時的時間同步。藉由此驅動技術，可以部份地關閉LED；因此，特別是在顯示大部份的螢幕上包含黑顯示區的畫面時，可以降低功率消耗。
藉由使用任何這些技術的組合，相較於傳統的液晶顯示裝置的顯示特徵，可以增進液晶顯示裝置的顯示特徵， 例如顯示動態影像時的特徵。
在實施例3中取得的n通道電晶體中，使用In-Ga-Zn-O為基礎的非單晶膜，形成通道形成區，以及，此電晶體具有有利的動態特徵。因此，可以組合地使用這些驅動技術。
在製造發光顯示裝置的情形中，將有機發光元件的一電極的電位(也稱為陰極)設定在低電源電位，舉例而言，接地、0V、等等。因此，端子部設有用於將陰極電位設定至例如接地、OV、等低電源電位之第四端子。此外，在製造發光顯示裝置的情形中，除了源極佈線與閘極佈線之外，尚設置電源線。因此，端子部設有電連接至電源線的第五端子。
如同實施例3中所述般，以氧化物半導體膜用於薄膜電晶體可以降低製造成本。
如同實施例3中一般，藉由使用以多色調光罩形成之具有多個(典型上二種)厚度的光阻光罩，可以降低光阻光罩的數目，簡化製程及降低成本。因此，可以低成本高生產力地製造可靠的半導體裝置。
實施例3可以與其它實施例中揭示的方法適當地結合而實施。
(實施例4)
在實施例4中，將於下說明於顯示裝置的一基底上製造至少部份驅動電路及像素部的薄膜電晶體，顯示裝置係 半導體裝置的一實施例。
根據實施例1至3中的任意實施例，形成像素部中的薄膜電晶體。實施例1至3中的任意實施例中所述的薄膜電晶體是n通道TFT；因此，在與像素部的薄膜電晶體相同的基底上，形成使用n通道TFT形成的部份驅動電路。
圖14A是半導體裝置的一實施例之主動矩陣液晶顯示裝置的方塊圖的實施例。圖14A中所示的顯示裝置包含設於基底5300上之具有多個均設有顯示元件的像素之像素部5301、選取各別像素的掃描線驅動電路5302、及控制輸入至選取的像素之視頻訊號的訊號線驅動電路5303。
像素部5301藉由多個於行方向上從訊號線驅動電路5303延伸之訊號線S1至Sm(未顯示)連接至訊號線驅動電路5303，以及，藉由多個於列方向上從掃描線驅動電路5302延伸之掃描線G1至Gn(未顯示)連接至掃描線驅動電路5302。像素部5301包含對應於訊號線S1至Sm以及掃描線G1至Gn而以矩陣配置多個像素(未顯示)。此外，每一像素連接至訊號線Sj(訊號線S1至Sm中的任一訊號線)及掃描線Gi(掃描線G1至Gn中的任一掃描線)。
實施例1至3中的任意實施例中所述的薄膜電晶體是n通道TFT，參考圖15，說明包含n通道TFT的訊號線驅動電路。
圖15中所示的訊號線驅動電路包含驅動器IC5601、 開關組5602_1至5602_M、第一佈線5611、第二佈線5612、第三佈線5613、及佈線5621_1至5621_M。開關組5601_1至5602_2中的每一組均包含第一薄膜電晶體5603a、第二薄膜電晶體5603b、及第三薄膜電晶體5603c。
驅動器IC 5601連接至第一佈線5611、第二佈線5612、第三佈線5613、及佈線5621_1至5621_M。開關組5602_1至5602_M中的每一組連接至第一佈線5611、第二佈線5612、第三佈線5613、及分別對應於開關組5602_1至5602_M之佈線5621_1至5621_M之一。佈線5621_1至5621_M之中的每一佈線經由第一薄膜電晶體5603a、第二薄膜電晶體5603b、及第三薄膜電晶體5603c連接至三訊號線。舉例而言，第J行的佈線5621(佈線5621_1至5621_M中的任一佈線)經由開關組5602_J的第一薄膜電晶體5603a、第二薄膜電晶體5603b、及第三薄膜電晶體5603c連接至訊號線Sj-1、訊號線Sj、及訊號線Sj+1。
注意，訊號輸入至第一佈線5611、第二佈線5612、及第三佈線5613中的每一佈線。
注意，較佳地，在單晶基底上，形成驅動器IC 5601。此外，開關組5602_1至5602_M較佳地形成於與像素部相同的基底上。因此，驅動器IC 5601經由FPC等較佳地連接至開關組5602_1至5602_M。
接著，參考圖16的時序圖，說明圖15中所示的訊號 線驅動電路的操作。圖16是時序圖，其中，第i列中的掃描線Gi被選取。此外，將第i列中的掃描線Gi的選取週期分割成第一副選取週期T1、第二副選取週期T2、及第三副選取週期T3。此外，即使當另一列的掃描線被選取時，圖15中的訊號線驅動電路之操作仍然類似於圖16中的操作。
注意，圖16的時序圖顯示第J_行中的佈線5621_J經由第一薄膜電晶體5603a、第二薄膜電晶體5603b、及第三薄膜電晶體5603c，連接至訊號線Sj-1、訊號線Sj、及訊號線Sj+1。
圖16的時序圖顯示當第i列中的掃描線Gi被選取時，第一薄膜電晶體5603a的開/關的時序5703a、第二薄膜電晶體5603b的開/關的時序5703b、第三薄膜電晶體5603c的開/關的時序5703c、及訊號5721_J輸入至第J行中的佈線5621_J。
在第一副選取週期T1、第二副選取週期T2、第三副選取週期T3中，不同的視頻訊號輸入至佈線5621_1至5621_M。舉例而言，在第一副選取週期T1中輸入至佈線5621_J的視頻訊號輸入至訊號線Sj-1，在第二副選取週期T2中輸入至佈線5621_J的視頻訊號輸入至訊號線Sj，在第三副選取週期T3中輸入至佈線5621_J的視頻訊號輸入至訊號線Sj+1。在第一副選取週期T1、在第二副選取週期T2、及在第三副選取週期T1中，輸入至佈線5621_J的視頻訊號分別以Data_j-1、Data_j、及Data_j+1表 示。
如圖16所示，在第一副選取週期T1中，第一薄膜電晶體5603a開啟，以及，第二薄膜電晶體5603b及第三薄膜電晶體5603c關閉。此時，輸入至佈線5621_J之DATA_j-1經由第一薄膜電晶體5603a而輸入至訊號線Sj-1。在第二副選取週期T2中，第二薄膜電晶體5603b開啟，以及，第一薄膜電晶體5603a及第三薄膜電晶體5603c關閉。此時，輸入至佈線5621_J之DATA_j經由第二薄膜電晶體5603b而輸入至訊號線Sj。在第三副選取週期T3中，第三薄膜電晶體5603c開啟，以及，第一薄膜電晶體5603a及第二薄膜電晶體5603b關閉。此時，輸入至佈線5621_J之DATA_j+1經由第三薄膜電晶體5603c而輸入至訊號線Sj+1。
如上所述，在圖15的訊號線驅動電路中，將一閘極選取週期一分為三；如此，視頻訊號可以在一閘極選取週期中經由佈線5621_J輸入至三訊號線。因此，在圖15的訊號線驅動電路中，設有驅動器IC 5601的基底與設有像素部的基底之間的連接數目可以降低至約訊號線數目的三分之一。當連接數目降低至約訊號線的數目的三分之一時，可以增進圖15的訊號線驅動電路的可靠度、產能、等等。
注意，只要將一閘極選取週期分成多個副選取週期，以及，在多個副選取週期中的每一副選取週期中，將視頻訊號從一佈線輸入至多個訊號線即可，對於薄膜電晶體的 配置、數目、驅動方法、等等並無特別限制。
舉例而言，當在三或更多副選取週期中的每一副選取週期中，視頻訊號從一佈線輸入至三或更多訊號線時，可以增加用於控制薄膜電晶體的薄膜電晶體及佈線。注意，當一閘極選取週期分成四或更多副選取週期時，一副選取週期變得更短。因此，一閘極選取週期較佳地分成二或三副選取週期。
關於另一實施例，如圖17的時序圖所示，一選取週期可以分成預充電週期Tp、第一副選取週期T1、第二副選取週期T2、及第三副選取週期T3其中。此外，圖17的時序圖顯示第i列中的掃描線Gi被選取時，第一薄膜電晶體5603a的開/關時序5803a、第二薄膜電晶體5603b的開/關時序5803b、及第三薄膜電晶體5603c的開/關時序5803c、及訊號5821_J輸入至第J行中的佈線5621_J。如圖17所示，在預充電週期Tp中，第一薄膜電晶體5603a、第二薄膜電晶體5603b、及第三薄膜電晶體5603c開啟。此時輸入至佈線5621_J的預充電電壓Vp分別經由第一薄膜電晶體5603a、第二薄膜電晶體5603b、及第三薄膜電晶體5603c，輸入至訊號線Sj-1、訊號線Sj、訊號線Sj+1。在第一副選取週期T1中，第一薄膜電晶體5603a開啟，以及，第二薄膜電晶體5603b及第三薄膜電晶體5603c關閉。此時，輸入至佈線5621_J之DATA_j-1經由第一薄膜電晶體5603a而輸入至訊號線Sj-1。在第二副選取週期T2中，第二薄膜電晶體5603b開 啟，以及，第一薄膜電晶體5603a及第三薄膜電晶體5603c關閉。此時，輸入至佈線5621_J之DATA_j經由第二薄膜電晶體5603b而輸入至訊號線Sj。在第三副選取週期T3中，第三薄膜電晶體5603c開啟，以及，第一薄膜電晶體5603a及第二薄膜電晶體5603b關閉。此時，輸入至佈線5621_J之DATA_j+1經由第三薄膜電晶體5603c而輸入至訊號線Sj+1。
如上所述，在應用圖17的時序圖之圖15的訊號線驅動電路中，藉由在副選取週期之前提供預充電選取週期，可以將訊號線預充電。如此，可以將視頻訊號高速地寫至像素。注意，圖17中類似於圖16的部份以相同代號表示，並省略相同部份及具有類似功能的部份。
此外，說明掃描訊號線驅動電路的配置。掃描線驅動電路包含移位暫存器及緩衝器。此外，在某些情形中，可以包含位準移位器。在掃描線驅動電路中，當時脈訊號(CLK)及啟動脈衝訊號(SP)輸入至移位暫存器時，產生選取訊號。所產生的訊號由緩衝器緩衝及放大，以及，所造成的訊號供應給對應的掃描線。對應於一線之像素中的電晶體的閘極電極連接至掃描線。此外，由於一線的像素中的電晶體必須同時開啟，所以，以可以饋送大量電流的緩衝器作為緩衝器。
參考圖18及圖19，說明用於掃描線驅動電路的移位暫存器之一模式。
圖18顯示移位暫存器的配置。圖18中所示的移位暫 存器包含多個正反器5701_1至5701_n。此外，藉由輸入第一時脈訊號、第二時脈訊號、啟始脈衝訊號、及重置訊號，移位暫存器操作。
說明圖18中的移位暫存器的連接關係。在圖18中的移位暫存器的第i級中的正反器5701_i(正反器5701_1至5701_n中的任一者)中，圖19中所示的第一佈線5501連接至第七佈線5717_i-1；圖19中所示的第二佈線5502連接至第七佈線5717_i+1；圖19中所示的第三佈線5503連接至第七佈線5717_i；圖19中所示的第六佈線5506連接至第五佈線5715。
此外，圖19中所示的第四佈線5504連接至奇數級的正反器中的第二佈線5712，以及，連接至偶數級的正反器中的第三佈線。圖19中所示的第五佈線5505連接至第四佈線5714。
注意，第一級之正反器5701_1的圖19中所示的第一佈線5501連接至第一佈線5711，第n級之正反器5701_n的圖19中所示的第二佈線5502連接至第六佈線5716。
第一佈線5711、第二佈線5712、第三佈線5713、及第六佈線5716可以分別稱為第一訊號線、第二訊號線、第三訊號線、及第四訊號線。此外，第四佈線5714及第五佈線5715可以分別稱為第一電源線及第二電源線。
接著，圖19顯示圖18中所示的正反器的細節。圖19中所示的正反器包含第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體 5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577、及第八薄膜電晶體5578。注意，第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577、及第八薄膜電晶體5578是n通道電晶體，以及，當閘極與源極之間的電壓(Vgs)超過臨界電壓(Vth)時，它們進入導電狀態。
接著，於下說明圖19中所示的連接結構。
第一薄膜電晶體5571的第一電極(源極電極與汲極電極之一)連接至第四佈線5504，第一薄膜電晶體5571的第二電極(源極電極與汲極電極中的另一電極)連接至第三佈線5503。
第二薄膜電晶體5572的第一電極連接至第六佈線5506。第二薄膜電晶體5572的第二電極連接至第三佈線5503。
第三薄膜電晶體5573的第一電極連接至第五佈線5505。第三薄膜電晶體5573的第二電極連接至第二薄膜電晶體5572的閘極電極。第三薄膜電晶體5573的閘極電極連接至第五佈線5505。
第四薄膜電晶體5574的第一電極連接至第六佈線5506。第四薄膜電晶體5573的第二電極連接至第二薄膜電晶體5572的閘極電極。第四薄膜電晶體5574的閘極電極連接至第一薄膜電晶體5571的閘極電極。
第五薄膜電晶體5575的第一電極連接至第五佈線5505。第五薄膜電晶體5575的第二電極連接至第一薄膜電晶體5571的閘極電極。第五薄膜電晶體5575的閘極電極連接至第一佈線5501。
第六薄膜電晶體5576的第一電極連接至第六佈線5506。第六薄膜電晶體5576的第二電極連接至第一薄膜電晶體5571的閘極電極。第六薄膜電晶體5576的閘極電極連接至第二薄膜電晶體5572的閘極電極。
第七薄膜電晶體5577的第一電極連接至第六佈線5506。第七薄膜電晶體5577的第二電極連接至第一薄膜電晶體5571的閘極電極。第七薄膜電晶體5577的閘極電極連接至第二佈線5502。第八薄膜電晶體5578的第一電極連接至第六佈線5506。第八薄膜電晶體5578的第二電極連接至第二薄膜電晶體5572的閘極電極。第八薄膜電晶體5578的閘極電極連接至第一佈線5501。
注意，第一薄膜電晶體5571的閘極電極、第四薄膜電晶體5574的閘極電極、第五薄膜電晶體5575的第二電極、第六薄膜電晶體5576的第二電極、及第七薄膜電晶體5577的第二電極相連接的點稱為節點5543。此外，第二薄膜電晶體5572的閘極電極、第三薄膜電晶體5573的第二電極、第四薄膜電晶體5574的第二電極、第六薄膜電晶體5576的閘極電極、及第八薄膜電晶體5578的第二電極相連接的點稱為節點5544。
第一佈線5501、第二佈線5502、第三佈線5503、及 第四佈線5504可分別稱為第一訊號線、第二訊號線、第三訊號線、及第四訊號線。此外，第五佈線5505及第六佈線5506可以分別稱為第一電源線及第二電源線。
或者，僅使用實施例1中所述的n通道TFT，製造訊號線驅動電路及掃描線驅動電路。由於實施例1中所述的n通道TFT具有高遷移率，所以，可以增加驅動電路的驅動頻率。此外，由於使用In-Ga-Zn-O為基礎的非單晶膜形成的源極和汲極區，所以，降低實施例1中所述的n通道TFT的寄生電容；因此，n通道TFT的頻率特徵(稱為f特徵)高。舉例而言，包含實施例1中所述的n通道TFT之掃描線驅動電路可以高速地操作；因此，舉例而言，能夠增加框頻率或取得黑螢幕的插入。
此外，當掃描線驅動電路中的電晶體的通道寬度增加或是設置多個掃描線驅動電路時，舉例而言，可以實現更高的框頻率。當設置多個掃描線驅動電路時，在一側上設置用於驅動偶數掃描線的掃描線驅動電路，以及，在相反側上設置用於驅動奇數掃描線的掃描線驅動電路；如此，可以增加框頻率。從多個掃描線驅動電路輸出訊號給相同掃描線，對於增加顯示裝置的尺寸是有利的。
在製造半導體裝置的實施例之主動矩陣發光顯示裝置的情形中，由於多個薄膜電晶體配置於至少一像素中，所以，較佳地配置多個掃描線驅動電路。主動矩陣發光顯示裝置的方塊圖實施例顯示於圖14B中。
圖14B中所示的發光顯示裝置包含設於基底5400上 之具有均設有顯示元件的多個像素之像素部5401、選取每一像素之第一掃描線驅動電路5402及第二掃描線驅動電路5404、及控制輸入至選取的像素之視頻訊號的訊號線驅動電路5403。
在輸入數位視頻訊號至圖14B中所示的發光顯示裝置的像素之情形中，藉由開啟/關閉電晶體，使像素處於發光狀態或非發光狀態。如此，使用面積比例灰階法或時間比例灰階法，可以顯示灰階。面積比例灰階法係驅動方法，其將一像素分成多個副像素及根據一視頻訊號以分別驅動各別的副像素，以致於顯示灰階。此外，時間灰階法係驅動方法，其控制像素處於發光狀態期間的時間，以致於顯示灰階。
由於發光元件的響應時間比液晶元件等的響應時間短，所以，發光元件適於時間比例灰階法。具體而言，在以時間灰階法顯示的情形中，將一框週期分成多個副框週期。然後，根據視頻訊號，使像素中的發光元件於每一副框週期中處於發光狀態或非發光狀態。藉由將框分成多個副框，以視頻訊號來控制一框週期中像素真正地發光之總時間長度，以顯示灰階。
注意，在圖14B中所示的發光顯示裝置中，在一像素包含二切換TFT的情形中，在第一掃描線驅動電路5402中，產生輸入至作為切換TFT之一的閘極佈線之第一掃描線的訊號，以及，在第二掃描線驅動電路5404中，產生輸入至作為其它切換TFT的閘極佈線之第二掃描線的 訊號。但是，可以在一掃描線驅動電路中一起產生輸入至第一掃描線的訊號及輸入至第二掃描線的訊號。此外，舉例而言，用於控制切換元件的操作之多個掃描線可能視包含於一像素中的切換元件的數目而設於每一像素中。在此情形中，輸入至多個掃描線的多個訊號可以全部在一掃描線驅動電路中產生，或是，在多個掃描線驅動電路中產生。
即使在發光顯示裝置中，使用n通道TFT形成的部驅動電路的部份可以與像素部的薄膜電晶體設於相同基底上。此外，可以僅使用實施例1至3中的任意實施例中所述的n通道TFT，製造訊號驅動電路及掃描線驅動電路。
上述驅動電路不僅可以用於液晶顯示裝置或發光顯示裝置，也可以用於電子紙，在電子紙中，使用電連接至切換元件之元件，驅動電子墨水。電子紙也稱為電泳顯示裝置(電泳顯示器)，其優點在於具有與一般紙相同等級的可靠度，比顯示裝置具有更少的耗電，以及，可以設定為具有薄及輕的形式。
有不同模式的電泳顯示。電泳顯示器包含具有正電荷的第一粒子及具有負電荷的第二粒子之多個微囊散佈於溶劑或溶質中，以及，電場施加至微囊以致於微囊中的粒子以彼此相反的方向移動，以及，僅有聚集於一側上的粒子的顏色被顯示。注意，第一粒子或第二粒子包含著色劑，且當無電場時不會移動。此外，第一粒子的顏色不同於第二粒子的顏色(粒子也可以是無色的)。
如此，電泳顯示器使用所謂的電泳效應，其中，具有高介電常數的物質移動至具有高電場的區域。電泳顯示器不要求液晶顯示裝置所需的偏光板及對立基底，以致於其厚度及重量約為一半。
電子墨水係微囊散佈於溶劑，且此電子墨水可以印於玻璃表面、塑膠表面、纖維表面、紙表面、等等上。藉由使用濾光器或包含彩色物質的粒子，也能夠有彩色顯示。
此外，藉由在主動矩陣基底上適當地設置多個微囊以致於插入於二電極之間而完成主動矩陣顯示裝置，以及，藉由施加電場至微囊，可以執行顯示。舉例而言，可以使用以實施例1至3中的任意實施例之薄膜電晶體取得的主動矩陣基底。
注意，使用導電材料、絕緣材料、半導體材料、磁性材枓、液晶材料、鐵電材料、電致發光材料、電色顯示材料、及磁泳材料、或其複合材料，可以形成微囊中的第一粒子及第二粒子。
然後，可以製造高度可靠的發光顯示裝置作為半導體裝置。
實施例4可以與其它實施例中所的結構及方法適當地結合。
(實施例5)
製造薄膜電晶體，以及，薄膜電晶體用於像素部及又用於驅動電路，以致於可以製造具有顯示功能(也稱為顯 示裝置)之半導體裝置。此外，薄膜電晶體可以用於形成於相同基底上作為像素部的驅動電路的一部份或全部，以致於形成面板上的系統。
顯示裝置包含顯示元件。關於顯示元件，可以使用液晶元件(也稱為液晶顯示元件)或發光元件(也稱為發光顯示元件)。發光元件在其範圍內包含亮度受電流或電壓控制的元件，以及，具體地包含無機電致發光(EL)元件、有機EL元件、等等。此外，可以使用例如電子墨水等對比會受電場改變的顯示媒體。
此外，顯示裝置包含面板及模組，顯示元件密封於面板中，包含控制器之IC等安裝於面板上。關於顯示裝置製程中完成顯示元件之前的元件基底的一模式，元件基底設有供應電流給多個像素中的每一像素中的顯示元件之機構。具體而言，元件基底可以處於僅設有顯示元件的像素電極之狀態、形成要成為像素電極的導電膜之後及導電膜被蝕刻成形成像素電極之前的狀態、或任何其它狀態。
在本說明書中的顯示裝置意指影像顯示裝置、顯示裝置、或光源(包含發光裝置)。此外，顯示裝置在其類別中包含下述任一模組：例如可撓印刷電路(FPC)、捲帶式自動接合(TAB)帶、或捲帶載體封裝(TCP)等包含連接器之模組；具有尾端設有印刷線路板之TCP或TAB帶的模組；以及，具有以玻璃上晶片(COG)法直接安裝於顯示元件上的積體電路(IC)之模組。
參考圖22A1、22A2、及22B，說明實施例5中所述 的半導體裝置的一模式之液晶顯示面板的外觀及剖面。圖22A1及22A2均為面板的上視圖，其中，高度可靠的薄膜電晶體4010和4011及液晶元件4013由密封劑4005密封於第一基底4001與第二基底4006之間，高度可靠的薄膜電晶體4010及4011包含實施例1中所述的In-Ga-Zn-O為基礎的非單晶膜的半導體層，液晶元件4013形成於第一基底4001上。圖22B對應於圖22A1及22A2之M-N剖面視圖。
密封劑4005設置成圍繞設於第一基底4001上的像素部4002及掃描線驅動電路4004。第二基底4006設於像素部4002及掃描線驅動電路4004上。如此，像素部4002及掃描線驅動電路4004與液晶層4008由密封劑4005密封於第一基底4001與第二基底4006之間。使用單晶半導體膜或多晶半導體膜而形成於分別製造之基底上的訊號線驅動電路4003安裝於一區域中，所述區域與第一基底4001上由密封劑4005圍繞的區域不同。
注意，對於分別形成的驅動電路之連接方法並無特別限定，以及，可以使用COG方法、接線接合法、TAB法、等等。圖22A1顯示一實施例，其中，以COG法，安裝訊號線驅動電路4003，以及，圖22A2顯示一實施例，其中，以TAB法安裝訊號線驅動電路4003。
設於第一基底4001上的像素部4002及掃描線驅動電路400均包含多個薄膜電晶體。圖22B顯示包含於像素部4002中的薄膜電晶體4010以及包含於掃描線驅動電路 4004中的薄膜電晶體4011。絕緣層4020和4021設於薄膜電晶體4010和4011上。
關於每一薄膜電晶體4010及4011，可以使用包含In-Ga-Zn-O為基礎的非單晶膜作為半導體層之實施例3中所示的高度可靠薄膜電晶體。或者，可以應用實施例1或2中所述的薄膜電晶體。在實施例5中，薄膜電晶體4010和4011均為n通道薄膜電晶體。
包含於液晶元件4013中的像素電極層4030電連接至薄膜電晶體4010。液晶元件4013的對立電極層4031形成於第二基底4006上。像素電極層4030、對立電極層4031、及液晶層4008彼此重疊的部份對應於液晶元件4013。注意，像素電極層4030及對立電極層4031分別設有作為配向膜的絕緣層4032及絕緣層4033，以及，液晶層4008插入於絕緣層4032及4033之間。
注意，第一基底4001與第二基底4006可以由玻璃、金屬(典型上為不銹鋼)、陶瓷、或塑膠形成。關於塑膠，可以使用玻璃強化塑膠(FRP)板、聚氯乙烯(PVC)膜、聚酯膜、或丙烯酸樹脂膜。或者，使用具有鋁箔夾於PVC膜或聚酯膜之間的結構之板片。
設置藉由選擇性地蝕刻絕緣膜而形成的柱狀間隔器4305，以控制像素電極層4030與對立電極層4031之間的距離(胞間隙)。或者，可使用球狀間隔器。此外，對立電極層4031電連接至設置於與薄膜電晶體4010相同的基底上之共同電位線。對立電極層4031及共同電位線使用 共同連接部，經由配置於成對基底之間的導電粒子而彼此電連接。注意，導電粒子包含於密封劑4005中。
或者，可以使用不要求配向膜之藍相位液晶。藍相位液晶是當膽固醇型液晶的溫度增加時，正好在膽固醇型液晶變成各向等性之前呈現的液晶相位型式。藍相位僅在狹窄的溫度範圍內呈現；因此，使用混有5重量%或更高的掌性劑之液晶成份，形成液晶層4008，以擴展溫度範圍。包含藍相位液晶及掌性劑的液晶成份具有10μs至100μs的短響應時間且光學上各向等性；因此，配向處理不需要且視角相依性小。
注意，實施例5說明透射式液晶顯示裝置的實施例；但是，本發明可以應用至反射式液晶顯示裝置或半透射式液晶顯示裝置。
雖然實施例5的液晶顯示裝置具有依下述次序配置之設置於比基底(觀視側)更外側的偏光板、以及設置成比基底更內側的色層及電極層，但是，偏光板可以比基底更內側。偏光板及色層的堆疊結構不限於實施例5中所示，可以根據偏光板和色層的材料及製程條件而適當地設置。此外，可以設置作為黑矩陣的遮光膜。
在實施例5中，為了降低薄膜電晶體的不平整度以及增進薄膜電晶體的可靠度，以作為平坦絕緣膜及保護膜之絕緣層(絕緣層4020和4021)，遮蓋實施例3中取得的薄膜電晶體。注意，設置保護膜以防止例如有機基底、金屬物質、或濕氣等漂浮於氛圍中的污染雜質進入，因此， 密緻膜是較佳的。可以以濺射法，使用氧化矽膜、氮化矽膜、氮氧化矽膜、氧氮化矽膜、氧化鋁膜、氮化鋁膜、氮氧化鋁膜、或氧氮化鋁膜之單層或堆疊層，形成保護膜。雖然在實施例5中以濺射法形成保護膜，但是，方法並未特別限定且可以選自多種不同的方法。
此處，形成絕緣層4020至具有堆疊結構以作為保護膜。此處，以濺射法形成氧化矽膜作為絕緣層4020的第一層。以氧化矽膜用於保護膜具有防止用於源極電極層和汲極電極層之鋁膜的小丘之有利功效。
此外，形成絕緣層作為保護膜的第二層。此處，以濺射法形成氮化矽膜作為絕緣層4020的第二層。當氮化矽膜用於保護膜時，能夠防止例如鈉等可移動的離子進入半導體區改變TFT的電特徵。
此外，在形成保護膜之後，可以將半導體層退火(在300℃至400℃)。
此外，形成絕緣層4021作為平坦絕緣膜。絕緣膜4021可以由例如聚醯亞胺、丙烯酸樹膠、苯環丁烯、聚醯胺、或環氧樹脂等具有抗熱性的有機材料形成。關於此有機材料的替代，可以使用低介電常數材料(或低k材料)、矽烷為基礎的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、等等。注意，可以藉由堆疊使用這些材料形成的多個絕緣膜，形成絕緣層421。
注意，矽烷為基礎的樹脂是由以矽烷為基礎的材料作為啟始材料及具有Si-O-Si鍵之樹脂形成。矽烷為基礎的 樹脂可以包含有機基(舉例而言，烷基或芳基)或氟基作為替代物。或者，有機基可以包含氟基。
對於用於形成絕緣層4021之方法並無特別限定，可以視絕緣層4021的材料而使用下述方法中的任一方法：濺射法、SOG法、旋轉塗敷法、浸漬塗著法、噴灑塗著法、滴放法(例如噴墨法、網版印刷法、或偏離印刷法)、手術刀法、或輥塗著器、簾幕塗著器、刀式塗著器、等等。在使用材料溶液以形成絕緣層4021的情形中，與烘烤步驟同時在半導體層上執行退火(300℃至400℃)。當同時執行絕緣層4021的烘烤及半導體層的退火時，可以有效率地製造半導體裝置。
像素電極層4030及對立電極層4031可以由透光導電材料形成，例如含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(此後稱為ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫。
包含導電巨分子(也稱為導電聚合物)的導電成份可以用於像素電極層4030及對立電極層4031。使用導電成份形成的像素電極具有10000歐姆/平方或更低的薄片電阻以及波長550nm時70%或更高的透射率。此外，包含於導電成份中的導電巨分子較佳地為0.1Ω‧cm或更低。
關於導電巨分子，可以使用所謂的π電子共軛導電巨分子。關於其實施例，可為聚苯胺及其衍生物、聚吡咯或 其衍生物、聚噻吩或其衍生物、它們之中的二或更多種的共聚物、等等。
此外，不同的訊號及電位從FPC 4018供應給分別形成的訊號線驅動電路4003、掃描線驅動電路4004、及像素部4002。
在實施例5中，使用與包含於液晶元件4013中的像素電極層4030相同的導電膜，形成連接端電極4015。使用與包含於薄膜電晶體4010和4011中的源極和汲極電極層相同的導電膜，形成端電極4016。
連接端電極4015經由各向異性導電膜4019而電連接至FPC 4018的端子。
雖然圖22A1、22A2、及22B顯示一實施例，其中，訊號線驅動電路4003分別地形成及安裝於第一基底4001上，但是，實施例5不限於此結構。可以分開地形成掃描線驅動電路，然後安裝，或是，僅有部分訊號線驅動電路或部份掃描線驅動電路分別地形成，然後安裝。
圖23顯示一實施例，其中，使用根據本說明書中揭示的製造方法製造之TFT基底2600，形成液晶顯示模組作為半導體裝置。
圖23顯示液晶顯示模組的一實施例，其中，TFT基底2600與對立基底2601藉由密封劑2602而彼此固定，包含TFT等的像素部2603、包含液晶層的顯示元件2604、及色層2605設於基底之間，以形成顯示區。色層2605是執行彩色顯示時所需的。在RGB系統的情形中， 對各別像素，設置對應於紅、綠、藍的各別色層。偏光板2606和2607及擴散板2613設於TFT基底2600及對立基底2601之外。光源包含冷陰極管2610及反射板2611。電路板2612經由可撓線路板2609連接至TFT基底2600的佈線電路部2608，以及，包含例如控制電路及電源電路等外部電路。偏光板及液晶層相堆疊，以延遲板介於其間。
對於液晶顯示模組，可以使用具有TN(對絞向列)模式、IPS(平面中切換)模式、FFS(邊緣場切換)模式、MVA(多域垂直對齊)模式、PVA(圖案化垂直對齊)模式、ASM(軸向對稱對齊)模式、PVA(圖案化垂直對齊模式)、ASM(軸向對稱對齊微胞)模式、OCB(光學補償雙折射)模式、FLC(鐵電液晶)模式、AFLC(抗鐵電液晶)模式、等等。
然後，製造作為半導體裝置之高度可靠的液晶顯示面板。
實施例5可以與其它實施例中所述的任何結構及方法相結合。
(實施例6)
在實施例6中，顯示作為半導體裝置的電子紙的實施例。
圖13顯示作為半導體裝置的實施例之主動矩陣電子紙。以類似於實施例3中所述的薄膜電晶體之製造方式， 製造用於半導體裝置的薄膜電晶體581，其為包含In-Ga-Zn-O為基礎的非單晶膜作為半導體層之高度可靠的薄膜電晶體。或者，可以使用實施例1或2中所述的薄膜電晶體作為實施例6中所述的薄膜電晶體581。
圖13中的電子紙是使用對絞球顯示系統之顯示裝置的實施例。對絞球顯示系統意指一方法，其中，顏色為黑白的球形粒子配置於第一電極層與第二電極層之間，第一電極層與第二電極層是用於顯示元件的電極層，以及，在第一電極層與第二電極層之間產生電位差，以控制球形粒子的配向，以致於執行顯示。
第一基底580上的薄膜電晶體581具有底部閘極結構，其中，源極或汲極層經由形成於絕緣層583、584、和585中的開口，電連接至第一電極層587。在第一電極層587與相鄰於第二基底596的第二電極層588之間，設置球形粒子589。每一球形粒子589包含黑色區590及白色區590b、以及圍繞黑色區590a和白色區590b之由液體填充的穴594。球形粒子589的周圍由例如樹脂等填充物595填充(請參見圖13)。在實施例6中，第一電極層587對應於像素電極，第二電極層588對應於共同電極。第二電極層588電連接至設於與薄膜電晶體581相同的基底上之共同電位線。第二電極層588及共同電位線使用共同連接部，經由配置在基底對之間的導電粒子而電連接。
此外，取代對絞球，可以使用電泳元件。使用具有約 10μm至200μm的直徑之微囊，其填充有透明液體、正電荷的白微粒子、及負電荷的黑微粒子填充。在設於第一電極層與第二電極層之間的微囊中，當由第一電極層及第二電極層施加電場時，白微粒與黑微粒彼此移至相反側，以致於可以顯示白色及黑色。使用此原理的顯示元件是電泳顯示元件，一般稱為電子紙。電泳顯示元件具有比液晶顯示元件還高的反射率，因而不需要輔助光。此外，功率消耗低且即使是微暗的地方仍可辨識顯示部。此外，即使當功率未供應給顯示部時，仍然可以保持曾經顯示的影像。因此，即使具有顯示功能的半導體裝置(也簡稱為顯示裝置或設有顯示裝置之半導體裝置)離開電波源，仍然可以儲存顯示的影像。
然後，可以製造作為半導體裝置之高度可靠的電子紙。
實施例6可以與其它實施例中所述的任何結構及方法相適當地結合。
(實施例7)
實施例7說明作為半導體裝置的發光顯示裝置之實施例。關於顯示裝置的顯示元件之實施例，此處，使用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是否為有機化合物或無機化合物而分類。一般而言，前者稱為有機EL元件，後者稱為無機EL元件。
在有機EL元件中，藉由施加電壓至發光元件，電子 及電洞分別從電極對注入含有發光有機化合物的層，因此，電流流通。然後，這些載子(電子及電洞)復合，因此，將發光有機化合物激發。當發光有機化合物從激態返回至接地狀態時，發出光。歸因於此機制，此發光元件稱為電流激發發光元件。
無機EL元件根據它們的元件結構而分成散佈型無機EL元件及薄膜型無機EL元件。散佈型無機EL元件具有發光層，其中，發光材料的粒子散佈於結合劑中，以及，其發光機制是利用施子位準與受子位準之施子-受子型發光。薄膜型無機EL元件具有一結構，在結構中，發光層夾於介電層之間，介電層又夾於電極之間，以及，其發光機制是使用金屬離子之內殼電子轉換之局部型發光。注意，使用有機EL元件作為發光元件，以作說明。
圖20是作為半導體裝置的實施例之像素結構的實施例，數位時間灰階驅動可以應用至其。
將說明應用數位時間灰階驅動的像素的結構及操作。在本實施例中，一像素包含二n通道電晶體，在每一n通道電晶體中，使用氧化物半導體層(In-Ga-Zn-O為基礎的非單晶膜)，形成通道形成區。
像素6400包含切換電晶體6401、驅動電晶體6402、發光元件6404、及電容器6403。切換電晶體6401的閘極連接至掃描線6406，切換電晶體6401的第一電極(源極電極與汲極電極之一)連接至訊號線6405，切換電晶體6401的第二電極(源極電極與汲極電極中的另一電極) 連接至驅動電晶體6402的閘極。驅動電晶體6402的閘極經由電容器6403連接至電源線6407，驅動電晶體6402的第一電極連接至電源線6407，驅動電晶體6402的第二電極連接至發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共同電極6408。共同電極6408電連接至形成於相同基底上的共同電位線。
發光元件6404的第二電極(共同電極6408)設定於低電源電位。當設定於電源線6407的高電源電位是參考電位時，低電源電位是滿足低電源電位<高電源電位之電位。關於低電源電位，舉例而言，可以使用接地、0V、等等。在高電源電位與低電源電位之間的電位差施加至發光元件6404且電流供應給發光元件6404。此處，為了使發光元件6404發光，每一電位設定成使得高電源電位與低電源電位之間的電位差大於或等於發光元件6404的順向臨界電壓。
注意，驅動電晶體6402的閘極電容可以作為電容器6403的替代，以致於可以省略電容器6403。驅動電晶體6402的閘極電容可以形成於通道區與閘極電極之間。
在電壓輸入電壓驅動法的情形中，視頻訊號輸入至驅動電晶體6402的閘極，以致於驅動電晶體6402處於充分開啟及關閉的二狀態中的任一狀態。亦即，驅動電晶體6402在線性區操作。為了使驅動電晶體6402在線性區操作，將比電源線6407的電壓還高的電壓施加至驅動電晶體6402的閘極。注意，高於或等於「驅動電晶體6402的 電源線+Vth的電壓」之電壓施加至訊號線6405。
在執行類比灰階驅動以取代數位時間灰階驅動的情形中，藉由改變訊號輸入，可以使用與圖20中所示的像素結構相同的像素結構。
在執行類比灰階驅動的情形中，比「驅動電晶體6402的發光元件6404的順向電壓+Vth」還高之電壓施加至驅動電晶體6402的閘極。發光元件6404的順向電壓代表取得所需亮度且至少高於順向臨界電壓的電壓。輸入使驅動電晶體6402在飽合區操作的視頻訊號，以致於電流可以供應給發光元件6404。為了使驅動電晶體6402在飽合區操作，電源線6407的電位設定為高於驅動電晶體6402的閘極電位。當使用類比視頻訊號時，能夠根據視頻訊號，將電流供應給發光元件6404，以及，執行類比灰階驅動。
注意，圖20中所示的像素結構不限於此。舉例而言，開關、電阻器、電容器、電晶體、邏輯電路、等等可以加至圖20中所示的像素。
接著，參考圖21A至21C，說明發光元件的結構。此處，以n通道驅動TFT為例，說明像素的剖面結構。以類似於實施例3中所述的薄膜電晶體之方式，製造圖21A、21B、及21C中所示之作為用於半導體裝置的驅動TFT之TFT 7001、7011、及7021。TFT 7001、7011、及7021是高度可靠的薄膜電晶體，均包含In-Ga-Zn-O為基礎的非單晶膜作為半導體層。或者，可以使用實施例1或 2中所述的薄膜電晶體作為TFT 7001、7011、及7021。
為了從發光元件取出光，陽極與陰極中至少之一需要透明。薄膜電晶體及發光元件形成於基底上。發光元件可以具有頂部發光結構，其中，經由與基底相反的表面，取出發射光；底部發光結構，其中，經由基底側上的表面，取出發射光；或者，雙發射結構，其中，經由與基底相反的表面及基底側的表面，取出發射光。像素結構可以應用至具有這些發光結構中的任何結構之發光元件。
參考圖21A，說明具有頂部發光結構的發光元件。
圖21A是在作為驅動TFT的TFT 7001是n通道TFT及產生於發光元件7002中的光發射通過7005之情形中的像素的剖面視圖。在圖21A中，發光元件7002的陰極7003電連接至作為驅動TFT的TFT 7001，以及，發光層7004及陽極7005依上述次序堆疊於陰極7003上。使用多種材料中的任一材料以形成陰極7003，材料只要具有低功函數及將光反射即可。舉例而言，較佳地使用Ca、Al、CaF、MgAg、AlLi、等等。使用單層或堆疊多個層，形成發光層7004。當藉由堆疊多個層而形成發光層7004時，藉由依下述次序於陰極7003上堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層，形成發光層7004。並非需要形成所有這些層。使用透光導電材料，形成陽極7005，舉例而言，使用包含氧化鎢。使用包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(此後稱 為ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫作為透光導電膜。
發光元件7002對應於發光層7004夾於陰極7003與陽極7005之間的區域。在圖21A中所示的像素的情形中，如箭頭所述，光從發光元件7002發射至陽極7005側。
接著，參考圖21B，說明具有底部發光結構的發光元件。圖21B是在驅動TFT 7001是n通道TFT、及產生於發光元件7012中的光發射至陰極7013側之情形中的像素的剖面視圖。在圖21B中，發光元件7012的陰極7013形成於透光導電膜7017上，透光導電膜7017電連接至驅動TFT 7011，以及，發光層7014及陽極7015依此次序堆疊於陰極7013上。當陽極7015具有透光特性時，形成用於反射或阻擋光的遮光膜7016以遮蓋陽極7015。如同圖21A的情形般，使用不同材料中的任意材料，形成陰極7013，材料只要是導電的且具有低功函數即可。注意，陰極7013形成至具有可使光透射的厚度(較佳地，約5nm至30nm)。舉例而言，可以使用20nm厚的鋁膜作為陰極7013。如同圖21A的情形般，使用單層結構或堆疊多個層，形成發光層7014。如同圖21A的情形般，未要求陽極7015使光透射，但是，其可由透光導電材料形成。關於遮光膜7016，舉例而言，可以使用使光反射的金屬等等；但是，遮光膜7016不限於金屬膜。舉例而言，可以使用添加黑色顏料的樹脂等。
發光元件7012對應於發光層7014夾於陰極7013與陽極7015之間的區域。在圖21B中所示的像素的情形中，如箭頭所述，光從發光元件7012發射至陰極7013側。
接著，參考圖21C，說明具有雙發光結構的發光元件。在圖21C中，發光元件7022的陰極7023形成於透光導電膜7027上，透光導電膜7027電連接至驅動TFT 7021，發光層7024及陽極7025依此次序堆疊於陰極7023上。如同圖21A的情形般，使用不同材料中的任何材料，形成陰極7023，材料只要是導電的且具有低功函數即可。注意，陰極7023形成至具有可以使光透射的厚度即可。舉例而言，可以使用20nm厚的Al膜作為陰極7023。如同圖21A的情形般，使用單層或堆疊多個層，以形成發光層7024。如圖21A的情形般，使用透光導電材料，形成陽極7025。
發光元件7022對應於陰極7023、發光層7024、及陽極7025彼此重疊的區域。在圖21C中所示的像素的情形中，如箭頭所述，光從發光元件7022發射至陽極7025側及陰極7023側。
雖然此處有機EL元件說明成發光元件，但是，可以替代地設置無機EL元件作為發光元件。
注意，實施例7說明一實施例，其中，控制發光元件的驅動之薄膜電晶體(驅動TFT)電連接至發光元件；但是，可以使用電流控制TFT連接於驅動TFT與發光元件 之間的結構。
實施例7中所述的半導體裝置不限於圖21A至21C中所述的結構，可以根據本說明書中所揭示的精神及技術，以不同方式修改。
接著，參考圖24A及24B，說明對應於半導體裝置的一實施例之發光顯示面板(也稱為發光面板)的外觀及剖面。圖24A是面板的頂視圖，其中，形成於第一基底上的薄膜電晶體及發光元件由密封劑密封於第一基底與第二基底之間，圖24B是圖24A的剖面視圖。
密封劑4505設置成圍繞設於第一基底4501上的像素部4502、訊號線驅動電路4503a和4503b、及掃描線驅動電路4504a和4504b。此外，第二基底4506設於像素部4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b。因此，像素部4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b與填充物4507一起由第一基底4501、密封劑4505、及第二基底4506密封。依此方式，較佳地，像素部4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b由具有高氣密性及低除氣之遮蓋材料或保護膜(例如附著膜或紫外線可固化樹脂膜)封裝(密封)，以致於像素部4502、訊號線驅動電路4503a和4503b、及掃描線驅動電路4504a和4504b不會曝露至外部空氣中。
設於第一基底4501上的像素部4502、訊號線驅動電 路4503a和4503b、以及掃描線驅動電路4504a和4504b均包含多個薄膜電晶體，以及，圖24B顯示包含於像素部4502中的薄膜電晶體4510及包含於訊號線驅動電路4503a中的薄膜電晶體作為實施例。
關於薄膜電晶體4509和4510，可以使用包含In-Ga-Zn-O為基礎的非單晶膜作為半導體層之實施例3中所述的高度可靠的薄膜電晶體。或者，可以使用實施例1或2中所述的薄膜電晶體作為薄膜電晶體4509和4510。在實施例7中，薄膜電晶體4509和4510為n通道薄膜電晶體。
此外，代號4511代表發光元件。第一電極層4517為包含於發光元件4511中的像素電極，其電連接至薄膜電晶體4510的源極和汲極電極層。注意，雖然發光元件4511具有第一電極層4517、電致發光層4512、及第二電極層4513的堆疊結構，但是，發光元件4511的結構不限於實施例7中所述的結構。發光元件4511的結構可以視從發光元件取出光的方向等而適當地改變。
使用有機樹脂膜、無機絕緣層、或有機聚矽烷，形成分隔部4520。特別較佳地，使用感光材料，形成分隔部4520以在第一電極層4517上具有開口，以致於開口的側壁形成為具有連續曲度的傾斜表面。
使用單層或堆疊多個層，形成電致發光層4512。
為了防止氧、氫、濕氣、二氧化碳等進入發光元件4511中，在第二電極層4513和分隔部4520上形成保護 膜。關於保護膜，可以形成氮化矽膜、氧氮化矽膜、DLC膜、等等。
此外，不同的訊號及電位從FPC 4518a和4518b供應至訊號線驅動電路4503a和4503b、掃描線驅動電路4504a和4504b、以及像素部4502。
在實施例7中，使用與包含於發光元件4511中的第一電極層4517相同的導電膜，形成連接端電極4515。使用與包含於薄膜電晶體4509和4510中的源極和汲極電極層相同的導電膜，形成端電極4516。圖24B顯示在端電極4516之下形成第一氧化物半導體層4526和第二氧化物半導體層4525。
連接端電極4515經由各向異性導電膜4519而電連接至包含於FPC 4518a中的端子。
位於從發光元件4511取出光的方向上之基底需要具有透光特性。在該情形中，使用例如玻璃板、塑膠板、聚酯膜、或丙烯酸膜等透光材料。
關於填充物4507，可以使用紫外光可固化樹脂或熱固樹脂與例如氮或氬等惰性氣體。舉例而言，可以使用聚氯乙烯(PVC)、丙烯酸、聚醯亞胺、環氧樹脂、矽樹脂、聚乙烯丁醛(PVB)、或乙烯乙酸乙烯酯(EVA)。在實施例7中，以氮用於填充物4507。
此外，假使需要時，例如偏光板、圓形偏光板(包含橢圓形偏光板)、延遲板(四分之一波板、半波板)、或濾光器可以適當地設於發光元件的發光表面上。此外，偏 光板或圓形偏光板可以設有抗反射膜。舉例而言，可以執行防眩光處理，藉以使反射光在表面的凹部/凸部中散射以及降低眩光。
關於訊號線驅動電路4503a及4503b以及掃描線驅動電路4504a和4504b，可以安裝使用單晶半導體膜或多晶半導體膜形成於分別形成的基底上之驅動電路。此外，僅有訊號線驅動電路或僅有其一部份、或是僅有掃描線驅動電路或僅有其一部份，可以分別地形成而安裝。實施例7不限於圖24A及24B中所示的結構。
然後，製造高度可靠的發光顯示裝置(顯示面板)作為半導體裝置。
實施例7可以與其它實施例中所述的結構和方法適當地結合。
(實施例8)
本說明書中揭示的半導體裝置可以應用於電子紙。電子紙可以用於顯示資訊之每一領域的電子設備。舉例而言，電子紙可以用於電子書(e-書)、海報、例如火車等車輛廣告、例如信用卡等不同卡片的顯示、等等。這些電子設備的實施例顯示於圖25A和25B及圖26中。
圖25A顯示使用電子紙形成的海報2631。假使廣告媒體是印刷紙，則廣告以人力更換；但是，當使用本說明書中所揭示的電子紙時，廣告顯示可以在短時間內改變。此外，可以取得穩定影像，而不會有顯示劣化。注意，海 報可以無線地傳送及接收資訊。
圖25B顯示例如火車等車輛中的廣告2632。假使廣告媒體是印刷紙時，以人力更換廣告；但是，當使用本說明書中所揭示的電子紙時，可以在短時間內改變廣告顯示，而不用很多人力。此外，可以取得穩定的影像，而不會有顯示劣化。注意，廣告可以無線地傳送及接收資訊。
圖26顯示電子書2700的實施例。舉例而言，電子書2700包含機殼2701和2703等二機殼。機殼2701和2703藉由軸部2711而彼此接合，延著軸部2711，打開及關閉電子書2700。藉由此結構，取得例如紙書等操作。
顯示部2705併入於機殼2701中且顯示部2707併入於機殼2703中。顯示部2705和2707可以顯示影像序列，或是顯示不同的影像。舉例而言，藉由在不同部份中顯示不同影像的結構，右方顯示部(圖26中的顯示部2705)可以顯示文字，左方顯示部(圖26中的顯示部2707)可以顯示影像。
圖26顯示一實施例，其中，機殼2701設有操作部等等。舉例而言，機殼2701設有電源2721、操作鍵2723、揚音器2725、等等。以操作鍵2723可以翻頁。注意，鍵盤、指向裝置、等等可以設於與機殼的顯示部相同的平面上。此外，機殼的背面或側面可以設有外部連接端子(耳機端子、USB端子、例如AC配接器或USB電線等可以與不同的電線連接的端子)、儲存媒體插入部、等等。此外，電子書2700可以具有電子字典的功能。
此外，電子書2700可以無線地傳送及接收資訊。可以從電子書伺服器，無線地購買及下載所需的書資料等等。
(實施例9)
本說明書中揭示的半導體裝置可以應用至不同的電子設備(包含遊戲機)。關於電子設備，舉例而言，有電視裝置(也稱為TV或電視接收器)、用於電腦等的監視器、數位相機、數位攝影機、數位相框、蜂巢式電話(或稱為行動電話或可攜式電話裝置)、可攜式遊戲機、可攜式資訊端、音頻播放裝置、及例如柏青哥遊戲機等大型遊戲機。
圖27A顯示電視裝置9600的實施例。顯示部9603併入於電視裝置9600的機殼9601中。顯示部9603可以顯示影像。此處，機殼9601由架子9605支撐。
電視裝置9600可以由機殼9601或分開的遙控器9610的操作開關操作。以遙控器9610的操作鍵9609，可以控制頻道及聲音。此外，遙控器9610可以具有顯示部9607，在顯示部9607中，顯示出自遙控器9610的資訊。
注意，電視裝置9600設有接收器、數據機、等等。藉由使用接收器，可以接收一般電視廣播。此外，當顯示裝置經由數據機有線地或無線地連接至通訊網路時，執行單向(從發送器至接收器)或雙向(在發送器與接收器之間接收、等等)資訊通訊。
圖27B顯示數位相框9700的實施例。舉例而言，顯示部9703併入於數位相框9700的機殼9701中。顯示部9703可以顯示不同的影像。舉例而言，顯示數位相機等拍攝的影像，以致於數位相框可以以類似於一般相框的方式作用。
注意，數位相框9700設有操作部、外部連接端子(例如USB端子、可以連接至包含USB端子等不同纜線的端子、等等)、儲存媒體插入部、等等。這些結構可以併入於與顯示部相同的平面上；但是，由於設計改良，所以，它們較佳地設於顯示部的側表面或背面上。舉例而言，由數位相機拍攝的包含影像資料之記憶體插入於數位相框的儲存媒體插入部中以及輸入影像資料。然後，輸入的影像資料可以顯示於顯示部9703中。
數位相框9700可以無線地傳送及接收資訊。在此情形中，所需的無線資料可以無線地輸入至數位相框9700及可以顯示於其中。
圖28A顯示可攜式遊戲機，可攜式遊戲機包含機殼9881和機殼9891，機殼9881和機殼9891藉由連接器9893而彼此接合，以便能夠開啟及關閉。顯示部9882併入於機殼9881中，顯示部9883併入於機殼9891中。圖28A中所示的可攜式遊戲機增加地包含揚音器部9884、儲存媒體插入部9886、LED燈9890、輸入機構(操作鍵9885、連接端子9887、感測器9888(包含測量力量、位移、位置、速度、加速度、角速度、轉數、距離、光、液 體、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射、流速、濕度、傾斜角、振動、氣味、或紅外線的功能)、及麥克風9889)、等等。無需多言，可攜式遊戲機的結構不限於上述，只要可以提供至少本說明書中所揭示的半導體裝置，任何結構均可。此外，可以適當地設置其它配件。圖28A中所示的可攜式遊戲機具有讀出儲存於儲存媒體中的程式或資料以將其顯示於顯示部之功能以及具有藉由無線通訊而與其它遊戲機共用資訊之功能。圖28A中所示的可攜式遊戲機的功能不限於這些，且可攜式遊戲機可以具有不同的功能。
圖28B顯示吃角子老虎機9900的實施例，其為大型的遊戲機。顯示部9903併入於吃角子老虎機9900的機殼9901中。吃角子老虎機9900增加地包含例如啟動桿或停止開關、硬幣槽、揚音器、等操作機構。無需多言，吃角子老虎機9900的結構不限於上述，只要能提供至少本說明書中揭示的半導體裝置，任何結構均可。此外，可以適當地提供其它配件。
圖29A顯示蜂巢式電話1000。蜂巢式電話1000包含併入於機殼1001中的顯示部1002，又包含操作鍵1003、外部連接埠1004、揚音器1005、麥克風1006、等等。
以手指等觸控顯示部1002，資訊可以輸入至圖29A中所示的蜂巢式電話1000。此外，以手指等觸控顯示部1002，可以執行例如播打電話或傳送文字訊息等操作。
顯示部1002主要有三個螢幕模式。第一模式是主要 用於顯示影像的顯示模式。第二模式是主要用於輸入例如文字等資訊的輸入模式。第三模式是混合顯示模式與輸入模式等二模式的顯示及輸入模式。
舉例而言，在撥打電話或傳送文字訊息的情形中，將顯示部1002設置在主要執行文字輸入之文字輸入模式，以及，在螢幕上執行文字輸入操作。在此情形中，較佳的是在顯示部1002的幾乎整個螢幕上顯示鍵盤或數字鍵。
當包含例如陀螺儀等用於偵測傾斜的感測器或加速度感測器之偵測裝置設置於蜂巢式電話1000的內部時，藉由判斷蜂巢式電話1000的方向(蜂巢式電話1000水平或垂直地置放以用於風景模式或人像模式)，可以自動地切換顯示部1002的螢幕中的顯示。
此外，藉由觸控顯示部1002或操作機殼1001的操作鍵1003，切換螢幕模式。或者，可以視顯示部1002中顯示的影像種類，切換螢幕模式。舉例而言，當用於顯示於顯示部中的影像之訊號為移動影像的資料時，螢幕模式切換至顯示模式。當訊號為文字資料時，螢幕模式切換至輸入模式。
此外，在輸入模式中，當在指定時段內未執行藉由觸控顯示部1002之輸入並偵測到由顯示部1002中的光學感測器偵測到的訊號時，螢幕模式受控而從輸入模式切換至顯示模式。
顯示部1002也可以作為影像感測器。舉例而言，以手掌或指紋觸摸顯示部1002，取得掌紋、指紋等影像， 因而執行個人認證。此外，當發射近紅外光的背照光或發射近紅外光之感測光源設於顯示部中時，可以拍攝指紋、掌紋、等等。
圖29B也顯示蜂巢式電話的實施例。圖29B中的蜂巢式電話包含顯示裝置9410及通訊裝置9400。顯示裝置9410包含機殼9411，機殼9411包含顯示部9412及操作鍵9413。通訊裝置9400包含機殼9401，機殼9401包含操作鍵9402、外部輸入端子9403、麥克風9404、揚音器9405、及當接收電話呼叫時發光之發光部9406。具有顯示功能的顯示裝置9410可以在箭頭所示的二方向上，與具有電話功能的通訊裝置9400分開或附著。因此，顯示裝置9410及通訊裝置9400可以沿著各別的短軸或長軸而彼此附著。或者，在僅需要顯示功能的情形中，顯示裝置9410自通訊裝置9400分開，然後，單獨使用顯示裝置9410。在均包含可充電電池之通訊裝置9400與顯示裝置9410之間無線地或有線地傳送及接收影像或輸入資訊。
本申請案根據2008年10月24日向日本專利局申請之日本專利申請序號2008-274699，其整體內容於此一併列入參考。

Claims (13)

  1. 一種半導體裝置，包括：在具有絕緣表面的基底上的包含銅的閘極電極層；在該閘極電極層上的閘極絕緣層；在該閘極絕緣層上的包含銦、鎵、及鋅的第一氧化物半導體層，該第一氧化物半導體層具有凹部；每一個在該第一氧化物半導體層上的第二氧化物半導體層及第三氧化物半導體層；在該第二氧化物半導體層上的源極電極層；在該第三氧化物半導體層上的汲極電極層；在該源極電極層及該汲極電極層上的包含氧化矽或氮氧化矽的絕緣層，該絕緣層設置該第一氧化物半導體層的上表面上且與其接觸；像素電極，經由該絕緣層中的接觸孔到達該源極電極層及該汲極電極層中的一個，其中，該第一氧化物半導體層的該凹部、該第二氧化物半導體層的端部、以及該源極電極層的端部具有彼此對齊的區域。
  2. 一種半導體裝置，包括：在具有絕緣表面的基底上的包含銅的閘極電極層；在該閘極電極層上的閘極絕緣層；在該閘極絕緣層上的包含銦及鋅的第一氧化物半導體層，該第一氧化物半導體層具有凹部； 每一個在該第一氧化物半導體層上的第二氧化物半導體層及第三氧化物半導體層；在該第二氧化物半導體層上的源極電極層；在該第三氧化物半導體層上的汲極電極層；在該源極電極層及該汲極電極層上的包含氧化矽或氮氧化矽的絕緣層，該絕緣層設置該第一氧化物半導體層的上表面上且與其接觸；在該絕緣層上的包含有機材料的平坦絕緣膜；像素電極，經由該絕緣層及該平坦絕緣膜中的接觸孔到達該源極電極層及該汲極電極層中的一個，其中，該第一氧化物半導體層的該凹部、該第二氧化物半導體層的端部、以及該源極電極層的端部具有彼此對齊的區域。
  3. 一種半導體裝置，包括：在具有絕緣表面的基底上的包含銅的閘極電極層；在該閘極電極層上的閘極絕緣層；在該閘極絕緣層上的包含銦、鎵、及鋅的第一氧化物半導體層，該第一氧化物半導體層具有凹部；每一個在該第一氧化物半導體層上的第二氧化物半導體層及第三氧化物半導體層；在該第二氧化物半導體層上的源極電極層；在該第三氧化物半導體層上的汲極電極層；在該源極電極層及該汲極電極層上的包含氧化矽或氮氧化矽的絕緣層，該絕緣層設置該第一氧化物半導體層的 上表面上且與其接觸；像素電極，經由該絕緣層中的接觸孔到達該源極電極層及該汲極電極層中的一個，其中，該第一氧化物半導體層的端部延伸超過該第二氧化物半導體層的端部，並且其中，該第二氧化物半導體層的該端部延伸超過該源極電極層的端部且該第三氧化物半導體層的該端部延伸超過該汲極電極層的端部。
  4. 一種半導體裝置，包括：在具有絕緣表面的基底上的包含銅的閘極電極層；在該閘極電極層上的閘極絕緣層；在該閘極絕緣層上的包含銦及鋅的第一氧化物半導體層，該第一氧化物半導體層具有凹部；每一個在該第一氧化物半導體層上的第二氧化物半導體層及第三氧化物半導體層；在該第二氧化物半導體層上的源極電極層；在該第三氧化物半導體層上的汲極電極層；在該源極電極層及該汲極電極層上的包含氧化矽或氮氧化矽的絕緣層，該絕緣層設置該第一氧化物半導體層的上表面上且與其接觸；在該絕緣層上的包含有機材料的平坦絕緣膜；像素電極，經由該絕緣層及該平坦絕緣膜中的接觸孔到達該源極電極層及該汲極電極層中的一個，其中，該第一氧化物半導體層的端部延伸超過該第二 氧化物半導體層的端部，並且其中，該第二氧化物半導體層的該端部延伸超過該源極電極層的端部且該第三氧化物半導體層的該端部延伸超過該汲極電極層的端部。
  5. 如申請專利範圍第1至4項中任一項之半導體裝置，其中，使用多色調光罩來形成該第一氧化物半導體層、該第二氧化物半導體層、該第三氧化物半導體層、該源極電極層、及該汲極電極層。
  6. 如申請專利範圍第1至4項中任一項之半導體裝置，其中，該第一氧化物半導體層的該端部具有曲面。
  7. 如申請專利範圍第1至4項中任一項之半導體裝置，其中，該第二氧化物半導體層的該端部及該第三氧化物半導體層的端部每一個具有曲面。
  8. 如申請專利範圍第1至4項中任一項之半導體裝置，其中，該源極電極層及該汲極電極層中的每一個的該端部具有曲面。
  9. 如申請專利範圍第1至4項中任一項之半導體裝置，其中，該第二氧化物半導體層及該第三氧化物半導體層包含晶粒。
  10. 如申請專利範圍第9項之半導體裝置，其中，該晶粒的直徑為1nm至10nm。
  11. 如申請專利範圍第2或4項之半導體裝置，其中，該平坦絕緣膜是由聚醯亞胺、丙烯酸樹膠、苯環丁烯、聚醯胺、或環氧樹脂所形成。
  12. 如申請專利範圍第1至4項中任一項之半導體裝置，其中，該像素電極包含氧化銦-氧化鋅合金。
  13. 如申請專利範圍第1至4項中任一項之半導體裝置，其中，該半導體裝置更包含液晶層。
TW106107036A 2008-10-24 2009-10-23 半導體裝置的製造方法 TWI624865B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-274699 2008-10-24
JP2008274699 2008-10-24

Publications (2)

Publication Number Publication Date
TW201724220A TW201724220A (zh) 2017-07-01
TWI624865B true TWI624865B (zh) 2018-05-21

Family

ID=42117909

Family Applications (3)

Application Number Title Priority Date Filing Date
TW106107036A TWI624865B (zh) 2008-10-24 2009-10-23 半導體裝置的製造方法
TW098135950A TWI534903B (zh) 2008-10-24 2009-10-23 半導體裝置的製造方法
TW105106320A TWI585831B (zh) 2008-10-24 2009-10-23 半導體裝置的製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW098135950A TWI534903B (zh) 2008-10-24 2009-10-23 半導體裝置的製造方法
TW105106320A TWI585831B (zh) 2008-10-24 2009-10-23 半導體裝置的製造方法

Country Status (4)

Country Link
US (2) US8343799B2 (zh)
JP (5) JP2010123937A (zh)
TW (3) TWI624865B (zh)
WO (1) WO2010047288A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723652B (zh) * 2019-10-12 2021-04-01 大陸商長江存儲科技有限責任公司 半導體裝置及其製作方法

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101732859B1 (ko) 2009-06-30 2017-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20210048590A (ko) 2009-09-16 2021-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP3217435A1 (en) 2009-09-16 2017-09-13 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101914026B1 (ko) 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN102648524B (zh) 2009-10-08 2015-09-23 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
WO2011043176A1 (en) 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor layer and semiconductor device
KR101396096B1 (ko) 2009-10-09 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2494692B1 (en) 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device
KR102691611B1 (ko) 2009-11-06 2024-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101931206B1 (ko) 2009-11-13 2018-12-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN105609509A (zh) 2009-12-04 2016-05-25 株式会社半导体能源研究所 显示装置
KR102117506B1 (ko) 2009-12-04 2020-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US9142804B2 (en) * 2010-02-09 2015-09-22 Samsung Display Co., Ltd. Organic light-emitting device including barrier layer and method of manufacturing the same
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20230003647A (ko) * 2010-07-02 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2012008192A1 (ja) * 2010-07-15 2012-01-19 シャープ株式会社 回路基板、表示装置、及び、回路基板の製造方法
US8461630B2 (en) 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20200052993A (ko) 2010-12-03 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102655165B (zh) 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
KR102128369B1 (ko) 2011-09-29 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013054933A1 (en) 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
TWI669760B (zh) 2011-11-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2013080900A1 (en) * 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102629590B (zh) * 2012-02-23 2014-10-22 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI476934B (zh) * 2012-07-25 2015-03-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板、其顯示器及其製造方法
CN103579355B (zh) * 2012-07-25 2016-12-07 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法和包括该基板的显示器
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
DE112013007567B3 (de) 2012-11-08 2018-11-15 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtungen mit einem Metalloxidfilm
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6025595B2 (ja) * 2013-02-15 2016-11-16 三菱電機株式会社 薄膜トランジスタの製造方法
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US9087839B2 (en) * 2013-03-29 2015-07-21 International Business Machines Corporation Semiconductor structures with metal lines
TWI618081B (zh) 2013-05-30 2018-03-11 半導體能源研究所股份有限公司 半導體裝置的驅動方法
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR102054671B1 (ko) * 2013-09-27 2019-12-11 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US9276128B2 (en) 2013-10-22 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and etchant used for the same
KR102232539B1 (ko) * 2013-11-13 2021-03-29 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103928405A (zh) * 2014-03-28 2014-07-16 深圳市华星光电技术有限公司 一种tft阵列基板的制造方法
KR102221842B1 (ko) * 2014-04-08 2021-03-03 삼성디스플레이 주식회사 센서 기판, 이의 제조 방법 및 이를 갖는 표시장치
JP6494184B2 (ja) 2014-06-12 2019-04-03 三菱電機株式会社 薄膜トランジスタ、アクティブマトリックス基板、薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法
US9424890B2 (en) 2014-12-01 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
CN109124430B (zh) * 2018-08-31 2021-06-22 广东联城住工装备信息科技有限公司 整体卫浴防水底盘及其制作方法
US10872969B2 (en) * 2018-09-28 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with combined fin-edge-cut and fin-major-cut and method of manufacturing the same
KR102205148B1 (ko) * 2019-01-28 2021-01-20 연세대학교 산학협력단 이중 채널층을 구비한 박막 트랜지스터 및 그 제조 방법
CN109841737B (zh) * 2019-02-27 2022-04-22 苏州大学 一种有机半导体阵列晶体的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) * 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2572003B2 (ja) * 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
JPH05308068A (ja) * 1992-04-28 1993-11-19 Nec Corp 半導体装置の製造方法
JP2731114B2 (ja) * 1994-07-01 1998-03-25 株式会社フロンテック 電子素子及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3798133B2 (ja) * 1997-11-21 2006-07-19 株式会社アドバンスト・ディスプレイ 薄膜トランジスタおよびこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
US7633471B2 (en) * 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6549071B1 (en) * 2000-09-12 2003-04-15 Silicon Laboratories, Inc. Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002250934A (ja) * 2001-02-26 2002-09-06 Sharp Corp 液晶用マトリクス基板の製造方法
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
US20030203627A1 (en) * 2002-04-30 2003-10-30 Jia-Pang Pang Method for fabricating thin film transistor
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100892087B1 (ko) * 2002-10-28 2009-04-06 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
BRPI0408613A (pt) 2003-03-21 2006-03-07 Nexmed Holdings Inc revestimento antifúngico de unhas e método de uso
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN1918672B (zh) * 2004-03-09 2012-10-03 出光兴产株式会社 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4660124B2 (ja) * 2004-06-17 2011-03-30 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4305338B2 (ja) * 2004-09-08 2009-07-29 カシオ計算機株式会社 酸化亜鉛膜のパターニング方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006052625A1 (en) * 2004-11-03 2006-05-18 Massachusetts Institute Of Technology Control of threshold voltage in organic field effect transistors
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5118811B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
JP4777078B2 (ja) * 2005-01-28 2011-09-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
KR20060090523A (ko) * 2005-02-07 2006-08-11 삼성전자주식회사 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판
JP2006225198A (ja) * 2005-02-17 2006-08-31 Nippon Sheet Glass Co Ltd 溝付きガラス基板の製造方法およびそれを用いて得られるマイクロ化学チップ
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5127161B2 (ja) * 2005-05-30 2013-01-23 株式会社半導体エネルギー研究所 半導体装置
JP5057703B2 (ja) * 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7868320B2 (en) 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4939838B2 (ja) * 2005-05-31 2012-05-30 株式会社半導体エネルギー研究所 記憶装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP4767616B2 (ja) * 2005-07-29 2011-09-07 富士フイルム株式会社 半導体デバイスの製造方法及び半導体デバイス
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
KR101298940B1 (ko) * 2005-08-23 2013-08-22 주식회사 동진쎄미켐 포토레지스트 조성물 및 이를 이용한 박막 트랜지스터기판의 제조방법
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073704A (ja) * 2005-09-06 2007-03-22 Canon Inc 半導体薄膜
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1933293A4 (en) 2005-10-05 2009-12-23 Idemitsu Kosan Co TFT SUBSTRATE AND METHOD FOR MANUFACTURING A TFT SUBSTRATE
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007123700A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5458486B2 (ja) * 2006-11-22 2014-04-02 三菱電機株式会社 アレイ基板、表示装置、及びその製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
JPWO2009034953A1 (ja) * 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP5380037B2 (ja) * 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI570937B (zh) * 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723652B (zh) * 2019-10-12 2021-04-01 大陸商長江存儲科技有限責任公司 半導體裝置及其製作方法

Also Published As

Publication number Publication date
US20130105793A1 (en) 2013-05-02
US8878178B2 (en) 2014-11-04
TW201027631A (en) 2010-07-16
TWI534903B (zh) 2016-05-21
JP2015111700A (ja) 2015-06-18
JP2019106558A (ja) 2019-06-27
TW201724220A (zh) 2017-07-01
JP6091532B2 (ja) 2017-03-08
JP6739575B2 (ja) 2020-08-12
US20100105164A1 (en) 2010-04-29
TWI585831B (zh) 2017-06-01
JP2017076828A (ja) 2017-04-20
WO2010047288A1 (en) 2010-04-29
JP2010123937A (ja) 2010-06-03
US8343799B2 (en) 2013-01-01
JP2020188276A (ja) 2020-11-19
TW201620024A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
JP7520914B2 (ja) 表示装置
JP7564321B2 (ja) 半導体装置
TWI624865B (zh) 半導體裝置的製造方法
JP7532602B2 (ja) 表示装置
TWI608545B (zh) 半導體裝置的製造方法
TWI606566B (zh) 顯示裝置
JP2024097800A (ja) Ｆｆｓモードの液晶表示パネル
JP2024123047A (ja) 液晶表示装置
JP2024116172A (ja) 表示装置
JP5587591B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees