CN1918672B - 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法 - Google Patents

薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法 Download PDF

Info

Publication number
CN1918672B
CN1918672B CN2005800045035A CN200580004503A CN1918672B CN 1918672 B CN1918672 B CN 1918672B CN 2005800045035 A CN2005800045035 A CN 2005800045035A CN 200580004503 A CN200580004503 A CN 200580004503A CN 1918672 B CN1918672 B CN 1918672B
Authority
CN
China
Prior art keywords
oxide
metal
electrode
group
indium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800045035A
Other languages
English (en)
Other versions
CN1918672A (zh
Inventor
井上一吉
笘井重和
松原雅人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004070113A external-priority patent/JP2005258115A/ja
Priority claimed from JP2004130702A external-priority patent/JP2005317579A/ja
Priority claimed from JP2004132621A external-priority patent/JP4548651B2/ja
Priority claimed from JP2004272951A external-priority patent/JP4660667B2/ja
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN1918672A publication Critical patent/CN1918672A/zh
Application granted granted Critical
Publication of CN1918672B publication Critical patent/CN1918672B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219Aluminium alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247Noble-metal alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C04B2235/3227Lanthanum oxide or oxide-forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C04B2235/3229Cerium oxides or oxide-forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3251Niobium oxides, niobates, tantalum oxides, tantalates, or oxide-forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3256Molybdenum oxides, molybdates or oxide forming salts thereof, e.g. cadmium molybdate
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3258Tungsten oxides, tungstates, or oxide-forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/327Iron group oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3279Nickel oxides, nickalates, or oxide-forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3287Germanium oxides, germanates or oxide forming salts thereof, e.g. copper germanate
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3289Noble metal oxides
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/50Constituents or additives of the starting mixture chosen for their shape or used because of their shape or their physical appearance
    • C04B2235/54Particle size related information
    • C04B2235/5418Particle size related information expressed by the size of the particles or aggregates thereof
    • C04B2235/5436Particle size related information expressed by the size of the particles or aggregates thereof micrometer sized, i.e. from 1 to 100 micron
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/50Constituents or additives of the starting mixture chosen for their shape or used because of their shape or their physical appearance
    • C04B2235/54Particle size related information
    • C04B2235/5418Particle size related information expressed by the size of the particles or aggregates thereof
    • C04B2235/5445Particle size related information expressed by the size of the particles or aggregates thereof submicron sized, i.e. from 0,1 to 1 micron
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74Physical characteristics
    • C04B2235/77Density
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供具备基本上不会有由蚀刻造成的残渣等的产生的透明导电膜的薄膜晶体管型基板及其制造方法及使用了该薄膜晶体管型基板的液晶显示装置。在具备透明基板、设于所述透明基板上的源电极、设于所述透明基板上的漏电极、设于所述透明基板上的透明像素电极的薄膜晶体管型基板中,所述透明像素电极是作为主成分含有氧化铟,另外还含有选自氧化钨、氧化钼、氧化镍及氧化铌中的一种或两种以上的氧化物的透明导电膜,所述透明像素电极与所述源电极或所述漏电极电连接。本发明还提供此种薄膜晶体管型基板的制造方法及使用了该薄膜晶体管型基板的液晶显示装置。

Description

薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法
技术领域
第一组:领域 
第一组的本发明涉及驱动液晶显示装置的液晶的薄膜晶体管型基板。另外,本发明涉及制造该薄膜晶体管型基板的方法,涉及使用了该薄膜晶体管型基板的液晶显示装置。 
薄膜晶体管型基板有时也使用薄膜晶体管的缩略的叫法,称作TFT基板。 
第二组:领域 
另外,第二组的本发明涉及无定形硅薄膜晶体管(α-SiTFT)或使用了多晶硅薄膜晶体管(p-SiTFT)的液晶显示装置的制造方法。更具体来说,涉及可以降低像素电极图案与源·漏配线的接触电阻及栅配线取出部、源·漏电极取出部的配线金属与透明电极的接触电阻的液晶显示装置及其制造方法。 
特别涉及有关溅射靶的方案及利用使用了该溅射靶的制造方法得到的透明导电膜及具备了该透明导电膜的透明导电玻璃基板。 
第三组:领域 
第三组的本发明涉及薄膜晶体管(Thin Film Transistor:以下也有记作TFT的情况)基板,特别涉及TFT。另外,涉及该TFT基板的制造方法。另外,涉及使用了该TFT基板的液晶显示装置。 
第四组:领域 
第四组的本发明涉及无定形硅薄膜晶体管(α-SiTFT)或使用了多晶硅薄膜晶体管(p-SiTFT)的液晶显示装置的制造方法。更具体来说,涉及可以降低像素电极图案与源·漏配线的接触电阻及栅配线取出部、源 漏电极取出部的配线金属与透明电极的接触电阻的液晶显示装置及其制造方法。 
第四组的本发明特别涉及TFT基板(包括将TFT以阵列状配置了的TFT阵列基板)、液晶驱动用电极基板、溅射靶。 
背景技术
第一组:背景 
以往,液晶显示装置被进行了深入的研究开发。特别是,近年来,自从大型电视用液晶显示装置面世以来,被更为活跃地研究开发。 
在该液晶显示装置的像素电极的材料中,一般来说,使用ITO(IndiumTin Oxide:铟·锡氧化物)。这是因为,ITO在导电性、透明性方面优良,并且可以利用强酸(王水、盐酸类蚀刻剂)容易地蚀刻。 
但是,利用溅射在大型基板上成膜的ITO由于是准晶质的膜,因此根据基板温度、气氛气体及等离子体密度的状态等,晶体的状态发生各种变化,在同一基板上,有时混合存在准晶质的膜、非晶质的膜。由于该混合存在的影响,屡屡出现产生蚀刻不良(与相邻的电极的导通、由过度蚀刻造成的像素电极的细化、由蚀刻残渣造成的像素不良等)的问题。 
为了解决在蚀刻时产生的问题,例如在专利文献1中,公布有如下的方法,即,通过将ITO像素电极膜设为非晶质,来增大相对于HCl-HNO3 -H2O类的蚀刻液的ITO/Al蚀刻速度比,改善在蚀刻时产生的Al的溶出。 
另外,由所述ITO构成的靶在长时间的连续成膜时,在靶表面会产生黑色的粒子(节结),引起异常放电,或产生异物而引起像素不良,这些都屡屡成为问题。 
所以,研究了以下的方法,即,在形成ITO膜时,通过向溅射气体中添加水或氢,形成非晶质状态的ITO膜,在将该成膜了的ITO蚀刻后,加热而将其结晶化。但是,当在成膜时添加水或氢时,屡屡出现与基底基板的密接性降低或ITO表面被还原而大量地产生节结的情况。 
出于解决这些问题的目的,取代所述ITO,而使用了IZO(注册商标:出光興產株式会社,Indium Zinc Oxide:铟·锌氧化物)。该IZO在成膜时可以形成近似完全的非晶质膜,可以利用作为弱酸的草酸类蚀刻剂来蚀 刻,也可以用磷酸·醋酸·硝酸的混合酸、硝酸亚铈铵水溶液等来蚀刻等,富于有用性。另外,该IZO与ITO相比,能够用更弱的酸来蚀刻。另外,由该IZO构成的靶在溅射时节结的产生很少,异物的产生也被抑制,因此可以说是很有用的靶。 
作为含有所述IZO的靶,例如在下述专利文献2中,公布有由含有以通式In2O3(ZnO)m(m=2~20)表示的六方晶层状化合物的氧化物的烧结体构成的靶。如果利用该靶,则可以形成耐湿性(耐久性)优良的透明导电膜。 
另外,作为含有所述IZO的透明导电膜,例如在下述专利文献3中,公布有如下的方法,即,将在链烷醇胺存在状态下,使铟化合物、锌化合物溶解而调制的涂覆溶液涂布于基板上而烧成后,通过进行还原处理,制造透明导电膜。根据该透明导电膜的制造方法,可以获得耐湿性(耐久性)优良的透明导电膜。 
另外,作为蚀刻含有所述IZO的透明导电膜的方法,例如在下述专利文献4中,公布有如下的液晶显示装置的制造方法,即,通过将由In2O3 -ZnO构成的透明导电膜用草酸水溶液进行蚀刻,形成像素电极。根据该液晶显示装置的制造方法,由于使用草酸溶液进行蚀刻,因此可以容易地形成像素电极的图案。由此,可以提高材料利用率。 
第二组:背景 
由于液晶显示装置具有耗电低、容易全彩色化等特征,因此被认为有望用于薄形显示器之中,近年来关于显示画面的大型化的开发十分活跃。其中,在各像素中将α-SiTFT(TFT:Thin Film Transistor:薄膜晶体管)或p-SiTFT作为开关元件以矩阵状排列、驱动的有源矩阵方式液晶平面显示器即使进行800×600像素以上的高精细化,对比度也不会恶化,作为高性能彩色显示用平面显示器受到关注。此种有源矩阵方式液晶平面显示器中,作为像素电极,多使用ITO(Indium Tin Oxide)之类的透明电极,作为源电极,多使用Al类合金薄膜,这是因为,ITO的薄层电阻低,透过率高,另外Al可以容易地进行图案处理,并且电阻低,密接性高。 
图1是表示了在本发明的液晶平面显示器的制造工序中,像素电极的图案形成结束的阶段的无定形-SiTFT附近的剖面的图,由于以往的液晶 显示器除去像素电极的原材料以外,基本的构造相同,因此使用它进行说明。 
图1中,在透光性玻璃基板1上形成栅电极2的图案,然后使用等离子体CVD(Chemical Vapor Deposition)法,连续地形成SiN栅绝缘膜3、无定形-Si:H(i)膜4、沟道保护膜5及无定形-Si:H(n)膜6,以所需的形状图案化。 
另外,将以Al为主体的金属膜利用真空蒸镀法或溅射法堆积,利用光刻技术分别形成源电极7的图案及漏电极8的图案8,完成α-SiTFT元件部分。 
在其上,利用溅射法堆积ITO膜,利用光刻技术形成与源电极7电连接的像素电极9的图案。在Al膜之后堆积ITO膜的理由是,不会使无定形-Si:H膜4(及6)与源电极7及漏电极8的电接触特性恶化。另外,Al廉价而电阻率低,是为了防止由栅电极2及源电极7·漏电极8的配线的电阻增大造成的液晶显示器的显示性能的降低而必需的材料。 
在所述的制造工序中,当在形成了以Al为主体的源电极7·漏电极8的图案后,将ITO像素电极9的图案用HCl-HNO3-H2O类蚀刻液进行加工时,会屡屡发生在加工结束的时刻Al图案溶出的状况。 
这是由以下情况造成的,即,Al本来也具有溶解于作为ITO蚀刻液的HCl-HNO3-H2O类蚀刻液中的性质。虽然蚀刻液中的HNO3是为了在Al表面形成薄的Al氧化膜,防止Al的溶出而添加的,然而当ITO膜的蚀刻时间加长,或存在有在Al堆积中混入的Al膜中的杂质、异物等缺陷部分时,就会因局部电池反应,使得所述Al的氧化效果不会充分地作用。 
为了防止此种Al的溶出,已知通过将ITO膜设为非晶质,来增大相对于HCl-HNO3-H2O类蚀刻液的ITO/Al蚀刻率比。该做法例如被记载于后述的专利文献1中。而且,所谓蚀刻率比是指蚀刻的速度比。 
但是,即使将ITO膜设为非晶质,由于也要使用HCl-HNO3-H2O类蚀刻液,因此Al的溶出未被完全地防止,难以实现高精细的液晶显示器。作为鉴于此种问题而完成的发明,已知后述的专利文献2。该专利文献5中,出于以下的目的,即,通过使用草酸类的蚀刻液,使得Al栅电极、源电极·漏电极的各图案上的透明电极、像素电极9的图案化更为容 易,提供高精细的液晶显示器的制造方法,提出了使用由氧化铟-氧化锌构成的组成的透明电极的方案。 
此种构成中,已知在Al栅电极/透明电极、Al源·漏电极/像素电极之间产生接触电阻,一般的做法是,通常将Al线用Ti、Cr、Mo等屏蔽金属覆盖。对于此种屏蔽金属,记载于后述的专利文献6、专利文献7、专利文献8、专利文献9中。 
第三组:背景 
矩阵型液晶显示装置通常来说,由TFT阵列基板、对置基板、被该TFT阵列基板及对置基板夹持的液晶等显示材料构成。矩阵型液晶显示装置通过对该显示材料,在每个像素上选择性地施加电压,来显示规定的图像。 
在TFT阵列基板上,设有半导体薄膜(以下简记作半导体膜)等,另一方面,在对置基板上,设有对置电极、滤色片及黑矩阵等。以下,将此种使用了TFT阵列基板等的液晶显示装置(Liquid Crystal Display:以下记作LCD)称作TFT-LCD。 
在所述TFT阵列基板中,在由玻璃等构成的绝缘性基板上,对于每个像素,以阵列状至少设有由栅电极、源电极、漏电极及半导体膜构成的TFT、像素电极。另外,除此以外,还设有取向膜、根据需要设置的存储电容等,并且在各像素间,设有栅配线或源配线等信号线。这些栅配线及源配线在所述绝缘性基板上被分别相互正交地设置多条,构成显示区域。另外,在该显示区域的外侧,与各信号线对应,分别设有输入端子、驱动TFT的驱动电路等。 
另外,为了制造此种使用了TFT阵列基板的液晶显示装置,在玻璃基板上,以阵列状制作TFT中所含的栅及源/漏、其他的公共配线,作为显示区域。另外,在该显示区域的周边,配置输入端子、预备配线及驱动电路等。 
而且,本专利中,将栅电极及栅配线的总称记作栅,将源电极及源配线的总称记作源。另外,有时也将漏电极简单地记作漏。另外,将源及漏的总称记作源/漏。另外,本专利中,第一导体具体来说是这些栅、源、漏,第二导体是所述像素电极。 
在TFT阵列基板的绝缘性基板上,为了发挥规定的功能,最好还根据需要配设导电性薄膜(以下简记作导电膜)、绝缘性薄膜(以下简记作绝缘膜)。另一方面,在对置基板上,如上所述,设有对置电极,并且设有滤色片、黑矩阵。 
为了能够在如上所述地制造了TFT阵列基板、对置电极后,向这2片基板之间注入液晶材料,而设有规定的间隙。该状态下,在将两基板用其周围贴合后,向这些基板的间隙中注入液晶材料,制造TFT-LCD。 
在TFT-LCD中所用的TFT阵列基板或对置基板中,利用公知的薄膜技术,设置各种半导体元件等。例如,为了制造TFT阵列基板的半导体元件,如上所述,在绝缘性基板上,形成栅、源、漏(以下将它们记作第一导体)、半导体膜、绝缘膜、构成像素电极(以下记作第二导体)的导电膜等。此时,一般来说,第二导体由于被形成于设于第一导体上的绝缘膜之上,因此第二导体及第一导体不会直接接触。由此,在第一导体、第二导体之间形成电连接的情况下,在绝缘膜上形成接触孔。即,借助形成于绝缘膜上的接触孔,第一导体、第二导体进行电连接。 
另一方面,作为所述第一导体,特别是栅配线或源配线的材料,为了防止伴随着TFT-LCD的大型化或高精细化产生的信号传递的延迟,从其特性上及工艺上的观点考虑,优先考虑纯Al或Al合金。其理由是因为,纯Al或Al合金在电性能上为低电阻。 
但是,在作为透明性的像素电极(第二导体)的材料,使用ITO(IndiumTin Oxide:铟·锡氧化物)、IZO(注册商标:出光興產株式会社,IndiumZinc Oxide:铟·锌氧化物)等的情况下,则作为第一导体的材料使用所述纯Al或Al合金的做法未必理想。其理由是因为,当所述第二导体、第一导体连接(以下有时也记作接触)时,其接触电阻非常高,达到1×E10~1×E12Ω,无法获得良好的接触特性。 
由此认为,在借助在绝缘膜上开口的接触孔,将由纯Al或Al合金构成的第一导体、由ITO或IZO等透明导电膜构成的第二导体直接接触的构造的TFT阵列基板中,很难获得良好的接触电阻。 
作为解决该问题的方法,为了使所述第一导体及所述第二导体获得良好的接触,一直以来研究了各种方法。例如,下述专利文献10中,公布 有如下的薄膜晶体管阵列基板,是具有由含有Al的Al层、难以氧化的导电性的金属层构成的2层构造的源电极的薄膜晶体管阵列基板,像素电极借助形成于钝化膜上的接触孔与源电极的金属层连接。像这样,因像素电极与金属层连接,源电极与像素电极的电接触即变得良好。 
另外,在下述专利文献11中,公布有如下的有源矩阵基板的制造方法,即,在漏电极上的接触孔内,以所需的厚度形成金属层,通过有效地减少由接触孔造成的阶梯,制造工序被进一步简化,并且像素电极难以切断。 
另外,在下述专利文献12中,公布有如下的薄膜晶体管阵列,是具有由形成硅化物的金属构成的下部层、由铜构成的上部层形成的2层构造的漏电极的薄膜晶体管阵列,像素电极借助形成于保护膜上的接触孔,与漏电极的上部层连接。像这样,因像素电极与由铜构成的上部层连接,使得薄膜晶体管阵列的漏电极的电阻低,可以在维持良好的电接触的同时,以高效率对液晶施加电压。 
另外,在下述专利文献13中,公布有如下的薄膜晶体管,是具有以由纯Al或Al合金构成的下层、在纯Al或Al合金中添加N、O、Si及C之中的至少一种元素而成的上层形成的2层构造的第一电极的薄膜晶体管,第二电极与第一电极的上层电连接。 
在下述专利文献10~13的基板的源电极或漏电极中,与像素电极连接的部分都是2层构造(例如专利文献10的源电极成为在纯Al或Al合金上形成了Cr、Ti、Mo、Cu、Ni等膜的2层构造)。 
第四组:背景 
液晶显示装置由于具有耗电低、容易全彩色化等特征,因此被认为有望用于薄形显示器中,近年来,关于显示画面的大型化的开发十分活跃。其中,在每个像素中作为开关元件以矩阵状排列α-SiTFT或p-SiTFT而驱动各像素的有源矩阵方式液晶平面显示器即使进行800×600像素以上的高精细化,对比度也不会恶化,作为高性能彩色显示用平面显示器受到关注。此种有源矩阵方式液晶平面显示器作为像素电极,多使用ITO(Indium Tin Oxide)之类的透明电极,作为源电极,多使用Al类合金薄膜。这是因为,ITO的薄层电阻高,另外,Al可以容易地进行图案处理, 而且电阻低、密接性高。 
图10是表示了在本发明的液晶平面显示器的制造工序中,像素电极的图案形成结束的阶段的α-SiTFT附近的剖面图的图。图11是表示了在以往的液晶平面显示器的制造工序中,像素电极的图案形成结束的阶段的α-SiTFT附近的剖面图的图。 
图11中,在透光性的玻璃基板3001上形成栅电极3002的图案,然后使用等离子体CVD法,连续地形成由SiN构成的栅绝缘膜3003、α-Si:H(i)膜3004、由SiN构成的沟道保护膜3005。然后,利用蚀刻,将沟道保护膜3005以所需的形状图案化。另外,利用CVD法、真空蒸镀法或溅射法堆积α-Si:H(n)膜3006及以Al为主体的金属膜,利用光刻技术形成源电极3007(的图案)及漏电极3008(的图案),并且形成α-Si:H(n)膜3006及α-Si:H(i)膜3004,完成α-SiTFT元件部分。此外,根据需要,堆积透明树脂光刻胶3010,设置接触孔3012。 
在其上,使用溅射法堆积ITO膜,利用光刻技术形成与源电极3007电连接的像素电极图案3009。此时,栅电极3002设为Al/Cr(或Al/Mo、Al/Ti)的叠层膜,源电极3007、漏电极3008设为Cr/Al/Cr(或Mo/Al/Mo、Ti/Al/Ti)的三层叠层膜。这是因为,不会使ITO膜与栅电极3002、源电极3007及漏电极3008之间的电接触特性恶化。另外,Al廉价而电阻率低,是为了防止由栅电极3002及源电极3007及漏电极3008的配线的电阻增大造成的液晶显示器的显示性能的降低而必需的材料。 
在Al膜之后堆积ITO膜的理由是,不会使α-Si:H(i)膜3004及α-Si:H(n)膜3006与源电极3007及漏电极3008之间的电接触特性恶化。另外,该Al廉价而电阻率低,如上面已经叙述的所示。 
在以上说明的制造工序中,当在形成了以Al为主体的源电极3007·漏电极3008的图案后,将由ITO构成的像素电极图案3009用HCl-HNO3 -H2O类蚀刻液加工时,会有屡屡发生在加工结束的时刻Al图案溶出的事故的情况。 
这是由以下情况造成的,即,Al本来也具有溶解于作为蚀刻ITO的蚀刻液的HCl-HNO3-H2O类蚀刻液中的性质。虽然蚀刻液中的HNO3 是为了在Al表面形成薄的Al氧化膜,防止Al的溶出而添加的,然而当 ITO膜的蚀刻时间加长,或存在有在Al堆积中混入的Al膜中的杂质、异物等缺陷部分时,就会因局部电池反应,使得所述Al的氧化效果不会充分地作用。 
为了防止此种Al的溶出,在下述专利文献1中记载有如下的做法,即,通过将ITO膜设为非晶质,来增大相对于HCl-HNO3-H2O类的蚀刻液的ITO/Al蚀刻速度比。 
但是,即使将ITO膜设为非晶质,由于也要使用HCl-HNO3-H2O类的蚀刻液,因此Al的溶出未被完全地防止,难以实现高精细的液晶显示器。 
鉴于此种问题而完成的发明被记载于下述专利文献4中。该专利文献4中,记载有如下的内容,即,通过使用草酸类的蚀刻液,使得Al栅电极、源·漏电极图案上的透明电极、像素电极的图案化更为容易。另外,专利文献4中,出于提供高精细的液晶显示器的制造方法的目的,提出了使用由氧化铟-氧化锌构成的组成的透明电极的方案。 
一般来说,当采用此种构成时,已知在Al栅线/透明电极、Al源·漏电极/像素电极之间会产生接触电阻,通常来说,将Al线用Ti、Cr、Mo等屏蔽金属覆盖。此种构成被记载于下述专利文献6、专利文献7、专利文献8、专利文献9等中。 
像这样,当使用Al配线时,由于不得不使用屏蔽金属,因此就需要该屏蔽金属的成膜、蚀刻,有可能使制造工序复杂。 
另外,虽然报告过在Al中添加了各种金属的合金的利用,然而缩小所述接触电阻被认为是非常困难的。其理由是,在Al自身表面形成有氧化覆盖膜。该氧化覆盖膜为绝缘体,该绝缘体会增大接触电阻。此种记载见于下述专利文献14、专利文献15、专利文献16中。 
为了降低由该氧化覆盖膜造成的接触电阻,提出过在Al薄膜上设置In、Zn等金属的薄膜的方法等。根据该方法,接触电阻会变小,然而又需要形成这些薄膜,另外,还有像素电极的透过率降低等问题。此种记载见于下述专利文献17中。 
专利文献1:特开昭63-184726号公报 
专利文献2:特开平6-234565号公报 
专利文献3:特开平6-187832号公报 
专利文献4:特开平11-264995号公报 
专利文献5:特开平11-264996号公报 
专利文献6:特开平10-65174号公报 
专利文献7:特开平11-184195号公报 
专利文献8:特开平11-258625号公报 
专利文献9:特开平11-253976号公报 
专利文献10:特开平4-253342号公报 
专利文献11:特开平4-305627号公报 
专利文献12:特开平8-18058号公报 
专利文献13:特开平11-284195号公报 
专利文献14:特开平7-45555号公报 
专利文献15:特开平7-301705号公报 
专利文献16:特开平1-289140号公报 
专利文献17:特开2003-017706号公报(特愿2001-200710) 
发明内容
第一组:课题 
但是,作为透明的像素电极的材料,一般所用的ITO当与Al接触时,会有容易引起电池反应的问题。另外,对于准晶质的ITO,如果不用王水或盐酸等强酸,则无法蚀刻,在蚀刻中,例如还会产生将TFT的配线材料等腐蚀掉的问题。另一方面,对于非晶质的ITO的情况,经常会观察到与基底基板的密接性的降低,也有导致与TFT配线材料的接触电阻的增大的情况。另外,在蚀刻时会产生残渣,也有可能产生电极间的短路或液晶驱动的故障。 
针对于此,虽然作为非晶质类的材料可以考虑IZO,然而该材料必须由氧化铟、氧化锌生成特殊的六方晶层状化合物,不仅制造工序烦杂,而且有成本升高的问题。 
第一组的本发明是鉴于所述问题而完成的,其目的在于,提供具备基本上不会有由蚀刻造成的残渣等的产生的透明导电膜的薄膜晶体管型基 板。另外,本发明的其他的目的在于,提供利用了所述薄膜晶体管型基板的液晶显示装置。另外,本发明的其他的目的在于,提供可以有效地获得所述薄膜晶体管型基板的制造方法。 
第二组:课题 
本发明的第二组是鉴于所述课题而完成的,其目的在于,通过将含有特定的金属的透明导电材料用于像素电极、透明电极中,来将TFT(薄膜晶体管)基板的制造方法简化。换言之,本发明的目的是,提供不需要用于堆积屏蔽金属等的工序的制造方法。 
同样地,本发明的目的在于,提供用于利用溅射法形成此种像素电极、透明电极的膜的溅射靶。 
另外,本发明的其他的目的在于,通过将含有特定的金属的透明导电材料用于像素电极、透明电极中,即使在使Al栅/透明电极、Al源·漏/像素电极(没有屏蔽金属地)直接接触的情况下,也可以减小其间的接触电阻。本发明的目的是,通过实现此种很小的值的接触电阻,提供利用了将该透明导电材料作为像素电极使用的基板的可以实现中间色调的显示的液晶显示装置。 
第三组:课题 
如上所述,在以往的制造方法中,由ITO或IZO等构成的第二导体、由纯Al或Al合金构成的第一导体的接触电阻非常高,达到1×E10~1×E12Ω,无法获得良好的接触电阻。 
另外,在为了获得良好的(低的)接触电阻,而将第一导体的构造设为由不同的材料构成的2层构造的情况下,很难将该第一导体用一种试剂(蚀刻液)一次性地蚀刻,需要使用两种试剂(蚀刻液),进行二次蚀刻。由此,就会导致制造工序的复杂化。 
第三组的本发明是为了解决所述课题而完成的,其目的在于,提供在第二导体与第一导体电接触时其接触电阻很低的薄膜晶体管及薄膜晶体管基板。另外,本发明的目的在于,能够更为简单地并且以更低的成本制造所述薄膜晶体管基板的薄膜晶体管基板的制造方法。另外,第三组的本发明的目的在于,提供包括所述薄膜晶体管基板的液晶显示装置。 
第四组:课题 
如所述第四组的背景技术中所述,第四组的本发明的目的是,通过将含有特定的金属的透明导电材料用于像素电极、透明电极中,实现制造工序不会变得复杂的TFT(薄膜晶体管)基板及其简便的制造方法。另外,第四组的本发明的目的还在于,提供此种TFT基板的像素电极及在形成该像素电极中有用的溅射靶。 
另外,第四组的本发明的目的在于,提供即使不使含有Al的栅/透明电极、(含有Al)的源·漏/像素电极直接接触也可以减小其间的接触电阻,能够实现中间色调的显示的液晶显示装置。 
第一组:方法 
本发明的所述目的可以如下达成,即,作为透明像素电极,使用作为主成分含有氧化铟,另外还含有选自氧化钨、氧化钼、氧化镍及氧化铌中的一种或两种以上的氧化物的透明导电膜。该透明导电膜通过用酸性的蚀刻液来图案化,被制成透明像素电极的形状。如果详细叙述,则本发明采用下述的方法。 
(1)首先,本发明提供一种薄膜晶体管型基板,是具备透明基板、设于所述透明基板上的源电极、设于所述透明基板上的漏电极、设于所述透明基板上的透明像素电极的薄膜晶体管型基板,其特征是,所述透明像素电极是作为主成分含有氧化铟,另外还含有选自氧化钨、氧化钼、氧化镍及氧化铌中的一种或两种以上的氧化物的透明导电膜,所述透明像素电极与所述源电极或所述漏电极电连接。 
而且,本专利中所谓「作为主成分含有氧化铟」是指,作为主要的成分含有氧化铟,是指以原子组成比率表示大致为50%以上的情况。另外,在将所述透明像素电极成膜时,如果使用以氧化铟为主成分,由选自氧化钨、氧化钼、氧化镍及氧化铌中的一种或两种以上的氧化物构成的靶,则在该靶中基本上不会产生节结。 
通过在透明导电膜中,添加氧化钨、氧化钼、氧化镍或氧化铌,在形成非晶质的透明导电膜后,就可以使用含有草酸的蚀刻剂,来蚀刻成膜了的非晶质的透明导电膜。成膜基板的温度优选R.T.(室温)~200℃,更优选80~180℃。作为将成膜时的基板温度设为所述范围的理由是,为了将基板温度控制在室温以下,需要进行冷却,会导致能量的损失,另一方 面,当将基板温度设为超过200℃时,则会因透明导电膜的结晶化等,而有无法进行利用含有草酸的蚀刻剂的蚀刻的情况。另外,在成膜时的气氛气体中,还可以添加水或氢。这样,就更容易使用含有草酸的蚀刻剂来蚀刻所形成的透明导电膜,可以进一步减少残渣。 
另外,利用所述金属氧化物的添加,在将成膜了的所述透明导电膜蚀刻后,通过将基板的温度加热为超过200℃,就可以简单地将基板上的透明导电膜结晶化。该结晶化的温度优选220℃,更优选230℃以上。 
通过将透明导电膜结晶化,在透明导电膜与Al电连接的状态下,即使与电解质接触,也可以抑制电池反应。由此,基本上就不会发生Al的断线等蚀刻不良。 
如此形成的透明导电膜的电阻率被降低为与ITO相同程度。另外,该透明导电膜在透明性方面优良。 
透明导电膜的膜厚优选20~500nm,更优选30~300nm,进一步优选30~200nm。如果透明导电膜的膜厚小于20nm,则会有透明导电膜的表面电阻上升的情况,另一方面,如果透明导电膜的膜厚超过500nm,则会有透过率降低、在加工精度方面产生问题的情况。 
透明导电膜中的组成为,作为原子比,In的组成比率(以下也有记作原子比的情况)优选[In]/[全部金属]的值为0.85到0.99。如果In的组成比率小于0.85,则会有透明导电膜的电阻值增大、即使将形成了透明导电膜的基板加热为200℃以上透明导电膜也不会结晶化的情况。另外,如果In的组成比率超过0.99,则会有如下的情况,即,在透明导电膜的成膜时,透明导电膜结晶化,无法用含有草酸的蚀刻剂来蚀刻,或产生大量的残渣。这里,[In]表示透明导电膜中的每单位体积的铟原子的数目,[全部金属]表示透明导电膜中的每单位体积的全部金属原子的数目。 
另外,作为第三原子,在所述透明导电膜中,还优选添加Sn、Zn。而且,所谓第一原子是氧化铟中的铟原子,所谓第二原子是选自氧化钨、氧化铌、氧化镍、氧化钼中的一种或两种以上的氧化物中的钨原子、铌原子、镍原子及钼原子。 
在添加Sn的情况下,作为原子比,Sn的组成比率优选[Sn]/[全部金属]<0.2,更优选[Sn]/[全部金属]<0.1。当透明导电膜中的[Sn]/[全部金属] 的值达到0.2以上时,则会有在蚀刻时产生残渣的情况。这里,[Sn]表示透明导电膜中的每单位体积的锡原子的数目。 
另外,在添加Zn的情况下,作为原子比,Zn的组成比率优选[Zn]/[全部金属]<0.1,更优选[Zn]/[全部金属]<0.05。这里,[Zn]表示透明导电膜中的每单位体积的锌原子的数目。 
(2)另外,本发明提供一种薄膜晶体管型液晶显示装置,是具有:具备透明基板、设于所述透明基板上的源电极、设于所述透明基板上的漏电极、设于所述透明基板上的透明像素电极的薄膜晶体管型基板;设置了多种颜色的着色图案的滤色片基板;由所述薄膜晶体管型基板和所述滤色片基板夹持的液晶层的薄膜晶体管型液晶显示装置,其特征是,所述透明像素电极是作为主成分含有氧化铟,还含有选自氧化钨、氧化钼、氧化镍及氧化铌中的一种或两种以上的氧化物的透明导电膜,所述透明像素电极与所述源电极或所述漏电极电连接。 
所述薄膜晶体管型基板在其制造工序中,基本上不会产生Al断线等蚀刻不良。由此,如果使用此种薄膜晶体管型基板,则可以制造显示缺陷少的薄膜晶体管型液晶显示装置。 
(3)另外,本发明提供一种薄膜晶体管型基板的制造方法,是制造所述(1)中记载的薄膜晶体管型基板的方法,其特征是,包括:在所述透明基板上堆积所述透明导电膜的步骤、通过使用酸性的蚀刻剂蚀刻所述堆积了的所述透明导电膜来形成所述透明像素电极的步骤。 
酸性的所述蚀刻剂优选弱酸。所述透明导电膜在使用弱酸的蚀刻剂来蚀刻的情况下,基本上也不会产生由蚀刻造成的残渣。 
含有草酸的蚀刻剂的草酸浓度优选1~10wt%,更优选1~5wt%。如果草酸浓度小于1wt%,则会有透明导电层的蚀刻速度变慢的情况,如果超过10wt%,则会有草酸的晶体在含有草酸的蚀刻剂的水溶液中析出的情况。 
(4)另外,本发明提供一种所述(3)中记载的薄膜晶体管型基板的制造方法,其特征是,酸性的所述蚀刻剂含有草酸、由磷酸·醋酸·硝酸构成的混合酸或硝酸亚铈铵的任意一种或两种以上。 
第二组:方法 
以下是本发明的第二组的方法。 
A.溅射靶 
(5)本发明为了解决所述课题,提供一种溅射靶,其以氧化铟为主成分,包括:选自由W、Mo、Nb、Ni、Pt、Pd构成的第一金属组M1中的一种或两种以上的金属或该金属的氧化物、选自由镧系金属构成的第二金属组M2中的一种或两种以上的金属的氧化物。 
像这样,本发明的特征性的方面在于,同时添加选自由镧系金属构成的第二金属组M2中的一种或两种以上的金属氧化物、选自第一金属组M1的W、Mo、Nb、Ni、Pt、Pd中的一种或两种以上的金属或金属氧化物。 
根据此种构成,如果使用本发明的溅射靶以溅射法形成透明导电膜,则可以将该透明导电膜与其他的Al构件之间的接触电阻保持为很小的值。 
具体来说,当使用本发明的溅射靶以溅射法形成了透明电极或像素电极时,能够使在 
·Al栅线/透明电极之间 
·Al源·漏电极/像素电极之间 
·Al源·漏配线/透明电极之间 
产生的接触电阻的值比以往所产生的接触电阻的值更小。 
而且,本专利中,所谓「主成分」是指该材料中的主要的成分,是指具有大致在50%以上的组成比率的成分。 
(6)另外,本发明为了解决所述课题,提供如下的技术方案1所记载的溅射靶,其特征是,作为选自由W、Mo、Nb、Ni、Pt、Pd构成的所述第一金属组M1中的一种或两种以上的金属或金属氧化物的相对于氧化铟的组成的[M1]/([M1]+[In])的值为0.005~0.2,作为选自由镧系金属构成的所述第二金属组M2中的一种或两种以上的金属的氧化物的相对于氧化铟的组成的[M2]/([M2]+[In])的值为0.005~0.2。这里,所述[M1]表示选自所述第一金属组中的一种或两种以上的金属的原子的数目,所述[M2]表示选自所述第二金属组中的一种或两种以上的金属的原子的数目,所述[In]表示铟原子的数目。 
镧系金属氧化物的组成 
像这样,本发明中,镧系金属氧化物的组成相对于氧化铟,为 
「式1」 
[M2]/([M2]+[In])=0.005~0.2 
该值优选0.01~0.15。另外,更优选0.01~0.1。 
而且,本专利中,将镧系金属组称作第二金属组,总称为「M2」。另外,该M2也被作为表示任意一种镧系金属的记号使用。 
另外,本专利中,将[]的记号作为表示该原子的每单位重量·体积的原子的数目的记号使用。例如,[铈]或[Ce]表示铈原子的数目。[铟]或[In]表示铟原子的数目。 
另外,也使用在[]中插入了作为所述金属组的总称的M2的[M2]的记述方法。[M2]表示从第二金属组中适当地选择的金属的原子的数目。 
如果该式子的值小于0.005,则难以体现其添加效果,在用此种溅射靶制造透明电极或像素电极的情况下,在Al与该透明电极之间、Al与该像素电极之间,会有产生很大的值的接触电阻的情况。 
另一方面,如果所述式子的值超过0.2,则在用此种溅射靶制造透明电极或像素电极的情况下,会有该透明电极·像素电极自身的电阻率变为很大的值的情况。另外,同样地当所述式子的值超过0.2时,则会有该透明电极或像素电极自身的蚀刻变得困难的情况,其结果是,有可能使液晶显示装置用的基板的制造变得困难。 
W、Mo、Nb、Ni、Pt、Pd金属或金属氧化物的组成 
另外,本发明中,W、Mo、Nb、Ni、Pt、Pd金属或金属氧化物的组成(比率)为,相对于氧化铟,为 
「式2」 
[M1]/([M1]+[In])=0.005~0.2 
该式子的更优选的值为0.01~0.15,进一步优选0.01~0.1。另外,这些W、Mo、Nb、Ni、Pt、Pd既可以被以金属的状态添加,也可以被以金属氧化物的状态添加。 
与所述的第二金属组M2相同,将由W、Mo、Nb、Ni、Pt、Pd构成的金属组称作第一金属组M1。另外,与所述[M2]相同,[M1]表示选自第一金属组中的一种或两种以上的金属的(每单位体积·单位重量的)原子 的数目。 
而且,如果所述式2的值小于0.005,则难以体现其添加效果。即,会有在Al与透明电极或Al与像素电极之间接触电阻变大的情况。另一方面,如果所述式2的值超过0.2,则会有透明电极、像素电极的电阻率变大的情况,另外还有透明电极·像素电极的蚀刻变得困难的情况。 
(7)另外,本发明是如下的(5)或(6)中所记载的溅射靶,其特征是,选自由镧系金属构成的所述第二金属组M2中的金属的氧化物是选自La、Ce、Ho、Er中的任意一种以上的金属的氧化物。 
像这样,当添加了镧系金属氧化物之中,特别是Ce、Ho、Er的任意一种以上的金属氧化物时,所述的作用·效果就会变得更为明显。而且,由于是一种以上,因此既可以从所述金属中选择2种金属,也可以添加全部3种金属氧化物。 
(8)另外,本发明提供一种溅射靶,其特征是,以氧化铟为主成分,含有:选自由W、Mo、Nb、Ni、Pt、Pd构成的第一金属组M1中的一种或两种以上的金属或该金属的氧化物、选自由镧系金属构成的第二金属组M2中的一种或两种以上的金属的氧化物以及选自由Zn、Sn、Zr、Ga、Ge构成的第三金属组M3中的一种或两种以上的金属的氧化物。 
像这样,本发明中,采用了以下的构成,即,同时添加选自由镧系金属构成的第二金属组中的一种或两种以上的金属氧化物、选自由W、Mo、Nb、Ni、Pt、Pd构成的第一金属组中的一种或两种以上的金属或该金属的氧化物。 
以往,在Al栅线/透明电极、Al源·漏电极/像素电极间及Al源·漏配线/透明电极间,产生了很大的接触电阻。 
与之不同,根据所述本发明,利用所述的构成,可以减小以往所产生的很大的接触电阻的值。可以说,能够将接触电阻减小至事实上可以忽略的程度。 
另外,通过添加选自由Zn、Sn、Zr、Ga、Ge构成的第三金属组中的一种或两种以上的金属氧化物,可以改善溅射靶自身的电阻值,另外还可以抑制节结的产生。这里,所谓电阻值的改善是将电阻值的值变为很小的值。另外,对于使用该溅射靶以溅射法制成的透明导电膜,也会产生如下 所示的有益的影响。 
·可以改善所制成的透明导电膜的电阻率 
·可以改善所制成的透明导电膜的蚀刻特性 
·可以改善所制成的透明导电膜的透明性 
这里,所谓电阻率的改善是指电阻率值的降低。另外,所谓蚀刻特性的改善是指利用蚀刻中所用的蚀刻剂会更为容易地溶解。另外,所谓透明性的改善是指透明度的提高,以至使光透过率的值接近100%。 
(9)另外,本发明是如下的(4)中记载的溅射靶,其特征是,作为选自由W、Mo、Nb、Ni、Pt、Pd构成的所述第一金属组M1中的一种或两种以上的金属或金属氧化物的相对于氧化铟的组成的[M1]/([M1]+[In])的值为0.005~0.2,作为选自由镧系金属构成的所述第二金属组M2中的一种或两种以上的金属的氧化物的相对于氧化铟的组成的[M2]/([M2]+[In])的值为0.005~0.2,作为选自由Zn、Sn、Zr、Ga、Ge构成的所述第三金属组中的一种或两种以上的金属的氧化物的相对于氧化铟的组成的[M3]/([M3]+[In])的值为0.005~0.2。这里,所述[M1]表示选自所述第一金属组中的一种或两种以上的金属的原子的数目,所述[M2]表示选自所述第二金属组中的一种或两种以上的金属的原子的数目,所述[M3]表示选自所述第三金属组中的一种或两种以上的金属的原子的数目,所述[In]表示铟金属的原子的数目。 
镧系金属氧化物 
像这样,本发明中,镧系金属氧化物的组成相对于氧化铟为,[In]/([In]+[M2])=0.005~0.2。这里,[M2]也记作[镧系金属],然而无论哪一种情况都表示镧系的金属氧化物的原子的数目。 
而且,本发明中所述的原子的数目的比的值的范围「0.005~0.2」优选0.01~0.15,更优选0.01~0.1。 
表示相对于氧化铟的镧系金属氧化物的组成的所述式的值如果小于0.005,则被认为无法体现其添加效果。即,会有在Al和透明电极、像素电极之间产生无法忽略的接触电阻的情况。 
另一方面,如果所述值超过0.2,则有可能产生透明电极、像素电极的电阻率变大的情况、在制造工序中透明电极·像素电极的蚀刻变得困难 的情况等。 
W、Mo、Nb、Ni、Pt、Pd金属或金属氧化物 
另外,本发明中,W、Mo、Nb、Ni、Pt、Pd金属或金属氧化物的组成相对于氧化铟,采用[In]/([In]+[M1])=0.005~0.2的构成。该式的值更优选0.01~0.15,进一步优选0.01~0.1。[M1]表示选自第一金属组W、Mo、Nb、Ni、Pt、Pd中的一种或两种以上的金属的数目。 
第一金属组M1中的W、Mo、Nb、Ni、Pt、Pd既可以被以金属的状态添加,也可以被以金属氧化物的状态添加。 
而且,如果所述式的值小于0.005,则会有无法体现添加所述W、Mo、Nb、Ni、Pt、Pd的效果的情况。具体来说,对于使用本发明的溅射靶以溅射法制成的透明电极·像素电极,会有在Al与该透明电极之间、Al与该像素电极之间产生无法忽略的接触电阻的情况。 
另一方面,如果所述式的值超过0.2,则会有透明电极·像素电极的电阻率变大的情况。另外,在制造工序中,还会有透明电极·像素电极的蚀刻变得困难的情况。 
Zn、Sn、Zr、Ga、Ge氧化物 
本发明中,如上所述,选自第三金属组M3中的Zn、Sn、Zr、Ga、Ge的氧化物中的一种或两种以上的金属氧化物的组成相对于氧化铟为,[M3]/([In]+[M3])=0.005~0.2。这里,[M3]表示选自第三金属组中的一种或两种以上的金属的单位体积·单位质量的数目,所述式表示相对于铟的第三金属组中的金属的原子组成比。而且,该式的值实质上是相对于氧化铟的第三金属组M3中的金属的氧化物的组成比。 
如果该式的值小于0.005,则无法体现其添加效果。具体来说,对于使用本发明的溅射靶以溅射法制成的透明电极·像素电极,会有在Al与透明电极之间、Al与像素电极之间产生无法忽略的大小的接触电阻的情况。 
另一方面,如果所述式的值超过0.2,则会有透明电极、像素电极的电阻率变大的情况、在制造工序中这些透明电极等的蚀刻变得困难的情况。 
(10)另外,本发明是如下的(8)或(9)的溅射靶,其特征是,选 自由镧系金属构成的所述第二金属组M2中的氧化物是La、Ce、Ho、Er的任意一种以上的金属的氧化物。 
由于在镧系金属氧化物之中,特别优选由Ce、Ho、Er构成的氧化物,因此本发明中,采用这些由Ce、Ho、Er构成的氧化物。 
(11)另外,本发明提供一种透明导电膜,其以氧化铟为主成分,由选自由W、Mo、Nb、Ni、Pt、Pd构成的第一金属组M1中的一种或两种以上的金属或该金属的氧化物、选自由镧系金属构成的第二金属组M2中的一种或两种以上的金属的氧化物形成。 
像这样,本发明在氧化铟中添加了以下的两种物质。 
·选自镧系金属氧化物中的一种或两种以上的金属氧化物 
·选自W、Mo、Nb、Ni、Pt、Pd中的一种或两种以上的金属或金属氧化物 
本发明中,将它们同时添加于透明导电膜中。所以,在使用本发明的透明导电膜构成了透明电极或像素电极的情况下,就可以将在 
·Al栅线/透明电极之间 
·Al源·漏电极/像素电极之间 
·Al源·漏配线/透明电极之间等产生的接触电阻减小为基本上可以忽略的值。 
与之不同,当使用以往的透明导电膜,构成了透明电极·像素电极时,在Al栅线/透明电极之间、Al源·漏电极/像素电极之间及Al源·漏配线/透明电极之间产生了无法忽略的大小的接触电阻。 
(12)另外,本发明是如下的(11)中记载的透明导电膜,其特征是, 
作为选自由W、Mo、Nb、Ni、Pt、Pd构成的所述第一金属组M1中的一种或两种以上的金属或金属氧化物的相对于氧化铟的组成的[M1]/([M1]+[In])的值为0.005~0.2, 
作为选自由镧系金属构成的所述第二金属组M2中的一种或两种以上的金属的氧化物的相对于氧化铟的组成的[M2]/([M2]+[In])的值为0.005~0.2。所述[M1]表示选自所述第一金属组中的一种或两种以上的金属的原子的数目,所述[M2]表示选自所述第二金属组中的一种或两种以上的金属的原子的数目,所述[In]表示铟的原子的数目。 
镧系金属氧化物 
像这样,本发明中,镧系金属氧化物的组成相对于氧化铟设定为,[M2]/([In]+[M2])=0.005~0.2。[M2]表示选自由镧系金属构成的第二金属组M2中的一种或两种以上的金属的原子的数目。这里,该数目为单位质量·单位体积的数目。[In]表示铟原子的单位体积·单位质量的数目。所以,所述式是从原子的数目的角度表示的第二金属组M2中的金属的相对于铟的组成比。而且,该组成比也是第二金属组M2中的金属的氧化物的相对于氧化铟的组成比。 
而且,该值优选0.01~0.15,更优选0.01~0.1。 
表示相对于氧化铟的镧系金属氧化物的组成的所述式的值如果小于0.005,则被认为无法体现其添加效果。即,对于使用了该透明导电膜的透明电极或像素电极,会有在其他的配线的Al与该透明电极·像素电极之间产生无法忽略的接触电阻的情况。 
另一方面,如果所述值超过0.2,则有可能产生由本发明的透明导电膜构成的透明电极·像素电极的电阻率变大的情况、在制造工序中该透明电极·像素电极的蚀刻变得困难的情况等。 
像这样,本发明中,虽然镧系金属氧化物的组成相对于氧化铟为,[M2]/([In]+[M2])=0.005~0.2,然而该组成比率优选0.01~0.15。另外,更优选0.01~0.1。 
W、Mo、Nb、Ni、Pt、Pd金属或金属氧化物 
另外,本发明中,由W、Mo、Nb、Ni、Pt、Pd构成的第一金属组中的金属或金属氧化物的组成相对于氧化铟,采用[M1]/([In]+[M1])=0.005~0.2的构成。该式的值更优选0.01~0.15,进一步优选0.01~0.1。该W、Mo、Nb、Ni、Pt、Pd既可以被以金属的状态添加,也可以被以金属氧化物的状态添加。 
M1是由W、Mo、Nb、Ni、Pt、Pd构成的第一金属组的总称,[M1]表示第一金属组中的一种或两种以上的金属的单位质量·单位体积的数目。[In]如上所述,表示单位质量·单位体积的铟的原子的数目。 
而且,如果所述式的值小于0.005,则会有无法体现添加所述W、Mo、Nb、Ni、Pt、Pd的效果的情况。具体来说,对于利用了本发明的透明导 电膜的透明电极·像素电极,会有在Al与该透明电极之间、Al与该像素电极之间产生无法忽略的接触电阻的情况。 
另一方面,如果所述式的值超过0.2,则会有由本发明的透明导电膜制成的透明电极·像素电极的电阻率变大的情况。另外,在制造工序中,还会有该透明电极·像素电极的蚀刻变得困难的情况。 
(13)另外,本发明是如下的(11)或(12)中记载的透明导电膜,其特征是,选自由镧系金属构成的所述第二金属组M2中的金属的氧化物为La、Ce、Ho、Er的任意一种以上的金属的氧化物。 
像这样,在镧系金属氧化物之中,优选采用由Ce、Ho、Er构成的氧化物。 
(14)另外,本发明提供一种透明导电膜,其特征是,以氧化铟为主成分,由选自由W、Mo、Nb、Ni、Pt、Pd构成的第一金属组M1中的一种或两种以上的金属或该金属的氧化物、选自由镧系金属构成的第二金属组M2中的一种或两种以上的金属的氧化物以及选自由Zn、Sn、Zr、Ga、Ge构成的第三金属组M3中的一种或两种以上的金属的氧化物构成。 
像这样,本发明中,采用了同时添加选自镧系金属组(第二金属组)中的一种或两种以上的金属的氧化物、选自W、Mo、Nb、Ni、Pt、Pd(第一金属组)中的一种或两种以上的金属或金属氧化物的构成。 
当将以往的透明导电膜作为透明电极或像素电极使用时,在 
·Al栅线/透明电极之间 
·Al源·漏电极/像素电极之间 
·Al源·漏配线/透明电极之间等中产生了很大的接触电阻。 
与之不同,如果使用所述本发明的透明导电膜来构成透明电极或像素电极,则可以利用所述的构成,减小以往产生的很大的接触电阻的值。可以说,能够将接触电阻减小至可以忽略的程度。 
另外,通过添加选自Zn、Sn、Zr、Ga、Ge(第三金属组M3)中的一种或两种以上的金属氧化物,会产生如下所示的有益的影响。 
·可以改善所制成的透明导电膜的电阻率 
·可以改善所制成的透明导电膜的蚀刻特性 
·可以改善所制成的透明导电膜的透明性 
这里,所谓电阻率的改善是指电阻率值的降低。另外,所谓蚀刻特性的改善是指利用蚀刻中所用的蚀刻剂会更为容易地溶解。另外,所谓透明性的改善是指光透过率的值接近100%。 
(15)另外,本发明是如下的(14)中记载的透明导电膜,其特征是,作为选自由W、Mo、Nb、Ni、Pt、Pd构成的所述第一金属组M1中的一种或两种以上的金属或金属氧化物的相对于氧化铟的组成的[M1]/([M1]+[In])的值为0.005~0.2,作为选自由镧系金属构成的所述第二金属组M2中的一种或两种以上的金属的氧化物的相对于氧化铟的组成的[M2]/([M2]+[In])的值为0.005~0.2,作为选自由Zn、Sn、Zr、Ga、Ge构成的所述第三金属组中的一种或两种以上的金属的氧化物的相对于氧化铟的组成的[M3]/([M3]+[In])的值为0.005~0.2。这里,所述[M1]表示选自所述第一金属组中的一种或两种以上的金属的原子的数目,所述[M2]表示选自所述第二金属组中的一种或两种以上的金属的原子的数目,所述[M3]表示选自所述第三金属组中的一种或两种以上的金属的原子的数目,所述[In]表示铟原子的数目。 
镧系金属氧化物 
像这样,本发明中,将镧系金属组(第二金属组)的氧化物的组成相对于氧化铟设定为,[M2]/([In]+[M2])=0.005~0.2。M2是由镧系金属构成的第二金属组的总称。[M2]表示选自第二金属组中的一种或两种以上的金属的数目。这里,该[M2]为单位质量·单位重量的数目。[In]如前所述,表示单位质量·单位重量的铟的原子的数目。所以,所述式表示第二金属组中所含的金属的相对于铟的原子的数目的比。而且,该式的值同时也是第二金属组中所含的金属的氧化物的相对于氧化铟的组成比。 
而且,该值优选0.01~0.15,更优选0.01~0.1。 
表示相对于氧化铟的镧系金属氧化物的组成的所述式的值如果小于0.005,则被认为无法体现其添加效果。即,会有在Al与由本发明的透明导电膜构成的透明电极或像素电极之间产生无法忽略的接触电阻的情况。 
另一方面,如果所述值超过0.2,则有可能产生由本发明的透明导电膜构成的透明电极·像素电极的电阻率变大的情况、在制造工序中该透明 电极·像素电极的蚀刻变得困难的情况等。 
W、Mo、Nb、Ni、Pt、Pd金属或金属氧化物 
另外,本发明中,由W、Mo、Nb、Ni、Pt、Pd构成的第一金属组M1中所含的金属或金属氧化物的组成相对于氧化铟,采用[M1]/([In]+[M1])=0.005~0.2的构成。如前所述,[M1]表示第一金属组中的金属的原子的数目。该数目是单位质量·单位体积的数目。 
该式的值更优选0.01~0.15,进一步优选0.01~0.1。该W、Mo、Nb、Ni、Pt、Pd既可以被以金属的状态添加,也可以被以金属氧化物的状态添加。 
而且,如果所述式的值小于0.005,则会有无法体现添加所述W、Mo、Nb、Ni、Pt、Pd的效果的情况。具体来说,对于由本发明的透明导电膜构成的透明电极·像素电极,会有在Al与该透明电极之间、Al与该像素电极之间产生无法忽略的接触电阻的情况。 
另一方面,如果所述式的值超过0.2,则会有由本发明的透明导电膜构成的透明电极·像素电极的电阻率变大的情况。另外,在制造工序中,还会有该透明电极·像素电极的蚀刻变得困难的情况。 
Zn、Sn、Zr、Ga、Ge氧化物 
本发明中,如上所述,选自由Zn、Sn、Zr、Ga、Ge构成的第三金属组M3中的一种或两种以上的金属的氧化物的组成相对于氧化铟为,[M3]/([In]+[M3])=0.005~0.2。[M3]表示选自第三金属组M3中的一种或两种以上的金属的原子的数目。由此,该式表示第三金属组M3中的一种或两种以上的金属的相对于铟的组成比(原子数)。该值同时也表示选自第三金属组中的一种或两种以上的金属的氧化物的相对于氧化铟的组成比。 
如果该式的值(组成比)小于0.005,则无法体现其添加效果。具体来说,对于由本发明的透明导电膜构成的透明电极·像素电极,会有在Al与该透明电极之间、Al与该像素电极之间产生无法忽略的大小的接触电阻的情况。 
另一方面,如果所述式的值超过0.2,则会有利用了本发明的透明导电膜的透明电极·像素电极的电阻率变大的情况、在制造工序中这些透明电极等的蚀刻变得困难的情况。 
(16)另外,本发明是如下的(14)或(15)中记载的透明导电膜,其特征是,选自由镧系金属构成的所述第二金属组M2中的金属的氧化物为La、Ce、Ho、Er的任意一种以上的金属的氧化物。 
像这样,在镧系金属氧化物之中,优选采用由Ce、Ho、Er构成的氧化物。 
(17)另外,本发明提供一种透明导电玻璃基板,其特征是,具有:玻璃基板;设于所述玻璃基板上,以氧化铟为主成分,由选自由W、Mo、Nb、Ni、Pt、Pd构成的第一金属组M1中的一种或两种以上的金属或该金属的氧化物、选自由镧系金属构成的第二金属组M2中的一种或两种以上的金属的氧化物构成的透明导电膜;设于所述玻璃基板上的以Al或Ag为主成分的金属薄膜。 
像这样,本发明中,采用了同时添加选自由镧系金属构成的第二金属组M2中的一种或两种以上的金属的氧化物、选自由W、Mo、Nb、Ni、Pt、Pd构成的第一金属组M1中的一种或两种以上的金属或金属氧化物的构成(称作同时添加构成)。 
另外,本发明的透明导电玻璃通过将透明导电膜作为透明电极或像素电极利用,就能够作为具备了透明电极或像素电极的基板利用。另外,本发明的金属薄膜当采用Al时,则可以构成Al栅线、Al源·漏电极。由此,本发明的透明导电玻璃基板可以作为带有配线的基板利用。 
此种情况下,根据以往的透明导电玻璃,会在 
·Al栅线/透明电极之间 
·Al源·漏电极/像素电极之间 
·Al源·漏配线/透明电极之间 
等中产生很大的接触电阻。与之不同,根据本发明的透明导电玻璃,不会产生很大的接触电阻。 
而且,当在金属薄膜中使用Ag时,则可以构成Ag栅线、Ag源·漏电极。该情况下,也会起到与Al的情况相同的作用效果。 
像这样,根据所述本发明,利用所述的构成(同时添加构成),可以减小以往所产生的很大的接触电阻的值。可以说,能够将接触电阻减小至事实上可以忽略的程度。 
另外,通过采用将Al或Ag层叠的构造,则可以获得电阻更低的透明导电玻璃。此种透明导电玻璃有时也被称作叠层透明导电玻璃。 
Al或Al合金的利用 
在该(17)及后述的(21)中,在栅线、源·漏电极或配线中更优选使用Al或Al合金。该情况下,虽然称作Al栅线、Al源·漏电极,然而多使用以Al为主成分的合金。它们中所用的Al或Al合金虽然以Al为主成分,然而也可以含有周期表的从IIIa到VIIIa的重金属或镧系金属。例如,优选含有Nd、Ni、Co、Zr等。其含量虽然依赖于所要求的Al栅限、Al源·漏电极的性能,然而大致上优选0.1~5重量%的范围。更优选的含量为0.5~2.0重量%。 
这是因为,如果含量小于0.1重量%,则会有无法体现添加效果的情况,另外,如果是0.1重量%的含量,则会有在Al薄膜上产生小丘等突起的情况。 
另一方面,当含量超过0.5重量%时,则会有Al自身(Al合金自身)的电阻值变大的情况。 
另外,本发明中,在栅线、源·漏电极或配线中也优选使用Ag或Ag合金。另外,有时也设置反射光的反射电极,而在该反射电极中有时也优选使用Ag或Ag合金。 
使用Ag的情况称作Ag栅线、Ag源·漏电极等。它们中所用的Ag或Ag合金也可以以Ag为主成分,含有周期表的从IIIa到VIIIa的重金属或镧系金属。例如,优选含有Nd、Ni、Co、Zr等。其含量虽然依赖于所要求的Ag栅线、Al源·漏电极或配线或反射电极的性能,然而大致上优选0.1~5重量%的范围。更优选的含量为0.5~2.0重量%。 
这是因为,如果含量小于0.1重量%,则会有无法体现添加效果的情况,另外,如果是0.1重量%的含量,则会有在Ag薄膜上产生小丘等突起的情况、Ag薄膜的密接性降低的情况。 
另一方面,当含量超过0.5重量%时,则会有Ag自身(Ag合金自身)的电阻值变大的情况。 
(18)另外,本发明是如下的(17)中记载的透明导电玻璃基板,其特征是,作为选自由W、Mo、Nb、Ni、Pt、Pd构成的所述第一金属组 M1中的一种或两种以上的金属或金属氧化物的相对于氧化铟的组成的[M1]/([M1]+[In])的值为0.005~0.2,作为选自由镧系金属构成的所述第二金属组M2中的一种或两种以上的金属的氧化物的相对于氧化铟的组成的[M2]/([M2]+[In])的值为0.005~0.2。这里,所述[M1]表示选自所述第一金属组中的一种或两种以上的金属的原子的数目,所述[M2]表示选自所述第二金属组中的一种或两种以上的金属的原子的数目。 
镧系金属氧化物 
像这样,本发明中,将镧系金属氧化物的组成相对于氧化铟设为,In/(In+镧系金属)=0.005~0.2。 
而且,该值优选0.01~0.15,更优选0.01~0.1。 
表示相对于氧化铟的镧系金属氧化物的组成的所述式的值如果小于0.005,则被认为无法体现其添加效果。即,会有在以Al或Ag为主成分的金属薄膜与透明导电膜(例如构成透明电极或像素电极的)之间产生无法忽略的接触电阻的情况。 
另一方面,如果所述值超过0.2,则有可能产生本发明的透明导电膜(例如构成透明电极·像素电极的)电阻率变大的情况、在制造工序中该透明导电膜的蚀刻变得困难的情况等。 
W、Mo、Nb、Ni、Pt、Pd金属或金属氧化物 
另外,本发明中,采用W、Mo、Nb、Ni、Pt、Pd金属或金属氧化物的组成相对于氧化铟为In/(In+(W、Mo、Nb、Ni、Pt、Pd))=0.005~0.2的构成。该式的值更优选0.01~0.15,进一步优选0.01~0.1。该W、Mo、Nb、Ni、Pt、Pd既可以被以金属的状态添加,也可以被以金属氧化物的状态添加。 
而且,如果所述式的值小于0.005,则会有无法体现添加所述W、Mo、Nb、Ni、Pt、Pd的效果的情况。具体来说,在本发明的透明导电膜(例如构成透明电极·像素电极的)和以Al或Ag为主成分的金属薄膜之间,会有产生无法忽略的接触电阻的情况。 
另一方面,如果所述式的值超过0.2,则会有本发明的透明导电膜(例如透明电极·像素电极)的电阻率变大的情况。另外,在制造工序中,还会有该透明导电膜的蚀刻变得困难的情况。 
叠层 
像这样,通过层叠如上所述的组成的透明导电膜、金属薄膜,就可以提供电阻更低的透明导电玻璃。 
(19)另外,本发明是如下的(17)或(18)中记载的透明导电玻璃基板,其特征是,选自由镧系金属构成的所述第二金属组M2中的金属的氧化物是La、Ce、Ho、Er中的任意一种以上的金属的氧化物。 
像这样,使用镧系金属氧化物之中的特别是由Ce、Ho、Er的任意一种以上构成的氧化物的话会更为有效,可以优选使用。 
(20)本发明提供一种透明导电玻璃基板,其特征是,具有:玻璃基板;设于所述玻璃基板上,以氧化铟为主成分,由选自由W、Mo、Nb、Ni、Pt、Pd构成的第一金属组M1中的一种或两种以上的金属或该金属的氧化物、选自由镧系金属构成的第二金属组M2中的一种或两种以上的金属的氧化物、选自由Zn、Sn、Zr、Ga、Ge构成的第三金属组M3中的一种或两种以上的金属的氧化物构成的透明导电膜;设于所述玻璃基板上的以Al或Ag为主成分的金属薄膜。 
像这样,本发明中,采用了同时添加选自由镧系金属构成的第二金属组M2中的一种或两种以上的金属的氧化物、选自由W、Mo、Nb、Ni、Pt、Pd构成的第一金属组M1中的一种或两种以上的金属或金属氧化物的构成(称作同时添加构成)。 
另外,本发明的透明导电玻璃通过将透明导电膜作为透明电极或像素电极利用,就能够作为具备了透明电极或像素电极的基板利用。另外,本发明的金属薄膜当采用Al时,则可以构成Al栅线、Al源·漏电极。由此,本发明的透明导电玻璃基板可以作为带有配线的基板利用。 
此种情况下,根据以往的透明导电玻璃,会在 
·Al栅线/透明电极之间 
·Al源·漏电极/像素电极之间 
·Al源·漏配线/透明电极之间 
等中产生很大的接触电阻。与之不同,根据本发明的透明导电玻璃,不会产生很大的接触电阻。 
而且,当在金属薄膜中使用Ag时,则可以构成Ag栅线、Ag源·漏 电极。该情况下,也会起到与Al的情况相同的作用效果。 
像这样,根据所述本发明,利用所述的构成(同时添加构成),可以减小以往所产生的很大的接触电阻的值。可以说,能够将接触电阻减小至事实上可以忽略的程度。 
另外,通过添加选自Zn、Sn、Zr、Ga、Ge中的一种或两种以上的金属氧化物,对于透明导电玻璃上的所述透明导电膜,会产生如下所示的有益的影响。 
·可以改善所制成的透明导电膜的电阻率 
·可以改善所制成的透明导电膜的蚀刻特性 
·可以改善所制成的透明导电膜的透明性 
这里,所谓电阻率的改善是指电阻率值的降低。另外,所谓蚀刻特性的改善是指利用蚀刻中所用的蚀刻剂会更为容易地溶解。另外,所谓透明性的改善是指光透过率的值提高。另外,通过采用将Al或Ag层叠了的构造,则可以获得电阻更低的透明导电玻璃。 
此种透明导电玻璃有时也被称作叠层透明导电玻璃。 
另外,在该(20)中,也如所述(17)中说明所示,在栅线、源·漏电极或配线中优选使用Al或Al合金。其内容与所述(13)相同。 
(21)另外,本发明是如下的(20)中记载的透明导电玻璃基板,其特征是, 
作为选自由W、Mo、Nb、Ni、Pt、Pd构成的所述第一金属组M1中的一种或两种以上的金属或金属氧化物的相对于氧化铟的组成的[M1]/([M1]+[In])的值为0.005~0.2, 
作为选自由镧系金属构成的所述第二金属组M2中的一种或两种以上的金属的氧化物的相对于氧化铟的组成的[M2]/([M2]+[In])的值为0.005~0.2, 
作为选自由Zn、Sn、Zr、Ga、Ge构成的所述第三金属组中的一种或两种以上的金属的氧化物的相对于氧化铟的组成的[M3]/([M3]+[In])的值为0.005~0.2。这里,所述[M1]表示选自所述第一金属组中的一种或两种以上的金属的原子的数目,所述[M2]表示选自所述第二金属组中的一种或两种以上的金属的原子的数目,所述[M3]表示选自所述第三金属组中的 一种或两种以上的金属的原子的数目,所述[In]表示铟原子的数目。 
镧系金属氧化物 
像这样,本发明中,将镧系金属氧化物的组成相对于氧化铟设为,In/(In+镧系金属)=0.005~0.2。 
而且,该值优选0.01~0.15,更优选0.01~0.1。 
表示相对于氧化铟的镧系金属氧化物的组成的所述式的值如果小于0.005,则被认为无法体现其添加效果。即,会有在以Al或Ag为主成分的金属薄膜与透明导电膜(例如构成透明电极或像素电极的)之间产生无法忽略的接触电阻的情况。 
另一方面,如果所述值超过0.2,则有可能产生本发明的透明导电膜(例如构成的透明电极·像素电极)的电阻率变大的情况、在制造工序中该透明导电膜的蚀刻变得困难的情况等。 
W、Mo、Nb、Ni、Pt、Pd金属或金属氧化物 
另外,本发明中,W、Mo、Nb、Ni、Pt、Pd金属或金属氧化物的组成相对于氧化铟,采用In/(In+(W、Mo、Nb、Ni、Pt、Pd))=0.005~0.2的构成。该式的值更优选0.01~0.15,进一步优选0.01~0.1。该W、Mo、Nb、Ni、Pt、Pd既可以被以金属的状态添加,也可以被以金属氧化物的状态添加。 
而且,如果所述式的值小于0.005,则会有无法体现添加所述W、Mo、Nb、Ni、Pt、Pd的效果的情况。具体来说,对于本发明的透明导电膜(例如构成透明电极·像素电极的)与以Al或Ag为主成分的金属薄膜之间产生无法忽略的接触电阻的情况。 
另一方面,如果所述式的值超过0.2,则会有本发明的透明导电膜(例如构成透明电极·像素电极)的电阻率变大的情况。另外,在制造工序中,还会有该透明导电膜的蚀刻变得困难的情况。 
Zn、Sn、Zr、Ga、Ge氧化物 
本发明中,如上所述,选自Zn、Sn、Zr、Ga、Ge氧化物中的一种或两种以上的金属氧化物的组成相对于氧化铟为,In/(In+(Zn、Sn、Zr、Ga、Ge))=0.005~0.2。 
如果该式的值小于0.005,则无法体现其添加效果。具体来说,在本 发明的透明导电膜(例如构成透明电极·像素电极的)与以Al或Ag为主成分的金属薄膜之间,会有产生无法忽略的大小的接触电阻的情况。 
另一方面,如果所述式的值超过0.2,则会有本发明的透明导电膜(或利用了透明导电膜的透明电极·像素电极)的电阻率变大的情况。另外,当所述式的值超过0.2时,在制造工序中,在蚀刻这些透明导电膜,以形成透明电极或像素电极的情况下,会有其蚀刻变得困难的情况。 
叠层 
像这样,通过层叠如上所述的组成的透明导电膜、金属薄膜,就可以提供电阻更低的透明导电玻璃。 
(22)另外,本发明是如下的(20)或(21)中记载的透明导电玻璃基板,其特征是,选自由镧系金属构成的所述第二金属组M2中的金属的氧化物是La、Ce、Ho、Er中的任意一种以上的金属的氧化物。 
像这样,使用镧系金属氧化物之中的特别是由Ce、Ho、Er的任意一种以上构成的氧化物的话会更为有效,可以优选使用。 
叠层的具体的方法 
如以上(5)~(22)中所述,本发明中,有采用将金属氧化物导电膜、金属薄膜层叠的构成的情况。以下,将对该情况进行说明。 
在将该金属氧化物透明导电膜、以Al或Ag为主成分的金属薄膜层叠的方法中有各种形态。 
a.金属氧化物/以Al或Ag为主成分的金属薄膜/金属氧化物 
b.金属氧化物/以Al或Ag为主成分的金属薄膜/金属氧化物/以Al或Ag为主成分的金属薄膜/金属氧化物 
所述a.为3层,所述b.为5层。此外,当然也可以采用7层构造等。 
此时的以Al或Ag为主成分的金属薄膜的膜厚为1到20nm。膜厚优选5~15nm,更优选5~10nm。如果膜厚在1nm以下,则层叠的金属的膜不会成为「薄膜」,会有变为海岛构造的情况,无法获得本发明的效果。另一方面,当金属薄膜的膜厚在20nm以上时,则会有所层叠的金属薄膜的光线透过率降低的情况。其结果是,也会有对被重叠设置的透明导电膜的「透明」性造成事实上的影响的情况。 
另外,本发明中,虽然经常是将由金属氧化物构成的所述透明导电膜、 以Al或Ag为主成分的金属薄膜层叠,然而在该「层叠」中,也包括由金属金属氧化物构成的透明导电膜的(并非全部)一部分与金属薄膜接触的情况。该情况下,作为电极构成,例如可以举出透明导电膜如下地接触的情况,即,20μm宽的金属薄膜与一部分接触,并且将金属薄膜的整体覆盖。换言之,是如下的情况,即,虽然在平面上两者重叠,然而从剖面图观察时,仅一部分接触。 
此种情况下,金属薄膜的厚度为20~500nm,优选30~300nm,更优选50~200nm。如果膜厚在20nm以下,则会有降低电阻的效果小的情况。另一方面,如果膜厚在500nm以上,则该薄膜的阶梯很大,会有产生与透明导电膜的接触不良的情况。 
金属薄膜的宽度可以适当地选择,例如为1μm~100μm。该值优选5~50μm,更优选10~30μm。 
如果金属薄膜的宽度在1μm以下,则会有降低电阻的效果的过小的情况。另一方面,如果金属薄膜的宽度在100μm以上,则会有光线透过率(开口率)降低的情况。但是,当将层叠了金属薄膜与透明导电膜的材料作为反射电极使用时,则不是该限制。 
第三组:方法 
A.薄膜晶体管基板的制造方法的发明 
(23)所以,为了解决所述课题,本发明提供一种薄膜晶体管基板的制造方法,其特征是,至少包括:使用含有选自由W、Mo、La、Nb、Fe、Pd、Pt、Ce、Ho及Er构成的金属组M1中的一种或两种以上的金属的Al合金,在透明绝缘性基板上形成作为由栅、源及漏构成的导体组E1中所含的任意一种导体的第一导体的第一导体形成工序;覆盖所形成的所述第一导体及所述透明绝缘性基板地形成绝缘膜的绝缘膜成膜工序;在所形成的所述绝缘膜上形成接触孔的接触孔形成工序;在所述绝缘膜上形成由透明膜电极构成的第二导体的工序,它是所述第二导体、所述第一导体借助所述接触孔而电连接的电极连接工序。 
而且,本专利中,将栅电极及栅配线的总称称作栅,将源电极及源配线的总称称作源。将漏电极简称为漏。另外,第一导体具体来说是栅、源、漏,第二导体为像素电极。 
由于第一导体为单层构造,因此能够用一种蚀刻液一次性地蚀刻。 
另外,由于第一导体是以Al为主成分,此外还含有选自由W、Mo、La、Nb、Fe、Pd、Pt、Ce、Ho及Er构成的金属组M1中的一种或两种以上的金属的层,因此与第二导体的接触电阻低。 
另外,对于第一导体,从抑制小丘(ヒロツク,Hillock)的产生、提高耐腐蚀性的观点考虑,除了Al、选自所述金属组M1中的一种或两种以上的金属以外,最好作为第三金属还添加Cu、Si、稀土类元素等。此时,为了有效利用Al的低电阻的特性,第三金属的添加量最好控制为第一导体的电阻率不超过10μ·Ω·cm的程度。而且,这里,第一金属为Al,第二金属为选自所述金属组M1中的一种或两种以上的金属。以相对于它们为第三个成分的含义,将所述要添加的Cu、Si、稀土类元素等称作第三金属。 
而且,在向第一导体中,添加了选自由W、Mo、La、Nb、Fe、Pd、Pt、Ce、Ho及Er构成的金属组M1中的一种或两种以上的金属的情况下,也与添加了所述第三金属的情况相同,可以获得抑制小丘的产生、提高耐腐蚀性的效果。由此,即使在不特别地添加所述第三金属的情况下,也可以抑制小丘的产生、腐蚀。 
另外,第二导体借助形成于绝缘膜上的接触孔,与第一导体连接。由此,由于像素电极与栅及源的配线不会直接接触,因此难以产生短路等故障。 
第一导体是通过使用含有选自W、Mo、La、Nb、Fe、Pd、Pt、Ce、Ho及Er中的一种或两种以上的金属的Al合金靶,利用溅射而成膜的。而且,该Al合金靶是利用真空熔化法、喷雾成形法等制造的。将使用该Al合金靶形成的Al合金薄膜利用使用了磷酸-醋酸-硝酸的混合酸的蚀刻剂进行图案处理,形成第一导体。 
B.薄膜晶体管的发明 
(24)另外,本发明提供一种薄膜晶体管,是包括:透明绝缘性基板;设于所述透明绝缘性基板上并且是由栅、源及漏构成的导体组E1中所含的任意一种导体的第一导体的薄膜晶体管,其特征是,所述第一导体包括由含有选自由W、Mo、La、Nb、Fe、Pd、Pt、Ce、Ho及Er构成的金属 组M1中的一种或两种以上的金属的Al合金构成的Al层,并且借助形成于所述第一导体上的绝缘膜上的接触孔,与由透明膜电极构成的第二导体连接。 
另外,第一导体除了纯Al或Al合金以外,还由含有选自由W、Mo、La、Nb、Fe、Pd、Pt、Ce、Ho及Er构成的金属组M1中的一种或两种以上的金属的层构成,从而与第二导体的接触电阻低。 
另外,对于第一导体,从抑制小丘的产生、提高耐腐蚀性的观点考虑,除了Al、选自所述金属组M1中的一种或两种以上的金属以外,最好作为第三金属还添加Cu、Si、稀土类元素等。此时,为了不使Al的电阻率变得过高,第三金属的添加量最好控制为第一导体的电阻率不超过10μ·Ω·cm的程度。而且,这里,第一金属为Al,第二金属为选自所述金属组M1中的一种或两种以上的金属。 
第一导体是通过使用含有选自W、Mo、La、Nb、Fe、Pd、Pt、Ce、Ho及Er中的一种或两种以上的金属的Al合金靶,利用溅射而成膜的。而且,该Al合金靶是利用真空熔化法、喷雾成形法等制造的。将使用该Al合金靶形成的Al合金薄膜利用使用了磷酸-醋酸-硝酸的混合酸的蚀刻剂进行图案处理,形成第一导体。 
(25)另外,本发明是如下的(24)中记载的薄膜晶体管,其特征是,所述第一导体包括具有0.5~5wt%的选自所述金属组M1中的一种或两种以上的金属的Al层。 
在第一导体的Al层中,选自所述金属组M1中的一种或两种以上的金属的含量为0.5~5wt%,优选1~3wt%。在含量小于0.5wt%的情况下,则难以抑制第一导体及第二导体的接触电阻,另一方面,在含量超过5wt%的情况下,则第一导体整体的电阻率会变高。 
C.薄膜晶体管基板的发明 
(26)另外,本发明提供一种薄膜晶体管基板,是包括:透明绝缘性基板;形成于所述透明绝缘性基板上,并且是由栅、源及漏构成的导体组E1中所含的任意一种导体的第一导体,另外,至少还包括至少覆盖所述透明绝缘性基板地形成的绝缘膜、形成于所述绝缘膜上的第二导体的薄膜晶体管基板,其特征是,所述第一导体包括由含有选自由W、Mo、La、 Nb、Fe、Pd、Pt、Ce、Ho及Er构成的金属组M1中的一种或两种以上的金属的Al合金构成的Al层,所述绝缘膜具备沿规定的所述第一导体及所述第二导体方向贯穿的接触孔,所述第二导体由透明膜电极构成,所述第二导体借助所述接触孔,与由所述第一导体的所述Al层电连接。 
由于第一导体为单层构造,因此能够用一种蚀刻液一次性地蚀刻。由此,本发明的薄膜晶体管基板可以更为简单地制造。 
另外,第二导体借助形成于绝缘膜上的接触孔,与第一导体连接。由此,由于像素电极与栅及源的配线不会直接接触,因此难以产生短路等故障。 
(27)另外,本发明是如下的所述(26)中记载的薄膜晶体管基板,其特征是,所述透明膜电极由氧化铟、氧化锡、氧化铟锡、氧化铟锌及氧化锌的任意一种构成。 
无论第二导体由氧化铟、氧化锡、氧化铟锡、氧化铟锌及氧化锌的哪一种构成时,与第一导体的接触电阻都会变低。 
(28)另外,本发明是如下的所述(26)或(27)中任意一项记载的薄膜晶体管基板,其特征是,所述第一导体包括具有0.5~5wt%的选自所述金属组M1中的一种或两种以上的金属的Al层。 
在第一导体的Al层中,选自所述金属组M1中的一种或两种以上的金属的含量为0.5~5wt%,优选1~3wt%。在含量小于0.5wt%的情况下,则难以抑制第一导体及第二导体的接触电阻,另一方面,在含量超过5wt%的情况下,则第一导体整体的电阻率会变高。 
D.液晶显示装置的发明 
(29)另外,本发明提供一种液晶显示装置,其特征是,包括:所述(26)~(28)中任意一项记载的薄膜晶体管基板、由所述薄膜晶体管基板驱动的液晶层。 
另外,由于第二导体不穿过光透过率低的层,而借助形成于绝缘膜上的接触孔,与第一导体直接连接,因此液晶显示装置具有高开口率。 
另外,本发明的液晶显示装置由于具备所述(26)~(28)中记载的薄膜晶体管基板,因此会起到与所述(26)~(28)相同的作用·效果。 
第四组:方法 
第四组的本发明的所述目的被如下达成,即,作为透明电极,使用由将氧化铟和氧化锌作为成分含有的非晶质导电性氧化物构成的透明导电膜,另外,将该透明导电膜用草酸水溶液等蚀刻液图案化。具体来说,本发明采用如下所示的方法。 
A.TFT基板的发明 
(30)首先,本发明提供一种TFT基板,是具备:透明基板;设于所述透明基板上的以Al为主成分的栅电极;设于所述透明基板上的源电极;设于所述透明基板上的漏电极;设于所述透明基板上的硅层;设于所述透明基板上的像素电极的液晶显示装置用TFT基板,其特征是,所述像素电极是含有氧化铟、选自由W、Mo、Ni、Nb、Fe、Pt、Pd、镧系元素构成的第一组M1中的一种或两种以上的金属的氧化物的导电性氧化物,该所述像素电极与选自所述以Al为主成分的栅电极、所述源电极及所述漏电极中的至少一个电极直接接合。 
虽然在含有Al的栅线/透明电极、含有Al的源·漏电极/像素电极之间,以往产生了接触电阻,然而利用W、Mo、Ni、Nb、Fe、Pt、Pd、镧系元素的添加,可以减小接触电阻。含有Al的栅线、含有Al的源·漏电极中所用的Al或Al合金如果以Al为主成分,则也可以含有周期表的从IIIa到VIIIa的重金属或镧系金属。作为该Al中所含的元素,优选使用Nd、Ni、Co、Zr等。其含量虽然根据所要求的Al栅线、Al源·漏电极的性能而不同,然而优选0.1重量%~0.5重量%的范围。更优选0.5重量%~2.0重量%。 
如果小于0.1重量%,则基本上观察不到添加效果,会有在Al薄膜上产生小丘等突起的情况。而且,当超过0.5重量%时,则会有Al自身的电阻变大的情况。 
含有Al的部分至少为栅即可。源·漏当然最好也含有Al,如上面所述,可以获得与栅相同的作用·效果。 
而且,本专利中所谓「以Al为主成分」是指,作为主要的成分含有Al,是指以原子组成比率表示大致为50%以上的情况。 
(31)另外,本发明是如下的所述(30)中记载的TFT基板,其特征是,作为所述导电性氧化物中的相对于铟的选自所述第一组M1中的金属 的氧化物的原子组成比率的[M1]/([In]+[M1])处于0.005~0.2的范围。这里,所述式中的[M1]表示选自第一组M1中的一种或两种以上的金属的原子的(单位重量·单位体积的)数目。另外,所述式中的[In]表示铟的原子的(单位重量·单位体积的)数目。 
如果添加量小于0.005,则添加效果小,会有以Al为主成分的栅电极/透明电极变大的情况。当源·漏含有Al时,则还会有Al源·漏电极/像素电极间的接触电阻变大的情况。另一方面是因为,如果添加量超过0.2,则会有电极自身的电阻变大的情况、在电极的蚀刻加工时产生不良的情况。 
(32)另外,本发明是如下的所述(30)或(31)中记载的TFT基板,其特征是,所述导电性氧化物除了氧化铟以外,还含有选自由锡、锌、锗、镓构成的第二组M2中的一种或两种以上的金属的氧化物。 
通过添加氧化锡、氧化锌、氧化锗、氧化镓,就可以与目的对应地改善导电性氧化物的导电性。另外,利用该添加,还可以改善蚀刻加工性。另外,利用该添加,还可以改善透过率。 
(33)另外,本发明是如下的所述(32)中记载的TFT基板,其特征是,作为所述导电性氧化物中的相对于铟的选自所述第二组M2中的金属的氧化物的原子组成比率的[M2]/([In]+[M2])处于0.01~0.3的范围。这里,所述式中的[M2]表示选自第二组M2中的一种或两种以上的金属,即,锡、锌、锗、镓的任意一种或两种以上的原子的(单位重量·单位体积的)数目。另外,所述式中的[In]表示铟的(单位重量·单位体积的)原子的数目。 
这是因为,如果添加量小于0.01,则其添加效果小,反而会有电阻变大的情况,另一方面,如果添加量超过0.3,则会有电阻变大的情况、作为目的的改善(减小与Al电极的接触电阻)很困难的情况。另外,通过将溅射靶中的晶体粒子的平均直径设为小于10μm的大小,就可以构成节结的产生很少的溅射靶。最好通过将直径设为5μm以下的大小,而获得基本上不会产生节结的、也难以发生异常放电的溅射靶。 
像这样,本发明的TFT基板在构成如下的液晶显示装置中十分有用,即,可以减小含有Al的电极和像素电极的接触电阻,可以良好地进行中 间色调的显示。而且,后述的实施方式中说明的TFT阵列基板相当于TFT基板的优选的一个例子。在基板上将TFT(薄膜晶体管)以阵列状配置的基板为TFT阵列基板。 
B.溅射靶的发明 
(34)本发明提供一种能够与以Al为主成分的电极或配线电连接的像素电极制造用溅射靶,是在以溅射法制造作为液晶显示装置用TFT基板中所用的像素电极的驱动所述液晶的所述像素电极时所用的溅射靶,其特征是,由含有氧化铟、选自由W、Mo、Ni、Nb、Fe、Pt、Pd、镧系元素构成的第一组M1中的一种或两种以上的金属的氧化物的导电性氧化物构成。 
通过使用此种溅射靶,就可以有效地制造所述构成的TFT基板。另外,通过将溅射靶中的晶体粒子的平均直径设为小于10μm的大小,就可以实现基本上不会有节结的产生的溅射靶。另外,可以制造改良了蚀刻性、提高了透过率的像素电极。最好通过将晶体粒子的平均直径设为5μm以下的大小,而获得节结的产生很少的、也难以发生异常放电的溅射靶。 
(35)另外,本发明是如下的所述(34)中记载的溅射靶,其特征是,作为所述导电性氧化物中的相对于铟的选自所述第一组M1中的金属的氧化物的原子组成比率的[M1]/([In]+[M1])处于0.005~0.2的范围。这里,所述式中的[M1]表示选自第一组M1中的一种或两种以上的金属的原子的(单位重量·单位体积的)数目。另外,所述式中的[In]表示铟的原子的(单位重量·单位体积的)数目。 
这是因为,如果添加量小于0.005,则添加效果小,会有以Al为主成分的栅电极/透明电极、Al源·漏电极/像素电极间的接触电阻变大的情况,如果超过0.2,则会有在溅射时引起异常放电的情况、电极自身的电阻变大的情况、在电极的蚀刻加工时产生不良的情况。 
(36)另外,本发明是如下的所述(34)或(35)中记载的溅射靶,其特征是,所述导电性氧化物除了氧化铟以外,还含有选自由锡、锌、锗、镓构成的第二组M2中的一种或两种以上的金属的氧化物。 
通过添加氧化锡、氧化锌、氧化锗、氧化镓,就可以与目的对应地改善导电性氧化物的导电性。另外,利用该添加,还可以改善蚀刻加工性。 
另外,通过将溅射靶中的晶体粒子的平均直径设为小于10μm的大小,就可以实现基本上不会有节结的产生的溅射靶。最好通过将晶体粒子的平均直径设为5μm以下的大小,而获得节结的产生很少的、也难以发生异常放电的溅射靶。 
(37)另外,本发明是如下的所述(36)中记载的溅射靶,其特征是,作为所述导电性氧化物中的相对于铟的选自所述第二组M2中的金属的氧化物的原子组成比率的[M2]/([In]+[M2])处于0.01~0.3的范围。这里,所述式中的[M2]表示选自第二组M2中的一种或两种以上的金属,即,锡、锌、锗、镓的任意一种或两种以上的原子的(单位重量·单位体积的)数目。另外,所述式中的[In]表示铟的原子的(单位重量·单位体积的)数目。 
这是因为,如果添加量小于0.01,则其添加效果小,反而会有电阻变大的情况,另一方面,如果添加量超过0.3,则会有电阻变大的情况、作为目的的改善(减小与含有Al的电极的接触电阻)很困难的情况。 
C.液晶显示装置的发明 
(38)本发明提供一种液晶显示装置,是具备了TFT基板、液晶的液晶显示装置,其特征是,所述TFT基板具备:透明基板;设于所述透明基板上的以Al为主成分的栅电极;设于所述透明基板上的源电极;设于所述透明基板上的漏电极;设于所述透明基板上的硅层;设于所述透明基板上而驱动所述液晶的像素电极;保护所述栅电极及所述源电极·所述漏电极的透明电极,所述像素电极或所述透明电极是含有氧化铟、选自由W、Mo、Ni、Nb、Fe、Pt、Pd、镧系元素构成的第一组M1中的一种或两种以上的金属的氧化物的导电性氧化物,该所述像素电极或所述透明电极与选自所述以Al为主成分的栅电极、所述源电极及所述漏电极中的至少一个电极直接接合。 
虽然在含有Al的栅线/透明电极、Al源·漏电极间,以往产生了比较大的接触电阻,然而利用W、Mo、Ni、Nb、Fe、Pt、Pd、镧系元素的添加,可以减小接触电阻的值。当源·漏含有Al时,利用W、Mo、Ni、Nb、Fe、Pt、Pd、镧系元素的添加,可以减小含有Al的源·漏电极间的接触电阻的值。这样,使用了该TFT基板的液晶显示装置可以成为如下的液晶 显示装置,即,减小了含有Al的栅线/透明电极或含有Al的源·漏电极/像素电极间的接触电阻,改善了中间色调的显示质量。 
(39)另外,本发明是如下的所述(38)中记载的液晶显示装置,其特征是,作为所述导电性氧化物中的相对于铟的选自所述第一组M1中的金属的氧化物的原子组成比率的[M1]/([In]+[M1])处于0.005~0.2的范围。这里,所述式中的[M1]表示选自第一组M1中的一种或两种以上的金属的原子的(单位重量·单位体积的)数目。另外,所述式中的[In]表示铟的原子的(单位重量·单位体积的)数目。 
这是因为,如果添加量小于0.005,则添加效果小,会有以Al为主成分的栅电极/透明电极、Al源·漏电极/像素电极间的接触电阻变大的情况,如果超过0.2,则会有在溅射时引起异常放电的情况、电极自身的电阻变大的情况、在电极的蚀刻加工时产生不良的情况。另外还因为,如果添加量超过0.2,则会有在液晶显示装置的驱动时中间色调的显示质量降低的情况。 
(40)另外,本发明是如下的所述(38)或(39)中记载的液晶显示装置,其特征是,所述导电性氧化物除了氧化铟以外,还含有选自由锡、锌、锗、镓构成的第二组M2中的一种或两种以上的金属的氧化物。 
通过添加氧化锡、氧化锌、氧化锗、氧化镓,就可以与目的对应地改善导电性氧化物的导电性。另外,利用该添加,还可以改善蚀刻加工性。另外,利用该添加,还可以改善透过率。 
另外,由于通过将溅射靶中的晶体粒子的平均直径设为小于10μm的大小,就可以实现基本上不会有节结的产生的溅射靶,因此如果使用它制造液晶显示装置,则可以获得显示缺陷少的液晶显示装置。最好通过将晶体粒子的平均直径设为5μm以下的大小,而获得节结的产生很少的、也难以发生异常放电的溅射靶,如果使用该溅射靶,则可以制造显示缺陷更少的液晶显示装置。 
(41)另外,本发明是如下的所述(40)中记载的液晶显示装置,其特征是,作为所述导电性氧化物中的相对于铟的选自所述第二组M2中的金属的氧化物的原子组成比率的[M2]/([In]+[M2])处于0.01~0.3的范围。这里,所述式中的[M2]表示选自第二组M2中的一种或两种以上的金 属,即,锡、锌、锗、镓的任意一种或两种以上的原子的(单位重量·单位体积的)数目。另外,所述式中的[In]表示铟的原子的(单位重量·单位体积的)数目。 
这是因为,如果添加量小于0.01,则其添加效果小,反而会有电阻变大的情况,另一方面,如果添加量超过0.3,则会有电阻变大的情况、作为目的的改善(减小与含有Al的电极的接触电阻)很困难的情况。 
D-1.像素电极的发明 
下面,对像素电极的发明叙述其构成。以下所示的发明是所述的TFT基板等中所用的像素电极,其作用·效果与所述的TFT基板等相同。 
(42)本发明提供一种像素电极,是在具备:透明基板;设于所述透明基板上的以Al为主成分的栅电极;设于所述透明基板上的源电极;设于所述透明基板上的漏电极;设于所述透明基板上的硅层;设于所述透明基板上的像素电极;保护所述栅电极及所述源电极·所述漏电极的透明电极的液晶显示装置用TFT基板中所用的驱动液晶的所述像素电极,其特征是,是含有氧化铟、选自由W、Mo、Ni、Nb、Fe、Pt、Pd、镧系元素构成的第一组M1中的一种或两种以上的金属的氧化物的导电性氧化物,另外,所述像素电极与所述以Al为主成分的栅电极或所述源电极或所述漏电极直接接合。 
(43)另外,本发明是如下的所述(42)中记载的像素电极,其特征是,作为所述导电性氧化物中的相对于铟的选自所述第一组M1中的金属的氧化物的原子组成比率的[M1]/([In]+[M1])处于0.005~0.2的范围。这里,所述式中的[M1]或[In]如前说明所示。 
(44)另外,本发明是如下的所述(42)或(43)中记载的像素电极,其特征是,所述导电性氧化物除了氧化铟以外,还含有选自由锡、锌、锗、镓构成的第二组M2中的一种或两种以上的金属的氧化物。 
(45)另外,本发明是如下的所述(44)中记载的像素电极,其特征是,作为所述导电性氧化物中的相对于铟的选自所述第二组M2中的金属的氧化物的原子组成比率的[M2]/([In]+[M2])处于0.01~0.3的范围。这里,所述式中的[M2]或[In]如前说明所示。 
D-2.透明电极的发明 
下面,对透明电极的发明叙述其构成。 
(46)本发明提供一种透明电极,是被用于具备:透明基板;设于所述透明基板上的以Al为主成分的栅电极;设于所述透明基板上的源电极;设于所述透明基板上的漏电极;设于所述透明基板上的硅层;设于所述透明基板上的像素电极;保护所述栅电极及所述源电极·所述漏电极的透明电极的液晶显示装置用TFT基板中的所述透明电极,其特征是,是含有氧化铟、选自由W、Mo、Ni、Nb、Fe、Pt、Pd、镧系元素构成的第一组M1中的一种或两种以上的金属的氧化物的导电性氧化物,另外,所述透明电极与所述以Al为主成分的栅电极或所述源电极或所述漏电极直接接合。 
(47)另外,本发明是如下的所述(46)中记载的透明电极,其特征是,作为所述导电性氧化物中的相对于铟的选自所述第一组M1中的金属的氧化物的原子组成比率的[M1]/([In]+[M1])处于0.005~0.2的范围。这里,所述式中的[M1]或[In]如前说明所示。 
(48)另外,本发明是如下的所述(46)或(47)中记载的透明电极,其特征是,所述导电性氧化物除了氧化铟以外,还含有选自由锡、锌、锗、镓构成的第二组M2中的一种或两种以上的金属的氧化物。 
(49)另外,本发明是如下的所述(48)中记载的透明电极,其特征是,作为所述导电性氧化物中的相对于铟的选自所述第二组M2中的金属的氧化物的原子组成比率的[M2]/([In]+[M2])处于0.01~0.3的范围。这里,所述式中的[M2]或[In]如前说明所示。 
E.TFT基板的制造方法的说明 
(50)本发明提供一种TFT基板的制造方法,是制造TFT基板的方法,其特征是,包括:在所述透明基板上堆积所述导电性氧化物,形成所述导电性氧化物的薄膜的步骤;通过用含有草酸的水溶液蚀刻所述所形成的所述导电性氧化物的薄膜,形成所述透明电极的步骤。 
利用此种构成,即使在源电极等由Al等构成的情况下,在透明电极的形成时(蚀刻时),也可以防止含有Al的源电极等溶出。此种作用·效果在使用了其他的蚀刻液的下述发明中也相同。 
(51)另外,本发明提供一种TFT基板的制造方法,是制造TFT基板的方法,其特征是,包括:在所述透明基板上堆积所述导电性氧化物, 形成所述导电性氧化物的薄膜的步骤;通过用含有磷酸·醋酸·硝酸的水溶液蚀刻所述所形成的所述导电性氧化物的薄膜,形成所述透明电极的步骤。 
(52)另外,本发明提供一种TFT基板的制造方法,是制造TFT基板的方法,其特征是,包括:在所述透明基板上堆积所述导电性氧化物,形成所述导电性氧化物的薄膜的步骤;通过用含有硝酸铈铵盐的水溶液蚀刻所述所形成的所述导电性氧化物的薄膜,形成所述透明电极的步骤。 
而且,作为透明电极(导电性氧化物)的成膜方法,可以使用蒸镀法、溅射法、CVD法、喷雾法、浸渍法等。特别是,优选采用溅射法。 
F.镧系元素的种类 
(53)另外,本发明提供(30)~(52)中任意一项所记载的TFT基板或透明电极制造用溅射靶或液晶显示装置或像素电极或透明电极或TFT基板的制造方法,其特征是,所述镧系元素是选自Ce、Nd、Er、Ho中的一种或两种以上的镧系元素。 
第一组:效果 
如上所述,本发明的薄膜晶体管型基板的透明导电膜在制造时,不会产生由使用了弱酸(有机酸等)的蚀刻造成的残渣。由此,本发明的薄膜晶体管型基板在加工性方面优良,材料利用率提高。另外,本发明的薄膜晶体管型液晶显示装置由于具备所述薄膜晶体管型基板,因此制造效率提高。 
另外,根据本发明的薄膜晶体管型基板的制造方法,由于基本上不产生由使用了规定的酸性的蚀刻剂的透明导电膜的蚀刻造成的残渣等,因此能够有效地制造所述薄膜晶体管型基板。 
第二组:效果 
第二组的本发明是鉴于所述的以往的技术所具有的问题而完成的,通过将含有特定的金属的透明导电材料用于像素电极·透明电极中,可以不使用屏蔽金属等,而将Al栅/透明电极、Al源·漏/像素电极之间的接触电阻抑制得很小。 
其结果是,由于可以减少制造工序的数目,因此可以将TFT(薄膜晶体管)基板的制造方法简化。 
另外,在第二组的本发明中,可以提供如下的液晶显示装置,即,即使将透明导电(膜)材料直接与Al栅、Al源·漏电极接触,也可以使在该处产生的接触电阻成为很小的值,可以良好地进行中间色调的显示。 
而且,在前面的第二组的本发明的说明中,有从与Al的关系进行本发明的说明的部分。而取代该说明部分中的Al,而使用Ag,也可以起到大致相同的作用·效果。对于该方面,将在实施例中详细说明。 
第三组:效果 
如上所述,根据第三组的本发明的薄膜晶体管基板的制造方法,由于第一导体由含有特定的金属的Al合金构成,因此可以容易地蚀刻。由此,能够更为简单地并且用更低的成本制造薄膜晶体管基板。 
另外,第三组的本发明的薄膜晶体管及薄膜晶体管基板由于第一导体由含有特定的金属的Al合金构成,因此第二导体借助形成于绝缘膜上的接触孔与第一导体连接时的接触电阻低。另外,该第一导体可以容易地蚀刻。 
另外,第三组的本发明的液晶显示装置由于第二导体不穿过光透过率低的层,而借助形成于绝缘膜上的接触孔,与第一导体直接连接,因此具有高的开口率。 
第四组:效果 
第四组的本发明如上所述,是鉴于以往的技术所具有的问题而完成的,通过将含有特定的金属的透明导电材料用于像素电极、透明电极中,而可以将TFT(薄膜晶体管)基板的制造方法简化。 
另外,根据第四组的本发明,可以提供如下的液晶显示装置,即,即使将含有Al的栅/透明电极或含有Al的源·漏/像素电极直接接触·接合,也可以将其间的接触电阻抑制为比以往更低的值,能够实现中间色调的显示。 
附图说明
图1是本实施例1-1~1-3的α-SiTFT有源矩阵基板的附近的剖面图。 
图2是本变形实施例1-1的α-SiTFT有源矩阵基板的附近的剖面 图。 
图3是表示本实施例2-9的第一次成膜的样子的说明图。 
图4是表示本实施例2-9的第二次成膜的样子的说明图。 
图5是表示本实施例2-9的接触电阻测定的样子的说明图。 
图6是表示本实施例的TFT阵列基板的制造工序的剖面说明图。 
图7是表示本实施例的TFT阵列基板的制造工序的另一个剖面说明图。 
图8是表示本实施例的TFT阵列基板的制造工序的又一个剖面说明图。 
图9是表示本实施例的凯尔文图案的配线的外观及测定的样子的配线图。 
图10是在本实施方式的液晶平面显示器的制造工序中,像素电极的图案形成结束的阶段的α-SiTFT附近的剖面图。 
图11是在以往的技术的液晶平面显示器的制造工序中,像素电极的图案形成结束的阶段的α-SiTFT附近的剖面图。 
1玻璃基板,2栅电极,3栅绝缘膜,4α-Si:H(i)膜,5沟道保护层,6α-Si:H(n)膜,7漏电极,8源电极,9透明导电膜,10透明树脂光刻胶,11反射电极,12栅电极配线,100α-SiTFT有源矩阵基板,102栅电极,107漏电极,108源电极,200α-SiTFT有源矩阵基板,1100载玻片,1102第一次成膜用掩模,1104Al图案,1106第二次成膜用掩模,1108金属氧化物,1110第一接触电阻测定用基板,1120第二接触电阻测定用基板,2001透明绝缘性基板,2002栅电极,2004栅绝缘膜,2005半导体层a-Si膜,2006半导体层n+a-Si膜,2007a漏电极,2007b源电极,2009层间绝缘膜,2010接触孔,2011像素电极,2021TFT部,2022端子部,2100TFT阵列基板,3001玻璃基板,3002栅电极,3002a栅电极配线,3003栅绝缘膜,3004α-Si:H(i)膜,3005栅绝缘膜,3006α-Si:H(n)膜,3007源电极,3008漏电极,3009像素电极图案,3010透明树脂光刻胶,3012接触孔,3014栅线取出部,3016源·漏线取出部。 
具体实施方式
第一组:实施例 
以下,将使用附图,对第一组的本实施方式的优选的例子进行说明。 
「实施例1-1」 
图1中,表示了本实施例1-1的α-SiTFT(无定形硅薄膜晶体管)有源矩阵基板100的附近的剖面图。在透光性的玻璃基板1上,利用高频溅射,堆积了金属Al,使得其膜厚达到1500埃。而且,该玻璃基板1相当于技术方案的范围中所记载的透明基板的一个例子。 
然后,利用将磷酸·醋酸·硝酸·水(其体积比为12∶6∶1∶1)类水溶液作为蚀刻液使用的热蚀刻法,将所述堆积了的金属Al蚀刻为图1所示的形状,形成了栅电极2及栅电极配线12。 
然后,利用辉光放电CVD法,在所述玻璃基板1、所述栅电极2及所述栅电极配线12上,堆积成为栅绝缘膜3的氮化硅膜(以下也记作SiN膜),使得其膜厚达到3000埃。接下来,在该栅绝缘膜3上,堆积了α-Si:H(i)膜4,使得其膜厚达到3500埃,另外,在所述α-Si:H(i)膜4上,堆积了成为沟道保护层5的氮化硅膜(SiN膜),使得其膜厚达到3000埃。 
此时,作为放电气体,对由SiN膜形成的栅绝缘膜3及沟道保护层5,使用了SiH4-NH3-N2类混合气体,另一方面,对α-Si:H(i)膜4,使用了SiH4-N2类混合气体。另外,由该SiN膜形成的沟道保护层5被利用使用了CHF类气体的干式蚀刻进行蚀刻,形成了图1所示的形状。 
接下来,使用SiH4-H2-PH3类的混合气体,在所述α-Si:H(i)膜4及所述沟道保护层5上,堆积了α-Si:H(n)膜6,使得其膜厚达到3000埃。 
然后,在所堆积的该α-Si:H(n)膜6上,又利用溅射法,依次堆积了金属Mo/金属Al双层膜,使得下层的金属Mo的膜厚达到0.05μm,金属Al的膜厚达到0.2μm。 
利用将磷酸·醋酸·硝酸·水(其体积比为9∶8∶1∶2)类水溶液作为蚀刻液使用的热蚀刻法,将该金属Mo/金属Al双层膜蚀刻为图1所示 的形状,形成了漏电极7的图案及源电极8的图案。 
另外,通过将使用了CHF类气体的干式蚀刻及使用了肼(NH2NH2·H2O)水溶液的湿式蚀刻并用,对由α-Si:H膜形成的α-Si:H(i)膜4及α-Si:H(n)膜6进行蚀刻,形成了图1所示的形状的α-Si:H(i)膜4的图案及α-Si:H(n)膜6的图案。另外,如图1所示,使用透明树脂光刻胶10,形成保护膜,继而形成了通孔等图案。 
然后,在进行了所述处理的基板上,利用溅射法堆积了以氧化铟和氧化钨为主成分的非晶质的透明导电膜9。该溅射法中所用的靶是作为靶中的In和W的原子比的[In]/([In]+[W])的值调整为0.97的In2O3-WO3 烧结体。这里,[In]表示透明导电膜9中的单位体积的铟原子的数目,[W]表示透明导电膜9中的单位体积的钨原子的数目。 
溅射是将该In2O3-WO3烧结体配置于平面磁控管型的阴极中使用,堆积透明导电膜9,使得其膜厚达到1000埃。此时,作为溅射时的放电气体,使用了纯氩气或混合了1vol%左右的微量的O2气的氩气。 
所述钨被包含于靶内的形态既可以是以WO3、WO2等氧化钨的形式分散于氧化铟烧结体中的形态,也可以是以In2W3O12等氧化铟-氧化钨间的复合氧化物的形式分散于氧化铟烧结体中的形态。钨原子优选以下的形态,即,通过在氧化铟的铟点位上置换固溶,而使钨在氧化铟烧结体中以原子水平分散。像这样,如果钨在氧化铟烧结体中以原子水平分散的话,则在溅射中放电就会稳定,对于获得低电阻的透明导电膜9是有效的。 
该由In2O3-WO3烧结体构成的靶的相对密度为96%。而且,利用其他的试验确认,在由In2O3-WO3烧结体构成的靶的相对密度在95%以上的情况下,不会产生节结或异常放电。 
另外,当用X射线衍射法分析时,作为利用所述溅射形成的In2O3-WO3膜的透明导电膜9未观察到峰,判明为非晶质膜。另外,该作为In2O3 -WO3膜的透明导电膜9的电阻率为3.8×10-4Ω·cm左右,可以确认是能够充分地作为电极使用的膜。而且,在由In2O3-WO3烧结体构成的所述靶中,通过添加1~10wt%氧化锡,则所形成的透明导电膜9的电阻率判明达到1.8×10-4Ω·cm以下。 
对于该作为In2O3-WO3膜的透明导电膜9,利用将草酸3.2wt%的水 溶液作为蚀刻剂使用的热蚀刻法,进行了蚀刻,使之成为透过像素电极的图案。这样,就形成了由图1所示的透明导电膜9的非晶质电极构成的透过像素电极的图案。 
此时,按照使源电极8的图案与由透明导电膜9构成的透明像素电极的图案电连接的方式形成了所需的图案。另外,此时,没有含有金属Al的漏电极7及源电极8在蚀刻液中溶出的情况。然后,将该玻璃基板1在250℃下热处理了30分钟。而且,该草酸的3.2wt%的水溶液相当于技术方案的范围中所记载的含有草酸的酸性的蚀刻剂的一个例子。 
其后,形成SiN钝化膜(未图示)及遮光膜图案(未图示),制造了图1所示的α-SiTFT有源矩阵基板100。而且,在该α-SiTFT有源矩阵基板100的玻璃基板1上,规则地形成有图1所示的像素部分等的图案。即,实施例1-1的α-SiTFT有源矩阵基板100成为阵列基板。而且,该α-SiTFT有源矩阵基板100相当于技术方案的范围中所记载的薄膜晶体管型基板的优选的一个例子。 
通过在该α-SiTFT有源矩阵基板100上,设置液晶层、滤色片基板,制造了TFT-LCD方式平面显示器。该TFT-LCD方式平面显示器相当于技术方案的范围中所记载的薄膜晶体管型液晶显示装置的一个例子。对于该TFT-LCD方式平面显示器,进行了点灯检查的结果为,没有像素电极的不良,可以实现良好的显示。 
「实施例1-2」 
实施例1-2的α-SiTFT有源矩阵基板100只是所述实施例1-1的α-SiTFT有源矩阵基板100的透明导电膜9的组成不同,其构造与图1大致相同。所以,对于实施例1-2的α-SiTFT有源矩阵基板100,也使用图1进行说明。 
如图1所示,在透光性的玻璃基板1上,利用高频溅射,堆积了金属Al,使得其膜厚达到1500埃。然后,利用将磷酸·醋酸·硝酸·水(其体积比为12∶6∶1∶1)类水溶液作为蚀刻液使用的热蚀刻法,将所述堆积了的金属Al蚀刻为图1所示的形状,形成了栅电极2及栅电极配线12。而且,该玻璃基板1相当于技术方案的范围中所记载的透明基板的一个例子。 
然后,利用辉光放电CVD法,在所述玻璃基板1、所述栅电极2及所述栅电极配线12上,堆积成为栅绝缘膜3的氮化硅膜(以下也记作SiN膜),使得其膜厚达到3000埃。接下来,在该栅绝缘膜3上,堆积了α-Si:H(i)膜4,使得其膜厚达到3500埃,另外,在所述α-Si:H(i)膜4上,堆积了成为沟道保护层5的氮化硅膜(SiN膜),使得其膜厚达到3000埃。 
此时,作为放电气体,对由SiN膜形成的栅绝缘膜3及沟道保护层5,使用了SiH4-NH3-N2类混合气体,另一方面,对α-Si:H(i)膜4,使用了SiH4-N2类混合气体。另外,由该SiN膜形成的沟道保护层5被利用使用了CHF类气体的干式蚀刻进行蚀刻,形成了图1所示的形状。 
接下来,使用SiH4-H2-PH3类的混合气体,在所述α-Si:H(i)膜4及所述沟道保护层5上,堆积了α-Si:H(n)膜6,使得其膜厚达到3000埃。 
然后,在所堆积的该α-Si:H(n)膜6上,又利用溅射法,依次堆积了金属Mo/金属Al双层膜,使得下层的金属Mo的膜厚达到0.05μm,金属Al的膜厚达到0.2μm。 
利用将磷酸·醋酸·硝酸·水(其体积比为9∶8∶1∶2)类水溶液作为蚀刻液使用的热蚀刻法,将该金属Mo/金属Al双层膜蚀刻为图1所示的形状,形成了漏电极7的图案及源电极8的图案。 
另外,通过将使用了CHF类气体的干式蚀刻及使用了肼(NH2NH2·H2O)水溶液的湿式蚀刻并用,对由α-Si:H膜形成的α-Si:H(i)膜4及α-Si:H(n)膜6进行蚀刻,形成了图1所示的形状的α-Si:H(i)膜4的图案及α-Si:H(n)膜6的图案。另外,如图1所示,使用透明树脂光刻胶10,形成保护膜,继而形成了通孔等的图案。 
然后,在进行了所述处理的基板上,利用溅射法堆积了以氧化铟和氧化钼为主成分的非晶质的透明导电膜9。该溅射法中所用的靶是作为靶中的In和Mo的原子比的[In]/([In]+[Mo])的值调整为0.90的In2O3-MoO3 烧结体。这里,[In]表示透明导电膜9中的单位体积的铟原子的数目,[Mo]表示透明导电膜9中的单位体积的钼原子的数目。 
溅射是将该In2O3-WO3烧结体配置于平面磁控管型的阴极中使用, 堆积透明导电膜9,使得其膜厚达到1000埃。此时,作为溅射时的放电气体,使用了纯氩气或混合了1vol%左右的微量的O2气的氩气。 
所述钼被包含于靶内的形态可以是以MoO3、MoO2等氧化钼的形式分散于氧化铟烧结体中的形态。然而,也可以是以In2Mo4O6、In2Mo3O12或In11Mo4O62等氧化铟与氧化钼的复合氧化物的形式分散于氧化铟烧结体中的形态。钼原子优选以下的形态,即,通过在氧化铟的铟点位上置换固溶,而使钼在氧化铟烧结体中以原子水平分散。像这样,如果钼在氧化铟烧结体中以原子水平分散的话,则在溅射中放电就会稳定,对于获得低电阻的透明导电膜9是有效的。 
该由In2O3-MoO3烧结体构成的靶的相对密度为96%。而且,利用其他的试验确认,在由In2O3-MoO3烧结体构成的靶的相对密度在95%以上的情况下,不会产生节结或异常放电。 
另外,当用X射线衍射法分析时,作为利用所述溅射形成的In2O3-MoO3膜的透明导电膜9未观察到峰,判明为非晶质膜。另外,该作为In2O3 -MoO3膜的透明导电膜9的电阻率为3.4×10-4Ω·cm左右,可以确认是能够充分地作为电极使用的膜。而且,在由In2O3-MoO3烧结体构成的所述靶中,通过添加1~10wt%氧化锡,则所形成的透明导电膜9的电阻率判明达到1.9×10-4Ω·cm以下。 
对于该作为In2O3-MoO3膜的透明导电膜9,利用将草酸3.2wt%的水溶液作为蚀刻剂使用的热蚀刻法,进行了蚀刻,使之成为透过像素电极的图案。这样,就形成了由图1所示的透明导电膜9的非晶质电极构成的透过像素电极的图案。 
此时,按照使源电极8的图案与由透明导电膜9构成的透明像素电极的图案电连接的方式形成了所需的图案。另外,此时,没有金属Al的漏电极7及源电极8在蚀刻液中溶出的情况。然后,将该玻璃基板1在250℃下热处理了30分钟。而且,该草酸的3.2wt%的水溶液相当于技术方案的范围中所记载的含有草酸的酸性的蚀刻剂。 
其后,形成SiN钝化膜(未图示)及遮光膜图案(未图示),制造了图1所示的α-SiTFT有源矩阵基板100。而且,在该α-SiTFT有源矩阵基板100的玻璃基板1上,规则地形成有图1所示的像素部分等的图案。 即,实施例1-2的α-SiTFT有源矩阵基板100成为阵列基板。而且,该α-SiTFT有源矩阵基板100与实施例1-1相同,相当于技术方案的范围中所记载的薄膜晶体管型基板的优选的一个例子。 
通过在该α-SiTFT有源矩阵基板100上,设置液晶层、滤色片基板,制造了TFT-LCD方式平面显示器。该TFT-LCD方式平面显示器相当于技术方案的范围中所记载的薄膜晶体管型液晶显示装置的一个例子。对于该TFT-LCD方式平面显示器,进行了点灯检查的结果为,没有像素电极的不良,可以实现良好的显示。 
「实施例1-3」 
本实施例1-3的α-SiTFT有源矩阵基板100只是所述实施例1-1及2的α-SiTFT有源矩阵基板100的透明导电膜9的组成不同,其构造与图1大致相同。所以,对于实施例1-3的α-SiTFT有源矩阵基板100,也使用图1进行说明。 
在透光性的玻璃基板1上,利用高频溅射,堆积了金属Al(合金)(其组成重量%为Al∶Ni=99∶1),使得其膜厚达到2000埃。然后,利用将磷酸·醋酸·硝酸·水(其体积比为9∶6∶1∶2)类水溶液作为蚀刻液使用的热蚀刻法,将所述堆积了的金属Al蚀刻为与图1的栅电极2及栅电极配线12相同的形状,形成了栅电极及栅电极配线。而且,该玻璃基板1相当于技术方案的范围中所记载的透明基板的一个例子。 
然后,利用辉光放电CVD法,在所述玻璃基板1、所述栅电极2及所述栅电极配线12上,堆积成为栅绝缘膜3的氮化硅膜(以下也记作SiN膜),使得其膜厚达到3000埃。接下来,在该栅绝缘膜3上,堆积了α-Si:H(i)膜4,使得其膜厚达到3500埃,另外,在所述α-Si:H(i)膜4上,堆积了成为沟道保护层5的氮化硅膜(SiN膜),使得其膜厚达到3000埃。 
此时,作为放电气体,对由SiN膜形成的栅绝缘膜3及沟道保护层5,使用了SiH4-NH3-N2类混合气体,另一方面,对α-Si:H(i)膜4,使用了SiH4-N2类混合气体。另外,由该SiN膜形成的沟道保护层5被利用使用了CHF类气体的干式蚀刻进行蚀刻,形成了图1所示的形状。 
接下来,使用SiH4-H2-PH3类的混合气体,在所述α-Si:H(i) 膜4及所述沟道保护层5上,堆积了α-Si:H(n)膜6,使得其膜厚达到3000埃。 
然后,在所堆积的该α-Si:H(n)膜6上,又利用溅射法,依次堆积了金属Mo/金属Al双层膜,使得下层的金属Mo的膜厚达到0.05μm,金属Al的膜厚达到0.2μm。 
利用将磷酸·醋酸·硝酸·水(其体积比为9∶6∶1∶2)类水溶液作为蚀刻液使用的热蚀刻法,将该金属Mo/金属Al双层膜蚀刻为图1所示的形状,形成了漏电极7的图案及源电极8的图案。 
另外,通过将使用了CHF类气体的干式蚀刻及使用了肼(NH2NH2·H2O)水溶液的湿式蚀刻并用,对由α-Si:H膜形成的α-Si:H(i)膜4及α-Si:H(n)膜6进行蚀刻,形成了图1所示的形状的α-Si:H(i)膜4的图案及α-Si:H(n)膜6的图案。另外,如图1所示,使用透明树脂光刻胶10,形成保护膜,继而形成了通孔等的图案。 
然后,在进行了所述处理的基板上,如图1所示,利用溅射法堆积了以氧化铟和氧化铌为主成分的非晶质的透明导电膜9。该溅射法中所用的靶是作为靶中的In和Nb的原子比的[In]/([In]+[Nb])的值调整为0.95的In2O3-Nb2O5烧结体。这里,[In]表示透明导电膜9中的单位体积的铟的原子的数目,[Nb]表示透明导电膜9中的单位体积的铌的原子的数目。 
溅射是将该In2O3-Nb2O5烧结体配置于平面磁控管型的阴极中使用,堆积透明导电膜9,使得其膜厚达到1000埃。此时,作为溅射时的放电气体,使用了纯氩气或混合了1vol%左右的微量的O2气的氩气。 
所述铌被包含于靶内的形态可以是以Nb2O5、Nb2O3等氧化铌的形式分散于氧化铟烧结体中的形态。然而,也可以是以InNbO4等铟与铌的复合氧化物的形态分散于氧化铟烧结体中的形态。铌原子优选以下的形态,即,通过在氧化铟的铟点位上置换固溶,而使铌在氧化铟烧结体中以原子水平分散。像这样,如果铌在氧化铟烧结体中以原子水平分散的话,则在溅射中放电就会稳定,对于获得低电阻的透明导电膜9是有效的。 
该由In2O3-Nb2O5烧结体构成的靶的相对密度为97%。而且,利用其他的试验确认,在由In2O3-Nb2O5烧结体构成的靶的相对密度在95%以上的情况下,不会产生节结或异常放电。 
另外,当用X射线衍射法分析时,作为利用所述溅射形成的In2O3-Nb2O5膜的透明导电膜9未观察到峰,判明为非晶质膜。另外,该作为In2O3 -Nb2O5膜的透明导电膜9的电阻率为3.6×10-4Ω·cm左右,可以确认是能够充分地作为电极使用的膜。而且,在由In2O3-Nb2O5烧结体构成的所述靶中,通过添加1~10%氧化锡,则所形成的透明导电膜9的电阻率判明达到 1.7×10-4Ω·cm以下。 
对于该作为In2O3-Nb2O5膜的透明导电膜9,利用将草酸3.2wt%的水溶液作为蚀刻剂使用的热蚀刻法,进行了蚀刻,使之成为透过像素电极的图案。这样,就形成了由图1所示的透明导电膜9的非晶质电极构成的透过像素电极的图案。而且,该草酸的3.2wt%的水溶液相当于技术方案的范围中所记载的含有草酸的酸性的蚀刻剂的一个例子。 
此时,按照使源电极8的图案与透过像素电极图案电连接的方式形成了所需的图案。另外,此时,源电极8及漏电极7在蚀刻时没有断线或线细化的情况。然后,将该玻璃基板1在250℃下热处理了30分钟。 
其后,通过形成SiN钝化膜(未图示)及遮光膜图案(未图示),制造了图1所示的α-SiTFT有源矩阵基板100。而且,在该α-SiTFT有源矩阵基板100的玻璃基板1上,规则地形成有图1所示的像素部分等的图案。即,实施例1-3的α-SiTFT有源矩阵基板100成为阵列基板。而且,该α-SiTFT有源矩阵基板100与实施例1-1及1-2相同,相当于技术方案的范围中所记载的薄膜晶体管型基板的优选的一个例子。 
通过在该α-SiTFT有源矩阵基板100上,设置液晶层、滤色片基板,制造了TFT-LCD方式平面显示器。该TFT-LCD方式平面显示器相当于技术方案的范围中所记载的薄膜晶体管型液晶显示装置的一个例子。对于该TFT-LCD方式平面显示器,进行了点灯检查的结果为,没有像素电极的不良,可以实现良好的显示。 
「实施例1-4」 
实施例1-4的α-SiTFT有源矩阵基板100只是所述实施例1-1~3的α-SiTFT有源矩阵基板100的透明导电膜9的组成不同,其构造与图1大致相同。所以,对于实施例1-4的α-SiTFT有源矩阵基板100,也使用图1进行说明。 
如图1所示,在透光性的玻璃基板1上,利用高频溅射,堆积了金属Al(合金)(其组成重量%为Al∶Ni=99∶1),使得其膜厚达到2000埃。然后,利用将磷酸·醋酸·硝酸·水(其体积比为9∶6∶1∶2)类水溶液作为蚀刻液使用的热蚀刻法,将由该堆积了的金属Al构成的薄膜蚀刻为图1所示的形状,形成了栅电极2及栅电极配线12。而且,该玻璃基板1相当于技术方案的范围中所记载的透明基板的一个例子。 
然后,利用辉光放电CVD法,如图1所示,堆积成为栅绝缘膜3的氮化硅膜(以下也记作SiN膜),使得其膜厚达到3000埃。接下来,如图1所示,堆积了α-Si:H(i)膜4,使得其膜厚达到3500埃,另外,堆积了成为沟道保护层5的氮化硅膜(SiN膜),使得其膜厚达到3000埃。 
此时,作为放电气体,对由SiN膜形成的栅绝缘膜3及沟道保护层5,使用了SiH4-NH3-N2类混合气体,另一方面,对α-Si:H(i)膜4,使用了SiH4-N2类混合气体。另外,由该SiN膜形成的沟道保护层5被利用使用了CHF类气体的干式蚀刻进行蚀刻,形成了图1所示的形状。 
接下来,使用SiH4-H2-PH3类的混合气体,如图1所示,堆积了α-Si:H(n)膜6,使得其膜厚达到3000埃。 
然后,在所堆积的该α-Si:H(n)膜6上,又利用溅射法,依次堆积了金属Mo/金属Al(合金)(其组成重量%为Al∶Ni=99∶1)双层膜,使得下层的金属Mo的膜厚达到0.05μm,上层的金属Al的膜厚达到0.2μm。 
利用使用了磷酸·醋酸·硝酸·水(其体积比为9∶6∶1∶2)类蚀刻液的热蚀刻法,将该金属Mo/金属Al双层膜蚀刻为图1所示的形状,形成了漏电极7的图案及源电极8的图案。 
然后,通过将使用了CHF类气体的干式蚀刻及使用了肼(NH2NH2·H2O)水溶液的湿式蚀刻并用,形成了由α-Si:H膜形成的α-Si:H(i)膜4的图案及α-Si:H(n)膜6的图案。另外,如图1所示,使用透明树脂光刻胶10,形成保护膜,其后,形成了通孔等的图案。 
然后,在进行了所述处理的基板上,利用溅射法堆积了以氧化铟和氧化镍为主成分的非晶质的透明导电膜9。该溅射法中所用的靶是作为靶中的In和Ni的原子比的[In]/([In]+[Ni])的值调整为0.95的In2O3-NiO 烧结体。这里,[In]表示透明导电膜9中的单位体积的铟原子的数目,[Ni]表示透明导电膜9中的单位体积的镍原子的数目。 
溅射是将该In2O3-NiO烧结体配置于平面磁控管型的阴极中使用,堆积透明导电膜9,使得其膜厚达到1000埃。此时,作为溅射时的放电气体,使用了纯氩气或混合了1vol%左右的微量的O2气的Ar气。 
所述镍元素被包含于靶内的形态可以是以NiO等氧化镍的形式分散于氧化铟烧结体中的形态。然而,也可以是以In2NiO4等铟与镍的复合氧化物的形态分散于氧化铟烧结体中的形态。镍原子优选以下的形态,即,通过在氧化铟的铟点位上置换固溶,而使镍在氧化铟烧结体中以原子水平分散。像这样,如果镍在氧化铟烧结体中以原子水平分散的话,则在溅射中放电就会稳定,对于获得低电阻的透明导电膜9是有效的。该由In2O3 -NiO烧结体构成的靶的相对密度为97%。利用其他的试验确认,在由In2O3-NiO烧结体构成的靶的相对密度在95%以上的情况下,不会产生节结或异常放电。 
另外,当用X射线衍射法分析时,作为利用所述溅射形成的In2O3-NiO膜的透明导电膜9未观察到峰,判明为非晶质膜。另外,该作为In2O3 -NiO膜的透明导电膜9的电阻率为4.6×10-4Ω·cm左右,可以确认是能够充分地作为电极使用的膜。而且,在所述靶中,通过添加1~10wt%氧化锡,则所形成的透明导电膜9的电阻率判明达到2.2×10-4Ω·cm以下。 
对于该作为In2O3-NiO膜的透明导电膜9,利用将草酸3.2wt%的水溶液作为蚀刻剂使用的热蚀刻法,进行了蚀刻,使之成为透过像素电极的图案。这样,就形成了由图1所示的透明导电膜9的非晶质电极构成的透过像素电极的图案。 
此时,按照使源电极8的图案与由透明导电膜9构成的透过像素电极的图案电连接的方式形成了所需的图案。另外,此时,金属Al的漏电极7及源电极8在蚀刻时没有断线或线细化的情况。然后,将该玻璃基板1在250℃下热处理了30分钟。而且,该草酸的3.2wt%的水溶液相当于技术方案的范围中所记载的含有草酸的酸性的蚀刻剂。 
其后,形成SiN钝化膜(未图示)及遮光膜图案(未图示),制造了 图1所示的α-SiTFT有源矩阵基板100。而且,在该α-SiTFT有源矩阵基板100的玻璃基板1上,规则地形成有图1所示的像素部分等的图案。即,实施例1-4的α-SiTFT有源矩阵基板100成为阵列基板。而且,该α-SiTFT有源矩阵基板100与实施例1-1相同,相当于技术方案的范围中所记载的薄膜晶体管型基板的优选的一个例子。 
通过在该α-SiTFT有源矩阵基板100上,设置液晶层、滤色片基板,制造了TFT-LCD方式平面显示器。该TFT-LCD方式平面显示器相当于技术方案的范围中所记载的薄膜晶体管型液晶显示装置的一个例子。对于该TFT-LCD方式平面显示器,进行了点灯检查的结果为,没有像素电极的不良,可以实现良好的显示。 
「实施例1-5」 
在所述实施例1-1~1-4中,对于蚀刻透明导电膜9时所用的蚀刻剂,出示了草酸3.2wt%的水溶液的例子。但是,蚀刻透明导电膜9时所用的蚀刻剂除了所述草酸类水溶液以外,还优选由磷酸·醋酸·硝酸构成的混合酸,也优选硝酸亚铈铵水溶液。 
「实施例1-6」 
如所述实施例1-1~1-4中所示,本实施方式中作为各透明导电膜9,利用了各种氧化物。本实施例1-6中,测定了这些氧化物的相对于Ag/AgCl标准电极的电极电位。测定是通过测定各种电解质(液)中的电极电位来实行的。 
表1中,表示有作为电解质使用了TMAH(四甲基铵·氢氧化物)2.8wt%水溶液的情况的测定例。另一方面,表2中,表示有作为电解质使用了剥离液的情况的测定例。 
[表1] 
表1 
  电解质 标准电极电位/V(相对于Ag/AgCl电极) 与Al的电位差/V(绝对值)
实施例1-1的透明导电膜(In2O3-WO3) TMAH2.8wt%水溶液 -0.352 0.543
实施例1-2的透明导 TMAH -0.386 0.509
[0503] 
电膜(In2O3-MoO3) 2.8wt%水溶液    
实施例1-3的透明导电膜(In2O3-Nb2O5) TMAH2.8wt%水溶液 -0.365 0.530
实施例1-1的透明导电膜(In2O3-NiO) TMAH2.8wt%水溶液 -0.378 0.517
ITO TMAH2.8wt%水溶液 -0.238 0.657
IZO TMAH2.8wt%水溶液 -0.247 0.648
Al TMAH2.8wt%水溶液 -0.895 -
Al-Nd(1wt%) TMAH2.8wt%水溶液 -0.848  
TMAH:四甲基铵·氢氧化物 
如表1所示,所述实施例1-1中所用的In2O3-WO3的透明导电膜的电位(相对于Ag/AgCl电极)为-0.352V。与Al的电位差的绝对值为0.543V(参+照表1)。 
另外,所述实施例1-2中所用的In2O3-MoO3的透明导电膜的电位(相对于Ag/AgCl电极)为-0.386V(参照表1)。与Al的电位差的绝对值为0.509V(参照表1)。 
另外,所述实施例1-3中所用的In2O3-Nb2O5的透明导电膜的电位(相对于Ag/AgCl电极)为-0.365V(参照表1)。与Al的电位差的绝对值为0.530V(参照表1)。 
另外,所述实施例1-4中所用的In2O3-NiO的透明导电膜的电位(相对于Ag/AgCl电极)为-0.378V(参照表1)。与Al的电位差的绝对值为0.517V(参照表1)。 
另一方面,ITO的透明导电膜的电位(相对于Ag/AgCl电极)为-0.238V(参照表1)。与Al的电位差的绝对值为0.657V(参照表1)。 
另外,IZO的透明导电膜的电位(相对于Ag/AgCl电极)为-0.247V (参照表1)。与Al的电位差的绝对值为0.648V(参照表1)。 
此前作为比较的对象的Al的电位(相对于Ag/AgCl电极)为-0.895V(参照表1),Al-Nd(Nd的组成比率为1wt%)合金的电位(相对于Ag/AgCl电极)为-0.848V(参照表1)。 
像这样,Al在与透明电极电接触的状态下也与电解质接触时,就会产生如表1所示的电位差(电动势)。Al电极的腐蚀被该电位差(电动势)加快。如表1所示,本发明的透明电极与ITO或IZO相比,可以将与Al的电位差(电动势)缩小约0.1V以上。像这样,根据本发明,由于电位差(电动势)变小,因此很明显电极的腐蚀反应被抑制。 
下面,在表2中表示了将电解质作为剥离液的情况的测定结果。该剥离液是将二乙醇胺和N-甲基吡咯烷酮以30vol%:70vol%混合的溶液。 
[表2] 
表2 
  电解质 标准电极电位/V(相对于Ag/AgCl电极) 与Al的电位差/V(绝对值)
实施例1-1的透明导电膜(In2O3-WO3) 剥离液 -0.248 0.472
实施例1-2的透明导电膜(In2O3-MoO3) 剥离液 -0.268 0.452
实施例1-3的透明导电膜(In2O3-Nb2O5) 剥离液 -0.256 0.464
实施例1-1的透明导电膜(In2O3-NiO) 剥离液 -0.287 0.433
ITO 剥离液 -0.120 0.600
IZO 剥离液    
Al 剥离液 -0.720 -
Al-Nd(1wt%) 剥离液    
剥离液:二乙醇胺∶N-甲基吡咯烷酮=30∶70vol% 
如表2所示,所述实施例1-1中所用的In2O3-WO3的透明导电膜的 电位(相对于Ag/AgCl电极)为-0.248V。与Al的电位差的绝对值为0.472V(参照表2)。 
另外,所述实施例1-2中所用的In2O3-MoO3的透明导电膜的电位(相对于Ag/AgCl电极)为-0.268V(参照表2)。与Al的电位差的绝对值为0.452V(参照表2)。 
另外,所述实施例1-3中所用的In2O3-Nb2O5的透明导电膜的电位(相对于Ag/AgCl电极)为-0.256V(参照表2)。与Al的电位差的绝对值为0.464V(参照表2)。 
另外,所述实施例1-4中所用的In2O3-NiO的透明导电膜的电位(相对于Ag/AgCl电极)为-0.287V(参照表2)。与Al的电位差的绝对值为0.433V(参照表2)。 
另一方面,ITO的透明导电膜的电位(相对于Ag/AgCl电极)为-0.120V(参照表2)。与Al的电位差的绝对值为0.600V(参照表1)。 
此前作为比较的对象的Al的电位(相对于Ag/AgCl电极)为-0.720V(参照表2)。 
像这样,Al在与透明电极电接触的状态下也与电解质接触时,就会产生如表2所示的电位差(电动势)。Al电极的腐蚀被该电位差(电动势)加快。如表2所示,本发明的透明电极与ITO或IZO相比,可以将与Al的电位差(电动势)缩小约0.1V以上。像这样,根据本发明,由于电位差(电动势)变小,因此很明显电极的腐蚀反应被抑制。 
『变形实施例1-1』 
图2中,表示了本实施例的其他的α-SiTFT有源矩阵基板200的附近的剖面图。在本变形实施例1-1的α-SiTFT有源矩阵基板200中特征性的方面是,如图2所示,未设置透明树脂光刻胶,而将透明导电膜9直接设于源电极108上。 
另外,如图2所示,本变形实施例1-1的漏电极7及源电极8由金属Cr/金属Al双层膜构成,然而与所述实施例1-1~4相同,漏电极7及源电极8最好也由金属Mo/金属Al双层膜构成。而且,在图2的漏电极7及源电极8中,下层为由金属Cr构成的层,上层为由金属Al构成的层。 
另外,如图2所示,虽然表示了本变形实施例1-1的栅电极102是 由金属Al层构成的单层构造的例子,然而该栅电极102最好也与所述实施例1-1及1-2的栅电极2相同,是由Al层和Mo层构成的双层构造。另外,最好也与所述实施例1-3相同,金属Al层由金属Al(合金)(其组成重量%为Al∶Ni=99∶1)构成。 
而且,图2所示的本变形实施例1-1的α-SiTFT有源矩阵基板200起到与所述实施例1-1~1-4的α-SiTFT有源矩阵基板100相同的作用效果。 
第二组 
以下,将对用于实施第二组的本发明的最佳的方式进行说明。 
「实施例2-1」 
将平均粒径在1μm以下的In2O3粉末及平均粒径在1μm以下的WO3 粉末及平均粒径在1μm以下的CeO2调和,使得以[钨]/([钨]+[铟])表示的原子数比达到0.02,以[铈]/([铈]+[铟])表示的原子数比达到0.03的比例。 
此种原子数比被表示于表3中。而且,本专利中,将W、Mo、Nb、Ni、Pt、Pd称作第一金属组,总称为「M1」。另外,该M1也作为表示W、Mo、Nb、Ni、Pt、Pd当中的任意一种的记号使用。表3中,M1也被作为表示W、Mo、Nb、Ni、Pt、Pd当中的任意的金属的记号使用。 
[表3] 
表3 
相对密度%  氧化铟的平均粒 径μm  透明电极的电阻 率μΩcm  与Al的接触电阻Ω  
 玻璃/Al/透明电极  玻璃/透明电极/Al      
96  3.4  680  32.5  36.2
96  3.6  520  34.6  38.7
97  3.7  545  26.7  27.7
95  3.4  625  26.8  28.6
95  3.7  685  30.4  35.4
95  3.6  685  31.  32.7
97  3.8  720  32.2  34.9
97  3.7  820  32.5  35.9
[0538] 
99  12.8  185  84.7  29.4
98  3.8  295  88.5  35.4
84  15  1M以上  1M以上  1M以上
60  -  1M以上  1M以上  1M以上
表3中,M3也被作为表示Zn、Sn、Zr、Ga、Ge当中的任意的金属的记号使用。 
另外,本专利中,将[]的记号作为表示该原子的单位重量·单位体积的原子的数目的记号使用。例如,[钨]或[W]表示钨的原子的数目。[铟]或[In]表示铟的原子的数目。所以,所述的[钨]/([钨]+[铟])表示钨的相对于铟的原子数比。它即使被记作[W]/([W]+[In]),也是相同内容。 
同样地,所述的[铈]/([铈]+[铟])表示铈的相对于铟的原子数比。它即使被记作[Ce]/([Ce]+[In]),也是相同的意思。 
另外,在[  ]中是所述金属组的总称。也使用插入了M1、M2、M3的[M1]、[M2]、[M3]之类的记法。[M1]表示从第一金属组中适当地选择的一种或两种以上的金属的原子的数目,[M2]表示从第二金属组中适当地选择的一种或两种以上的金属的原子的数目,[M3]表示从第三金属组中适当地选择的一种或两种以上的金属的原子的数目。 
在以所述的比例调和后,放入树脂制锅中,再添加纯水,进行了使用了硬质ZrO2球磨机的湿式球磨混合。混合时间设为20小时。将所得的混合料浆取出,进行了过滤、干燥及造粒。对所得的造粒物,施加294Mpa(3t/cm2)的压力,用冷轧静液压压力机进行了成形。 
然后,将该成形体如下所示地烧结。在烧结炉内,在以炉内容积每0.1m3为5L/min的比率导入氧的气氛中,在1500℃下烧结5小时。此时,以1℃/min升温至1000℃,以3℃/min进行1000~1500℃的升温。其后,停止氧导入,以10℃/min进行1500℃~1300℃的降温。此后,在以炉内容积每0.1m3为10L/min的比率导入氩气的气氛中,将1300℃保持了3小时后,自然冷却。这样,就得到了相对密度为95%以上的含有钨、铈的In2O3 烧结体。 
具体的相对密度的算出值如表3所示,为96%。而且,此时的理论密 度是根据没有氧缺陷的In2O3晶体(红绿柱石型构造)与W的氧化物、Ce的氧化物的重量百分率算出的。 
将烧结体的溅射面用杯状磨石研磨,加工为直径100mm、厚度5mm,使用铟类合金与背板贴合,形成了烧结体靶1001。 
本实施例2-1中,最好钨是分散的,特别优选在氧化铟的铟点位上置换固溶。即,所述钨被包含在靶内的形态既可以是以WO3、WO2等氧化钨的形式分散于氧化铟烧结体中的形态,也可以是以In2W3O12等氧化铟-氧化钨间的复合氧化物的形式分散于氧化铟烧结体中的形态。 
另外,铈既可以仅为氧化铈凝聚,也可以是一部分在氧化铟的铟点位上置换固溶。通过像这样分散,利用图像处理求得的平均后的氧化铈晶粒的直径为2.1μm。氧化铈的凝聚在5μm以下,优选4μm以下,更优选设为3μm以下。如果分散不充分,存在10μm以上的氧化铈时,则会有在溅射放电中引发异常放电的情况、导致节结产生的情况。 
另外,通过像这样分散,氧化铟的平均了的晶粒的直径就如表3所示,为3.4μm。该直径是利用图像处理求得的。 
另外,钨原子最好通过在氧化铟的铟点位上置换固溶,使钨在氧化铟烧结体中以原子水平分散。通过像这样分散,在溅射中放电就会稳定,起到将所得的透明导电性薄膜变为低电阻的效果。 
「实施例2-2」 
将平均粒径在1μm以下的In2O3粉末、平均粒径在1μm以下的MoO3 粉末及平均粒径在1μm以下的Ho2O3作为原料粉末。将In2O3粉末、MoO3 粉末和Ho2O3粉末以规定的比例加入树脂制锅中调和,用湿式球磨机混合。此时,使用了硬质ZrO2球,将混合时间设为20小时。将混合料浆取出,进行了过滤、干燥、造粒。将造粒物填充于圆形的模具中,使用冷轧静液压压力机,施加3ton/cm2的压力,制成了圆盘状。 
此时,作为第一金属组M1之一的Mo相对于铟的组成比率([Mo]/([Mo]+[In]))为0.02,作为第二金属组M2之一的Ho相对于铟的组成比率([Ho]/([Ho]+[In]))为0.04。同样的内容被表示于表3中。 
然后,将该成形体放入气氛调整炉,进行了烧结。在烧结时,在以炉内容积每0.1m3为5升/分钟的比率向炉内导入氧的同时,在1500℃下烧结 5小时。此时,以1℃/min升温至1000℃,以3℃/min的升温速度进行了从1000到1500℃的升温。烧结结束后,停止氧的导入,以10℃/min的比率进行从1500℃到1300℃的降温。此后,在以炉内容积每0.1m3为10升/分钟的比率将氩气导入炉内,在1300℃保持了3小时后,自然冷却。这样,就得到了相对密度为90%以上的含有Mo的In2O3烧结体靶2。具体的相对密度的算出值如表3所示,为96%。而且,此时的理论密度是根据没有氧缺陷的In2O3晶体(红绿柱石型构造)与Mo的氧化物的重量百分率、Ho的氧化物的重量百分率算出的。 
然后,将所得的烧结体的作为溅射面的面用杯状磨石研磨,加工为直径152mm、厚度5mm,得到了靶1002。 
所述钼被包含在靶内的形态可以是以MoO3、MoO2等氧化钼的形式分散于氧化铟烧结体中的形态。然而也可以是以In2Mo4O6、In2Mo3O12或In11Mo4O62等铟与钼的复合氧化物的形式分散于氧化铟烧结体中的形态。最好钼在氧化铟的铟点位上置换固溶,而使钼在氧化铟烧结体中以原子水平分散,这样的话,在溅射中放电就会稳定,并有使利用溅射获得的(透明导电)膜变为低电阻的效果。 
另外,钬既可以仅为氧化钬凝聚,也可以是一部分在氧化铟的铟点位上置换固溶。通过像这样分散,利用图像处理求得的平均后的氧化钬晶粒的直径为1.8μm。氧化钬的凝聚在5μm以下,优选4μm以下,更优选设为3μm以下。如果未被充分地分散,存在10μm以上的氧化钬时,则会有在溅射放电中引发异常放电的情况、导致节结产生的情况。 
通过像这样分散,氧化铟的平均了的晶粒的直径就如表3所示,为3.6μm。该直径是利用图像处理求得的。 
「实施例2-3」 
作为原料粉末,使用了平均粒径都在1μm以下的In2O3粉末、SnO2 粉末、Nb2O5粉末及Er2O3粉末。首先,称量规定量的In2O3粉末、SnO2 粉末、Nb2O5粉末、Er2O3粉末,混合后,加入树脂制锅中,将水作为介质进行了湿式球磨混合。此时,使用硬质ZrO2球,将混合时间设为20小时。其后,将混合料浆取出,进行了过滤、干燥、造粒。将所得的造粒物放入成形模具中,用冷轧静液压压力机施加3ton/cm2的压力,制成规定形状, 得到了成形体。 
此时,作为第一金属组M1之一的Nb相对于铟的组成比率([Nb]/([Nb]+[In]))为0.03,作为第二金属组M2之一的Er相对于铟的组成比率([Er]/([Er]+[In]))为0.05,作为第三金属组M3之一的Sn相对于铟的组成比率([Sn]/([Sn]+[In]))为0.05。同样的内容被表示于表3中。 
而且,本专利中,将Zn、Sn、Zr、Ga、Ge称作第三金属组,总称为M3。另外,该M3也作为表示Zn、Sn、Zr、Ga、Ge当中的任意一种的记号使用。表3中,M3也被作为表示Zn、Sn、Zr、Ga、Ge当中的任意的金属的记号使用。 
另外,本专利中,将[]的记号作为表示该原子的单位重量·单位体积的原子的数目的记号使用。例如,[铌]或[Nb]表示铌的原子的数目。[铟]或[In]表示铟的原子的数目。所以,所述的[Nb]/([Nb]+[In])表示铌的相对于铟的原子数比。它即使被记作[铌]/([铌]+[铟]),也是相同内容。 
同样地,所述的[Sn]/([Sn]+[In])表示锡的相对于铟的原子数比。它即使被记作[锡]/([锡]+[铟]),也是相同的意思。 
另外,本专利中,将[M3]作为表示从第三金属组M3中选择的一种或两种以上的金属的数目的记号使用。 
然后,将所得的成形体分别依照以下的程序烧结。 
首先,以炉内容积每0.1m3为5升/分钟的比率向烧结炉内流入氧,在1500℃下保持了5小时。此时,以1℃/分钟升温至1000℃,以3℃/分钟进行1000~1500℃间的升温。其后,停止氧的流入,以10℃/分钟进行从1500℃到1300℃的降温。其后,以炉内容积每0.1m3为10升/分钟的比率流入Ar,在1300℃下保持了3小时后,自然冷却。所得的烧结体的密度是依照使用了水的阿基米德法测定的,由理论密度算出了相对密度。而且,此时的理论密度是根据没有氧缺陷的In2O3晶体(红绿柱石型构造)与Sb和Nb和Er的氧化物的重量百分率算出的。具体的相对密度的算出值如表3所示,为97%。 
另外,在利用ICP发光分析法定量分析了烧结体中的Sn和Nb和Er的含量后,可以确认混合原料粉末时的估计组成被维持。 
然后,将所得的烧结体的溅射面用杯状磨石研磨,加工为直径152mm、 厚度5mm,得到了透明导电性薄膜用烧结体靶。将其使用In类合金与背板贴合,构成了溅射用靶1003。 
锡、铌及铒被加入溅射靶内的形态优选作为氧化锡(SnO、SnO2、Sn3O4)或氧化铌(Nb2O5、Nb2O3、NbO)、氧化饵(ErO、ErO3)分散。另外,也可以作为氧化铟-氧化锡或氧化铟-氧化铌、氧化铟-氧化饵间的复合氧化物分散。 
另外,非常优选锡或铌、铒原子在氧化铟的铟点位上置换固溶而在氧化铟烧结体中以原子水平分散的形态。如果利用该分散的形态,则在溅射中放电就会稳定,可以获得均匀的低电阻的膜。通过像这样分散,氧化铟的平均了的晶粒的直径如表3所示,为3.7μm。该直径是利用图像处理求得的。 
「实施例2-4」 
作为原料粉末,使用了平均粒径都在1μm以下的In2O3粉末、ZnO粉末、NiO粉末、CeO2粉末。首先,称量规定量的In2O3粉末、ZnO粉末、NiO粉末,混合后,加入树脂制锅中,将水作为介质进行了湿式球磨混合。此时,使用硬质ZrO2球,将混合时间设为20小时。其后,将混合料浆取出,进行了过滤、干燥、造粒。将所得的造粒物放入成形模具中,用冷轧静液压压力机施加3ton/cm2的压力,制成规定形状,得到了成形体。然后,将所得的成形体分别以下面的程序进行了烧结。 
首先,以炉内容积每0.1m3为5升/分钟的比率向烧结炉内流入氧,在1500℃下保持了5小时。此时,以1℃/分钟升温至1000℃,以3℃/分钟进行1000~1500℃间的升温。其后,停止氧的流入,以10℃/分钟进行从1500℃到1300℃的降温。其后,以炉内容积每0.1m3为10升/分钟的比率流入Ar,在1300℃下保持了3小时后,自然冷却。 
而且,作为第一金属组M1之一的Ni相对于铟的组成比率([Ni]/([Ni]+[In]))为0.05,作为第二金属组M2之一的Ce相对于铟的组成比率([Ce]/([Ce]+[In]))为0.03,作为第三金属组M3之一的Zn相对于铟的组成比率([Zn]/([Zn]+[In]))为0.10。同样的内容被表示于表3中。 
如上所述得到的烧结体的密度是依照使用了水的阿基米德法测定的,由理论密度算出了相对密度。而且,此时的理论密度是根据没有氧缺陷的 In2O3晶体(红绿柱石型构造)与Zn和Ni和Ce的氧化物的重量百分率算出的。具体的相对密度的算出值如表3所示,为95%。 
另外,在利用ICP发光分析法定量分析了烧结体中的Zn和Ni和Ce的含量后,可以确认混合原料粉末时的估计组成被维持。 
然后,将所得的烧结体的溅射面用杯状磨石研磨,加工为直径152mm、厚度5mm,得到了透明导电性薄膜用烧结体靶。将其使用In类合金与背板贴合,构成了溅射靶1004。 
锌、镍及铈被加入溅射靶4内的形态既可以作为氧化锌(ZnO)或氧化镍(NiO)、氧化铈(CeO4、Ce2O3)分散,也可以作为氧化铟-氧化锌的复合氧化物(In2Zn2O5、In2Zn5O8、In2Zn7O10、In2Zn3O6、In2Zn4O7)分散。 
另外,非常优选镍或铈原子在氧化铟的铟点位上置换固溶而在氧化铟烧结体中以原子水平分散的形态。如果利用该分散的形态,则在溅射中的放电就会稳定,并且溅射的结果为,可以获得均匀的低电阻的膜。 
通过像这样分散,氧化铟的平均了的晶粒的直径如表3所示,为3.4μm。该直径是利用图像处理求得的。 
另一方面,作为本发明的烧结体靶(溅射靶)的制造方法,除了使用混合了规定量的氧化铟、氧化锌及氧化镍、氧化铈的混合物以外,没有特别限制,可以使用公知的方法,将所述四个成分混合、成形、烧结后,通过将该烧结体成形,来制造烧结体靶(溅射靶)。而且,在烧结体靶中,也可以在不损害本发明的目的的范围内,添加所述四个成分以外的成分。 
「实施例2-5」 
作为原料粉末,使用了平均粒径都在1μm以下的In2O3粉末、ZnO粉末、PtO2粉末、CeO2粉末。首先,称量规定量的In2O3粉末、ZnO粉末、PtO2粉末,混合后,加入树脂制锅中,将水作为介质进行了湿式球磨混合。此时,使用硬质ZrO2球,将混合时间设为20小时。其后,将混合料浆取出,进行了过滤、干燥、造粒。将由此得到的造粒物放入成形模具中,用冷轧静液压压力机施加3ton/cm2的压力,制成规定形状,得到了成形体。然后,将所得的成形体(分别)以下面的程序进行了烧结。 
以炉内容积每0.1m3为5升/分钟的比率向烧结炉内流入氧,在1450 ℃下保持了5小时。此时,以1℃/分钟升温至1000℃,以3℃/分钟进行1000~1450℃间的升温。其后,停止氧的流入,以10℃/分钟进行从1450℃到1300℃的降温。其后,以炉内容积每0.1m3为10升/分钟的比率流入Ar,在1300℃下保持了3小时后,自然冷却。 
而且,作为第一金属组M1之一的Pt相对于铟的组成比率([Pt]/([Pt]+[In]))为0.02,作为第二金属组M2之一的Ce相对于铟的组成比率([Ce]/([Ce]+[In]))为0.03,作为第三金属组M3之一的Zn相对于铟的组成比率([Zn]/([Zn]+[In]))为0.10。同样的内容被表示于表3中。 
如上所述得到的烧结体的密度是依照使用了水的阿基米德法测定的,由理论密度算出了相对密度。而且,此时的理论密度是根据没有氧缺陷的In2O3晶体(红绿柱石型构造)与Zn和Pt和Ce的氧化物的重量百分率算出的。具体的相对密度的算出值如表3所示,为95%。 
另外,在利用ICP发光分析法定量分析了烧结体中的Zn和Pt和Ce的含量后,可以确认混合原料粉末时的估计组成被维持。 
然后,对所得的烧结体,将其溅射面用杯状磨石研磨,加工为直径152mm、厚度5mm,得到了透明导电性薄膜用烧结体溅射靶。将该溅射靶使用In类合金与背板贴合,构成了溅射靶1005。 
锌、镍、铈被加入溅射靶内的形态既可以作为氧化锌(ZnO)或氧化铂(PtO2)、氧化铈(CeO4、Ce2O3)分散,也可以作为氧化铟-氧化锌的复合氧化物(In2Zn2O5、In2Zn5O8、In2Zn7O10、In2Zn3O6、In2Zn4O7)分散。 
另外,由于铂或铈原子在氧化铟的铟点位上置换固溶而在氧化铟烧结体中以原子水平分散的形态可以在溅射中使放电稳定,利用溅射可以获得均匀的低电阻的膜,因此特别优选。 
这是因为,氧化铈通过在氧化铟中固溶,原子价为4价的铈就会占有氧化铟膜中的原子价为3价的铟位置,这样就会释放出载流子电子,导电率增加。 
另外,氧化铈的一部分也可以以氧化铈单体存在。氧化铈通过像这样以单体存在,氧化铟的晶体的异常生长就被抑制,由此也可以抑制节结的产生或异常放电的产生。 
通过像这样分散,氧化铟的平均了的晶粒的直径如表3所示,为3.7 μm。该平均直径是利用图像处理求得的。 
另一方面,作为本发明的烧结体(溅射)靶的制造方法,除了使用混合了规定量的氧化铟、氧化锌及氧化铂、氧化铈的混合物以外,没有特别限制,可以使用公知的方法,将所述四个成分混合、成形、烧结后,通过将该烧结体成形,来制造烧结体(溅射)靶。 
而且,在烧结体(溅射)靶中,也可以在不损害本发明的目的的范围内,添加所述四个成分以外的成分。 
「实施例2-6」 
作为原料粉末,使用了平均粒径都在1μm以下的In2O3粉末、ZnO粉末、PdO粉末、CeO2粉末。首先,称量规定量的In2O3粉末、ZnO粉末、PdO粉末,混合后,加入树脂制锅中,将水作为介质进行了湿式球磨混合。此时,使用硬质ZrO2球,将混合时间设为20小时。其后,将混合料浆取出,进行了过滤、干燥、造粒。将所得的造粒物放入成形模具中,用冷轧静液压压力机施加3ton/cm2的压力,制成规定形状,得到了成形体。 
然后,将所得的成形体分别以下面的程序进行了烧结。 
以炉内容积每0.1m3为5升/分钟的比率向烧结炉内流入氧,在1450℃下保持了5小时。此时,以1℃/分钟升温至1000℃,以3℃/分钟进行1000~1450℃间的升温。其后,停止氧的流入,以10℃/分钟进行从1450℃到1300℃的降温。其后,以炉内容积每0.1m3为10升/分钟的比率流入Ar,在1300℃下保持了3小时后,自然冷却。 
而且,作为第一金属组M1之一的Pd相对于铟的组成比率([Pd]/([Pd]+[In]))为0.05,作为第二金属组M2之一的Ce相对于铟的组成比率([Ce]/([Ce]+[In]))为0.03,作为第三金属组M3之一的Zn相对于铟的组成比率([Zn]/([Zn]+[In]))为0.10。同样的内容被表示于表3中。 
如上所述得到的烧结体的密度是依照使用了水的阿基米德法测定的,由理论密度算出了相对密度。而且,此时的理论密度是根据没有氧缺陷的In2O3晶体(红绿柱石型构造)与Zn和Pd和Ce的氧化物的重量百分率算出的。具体的相对密度的算出值如表3所示,为95%。 
另外,在利用ICP发光分析法定量分析了烧结体中的Zn和Pd和Ce的含量后,可以确认混合原料粉末时的估计组成被维持。然后,将所得的 烧结体的溅射面用杯状磨石研磨,加工为直径152mm、厚度5mm,得到了透明导电性薄膜用烧结体(溅射)靶。将该烧结体(溅射)靶使用In类合金与背板贴合,形成了溅射靶1006。 
锌、钯、铈被加入溅射靶内的形态既可以作为氧化锌(ZnO)或氧化钯(PdO)、氧化铈(CeO4、Ce2O3)分散,也可以作为氧化铟-氧化锌的复合氧化物(In2Zn2O5、In2Zn5O8、In2Zn7O10、In2Zn3O6、In2Zn4O7)分散。由于钯或铈原子在氧化铟的铟点位上置换固溶而在氧化铟烧结体中以原子水平分散的形态可以在溅射中使放电稳定,利用溅射可以获得均匀的低电阻的膜,因此优选。 
这是因为,氧化铈通过像这样在氧化铟中固溶,原子价为4价的铈就会占有氧化铟膜中的原子价为3价的铟位置。这样(铈)就会释放出载流子电子,导电率增加。 
另外,一部分也可以以氧化铈单体存在。氧化铈通过像这样以单体存在,氧化铟的晶体的异常生长就被抑制,由此也可以抑制节结的产生或异常放电的产生。 
通过像这样分散,氧化铟的平均了的晶粒的直径如表3所示,为3.6μm。该平均直径是利用图像处理求得的。 
另一方面,作为本发明的烧结体(溅射)靶的制造方法,除了使用混合了规定量的氧化铟、氧化锌及氧化钯、氧化铈的混合物以外,没有特别限制,可以使用公知的方法,将所述四个成分混合、成形、烧结后,通过将该烧结体成形,来制造烧结体(溅射)靶。 
而且,在烧结体(溅射)靶中,也可以在不损害本发明的目的的范围内,添加所述四个成分以外的成分。 
「实施例2-7」 
将平均粒径在1.0μm以下的In2O3粉末及平均粒径在1μm以下的GeO2粉末、WO3粉末、CeO2粉末作为原料粉末使用。首先,将In2O3粉末与GeO2粉末、WO3粉末、CeO2粉末以规定的比例调和,得到表3所示的[Ge]/[In]原子比、[W]/[In]、[Ce]/[In]的组成的烧结体,加入树脂制锅中,用湿式球磨机混合。此时,使用硬质ZrO2球,将混合时间设为24小时。混合后,将料浆取出,进行了过滤、干燥、造粒。将该造粒物用冷轧静液 压压力机施加3ton/cm2的压力,进行了成形。 
然后,将该成形体在以炉内容积每0.1m3为5升/分钟的比率向烧结炉内的大气中导入氧的气氛中,在1300℃下烧结了3小时。此时,以1℃/分钟升温,在烧结后的冷却时,停止氧导入,以10℃/分钟降温至1000℃。 
而且,作为第一金属组M1之一的W相对于铟的组成比率([W]/([W]+[In]))为0.01,作为第二金属组M2之一的Ce相对于铟的组成比率([Ce]/([Ce]+[In]))为0.03,作为第三金属组M3之一的Ge相对于铟的组成比率([Ge]/([Ge]+[In]))为0.03。同样的内容被表示于表3中。 
将如上所述得到的烧结体的棒材粉碎,实施了粉末X射线衍射测定,仅观察到了由红绿柱石型构造的氧化铟相及氧化铈引起的衍射峰。所以,所得的所述烧结体是具有本发明的特征的氧化物烧结体。 
所得的烧结体的相对密度的算出值如表3所示,为97%。 
另外,根据该烧结体的微细组织的EPMA分析,确认在氧化铟相中,固溶有锗及氧化钨。另外确认,氧化铈存在有以单体存在的部分、固溶于氧化铟中的部分这两种。通过像这样分散,氧化铟的平均了的晶粒的直径如表3所示,为3.8μm。该平均直径是利用图像处理求得的。 
将该烧结体加工为直径101mm、厚度5mm的大小,将其溅射面用杯状磨石研磨而形成(溅射)靶。将其使用金属铟粘合在无氧铜制的背板上,形成了溅射靶。 
锗 
当在溅射靶中存在有氧化锗粒子时,则由于氧化锗粒子的电阻率高,因此就会由被等离子体照射的氩离子引起带电,产生燃弧。越是提高靶投入电能,增加氩离子的照射量,则该倾向就越明显。 
与之不同,依照了本发明的(本实施例的)溅射靶中,锗在铟点位上置换固溶了的氧化铟、锗酸铟化合物的电阻率都很低。即,具有如下特征,由于在溅射靶中不存在高电阻的粒子,因此即使增加投入功率,也难以产生燃弧。由此,根据本实施例,能够实现高投入电能的高速成膜。 
在本发明(本实施例的)氧化物烧结体中含有锗(Ge)元素的理由是,当由含有锗(Ge)元素的溅射靶利用溅射法制作薄膜时,在该薄膜中,原子价为4价的锗占有氧化铟膜中的原子价为3价的铟位置,由于这样就会 释放出载流子电子,因此薄膜的导电率增加。 
另外,如前所述,本发明中,将溅射靶中的锗元素以Ge/In原子比表示规定为0.005以上0.2以下的范围中。规定为此种数值范围的理由是,当脱离了所述范围时,所得的薄膜的电阻值就会增大。 
钨 
另外,在本实施例的溅射靶中,最好钨是分散的。特别优选钨在氧化铟的铟点位上置换固溶。 
即,所述钨被包含在靶内的形态可以是以WO3、WO2等氧化钨的形式分散于氧化铟烧结体中的形态。另外,也优选以In2W3O12等氧化铟-氧化钨间的复合氧化物的形式分散于氧化铟烧结体中的形态。特别优选通过钨原子在氧化铟的铟点位上置换固溶,而使钨在氧化铟烧结体中以原子水平分散。通过像这样以原子水平分散,溅射中的放电就会稳定。另外,以原子水平分散对于使所得的透明导电性薄膜变为低电阻也是有效的。 
铈 
氧化铈通过固溶于氧化铟中,原子价为4价的铈就会占有氧化铟膜中的原子价为3价的铟位置。其结果是,本实施例中,原子价为4价的铈释放出载流子电子,薄膜的导电率增加。 
另外,氧化铈的一部分也可以以氧化铈单体存在。氧化铈通过像这样以单体存在,就可以抑制氧化铟的晶体的异常生长,由此还可以抑制节结的产生或异常放电的产生。 
「实施例2-8」 
将平均粒径在1μm以下的In2O3粉末及平均粒径在1μm以下的Ga2O3粉末、WO3粉末、La2O3作为原料粉末。首先,为了得到表3所示的Ga/In原子比、W/In、La/In的组成比率的烧结体,将In2O3粉末与GaO2 粉末、WO3粉末、La2O3粉末以规定的比例调和,加入树脂制锅中,用湿式球磨机混合。此时,使用硬质ZrO2球,将混合时间设为24小时。混合后,将料浆取出,进行了过滤、干燥、造粒。将该造粒物用冷轧静液压压力机施加3ton/cm2的压力,进行了成形。 
然后,将该成形体在以炉内容积每0.1m3为5升/分钟的比率向烧结炉内的大气中导入氧的气氛中,在1450℃下烧结了3小时。此时,以1℃/ 分钟升温,在烧结后的冷却时,停止氧导入,以10℃/分钟降温至1000℃。 
而且,作为第一金属组M1之一的W相对于铟的组成比率([W]/([W]+[In]))为0.02,作为第二金属组M2之一的La相对于铟的组成比率([La]/([La]+[In]))为0.03,作为第三金属组M3之一的Ga相对于铟的组成比率([Ga]/([Ga]+[In]))为0.03。同样的内容被表示于表3中。 
将如上所述得到的烧结体的棒材粉碎,实施了粉末X射线衍射测定,仅观察到了由红绿柱石型构造的氧化铟相引起的衍射峰及由氧化铈引起的衍射峰。 
所以,本实施例的烧结体是具有本发明的特征的氧化物烧结体。另外,根据该烧结体的微细组织的EPMA分析,确认在氧化铟相中,固溶有镓。通过像这样分散,氧化铟的平均了的晶粒的直径如表3所示,为3.7μm。该平均的直径是利用图像处理求得的。 
另外,本实施例的氧化物烧结体的具体的相对密度的算出值如表3所示,为97%。 
将该烧结体加工为直径101mm、厚度5mm的大小,将其溅射面用杯状磨石研磨而形成(溅射)靶。将其使用金属铟粘合在无氧铜制的背板上,形成了溅射靶。 
镓 
当在溅射靶中存在有氧化镓粒子时,则由于氧化镓粒子的电阻率高,因此就会由被等离子体照射的氩离子引起带电,从而有产生燃弧的情况。越是提高靶投入电能,增加氩离子的照射量,则该倾向就越大。 
与之不同,依照了本发明的(本实施例的)溅射靶中,由于镓在铟点位上置换固溶了的氧化铟、镓酸铟化合物的电阻率都很低(即,不存在高电阻的粒子),即使增加向等离子体投入的功率,也难以产生燃弧。由此,本实施例中,能够实现高投入电能的高速成膜。 
钨 
本实施例中,最好钨在溅射靶中是分散的。另外,特别优选钨在氧化铟的铟点位上置换固溶。 
即,所述钨被包含在靶内的形态可以是以WO3、WO2等氧化钨的形式分散于氧化铟烧结体中的形态。另外,也可以是以In2W3O12等氧化铟- 氧化钨间的复合氧化物的形式分散于氧化铟烧结体中的形态。 
特别优选通过钨原子在氧化铟的铟点位上置换固溶,而使钨在氧化铟烧结体中以原子水平分散。通过像这样以原子水平分散,溅射中的放电就会稳定,并可以使利用溅射得到的透明导电性薄膜变为低电阻的薄膜。 
镧 
另外,氧化镧的一部分也可以以氧化镧单体存在。氧化镧通过像这样以单体存在,就可以抑制氧化铟的晶体的异常生长,由此还可以抑制节结的产生或异常放电的产生。 
「实施例2-9」 
本实施例中,给出接触电阻的测定结果。 
玻璃/Al/透明电极的情况 
首先,如图3(1)所示,对载玻片1100贴附第一次成膜用掩模1102(开普敦胶带),以200nm的厚度形成了Al膜。其后,将所述的掩模揭掉,形成了规定的Al图案1104(参照图3(2))。 
然后,将所述的从实施例2-1到实施例2-8中得到的溅射靶安装在DC溅射装置上。此后,贴附了第二次成膜用掩模1106(同样地为开普敦胶带(capton tape))(参照图4(1))。此后,使用所述实施例1~8中得到的各溅射靶进行溅射,以200nm的厚度形成了薄膜(透明电极)108。其后,将第二次成膜用掩模1106揭掉,得到了第一接触电阻测定用基板1110(参照图4(2))。该基板由于是为了测定接触电阻而制作的,因此本实施例2-9中,称作(第一)接触电阻测定用基板1110。 
该接触电阻测定用基板1100形成近似长方形,在其两端部设置端子,测定了以玻璃/Al/透明电极的方式层叠时的表面的电阻。其样子被表示于图5(1)中。例如,使用实施例2-1中制作的溅射靶制作透明电极时的电阻值为32.5Ω。使用了其他的实施例2-2~2-8时的数值被表示于表3中。 
而且,本实施例2-9中,由于将透明导电膜作为「电极」使用,因此将其称作透明电极。 
玻璃/透明电极/Al的情况 
另外,得到了用于测定将成膜顺序设为透明电极/Al的顺序时,即, 以玻璃/透明电极/Al的方式层叠时的接触电阻的第二接触电阻测定用基板1120。该第二接触电阻测定用基板1120只是Al图案1104与金属氧化物1108的层叠顺序不同。该第二接触电阻测定用基板1120的测定结果也被同样地表示于表3中。而且,测定方法等与所述第一接触电阻测定用基板1110相同,其样子被表示于图5(2)中。 
当在A1上形成了透明电极的膜时,由于Al表面被氧化,生成Al2O3,因此所测定的电阻值一般来说变大。 
「实施例2-10」 
利用图1对本发明的优选的实施例2-10进行说明。 
首先,在透光性的玻璃基板1上利用高频溅射以1500埃的膜厚堆积金属Al(99%Al1%Nd)。将利用以磷酸-醋酸-硝酸类水溶液作为蚀刻液使用的热蚀刻法进行蚀刻,形成所需的形状的栅电极2及栅配线。然后,利用辉光放电CVD法,堆积膜厚3000埃的形成栅绝缘膜3的氮化硅(SiN)膜。接下来,堆积膜厚3500埃的无定形Si:H(i)膜4。另外,堆积3000埃的成为沟道保护层的氮化硅(SiN)膜5。 
此时,作为放电气体,SiN膜3和5使用了SiH4-NH3-N2类混合气体,无定形-Si:H(i)膜4使用了SiH4-N2类混合气体。该SiN膜5利用使用了CHF类气体的干式蚀刻形成所需的沟道保护层5。接下来,使用SiH4-H2-PH3类的混合气体,以3000埃的膜厚堆积无定形-Si:H(n)膜6。 
然后,在其上堆积了Cr/Al双层膜。该双层膜是通过利用真空蒸镀法或溅射法将膜厚0.1μm的Cr、0.3μm的Al以该顺序堆积而得到的。图1中,显示了源电极7或漏电极8由该2层形成的情况。 
该双层膜中的Al使用H3PO4-CH3COOH-HNO3-H2O类蚀刻液进行了热蚀刻,另一方面,双层膜中的Cr使用硝酸亚铈铵水溶液进行了热蚀刻。利用此种热蚀刻,形成了所需的源电极7的图案及漏电极8的图案。 
另外,对无定形-Si:H膜,通过将使用了CHF气体的干式蚀刻及使用了肼(NH2NH2·H2O)水溶液的湿式蚀刻并用,分别形成了所需的图案的无定形-Si:H(i)膜4的图案、无定形-Si:H(n)膜6的图案。 
然后,利用辉光放电CVD法,以3000埃的膜厚堆积形成绝缘膜10 的氮化硅(SiN)膜。其后,利用使用了CHF气体的干式蚀刻法,形成源电极7及漏电极8间与透明电极、像素电极9的接触孔。 
在形成了由该金属Al制成的源电极7及漏电极8的图案的基板上,利用溅射法堆积实施例4中得到的以氧化铟和氧化锌·氧化镍、氧化铈为主成分的非晶质透明导电膜。放电气体使用了纯氩气或混入了1vol%左右的微量的O2气的氩气。利用此种方法堆积了膜厚1200埃的透明电极膜(透明导电膜)9。当用X射线衍射法对该In2O3-ZnO-NiO-CeO2膜进行分析时,未观察到峰,是非晶质膜。另外,该膜的电阻率为6.25×10-4Ω·cm左右,是可以充分地作为电极使用的膜。 
将该透明导电膜利用以草酸3.5wt重量%的水溶液作为蚀刻剂使用的热蚀刻法进行蚀刻,形成了具有所需的像素电极图案的像素电极9。该像素电极9的图案是像素电极9至少与具有规定的图案的源电极7电连接的图案。利用此种蚀刻,形成了具有规定的像素电极图案的像素电极9。该像素电极9是所需的非晶质电极。 
此时,不会有Al的源电极7及漏电极8在蚀刻液中溶出的情况。另外,栅线、源·漏线的电极取出部也被透明电极覆盖。 
而且,该阶段中的基板相当于技术方案的范围的透光性玻璃基板的一个例子。 
其后,形成具有规定的遮光膜图案的遮光膜,完成了无定形-SiTFT有源矩阵基板。 
使用该无定形-SiTFT有源矩阵基板制造了TFT-LCD方式平面显示器。该TFT-LCD方式平面显示器能够没有问题地实现中间色调的显示(灰度显示),表现出了良好的显示性能。 
而且,所述的例子中,虽然利用了实施例2-4中制作的溅射靶,然而即使利用其他的实施例2-1~2-3、2-5~2-8中制作的溅射靶,也可以获得理想的结果,确认可以作为透明电极充分地利用。使用了实施例2-4以外的其他的实施例的溅射靶的情况的透明导电膜的电阻率值被表示于表3中。 
-第二组比较例- 
以下,将对第二组的比较例进行说明。下述的各比较例中,制成表3 所示的组成的溅射靶,与实施例2-9相同地进行评价。 
『比较例2-1』 
将平均粒径在1μm以下的In2O3粉末及平均粒径在1μm以下的SnO2 粉末作为原料粉末,与所述实施例2-1~2-8相同地制作了溅射靶。 
而且,作为第三金属组M3之一的Sn的相对于铟的组成比率([Sn]/([Sn]+[In]))为0.10。这也被表示于表3中。 
氧化铟的平均了的晶粒的直径如表3所示,为12.8μm。该平均直径是利用图像处理求得的。另外,本比较例的氧化物烧结体的具体的相对密度的算出值如表3所示,为99%。 
与Al的接触电阻 
本比较例中,也利用与所述实施例2-9相同的方法,在玻璃/Al/透明电极、玻璃/透明电极/Al的构成中测定了与Al的接触电阻。其结果被表示于表3中。 
透明电极的电阻率 
本比较例中,也利用与所述实施例10相同的方法制成了液晶显示装置,在该过程中测定了透明电极的电阻率。其测定结果也被表示于表3中。 
『比较例2-2』 
将平均粒径在1μm以下的In2O3粉末及平均粒径在1μm以下的ZnO粉末作为原料粉末,与所述实施例2-1~2-8相同地制作了溅射靶。 
而且,作为第三金属组M3之一的Zn的相对于铟的组成比率([Zn]/([Zn]+[In]))为0.16。这也被表示于表3中。 
氧化铟的平均了的晶粒的直径如表3所示,为3.8μm。该平均直径是利用图像处理求得的。另外,本比较例的氧化物烧结体的具体的相对密度的算出值如表3所示,为98%。 
与Al的接触电阻 
本比较例中,也利用与所述实施例2-9相同的方法,在「玻璃/Al/透明电极」、「玻璃/透明电极/Al」的两种构成中测定了与Al的接触电阻。其结果被表示于表3中。 
透明电极的电阻率 
本比较例中,也利用与所述实施例2-10相同的方法制成了液晶显示 装置,在该过程中测定了透明电极的电阻率。其测定结果也被表示于表3中,为1MΩcm以上。 
「实施例2-11」(变形例2-1) 
在上面所述的实施例中,虽然对以第一金属组M1的W、Mo、Nb、Ni、Pt、Pd的氧化物作为构成要素的例子进行了说明,然而也优选将第一金属组的金属本身(不是氧化物)直接使用,可以获得与所述各实施例相同的作用效果。 
「实施例2-12」(变形例2-2) 
在上面所述的实施例2-9、2-10中,表示了使用了Al的例子。但是,当然也优选取代Al而使用Ag。在使用了Ag的情况下,也可以获得与Al的情况相同的作用·效果。 
总结 
以上对本发明的优选的实施例2-1~2-12及比较例2-1~2-4进行了说明。 
像这样,如果将第二组的本实施方式的透明导电膜作为透明电极或像素电极使用,则可以将Al栅电极与透明电极之间、Al源·漏电极与像素电极之间的接触电阻抑制得很小。其结果是,如果使用该透明电极或像素电极,则可以获得能够良好地显示中间色调的液晶显示装置。 
第三组:实施例 
下面,将基于附图对第三组的本发明的优选的实施方式进行说明。 
「实施例3-1」 
图6~图8是表示本实施例3-1的TFT阵列基板2100(TFT部及端子部)的制造工序的剖面说明图。而且,这些图6~图8中,2001为透明绝缘性基板,2002为栅电极,2004为栅绝缘膜,2005为半导体层a-Si膜,2006为半导体层n+a-Si膜,2007a为漏电极,2007b为源电极,2009为层间绝缘膜,2010为接触孔,2011为像素电极,2021为TFT部,2022为端子部,2100为TFT阵列基板。 
而且,所述栅电极2002、漏电极2007a及源电极2007b相当于技术方案的范围中所记载的第一导体的一个例子,所述像素电极2011相当于技术方案的范围中所记载的第二导体的一个例子。 
另外,TFT部2021被设于在TFT阵列基板2100上被相互正交地设置的栅配线及源配线(都未图示)的交叉部附近,作为驱动液晶的开关元件发挥作用。另一方面,端子部2022借助栅配线与所述TFT部2021电连接。该端子部2022被配置于显示区域的外侧,具有向栅电极输入来自外部的信号的功能。 
以下,将基于图6~图8,依次说明本实施例3-1的TFT阵列基板2100的制造工序。首先,利用溅射法,在纯Ar气氛中,在透明绝缘性基板2001上,形成由含有1.2wt%的W的Al合金(是第一导体的材料)构成的薄膜,使得其厚度达到约为2000
Figure 058045035_0
。而且,该薄膜相当于技术方案的范围中所记载的Al层的一个例子。在利用光刻法,对该薄膜进行了光刻胶图案处理后,如图6(a)所示,使用磷酸、硝酸及醋酸类的蚀刻液进行蚀刻,形成了栅配线(未图示)及栅电极2002。 
而且,在本实施例3-1中,在利用溅射法将所述栅电极2002及后述的漏电极2007a及源电极2007b的成膜时,作为溅射靶,当然也可以使用由含有W的Al合金制成的溅射靶。另外,像这样形成栅电极2002等的动作相当于技术方案的范围中所记载的第一导体形成工序的一个例子。 
然后,利用化学气相生长法(以下记作CVD),覆盖该透明绝缘性基板2001整体地形成由氮化硅(SiNx)或氧化硅(SiO2)构成的栅绝缘膜2004,使得其厚度达到约为4000
Figure 058045035_1
,在其上形成半导体层a-Si膜2005,继而在其上形成半导体层n+a-Si膜2006。如图6(b)所示,通过对这些半导体层a-Si膜2005及半导体层n+a-Si膜2006进行图案处理,依次形成了厚度约为1500
Figure 058045035_2
的半导体层a-Si膜2005、厚度约为300
Figure 058045035_3
的低电阻的半导体层n+a-Si膜2006。 
然后,利用溅射法,覆盖所述半导体层n+a-Si膜2006地形成由含有1.2wt%的W的Al合金构成的薄膜,使得其厚度达到3000
Figure 058045035_4
(表4)。而且,该薄膜相当于技术方案的范围中所记载的Al层的一个例子。如图7(a)所示,通过对该薄膜,利用与栅电极2002相同的方法,进行图案处理,形成了漏电极2007a及源电极2007b。此时,作为溅射气体,优选使用Ar气。而且,像这样形成漏电极2007a及源电极2007b的动作相当于技术方案的范围中所记载的第一导体形成工序的一个例子。 
另外,测定了所述栅电极2002、漏电极2007a及源电极2007b的电阻率,其值为5.2μ·Ω·cm(表4)。 
然后,覆盖透明绝缘性基板2001整体地形成了层间绝缘膜2009。而且,该层间绝缘膜2009相当于技术方案的范围中所记载的绝缘膜的一个例子,像这样形成层间绝缘膜2009的动作相当于技术方案的范围中所记载的绝缘膜成膜工序的一个例子。其后,如图7(b)所示,对该层间绝缘膜2009进行图案处理,形成了接触孔2010。即,接触孔2010如图7(b)所示,在层间绝缘膜2009中,形成于端子部22的栅电极2002上方和TFT部21的漏电极2007a上方。而且,像这样在层间绝缘膜2009上形成接触孔2010的动作相当于技术方案的范围中所记载的接触孔形成工序的一个例子。 
另外,层间绝缘膜2009例如优选利用CVD法,用氮化硅膜及丙烯酸类的透明树脂的任意一方或将两方组合地形成。 
另外,利用溅射法,在该层间绝缘膜2009上,作为透明导电膜,形成了ITO膜,使得其厚度达到约为1000
Figure 058045035_5
(表4)。如图8所示,对该ITO膜进行图案处理,形成了像素电极2011。这样就制造了TFT阵列基板2100。此时,像素电极2011借助形成于层间绝缘膜2009上的接触孔2010,与栅电极2002、漏电极2007a及源电极2007b分别电连接。而且,像这样借助接触孔2010,分别与栅电极2002、漏电极2007a及源电极2007b电连接地形成像素电极2011的动作相当于技术方案的范围中所记载的电极连接工序的一个例子。 
而且,所述由ITO制成的透明的导电膜与技术方案的范围中所记载的透明膜电极实质上是相同的,在技术方案的范围中,着眼于该膜的功能,称作透明膜电极,而在本实施例中,着眼于该膜的性质,称作透明导电膜。 
对所得的TFT阵列基板2100,测定了像素电极2011的电阻率,其值为220μ·Ω·cm。另外,如图9所示,利用凯尔文图案,测定了像素电极2011与栅电极2022、漏电极2007a或源电极2007b的在接触孔表面部的电阻值(接触电阻值),其值为420Ω。这些值被表示于表4中。 
「实施例3-2」 
所述实施例3-1的栅电极2002、漏电极2007a及源电极2007b不是 由含有1.2wt%的W的Al合金,而是由含有2.5wt%的Mo的Al合金制成,除了这一点以外,用与所述实施例3-1相同的方法,进行成膜及图案处理,如图7(a)所示,在透明绝缘性基板2001上,形成了栅电极2002、漏电极2007a及源电极2007b等。对这些所形成的栅电极2002、漏电极2007a及源电极2007b,利用与所述实施例3-1相同的方法,测定了电阻率,其值为4.8μ·Ω·cm(表4)。 
另外,利用与所述实施例3-1相同的方法,如图7(b)所示,形成了层间绝缘膜2009及接触孔2010。然后,如图8所示,通过在该层间绝缘膜2009上形成由ITO制成的像素电极2011(表4),制造了TFT阵列基板2100。 
对所得的TFT阵列基板2100,测定了像素电极2011的电阻率,其值为220μ·Ω·cm。另外,如图9所示,利用凯尔文图案,测定了像素电极2011与栅电极2022、漏电极2007a或源电极2007b的在接触孔表面部的电阻值(接触电阻值),其值为380Ω。这些值被表示于表4中。 
「实施例3-3」 
所述实施例3-1的栅电极2002、漏电极2007a及源电极2007b不是由含有1.2wt%的W的Al合金,而是由含有1.4wt%的La的Al合金制成,除了这一点以外,用与所述实施例3-1相同的方法,进行成膜及图案处理,如图7(a)所示,在透明绝缘性基板2001上,形成了栅电极2002、漏电极2007a及源电极2007b等。对这些所形成的栅电极2002、漏电极2007a及源电极2007b,利用与所述实施例3-1相同的方法,测定了电阻率,其值为5.3μ·Ω·cm(表4)。 
另外,利用与所述实施例3-1相同的方法,如图7(b)所示,形成了层间绝缘膜2009及接触孔2010。然后,如图8所示,通过在该层间绝缘膜2009上形成由ITO制成的像素电极2011(表4),制造了TFT阵列基板2100。 
对所得的TFT阵列基板2100,测定了像素电极2011的电阻率,其值为220μ·Ω·cm。另外,如图9所示,利用凯尔文图案,测定了像素电极2011与栅电极2022、漏电极2007a或源电极2007b的在接触孔表面部的电阻值(接触电阻值),其值为430Ω。这些值被表示于表4中。 
「实施例3-4」 
所述实施例3-1的栅电极2002、漏电极2007a及源电极2007b不是由含有1.2wt%的W的Al合金,而是由含有1.2wt%的Nb的Al合金制成,除了这一点以外,用与所述实施例3-1相同的方法,进行成膜及图案处理,如图7(a)所示,在透明绝缘性基板2001上,形成了栅电极2002、漏电极2007a及源电极2007b等。对这些所形成的栅电极2002、漏电极2007a及源电极2007b,利用与所述实施例3-1相同的方法,测定了电阻率,其值为6.4μ·Ω·cm(表4)。 
另外,利用与所述实施例3-1相同的方法,如图7(b)所示,形成了层间绝缘膜2009及接触孔2010。然后,如图8所示,通过在该层间绝缘膜2009上形成由ITO制成的像素电极2011(表4),制造了TFT阵列基板2100。 
对所得的TFT阵列基板2100,测定了像素电极2011的电阻率,其值为360μ·Ω·cm。另外,如图9所示,利用凯尔文图案,测定了像素电极2011与栅电极2022、漏电极2007a或源电极2007b的在接触孔表面部的电阻值(接触电阻值),其值为560Ω。这些值被表示于表4中。 
「实施例3-5」 
所述实施例3-1的栅电极2002、漏电极2007a及源电极2007b不是由含有1.2wt%的W的Al合金,而是由含有1.1wt%的Fe的Al合金制成,除了这一点以外,用与所述实施例3-1相同的方法,进行成膜及图案处理,如图7(a)所示,在透明绝缘性基板2001上,形成了栅电极2002、漏电极2007a及源电极2007b等。对这些所形成的栅电极2002、漏电极2007a及源电极2007b,利用与所述实施例3-1相同的方法,测定了电阻率,其值为5.4μ·Ω·cm(表4)。 
另外,利用与所述实施例3-1相同的方法,如图7(b)所示,形成了层间绝缘膜2009及接触孔2010。然后,如图8所示,通过在该层间绝缘膜2009上形成由ITO制成的像素电极2011(表4),制造了TFT阵列基板2100。 
对所得的TFT阵列基板2100,测定了像素电极2011的电阻率,其值为220μ·Ω·cm。另外,如图9所示,利用凯尔文图案,测定了像素电 极2011与栅电极2022、漏电极2007a或源电极2007b的在接触孔表面部的电阻值(接触电阻值),其值为520Ω。这些值被表示于表4中。 
「实施例3-6」 
所述实施例3-1的栅电极2002、漏电极2007a及源电极2007b不是由含有1.2wt%的W的Al合金,而是由含有0.8wt%的Pt的Al合金制成,除了这一点以外,用与所述实施例3-1相同的方法,进行成膜及图案处理,如图7(a)所示,在透明绝缘性基板2001上,形成了栅电极2002、漏电极2007a及源电极2007b等。对这些所形成的栅电极2002、漏电极2007a及源电极2007b,利用与所述实施例3-1相同的方法,测定了电阻率,其值为4.8μ·Ω·cm(表4)。 
另外,利用与所述实施例3-1相同的方法,如图7(b)所示,形成了层间绝缘膜2009及接触孔2010。然后,如图8所示,通过在该层间绝缘膜2009上形成由ITO制成的像素电极2011(表4),制造了TFT阵列基板2100。 
对所得的TFT阵列基板2100,测定了像素电极2011的电阻率,其值为220μ·Ω·cm。另外,如图9所示,利用凯尔文图案,测定了像素电极2011与栅电极2022、漏电极2007a或源电极2007b的在接触孔表面部的电阻值(接触电阻值),其值为620Ω。这些值被表示于表4中。 
「实施例3-7」 
所述实施例3-1的栅电极2002、漏电极2007a及源电极2007b不是由含有1.2wt%的W的Al合金,而是由含有0.7wt%的Pt的Al合金制成,除了这一点以外,用与所述实施例3-1相同的方法,进行成膜及图案处理,如图7(a)所示,在透明绝缘性基板2001上,形成了栅电极2002、漏电极2007a及源电极2007b等。对这些所形成的栅电极2002、漏电极2007a及源电极2007b,利用与所述实施例3-1相同的方法,测定了电阻率,其值为5.6μ·Ω·cm(表4)。 
另外,利用与所述实施例3-1相同的方法,如图7(b)所示,形成了层间绝缘膜2009及接触孔2010。然后,如图8所示,通过在该层间绝缘膜2009上形成由ITO制成的像素电极2011(表4),制造了TFT阵列基板2100。 
对所得的TFT阵列基板2100,测定了像素电极2011的电阻率,其值为220μ·Ω·cm。另外,如图9所示,利用凯尔文图案,测定了像素电极2011与栅电极2022、漏电极2007a或源电极2007b的在接触孔表面部的电阻值(接触电阻值),其值为580Ω。这些值被表示于表4中。 
「实施例3-8」 
所述实施例3-1的栅电极2002、漏电极2007a及源电极2007b不是由含有1.2wt%的W的Al合金,而是由含有1.8wt%的Ce的Al合金制成,除了这一点以外,用与所述实施例3-1相同的方法,进行成膜及图案处理,如图7(a)所示,在透明绝缘性基板2001上,形成了栅电极2002、漏电极2007a及源电极2007b等。对这些所形成的栅电极2002、漏电极2007a及源电极2007b,利用与所述实施例3-1相同的方法,测定了电阻率,其值为4.2μ·Ω·cm(表4)。 
另外,利用与所述实施例3-1相同的方法,如图7(b)所示,形成了层间绝缘膜2009及接触孔2010。然后,如图8所示,通过在该层间绝缘膜2009上形成由ITO制成的像素电极2011(表4),制造了TFT阵列基板2100。 
对所得的TFT阵列基板2100,测定了像素电极2011的电阻率,其值为360μ·Ω·cm。另外,如图9所示,利用凯尔文图案,测定了像素电极2011与栅电极2022、漏电极2007a或源电极2007b的在接触孔表面部的电阻值(接触电阻值),其值为560Ω。这些值被表示于表4中。 
「实施例3-9」 
所述实施例3-1的栅电极2002、漏电极2007a及源电极2007b不是由含有1.2wt%的W的Al合金,而是由含有1.3wt%的Ho的Al合金制成,除了这一点以外,用与所述实施例3-1相同的方法,进行成膜及图案处理,如图7(a)所示,在透明绝缘性基板2001上,形成了栅电极2002、漏电极2007a及源电极2007b等。对这些形成了的栅电极2002、漏电极2007a及源电极2007b,利用与所述实施例3-1相同的方法,测定了电阻率,其值为4.4μ·Ω·cm(表4)。 
另外,利用与所述实施例3-1相同的方法,如图7(b)所示,形成了层间绝缘膜2009及接触孔2010。然后,如图8所示,通过在该层间绝 缘膜2009上形成由ITO制成的像素电极2011(表4),制造了TFT阵列基板2100。 
对所得的TFT阵列基板2100,测定了像素电极2011的电阻率,其值为220μ·Ω·cm。另外,如图9所示,利用凯尔文图案,测定了像素电极2011与栅电极2022、漏电极2007a或源电极2007b的在接触孔表面部的电阻值(接触电阻值),其值为440Ω。这些值被表示于表4中。 
「实施例3-10」 
所述实施例3-1的栅电极2002、漏电极2007a及源电极2007b不是由含有1.2wt%的W的Al合金,而是由含有0.8wt%的Er的Al合金制成,除了这一点以外,用与所述实施例3-1相同的方法,进行成膜及图案处理,如图7(a)所示,在透明绝缘性基板2001上,形成了栅电极2002、漏电极2007a及源电极2007b等。对这些形成了的栅电极2002、漏电极2007a及源电极2007b,利用与所述实施例3-1相同的方法,测定了电阻率,其值为7.2μ·Ω·cm(表4)。 
另外,利用与所述实施例3-1相同的方法,如图7(b)所示,形成了层间绝缘膜2009及接触孔2010。然后,如图8所示,通过在该层间绝缘膜2009上形成由ITO制成的像素电极2011(表4),制造了TFT阵列基板2100。 
对所得的TFT阵列基板2100,测定了像素电极2011的电阻率,其值为360μ·Ω·cm。另外,如图9所示,利用凯尔文图案,测定了像素电极2011与栅电极2022、漏电极2007a或源电极2007b的在接触孔表面部的电阻值(接触电阻值),其值为640Ω。这些值被表示于表4中。 
「实施例3-11」 
所述实施例3-1的栅电极2002、漏电极2007a及源电极2007b不是由含有1.2wt%的W的Al合金,而是由含有0.4wt%的Ce,另外还含有1.2wt%的Mo的Al合金制成,除了这一点以外,用与所述实施例3-1相同的方法,进行成膜及图案处理,如图7(a)所示,在透明绝缘性基板2001上,形成了栅电极2002、漏电极2007a及源电极2007b等。对这些形成了的栅电极2002、漏电极2007a及源电极2007b,利用与所述实施例3-1相同的方法,测定了电阻率,其值为5.6μ·Ω·cm(表4)。 
另外,利用与所述实施例3-1相同的方法,如图7(b)所示,形成了层间绝缘膜2009及接触孔2010。然后,如图8所示,通过在该层间绝缘膜2009上形成由ITO制成的像素电极2011(表4),制造了TFT阵列基板2100。 
对所得的TFT阵列基板2100,测定了像素电极2011的电阻率,其值为360μ·Ω·cm。另外,如图9所示,利用凯尔文图案,测定了像素电极2011与栅电极2022、漏电极2007a或源电极2007b的在接触孔表面部的电阻值(接触电阻值),其值为620Ω。这些值被表示于表4中。 
『比较例3-1』 
除了所述实施例3-1的栅电极2002、漏电极2007a及源电极2007b不含有W这一点以外,用与所述实施例3-1相同的方法,进行成膜及图案处理,如图7(a)所示,在透明绝缘性基板2001上,形成了栅电极2002、漏电极2007a及源电极2007b等。对这些所形成的栅电极2002、漏电极2007a及源电极2007b,利用与所述实施例3-1相同的方法,测定了电阻率,其值为2.1μ·Ω·cm(表4)。 
另外,利用与所述实施例3-1相同的方法,如图7(b)所示,形成了层间绝缘膜2009及接触孔2010。然后,如图8所示,通过在该层间绝缘膜2009上形成由ITO制成的像素电极2011(表4),制造了TFT阵列基板2100。 
对所得的TFT阵列基板2100,测定了像素电极2011的电阻率,其值为220μ·Ω·cm。另外,如图9所示,利用凯尔文图案,测定了像素电极2011与栅电极2022、漏电极2007a或源电极2007b的在接触孔表面部的电阻值(接触电阻值),其值在1MΩ以上。这些值被表示于表4中。 
像这样,在栅电极2002、漏电极2007a及源电极2007b作为各自的材料不含有选自由W、Mo、La、Nb、Fe、Pd、Pt、Ce、Ho及Er构成的金属组M1中的一种或两种以上的金属的情况下,像素电极2011、栅电极2002、漏电极2007a或源电极2007b的在接触表面部的电阻值(接触电阻值)就会显示出很高的值。 
『比较例3-2』 
所述实施例3-1的栅电极2002、漏电极2007a及源电极2007b不是 由含有1.2wt%的W的Al合金,而是由含有0.8wt%的Nd的Al合金制成,除了这一点以外,用与所述实施例3-1相同的方法,进行成膜及图案处理,如图7(a)所示,在透明绝缘性基板2001上,形成了栅电极2002、漏电极2007a及源电极2007b等。对这些所形成的栅电极2002、漏电极2007a及源电极2007b,利用与所述实施例3-1相同的方法,测定了电阻率,其值为2.4μ·Ω·cm(表4)。 
另外,利用与所述实施例3-1相同的方法,如图7(b)所示,形成了层间绝缘膜2009及接触孔2010。然后,如图8所示,通过在该层间绝缘膜2009上形成由ITO制成的像素电极2011(表4),制造了TFT阵列基板2100。 
对所得的TFT阵列基板2100,测定了像素电极2011的电阻率,其值为220μ·Ω·cm。另外,如图9所示,利用凯尔文图案,测定了像素电极2011与栅电极2022、漏电极2007a或源电极2007b的在接触孔表面部的电阻值(接触电阻值),其值在1MΩ以上。这些值被表示于表4中。 
像这样,在栅电极2002、漏电极2007a及源电极2007b作为各自的材料不含有选自由W、Mo、La、Nb、Fe、Pd、Pt、Ce、Ho及Er构成的金属组M1中的一种或两种以上的金属的情况下,像素电极2011、栅电极2002、漏电极2007a或源电极2007b的在接触表面部的电阻值(接触电阻值)就会显示出很高的值。 
[表4] 
表4 
   添加金 属种类  添加量 wt%  Al合金的电阻率 μΩcm  透明导 电膜  透明导电膜的电 阻率μΩcm  接触电阻值 Ω
实施例3-1  W  1.2  5.2  ITO  220  420
实施例3-2  Mo  2.5  4.8  ITO  220  380
实施例3-3  La  1.4  5.3  ITO  220  430
实施例3-4  Nb  1.2  6.4  ITO  360  560
实施例3-5  Fe  1.1  5.4  ITO  220  520
实施例3-6  Pd  0.8  4.8  ITO  220  620
实施例3-7  Pt  0.7  5.6  ITO  220  580
[0765] 
实施例3-8  Ce  1.8  4.2  ITO  360  560
实施例3-9  Ho  1.3  4.4  ITO  220  440
实施例3-10  Er  0.8  7.2  ITO  360  640
实施例3-11  Ce,Mo  0.4、1.2  5.6  ITO  360  620
比较例3-1  -  -  2.1  ITO  220  1M以上
比较例3-2  Nd  0.8  2.4  ITO  220  1M以上
从表4中清楚地看到,本实施例3-1~3-11的TFT阵列基板2100中,栅电极2002、漏电极2007a及源电极2007b由含有选自由W、Mo、La、Nb、Fe、Pd、Pt、Ce、Ho及Er构成的金属组M1中的一种或两种以上的金属的Al合金构成。在所述电极2002、2007a及2007b由此种材料构成的情况下,这些电极2002、2007a及2007b与像素电极的在接触表面部的电阻值(接触电阻值)低,显示出良好的值。特别是,在栅电极2002、漏电极2007a及源电极2007b由含有Mo的Al合金构成的情况下,接触电阻值达到最小的值,以50μm□表示约为30Ω。 
另外,对本实施例3-1~3-11的各TFT阵列基板2100,在230℃下进行了30分钟热处理后,用与所述实施例3-1~3-11相同的方法,测定了接触电阻,其值约为650Ω。另外,对相同TFT阵列基板2100在300℃下进行了60分钟热处理后,用与所述实施例3-1~3-11相同的方法,测定了接触电阻,其值约为900Ω。像这样可以确认,本实施例3-1~3-11的TFT阵列基板2100与以往的TFT阵列基板(接触电阻:1×E8~1×E12Ω)相比,接触电阻极低,具有优良的耐热性。 
而且,表4的各值由于是被进行测定的装置各自固有地最优化的值,因此并不限定于这些值。 
另外,所述各实施例中,为了获得良好的接触电阻,栅电极2002、漏电极2007a及源电极2007b的选自由W、Mo、La、Nb、Fe、Pd、Pt、Ce、Ho及Er构成的金属组M1中的一种或两种以上的金属的含量优选0.5~5wt%。 
另外,所述各实施例中,作为栅电极2002、漏电极2007a及源电极2007b的材料,使用含有选自由W、Mo、La、Nb、Fe、Pd、Pt、Ce、Ho 及Er构成的金属组M1中的一种或两种以上的金属的Al合金,而对于该Al合金,最好还添加第三金属。而且,第一金属为Al,第二金属为选自所述金属组M1中的一种或两种以上的金属。 
这里,从抑制小丘的产生、提高耐腐蚀性的观点考虑,添加到栅电极2002、漏电极2007a及源电极2007b中的第三金属优选Cu、Si或稀土类元素。无论在添加何种金属的情况下,为了有效地利用Al的电阻低的特性,第三金属的添加量最好控制为不使这些电极2002、2007a及2007b的电阻率超过10μ·Ω·cm的程度。 
而且,在栅电极2002、漏电极2007a及源电极2007b由仅含有选自由W、Mo、La、Nb、Fe、Pd、Pt、Ce、Ho及Er构成的金属组M1中的一种或两种以上的金属的Al合金构成的情况下,与添加了所述第三金属的情况相同,可以获得抑制小丘的产生、提高耐腐蚀性的效果。由此,即使在不特别地添加所述第三金属的情况下,也可以抑制小丘的产生、提高耐腐蚀性。 
另外,在所述实施例3-1~3-11中,虽然表示了像素电极2011由ITO或IZO制成的例子,然而本发明的技术的范围并不限定于此,在像素电极2011使用了从In2O3、SnO2及ZnO2等中以任意一种作为主成分的透明导电膜的情况下,都会起到相同的作用·效果。 
另外,在所述实施例3-1~3-11中,虽然对像素电极2011与栅电极2002及漏电极2007a直接连接的例子进行了说明,然而该第二电极当然也可以与由所述Al合金制成的配线连接。另外,本实施例的TFT阵列基板2100最好在半导体层n+a-Si膜2006上具有沟道层。 
「实施例3-12」 
对在所述实施例3-1~3-11中制造的各TFT阵列基板2100,贴合了具有对置电极或滤色片等的对置基板。另外,通过向这些TFT阵列基板2100与对置基板之间注入液晶材料,夹持该液晶材料,而设置了液晶层。这样,就得到了TFT有源矩阵型的液晶显示装置(记作TFT-LCD装置)。 
根据本实施方式3-12,作为TFT阵列基板2100的配线、栅电极2002、漏电极2007a及源电极2007b的材料,使用含有选自由W、Mo、La、Nb、Fe、Pd、Pt、Ce、Ho及Er构成的金属组M1中的一种或两种以上的金属 的Al合金。由此,这些电极等就会变为低电阻。另外,由IZO膜(或ITO膜等)构成的像素电极2011具有如下的构造,即,不另外设置以Al以外成分作为主成分的金属层,即电阻率高的金属层,而与以Al作为主成分的栅电极2002、漏电极2007a及源电极2007b直接连接。由此,本实施例3-12的液晶显示装置因高开口率而具有高性能。另外,由于所述栅电极2002、漏电极2007a及源电极2007b在蚀刻性方面优良,因此能够以比以往更优良的生产性、更低的成本来制造。 
第四组:实施例 
以下,将基于附图对第四组的本发明的优选的实施方式进行说明。 
本实施方式中,首先,对在形成液晶显示装置中所用的TFT阵列基板中的透明导电膜所必需的溅射靶的制造,在下述A.(实施例4-1~实施例4-7)中进行说明。该A.中,对利用了第一组M1中的W和Mo的例子进行说明。另外,B.中对比较例进行说明。C.中给出各透明导电膜与Al的接触电阻的测定结果。另外,D.中,对TFT阵列基板的制造进行说明。此外,E.中,进行关于第一组M1中的其他的金属,即,Ni、Nb、Fe、Pt、Pd、镧系元素的说明(实施例4-10~4-23)。 
A.溅射靶的制作 
「实施例4-1」 
将平均粒径在1μm以下的In2O3粉末及平均粒径在1μm以下的WO3 粉末调和,使得钨/铟原子数比达到0.003的比例,加入树脂制锅中,再加入纯水,进行了使用硬质ZrO2球磨机的湿式球磨混合。将混合时间设为20小时。将所得的混合料浆取出,进行了过滤、干燥、造粒。对所得的造粒物施加294Mpa(8t/cm2)的压力,用冷轧静液压压力机成形。 
然后,将该成形体如下所示地烧结。首先,在烧结炉内,以炉内容积每0.1m3为5L/min的比率导入氧的气氛中,在1500℃下烧结了5小时。此时,以1℃/min升温至1000℃,以3℃/min进行了从1000到1500℃的升温。其后,停止氧的导入,以10℃/min进行了从1500℃到1300℃的降温。此后,在以炉内容积每0.1m3为10L/min的比率注入氩气的气氛中,将1300℃保持了3小时后,自然冷却。这样,就得到了相对密度为90%以上的含有钨的In2O3烧结体。 
将烧结体的溅射面用杯状磨石研磨,加工为直径100mm、厚度5mm,使用铟类合金贴合背板,制作了烧结体靶4-1。而且,此时的理论密度是根据没有氧缺陷的In2O3晶体(红绿柱石型构造)与W的氧化物的重量百分率算出的。此外,根据理论密度算出了相对密度(表5)。另外,在利用ICP发光分析法定量分析了烧结体中的W含量后,可以确认混合原料粉末时的估计组成被维持。可以确认的具体的原子组成比率被表示于表5中。 
最好钨是分散的,特别优选在氧化铟的铟点位上置换固溶。即,所述钨被包含在靶内的形态既可以是以WO3、WO2等氧化钨的形式分散于氧化铟烧结体中的形态,也可以是以In2W3O12等氧化铟-氧化钨间的复合氧化物的形式分散于氧化铟烧结体中的形态。通过像这样分散,平均后的晶粒的直径为4.8μm。该平均值是利用图像处理求得的。 
最好钨原子通过在氧化铟的铟点位上置换固溶,使得钨在氧化铟烧结体中以原子水平分散。由于通过以原子水平分散,在溅射的处理中,放电就会稳定,因此对于使所得的透明导电性薄膜变为低电阻是有效的方法。该透明导电性薄膜相当于技术方案的范围的导电性氧化物的一个例子。 
而且,所谓M1是指由W、Mo、Ni、Nb、Fe、Pt、Pd、镧系元素构成的组(称作第一组),特别是在下述表中,M1表示W、Mo、Ni、Nb、Fe、Pt、Pd、镧系元素的任意一种。另外,[M1]表示W、Mo、Ni、Nb、Fe、Pt、Pd、镧系元素的原子的数目。[In]表示In的原子的数目。即,表5中,[M1]/([In]+[M1])表示第一组中的任意一种金属的原子组成比率。 
[表5] 
表5 
实施例  M1  [M1]/([In]+ [M1])  M2 [M2]/([In]+[M2])  相对密 度%  平均粒 径μm  透明电极 的电阻率 μΩcm  与Al的接触电阻Ω  
 玻璃/Al/ 透明电极  玻璃/透明 电极/Al                
4-1  W  0.02  - -  95  4.8  485  35.2  32.6
4-2  Mo  0.07  - -  96  4.6  522  37.8  36.4
4-3  W  0.03  Sn 0.10  97  4.2  243  28.7  26.7
4-4  Mo  0.05  Sn 0.10  97  4.5  263  29.8  27.6
4-5  W  0.02  Zn 0.17  96  4.2  382  32.5  30.4
[0792] 
4-6  W  0.05  Ge 0.03  96  4.8  428  33.6  31.7
4-7  W  0.05  Ga 0.02  96  4.6  467  34.9  32.9
比较例4-1  -  -  Sn 0.10  99  12.8  185  84.7  29.4
比较例4-2  -  -  Zn 0.16  98  3.8  295  88.5  35.4
「实施例4-2」 
在本实施例4-2中,将平均粒径在1μm以下的In2O3粉末及平均粒径在1μm以下的MoO3粉末作为原料粉末。将In2O3粉末和MoO3粉末以规定的比例加入树脂制锅中调和,用湿式球磨机混合。此时,使用了硬质ZrO2球,将混合时间设为20小时。将所得的混合料浆取出,进行了过滤、干燥、造粒。将造粒物填充于圆形的模具中,使用冷轧静液压压力机,施加3ton/cm2的压力,制成了圆盘状。 
然后,将该成形体放入气氛调整炉,进行了烧结。在烧结时,在以炉内容积每0.1m3为5升/分钟的比率向炉内导入氧的同时,在1500℃下烧结5小时。此时,以1℃/min升温至1000℃,以3℃/min的升温速度进行了从1000到1500℃的升温。烧结结束后,停止氧的导入,以10℃/min的比率进行从1500℃到1300℃的降温。此后,在以炉内容积每0.1m3为10升/分钟的比率将Ar导入炉内的同时,在1300℃保持了3小时后,自然冷却。这样,就得到了相对密度为90%以上的含有Mo的烧结体靶4-2。而且,此时的理论密度是根据没有氧缺陷的In2O3晶体(红绿柱石型构造)与Mo的氧化物的重量百分率算出的。此后,根据理论密度算出了相对密度(表5)。另外,在利用ICP发光分析法定量分析了烧结体中的Mo含量后,可以确认混合原料粉末时的估计组成被维持。可以确认的具体的原子组成比率被表示于表5中。然后,将所得的烧结体的作为溅射面的面用杯状磨石研磨,加工为直径152mm、厚度5mm,制成了靶。 
所述钼被包含在靶内的形态可以是以MoO3、MoO2等氧化钼的形式分散于氧化铟烧结体中的形态。然而也可以是以In2Mo4O6、In2Mo3O12或In11Mo4O62等铟与钼的复合氧化物的形式分散于氧化铟烧结体中的形态。 
最好钼原子在氧化铟的铟点位上置换固溶而使得钼在氧化铟烧结体中以原子水平分散。该情况下,在溅射的处理中,放电就会稳定,对于获得低电阻膜是有效的。该低电阻的膜相当于技术方案的范围的导电性氧化物的一个例子。 
通过像这样分散,平均后的晶粒的直径为4.6μm。该直径是利用图像处理求得的。 
「实施例4-3」 
在本实施例4-3中,作为溅射靶的原料粉末,使用了平均粒径都在1μm以下的In2O3粉末、SnO2粉末及WO3粉末。首先,称量规定量的In2O3 粉末、SnO2粉末、WO3粉末,混合后,加入树脂制锅中,将水作为介质进行了湿式球磨混合。此时,使用硬质ZrO2球,将混合时间设为20小时。其后,将所得的混合料浆取出,进行了过滤、干燥、造粒。将如此得到的造粒物放入成形模具中,用冷轧静液压压力机施加3ton/cm2的压力,制成规定形状,得到了成形体。 
然后,将所得的成形体分别以如下的程序进行了烧结。首先,以炉内容积每0.1m3为5升/分钟的比率向烧结炉内流入氧,在1500℃下保持了5小时。此时,以1℃/分钟升温至1000℃,以3℃/分钟进行1000~1500℃间的升温。其后,停止氧的流入,以10℃/分钟进行从1500℃到1300℃的降温。其后,以炉内容积每0.1m3为10升/分钟的比率流入Ar,在1300℃下保持了3小时后,自然冷却。所得的烧结体的密度是依照使用了水的阿基米德法测定的,由理论密度算出了相对密度(参照表5)。而且,此时的理论密度是根据没有氧缺陷的In2O3晶体(红绿柱石型构造)与Sn和W的氧化物的重量百分率算出的。另外,在利用ICP发光分析法定量分析了烧结体中的Sn和W的含量后,可以确认混合原料粉末时的估计组成被维持。可以确认的具体的原子组成比率被表示于表5中。 
然后,将所得的各个烧结体的溅射面用杯状磨石研磨,加工为直径152mm、厚度5mm,得到了透明导电性薄膜用烧结体靶。将其使用In类合金与背板贴合,制造了溅射用靶4-3。 
锡或钨被加入溅射靶内的形态既可以作为氧化锡(SnO、SnO2、Sn3O4)或氧化钨(WO3、WO2、W2O7)分散,也可以作为氧化铟-氧化锡或氧化 铟-氧化钨间的复合氧化物分散。但是,优选锡或钨原子在氧化铟的铟点位上置换固溶,在氧化铟烧结体中以原子水平分散的形态。这是因为,根据该形态,在溅射中,放电也会稳定,可以获得均匀的低电阻的膜。该低电阻的膜相当于技术方案的范围的导电性氧化物的一个例子。 
通过像这样分散,平均后的晶粒的直径为4.2μm。该直径是利用图像处理求得的。 
而且,本专利中,所谓M2是指由Sn、Zn、Ge、Ga构成的组(称作第二组),特别是在表5中,M2作为表示Sn、Zn、Ge、Ga的任意一种的记号使用。另外,[M2]表示Sn、Zn、Ge、Ga中的任意一种的原子的数目。[In]表示In的原子的数目。即,表5中,[M2]/([In]+[M2])表示第二组中的任意一种金属的原子组成比率。 
「实施例4-4」 
在本实施例4-4中,作为溅射靶的原料粉末,使用了平均粒径都在1μm以下的In2O3粉末、SnO2粉末、MoO3粉末。首先,称量规定量的In2O3 粉末、SnO2粉末、MoO3粉末,混合后,加入树脂制锅中,将水作为介质进行了湿式球磨混合。此时,使用硬质ZrO2球,将混合时间设为20小时。其后,将所得的混合料浆取出,进行了过滤、干燥、造粒。将如此得到的造粒物放入成形模具中,用冷轧静液压压力机施加3ton/cm2的压力,制成规定形状,得到了成形体。 
然后,将所得的成形体分别以如下的程序进行了烧结。 
首先,以炉内容积每0.1m3为5升/分钟的比率向烧结炉内流入氧,在1500℃下保持了5小时。此时,以1℃/分钟升温至1000℃,以3℃/分钟进行1000~1500℃间的升温。其后,停止氧的流入,以10℃/分钟进行从1500℃到1300℃的降温。其后,以炉内容积每0.1m3为10升/分钟的比率流入Ar,在1800℃下保持了3小时后,自然冷却。所得的烧结体的密度是依照使用了水的阿基米德法测定的,由理论密度算出了相对密度(参照表5)。而且,此时的理论密度是根据没有氧缺陷的In2O3晶体(红绿柱石型构造)与Sn和Mo的氧化物的重量百分率算出的。另外,在利用ICP发光分析法定量分析了烧结体中的Sn和Mo的含量后,可以确认混合原料粉末时的估计组成被维持。可以确认的具体的原子组成比率被表示于表5中。 
然后,将所得的各个烧结体的溅射面用杯状磨石研磨,加工为直径152mm、厚度5mm,得到了透明导电性薄膜用烧结体靶。将其使用In类合金与背板贴合,制造了溅射用靶。 
锡或钼被加入溅射靶内的形态既可以作为氧化锡(SnO、SnO2、Sn3O4)或氧化钨(WO3、WO2、W2O7)分散,也可以作为氧化铟-氧化锡或氧化铟-氧化钨间的复合氧化物分散。另外,锡或钼原子在氧化铟的铟点位上置换固溶,在氧化铟烧结体中以原子水平分散的形态由于溅射中的放电稳定,另外可以获得均匀的低电阻的膜,因此优选。该低电阻的膜相当于技术方案的范围的导电性氧化物的一个例子。 
通过像这样分散,晶粒的平均直径为4.5μm。该直径是利用图像处理求得的。 
另一方面,作为本发明的烧结体靶的制造方法,除了使用混合规定量的氧化铟、氧化锡及氧化钼的混合物以外,没有特别限制。可以使用公知的方法,将所述三个成分混合、成形、烧结后,通过制成烧结体来制造烧结体靶。而且,在烧结体靶中,也可以在不损害本发明的目的的范围中,添加所述三个成分以外的成分。 
「实施例4-5」 
在本实施例4-5中,作为溅射靶的原料粉末,使用了平均粒径都在1μm以下的In2O3粉末、ZnO粉末、WO3粉末。首先,称量规定量的In2O3 粉末、ZnO粉末、WO3粉末,混合后,加入树脂制锅中,将水作为介质进行了湿式球磨混合。此时,使用硬质ZrO2球,将混合时间设为20小时。其后,将所得的混合料浆取出,进行了过滤、干燥、造粒。将如此得到的造粒物放入成形模具中,用冷轧静液压压力机施加3ton/cm2的压力,制成规定形状,得到了成形体。然后,将所得的成形体分别以如下的程序进行了烧结。 
首先,以炉内容积每0.1m3为5升/分钟的比率向烧结炉内流入氧,在1500℃下保持了5小时。此时,以1℃/分钟升温至1000℃,以3℃/分钟进行1000~1500℃间的升温。其后,停止氧的流入,以10℃/分钟进行从1500℃到1300℃的降温。其后,以炉内容积每0.1m3为10升/分钟的比率流入Ar,在1300℃下保持了3小时后,自然冷却。 
所得的烧结体的密度是依照使用了水的阿基米德法测定的,由理论密度算出了相对密度(参照表5)。而且,此时的理论密度是根据没有氧缺陷的In2O3晶体(红绿柱石型构造)与Zn和W的氧化物的重量百分率算出的。另外,在利用ICP发光分析法定量分析了烧结体中的Zn和W的含量后,可以确认混合原料粉末时的估计组成被维持。可以确认的具体的原子组成比率被表示于表5中。 
然后,将所得的各个烧结体的溅射面用杯状磨石研磨,加工为直径152mm、厚度5mm,得到了透明导电性薄膜用烧结体靶。将其使用In类合金与背板贴合,制造了溅射用靶4-5。 
锌或钨被加入溅射靶内的形态既可以作为氧化锌(ZnO)或氧化钨(WO3、WO2、W2O7)分散,也可以作为氧化铟-氧化锌间的复合氧化物(In2Zn2O5、In2Zn3O6、In2Zn5O7、In2Zn7O9等)或氧化铟-氧化钨间的复合氧化物分散。但是,钨原子在氧化铟的铟点位上置换固溶,在氧化铟烧结体中以原子水平分散的形态由于溅射中的放电稳定,另外可以获得均匀的低电阻的膜,因此更为优选。该低电阻的膜相当于技术方案的范围的导电性氧化物的一个例子。 
通过像这样分散,晶粒的平均直径为4.2μm。该直径是利用图像处理求得的。 
「实施例4-6」 
本实施例4-6中,作为溅射靶的材料粉末,使用了平均粒径在1μm以下的In2O3粉末及平均粒径在1μm以下的GeO2粉末、WO3粉末。首先,为了得到表5所示的Ge/In原子比、W/In的原子比的组成的烧结体,将In2O3 粉末与GeO2粉末、WO3粉末以规定的比例调和,加入树脂制锅中,用湿式球磨机混合。此时,使用硬质ZrO2球,将混合时间设为24小时。混合后,将所得的料浆取出,进行了过滤、干燥、造粒。将该造粒物用冷轧静液压压力机施加3ton/cm2的压力,进行了成形。 
然后,将该成形体在以炉内容积每0.1m3为5升/分钟的比率向烧结炉内的大气中导入氧的气氛中,在1300℃下烧结了3小时。此时,以1℃/分钟升温,在烧结后的冷却时,停止氧导入,以10℃/分钟降温至1000℃。 
将如上所述得到的烧结体的棒材粉碎,实施了粉末X射线解析测定, 仅观察到了由红绿柱石型构造的氧化铟相和钪钇石型构造的In2Ge2O7引起的衍射峰,因此判断是具有本发明的特征的氧化物烧结体。另外,根据烧结体的微细组织的EPMA分析,确认在氧化铟相中固溶有锗。通过像这样分散,平均后的晶粒的直径为4.3μm。该直径是利用图像处理求得的。将该烧结体加工为直径101mm、厚度5mm的大小,将其溅射面用杯状磨石研磨而制成靶。特别是,通过将其使用金属铟粘合在无氧铜制的背板上,构成了溅射靶。 
当在溅射靶中存在有氧化锗粒子时,则由于氧化锗粒子的电阻率高,因此就会由被等离子体照射的氩离子引起带电,产生燃弧。越是提高靶投入电能,增加氩离子的照射量,则发生该现象的倾向就越明显。 
与之不同,本发明的靶中,由于锗在铟点位上置换固溶了的氧化铟、锗酸铟化合物的电阻率都很低(即,不存在高电阻的粒子),因此即使增加投入功率,也不会产生燃弧。由此,根据本实施例,可以增大投入电能的电能量,其结果是,能够实现高速成膜。 
在本发明的氧化物烧结体中含有Ge元素的理由是,当由此种靶制作薄膜时,导电率会提高。具体来说是因为,原子价为4价的锗占有氧化铟膜中的原子价为4价的铟位置,这样就会释放出载流子电子而使导电率增大。 
另外,本发明中,如上所述地将靶中的锗元素以Ge/In原子比表示规定为0.01以上0.3以下的范围中的理由是,当脱离了该范围时,则所得的薄膜的电阻值就会增大。 
另一方面,对于钨来说最好「是分散的」,特别优选在氧化铟的铟点位上置换固溶。即,所述钨被包含在靶内的形态可以是以WO3、WO2等氧化钨的形式分散于氧化铟烧结体中的形态。另外,也可以是以In2W3O12 等氧化铟-氧化钨间的复合氧化物的形式分散于氧化铟烧结体中的形态。通过像这样分散,晶粒的平均直径为4.8μm。而且,平均直径是利用图像处理求得的。 
另外,最好钨原子通过在氧化铟的铟点位上置换固溶,使得钨在氧化铟烧结体中以原子水平分散。这是因为,以原子水平分散的话,则在溅射中,放电就会稳定,对于使所得的透明导电性薄膜变为低电阻是有效的。 该低电阻的膜相当于技术方案的范围的导电性氧化物的一个例子。 
「实施例4-7」 
本实施例4-7中,将In2O3粉末、GaO2粉末、WO3粉末作为原料粉末使用。这些粉末的平均粒径都在1μm以下。 
首先,对这三种粉末,为了获得表5所示的Ga/In原子比、W/In的组成的烧结体,将In2O3粉末与GaO2粉末、WO3粉末以规定的比例调和,加入树脂制锅中,用湿式球磨机混合。此时,使用硬质ZrO2球,将混合时间设为24小时。混合后,将所得的料浆取出,进行了过滤、干燥、造粒。将造粒物用冷轧静液压压力机施加3ton/cm2的压力,进行了成形。 
然后,将该成形体在以炉内容积每0.1m3为5升/分钟的比率向烧结炉内的大气中导入氧的气氛中,在1300℃下烧结了3小时。此时,以1℃/分钟升温,在烧结后的冷却时,停止氧导入,以10℃/分钟降温至1000℃。 
将所得的烧结体的棒材粉碎,实施了粉末X射线衍射测定,由于仅观察到了由红绿柱石型构造的氧化铟相引起的衍射峰,因此判断是具有本发明的特征的氧化物烧结体。另外,根据烧结体的微细组织的EPMA分析,确认在氧化铟相中固溶有镓。通过像这样分散,平均后的晶粒的直径为4.6μm。该直径的值是利用图像处理求得的。将该烧结体加工为直径101mm、厚度5mm的大小,将其溅射面用杯状磨石研磨而制成靶。此后,将该靶使用金属铟粘合在无氧铜制的背板上。 
一般来说,当在靶中存在有氧化镓粒子时,则由于氧化镓粒子的电阻率高,因此就会由被等离子体照射的氩离子引起带电,产生燃弧。越是提高靶投入电能,增加氩离子的照射量,则该倾向就越明显。 
与之不同,基于本发明的所述靶中,由于镓在铟点位上置换固溶了的氧化铟、镓酸铟化合物的电阻率都很低,即,不存在高电阻的粒子,因此即使增加投入功率,基本上也不会产生燃弧。由此,能够实现利用高投入电能的高速成膜。 
另外,对于钨来说最好「是分散的」,特别优选在氧化铟的铟点位上置换固溶。即,所述钨被包含在靶内的形态既可以是以WO3、WO2等氧化钨的形式分散于氧化铟烧结体中的形态,另外也可以是以In2W3O12等氧化铟-氧化钨间的复合氧化物的形式分散于氧化铟烧结体中的形态。通过 像这样分散,晶粒的平均直径为4.8μm。而且,该直径是利用图像处理求得的。 
另外,最好钨原子通过在氧化铟的铟点位上置换固溶,使得钨在氧化铟烧结体中以原子水平分散。其理由是因为,在溅射中放电稳定,对于使所得的透明导电性薄膜变为低电阻是有效的。该低电阻的膜相当于技术方案的范围的导电性氧化物的一个例子。 
B.比较例 
将用于与所述实施例4-1~实施例4-7的比较的例子表示如下。该比较例的内容也被表示于表5中。 
「比较例4-1」 
除去以下的不同点以外,与所述实施例4-3大致相同地制作了溅射靶。 
与实施例4-3不同的方面在于,作为材料不使用WO3,其结果是,钨(W)不包含于溅射靶中。其他的事项与实施例4-3相同。所制作的溅射靶的相对密度为99%,平均粒径为12.8μm(表5)。这些测定是与实施例4-3相同地进行的。 
「比较例4-2」 
除去以下的不同点以外,与所述实施例4-5大致相同地制作了溅射靶。 
与实施例4-5不同的方面在于,作为材料不使用WO3,其结果是,钨(W)不包含于溅射靶中。其他不同的方面在于,Zn的原子组成比([Zn]/([Zn]+[In]))为0.16。这里,[Zn]表示锌的原子的数目,[In]表示铟的原子的数目。其他的事项与实施例4-5相同。所制作的溅射靶的相对密度为98%,平均粒径为3.8μm(表5)。这些测定是与实施例4-5相同地进行的。 
C.采用了各透明导电膜时的电阻 
「实施例4-8」 
将从所述的实施例4-1到实施例4-7中得到的溅射靶安装于DC溅射装置上,在载玻片上贴附第一次成膜用掩模(开普敦胶带),以200nm的厚度形成了Al膜。其后,将所述的掩模揭掉,形成了规定的Al图案。 贴附第二次成膜用掩模(开普敦胶带),使用各溅射靶,将透明导电膜(透明电极)制成200nm厚的膜后,将成膜用掩模揭掉,获得了规定的接触电阻测定用基板。该透明导电膜相当于技术方案的导电性氧化物的一个例子。此后,从该基板的两端取出端子,测定了玻璃/Al/透明电极的电阻。将其结果一并表示于表5中。 
另外,通过将成膜顺序设为透明电极/Al的顺序而进行成膜,也获得了玻璃/透明电极/Al的接触电阻测定用基板。同样地,将该基板中的电阻测定结果也一并表示于表5中。 
另外,对于所述比较例4-1及比较例4-2中得到的溅射靶,也同样地进行了测定。其结果也被表示于表5中。   
如该表5所示,由于当在Al上形成了透明电极的膜时,Al表面被氧化,生成Al2O3,因此一般的电阻值变大。即,如表5所示,在不含有W、Mo、Ni、Nb、Fe、Pt、Pd、镧系元素的电极(比较例)中,玻璃/Al/透明电极的测定电阻值变大(参照表5中比较例4-1、比较例4-2)。根据该情况,通过含有W、Mo、Ni、Nb、Fe、Pt、Pd、镧系元素,就可以提供能够减小接触电阻的透明电极。而且,关于Ni、Nd、Fe、Pt、Pd、镧系元素,将在后述的实施例4-10~实施例4-22中详述。 
D.TFT阵列基板的制作 
「实施例4-9」 
参照图10对基于本发明制作了TFT阵列基板的例子进行说明。 
首先,在透光性的玻璃基板3001上利用高频溅射以1500埃的膜厚堆积金属Al(99%Al、1%Nd)。将其利用以磷酸-醋酸-硝酸类水溶液作为蚀刻液使用的热蚀刻法形成了所需的形状的栅电极3002及与栅电极3002相连的栅电极配线3002a。 
然后,为了形成栅绝缘膜3003,利用辉光放电CVD法,以3000埃的膜厚堆积氮化硅(SiN)膜。接下来,以3500埃的膜厚堆积α-Si:H(i)膜3004,继而以3000埃的膜厚堆积成为沟道保护层3005的氮化硅(SiN)膜。此时,作为放电气体,在成为栅绝缘膜3003的SiN膜、成为沟道保护层3005的SiN膜的成膜时,使用SiH4-NH3-N2类混合气体。另外,在α-Si:H(i)膜3004的成膜时,使用SiH4-N2类的混合气体。 
然后,对该成为沟道保护层3005的SiN膜进行使用了CHF类气体的干式蚀刻,形成了所需的形状的沟道保护层3005。该沟道保护层3005的样子被表示于图10中。 
接下来,使用SiH4-H2-PH3类的混合气体,以3000埃的膜厚堆积α-Si:H(n)膜3006。然后,在其上利用真空蒸镀法或溅射法依照膜厚0.1μm的Cr、0.3μm的Al的顺序堆积Cr/Al双层膜。 
对于该两层,利用热蚀刻法,使用H3PO4-CH3COOH-HNO3-H2O类蚀刻液蚀刻Al,使用硝酸亚铈铵水溶液蚀刻Cr。利用该蚀刻形成所需的源电极3007的图案及漏电极3008的图案。另外,通过并用使用了CHF类气体的干式蚀刻及使用了肼(NH2NH2·H2O)水溶液的湿式蚀刻来蚀刻α-Si:H(i)膜3004及α-Si:H(n)膜3006,形成所需的图案的α-Si:H(i)膜3004的图案及α-Si:H(n)膜3006的图案。然后,利用透明树脂光刻胶3010形成保护膜。而且,虽然在本实施例4-9中,使用了Cr/Al的双层膜,然而也优选取代Cr而使用Mo、Ti等(参照图10)。 
其后,利用热蚀刻法,形成源电极3007及漏电极3008间与透明电极即像素电极(像素电极图案3009)的接触孔3012等。 
在形成了由该金属Al制成的源电极3007及漏电极3008的图案的基板上,利用使用了实施例4-5中得到的以氧化铟和氧化锌·氧化钨作为主成分的溅射靶的溅射法,堆积非晶质透明导电膜。该非晶质透明导电膜也是以氧化铟和氧化锌·氧化钨作为主成分的膜。这样,就形成像素电极图案3009等。该像素电极图案3009相当于技术方案的范围的「透明电极」的一个例子。另外,虽然是相同的部分,然而作为其材料的非晶质透明导电膜相当于技术方案的范围的「导电性氧化物」的一个例子。 
利用放电气体是使用纯氩气或混入了1vol%左右的微量的O2气的Ar气的方法,以1200埃的膜厚堆积了透明电极膜(利用蚀刻处理后变为像素电极图案3009等)。当用X射线衍射法分析该In2O3-ZnO-WO3膜时,未观察到峰,为非晶质膜。另外,该膜的电阻率值为3.8×10-4Ω·cm左右,是能够充分地作为电极应用的膜。对该膜利用在蚀刻剂中使用了草酸3.5重量%的水溶液的热蚀刻法进行蚀刻,使得至少与源电极3007的图案电连接,形成了由所需的非晶质电极构成的像素电极图案3009。此时, Al的源电极3007及漏电极3008基本上没有在蚀刻液中溶出。另外,栅线取出部14、源·漏线取出部3016也被透明电极覆盖(参照图10)。像这样就完成了TFT阵列基板。该TFT阵列基板相当于技术方案的范围的TFT基板的一个例子。 
而且,这里虽然将草酸3.5重量%水溶液作为蚀刻剂使用,然而也优选将含有磷酸·醋酸·硝酸的水溶液、含有硝酸铈铵盐的水溶液作为蚀刻剂使用。使用了这些水溶液时也可以获得与草酸的情况相同的作用·效果。 
而且,图10中,虽然仅出示了1个TFT(薄膜晶体管),然而实际上在基板上配置多个TFT,构成阵列构造。各TFT由于是相同的构成,因此图10中仅出示了1个TFT的剖面图。 
其后,从图10的状态起又形成遮光膜图案,完成α-SiTFT有源矩阵基板。使用该基板制造了TFT-LCD方式平面显示器。所制造的显示器可以没有问题地实现中间色调的显示(灰度显示)。该TFT-LCD方式平面显示器相当于技术方案的范围的液晶显示装置的优选的一个例子。 
而且,本实施例4-9中,虽然给出了使用实施例4-5中制作的溅射靶制作TFT阵列基板,继而利用它构成液晶显示装置的例子,然而也优选使用其他的实施例4-1~实施例4-7的溅射靶制作TFT阵列基板。另外,也优选使用该TFT阵列基板构成液晶显示装置,可以与所述的例子相同地获得能够良好地进行中间色调的显示(灰度显示)的液晶显示装置。 
E.关于Ni、Nb、Fe、Pt、Pd、镧系元素的实施例 
以下将对关于第一组中的Ni、Nb、Fe、Pt、Pd、镧系元素的实施例进行说明。下述实施例4-10~实施例4-23中,分别执行实施例4-1或4-2及实施例4-3、4-5中所示的程序,制成溅射靶,测定了相对密度、平均粒径。其结果被表示于表6中。另外,使用与实施例4-8相同的程序,测定了与Al的接触电阻。其结果也被表示于表6中。 
另外,使用下述的实施例4-10~实施例4-23中所示的组成的透明电极,用与实施例4-9相同的程序制成了液晶显示装置。其结果是,可以与所述实施方式4-9相同地没有问题的动作,也能够良好地显示中间色调。 
[表6] 
表6 
                   
 实施例  M1  [M1]/ ([In]+ [M1])  M2  [M2]/ ([In]+ [M2])  相对密 度%  平均粒 径μm  透明电 极的电 阻率 μΩcm 与Al的接触电阻Ω  
 玻璃/Al/ 透明电 极  玻璃/透 明电极 /Al                
 4-10  Ni  0.03  Ga  0.02  97  2.1  480  22.4  26.6
 4-11  Ni  0.05  Zn  0.08  96  2.2  562  21.3  25.4
 4-12  Nb  0.04  Ge  0.03  95  3.1  435  32.7  35.5
 4-13  Nb  0.04  Sn  0.05  96  3.5  386  31.5  34.6
 4-140  Ce  0.03  -  -  96  2.3  493  35.3  38.3
 4-15  Ce  0.05  Sn  0.05  97  2.8  387  33.2  36.4
 4-16  Ho  0.03  -  -  95  3.6  425  42.0  43.0
 4-17  Ho  0.04  Zn  0.10  96  2.5  463  42.3  43.5
 4-1 8  Er  0.04  -  -  95  3.7  487  39.9  43.8
 4-19  Fe  0.04  -  -  97  4.3  456  28.4  34.2
 4-20  Fe  0.05  Zn  0.10  95  4.2  450  29.6  35.4
 4-21  Pd  0.03  -  -  96  4.1  564  37.6  47.6
 4-22  Pt  0.03  -  -  95  4.2  657  23.7  26.8
 4-23  La  0.10  Zn  0.30  98  2.2  620  23.0  39.3
分别利用实施例4-1或4-2及实施例4-3、4-5的工艺实施后,利用实施例4-8的方法,测定了与Al的接触电阻。另外,与实施例4-9的TFT装置相同地没有问题的动作。 
「实施例4-10」 
本实施例4-10从第一组M1中采用了Ni。此外,从第二组M2中采用了Ga。Ni的原子组成比率([Ni]/([In]+[Ni]))为0.03,Ga的原子组成比率([Ga]/([In]+[Ga])为0.02。所制成的溅射靶的相对密度为97%。另外,平均粒径为2.1μm(参照表6)。 
然后,与所述实施例4-8相同地测定了电阻值。其结果是,透明电 极的电阻率为480μΩ·cm(参照表6)。 
在玻璃上以玻璃/Al/透明电极的顺序层叠的情况下,与Al的接触电阻为22.4Ω。另外,在玻璃上以玻璃/透明电极/Al的顺序层叠的情况下,为26.6Ω(参照表6)。 
「实施例4-11」 
本实施例4-11从第一组M1中采用了Ni。此外,从第二组M2中采用了Zn。Ni的原子组成比率([Ni]/([In]+[Ni]))为0.05,Zn的原子组成比率([Zn]/([In]+[Zn])为0.08。所制成的溅射靶的相对密度为96%。另外,平均粒径为2.2μm(参照表6)。 
然后,与所述实施例4-8相同地测定了电阻值。其结果是,透明电极的电阻率为562μΩ·cm(参照表6)。 
在玻璃上以玻璃/Al/透明电极的顺序层叠的情况下,与Al的接触电阻为21.3Ω。另外,在玻璃上以玻璃/透明电极/Al的顺序层叠的情况下,为25.4Ω(参照表6)。 
「实施例4-12」 
本实施例4-12从第一组M1中采用了Nb。此外,从第二组M2中采用了Ge。Nb的原子组成比率([Nb]/([In]+[Nb]))为0.04,Ge的原子组成比率([Zn]/([In]+[Zn])为0.03。所制成的溅射靶的相对密度为95%。另外,平均粒径为3.1μm(参照表6)。 
然后,与所述实施例4-8相同地测定了电阻值。其结果是,透明电极的电阻率为435μΩ·cm(参照表6)。 
在玻璃上以玻璃/Al/透明电极的顺序层叠的情况下,与Al的接触电阻为32.7Ω。另外,在玻璃上以玻璃/透明电极/Al的顺序层叠的情况下,为35.5Ω(参照表6)。 
「实施例4-13」 
本实施例4-13从第一组M1中采用了Nb。此外,从第二组M2中采用了Sn。Nb的原子组成比率([Nb]/([In]+[Nb]))为0.04,Sn的原子组成比率([Sn]/([In]+[Sn])为0.05。所制成的溅射靶的相对密度为96%。另外,平均粒径为3.5μm(参照表6)。 
然后,与所述实施例4-8相同地测定了电阻值。其结果是,透明电 极的电阻率为386μΩ·cm(参照表6)。 
在玻璃上以玻璃/Al/透明电极的顺序层叠的情况下,与Al的接触电阻为31.5Ω。另外,在玻璃上以玻璃/透明电极/Al的顺序层叠的情况下,为34.6Ω(参照表6)。 
「实施例4-14」 
本实施例4-14从第一组M1中采用了Ce。此外,未使用第二组M2中的金属。Ce的原子组成比率([Ce]/([In]+[Ce]))为0.03。所制成的溅射靶的相对密度为96%。另外,平均粒径为2.3μm(参照表6)。 
然后,与所述实施例4-8相同地测定了电阻值。其结果是,透明电极的电阻率为493μΩ·cm(参照表6)。 
在玻璃上以玻璃/Al/透明电极的顺序层叠的情况下,与Al的接触电阻为35.3Ω。另外,在玻璃上以玻璃/透明电极/Al的顺序层叠的情况下,为38.3Ω(参照表6)。 
「实施例4-15」 
本实施例4-15从第一组M1中采用了Ce。此外,从第二组M2中采用了Sn。Ce的原子组成比率([Ce]/([In]+[Ce]))为0.05,Sn原子组成比率([Sn]/([In]+[Sn])为0.05。所制成的溅射靶的相对密度为97%。另外,平均粒径为2.8μm(参照表6)。 
然后,与所述实施例4-8相同地测定了电阻值。其结果是,透明电极的电阻率为387μΩ·cm(参照表6)。 
在玻璃上以玻璃/Al/透明电极的顺序层叠的情况下,与Al的接触电阻为33.2Ω。另外,在玻璃上以玻璃/透明电极/Al的顺序层叠的情况下,为36.4Ω(参照表6)。 
「实施例4-16」 
本实施例4-16从第一组M1中采用了Ho(钬)。此外,未使用第二组M2中的金属。Ho的原子组成比率([Ho]/([In]+[Ho]))为0.03。所制成的溅射靶的相对密度为95%。另外,平均粒径为3.6μm(参照表6)。 
然后,与所述实施例4-8相同地测定了电阻值。其结果是,透明电极的电阻率为425μΩ·cm(参照表6)。 
在玻璃上以玻璃/Al/透明电极的顺序层叠的情况下,与Al的接触电 阻为42.0Ω。另外,在玻璃上以玻璃/透明电极/Al的顺序层叠的情况下,为43.0Ω(参照表6)。 
「实施例4-17」 
本实施例4-17从第一组M1中采用了Ho(钬)。此外,从第二组M2中采用了Zn。Ho的原子组成比率([Ho]/([In]+[Ho]))为0.04,Zn的原子组成比率([Zn]/([In]+[Zn)为0.10。所制成的溅射靶的相对密度为96%。另外,平均粒径为2.5μm(参照表6)。 
然后,与所述实施例4-8相同地测定了电阻值。其结果是,透明电极的电阻率为463μΩ·cm(参照表6)。 
在玻璃上以玻璃/Al/透明电极的顺序层叠的情况下,与Al的接触电阻为42.3Ω。另外,在玻璃上以玻璃/透明电极/Al的顺序层叠的情况下,为43.5Ω(参照表6)。 
「实施例4-18」 
本实施例4-18从第一组M1中采用了Er(铒)。此外,未使用第二组M2中的金属。Er的原子组成比率([Er]/([In]+[Er]))为0.04。所制成的溅射靶的相对密度为95%。另外,平均粒径为3.7μm(参照表6)。 
然后,与所述实施例4-8相同地测定了电阻值。其结果是,透明电极的电阻率为487μΩ·cm(参照表6)。 
在玻璃上以玻璃/Al/透明电极的顺序层叠的情况下,与Al的接触电阻为39.9Ω。另外,在玻璃上以玻璃/透明电极/Al的顺序层叠的情况下,为43.8Ω(参照表6)。 
「实施例4-19」 
本实施例4-19从第一组Ml中采用了Fe。此外,未使用第二组M2中的金属。Fe的原子组成比率([Fe/([In]+[Fe]))为0.04。所制成的溅射靶的相对密度为95%。另外,平均粒径为4.3μm(参照表6)。 
然后,与所述实施例4-8相同地测定了电阻值。其结果是,透明电极的电阻率为456μΩ·cm(参照表6)。 
在玻璃上以玻璃/Al/透明电极的顺序层叠的情况下,与Al的接触电阻为28.4Ω。另外,在玻璃上以玻璃/透明电极/Al的顺序层叠的情况下,为34.2Ω(参照表6)。 
「实施例4-20」 
本实施例4-20从第一组M1中采用了Fe(钬)。此外,从第二组M2中采用了Zn。Fe的原子组成比率([Fe]/([In]+[Fe]))为0.05,Zn的原子组成比率([Zn]/([In]+[Zn])为0.10。所制成的溅射靶的相对密度为95%。另外,平均粒径为4.2μm(参照表6)。 
然后,与所述实施例4-8相同地测定了电阻值。其结果是,透明电极的电阻率为450μΩ·cm(参照表6)。 
在玻璃上以玻璃/Al/透明电极的顺序层叠的情况下,与Al的接触电阻为29.6Ω。另外,在玻璃上以玻璃/透明电极/Al的顺序层叠的情况下,为35.4Ω(参照表6)。 
「实施例4-21」 
本实施例4-21从第一组M1中采用了Pd(钯)。此外,未使用第二组M2中的金属。Pd的原子组成比率([Pd]/([In]+[Pd]))为0.03。所制成的溅射靶的相对密度为96%。另外,平均粒径为4.1μm(参照表6)。 
然后,与所述实施例4-8相同地测定了电阻值。其结果是,透明电极的电阻率为564μΩ·cm(参照表6)。 
在玻璃上以玻璃/Al/透明电极的顺序层叠的情况下,与Al的接触电阻为37.6Ω。另外,在玻璃上以玻璃/透明电极/Al的顺序层叠的情况下,为47.6Ω(参照表6)。 
「实施例4-22」 
本实施例4-22从第一组M1中采用了Pt(铂)。此外,未使用第二组M2中的金属。Pt的原子组成比率([Pt]/([In]+[Pt]))为0.03。所制成的溅射靶的相对密度为95%。另外,平均粒径为4.2μm(参照表6)。 
然后,与所述实施例4-8相同地测定了电阻值。其结果是,透明电极的电阻率为657μΩ·cm(参照表6)。 
在玻璃上以玻璃/Al/透明电极的顺序层叠的情况下,与Al的接触电阻为23.7Ω。另外,在玻璃上以玻璃/透明电极/Al的顺序层叠的情况下,为26.8Ω(参照表6)。 
「实施例4-23」 
本实施例4-23从第一组M1中采用了La(镧)。此外,从第二组M2 中采用了Zn。La的原子组成比率([La]/([In]+[La]))为0.10,Zn的原子组成比率([Zn]/([In]+[Zn])为0.18。所制成的溅射靶的相对密度为98%。另外,平均粒径为2.2μm(参照表6)。 
然后,与所述实施例4-8相同地测定了电阻值。其结果是,透明电极的电阻率为620μΩ·cm(参照表6)。 
在玻璃上以玻璃/Al/透明电极的顺序层叠的情况下,与Al的接触电阻为23.0Ω。另外,在玻璃上以玻璃/透明电极/Al的顺序层叠的情况下,为39.3Ω(参照表6)。 
F.变形 
·所述的例子中,虽然给出了仅利用了第一组M1中的W、Mo、Ni、Nd、Fe、Pt、Pd、镧系元素的任意一种的情况的例子,然而即使利用两种以上,当然也可以起到相同的作用·效果。 
·所述的例子中,虽然给出了仅利用了第二组M2中的Sn、Zn、Ge、Ga的任意一种的情况的例子,然而即使利用两种以上,当然也可以起到相同的作用·效果。 

Claims (34)

1.一种薄膜晶体管型基板,是具备透明基板、设于所述透明基板上的Al或Al合金构成的源电极、设于所述透明基板上的Al或Al合金构成的漏电极、设于所述透明基板上的透明像素电极的薄膜晶体管型基板,其特征是,
所述透明像素电极是作为主成分含有氧化铟,另外还含有选自氧化钨、氧化钼及氧化铌中的一种或两种以上的氧化物的透明导电膜,所述透明像素电极与所述源电极或所述漏电极直接电连接。
2.一种薄膜晶体管型液晶显示装置,是具有:具备透明基板、设于所述透明基板上的Al或Al合金构成的源电极、设于所述透明基板上的Al或Al合金构成的漏电极、设于所述透明基板上的透明像素电极的薄膜晶体管型基板;设置了多种颜色的着色图案的滤色片基板;由所述薄膜晶体管型基板和所述滤色片基板夹持的液晶层的薄膜晶体管型液晶显示装置,其特征是,
所述透明像素电极是作为主成分含有氧化铟,还含有选自氧化钨、氧化钼及氧化铌中的一种或两种以上的氧化物的透明导电膜,所述透明像素电极与所述源电极或所述漏电极直接电连接。
3.一种薄膜晶体管型基板的制造方法,是制造权利要求1中所述的薄膜晶体管型基板的方法,其特征是,包括:
在所述透明基板上堆积所述透明导电膜的步骤、
通过使用酸性的蚀刻剂蚀刻所述堆积了的所述透明导电膜来形成所述透明像素电极的步骤。
4.根据权利要求3所述的薄膜晶体管型基板的制造方法,其特征是,
酸性的所述蚀刻剂含有草酸、由磷酸·醋酸·硝酸构成的混合酸或硝酸亚铈铵的任意一种或两种以上。
5.一种透明导电玻璃基板,其特征是,具有:
玻璃基板;
设于所述玻璃基板上,以氧化铟为主成分,由选自由W、Mo、Nb构 成的第一金属组M1中的一种或两种以上的金属的氧化物、选自由镧系金属构成的第二金属组M2中的一种或两种以上的金属的氧化物构成的透明导电膜;
设于所述玻璃基板上的以Al或Ag为主成分的金属薄膜,所述透明导电膜与以所述Al或Ag作为主要成分的金属薄膜直接电连接。
6.根据权利要求5所述的透明导电玻璃基板,其特征是,
作为选自由W、Mo、Nb构成的所述第一金属组M1中的一种或两种以上的金属氧化物的相对于氧化铟的组成的[M1]/([M1]+[In])的值为0.005~0.2,
作为选自由镧系金属构成的所述第二金属组M2中的一种或两种以上的金属的氧化物的相对于氧化铟的组成的[M2]/([M2]+[In])的值为0.005~0.2,这里,所述[M1]表示选自所述第一金属组中的一种或两种以上的金属的原子的数目,所述[M2]表示选自所述第二金属组中的一种或两种以上的金属的原子的数目。
7.根据权利要求5或6所述的透明导电玻璃基板,其特征是,
选自由镧系金属构成的所述第二金属组M2中的金属的氧化物是La、Ce、Ho、Er中的任意一种以上的金属的氧化物。
8.一种透明导电玻璃基板,其特征是,具有:
玻璃基板;
设于所述玻璃基板上,以氧化铟为主成分,由选自由W、Mo、Nb构成的第一金属组M1中的一种或两种以上的金属的氧化物、选自由镧系金属构成的第二金属组M2中的一种或两种以上的金属的氧化物、选自由Zn、Sn、Zr、Ga、Ge构成的第三金属组M3中的一种或两种以上的金属的氧化物构成的透明导电膜;
设于所述玻璃基板上的以Al或Ag为主成分的金属薄膜,所述透明导电膜与以所述Al或Ag作为主要成分的金属薄膜直接电连接。
9.根据权利要求8所述的透明导电玻璃基板,其特征是,
作为选自由W、Mo、Nb构成的所述第一金属组M1中的一种或两种以上的金属氧化物的相对于氧化铟的组成的[M1]/([M1]+[In])的值为0.005~0.2, 
作为选自由镧系金属构成的所述第二金属组M2中的一种或两种以上的金属的氧化物的相对于氧化铟的组成的[M2]/([M2]+[In])的值为0.005~0.2,
作为选自由Zn、Sn、Zr、Ga、Ge构成的所述第三金属组中的一种或两种以上的金属的氧化物的相对于氧化铟的组成的[M3]/([M3]+[In])的值为0.005~0.2,这里,所述[M1]表示选自所述第一金属组中的一种或两种以上的金属的原子的数目,所述[M2]表示选自所述第二金属组中的一种或两种以上的金属的原子的数目,所述[M3]表示选自所述第三金属组中的一种或两种以上的金属的原子的数目,所述[In]表示铟原子的数目。
10.根据权利要求8或9所述的透明导电玻璃基板,其特征是,
选自由镧系金属构成的所述第二金属组M2中的金属的氧化物是La、Ce、Ho、Er中的任意一种以上的金属的氧化物。
11.一种TFT基板,是具备:透明基板;设于所述透明基板上的以Al为主成分的栅电极;设于所述透明基板上的源电极;设于所述透明基板上的漏电极;设于所述透明基板上的硅层;设于所述透明基板上的透明电极的液晶显示装置用TFT基板,其特征是,
所述透明电极是含有氧化铟、选自由W、Mo、Nb构成的第一组M1中的一种或两种以上的金属的氧化物的导电性氧化物,该所述透明电极与选自所述以Al为主成分的栅电极、所述源电极及所述漏电极中的至少一个电极直接接合。
12.根据权利要求11所述的TFT基板,其特征是,
作为所述导电性氧化物中的相对于铟的选自所述第一组M1中的金属的氧化物的原子组成比率的[M1]/([In]+[M1])处于0.005~0.2的范围,这里,所述式中的[M1]表示选自第一组M1中的一种或两种以上的金属的原子的数目,另外,所述式中的[In]表示铟的原子的数目。
13.根据权利要求11或12所述的TFT基板,其特征是,
所述导电性氧化物除了氧化铟以外,还含有选自由锡、锌、锗、镓构成的第二组M2中的一种或两种以上的金属的氧化物。
14.根据权利要求13所述的TFT基板,其特征是,
作为所述导电性氧化物中的相对于铟的选自所述第二组M2中的金属 的氧化物的原子组成比率的[M2]/([In]+[M2])处于0.01~0.3的范围,这里,所述式中的[M2]表示选自第二组M2中的一种或两种以上的金属,即,锡、锌、锗、镓的任意一种或两种以上的原子的数目,另外,所述式中的[In]表示铟的原子的数目。
15.一种液晶显示装置,是具备了TFT基板、液晶的液晶显示装置,其特征是,
所述TFT基板具备:
透明基板;
设于所述透明基板上的以Al为主成分的栅电极;
设于所述透明基板上的源电极;
设于所述透明基板上的漏电极;
设于所述透明基板上的硅层;
设于所述透明基板上而驱动所述液晶的像素电极;
保护所述栅电极、所述源电极及所述漏电极的透明电极,
所述像素电极或透明电极是含有氧化铟、选自由W、Mo、Nb构成的第一组M1中的一种或两种以上的金属的氧化物的导电性氧化物,该所述像素电极或透明电极与选自所述以Al为主成分的栅电极、所述源电极及所述漏电极中的至少一个电极直接接合。
16.根据权利要求15所述的液晶显示装置,其特征是,
作为所述导电性氧化物中的相对于铟的选自所述第一组M1中的金属的氧化物的原子组成比率的[M1]/([In]+[M1])处于0.005~0.2的范围,这里,所述式中的[M1]表示选自第一组M1中的一种或两种以上的金属的原子的数目,另外,所述式中的[In]表示铟的原子的数目。
17.根据权利要求15或16所述的液晶显示装置,其特征是,
所述导电性氧化物除了氧化铟以外,还含有选自由锡、锌、锗、镓构成的第二组M2中的一种或两种以上的金属的氧化物。
18.根据权利要求17所述的液晶显示装置,其特征是,
作为所述导电性氧化物中的相对于铟的选自所述第二组M2中的金属的氧化物的原子组成比率的[M2]/([In]+[M2])处于0.01~0.3的范围,这里,所述式中的[M2]表示选自第二组M2中的一种或两种以上的金属, 即,锡、锌、锗、镓的任意一种或两种以上的原子的数目,另外,所述式中的[In]表示铟的原子的数目。
19.一种像素电极,是在具备:透明基板;设于所述透明基板上的以Al为主成分的栅电极;设于所述透明基板上的源电极;设于所述透明基板上的漏电极;设于所述透明基板上的硅层;设于所述透明基板上的像素电极;保护所述栅电极、所述源电极及所述漏电极的透明电极的液晶显示装置用TFT基板中所用的驱动液晶的所述像素电极,其特征是,
是含有氧化铟、选自由W、Mo、Nb构成的第一组M1中的一种或两种以上的金属的氧化物的导电性氧化物,
另外,所述像素电极与选自所述以Al为主成分的栅电极、所述源电极及所述漏电极中的至少一个电极直接接合。
20.根据权利要求19所述的像素电极,其特征是,
作为所述导电性氧化物中的相对于铟的选自所述第一组M1中的金属的氧化物的原子组成比率的[M1]/([In]+[M1])处于0.005~0.2的范围,这里,所述式中的[M1]表示选自第一组M1中的一种或两种以上的金属的原子的数目,另外,所述式中的[In]表示铟的原子的数目。
21.根据权利要求19或20所述的像素电极,其特征是,
所述导电性氧化物除了氧化铟以外,还含有选自由锡、锌、锗、镓构成的第二组M2中的一种或两种以上的金属的氧化物。
22.根据权利要求21所述的像素电极,其特征是,
作为所述导电性氧化物中的相对于铟的选自所述第二组M2中的金属的氧化物的原子组成比率的[M2]/([In]+[M2])处于0.01~0.3的范围,这里,所述式中的[M2]表示选自第二组M2中的一种或两种以上的金属,即锡、锌、锗、镓的任意一种或两种以上的原子的数目,另外,所述式中的[In]表示铟的原子的数目。
23.一种透明电极,是被用于具备:透明基板;设于所述透明基板上的以Al为主成分的栅电极;设于所述透明基板上的源电极;设于所述透明基板上的漏电极;设于所述透明基板上的硅层;设于所述透明基板上的像素电极;保护所述栅电极、所述源电极及所述漏电极的透明电极的液晶显示装置用TFT基板中的所述透明电极,其特征是, 
是含有氧化铟、选自由W、Mo、Nb构成的第一组M1中的一种或两种以上的金属的氧化物的导电性氧化物,
另外,所述透明电极与选自所述以Al为主成分的栅电极、所述源电极及所述漏电极中的至少一个电极直接接合。
24.根据权利要求23所述的透明电极,其特征是,
作为所述导电性氧化物中的相对于铟的选自所述第一组M1中的金属的氧化物的原子组成比率的[M1]/([In]+[M1])处于0.005~0.2的范围,这里,所述式中的[M1]表示选自第一组M1中的一种或两种以上的金属的原子的数目,另外,所述式中的[In]表示铟的原子的数目。
25.根据权利要求23或24所述的透明电极,其特征是,
所述导电性氧化物除了氧化铟以外,还含有选自由锡、锌、锗、镓构成的第二组M2中的一种或两种以上的金属的氧化物。
26.根据权利要求25所述的透明电极,其特征是,
作为所述导电性氧化物中的相对于铟的选自所述第二组M2中的金属的氧化物的原子组成比率的[M2]/([In]+[M2])处于0.01~0.3的范围,这里,所述式中的[M2]表示选自第二组M2中的一种或两种以上的金属的原子的数目,另外,所述式中的[In]表示铟的原子的数目。
27.一种TFT基板的制造方法,是制造权利要求11~14中任意一项所述的TFT基板的方法,其特征是,包括:
在所述透明基板上堆积所述导电性氧化物,形成所述导电性氧化物的薄膜的步骤;
通过用含有草酸的水溶液蚀刻所述所形成的所述导电性氧化物的薄膜,形成所述透明电极的步骤。
28.一种TFT基板的制造方法,是制造权利要求11~14中任意一项所述的TFT基板的方法,其特征是,包括:
在所述透明基板上堆积所述导电性氧化物,形成所述导电性氧化物的薄膜的步骤;
通过用含有磷酸·醋酸·硝酸的水溶液蚀刻所述所形成的所述导电性氧化物的薄膜,形成所述透明电极的步骤。
29.一种TFT基板的制造方法,是制造权利要求11~14中任意一项 所述的TFT基板的方法,其特征是,包括:
在所述透明基板上堆积所述导电性氧化物,形成所述导电性氧化物的薄膜的步骤;
通过用含有硝酸铈铵盐的水溶液蚀刻所述所形成的所述导电性氧化物的薄膜,形成所述透明电极的步骤。
30.一种权利要求11~14中任意一项所述的TFT基板,其特征是,所述镧系元素是选自Ce、Nd、Er、Ho中的一种或两种以上的镧系元素。
31.一种权利要求15~18中任意一项所述的液晶显示装置,其特征是,所述镧系元素是选自Ce、Nd、Er、Ho中的一种或两种以上的镧系元素。
32.一种权利要求19~22中任意一项所述的像素电极,其特征是,所述镧系元素是选自Ce、Nd、Er、Ho中的一种或两种以上的镧系元素。
33.一种权利要求23~26中任意一项所述的透明电极,其特征是,所述镧系元素是选自Ce、Nd、Er、Ho中的一种或两种以上的镧系元素。
34.一种权利要求27 ~29中任意一项所述的TFT基板的制造方法,其特征是,所述镧系元素是选自Ce、Nd、Er、Ho中的一种或两种以上的镧系元素。 
CN2005800045035A 2004-03-09 2005-03-02 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法 Expired - Fee Related CN1918672B (zh)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2004065324 2004-03-09
JP065324/2004 2004-03-09
JP070113/2004 2004-03-12
JP2004070113A JP2005258115A (ja) 2004-03-12 2004-03-12 薄膜トランジスタ型基板及び薄膜トランジスタ型液晶表示装置及び薄膜トランジスタ型基板の製造方法
JP2004130702A JP2005317579A (ja) 2004-04-27 2004-04-27 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置
JP130702/2004 2004-04-27
JP132621/2004 2004-04-28
JP2004132621A JP4548651B2 (ja) 2004-04-28 2004-04-28 スパッタリングターゲット及び透明導電膜及び透明導電ガラス基板
JP272951/2004 2004-09-21
JP2004272951A JP4660667B2 (ja) 2004-03-09 2004-09-21 Tft基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びtft基板の製造方法
PCT/JP2005/003489 WO2005086180A1 (ja) 2004-03-09 2005-03-02 薄膜トランジスタ及び薄膜トランジスタ基板及びこれらの製造方法及びこれらを用いた液晶表示装置及び関連する装置及び方法、並びに、スパッタリングターゲット及びこれを用いて成膜した透明導電膜及び透明電極及び関連する装置及び方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2012103401052A Division CN103121799A (zh) 2004-03-09 2005-03-02 溅射靶、透明导电膜、薄膜晶体管、薄膜晶体管基板及其制造方法及液晶显示装置

Publications (2)

Publication Number Publication Date
CN1918672A CN1918672A (zh) 2007-02-21
CN1918672B true CN1918672B (zh) 2012-10-03

Family

ID=34923493

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2005800045035A Expired - Fee Related CN1918672B (zh) 2004-03-09 2005-03-02 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法
CN2012103401052A Pending CN103121799A (zh) 2004-03-09 2005-03-02 溅射靶、透明导电膜、薄膜晶体管、薄膜晶体管基板及其制造方法及液晶显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2012103401052A Pending CN103121799A (zh) 2004-03-09 2005-03-02 溅射靶、透明导电膜、薄膜晶体管、薄膜晶体管基板及其制造方法及液晶显示装置

Country Status (6)

Country Link
US (3) US8038857B2 (zh)
EP (1) EP1724790A4 (zh)
KR (1) KR101101456B1 (zh)
CN (2) CN1918672B (zh)
TW (2) TWI390732B (zh)
WO (1) WO2005086180A1 (zh)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999836B2 (en) 2005-05-13 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US20070071985A1 (en) * 2005-09-29 2007-03-29 Prabhat Kumar Sputtering target, low resistivity, transparent conductive film, method for producing such film and composition for use therein
WO2007058066A1 (ja) 2005-11-21 2007-05-24 Idemitsu Kosan Co., Ltd. 透明導電膜並びにそれを用いた基板、電子機器及び液晶表示装置
US8974918B2 (en) 2006-07-04 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US8062486B2 (en) * 2006-07-27 2011-11-22 Jx Nippon Mining & Metals Corporation Lithium-containing transition metal oxide target, process for producing the same and lithium ion thin film secondary battery
JP5328083B2 (ja) * 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
KR20090051170A (ko) * 2006-08-10 2009-05-21 이데미쓰 고산 가부시키가이샤 란타노이드 함유 산화물 타겟
US7452488B2 (en) 2006-10-31 2008-11-18 H.C. Starck Inc. Tin oxide-based sputtering target, low resistivity, transparent conductive film, method for producing such film and composition for use therein
JP5201566B2 (ja) * 2006-12-11 2013-06-05 豊田合成株式会社 化合物半導体発光素子及びその製造方法
KR100818287B1 (ko) * 2007-01-10 2008-03-31 삼성전자주식회사 폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막트랜지스터 및 그 제조방법
US7517783B2 (en) * 2007-02-13 2009-04-14 Micron Technology, Inc. Molybdenum-doped indium oxide structures and methods
US8333913B2 (en) 2007-03-20 2012-12-18 Idemitsu Kosan Co., Ltd. Sputtering target, oxide semiconductor film and semiconductor device
KR100865960B1 (ko) * 2007-04-03 2008-10-30 경희대학교 산학협력단 실리콘 슬러리를 이용한 전자 소자 및 그 제조방법
JP5522889B2 (ja) 2007-05-11 2014-06-18 出光興産株式会社 In−Ga−Zn−Sn系酸化物焼結体、及び物理成膜用ターゲット
TWI339757B (en) 2007-10-22 2011-04-01 Au Optronics Corp Display device and method of manufacturing the same
JPWO2009075281A1 (ja) * 2007-12-13 2011-04-28 出光興産株式会社 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
CN101911303B (zh) 2007-12-25 2013-03-27 出光兴产株式会社 氧化物半导体场效应晶体管及其制造方法
CN101960042B (zh) * 2008-02-29 2013-05-08 新日铁高新材料股份有限公司 金属系溅射靶材
JP5348132B2 (ja) * 2008-04-16 2013-11-20 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
US9666719B2 (en) * 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102159517B (zh) * 2008-09-19 2014-08-06 出光兴产株式会社 氧化物烧结体及溅射靶材
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP4969624B2 (ja) 2008-11-12 2012-07-04 株式会社神戸製鋼所 光情報記録媒体
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US9005487B2 (en) 2009-08-05 2015-04-14 Sumitomo Metal Mining Co., Ltd. Tablet for ion plating, production method therefor and transparent conductive film
JP2011084804A (ja) * 2009-09-18 2011-04-28 Kobelco Kaken:Kk 金属酸化物−金属複合スパッタリングターゲット
CN102640219A (zh) 2009-09-18 2012-08-15 株式会社神户制钢所 光信息记录介质用记录层、光信息记录介质及溅射靶
EP2495224B1 (en) * 2009-10-26 2014-12-24 JX Nippon Mining & Metals Corporation Indium oxide sintered body and indium oxide transparent conductive film
KR101895080B1 (ko) 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
CN105140101B (zh) 2009-11-28 2018-11-16 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
EP2509060A1 (en) * 2009-11-30 2012-10-10 Sharp Kabushiki Kaisha Active matrix substrate, production method, and display device
WO2011108346A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
WO2011115177A1 (ja) * 2010-03-19 2011-09-22 住友金属鉱山株式会社 透明導電膜
DE102010003555B4 (de) * 2010-03-31 2019-12-24 Globalfoundries Dresden Module One Llc & Co. Kg Aluminiumsicherungen in einem Halbleiterbauelement, das Metallgateelektrodenstrukturen aufweist
EP2447999A1 (en) * 2010-10-29 2012-05-02 Applied Materials, Inc. Method for depositing a thin film electrode and thin film stack
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
KR101880783B1 (ko) * 2011-02-04 2018-07-20 스미토모 긴조쿠 고잔 가부시키가이샤 산화물 소결체 및 그것을 가공한 태블렛
TWI420672B (zh) * 2011-06-13 2013-12-21 Au Optronics Corp 主動元件及具有此主動元件的電泳顯示器
JP2014145857A (ja) 2013-01-28 2014-08-14 Sony Corp 表示装置およびその製造方法、並びに電子機器
TWI508171B (zh) * 2013-02-05 2015-11-11 Ind Tech Res Inst 半導體元件結構及其製造方法
CN103400822A (zh) * 2013-08-01 2013-11-20 京东方科技集团股份有限公司 阵列基板及显示装置
CN103474439B (zh) * 2013-09-26 2016-08-24 合肥京东方光电科技有限公司 一种显示装置、阵列基板及其制作方法
KR102148851B1 (ko) * 2014-01-07 2020-08-27 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 아연과 주석을 포함하는 산화물의 에칭액 및 에칭방법
JP6119773B2 (ja) 2014-03-25 2017-04-26 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
CN104241394A (zh) 2014-08-29 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
WO2016052380A1 (ja) * 2014-09-30 2016-04-07 Jx金属株式会社 タングステンスパッタリングターゲット及びその製造方法
KR101816468B1 (ko) * 2014-10-22 2018-01-08 스미토모덴키고교가부시키가이샤 산화물 소결체 및 반도체 디바이스
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
CN106164016B (zh) 2015-02-13 2019-08-09 住友电气工业株式会社 氧化物烧结体及其制造方法、溅射靶和半导体器件
JP6409654B2 (ja) * 2015-03-30 2018-10-24 三菱マテリアル株式会社 スパッタリングターゲット材、その製造方法、及び光学機能膜
WO2016180448A1 (en) * 2015-05-08 2016-11-17 Applied Materials, Inc. Method of manufacturing a layer stack for display manufacturing and apparatus therefore
KR102109312B1 (ko) * 2015-05-08 2020-05-12 어플라이드 머티어리얼스, 인코포레이티드 수증기를 사용하여 디스플레이 제조를 위한 층을 제조하는 방법 및 그 장치
KR102436641B1 (ko) * 2015-10-23 2022-08-26 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
US9576984B1 (en) * 2016-01-14 2017-02-21 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
CN108064418A (zh) * 2016-12-27 2018-05-22 深圳市柔宇科技有限公司 阵列基板及阵列基板的制备方法
KR102370249B1 (ko) * 2017-06-05 2022-03-04 도판 인사츠 가부시키가이샤 반도체 장치, 표시 장치 및 스퍼터링 타깃
CN107464776B (zh) * 2017-08-30 2020-05-26 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
KR102556021B1 (ko) * 2017-10-13 2023-07-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
WO2019187269A1 (ja) * 2018-03-30 2019-10-03 三井金属鉱業株式会社 酸化物焼結体、スパッタリングターゲットおよび透明導電膜
CN111164233B (zh) * 2018-08-09 2022-04-05 捷客斯金属株式会社 氧化物溅射靶及其制造方法、以及使用该氧化物溅射靶形成的氧化物薄膜
TWI702457B (zh) * 2019-04-23 2020-08-21 元太科技工業股份有限公司 反射式主動元件陣列基板及其製作方法與反射式顯示裝置及其製作方法
CN114057470A (zh) * 2020-07-31 2022-02-18 广州市尤特新材料有限公司 掺杂钼的氧化铟靶材制备方法和掺杂钼的氧化铟靶材
KR102646917B1 (ko) * 2021-09-16 2024-03-13 엘티메탈 주식회사 몰리브덴 산화물계 소결체, 상기 소결체를 이용한 박막, 상기 박막을 포함하는 박막트랜지스터 및 디스플레이 장치
CN114591070B (zh) * 2022-01-11 2023-04-04 先导薄膜材料有限公司 一种高纯度的Mo掺杂ITO靶材的制备方法
CN114695529A (zh) * 2022-03-16 2022-07-01 Tcl华星光电技术有限公司 Tft基板及其制作方法、液晶显示面板和oled显示面板
CN115181944A (zh) * 2022-06-28 2022-10-14 北京航空航天大学 金属掺杂含氟氧化铝基靶材、透明高亲水薄膜及制备方法
CN115312546A (zh) * 2022-10-10 2022-11-08 广州华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
WO2024134395A1 (en) * 2022-12-22 2024-06-27 Chairman, Defence Research And Development Organization Thin film for developing an array-like pattern and process for its preparation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1461819A (zh) * 2002-05-30 2003-12-17 住友金属矿山株式会社 透明导电薄膜用靶、透明导电薄膜及其制造方法、显示器用电极材料、有机电致发光元件和太阳能电池

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59204625A (ja) 1983-05-06 1984-11-20 Daicel Chem Ind Ltd 透明導電性フイルムの製造方法
JP2644743B2 (ja) 1987-01-28 1997-08-25 株式会社日立製作所 液晶表示装置の製造方法
JP2714606B2 (ja) 1988-05-16 1998-02-16 日本電信電話株式会社 配線層及びその製法
JP3128124B2 (ja) * 1989-06-13 2001-01-29 東ソー株式会社 導電性金属酸化物焼結体及びその用途
JPH04253342A (ja) 1991-01-29 1992-09-09 Oki Electric Ind Co Ltd 薄膜トランジスタアレイ基板
JP3071851B2 (ja) * 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JPH04305627A (ja) 1991-04-03 1992-10-28 Sharp Corp アクティブマトリクス基板の製造方法
JP2695605B2 (ja) 1992-12-15 1998-01-14 出光興産株式会社 ターゲットおよびその製造方法
JPH06187832A (ja) 1992-12-15 1994-07-08 Idemitsu Kosan Co Ltd 透明導電膜の製造方法
DE69328197T2 (de) * 1992-12-15 2000-08-17 Idemitsu Kosan Co. Ltd., Tokio/Tokyo Transparente, leitende schicht, transparentes, leitendes basismaterial und leitendes material
JPH06188265A (ja) * 1992-12-22 1994-07-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JPH0754133A (ja) 1993-08-12 1995-02-28 Sumitomo Metal Mining Co Ltd スパッタリング用itoターゲット
JPH07258826A (ja) * 1994-03-18 1995-10-09 Fujitsu Ltd 薄膜半導体装置の製造方法
JPH07301705A (ja) 1994-05-10 1995-11-14 Kobe Steel Ltd Al合金薄膜およびAl合金薄膜形成用スパッタリングターゲット
JPH0818058A (ja) 1994-06-27 1996-01-19 Furontetsuku:Kk 薄膜トランジスタアレイおよび液晶表示装置
JP2985763B2 (ja) 1995-03-22 1999-12-06 凸版印刷株式会社 多層導電膜、並びにこれを用いた透明電極板および液晶表示装置
US5667853A (en) * 1995-03-22 1997-09-16 Toppan Printing Co., Ltd. Multilayered conductive film, and transparent electrode substrate and liquid crystal device using the same
JP3447163B2 (ja) * 1995-11-30 2003-09-16 出光興産株式会社 透明導電積層体
KR100312548B1 (ko) * 1995-10-12 2001-12-28 니시무로 타이죠 배선막,배선막형성용스퍼터타겟및이를이용한전자부품
JP3349356B2 (ja) 1996-08-21 2002-11-25 シャープ株式会社 薄膜トランジスタおよびその製造方法
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JP3530362B2 (ja) * 1996-12-19 2004-05-24 三洋電機株式会社 自発光型画像表示装置
US6042752A (en) * 1997-02-21 2000-03-28 Asahi Glass Company Ltd. Transparent conductive film, sputtering target and transparent conductive film-bonded substrate
KR100265571B1 (ko) * 1997-12-03 2000-09-15 김영환 액정 표시 장치
JP3623353B2 (ja) 1997-12-22 2005-02-23 コニカミノルタビジネステクノロジーズ株式会社 画像形成装置
TW409261B (en) * 1998-01-13 2000-10-21 Toppan Printing Co Ltd A electrode plate with transmission-type or reflection-type multilayer electroconductive film, and the process for producing the electrode plate
JPH11253976A (ja) 1998-03-10 1999-09-21 Toyo Kankyo Gijutsu Kenkyusho:Kk 有機物の処理方法、及び同装置
JPH11258625A (ja) 1998-03-12 1999-09-24 Toshiba Corp 表示装置用アレイ基板及びその製造方法
JP3840791B2 (ja) * 1998-03-16 2006-11-01 カシオ計算機株式会社 金属膜を有する基板及びその製造方法
JPH11264995A (ja) 1998-03-17 1999-09-28 Idemitsu Kosan Co Ltd 液晶表示装置の製造方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP2000072526A (ja) 1998-09-04 2000-03-07 Idemitsu Kosan Co Ltd 透明導電膜用ターゲットおよび透明導電ガラスならびに透明導電フィルム
JP3955156B2 (ja) * 1998-08-31 2007-08-08 エルジー フィリップス エルシーディー カンパニー リミテッド 電子機器用構成基板と電子機器
EP1033355A4 (en) * 1998-08-31 2010-12-01 Idemitsu Kosan Co TARGET FOR TRANSPARENT ELECTRICALLY CONDUCTIVE LAYER, TRANSPARENT ELECTRICALLY CONDUCTIVE MATERIAL, TRANSPARENT ELECTRICALLY CONDUCTIVE GLASS AND TRANSPARENT ELECTRICALLY CONDUCTIVE LAYER
JP2001043977A (ja) * 1999-05-27 2001-02-16 Tdk Corp 発光ダイオード
JP4577924B2 (ja) * 1999-06-29 2010-11-10 三井金属鉱業株式会社 酸化亜鉛を含有するスパッタリングターゲットの製造方法
AU1609501A (en) * 1999-11-24 2001-06-04 Honeywell International, Inc. Physical vapor deposition targets, conductive integrated circuit metal alloy interconnections, electroplating anodes, and metal alloys for use as a conductive interconnection in an integrated circuit
EP1233082B1 (en) * 1999-11-25 2009-01-07 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive oxide, and method for preparing sputtering target
CN1362936A (zh) * 2000-02-04 2002-08-07 大塚化学株式会社 铟锌氧化物基六万晶层状化合物
JP3785900B2 (ja) 2000-04-28 2006-06-14 株式会社日立製作所 液晶表示装置とその製造方法
DE10124986B4 (de) 2000-05-25 2005-03-10 Lg Philips Lcd Co Flüssigkristall-Anzeigevorrichtung und Herstellungsverfahren dafür
JP2002170431A (ja) * 2000-11-29 2002-06-14 Idemitsu Kosan Co Ltd 電極基板およびその製造方法
JP3780932B2 (ja) 2000-12-28 2006-05-31 住友金属鉱山株式会社 透明導電性薄膜作製用焼結体ターゲットおよびその製造方法
JP4424889B2 (ja) * 2001-06-26 2010-03-03 三井金属鉱業株式会社 高抵抗透明導電膜用スパッタリングターゲット及び高抵抗透明導電膜の製造方法
JP2003017706A (ja) 2001-07-02 2003-01-17 Idemitsu Kosan Co Ltd Tft基板、それを用いた液晶表示装置及びその製造方法
CN1283831C (zh) * 2001-07-17 2006-11-08 出光兴产株式会社 溅射靶和透明导电膜
WO2003014409A1 (fr) * 2001-08-02 2003-02-20 Idemitsu Kosan Co., Ltd. Cible de pulverisation, film conducteur transparent et leur procede de fabrication
JP3918721B2 (ja) * 2002-03-27 2007-05-23 住友金属鉱山株式会社 透明導電性薄膜、その製造方法と製造用焼結体ターゲット、及び有機エレクトロルミネッセンス素子とその製造方法
KR100505536B1 (ko) * 2002-03-27 2005-08-04 스미토모 긴조쿠 고잔 가부시키가이샤 투명한 도전성 박막, 그것의 제조방법, 그것의 제조를위한 소결 타겟, 디스플레이 패널용의 투명한 전기전도성기재, 및 유기 전기루미네선스 디바이스
KR100519368B1 (ko) * 2002-03-29 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP4241003B2 (ja) 2002-11-07 2009-03-18 出光興産株式会社 有機電界発光素子用電極基板および有機el発光装置
KR101002537B1 (ko) * 2002-08-02 2010-12-17 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 소결체, 이들을 사용하여 제조한 도전막,유기 el 소자, 및 이것에 사용하는 기판
JP4428502B2 (ja) 2002-10-23 2010-03-10 出光興産株式会社 有機電界発光素子用電極基板およびその製造方法並びに有機el発光装置
JP4308497B2 (ja) 2002-10-16 2009-08-05 出光興産株式会社 有機電界発光装置用電極基板および有機電界発光装置およびその装置の製造方法
JP2004119272A (ja) 2002-09-27 2004-04-15 Idemitsu Kosan Co Ltd 有機el素子及びそれに用いる基板
JP4448648B2 (ja) 2002-08-02 2010-04-14 出光興産株式会社 スパッタリングターゲット及び焼結体それらを利用して製造した導電膜。

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1461819A (zh) * 2002-05-30 2003-12-17 住友金属矿山株式会社 透明导电薄膜用靶、透明导电薄膜及其制造方法、显示器用电极材料、有机电致发光元件和太阳能电池

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2001-311954A 2001.11.09

Also Published As

Publication number Publication date
US8507111B2 (en) 2013-08-13
EP1724790A1 (en) 2006-11-22
US8773628B2 (en) 2014-07-08
KR101101456B1 (ko) 2012-01-03
US8038857B2 (en) 2011-10-18
EP1724790A4 (en) 2008-10-01
CN103121799A (zh) 2013-05-29
WO2005086180A1 (ja) 2005-09-15
US20110310322A1 (en) 2011-12-22
KR20070018032A (ko) 2007-02-13
US20070170434A1 (en) 2007-07-26
TWI419337B (zh) 2013-12-11
TW200601567A (en) 2006-01-01
CN1918672A (zh) 2007-02-21
TWI390732B (zh) 2013-03-21
TW201216477A (en) 2012-04-16
US20110311828A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
CN1918672B (zh) 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法
CN101253447B (zh) 薄膜晶体管基板及显示器件
CN101918888B (zh) 显示装置、其制造方法及溅射靶
CN103000628B (zh) 显示装置、阵列基板及其制作方法
CN102473730B (zh) 布线构造及其制造方法、以及具备布线构造的显示装置
CN101880859B (zh) 溅射标靶
CN102741449B (zh) 显示装置用Al合金膜
TWI395333B (zh) An aluminum alloy film for a display device, a display device, and a sputtering target
CN101099188B (zh) Tft基板及其制造方法、以及具备a1配线的透明导电膜层叠基板及其制造方法、以及具备a1配线的透明导电膜层叠电路基板及其制造方法、以及氧化物透明导电膜材料
JP5255039B2 (ja) 酸化インジウム錫スパッタリングターゲット及びこれを利用して作製される透明伝導膜
JP4548651B2 (ja) スパッタリングターゲット及び透明導電膜及び透明導電ガラス基板
CN103403214B (zh) 显示装置或半导体装置用Al合金膜、具备Al合金膜的显示装置或半导体装置、以及溅射靶
CN103782374A (zh) 显示装置用配线结构
JP5357515B2 (ja) 表示装置用Al合金膜、表示装置およびスパッタリングターゲット
JP4660667B2 (ja) Tft基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びtft基板の製造方法
JP5436343B2 (ja) スパッタリングターゲット及び透明導電膜及び透明導電ガラス基板
JP5368717B2 (ja) 表示装置およびこれに用いるCu合金膜
JP2015212420A (ja) 表示装置もしくは半導体装置用Al合金膜
KR20200054871A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20120114133A (ko) 산화인듐주석 스퍼터링 타겟 및 이를 이용한 상전이형 투명전도막 제조방법
JP2006196616A (ja) 酸化物透明導電膜材料及びAl配線を備えた透明導電膜積層回路基板及びその製造方法。

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20190302

CF01 Termination of patent right due to non-payment of annual fee