TWI652822B - 氧化物半導體膜及其形成方法 - Google Patents

氧化物半導體膜及其形成方法 Download PDF

Info

Publication number
TWI652822B
TWI652822B TW103119064A TW103119064A TWI652822B TW I652822 B TWI652822 B TW I652822B TW 103119064 A TW103119064 A TW 103119064A TW 103119064 A TW103119064 A TW 103119064A TW I652822 B TWI652822 B TW I652822B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor film
transistor
film
less
Prior art date
Application number
TW103119064A
Other languages
English (en)
Other versions
TW201507162A (zh
Inventor
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201507162A publication Critical patent/TW201507162A/zh
Application granted granted Critical
Publication of TWI652822B publication Critical patent/TWI652822B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • C01G15/006—Compounds containing, besides gallium, indium, or thallium, two or more other elements, with the exception of oxygen or hydrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/77—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by unit-cell parameters, atom positions or structure diagrams
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/78—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by stacking-plane distances or stacking sequences
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/20—Particle morphology extending in two dimensions, e.g. plate-like
    • C01P2004/24—Nanoplates, i.e. plate-like particles with a thickness from 1-100 nanometer
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/10—Solid density

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本發明的一個方式的目的之一是提供一種結晶氧化物半導體膜。本發明的一個方式是一種氧化物半導體膜的製造方法，包括如下步驟：藉由使離子碰撞到包含結晶In-Ga-Zn氧化物的靶材，使依次層疊有包含鎵原子、鋅原子及氧原子的第一層、包含銦原子及氧原子的第二層以及包含鎵原子、鋅原子及氧原子的第三層的平板狀的結晶In-Ga-Zn氧化物剝離；以及使平板狀的In-Ga-Zn氧化物在保持結晶性的狀態下不規則地沉積在基板上。

Description

氧化物半導體膜及其形成方法
本發明係關於物體、方法或製造方法。或者，本發明係關於程式(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。尤其是，本發明係關於：例如半導體膜、半導體裝置、顯示裝置、液晶顯示裝置、發光裝置；半導體膜、半導體裝置、顯示裝置、液晶顯示裝置、發光裝置的製造方法；半導體裝置、顯示裝置、液晶顯示裝置、發光裝置的驅動方法。
注意，在本說明書中半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、顯示裝置、記憶體裝置、半導體電路以及電子裝置等有時包括在半導體裝置中，有時包括半導體裝置。
使用形成在具有絕緣表面的基板上的半導體膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路或顯示裝置等的半導體裝置。作為可用於電晶體的半導體膜，已知矽膜。
關於用於電晶體的半導體膜的矽膜，根據用途分別使用非晶矽膜或多晶矽膜。例如，當用於構成大型顯示裝置的電晶體時，較佳為使用已有在大面積基板上進行成膜的技術的非晶矽膜。另一方面，當用於構成一起形成有驅動電路的高功能的顯示裝置的電晶體時，較佳為使用能夠製造具有高場效移動率的電晶體的多晶矽膜。作為形成多晶矽膜的方法，已知藉由對非晶矽膜進行高溫下的加熱處理或進行雷射處理形成的方法。
近年來氧化物半導體膜受到關注。例如，公開了一種使用非晶In-Ga-Zn氧化物膜的電晶體(參照專利文獻1)。氧化物半導體膜可以利用濺射法等形成，所以可以用於構成大型的顯示裝置的電晶體的半導體膜。另外，使用氧化物半導體膜的電晶體具有高場效移動率，因而可以實現一起形成有驅動電路的高功能的顯示裝置。另外，因為可以改良使用非晶矽膜的電晶體的生產設備的一部分而利用，所以在可以抑制設備投資的方面上也優勢。
1985年，報告了結晶In-Ga-Zn氧化物的合成(參照非專利文獻1)。此外，報告了In-Ga-Zn氧化物具有同系結構並被記為InGaO3(ZnO)m(m是自然數)的組成式(參照非專利文獻2)。
此外，報告了具有與使用非晶In-Ga-Zn氧化物膜的電晶體相比較優良的電特性及可靠性的使用結晶In-Ga-Zn氧化物膜的電晶體(參照非專利文獻3)。在此，報告了不能明確地確認CAAC(C-Axis Aligned Crystal)In- Ga-Zn氧化物膜的晶界。
[專利文獻1]日本專利申請公開第2006-165528號公報
[非專利文獻1]N. Kimizuka, and T. Mohri: J.Solid State Chem. 60 (1985) 382-384.
[非專利文獻2]N. Kimizuka, M. Isobe, and M. Nakamura: J. Solid State Chem. 116 (1995) 170.
[非專利文獻3]S. Yamazaki, J. Koyama, Y. Yamamoto, and K. Okamoto: SID 2012 DIGEST 183-186.
本發明的一個方式的目的之一是提供一種結晶氧化物半導體膜。或者，本發明的一個方式的目的之一是提供一種結晶氧化物半導體膜的製造方法。
本發明的一個方式的目的之一是提供一種能夠形成上述氧化物半導體膜的濺射靶材。
本發明的一個方式的目的之一是提供一種上述濺射靶材的使用方法。
本發明的一個方式的目的之一是提供一種使用氧化物半導體膜且具有穩定的電特性的電晶體。
本發明的一個方式的目的之一是提供一種包括上述電晶體且可靠性高的半導體裝置。
本發明的一個方式的目的之一是提供一種關 態電流(off-state current)低的半導體裝置。或者，本發明的一個方式的目的之一是提供一種耗電量低的半導體裝置。或者，本發明的一個方式的目的之一是提供一種新穎的半導體裝置。
注意，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個方式並不一定必須要實現所有上述目的。另外，從說明書、圖式、申請專利範圍等的記載得知並可以抽出上述以外的目的。
本發明的一個方式是一種氧化物半導體膜，例如位於基板上，該氧化物半導體膜具有多個平板狀的結晶In-Ga-Zn氧化物，該多個平板狀的結晶In-Ga-Zn氧化物以配向不規則的方式配置，並且，在使用穿透式電子顯微鏡時不能觀察到晶界。
較佳的是，例如，多個平板狀的結晶In-Ga-Zn氧化物的平面的等效圓直徑為1nm以上且3nm以下，而多個平板狀的結晶In-Ga-Zn氧化物的厚度為0.5nm以上且0.9nm以下。
本發明的一個方式是一種氧化物半導體膜的製造方法，包括如下步驟：藉由使離子碰撞到包含結晶In-Ga-Zn氧化物的靶材，使依次層疊有包含鎵原子、鋅原子及氧原子的第一層、包含銦原子及氧原子的第二層以及包含鎵原子、鋅原子及氧原子的第三層的平板狀的結晶In-Ga-Zn氧化物剝離；以及使平板狀的In-Ga-Zn氧化物在保持結晶性的狀態下不規則地沉積在基板上。
較佳的是，例如，包含在靶材中的結晶In-Ga-Zn氧化物的組成式為InGaZnO4。
較佳的是，例如，離子為氧的陽離子。
另外，本發明的一個方式是一種使用上述氧化物半導體膜的電晶體。另外，本發明的一個方式是一種包括該電晶體的半導體裝置。
本發明的一個方式可以提供一種結晶氧化物半導體膜。
本發明的一個方式可以提供一種能夠形成上述氧化物半導體膜的濺射靶材。
本發明的一個方式可以提供一種使用氧化物半導體膜且具有穩定的電特性的電晶體。
本發明的一個方式可以提供一種包括上述電晶體且可靠性高的半導體裝置。
本發明的一個方式可以提供：一種關態電流低的半導體裝置；一種耗電量低的半導體裝置；一種新穎的半導體裝置。
100‧‧‧顆粒
120‧‧‧離子
130‧‧‧區域
150‧‧‧基板
160‧‧‧底板
170a‧‧‧磁鐵
170b‧‧‧磁鐵
170c‧‧‧磁鐵
180‧‧‧靶材
185‧‧‧劈開面
190‧‧‧磁力線
200‧‧‧基板
202‧‧‧基底絕緣膜
204‧‧‧閘極電極
206‧‧‧氧化物半導體膜
212‧‧‧閘極絕緣膜
216a‧‧‧源極電極
216b‧‧‧汲極電極
218‧‧‧保護絕緣膜
226a‧‧‧佈線
226b‧‧‧佈線
300‧‧‧基板
304‧‧‧閘極電極
306‧‧‧氧化物半導體膜
312‧‧‧閘極絕緣膜
316a‧‧‧源極電極
316b‧‧‧汲極電極
318‧‧‧保護絕緣膜
326a‧‧‧佈線
326b‧‧‧佈線
500‧‧‧記憶單元
511‧‧‧電晶體
512‧‧‧電晶體
513‧‧‧電晶體
514‧‧‧電容元件
600‧‧‧記憶體裝置
602‧‧‧記憶元件部
604‧‧‧驅動電路
606‧‧‧驅動電路
608‧‧‧記憶元件
610‧‧‧記憶體電路
612‧‧‧記憶體電路
614‧‧‧電晶體
616‧‧‧電晶體
618‧‧‧電晶體
620‧‧‧電晶體
622‧‧‧電晶體
624‧‧‧電晶體
626‧‧‧電晶體
628‧‧‧電晶體
630‧‧‧端子
632‧‧‧端子
634‧‧‧端子
636‧‧‧端子
638‧‧‧端子
640‧‧‧資料保持部
642‧‧‧資料保持部
644‧‧‧資料保持部
646‧‧‧資料保持部
648‧‧‧電容元件
650‧‧‧電容元件
700‧‧‧基板
719‧‧‧發光元件
720‧‧‧絕緣膜
721‧‧‧絕緣膜
731‧‧‧端子
732‧‧‧FPC
733a‧‧‧佈線
734‧‧‧密封材料
735‧‧‧驅動電路
736‧‧‧驅動電路
737‧‧‧像素
741‧‧‧電晶體
742‧‧‧電容器
743‧‧‧切換元件
744‧‧‧信號線
750‧‧‧像素
751‧‧‧電晶體
752‧‧‧電容器
753‧‧‧液晶元件
754‧‧‧掃描線
755‧‧‧信號線
781‧‧‧電極
782‧‧‧發光層
783‧‧‧電極
784‧‧‧隔離壁
791‧‧‧電極
792‧‧‧絕緣膜
793‧‧‧液晶層
794‧‧‧絕緣膜
795‧‧‧間隔物
796‧‧‧電極
797‧‧‧基板
1141‧‧‧切換元件
1142‧‧‧記憶單元
1143‧‧‧記憶單元群
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧定時控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
8000‧‧‧電視機
8001‧‧‧外殼
8002‧‧‧顯示部
8003‧‧‧揚聲器部
8100‧‧‧警報裝置
8101‧‧‧微型電腦
8200‧‧‧室內機
8201‧‧‧外殼
8202‧‧‧出風口
8203‧‧‧CPU
8204‧‧‧室外機
8300‧‧‧電冷藏冷凍箱
8301‧‧‧外殼
8302‧‧‧冷藏室門
8303‧‧‧冷凍室門
8304‧‧‧CPU
9700‧‧‧電動汽車
9701‧‧‧二次電池
9702‧‧‧控制電路
9703‧‧‧驅動裝置
9704‧‧‧處理裝置
在圖式中：圖1是示出根據本發明的一個方式的氧化物半導體膜的成膜方法的模型圖；圖2是根據本發明的一個方式的靶材的剖面HAADF-STEM影像； 圖3A和圖3B是說明結晶InGaZnO4的圖；圖4A和圖4B是說明原子碰撞之前的InGaZnO4的結構等的圖；圖5A和圖5B是說明原子碰撞之後的InGaZnO4的結構等的圖；圖6A和圖6B是示出顆粒的圖；圖7A至圖7C是nc-OS膜的高解析度平面TEM影像、高解析度平面TEM影像的傅立葉變換影像以及高解析度平面TEM影像的傅立葉逆變換影像；圖8是nc-OS膜的奈米束電子繞射圖案；圖9是石英基板的奈米束電子繞射圖案；圖10是減薄到幾nm的nc-OS膜的奈米束電子繞射圖案；圖11A至圖11C是示出nc-OS膜的結構解析結果的圖；圖12是示出nc-OS膜的結構解析結果的圖；圖13是示出nc-OS膜的結構解析結果的圖；圖14是示出用於計算的結構模型的圖；圖15是示出進行計算而得到的結晶InGaZnO4的結構解析結果的圖；圖16是示出進行計算而得到的非晶InGaZnO4的結構解析結果的圖；圖17是示出第一峰的FWHM(半峰全寬)的圖；圖18A、圖18B1及B2、圖18C是示出根據本發明的一個方式的電晶體的一個例子的俯視圖及剖面圖； 圖19A至圖19C是示出根據本發明的一個方式的電晶體的一個例子的俯視圖及剖面圖；圖20A至圖20C是示出根據本發明的一個方式的顯示裝置的一個例子的電路圖、俯視圖以及剖面圖；圖21A和圖21B是示出根據本發明的一個方式的顯示裝置的一個例子的電路圖及剖面圖；圖22A和圖22B是示出根據本發明的一個方式的半導體記憶體裝置的一個例子的電路圖及時序圖；圖23A和圖23B是示出根據本發明的一個方式的半導體記憶體裝置的一個例子的方塊圖及電路圖；圖24A至圖24C是示出根據本發明的一個方式的CPU的一個例子的方塊圖；圖25A至圖25C是示出根據本發明的一個方式的半導體裝置的設置例子的圖。
參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明的方式和詳細內容可以被變換為各種各樣的形式。此外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。注意，當利用圖式說明發明結構時，表示相同目標的元件符號在不同的圖式中共同使用。另外，有時使用相同的陰影圖案表示相同的部分，而不特別附加元件符 號。
注意，在圖式中，大小、膜(層)的厚度或區域有時為了明確起見而被誇大。
注意，“電壓”大多是指某個電位與標準電位(例如，接地電位(GND)或源極電位)之間的電位差。由此，可以將電壓換稱為電位。
注意，為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。另外，有時在本說明書等中記載的序數詞與用來特定本發明的一個方式的序數詞不一致。
注意，即使記載為“半導體”時，例如，當導電性充分低時，也有時具有作為“絕緣體”的特性。此外，有時“半導體”與“絕緣體”之間的界限模糊，不能嚴格地區別“半導體”與“絕緣體”。因此，有時可以將在本說明書中記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將在本說明書中記載的“絕緣體”換稱為“半導體”。
注意，即使記載為“半導體”時，例如，當導電性充分高時，也有時具有作為“導電體”的特性。此外，有時“半導體”與“導電體”之間的界限模糊，不能嚴格地區別“半導體”與“導電體”。因此，有時可以將在本說明書中記載的“半導體”換稱為“導電體”。同樣地，有時可以將在本說明書中記載的“導電體”換稱為“半導體”。
此外，半導體層的雜質例如是指構成半導體 層的主要成分以外的元素。例如，濃度小於0.1atomic%的元素是雜質。由於半導體層包含雜質，而例如有時導致半導體層中的DOS(Density of State：態密度)的增高、載子移動率的降低或結晶性的降低等。當半導體層是氧化物半導體層時，作為改變半導體層的特性的雜質，例如有第1族元素、第2族元素、第14族元素、第15族元素、主要成分以外的過渡金屬等。尤其是，例如有氫(也包含水)、鋰、鈉、矽、硼、磷、碳、氮等。當採用氧化物半導體層時，例如由於氫等雜質混入，而有可能形成氧缺陷。當半導體層是矽層時，作為改變半導體層的特性的雜質，例如有氧、除了氫以外的第1族元素、第2族元素、第13族元素、第15族元素等。
在本說明書中，“平行”是指在-10°以上且10°以下的角度的範圍中配置兩條直線的狀態。因此也包括該角度為-5°以上且5°以下的狀態。另外，“垂直”是指在80°以上且100°以下的角度的範圍中配置兩條直線的狀態。因此也包括該角度為85°以上且95°以下的狀態。
另外，在本說明書中，在結晶為三方晶系或菱方晶系的情況下，記為六方晶系。
〈氧化物半導體膜的結構〉
下面，對可用於電晶體的半導體膜的氧化物半導體膜的結構進行說明。
氧化物半導體膜大致分為非單晶氧化物半導 體膜和單晶氧化物半導體膜。非單晶氧化物半導體膜是指CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor，即C軸配向結晶氧化物半導體)膜、多晶氧化物半導體膜、微晶氧化物半導體膜以及非晶氧化物半導體膜等。
首先，說明CAAC-OS膜。
CAAC-OS膜是包含多個c軸配向的結晶部的氧化物半導體膜之一。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察CAAC-OS膜時，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易產生起因於晶界的電子移動率的降低。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽以及過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是，與氧的鍵合力比構成氧化物半導體膜的金屬元素強的矽等元素會奪取氧化物半導體膜中的氧，從而打亂氧化物半導體膜的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以如果包含在氧化物半導體膜內，也會打亂氧化物半導體膜的原子排列，導致結晶性下降。此外，包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
另外，CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺陷有時成為載 子陷阱，或因俘獲氫而成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺陷少)的狀態稱為“高純度本質”或“實質上高純度本質”。在高純度本質或實質上高純度本質的氧化物半導體膜中載子發生源少，所以可以降低載子密度。因此，採用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常導通)。此外，在高純度本質或實質上高純度本質的氧化物半導體膜中載子陷阱少。因此，採用該氧化物半導體膜的電晶體的電特性變動小，於是成為可靠性高的電晶體。注意，被氧化物半導體膜的載子陷阱俘獲的電荷直到被釋放需要的時間長，有時像固定電荷那樣動作。所以，採用雜質濃度高且缺陷態密度高的氧化物半導體膜的電晶體有時電特性不穩定。
另外，在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
接下來，說明多晶氧化物半導體膜。
在多晶氧化物半導體膜的TEM影像中，可以觀察到晶粒。另外，在多晶氧化物半導體膜的TEM影像中，有時觀察到晶界。
由於多晶氧化物半導體膜具有高結晶性，因此有時具有高電子移動率。所以，使用多晶氧化物半導體膜的電晶體具有高場效移動率。注意，在多晶氧化物半導體膜中，雜質有時偏析在晶界。另外，多晶氧化物半導體膜的晶界成為缺陷能階。多晶氧化物半導體膜的晶界有可 能成為載子陷阱或載子發生源，因此，與使用CAAC-OS膜的電晶體相比，有時使用多晶氧化物半導體膜的電晶體的電特性變動大，而成為可靠性低的電晶體。
接下來，說明微晶氧化物半導體膜。
在微晶氧化物半導體膜的TEM影像中，有時無法明確地確認到結晶部。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor)膜。另外，例如在nc-OS膜的TEM影像中，有時無法明確地確認到晶界。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，當利用使用直徑比結晶部大的X射線的XRD裝置對nc-OS膜進行結構分析時，在利用out-of-plane法的分析中，檢測不出顯示結晶面的峰值。此外，在對nc-OS膜使用其束徑比結晶部大(例如，50nm以上)的電子射線取得電子繞射圖案(也稱為選區電子繞射圖案)時，觀察到類似光暈圖案。另一方面，在使用其束徑近於結晶部的尺寸或者比結晶部小(例如，1nm以上且 30nm以下)的電子射線取得nc-OS膜的電子繞射圖案(也稱為奈米束電子繞射圖案)時，觀察到斑點。另外，在取得nc-OS膜的奈米束電子繞射圖案時，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在取得nc-OS膜的奈米束電子繞射圖案時，有時還觀察到環狀的區域內的多個斑點。
nc-OS膜是比非晶氧化物半導體膜規律性高的氧化物半導體膜。因此，nc-OS膜的缺陷態密度比非晶氧化物半導體膜低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。
因此，與CAAC-OS膜相比，有時nc-OS膜的載子密度較高。載子密度較高的氧化物半導體膜有時電子移動率較高。因此，使用nc-OS膜的電晶體有時具有較高的場效移動率。
另一方面，與使用非晶氧化物半導體膜的電晶體相比，使用nc-OS膜的電晶體的電特性變動小，而成為可靠性高的電晶體。另外，因為nc-OS膜即使包含較多量的雜質也可以形成，所以nc-OS膜比CAAC-OS膜更容易形成，有時可以根據用途適當地使用。因此，有時生產率較高地製造具有使用nc-OS膜的電晶體的半導體裝置。
接著，對非晶氧化物半導體膜進行說明。
非晶氧化物半導體膜是具有無序的原子排列並不具有結晶部的氧化物半導體膜。其一個例子為具有如 石英那樣的無定形狀態的氧化物半導體膜。
在非晶氧化物半導體膜的TEM影像中，觀察不到結晶部。
非晶氧化物半導體膜是以高濃度包含氫等雜質的氧化物半導體膜。此外，非晶氧化物半導體膜是缺陷態密度較高的氧化物半導體膜。
雜質濃度高且缺陷態密度高的氧化物半導體膜是載子陷阱或載子發生源多的氧化物半導體膜。
因此，有時非晶氧化物半導體膜與nc-OS膜相比，載子密度更高。由此，使用非晶氧化物半導體膜的電晶體容易具有常導通電特性。因此，有時可以適當地將非晶氧化物半導體膜用於需要常導通電特性的電晶體。非晶氧化物半導體膜具有高的缺陷態密度，因此有時具有多載子陷阱。因此，與使用CAAC-OS膜或nc-OS膜的電晶體相比，使用非晶氧化物半導體膜的電晶體的電特性變動大，而成為可靠性低的電晶體。
接著，對單晶氧化物半導體膜進行說明。
單晶氧化物半導體膜是具有低雜質濃度和低的缺陷態密度(氧缺陷少)的氧化物半導體膜。由此，可以降低載子密度。因此，使用單晶氧化物半導體膜的電晶體很少具有常導通電特性。另外，由於單晶氧化物半導體膜具有低雜質濃度和低的缺陷態密度，因此有時具有很少的載子陷阱。由此，使用單晶氧化物半導體膜的電晶體的電特性變動小，而成為可靠性高的電晶體。
此外，氧化物半導體膜的缺陷越少其密度越高。此外，氧化物半導體膜的結晶性越高其密度越高。另外，當氧化物半導體膜中的氫等雜質的濃度越低其密度越高。單晶氧化物半導體膜具有比CAAC-OS膜高的密度。另外，CAAC-OS膜具有比微晶氧化物半導體膜高的密度。另外，多晶氧化物半導體膜具有比微晶氧化物半導體膜高的密度。另外，微晶氧化物半導體膜具有比非晶氧化物半導體膜高的密度。
如上所述，可以知道氧化物半導體膜具有各種結構。各結構分別具有不同優點，由此較佳為根據用途使用具有最適合的結構的氧化物半導體膜。
〈nc-OS膜的成膜模型〉
下面，對作為根據本發明的一個方式的結晶氧化物半導體膜的nc-OS膜進行說明。
nc-OS膜可以利用結晶中的劈開面形成。下面，對利用濺射法形成的nc-OS膜的成膜模型進行說明。
圖1是示出藉由濺射法形成nc-OS膜的情況的成膜室中的模型圖。
靶材180黏合到底板160上。靶材180及底板160下配置有磁鐵170a、磁鐵170b及磁鐵170c。由磁鐵170a、磁鐵170b及磁鐵170c在靶材180上產生有以磁力線190表示的磁場。注意，雖然將磁鐵170a及磁鐵170c的S極設置在底板160一側，將磁鐵170b的N極設置在底板160一 側，但是不侷限於此。例如，也可以將磁鐵170a及磁鐵170c的N極設置在底板160一側，將磁鐵170b的S極設置在底板160一側。
靶材180具有劈開面185。雖然在靶材180中存在有多個劈開面185，但是在此為了方便起見示出只有一個劈開面185。
以與靶材180相對的方式配置有基板150。在成膜室中幾乎充滿著成膜氣體(例如，氧、氬或以50vol.%以上的比例包含氧的混合氣體)，且被控制為低壓(0.1Pa至10Pa左右)。在此，藉由對靶材180施加一定程度以上的電壓，開始放電且確認到電漿。另外，由於靶材180上的磁場而區域130成為高密度電漿區域。在區域130中，因成膜氣體的離子化而形成離子120。離子120例如是氧的陽離子(O+)或氬的陽離子(Ar+)等。
離子120由電場向靶材180一側加速而碰撞到靶材180。此時，平板狀(顆粒狀)的濺射粒子的顆粒100從劈開面185剝離而被彈出來。
顆粒100的平面形狀有時成為三角形(正三角形)，有時成為組合兩個以上且六個以下的三角形而成的形狀。例如，組合兩個三角形(正三角形)而成的形狀為四角形(菱形)，組合六個三角形(正三角形)而成的形狀為六角形(正六角形)。在圖1中，作為顆粒100的典型的形狀，示出具有正三角形的平面的形狀、具有菱形的平面的形狀、具有排列兩個菱形的平面的形狀以及具有正六 角形的平面的形狀。
因在穿過區域130中時從電漿受到電荷而有時顆粒100的端部帶負電或帶正電。圖1示出顆粒100具有正六角形的平面的形狀的情況以及顆粒100具有正三角形的平面的形狀的情況的放大圖。如放大圖所示，顆粒100的端部用氧端接，且該氧可能帶負電。因顆粒100的端部帶相同極性的電荷而電荷互相排斥，從而可以維持平板形狀。
以下示出設想直到被彈出的顆粒100到達基板150為止的動作的例子。例如，顆粒100在電漿中筆直地飛散。顆粒100層疊在基板150上，由此可以得到nc-OS膜。顆粒100幾乎不發生遷移而以配向不規則的方式沉積在基板150上。由此，nc-OS膜成為具有結晶性且不具有配向性的氧化物半導體膜。
如此，nc-OS膜的形成不需要雷射晶化，所以在大面積的玻璃基板等上也可以均勻地進行成膜。
此外，可以認為：雖然當離子120碰撞到靶材180時，有可能除了顆粒100之外的構成靶材的原子還被彈出，但是原子的質量比顆粒100小得多而該原子藉由真空泵排氣到成膜室的外部。
另外，靶材180較佳為包含一定量以上的銦。如上所述，顆粒100具有將In-O層夾在Ga-Zn-O層等之間的形狀。就是說，In-O層具有顆粒100的芯的功能。因此，在沒有In-O層的情況下，顆粒100難以維持其形狀，有時 成為成膜灰塵。例如，整個靶材180所包含的銦的比例為1at.%以上、較佳為2at.%以上、更佳為5at.%以上，進一步佳為10at.%以上，即可。
當作為電晶體的半導體膜使用nc-OS膜時，假設靶材180中的金屬元素的原子個數比為In：Ga：Zn=x1：y1：z1時，x1/y1較佳為1/3以上且6以下，更佳為1以上且6以下，z1/y1較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z1/y1為1以上且6以下，可以使nc-OS膜容易形成。作為包含在靶材中的金屬元素的原子個數比，例如可以有In：Ga：Zn=1：1：1、In：Ga：Zn=3：1：2或In：Ga：Zn=5：5：6等。
或者，當作為保護電晶體的半導體膜的氧化物半導體膜使用nc-OS膜時，假設靶材180中的金屬元素的原子個數比為In：Ga：Zn=x2：y2：z2時，較佳為x2/y2<x1/y1，且z2/y2較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z2/y2為1以上且6以下，可以使nc-OS膜容易形成。作為包含在靶材中的金屬元素的原子個數比，例如可以有In：Ga：Zn=1：3：2、In：Ga：Zn=1：3：3、In：Ga：Zn=1：3：4、In：Ga：Zn=1：3：6、In：Ga：Zn=1：3：8或In：Ga：Zn=1：6：4等。
另外，靶材180較佳為具有高結晶性。
根據如上所述的成膜模型，可以得到nc-OS膜。
〈顆粒的生成〉
下面，對從具有高結晶性的靶材剝離顆粒的方法進行說明。
圖2示出具有結晶性的In-Ga-Zn氧化物的靶材的剖面的原子排列。利用高角度環形暗場-掃描穿透式電子顯微法(HAADF-STEM：High-Angle Annular Dark Field Scanning Transmission Electron Microscopy)觀察原子排列。另外，在HAADF-STEM中，各原子的影像的濃淡與原子序數的平方成比例。因此，原子序數接近的Zn(原子序數為30)和Ga(原子序數為31)幾乎不能區別。至於HAADF-STEM，使用日立掃描透過電子顯微鏡HD-2700。
從圖2可知，靶材具有層狀的原子排列。
首先，參照圖3A和圖3B說明靶材的劈開面。圖3A和圖3B示出靶材所包含的結晶InGaZnO4的結構。圖3A示出將c軸朝向上面並從平行於b軸的方向觀察結晶InGaZnO4時的結構。圖3B是從平行於c軸的方向觀察結晶InGaZnO4時的結構。
藉由第一原理計算算出結晶InGaZnO4的各結晶面的劈開所需要的能量。注意，至於計算，採用使用膺勢和平面波基底的密度泛函程式(CASTEP)。注意，作為膺勢使用超軟型膺勢。此外，作為泛函使用GGA PBE。另外，將截止能量設定為400eV。
在進行包括單元尺寸的結構最適化之後導出初始狀態下的結構能量。此外，在固定單元尺寸的狀態下進行原子配置的結構最適化之後，導出各表面上的劈開之 後的結構的能量。
根據圖3A和圖3B所示的結晶InGaZnO4的結構，製造在第一面、第二面、第三面和第四面中的任一個上劈開的結構並進行固定單元尺寸的結構最適化計算。在此，第一面是Ga-Zn-O層和In-O層之間的結晶面，且是平行於(001)面(或ab面)的結晶面(參照圖3A)。第二面是Ga-Zn-O層和Ga-Zn-O層之間的結晶面，且是平行於(001)面(或ab面)的結晶面(參照圖3A)。第三面是平行於(110)面的結晶面(參照圖3B)。第四面是平行於(100)面(或bc面)的結晶面(參照圖3B)。
以上述條件算出在各表面上劈開之後的結構的能量。接著，藉由劈開之後的結構的能量和初始狀態下的結構的能量之間的差除以劈開面的面積，算出各表面的劈開容易性的標準的劈開能量。另外，結構的能量是對於結構所包括的原子和電子考慮到電子的運動能以及原子之間、原子-電子之間和電子之間的互相作用的能量。
由計算的結果可知，第一面的劈開能量為2.60J/m2，第二面的劈開能量為0.68J/m2，第三面的劈開能量為2.18J/m2，第四面的劈開能量為2.12J/m2(參照表1)。
由上述計算可知，在圖3A和圖3B所示的結晶InGaZnO4的結構中第二面的劈開能量最低。也就是說，可知Ga-Zn-O層和Ga-Zn-O層之間是最容易劈開的面(劈開面)。因此，在本說明書中表示的劈開面是指作為最容易劈開的面的第二面。
因為Ga-Zn-O層和Ga-Zn-O層之間的第二面具有劈開面，所以可以在兩個與第二面相等的面分開圖3A所示的結晶InGaZnO4。因此，可以認為結晶InGaZnO4的最小單位是由Ga-Zn-O層、In-O層以及Ga-Zn-O層的三個層構成。顆粒具有從靶材由兩個劈開面分離的結構。由此，也可以將顆粒稱為劈開單元(Cleavage unit)。
接著，對於在利用上述靶材進行濺射時從該靶材表面被彈出來的濺射粒子的形狀進行說明。
這裡，藉由古典分子動力學計算，作為靶材假定具有同系結構的結晶InGaZnO4並評價使用氬(Ar)或氧(O)利用該靶材進行濺射時的劈開面。圖4A示出用於計算的結晶InGaZnO4(2688原子)的剖面結構，而圖4B示出其俯視結構。另外，圖4A所示的固定層是以位置不會發生變動 的方式固定原子配置的層。此外，圖4A所示的溫度控制層是一直保持恆定溫度(300K)的層。
使用由富士通公司(Fujitsu Limited)製造的Materials Explorer5.0進行古典分子動力學計算。另外，將初期溫度設定為300K，將單元尺寸設定為一定，將時間步長設定為0.01飛秒，將步驟數設定為1000萬次。在計算中，根據該條件對原子施加300eV的能量，並將原子從垂直於結晶InGaZnO4的ab面的方向入射到單元中。
圖5A示出氬入射到圖4A和4B所示的結晶InGaZnO4的單元中到99.9皮秒之後的原子排列。此外，圖5B示出氧入射到單元中到99.9皮秒之後的原子排列。另外，在圖5A和5B中省略圖4A所示的固定層的一部分而示出。
由圖5A可知，從氬入射到單元中到99.9皮秒後在對應於圖3A所示的第二面的劈開面產生裂縫。因此，可以知道在氬碰撞到結晶InGaZnO4時，以最頂面為第二面(第0第二面)，在第二面(第2第二面)中產生大裂縫。
另一方面，由圖5B可知，從氧入射到單元中到99.9皮秒後在對應於圖3A所示的第二面的劈開面產生裂縫。注意，可以知道在氧碰撞時，在結晶InGaZnO4的第二面(第1第二面)中產生大裂縫。
由此可知，在原子(離子)從包括具有同系結構的結晶InGaZnO4的靶材的上面碰撞時，結晶InGaZnO4沿著第二面劈開且顆粒剝離。此外，還可以知道此時使氧碰 撞時的顆粒尺寸小於使氬碰撞時的顆粒尺寸。
由本計算也可知在原子(離子)碰撞時結晶InGaZnO4從劈開面剝離。
由上述計算可知藉由利用具有同系結構的結晶InGaZnO4的靶材進行濺射，靶材的一部分從劈開面剝離而形成顆粒。由此可知，如圖1所示那樣使該顆粒不規則地沉積在基板上而得到的氧化物半導體膜成為具有結晶性且不具有配向性的氧化物半導體膜。
圖6A示出具有三角形或六角形的平面的柱狀顆粒。此時根據形成有劈開面的位置，可以將顆粒的厚度估計為0.67nm左右(參照圖6B)。
〈nc-OS膜的物性〉
以下說明藉由上述方法形成的nc-OS膜的物性。注意，例示出nc-OS膜為In-Ga-Zn氧化物膜的情況。
圖7A是利用平面TEM觀察到的nc-OS膜的明視野像及繞射圖案的複合分析影像(也稱為高解析度平面TEM影像)。在高解析度平面TEM影像中有時觀察不到nc-OS膜中的明確的結晶性。注意，在觀察高解析度平面TEM影像時使用日立穿透式電子顯微鏡H-9000NAR，加速電壓為300kV。
再者，為了對原子排列的週期性進行評價，在圖7A所示的虛線圍繞部中進行傅立葉變換處理，得到高解析度平面TEM影像的傅立葉變換影像(參照圖7B)。在 高解析度平面TEM影像的傅立葉變換影像中也觀察不到明確的結晶性。
接著，為了強調原子排列的週期性，以僅保持亮度高的區域的資訊的方式對高解析度平面TEM影像的傅立葉變換影像進行遮罩處理，並且藉由進行傅立葉逆變換處理來得到高解析度平面TEM影像的傅立葉逆變換影像(參照圖7C)。其結果是，在1nm至3nm左右的微小範圍中可以觀察到原子排列的週期性。就是說，在nc-OS膜中有可能存在1nm至3nm左右的結晶區。
將圖7A至圖7C所示的nc-OS膜減薄到50nm左右來形成樣本A，並且對該樣本A從剖面一側取得電子繞射圖案。注意，電子繞射使用電子線的束徑為30nm、20nm、10nm或1nm的奈米束。將使用奈米束得到的電子繞射圖案稱為奈米束電子繞射圖案。注意，奈米束電子繞射圖案以使用日立電場放出型穿透式電子顯微鏡HF-2000，加速電壓為200kV，相機長度為400mm的條件取得。另外，作為拍攝媒體使用膠片。
從圖8可知，在樣本A中觀察到具有環狀繞射圖案的奈米束電子繞射圖案。在對該環狀繞射圖案詳細地進行觀察時確認到斑點。束徑越小，該斑點越增加。
為了進行比較，在處於無定形狀態的石英的束徑為1nm的奈米束電子繞射圖案中觀察到圖9所示的光暈圖案。由此可以說奈米束電子繞射圖案具有斑點是樣本A為nc-OS膜的證據。
為了進行更詳細的結構分析，將nc-OS膜減薄到幾nm(5nm以上且10nm以下左右)來形成樣本B，並且對該樣本B從剖面一側入射束徑為1nm的電子線，取得奈米束電子繞射圖案。其結果，得到圖10所示的具有表示結晶性的斑點的電子繞射圖案。
在圖10中，在樣本B中觀察到表示結晶性的繞射圖案，但是觀察不到特定方向上的晶面的配向性。
如上所述，雖然有時ne-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別，但是藉由嚴密地進行分析來可以區別nc-OS膜與非晶氧化物半導體膜。此外，可以知道nc-OS膜在微小的區域中具有原子排列的週期性。由此可知，nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。
〈對nc-OS膜的詳細結構解析〉
以下，藉由計算對nc-OS膜進行詳細結構解析。作為一個例子，示出nc-OS膜為In-Ga-Zn氧化物膜的情況。
首先，說明進行結構解析的方法。
圖11A示出將nc-OS膜減薄到約50nm厚的樣本的奈米束電子繞射圖案。為了進行詳細結構解析，較佳為使用成像板作為影像拍攝介質。另外，還可以使用CCD(Charge Coupled Device：電子耦合裝置)影像感測器作為影像拍攝介質。
圖11B示出藉由對圖11A所示的電子繞射圖案 以中央部為基點進行影像旋轉處理而在同一的散射向量的大小|q|上得到平均化的電子繞射圖案。圖11C示出電子繞射強度分佈，其中橫軸表示圖11B所示的點劃線上的散射向量的大小|q|(scattering vector|q|)[nm-1]，而縱軸表示繞射強度(intensity)[a.u.]。在電子繞射強度分佈中，假設為：第一峰的繞射強度的最大值是1。
結構解析是著眼於圖11C所示的第一峰的半峰全寬(Full Width Half Maximum)來進行評價的。在圖11C中，為了容易理解，去除了圖11B中的中央部附近的透射波。
根據上述方法，得到nc-OS膜減薄到約50nm厚的樣本1(sample01)至樣本12(sample12)的電子繞射強度分佈。注意，首先對樣本從其剖面一側輻射束徑為10nm的電子線而取得奈米束電子繞射圖案，再對所取得的電子繞射圖案以中央部為基點進行影像旋轉處理而得到在同一的散射向量的大小|q|上得到平均化的電子繞射圖案，以製作電子繞射強度分佈。圖12及圖13示出樣本1至樣本12的電子繞射強度分佈。
接著，藉由計算製作結晶InGaZnO4(crystalline InGaZnO4)及非晶InGaZnO4(amorphous InGaZnO4)的電子繞射強度分佈。
在計算中，使用TEM模擬軟體jems。計算模式為計算粉末圖(powder pattern)的模式，並且擬合函數使用Gaussian函數。作為計算條件，採用加速電壓為 200kV，相機長度為400mm的條件。
在計算中，使用圖14所示的InGaZnO4的結構模型。結晶InGaZnO4的結構模型是從日本物質材料研究機構的無機材料資料庫(AtomWork)<http：//crystdb.nims.go.jp>取得的。非晶InGaZnO4的結構模型是利用古典分子動力學計算的熔融淬火(melt-quench)法而製造的。明確地說，以4000K熔化InGaZnO4之後，將溫度每隔0.2奈米秒以200K有階段性地降低到300K。注意，在降低到400K之後的下一次的降溫中，只降低了100K，以最終到達300K。作為古典分子動力學計算軟體，使用SCIGRESS ME2.0。作為勢能，使用Born-Mayer-Huggins勢能。
在計算中，對所製造的結構模型求得各面(hkl)上的結構因數，以算出繞射位置及繞射強度。各面(hkl)的繞射峰形狀以Gaussian函數進行擬合而算出。這裡，樣本形狀為各向同性的粉體。一般來說，粉體尺寸(powder size)與繞射峰的FWHM有關。
圖15是藉由計算求得的結晶InGaZnO4的電子繞射強度分佈。由圖15可知：在結晶InGaZnO4中觀察到多個峰；粉體尺寸越大，第一峰的FWHM越窄。
圖16是藉由計算求得的非晶InGaZnO4的電子繞射強度分佈。由圖16可知：在非晶InGaZnO4中，雖然觀察到多個峰，但不能區分第一、第二峰以外的峰。
接著，圖17示出比較藉由計算求得的結晶InGaZnO4及非晶InGaZnO4的第一峰的FWHM和藉由實測求 得的nc-OS膜的樣本(樣本1至樣本12)的第一峰的FWHM的結果。
由圖17可知：藉由計算求得的非晶InGaZnO4的第一峰的FWHM為1.5[nm-1]以上。
由圖17還可知：藉由計算求得的結晶InGaZnO4的第一峰的FWHM大約為0.7[nm-1]至1.3[nm-1]；在結晶InGaZnO4中，粉體尺寸越大，原子排列的週期性越高。由此，粉體尺寸越大，第一峰的FWHM越窄。
由圖17還可知：藉由實測求得的nc-OS膜的第一峰的FWHM大約為0.9[nm-1]至1.1[nm-1]。由此可知，nc-OS膜的第一峰的FWHM比非晶InGaZnO4窄，該數值近似於結晶InGaZnO4。
另外，由nc-OS膜及結晶InGaZnO4的第一峰的FWHM的比較結果可知，nc-OS膜的晶體尺寸大約為1nm以上且3nm以下。
〈nc-OS膜的應用〉
上述nc-OS膜例如可以用作電晶體的半導體膜等。
〈使用nc-OS膜的電晶體〉
以下說明根據本發明的一個方式的電晶體的結構及製造方法。
〈電晶體結構(1)〉
首先，對頂閘極頂接觸型電晶體的一個例子進行說明。
圖18A、圖18B1及B2、圖18C為電晶體的俯視圖及剖面圖。圖18A示出電晶體的俯視圖。圖18B1及圖18B2示出圖18A的對應於點劃線A1-A2的剖面圖。另外，圖18C示出對應於圖18A中的點劃線A3-A4的剖面圖。
圖18B1及圖18B2所示的電晶體包括：基板200上的基底絕緣膜202；基底絕緣膜202上的氧化物半導體膜206；氧化物半導體膜206上的源極電極216a及汲極電極216b；氧化物半導體膜206、源極電極216a以及汲極電極216b上的閘極絕緣膜212；閘極絕緣膜212上的閘極電極204。此外，較佳的是，還包括：源極電極216a、汲極電極216b、閘極絕緣膜212及閘極電極204上的保護絕緣膜218；保護絕緣膜218上的佈線226a及佈線226b。另外，閘極絕緣膜212及保護絕緣膜218具有分別到達源極電極216a及汲極電極216b的開口部，佈線226a及佈線226b藉由該開口部分別接觸於源極電極216a及汲極電極216b。另外，有時電晶體也可以不具有基底絕緣膜202。
在俯視圖的圖18A中，在氧化物半導體膜206重疊於閘極電極204的區域中，將源極電極216a和汲極電極216b之間的間隔稱為通道長度。另外，在氧化物半導體膜206重疊於閘極電極204的區域中，將連接源極電極216a與汲極電極216b的中間地點的線的長度稱為通道寬度。此外，通道形成區是指氧化物半導體膜206中的重疊於閘極 電極204並且夾在源極電極216a和汲極電極216b之間的區域。另外，通道是指氧化物半導體膜206中的電流主要流動的區域。
另外，如圖18A的俯視圖所示，閘極電極204以其內側包括氧化物半導體膜206的通道形成區的方式設置。由此，當光從閘極電極204一側入射時，可以抑制因光而在氧化物半導體膜206中產生載子。換言之，閘極電極204具有遮光膜的功能。注意，氧化物半導體膜206的通道形成區也可以設置為延伸到閘極電極204的外側。
下面，對氧化物半導體膜206進行說明。氧化物半導體膜206可以應用上述nc-OS膜。
氧化物半導體膜206為包含銦的氧化物。氧化物例如在包含銦的情況下具有高載子移動率(電子移動率)。另外，氧化物半導體膜206較佳為包含元素M。作為元素M例如有鋁、鎵、釔或錫等。例如，元素M是與氧之間的鍵能高的元素。元素M例如是增大氧化物的能隙的元素。此外，氧化物半導體膜206較佳為包含鋅。例如，氧化物在包含鋅時容易被晶化。氧化物的價帶頂的能量例如可以根據鋅的原子個數比控制。
注意，氧化物半導體膜206不侷限於包含銦的氧化物。氧化物半導體膜206例如也可以為Zn-Sn氧化物、Ga-Sn氧化物。
在氧化物半導體膜206的通道形成區中，在其上下部也可以包括第一氧化物半導體膜及第二氧化物半導 體膜。注意，第二氧化物半導體膜設置在氧化物半導體膜206與閘極絕緣膜212之間。
第一氧化物半導體膜是由一種或多種構成氧化物半導體膜206的除了氧以外的元素構成的氧化物半導體膜。由於第一氧化物半導體膜由一種或多種構成氧化物半導體膜206的除了氧以外的元素構成，因此在氧化物半導體膜206與第一氧化物半導體膜之間的介面不容易形成介面態。
第二氧化物半導體膜是由一種或多種構成氧化物半導體膜206的除了氧以外的元素構成的氧化物半導體膜。由於第二氧化物半導體膜由一種或多種構成氧化物半導體膜206的除了氧以外的元素構成，因此在氧化物半導體膜206與第二氧化物半導體膜之間的介面不容易形成介面態。
另外，在第一氧化物半導體膜為In-M-Zn氧化物的情況下的In和M的原子個數百分比中，較佳的是，In的比例低於50atomic%，M的比例為50atomic%以上，更佳的是，In的比例低於25atomic%，M的比例為75atomic%以上。另外，在氧化物半導體膜206為In-M-Zn氧化物的情況下的In和M的原子個數百分比中，較佳的是，In的比例為25atomic%以上，M的比例低於75atomic%，更佳的是，In的比例為34atomic%以上，M的比例低於66atomic%。另外，在第二氧化物半導體膜為In-M-Zn氧化物的情況下的In和M的原子個數百分比中，較佳的是，In的比例低於 50atomic%，M的比例為50atomic%以上，更佳的是，In的比例低於25atomic%，M的比例為75atomic%以上。注意，第二氧化物半導體膜也可以使用與第一氧化物半導體膜相同種類的氧化物。
在此，在第一氧化物半導體膜與氧化物半導體膜206之間有時形成有第一氧化物半導體膜和氧化物半導體膜206的混合區。另外，在氧化物半導體膜206與第二氧化物半導體膜之間有時形成有氧化物半導體膜206和第二氧化物半導體膜的混合區。混合區的介面態密度較低。因此，在第一氧化物半導體膜、氧化物半導體膜206以及第二氧化物半導體膜的疊層體具有各層之間的介面附近的能量連續地變化(也稱為連接結合)的能帶結構。
另外，氧化物半導體膜206使用能隙寬的氧化物。氧化物半導體膜206的能隙例如為2.5eV以上且4.2eV以下，較佳為2.8eV以上且3.8eV以下，更佳為3eV以上且3.5eV以下。
另外，第一氧化物半導體膜使用能隙寬的氧化物。第一氧化物半導體膜的能隙例如為2.7eV以上且4.9eV以下，較佳為3eV以上且4.7eV以下，更佳為3.2eV以上且4.4eV以下。
另外，第二氧化物半導體膜使用能隙寬的氧化物。第二氧化物半導體膜的能隙為2.7eV以上且4.9eV以下，較佳為3eV以上且4.7eV以下，更較佳為3.2eV以上且4.4eV以下。注意，第一氧化物半導體膜及第二氧化物半 導體膜的能隙比氧化物半導體膜206寬。
氧化物半導體膜206使用其電子親和力大於第一氧化物半導體膜的氧化物。例如，氧化物半導體膜206使用如下氧化物，該氧化物的電子親和力比第一氧化物半導體膜大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.15eV以上且0.4eV以下。注意，電子親和力是指真空能階與導帶底之間的能量差。
另外，氧化物半導體膜206使用其電子親和力大於第二氧化物半導體膜的氧化物。例如，氧化物半導體膜206使用如下氧化物，該氧化物的電子親和力比第二氧化物半導體膜大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.15eV以上且0.5eV以下。
在此，當對閘極電極204施加電場時，在第一氧化物半導體膜、氧化物半導體膜206和第二氧化物半導體膜中的電子親和力大的氧化物半導體膜206中形成通道。
此外，為了提高電晶體的通態電流(on-state current)，第二氧化物半導體膜的厚度越小越好。例如，將第二氧化物半導體膜的厚度設定為小於10nm，較佳為5nm以下，更佳為3nm以下。另一方面，第二氧化物半導體膜具有防止構成閘極絕緣膜212的氧以外的元素(矽等)進入被形成通道的氧化物半導體膜206的功能。因此，第二氧化物半導體膜較佳為具有一定的厚度。例如，將第二氧化物半導體膜的厚度設定為0.3nm以上，較佳為 1nm以上，更佳為2nm以上。
另外，為了提高可靠性，較佳的是將第一氧化物半導體膜設置得厚，將氧化物半導體膜206設置得薄，將第二氧化物半導體膜設置得薄。明確而言，第一氧化物半導體膜的厚度為20nm以上，較佳為30nm以上，更佳為40nm以上，進一步佳為60nm以上。藉由將第一氧化物半導體膜的厚度設定為20nm以上，較佳為30nm以上，更佳為40nm以上，進一步較佳為60nm以上，可以將基底絕緣膜202和第一氧化物半導體膜的介面與通道形成在其中的氧化物半導體膜206之間的距離設定為20nm以上，較佳為30nm以上，更佳為40nm以上，進一步佳為60nm以上。注意，將第一氧化物半導體膜的厚度設定為200nm以下，較佳為120nm以下，更佳為80nm以下，因為半導體裝置的生產率有可能下降。另外，將氧化物半導體膜206的厚度設定為3nm以上且100nm以下，較佳為3nm以上且80nm以下，更佳為3nm以上且50nm以下。
例如，使第一氧化物半導體膜的厚度大於氧化物半導體膜206，並且，使氧化物半導體膜206的厚度大於第二氧化物半導體膜，即可。
下面，說明氧化物半導體膜206中的雜質的影響。另外，為了使電晶體的電特性穩定，降低氧化物半導體膜206中的雜質濃度而實現低載子密度化及高度純化是有效的。另外，氧化物半導體膜206的載子密度小於1×1017個/cm3、小於1×1015個/cm3或小於1×1013個/cm3。為 了降低氧化物半導體膜206中的雜質濃度，較佳為還降低附近的膜中的雜質濃度。
例如，氧化物半導體膜206中的矽有可能成為載子陷阱或載子發生源。因此，利用二次離子質譜分析(SIMS：Secondary Ion Mass Spectrometry)測得的氧化物半導體膜206與第一氧化物半導體膜之間的矽濃度為小於1×1019atoms/cm3，較佳為小於5×1018atoms/cm3，更佳為小於2×1018atoms/cm3。另外，利用SIMS測得的氧化物半導體膜206與第二氧化物半導體膜之間的矽濃度為小於1×1019atoms/cm3，較佳為小於5×1018atoms/cm3，更佳為小於2×1018atoms/cm3。
另外，當在氧化物半導體膜206中包含氫時有可能使載子密度增大。利用SIMS測得的氧化物半導體膜206中的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步佳為5×1018atoms/cm3以下。另外，當在氧化物半導體膜206中包含氮時有可能使載子密度增大。利用SIMS測得的氧化物半導體膜206中的氮濃度為小於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步佳為5×1017atoms/cm3以下。
另外，為了降低氧化物半導體膜206中的氫濃度，較佳為降低第一氧化物半導體膜中的氫濃度。利用SIMS測得的第一氧化物半導體膜中的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳 為1×1019atoms/cm3以下，進一步佳為5×1018atoms/cm3以下。另外，為了降低氧化物半導體膜206中的氮濃度，較佳為降低第一氧化物半導體膜中的氮濃度。利用SIMS測得的第一氧化物半導體膜中的氮濃度為小於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步佳為5×1017atoms/cm3以下。
另外，為了降低氧化物半導體膜206中的氫濃度，較佳為降低第二氧化物半導體膜中的氫濃度。利用SIMS測得的第二氧化物半導體膜中的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步佳為5×1018atoms/cm3以下。另外，為了降低氧化物半導體膜206中的氮濃度，較佳為降低第二氧化物半導體膜中的氮濃度。利用SIMS測得的第二氧化物半導體膜中的氮濃度為低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步佳為5×1017atoms/cm3以下。
作為如圖18A、圖18B1及B2、圖18C所示的基底絕緣膜202，例如可以使用包含氧化矽或氧氮化矽的絕緣膜的單層或疊層。另外，基底絕緣膜202較佳為使用包含過剩氧的絕緣膜。基底絕緣膜202的厚度例如為20nm以上且1000nm以下，較佳為50nm以上且1000nm以下，更佳為100nm以上且1000nm以下，進一步佳為200nm以上且1000nm以下。
作為基底絕緣膜202，例如可以採用第一層為 氮化矽膜，第二層為氧化矽膜的疊層膜。此外，氧化矽膜也可以為氧氮化矽膜。另外，氮化矽膜也可以為氮氧化矽膜。氧化矽膜較佳為使用缺陷密度低的氧化矽膜。明確而言，使用如下氧化矽膜：在利用ESR測得的來源於g值為2.001的信號的自旋的密度為3×1017個/cm3以下，較佳為5×1016個/cm3以下。氮化矽膜使用氫及氨的釋放量少的氮化矽膜。氫及氨的釋放量藉由熱脫附譜分析法(TDS：Thermal Desorption Spectroscopy)測定即可。另外，氮化矽膜使用不使氫、水以及氧透過或幾乎不使其透過的氮化矽膜。
或者，作為基底絕緣膜202，例如可以採用第一層為氮化矽膜，第二層為第一氧化矽膜以及第三層為第二氧化矽膜的疊層膜。在此情況下，第一氧化矽膜和/或第二氧化矽膜也可以為氧氮化矽膜。另外，氮化矽膜也可以為氮氧化矽膜。第一氧化矽膜較佳為使用缺陷密度低的氧化矽膜。明確而言，使用如下氧化矽膜：在利用ESR測得的來源於g值為2.001的信號的自旋的密度為3×1017個/cm3以下，較佳為5×1016個/cm3以下。第二氧化矽膜使用包含過剩氧的氧化矽膜。氮化矽膜使用氫及氨的釋放量少的氮化矽膜。另外，氮化矽膜使用不使氫、水以及氧透過或幾乎不使其透過的氮化矽膜。
源極電極216a及汲極電極216b例如可以使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭或鎢的導電膜的單層或疊層。
作為閘極絕緣膜212，例如使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭的絕緣膜形成單層或疊層，即可。另外，閘極絕緣膜212較佳為使用包含過剩氧的絕緣膜。閘極絕緣膜212的厚度(或等效氧化膜厚度)例如為1nm以上且500nm以下，較佳為3nm以上且300nm以下，更佳為5nm以上且100nm以下，進一步佳為5nm以上且50nm以下。
作為閘極絕緣膜212，例如可以採用第一層為氮化矽膜，第二層為氧化矽膜的疊層膜。此外，氧化矽膜也可以為氧氮化矽膜。另外，氮化矽膜也可以為氮氧化矽膜。氧化矽膜較佳為使用缺陷密度低的氧化矽膜。明確而言，使用如下氧化矽膜：在利用ESR測得的來源於g值為2.001的信號的自旋的密度為3×1017個/cm3以下，較佳為5×1016個/cm3以下。氧化矽膜較佳為使用包含過剩氧的氧化矽膜。氮化矽膜使用氫及氨的釋放量少的氮化矽膜。氫及氨的釋放量藉由TDS測定即可。
閘極電極204例如可以使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭或鎢的導電膜的單層或疊層。
作為保護絕緣膜218，例如使用包含氧化矽、氧氮化矽、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭的絕緣膜形成單層或疊層，即可。另外，保護絕緣膜218較佳為使用包含過剩氧的絕緣膜。作為保 護絕緣膜218，也可以使用阻擋氧的絕緣膜。保護絕緣膜218的厚度例如為20nm以上且1000nm以下，較佳為50nm以上且1000nm以下，更佳為100nm以上且1000nm以下，進一步佳為200nm以上且1000nm以下。
佈線226a及佈線226b例如可以使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭或鎢的導電膜的單層或疊層。
對基板200沒有很大的限制。例如，作為基板200，也可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，作為基板200，也可以採用矽或碳化矽等的單晶半導體基板或多晶半導體基板、矽鍺等的化合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等，並且也可以使用在這些基板上設置有半導體元件的基板。
此外，基板200也可以使用撓性基板。另外，作為在撓性基板上設置電晶體的方法，可以舉出如下方法：在不具有撓性的基板上形成電晶體之後，將該電晶體剝離並轉置到具有撓性的基板200上。在此情況下，較佳為在不具有撓性的基板和電晶體之間設置剝離層。
〈電晶體結構2〉
接著，對底閘極頂接觸型電晶體的一個例子進行說明。
圖19A至圖19C是電晶體的俯視圖及剖面圖。 圖19A示出電晶體的俯視圖。圖19B示出對應於圖19A所示的點劃線B1-B2的剖面圖。另外，圖19C示出對應於圖19A所示的點劃線B3-B4的剖面圖。
圖19B及圖19C所示的電晶體包括：基板300上的閘極電極304；閘極電極304上的閘極絕緣膜312；閘極絕緣膜312上的氧化物半導體膜306；以及氧化物半導體膜306上的源極電極316a及汲極電極316b。此外，較佳的是，還包括：源極電極316a、汲極電極316b、閘極絕緣膜312及氧化物半導體膜306上的保護絕緣膜318；保護絕緣膜318上的佈線326a及佈線326b。另外，保護絕緣膜318具有分別到達源極電極316a及汲極電極316b的開口部，佈線326a及佈線326b藉由該開口部分別接觸於源極電極316a及汲極電極316b。另外，電晶體也可以在基板300與閘極電極304之間具有基底絕緣膜。
關於圖19A至圖19C所示的電晶體的記載的一部分可以參照關於圖18A、圖18B1及B2、圖18C所示的電晶體的記載。
例如，基板300可以參照關於基板200的記載。氧化物半導體膜306可以參照關於氧化物半導體膜206的記載。源極電極316a及汲極電極316b可以參照關於源極電極216a及汲極電極216b的記載。閘極絕緣膜312可以參照關於閘極絕緣膜212的記載。閘極電極304可以參照關於閘極電極204的記載。佈線326a及佈線326b可以參照關於佈線226a及佈線226b的記載。
另外，如圖19A的俯視圖所示，閘極電極304以其內側包括氧化物半導體膜306的方式設置。由此，當光從閘極電極304一側入射時，可以抑制因光而在氧化物半導體膜306中產生載子。換言之，閘極電極304具有遮光膜的功能。注意，氧化物半導體膜306也可以設置為延伸到閘極電極304的外側。
作為如圖19A至圖19C所示的保護絕緣膜318，例如可以使用包含氧化矽或氧氮化矽的絕緣膜的單層或疊層。另外，保護絕緣膜318較佳為使用包含過剩氧的絕緣膜。保護絕緣膜318的厚度例如為20nm以上且1000nm以下，較佳為50nm以上且1000nm以下，更佳為100nm以上且1000nm以下，進一步佳為200nm以上且1000nm以下。
作為保護絕緣膜318，例如可以採用第一層為氧化矽膜，第二層為氮化矽膜的疊層膜。此外，氧化矽膜也可以為氧氮化矽膜。另外，氮化矽膜也可以為氮氧化矽膜。氧化矽膜較佳為使用缺陷密度低的氧化矽膜。明確而言，使用如下氧化矽膜：在利用ESR測得的來源於g值為2.001的信號的自旋的密度為3×1017個/cm3以下，較佳為5×1016個/cm3以下。氮化矽膜使用氫及氨的釋放量少的氮化矽膜。氫及氨的釋放量藉由TDS測定即可。另外，氮化矽膜使用不使氫、水以及氧透過或幾乎不使其透過的氮化矽膜。
或者，作為保護絕緣膜318，例如可以採用第一層為第一氧化矽膜，第二層為第二氧化矽膜以及第三層 為氮化矽膜的疊層膜。在此情況下，第一氧化矽膜和/或第二氧化矽膜也可以為氧氮化矽膜。另外，氮化矽膜也可以為氮氧化矽膜。第一氧化矽膜較佳為使用缺陷密度低的氧化矽膜。明確而言，使用如下氧化矽膜：在利用ESR測得的來源於g值為2.001的信號的自旋的密度為3×1017個/cm3以下，較佳為5×1016個/cm3以下。第二氧化矽膜使用包含過剩氧的氧化矽膜。氮化矽膜使用氫及氨的釋放量少的氮化矽膜。另外，氮化矽膜使用不使氫、水以及氧透過或幾乎不使其透過的氮化矽膜。
上述電晶體例如可以應用於各種用途如顯示裝置、記憶體、CPU等。
〈顯示裝置〉
以下說明應用上述電晶體的顯示裝置。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)等。發光元件在其範疇內包括其亮度由電流或電壓控制的元件，明確而言，包括無機EL(Electro Luminescence：電致發光)元件、有機EL元件等。此外，也可以採用電子墨水、電泳元件等由於電作用而改變對比度的顯示媒體作為顯示元件。下面，作為顯示裝置的一個例子對使用EL元件的顯示裝置及使用液晶元件的顯示裝置進行說明。
另外，下面示出的顯示裝置包括處於密封有 顯示元件的狀態的面板及處於在該面板中安裝有包括控制器的IC等的狀態的模組。
另外，下面示出的顯示裝置是指影像顯示裝置或光源(包括照明設備)。此外，顯示裝置還包括：安裝有連接器諸如FPC或TCP的模組；在TCP的端部上設置有印刷線路板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
〈EL顯示裝置〉
首先，說明使用EL元件的顯示裝置(也稱為EL顯示裝置)。
圖20A是用於EL顯示裝置的像素的電路圖的一個例子。
在本說明書等中，有時即使不指定主動元件(電晶體、二極體等)、被動元件(電容元件、電阻元件等)等所具有的所有端子的連接位置，所屬技術領域的普通技術人員也能夠構成發明的一個方式。就是說，即使未特定連接位置，也可以說是發明的一個方式是明確的，而判斷為在本說明書等中記載有該方式。尤其是，在端子的連接位置有多個部分的情況下，不一定必須要將該端子的連接位置限於特定的部分。因此，有時藉由僅指定主動元件(電晶體、二極體等)、被動元件(電容元件、電阻元件等)等所具有的端子的一部分的連接位置，就能夠構成發明的一個方式。
在本說明書等中，當至少指定某個電路的連接位置時，有時所屬技術領域的普通技術人員能夠特定發明。或者，當至少特定某個電路的功能時，有時所屬技術領域的普通技術人員能夠特定發明。也就是說，只要特定功能，就可以說是發明的一個方式是明確的，而判斷為在本說明書等中記載有該方式。因此，即使只指定某個電路的連接位置而不指定其功能時，也可以判斷為該電路作為發明的一個方式公開而構成發明的一個方式。或者，即使只指定某個電路的功能而不指定其連接位置時，也可以判斷為該電路作為發明的一個方式公開而構成發明的一個方式。
圖20A所示的EL顯示裝置包含切換元件743、電晶體741、電容器742、發光元件719。
另外，由於圖20A等是電路結構的一個例子，所以還可以追加設置電晶體。與此相反，在圖20A的各節點中，也可以不追加設置電晶體、開關、被動元件等。
電晶體741的閘極與切換元件743的一端及電容器742的一端電連接。電晶體741的源極與電容器742的另一端及發光元件719的一端電連接。電晶體741的汲極被供應電源電位VDD。切換元件743的另一端與信號線744電連接。發光元件719的另一端被供應恆電位。另外，恆電位為等於或低於接地電位GND的電位。
另外，電晶體741採用使用上述電晶體。該電晶體具有穩定的電特性。因此，可以提供一種顯示品質高 的EL顯示裝置。
作為切換元件743較佳為使用電晶體。藉由使用電晶體，可以減小像素的面積，由此可以提供分辨度高的EL顯示裝置。另外，作為切換元件743也可以使用上述電晶體。藉由作為切換元件743使用該電晶體，可以利用與電晶體741同一製程形成切換元件743，由此可以提高EL顯示裝置的生產率。
圖20B是EL顯示裝置的俯視圖。EL顯示裝置包含基板300、基板700、密封材料734、驅動電路735、驅動電路736、像素737以及FPC732。密封材料734以包圍像素737、驅動電路735以及驅動電路736的方式設置在基板300與基板700之間。另外，驅動電路735或/及驅動電路736也可以設置在密封材料734的外側。
圖20C是對應於圖20B的點劃線M-N的一部分的EL顯示裝置的剖面圖的一部分。FPC732藉由端子731與佈線733a連接。另外，佈線733a也可以由與電晶體741的閘極電極同樣的導電膜形成。
另外，圖20C示出電晶體741及電容器742設置在同一平面上的例子。藉由採用這種結構，可以將電容器742設置在與電晶體741的閘極電極、閘極絕緣膜及源極電極(汲極電極)同一平面上。如此，藉由將電晶體741及電容器742設置在同一平面上，可以縮短EL顯示裝置的製程，由此可以提高生產率。
圖20C示出作為電晶體741應用具有與圖19A至 19C所示的電晶體相同的結構的電晶體的例子。
圖19A至19C所示的電晶體是臨界電壓的變化小的電晶體。因此，該電晶體較佳為應用於有時因臨界電壓的微小變化產生灰階級的偏差的EL顯示裝置。
在電晶體741及電容器742上設置有絕緣膜720。在此，在絕緣膜720中設置有直到電晶體741的源極電極的開口部。
在絕緣膜720上設置有電極781。電極781經由設置在絕緣膜720中的開口部與電晶體741的源極電極接觸。
在電極781上設置有包含直到電極781的開口部的隔壁784。在隔壁784上設置有藉由設置在隔壁784中的開口部而與電極781接觸的發光層782。在發光層782上設置有電極783。電極781、發光層782和電極783相重疊的區域成為發光元件719。
〈液晶顯示裝置〉
接著，說明使用液晶元件的顯示裝置(也稱為液晶顯示裝置)。
圖21A是示出液晶顯示裝置的像素的結構例子的電路圖。圖21A所示的像素750包含電晶體751、電容器752、一對在電極之間填充有液晶的元件(以下稱為液晶元件)753。
在電晶體751中，源極和汲極中的一個與信號 線755電連接，閘極與掃描線754電連接。
在電容器752中，一個電極與電晶體751的源極和汲極中的另一個電連接，另一個電極與供應共用電位的佈線電連接。
在液晶元件753中，一個電極與電晶體751的源極和汲極中的另一個電連接，另一個電極與供應共用電位的佈線電連接。此外，供應到與上述電容器752的另一個電極電連接的佈線的共用電位和供應到液晶元件753的另一個電極的共用電位可以不同。
另外，液晶顯示裝置的俯視圖與EL顯示裝置的俯視圖大致相同。圖21B示出對應於圖20B的點劃線M-N的一部分的液晶顯示裝置的剖面圖的一部分。在圖21B中，FPC732經由端子731與佈線733a連接。另外，佈線733a也可以由與電晶體751的閘極電極同樣的導電膜形成。
圖21B示出電晶體751及電容器752設置在相同平面上的例子。藉由採用這種結構，可以將電容器752製造在與電晶體751的閘極電極、閘極絕緣膜及源極電極(汲極電極)相同平面上。這樣地，藉由將電晶體751及電容器752設置在相同平面上，可以縮短液晶顯示裝置的製程，由此提高生產率。
作為電晶體751可以使用上述電晶體。圖21A示出應用具有與圖19A至19C所示的電晶體相同的結構的電晶體的例子。
另外，作為電晶體751可以使用關態電流極小的電晶體。因此，保持在電容器752中的電荷不容易洩漏，可以在長期間保持施加到液晶元件753的電壓。因此，當顯示動作少的動態影像、靜態影像時，藉由使電晶體751成為關閉狀態，不需要用於電晶體751的工作的電力，由此可以成為耗電量低的液晶顯示裝置。
在電晶體751及電容器752上設置有絕緣膜721。在此，在絕緣膜721中設置有直到電晶體751的汲極電極的開口部。
在絕緣膜721上設置有電極791。電極791藉由設置在絕緣膜721中的開口部與電晶體751的汲極電極接觸。
在電極791上設置有用作配向膜的絕緣膜792。在絕緣膜792上設置有液晶層793。在液晶層793上設置有用作配向膜的絕緣膜794。在絕緣膜794上設置有隔離物795。在隔離物795及絕緣膜794上設置有電極796。在電極796上設置有基板797。
像這樣，可以提供高顯示品質的顯示裝置。
〈記憶體1〉
以下，參照圖22A和圖22B說明作為包括上述電晶體的半導體記憶體裝置的記憶單元的電路結構及其工作。
注意，半導體記憶體裝置除了包括記憶單元有時還包括配置於其他基板上的驅動電路和電源電路等。
圖22A是示出記憶單元500的一個例子的電路圖。
圖22A所示的記憶單元500包括電晶體511、電晶體512、電晶體513以及電容元件514。雖然在圖22A中省略圖示，但是實際上將多個記憶單元500設置為矩陣狀。
電晶體511的閘極與寫入字線WWL連接。此外，電晶體511的源極和汲極中的一個與位元線BL連接。此外，電晶體511的源極和汲極中的另一個與浮動節點FN連接。
電晶體512的閘極與浮動節點FN連接。此外，電晶體512的源極和汲極中的一個與電晶體513的源極和汲極中的一個連接。此外，電晶體512的源極和汲極中的另一個與電源線SL連接。
電晶體513的閘極與讀出字線RWL連接。此外，電晶體513的源極和汲極中的另一個與位元線BL連接。
電容元件514的一個電極與浮動節點FN連接。此外，電容元件514的另一個電極被供應固定電位。
寫入字線WWL被供應字信號。
字信號是為了將位元線BL的電壓供應到浮動節點FN而使電晶體511成為導通狀態的信號。
注意，“將資料寫入記憶單元”是指藉由控制供應到寫入字線WWL的字信號使浮動節點FN的電位成為對應於位元線BL的電壓的電位。此外，“從記憶單元讀出 資料”是指藉由控制供應到讀出字線RWL的讀出信號使位元線BL的電壓成為對應於浮動節點FN的電位的電壓。
對位元線BL供應多值資料。此外，對位元線BL供應用來讀出資料的放電電壓Vdischarge。
多值資料是k位元(bit)(k是2以上的整數)的資料。明確而言，2位元的資料是四值資料，該資料是具有四個階段的電壓中的任一個的信號。
放電電壓Vdischarge是為了讀出資料而對位元線BL供應的電壓。此外，在供應放電電壓Vdischarge之後，位元線BL成為電浮動狀態。此外，放電電壓Vdischarge是為了使位元線BL初始化而對位元線BL供應的電壓。
對讀出字線RWL供應讀出信號。
讀出信號是為了選擇性地從記憶單元讀出資料而對電晶體513的閘極供應的信號。
浮動節點FN相當於將電容元件514的一個電極、電晶體511的源極和汲極中的另一個電極以及電晶體512的閘極連接的佈線上的任一個節點。
浮動節點FN的電位是由位元線BL供應的根據多值資料的電位。此外，藉由使電晶體511處於非導通狀態而使浮動節點FN處於電浮動狀態。
對電源線SL供應比供應到位元線BL的放電電壓Vdischarge高的預充電電壓Vprecharge。
至少在從記憶單元500讀出資料的期間中，電源線SL的電壓為預充電電壓Vprecharge即可。因此，可以採 用如下結構：在將資料寫入記憶單元500的期間及/或不進行資料的讀出或寫入的期間中，將電源線SL的電壓設定為放電電壓Vdischarge，並使位元線BL與電源線SL為等電位。藉由採用該結構，可以降低在位元線BL與電源線SL之間流動的微小的貫通電流。
另外，作為其他結構，也可以採用對電源線SL供應作為預充電電壓Vprecharge的恆電壓的結構。藉由採用該結構，就不需要將電源線SL的電壓在預充電電壓Vprecharge與放電電壓Vdischarge之間切換，因此可以降低電源線SL的充放電時所需的功耗。
供應到電源線SL的預充電電壓Vprecharge是使供應到位元線BL的放電電壓Vdischarge藉由經由電晶體512及電晶體513的充電而變化的電壓。
電晶體511用作藉由切換其導通狀態和非導通狀態來控制資料的寫入的開關。此外，電晶體511具有藉由將其保持為非導通狀態來保持根據寫入的資料的電位的功能。注意，對電晶體511為n通道型電晶體的情況進行說明。
電晶體511較佳為使用當處於非導通狀態時流動在源極與汲極之間的電流(關態電流)較低的電晶體。
在圖22A所示的記憶單元500的結構中，藉由將其保持為非導通狀態來保持根據寫入的資料的電位。因此，作為抑制因浮動節點FN中的電荷的移動而引起的電位變動的開關，尤其較佳為使用關態電流低的電晶體。在 後面說明對關態電流低的電晶體的關態電流進行評價的方法。
電晶體511是關態電流低的電晶體，藉由使其保持非導通狀態使記憶單元500成為非揮發性記憶體。因此，直到電晶體511再次處於導通狀態為止，寫入記憶單元500的資料能夠被持續保持在浮動節點FN。
電晶體512具有根據浮動節點FN的電位使汲極電流Id在源極與汲極之間流動的功能。注意，在圖22A所示的記憶單元500的結構中，在電晶體512的源極與汲極之間流動的汲極電流Id是在位元線BL與電源線SL之間流動的電流。此外，也將電晶體512稱為第二電晶體。注意，對電晶體512為n通道型電晶體的情況進行說明。
另外，電晶體513具有根據讀出字線RWL的電位使汲極電流Id在源極與汲極之間流動的功能。注意，在圖22A所示的記憶單元500的結構中，在電晶體513的源極與汲極之間流動的汲極電流Id是在位元線BL與電源線SL之間流動的電流。此外，也將電晶體513稱為第三電晶體。注意，對電晶體513為n通道型電晶體的情況進行說明。
電晶體512及電晶體513較佳為使用臨界電壓的偏差小的電晶體。在此，臨界電壓的偏差小的電晶體是指當在同一製造過程中製造電晶體時，能夠以所允許的臨界電壓的差為20mV以內的條件形成的電晶體。明確而言，可以舉出由單晶矽形成通道的電晶體。臨界電壓的偏 差是越小越好，但即使是上述使用單晶矽形成的電晶體，臨界電壓的差也有可能為20mV左右。
接著，說明圖22A所示的記憶單元500的工作。
圖22B所示的時序圖示出供應到圖22A所示的寫入字線WWL、讀出字線RWL、浮動節點FN、位元線BL以及電源線SL的各信號的變化。
在圖22B所示的時序圖中，示出初始狀態的期間T1以及為了讀出資料將位元線BL充電的期間T2。
在圖22B所示的期間T1中，首先進行位元線BL的放電。此時，對寫入字線WWL供應L位準的電位。此外，對讀出字線RWL供應L位準的電位。此外，浮動節點FN保持對應於多值資料的電位。此外，對位元線BL供應放電電壓Vdischarge。此外，對電源線SL供應預充電電壓Vprecharge。
另外，在圖22B中，作為多值資料的一個例子，示出2位元資料，即四值資料。明確而言，在圖22B中，示出四值資料(V00、V01、V10、V11)，該四值資料能夠以四個階段的電位來表示。
在對位元線BL供應放電電壓Vdischarge之後，位元線BL成為電浮動狀態。也就是說，位元線BL成為因電荷的充電或放電而產生電位的變動的狀態。該浮動狀態可以藉由將對位元線BL供應電位的開關關閉來實現。
接著，在圖22B所示的期間T2中，為了讀出資 料而進行位元線BL的充電。此時，與之前的期間同樣，對寫入字線WWL供應L位準的電位。此外，對讀出字線RWL供應H位準。此外，與之前的期間同樣，浮動節點FN保持對應於多值資料的電位。此外，位元線BL的放電電壓Vdischarge根據浮動節點FN的電位上升。此外，與之前的期間同樣，對電源線SL供應預充電電壓Vprecharge。
電晶體513根據讀出字線RWL的電位的變化成為導通狀態。因此，電晶體512的源極和汲極中的一個的電位降低而成為放電電壓Vdischarge。
電晶體512是n通道型電晶體，電晶體512的源極和汲極中的一個的電位降低而成為放電電壓Vdischarge，導致閘極與源極之間的電壓(閘極電壓)的絕對值變大。隨著該閘極電壓的上升，在電晶體512及電晶體513中，汲極電流Id在源極與汲極之間流動。
藉由使汲極電流Id在電晶體512及電晶體513中流動，電源線SL的電荷被充電到位元線BL。電晶體512的源極的電位及位元線BL的電位因充電而上升。由於電晶體512的源極的電位的上升，導致電晶體512的閘極電壓逐漸變小。
在期間T2中，在電晶體512的閘極電壓到達臨界電壓時，汲極電流Id停止流動。因此，位元線BL的電位上升，在電晶體512的閘極電壓為臨界電壓時位元線BL的充電結束，位元線BL的電位成為恆電位。此時的位元線BL的電位大致是浮動節點FN的電位與臨界電壓之差。
也就是說，可以藉由將浮動節點FN的電位的高低反映來得到因充電而變化的位元線BL的電位。藉由將該電位的不同用來判斷多值資料，可以將寫入到記憶單元500的多值資料讀出。
如上所述，能夠以不根據多值資料的個數切換用來讀出資料的信號的方式從記憶單元讀出多值資料。
〈記憶體2〉
以下，參照圖23A和圖23B說明與記憶體1不同的半導體記憶體裝置的電路結構及其工作。
在圖23A中，作為本發明的一個方式的半導體記憶體裝置示出記憶體裝置600。圖23A所示的記憶體裝置600包括記憶元件部602、第一驅動電路604以及第二驅動電路606。
在記憶元件部602中，多個記憶元件608配置為矩陣狀。在圖23A所示的例子中，記憶元件部602配置有5行6列的記憶元件608。
第一驅動電路604及第二驅動電路606控制對記憶元件608供應信號，在進行讀出時取得來自記憶元件608的信號。例如，作為第一驅動電路604使用字線驅動電路，作為第二驅動電路606使用位元線驅動電路。但是，不侷限於此，作為第一驅動電路604也可以使用位元線驅動電路，作為第二驅動電路606也可以使用字線驅動電路。
此外，第一驅動電路604及第二驅動電路606藉由佈線與記憶元件608電連接。
記憶元件608包括揮發性記憶體及非揮發性記憶體。圖23B示出記憶元件608的具體電路結構的一個例子。圖23B所示的記憶元件608包括第一記憶體電路610及第二記憶體電路612。
第一記憶體電路610包括第一電晶體614、第二電晶體616、第三電晶體618、第四電晶體620、第五電晶體622以及第六電晶體624。
首先，說明第一記憶體電路610的結構。第一電晶體614的源極和汲極中的一個電連接於第一端子630，第一電晶體614的閘極電連接於第二端子632。第二電晶體616的源極和汲極中的一個電連接於高電位電源線Vdd，第二電晶體616的源極和汲極中的另一個電連接於第一電晶體614的源極和汲極中的另一個、第三電晶體618的源極和汲極中的一個及第一資料保持部640。第三電晶體618的源極和汲極中的另一個電連接於低電位電源線Vss。第二電晶體616的閘極和第三電晶體618的閘極電連接於第二資料保持部642。
第四電晶體620的源極和汲極中的一個電連接於第三端子634，第四電晶體620的閘極電連接於第四端子636。第五電晶體622的源極和汲極中的一個電連接於高電位電源線Vdd，第五電晶體622的源極和汲極中的另一個電連接於第四電晶體620的源極和汲極中的另一個、第六電 晶體624的源極和汲極中的一個、第二資料保持部642。第六電晶體624的源極和汲極中的另一個電連接於低電位電源線Vss。第五電晶體622的閘極和第六電晶體624的閘極電連接於第一資料保持部640。
第一電晶體614、第三電晶體618、第四電晶體620及第六電晶體624是n通道型電晶體。
第二電晶體616及第五電晶體622是p通道型電晶體。
第一端子630電連接於位元線。第二端子632電連接於第一字線。第三端子634電連接於反轉位元線。第四端子636電連接於第一字線。
藉由具有如上所說明的結構，第一記憶體電路610構成SRAM。就是說，第一記憶體電路610是揮發性記憶體。在本發明的一個方式的記憶體裝置600中，設置在第一記憶體電路610中的第一資料保持部640及第二資料保持部642電連接於第二記憶體電路612。
第二記憶體電路612包括第七電晶體626以及第八電晶體628。
接著，說明第二記憶體電路612的結構。第七電晶體626的源極和汲極中的一個電連接於第二資料保持部642，第七電晶體626的源極和汲極中的另一個電連接於第一電容元件648的一個電極。低電位電源線Vss電連接於第一電容元件648的另一個電極。第八電晶體628的源極和汲極中的一個電連接於第一資料保持部640，第八電晶體 628的源極和汲極中的另一個電連接於第二電容元件650中的一個電極。低電位電源線Vss電連接於第二電容元件650的另一個電極。第七電晶體626的閘極和第八電晶體628的閘極電連接於第五端子638。
第五端子638電連接於第二字線。注意，既可以採用根據第一字線和第二字線中的一個的工作而控制第一字線和第二字線中的另一個的信號的結構，又可以採用分別獨立地控制第一字線和第二字線的結構。
第七電晶體626及第八電晶體628是關態電流低的電晶體。注意，雖然在圖23B所例示的結構中第七電晶體626及第八電晶體628是n通道型電晶體，但是不侷限於此。
在第七電晶體626與第一電容元件648中的一個電極之間形成有第三資料保持部644。在第八電晶體628與第二電容元件650中的一個電極之間形成有第四資料保持部646。由於第七電晶體626及第八電晶體628的關態電流小，所以可以長時間保持第三資料保持部644及第四資料保持部646中的電荷。就是說，第二記憶體電路612是非揮發性記憶體。
如上所述，第一記憶體電路610是揮發性記憶體，第二記憶體電路612是非揮發性記憶體，作為第一記憶體電路610的資料保持部的第一資料保持部640及第二資料保持部642藉由關態電流低的電晶體電連接於作為第二記憶體電路612的資料保持部的第三資料保持部644及第四 資料保持部646。因此，藉由控制關態電流低的電晶體的閘極電位，可以將第一記憶體電路610的資料備份在第二記憶體電路612的資料保持部中。另外，藉由使用關態電流的電晶體，即使在對記憶元件608沒有供應電力的情況下也可以在第三資料保持部644及第四資料保持部646中長期間保持儲存資料。
如上所述，在圖23B所示的記憶元件608中，可以將揮發性記憶體的資料備份在非揮發性記憶體中。
此外，因為第一記憶體電路610構成SRAM，所以被要求高速工作。另一方面，第二記憶體電路612在停止電力的供應之後被需要長期間保持資料。藉由使用能夠進行高速工作的電晶體形成第一記憶體電路610並且使用關態電流低的電晶體形成第二記憶體電路612，可以實現上述結構。例如，利用使用矽的電晶體形成第一記憶體電路610，利用使用氧化物半導體膜的電晶體形成第二記憶體電路612，即可。
在本發明的一個方式的記憶體裝置600中，在使第一電晶體614及第四電晶體620導通而將資料寫入到作為揮發性記憶體的第一記憶體電路610的資料保持部時，在第二記憶體電路612所包括的第七電晶體626及第八電晶體628處於導通狀態的情況下，將電荷儲存在第二記憶體電路612所包括的第一電容元件648及第二電容元件650中，以使第一記憶體電路610的資料保持部(第一資料保持部640及第二資料保持部642)保持所定的電位。由此， 在將資料寫入到第一記憶體電路610的資料保持部時，在第七電晶體626和第八電晶體628處於導通狀態的情況下，阻礙記憶元件608的高速工作。此外，當利用使用矽的電晶體形成第二記憶體電路612時，難以充分降低關態電流，所以不容易長期間在第二記憶體電路612中保持儲存資料。
於是，在本發明的一個方式的半導體記憶體裝置中，在將資料寫入到第一記憶體電路610的資料保持部(揮發性記憶體)時，使配置在第一記憶體電路610的資料保持部與第二記憶體電路612的資料保持部之間的電晶體(即，第七電晶體626及第八電晶體628)關閉。由此，實現記憶元件608的高速工作。此外，在對第一記憶體電路610的資料保持部不進行寫入及讀出(即，第一電晶體614及第四電晶體620處於關閉狀態)的情況下，使配置在第一記憶體電路610的資料保持部與第二記憶體電路612的資料保持部之間的電晶體導通。
以下示出對記憶元件608的揮發性記憶體寫入資料時的具體工作。首先，使處於導通狀態的第七電晶體626及第八電晶體628關閉。接著，使第一電晶體614及第四電晶體620導通，對第一記憶體電路610的資料保持部(第一資料保持部640及第二資料保持部642)供應所定的電位，然後使第一電晶體614及第四電晶體620關閉。之後，使第七電晶體626及第八電晶體628導通。由此，在第二記憶體電路612的資料保持部中，對應於保持在第一記 憶體電路610的資料保持部中的資料的資料被保持。
另外，在使第一電晶體614及第四電晶體620導通以至少對第一記憶體電路610的資料保持部寫入資料時，使第二記憶體電路612所包括的第七電晶體626及第八電晶體628關閉。但是，在使第一電晶體614及第四電晶體620導通以從第一記憶體電路610的資料保持部讀出資料時，第二記憶體電路612所包括的第七電晶體626及第八電晶體628可以為關閉或導通。
此外，在停止對記憶元件608供應電力的情況下，在即將停止對記憶元件608供應電力之前，使配置在第一記憶體電路610的資料保持部與第二記憶體電路612的資料保持部之間的電晶體(即，第七電晶體626及第八電晶體628)關閉，進行保持在第二記憶體電路612中的資料的非揮發性化。在即將停止對揮發性記憶體供應電力之前使第七電晶體626及第八電晶體628關閉的單元既可以安裝在第一驅動電路604及第二驅動電路606中，又可以設置在控制這些驅動電路的另一個控制電路中。
在此，在配置在第一記憶體電路610的資料保持部與第二記憶體電路612的資料保持部之間的第七電晶體626及第八電晶體628中，既可以按每個記憶元件切換導通和關閉，又可以將記憶元件部602分為幾個塊而按每個塊切換導通和關閉。
當將第一記憶體電路610用作SRAM時，使配置在第一記憶體電路610的資料保持部與第二記憶體電路 612的資料保持部之間的電晶體關閉，由此在第一記憶體電路610中可以保持資料而在第二記憶體電路612所包括的第一電容元件648及第二電容元件650中不儲存電荷，從而可以使記憶元件608高速工作。
另外，在本發明的一個方式的記憶體裝置600中，也可以在停止對記憶體裝置600供應電力(遮斷記憶體裝置600的電源)之前，只有使最後重寫資料的記憶元件608所包括的配置在第一記憶體電路610的資料保持部與第二記憶體電路612的資料保持部之間的電晶體導通。此時，藉由將最後重寫資料的記憶元件608的位址儲存在外部記憶體中，可以順利地進行備份。
但是，本發明的一個方式的半導體記憶體裝置的驅動方法不侷限於上述說明。
如上所述，可以使記憶體裝置600高速工作。此外，因為只有在一部分的記憶元件中進行資料的備份，所以可以抑制耗電量。
注意，在此，雖然作為揮發性記憶體使用了SRAM，但是並不侷限於此，也可以使用其他的揮發性記憶體。
〈CPU)
圖24A至圖24C是示出將上述電晶體或半導體記憶體裝置用於至少其一部分的CPU的具體結構的方塊圖。
圖24A所示的CPU在基板1190上包括： ALU1191(Arithmetic logic unit：算術邏輯單元)；ALU控制器1192；指令解碼器1193；中斷控制器1194；定時控制器1195；暫存器1196；暫存器控制器1197；匯流排介面1198；可改寫的ROM1199；以及ROM介面1189。作為基板1190，使用半導體基板、SOI基板及玻璃基板等。ROM1199和ROM介面1189可以設置在另一晶片上。當然，圖24A所示的CPU只是將其結構簡化而示出的一個例子，並且實際上的CPU根據其用途具有多種結構。
藉由匯流排介面1198輸入到CPU的指令輸入到指令解碼器1193且被進行解碼之後，輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197和定時控制器1195。
根據被解碼的指令，ALU控制器1192、中斷控制器1194、暫存器控制器1197、定時控制器1195進行各種控制。明確而言，ALU控制器1192產生用來控制ALU1191的工作的信號。另外，當CPU在執行程式時，中斷控制器1194根據其優先度或遮罩狀態而判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求，且處理該要求。暫存器控制器1197產生暫存器1196的位址，並根據CPU的狀態進行從暫存器1196的讀出或對暫存器1196的寫入。
另外，定時控制器1195產生控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作定時的信號。例如，定時控制器1195具備根據基準時脈信號CLK1產生內部時脈信號CLK2 的內部時脈產生部，將內部時脈信號CLK2供應到上述各種電路。
在圖24A所示的CPU中，在暫存器1196中設置有記憶單元。作為暫存器1196的記憶單元，可以使用上述電晶體。
在圖24A所示的CPU中，暫存器控制器1197根據來自ALU1191的指示，進行暫存器1196中的保持工作的選擇。換言之，在暫存器1196所具有的記憶單元中，選擇利用正反器進行資料的保持還是利用電容元件進行資料的保持。當選擇利用正反器進行資料的保持時，進行對暫存器1196中的記憶單元的電源電壓的供應。當選擇利用電容元件進行資料保持時，進行對電容元件的資料改寫，而可以停止對暫存器1196內的記憶單元的電源電壓的供應。
如圖24B或圖24C所示那樣，藉由在記憶單元群與被供應高電源電位VDD或低電源電位VSS的節點之間設置切換元件，可以停止電源電壓的供應。以下說明圖24B和圖24C所示的電路。
在圖24B和圖24C中示出一種作為控制對記憶單元供應電源電位的切換元件使用上述電晶體的記憶體裝置。
圖24B所示的記憶體裝置包括切換元件1141以及具有多個記憶單元1142的記憶單元群1143。明確而言，各記憶單元1142可以使用上述電晶體。高電源電位VDD藉由切換元件1141被供應到記憶單元群1143所具有的各記憶 單元1142。並且，信號IN的電位和低電源電位VSS的電位被供應到記憶單元群1143所具有的各記憶單元1142。
在圖24B中，作為切換元件1141使用上述電晶體，該電晶體的開關受控於供應到其閘極電極層的信號SigA。
此外，在圖24B中，示出切換元件1141只具有一個電晶體的結構，但是不侷限於此，也可以具有多個電晶體。當切換元件1141具有多個用作切換元件的電晶體時，既可以將上述多個電晶體並聯，又可以將上述多個電晶體串聯，還可以組合並聯和串聯。
此外，在圖24B中，由切換元件1141控制對記憶單元群1143所包含的各記憶單元1142供應高電源電位VDD，但是也可以由切換元件1141控制供應低電源電位VSS。
另外，圖24C示出記憶體裝置的一個例子，其中低電源電位VSS藉由切換元件1141被供應到記憶單元群1143所具有的各記憶單元1142。由切換元件1141可以控制對記憶單元群1143所具有的各記憶單元1142供應低電源電位VSS。
在記憶單元群與被施加高電源電位VDD或低電源電位VSS的節點之間設置切換元件，當暫時停止CPU的工作，停止電源電壓的供應時也可以保持資料，由此可以降低耗電量。明確而言，例如，在個人電腦的使用者停止對鍵盤等輸入裝置輸入資訊的期間中也可以停止CPU的 工作，由此可以降低耗電量。
在此，以CPU為例子進行說明，但是也可以應用於DSP(Digital Signal Processor：數位訊號處理器)、定製LSI、FPGA(Field Programmable Gate Array：現場可程式邏輯閘陣列)等的LSI。
〈設置的例子〉
在圖25A的電視機8000中，外殼8001組裝有顯示部8002，利用顯示部8002可以顯示影像，並且從揚聲器部8003可以輸出聲音。
電視機8000也可以具備接收機及數據機等。電視機8000可以藉由利用接收機，接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通信。
此外，電視機8000也可以具備用來進行資訊通信的CPU、記憶體等。電視機8000也可以使用上述顯示裝置、記憶體或CPU。
在圖25A中，警報裝置8100是一種住宅用火災警報器，該警報器具有檢測部以及微型電腦8101。微型電腦8101包括使用上述電晶體的CPU。
在圖25A中，具有室內機8200及室外機8204的空調器包括使用上述電晶體的CPU。明確而言，室內機8200具有外殼8201、出風口8202、CPU8203等。在圖25A 中，例示出CPU8203設置在室內機8200中的情況，但是CPU8203也可以設置在室外機8204中。或者，也可以在室內機8200和室外機8204的兩者中設置有CPU8203。藉由包括使用上述電晶體的CPU，可以使空調器實現低功耗化。
在圖25A中，電冷藏冷凍箱8300包括使用上述電晶體的CPU。明確而言，電冷藏冷凍箱8300包括外殼8301、冷藏室門8302、冷凍室門8303及CPU8304等。在圖25A中，CPU8304設置在外殼8301的內部。藉由包括使用上述電晶體的CPU，可以使電冷藏冷凍箱8300實現低功耗化。
圖25B及圖25C示出一種電動汽車的例子。電動汽車9700安裝有二次電池9701。二次電池9701的電力由控制電路9702調整輸出而供給到驅動裝置9703。控制電路9702由具有未圖示的ROM、RAM、CPU等的處理裝置9704控制。藉由包括使用上述電晶體的CPU，可以使電動汽車9700實現低功耗化。
驅動裝置9703是利用直流電動機或交流電動機的，或者將電動機和內燃機組合而構成的。處理裝置9704根據電動汽車9700的駕駛員的操作資訊(加速、減速、停止等)、行車資訊(爬坡、下坡等，或者行車中的車輪受到的負載等)等的輸入資訊，向控制電路9702輸出控制信號。控制電路9702利用處理裝置9704的控制信號調整從二次電池9701供應的電能控制驅動裝置9703的輸出。當安裝交流電動機時，雖然未圖示，但是還安裝有將直流 轉換為交流的逆變器。
注意，在本實施方式中，描述了基本原理的一個例子。因此，可以將本實施方式的一部分或全部自由地組合於、應用於或替換為其他實施方式的一部分或全部而實施。

Claims (16)

  1. 一種氧化物半導體膜，包括：多個平板狀的粒子，該多個平板狀的粒子的每一個是由銦、鎵、鋅以及氧所組成，其中，該多個平板狀的粒子不規則地配置。
  2. 根據申請專利範圍第1項之氧化物半導體膜，其中在使用穿透式電子顯微鏡時不能觀察到該氧化物半導體膜中的晶界。
  3. 根據申請專利範圍第1項之氧化物半導體膜，其中該多個平板狀的粒子的每一個具有0.5nm以上且0.9nm以下的厚度及1nm以上且3nm以下的平面的等效圓直徑。
  4. 根據申請專利範圍第1項之氧化物半導體膜，其中該多個平板狀的粒子的每一個具有原子排列的週期性。
  5. 根據申請專利範圍第1項之氧化物半導體膜，其中在該氧化物半導體膜的奈米束電子繞射圖案中觀察到多個分佈為圓周狀的斑點。
  6. 根據申請專利範圍第5項之氧化物半導體膜，其中電子束徑為1nm以上且30nm以下。
  7. 一種半導體裝置，包括：閘極電極；氧化物半導體膜；該閘極電極與該氧化物半導體膜之間的閘極絕緣層；以及與該氧化物半導體膜電連接的源極電極及汲極電極， 其中，該氧化物半導體膜包括多個平板狀的粒子，該多個平板狀的粒子的每一個具有由鎵原子、鋅原子以及氧原子所組成的層設置在包含銦原子及氧原子的層之上及下的結構，並且，該多個平板狀的粒子不規則地配置。
  8. 根據申請專利範圍第7項之半導體裝置，其中在使用穿透式電子顯微鏡時不能觀察到該氧化物半導體膜中的晶界。
  9. 根據申請專利範圍第7項之半導體裝置，其中該多個平板狀的粒子的每一個具有0.5nm以上且0.9nm以下的厚度及1nm以上且3nm以下的平面的等效圓直徑。
  10. 根據申請專利範圍第7項之半導體裝置，其中該多個平板狀的粒子的每一個具有原子排列的週期性。
  11. 根據申請專利範圍第7項之半導體裝置，其中在該氧化物半導體膜的奈米束電子繞射圖案中觀察到多個分佈為圓周狀的斑點。
  12. 根據申請專利範圍第11項之半導體裝置，其中電子束徑為1nm以上且30nm以下。
  13. 一種氧化物半導體膜的形成方法，包括如下步驟：使多個平板狀的粒子從包含銦、鎵以及鋅的靶材剝離，其中該多個平板狀的粒子的每一個是由銦、鎵、鋅以及氧所組成；以及在具有由氬及氧所組成之氣體的成膜室中使該多個平 板狀的粒子不規則地沉積在基板上。
  14. 根據申請專利範圍第13項之氧化物半導體膜的形成方法，其中該基板的溫度為15℃以上且35℃以下。
  15. 根據申請專利範圍第13項之氧化物半導體膜的形成方法，其中該包含銦、鎵以及鋅的靶材的組成式為InGaZnO4。
  16. 根據申請專利範圍第13項之氧化物半導體膜的形成方法，其中藉由使離子碰撞到該靶材，引起該多個平板狀的粒子的剝離。
TW103119064A 2013-06-19 2014-05-30 氧化物半導體膜及其形成方法 TWI652822B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-128481 2013-06-19
JP2013128481 2013-06-19

Publications (2)

Publication Number Publication Date
TW201507162A TW201507162A (zh) 2015-02-16
TWI652822B true TWI652822B (zh) 2019-03-01

Family

ID=52104710

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103119064A TWI652822B (zh) 2013-06-19 2014-05-30 氧化物半導體膜及其形成方法

Country Status (5)

Country Link
US (2) US9287352B2 (zh)
JP (1) JP2015025200A (zh)
CN (1) CN105324509A (zh)
TW (1) TWI652822B (zh)
WO (1) WO2014203984A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160009626A (ko) 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 그 형성 방법
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
WO2015125042A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
US20150329371A1 (en) * 2014-05-13 2015-11-19 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
WO2016128854A1 (en) 2015-02-12 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US10002970B2 (en) * 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
WO2017115222A1 (en) 2015-12-29 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and semiconductor device
TWI737664B (zh) * 2016-07-11 2021-09-01 日商半導體能源硏究所股份有限公司 金屬氧化物及半導體裝置
US11024736B2 (en) 2019-08-09 2021-06-01 Micron Technology, Inc. Transistor and methods of forming integrated circuitry
EP4010930A4 (en) 2019-08-09 2023-03-01 Micron Technology, Inc. TRANSISTOR AND METHOD OF MAKING TRANSISTORS
US10964811B2 (en) * 2019-08-09 2021-03-30 Micron Technology, Inc. Transistor and methods of forming transistors
US11637175B2 (en) 2020-12-09 2023-04-25 Micron Technology, Inc. Vertical transistors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080099803A1 (en) 2006-10-12 2008-05-01 Xerox Corporation Thin film transistor
US20100051938A1 (en) 2008-08-28 2010-03-04 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same

Family Cites Families (178)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3786566B2 (ja) 2000-06-27 2006-06-14 株式会社東芝 半導体装置及びその製造方法
KR100821456B1 (ko) 2000-08-14 2008-04-11 샌디스크 쓰리디 엘엘씨 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3867524B2 (ja) 2001-07-05 2007-01-10 株式会社日立製作所 電子線を用いた観察装置及び観察方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6737364B2 (en) 2002-10-07 2004-05-18 International Business Machines Corporation Method for fabricating crystalline-dielectric thin films and devices formed using same
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
WO2005076752A2 (en) 2004-02-18 2005-08-25 Nippon Shokubai Co., Ltd. Metal oxide particle and its uses
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JPWO2006054469A1 (ja) 2004-11-22 2008-05-29 日本電気株式会社 強磁性膜、磁気抵抗素子、及び磁気ランダムアクセスメモリ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP2006261483A (ja) 2005-03-18 2006-09-28 Fujitsu Ltd 強誘電体キャパシタ及びその製造方法
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5217051B2 (ja) * 2006-11-27 2013-06-19 オムロン株式会社 薄膜製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
EP2096188B1 (en) 2006-12-13 2014-01-29 Idemitsu Kosan Co., Ltd. Sputtering target
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US7825958B2 (en) 2007-01-25 2010-11-02 Research In Motion Limited Method and apparatus for controlling a camera module to compensate for the light level of a white LED
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5435326B2 (ja) 2008-09-02 2014-03-05 日立金属株式会社 ダイカスト用被覆金型およびその製造方法
CN102150191B (zh) 2008-09-12 2013-07-24 株式会社半导体能源研究所 显示装置
KR101644406B1 (ko) 2008-09-12 2016-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102275487B1 (ko) 2008-09-19 2021-07-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR102094683B1 (ko) 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR20210135349A (ko) 2008-10-03 2021-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자기기
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101711249B1 (ko) 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP5508518B2 (ja) 2009-04-24 2014-06-04 パナソニック株式会社 酸化物半導体
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011027467A1 (ja) 2009-09-04 2011-03-10 株式会社 東芝 薄膜トランジスタ及びその製造方法
EP3217435A1 (en) 2009-09-16 2017-09-13 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102482156A (zh) * 2009-09-30 2012-05-30 出光兴产株式会社 In-Ga-Zn-O系氧化物烧结体
KR101969253B1 (ko) 2009-10-08 2019-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101629194B1 (ko) 2009-10-30 2016-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
US8912537B2 (en) 2010-04-23 2014-12-16 Hitachi, Ltd. Semiconductor device, RFID tag using the same and display device
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20240025046A (ko) 2010-12-03 2024-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US20130298989A1 (en) 2010-12-10 2013-11-14 Teijin Limited Semiconductor laminate, semiconductor device, method for producing semiconductor laminate, and method for manufacturing semiconductor device
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
US9006803B2 (en) 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
CN102760697B (zh) 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
WO2012169449A1 (en) 2011-06-08 2012-12-13 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing sputtering target, and method for forming thin film
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102128369B1 (ko) * 2011-09-29 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9059211B2 (en) * 2011-10-03 2015-06-16 International Business Machines Corporation Oxygen scavenging spacer for a gate electrode
JP2013093561A (ja) 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
US9287405B2 (en) 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
WO2013054823A1 (en) 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5517268B2 (ja) 2012-03-26 2014-06-11 株式会社日本触媒 微粒子状金属酸化物とその用途
US20130341180A1 (en) 2012-06-22 2013-12-26 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for using the same
SG11201505097QA (en) 2012-06-29 2015-08-28 Semiconductor Energy Lab Method for using sputtering target and method for manufacturing oxide film
KR20140011945A (ko) 2012-07-19 2014-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃, 스퍼터링용 타깃의 사용 방법 및 산화물막의 제작 방법
US10557192B2 (en) 2012-08-07 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for forming oxide film
US20140045299A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Formation method of oxide semiconductor film
KR102094568B1 (ko) * 2012-10-17 2020-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
JP6325229B2 (ja) 2012-10-17 2018-05-16 株式会社半導体エネルギー研究所 酸化物膜の作製方法
TWI553716B (zh) 2012-11-08 2016-10-11 半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
US9263531B2 (en) 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
JP2014135478A (ja) * 2012-12-03 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2014103901A1 (en) * 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
KR102370239B1 (ko) * 2012-12-28 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9391096B2 (en) * 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9231111B2 (en) * 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US20140306219A1 (en) * 2013-04-10 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9704894B2 (en) * 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
KR20160009626A (ko) 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 그 형성 방법
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080099803A1 (en) 2006-10-12 2008-05-01 Xerox Corporation Thin film transistor
US20100051938A1 (en) 2008-08-28 2010-03-04 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same

Also Published As

Publication number Publication date
US9793414B2 (en) 2017-10-17
US20160149048A1 (en) 2016-05-26
TW201507162A (zh) 2015-02-16
JP2015025200A (ja) 2015-02-05
CN105324509A (zh) 2016-02-10
US20140374743A1 (en) 2014-12-25
WO2014203984A1 (en) 2014-12-24
US9287352B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
TWI652822B (zh) 氧化物半導體膜及其形成方法
JP6691181B2 (ja) 半導体装置
TWI608523B (zh) Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR102098795B1 (ko) 반도체 장치
TWI656578B (zh) 半導體裝置以及半導體裝置的製造方法
JP2020031245A (ja) 半導体装置
US20150318171A1 (en) Method for manufacturing oxide
KR102305643B1 (ko) 산화물 반도체막 및 반도체 장치
US9859117B2 (en) Oxide and method for forming the same
US20150107988A1 (en) Method for forming oxide semiconductor film
JP2020074373A (ja) 半導体装置
US20150034475A1 (en) Method for forming oxide semiconductor film
US20150287793A1 (en) Semiconductor device, module, and electronic device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees