JP2007123700A - 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法 - Google Patents

Abstract

【課題】
ＩｎＧａＺｎＯ４薄膜を活性層に用い、ＩＴＯ薄膜をソース・ドレイン電極に用いるような薄膜トランジスタにおいて、リフトオフ工程を使わずにそれぞれの層をパターニングすること、またそのような工程を用いて製造した薄膜トランジスタを提供することである。
【解決手段】
基材上に設けたＩＴＯ薄膜をエッチングによりパターン化する工程と、前記パターニングされたＩＴＯ薄膜上に設けたＩｎＧａＺｎＯ４薄膜をエッチングによりパターニングするに際し、前記２種の薄膜を、同種、同濃度のエッチング液またはエッチングガスを用い、それぞれ異なるエッチング時間でエッチングするか、濃度を変え、他の条件は変えずにエッチングすることにより解決した。
【選択図】図２

Description

本発明は、電子回路を構成する素子として用いることができるＩｎＧａＺｎＯ４薄膜とＳｎドープ酸化インジウム（ＩＴＯ）薄膜が直接積層する積層薄膜のパターニング方法と、それを用いた薄膜トランジスタの製造方法に関する。

電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等各種のスイッチング素子として用いられ、特に薄膜化したものは薄膜トランジスタ（以下ＴＦＴ）としてよく知られている。

これらＴＦＴの活性層には、シリコンまたはシリコン化合物が広く用いられている。高速動作が必要な高周波増幅素子、集積回路用素子等には、シリコン単結晶が用いられ、また、低速動作で充分な表示素子用には、大面積化の要求からアモルファスシリコンが使われている。

一方、フレキシブルディスプレイには、フレキシブル基板を用いたＴＦＴが必要とされる。このようなＴＦＴを作製するための基板は一般に耐熱温度が低いため、薄膜を形成するためのプロセス温度のさらなる低下が要求される。
前述のアモルファスシリコン薄膜の作製にはＣＶＤが広く用いられており、特にプラズマＣＶＤではプラズマが原料ガスであるシランを分解するため、熱ＣＶＤと比較して低い温度で成膜できる。
しかし、このプラズマＣＶＤ薄膜形成には、２００〜３００℃の反応温度が必要である。このため、耐熱性の低い基板への薄膜形成は困難であった。

近年、室温成膜が可能で電界効果移動度がアモルファスシリコンと同等以上の酸化物半導体ＩｎＧａＺｎＯ４が提案され、薄膜トランジスタの活性層としての可能性が示された（非特許文献１参照）。

Ｋ．Ｎｏｍｕｒａ，Ｈ．Ｏｈｔａ，Ａ．Ｔａｋａｇｉ，Ｔ．Ｋａｍｉｙａｍａ，Ｍ．Ｈｉｒａｎｏ，Ｈ．Ｈｏｓｏｎｏ： Ｎａｔｕｒｅ ４３２（２００４）４８８．

前記非特許文献１に記載のＩｎＧａＺｎＯ４は透明導電膜として知られていた材料であるが、成膜時に酸素分圧を制御することで、キャリア源となっている酸素空孔を低減し、ｏｆｆ電流を低減させることに成功している。また、容易にアモルファス状態が得られるため、フレキシブルディスプレイへの応用に適している。また、透明であるため、ゲート絶縁膜、ゲート電極、ソース・ドレイン電極に透明な材料を用いると透明な薄膜トランジスタが形成できる。

このＩｎＧａＺｎＯ４のパターニングには、透明導電膜であるＩＴＯ膜と同様のエッチング方法が使用できる。すなわち、一般的な酸に可溶で、アルカリに不溶である。従って、ＩＴＯで培われたエッチング技術が、基本的にはＩｎＧａＺｎＯ４のパターニングにも適用可能である。

しかしながら、ＩｎＧａＺｎＯ４薄膜を活性層に用い、ＩＴＯをソース・ドレイン電極に用いるような薄膜トランジスタの場合には一方部位が他方の部位へ、直接積層した積層構造となる。前記両部位それぞれ異なるパターンでパターニングする際に、一方の部位を形成した後、他方の部位を同様にエッチングにより形成しようとすると、先に形成した薄膜部位が、後の薄膜部位をエッチングするためのエッチャントによってエッチングされてしまうため、目的とするパターンを有する積層基板を得ることはできなかった。そこで一方の部位を形成後、他方の部位のパターニングにはリフトオフプロセスを用いるなど、複数の異なるプロセスを用意してその組み合わせによりパターニングが行われており、非効率的であった。

また、エッチング以外の形成手段であるリフトオフプロセスは、リフトオフに処理時間がかかるうえ、細かいパターンが切れないなどの問題があり、微細加工を進めていく上での障害となっていた。

本発明はかかる問題を鑑みてなされたもので、電極層であるＩＴＯ薄膜と半導体活性層であるＩｎＧａＺｎＯ４薄膜の双方をエッチングによりパターニングすることで、リフトオフなど量産には不向きな工程を用いることなく酸化物薄膜半導体トランジスタを製造することを目的とする。

上記の課題を達成するために、まず第１の発明は、基材上に設けたＩＴＯ薄膜をエッチングによりパターン化する工程と、前記パターニングされたＩＴＯ薄膜上に設けたＩｎＧａＺｎＯ４薄膜をエッチングによりパターニングするに際し、前記２種の薄膜を、同種のエッチング液またはエッチングガスを用い、それぞれ異なる濃度のエッチング液またはエッチングガスを用いることを特徴とする酸化物半導体薄膜パターン形成方法である。
非晶質ＩＴＯ薄膜と非晶質ＩｎＧａＺｎＯ４薄膜のエッチングについて検討した結果、エッチング液の濃度を適切に選択することで両者をエッチングし分けることが可能であることを見出した。この結果、濃度が高いとエッチング時間の誤差に対して、下地の膜厚の誤差の影響が大きくなる。
一方、濃度が低いとエッチング時間が長くなるため、スループットが低下してしまう。よってＩＴＯ薄膜をエッチングする際には、濃度の高いエッチング液を用い、次に、ＩｎＧａＺｎＯ４をエッチングする際には、同種で濃度の低いエッチング液を用いてエッチングすることにより両者をともにエッチングによってパターニングすることが可能となった。
ここで、ＩｎＧａＺｎＯ４の膜厚をｄとすると、ＩＴＯ薄膜の膜厚を必要最小量より０．２５ｄだけ余分に厚くすることで、エッチング終了時にＩＴＯ膜厚の必要最小量を下回ることなくパターニングされた積層基板を得ることができる。

本発明の第２の発明は、基材上に設けたＩＴＯ薄膜をエッチングによりパターン化する工程と、前記パターニングされたＩＴＯ薄膜上に設けたＩｎＧａＺｎＯ４薄膜をエッチングによりパターニングするに際し、前記２種の薄膜を、同種、同濃度のエッチング液またはエッチングガスを用い、それぞれ異なるエッチング時間でエッチングすることを特徴とする酸化物半導体薄膜パターン形成方法である。
同種エッチング濃度のエッチング液またはエッチングガスが使用できるのでエッチング液またはエッチングガスの管理が容易になる。

本発明の第３の発明は、前記ＩＴＯ膜が、結晶質であることを特徴とする請求項１または２に記載の酸化物半導体薄膜パターン形成方法である。
結晶質のＩＴＯはアモルファスＩＴＯと比較してエッチング速度は約１〜２桁遅くなる。これによりＩｎＧａＺｎＯ４との選択比も１〜２桁高まり、エッチングのプロセスウィンドウが広くとれる。

本発明の第４の発明は、前記エッチングにおいて、ウェットエッチングの手法を用いることを特徴とする請求項１乃至３のいずれかに記載のパターン形成方法である。ウェットエッチングを用いることで、ドライエッチングに必要であった高価なエッチング装置が不要になり、製造コストを下げることができる。

本発明の第５の発明は、前記エッチングにおいて、エッチング液として塩酸を主成分として含む酸を用いることを特徴とする請求項４に記載のパターン形成方法である。
エッチング液に塩酸を用いた場合に本発明の効果が最大となる。また塩酸は入手が容易で、水酸化ナトリウムによって容易に中和して水と食塩になるため環境負荷も低い。

本発明の第６の発明は、活性層に非単結晶ＩｎＧａＺｎＯ４薄膜を用い、ソース電極または／及びドレイン電極にＩＴＯ薄膜を用いたトップゲート型薄膜トランジスタの製造方法であって、基板上にソース・ドレイン電極層を形成する工程と、該ソース・ドレイン電極層をパターニングする工程と、活性層を形成する工程と、該活性層をパターニングする工程と、ゲート絶縁膜を形成する工程と、ゲート電極層を形成する工程と、該ゲート電極層をパターニングする工程と、を含むトップゲート型薄膜トランジスタの製造方法において、少なくとも前記活性層及び前記ソース・ドレイン電極層をともにエッチングによりパターニングすることを特徴とする薄膜トランジスタの製造方法である。
このような構成にすることで、リフトオフ工程を用いずに、透明酸化物半導体を用いたトップゲート型透明薄膜トランジスタが形成可能になる。

本発明の第７の発明は、活性層に非単結晶ＩｎＧａＺｎＯ４薄膜を用い、ソース電極または／及びドレイン電極にＩＴＯ薄膜を用いたボトムゲート型ボトムコンタクト薄膜トランジスタの製造方法であって、基板上にゲート電極層を形成する工程と、該ゲート電極層をパターニングする工程と、ゲート絶縁膜を形成する工程と、ソース・ドレイン電極層を形成する工程と、該ソース・ドレイン電極層をパターニングする工程と、活性層を形成する工程と、該活性層をパターニングする工程と、を含むボトムゲート型ボトムコンタクト薄膜トランジスタの製造方法において、少なくとも前記活性層及び前記ソース・ドレイン電極をともにエッチングによりパターニングすることを特徴とする薄膜トランジスタの製造方法である。
このような構成にすることで、リフトオフ工程を用いずに、透明酸化物半導体を用いたボトムゲート型ボトムコンタクト透明薄膜トランジスタが形成可能になる。

以上の構成から、本発明には、以下の効果がある。

ＩＴＯ薄膜およびこれに直接積層するＩｎＧａＺｎＯ４薄膜の双方をエッチングによってパターニングすることにより、リフトオフなど量産には不向きな工程を用いることなく透明酸化物半導体薄膜トランジスタを製造することが可能になる。

本発明の実施の形態について、図１及び図２を用いて以下詳細に説明する。

本発明の薄膜トランジスタの一例を、図１に示す。図及び本例ではボトムゲート型ボトムコンタクト薄膜トランジスタについて述べているが、トップゲート型でもよい。

まず、基板１を用意する（図２（ａ））。基板１の材料としては、軽量、フレキシブルなプラスチック基板が好ましい。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン等が使用可能である。ただし、密着性向上のためにＵＶやプラズマ等による表面処理を行うとよい。

次に、基板１上にゲート電極２を形成する（図２（ｂ））。ゲート電極の材料は問わないが、透明薄膜トランジスタを作製する上で、透過率の高い材料が望ましい。透過率、導電率の観点からＩＴＯが好適である。透明性を問わない場合はこの限りではない。作製法は問わない。またゲート電極は活性層と直接接触するわけではないので、パターニング方法も問わない。金属、合金や透明導電膜の反応性マスク蒸着（スパッタを含む）などが一例として挙げられる。

次にゲート絶縁膜３を作製する（図２（ｃ））。ゲート絶縁膜３の材料や作製法、パターニング法は問わない。例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等が使用できるが、ＨｆＯ２やＹ２Ｏ３、Ｔａ２Ｏ５などの高誘電率（ｈｉｇｈ−ｋ）材料を用いるのが好ましい。

次にソース・ドレイン電極４を形成する（図２（ｄ））。ソース・ドレイン電極の材料にはＩＴＯを用いる。ＩＴＯの膜厚は、後に積層するＩｎＧａＺｎＯ４の膜厚をｄとした場合、必要最小量より０．２５ｄだけ余分に厚くするとエッチング終了時にＩＴＯ膜厚の必要最小量を下回ることがない。成膜法は問わない。パターニングには、耐酸性のレジストを用いるのが望ましい。エッチングにはドライ、ウェットエッチングのいずれも適用可能である。エッチング液、エッチングガスは問わないが、環境面から、また効果を最大限に得るために、塩酸を用いたウェットエッチングが望ましい。ＩＴＯ膜が結晶化している場合には５０℃に加熱した６Ｍの塩酸と６Ｍの塩化第二鉄水溶液の混合溶液を用いるとエッチングが容易になる。ＩＴＯ膜が結晶化してない場合は１Ｍの塩酸のみを用いて室温で処理するだけで充分である。エッチング終了後レジストを剥離する。

次に、活性層５を形成する（図２（ｅ））。材料にはＩｎＧａＺｎＯ４を用いる。形成方法は大面積均一成膜ができるスパッタ法が好ましく、ＩｎＧａＺｎＯ４ターゲットを用いると容易に形成できる。合金ターゲットを用いて反応性スパッタ法により成膜しても良い。スパッタ法に限らずパルスレーザーデポジション（ＰＬＤ）など他の方法も可能である。パターニングには、耐酸性のレジストを用いるのが望ましい。エッチングにはドライ、ウェットエッチングのいずれも適用可能である。エッチング液、エッチングガスは問わないが、環境面から、また効果を最大限に得るために、塩酸を用いたウェットエッチングが望ましい。この時塩酸の濃度が高いとエッチング終了までの時間が短くなり処理時間の誤差が下地のＩＴＯ膜の膜厚に無視できない影響を与えるため場合によってはＩＴＯ膜も完全にエッチングされて無くなってしまう。従ってその濃度を充分に薄くとることが必要であり、好ましくは、５０ｎｍの膜厚を有するＩｎＧａＺｎＯ４活性層に対して約０．１Ｍの濃度である。エッチング終了後レジストを剥離する。
以上のようにして薄膜トランジスタが完成する（図１）。

基板１としてＰＥＮを用い（図２（ａ）参照）、前記基板１にＩＴＯ層をｄｃマグネトロンスパッタ法により１００ｎｍの膜厚で成膜した後、パターニングしてゲート電極２を形成した（図２（ｂ）参照）。前記ゲート電極２のパターニングは、一般的なフォトリソグラフィ法を用い、ウェットエッチングによってＩＴＯ層を加工することにより形成した。
次に、プラズマＣＶＤを用いて５０℃以下の基板温度で、厚さ３００ｎｍＳｉＯ２膜を形成し、ゲート絶縁膜３とした（図２（ｃ）参照）。
次に、前記ゲート絶縁膜３上に、ＩＴＯ層をｄｃマグネトロンスパッタ法により１００ｎｍの膜厚で成膜し、フォトレジストを用い、通常のフォトリソグラフィによってレジストを電極の形状に加工した後、１Ｍの塩酸を用いてＩＴＯ薄膜を２分間エッチングしてソース・ドレイン電極４を形成し、レジストを剥離した（図２（ｄ）参照）。
最後に、ＩｎＧａＺｎＯ４ターゲットを用いてｒｆマグネトロンスパッタ法によりＩｎＧａＺｎＯ４薄膜を５０ｎｍの厚さに成膜し、フォトレジストを用いて通常のフォトリソグラフィによって、レジストを半導体のパターンに加工し、０．１Ｍの塩酸を用いて前記ＩｎＧａＺｎＯ４薄膜を３分間エッチングしたのちレジストを剥離し、パターニングされた活性層４を形成した（図２（ｅ）参照）。
以上のようにしてチャネル長が５０μｍ、チャネル幅が８００μｍのボトムゲート型ボトムコンタクト薄膜トランジスタが完成した（図１参照）。

本発明の薄膜トランジスタの上面と側面を表わす説明図。 本発明の薄膜トランジスタの製造工程の一例を示す説明図。

符号の説明

１・・・基板
２・・・ゲート電極
３・・・ゲート絶縁膜
４・・・ソース・ドレイン電極
５・・・活性層

Claims (7)

1. 基材上に設けたＩＴＯ薄膜をエッチングによりパターン化する工程と、前記パターニングされたＩＴＯ薄膜上に設けたＩｎＧａＺｎＯ４薄膜をエッチングによりパターニングするに際し、前記２種の薄膜を、同種のエッチング液またはエッチングガスを用い、それぞれ異なる濃度のエッチング液またはエッチングガスを用いることを特徴とする酸化物半導体薄膜パターン形成方法。
2. 基材上に設けたＩＴＯ薄膜をエッチングによりパターン化する工程と、前記パターニングされたＩＴＯ薄膜上に設けたＩｎＧａＺｎＯ４薄膜をエッチングによりパターニングするに際し、前記２種の薄膜を、同種、同濃度のエッチング液またはエッチングガスを用い、それぞれ異なるエッチング時間でエッチングすることを特徴とする酸化物半導体薄膜パターン形成方法。
3. 前記ＩＴＯ膜が、結晶質であることを特徴とする請求項１または２に記載の酸化物半導体薄膜パターン形成方法。
4. 前記パターン形成方法が、ウェットエッチングの手法を用いることを特徴とする請求項１乃至３のいずれかに記載の酸化物半導体薄膜パターン形成方法。
5. 前記ウェットエッチングが、塩酸を主成分として含む酸を用いたエッチング液を用いることを特徴とする請求項４に記載の酸化物半導体薄膜パターン形成方法。
6. 活性層が、非単結晶ＩｎＧａＺｎＯ４薄膜、ソース電極または／及びドレイン電極が、ＩＴＯ薄膜から構成されるトップゲート型薄膜トランジスタの製造方法であって、基板上にソース・ドレイン電極層を形成する工程と、該ソース・ドレイン電極層をパターニングする工程と、活性層を形成する工程と、該活性層をパターニングする工程と、ゲート絶縁膜を形成する工程と、ゲート電極層を形成する工程と、該ゲート電極層をパターニングする工程と、を含むトップゲート型薄膜トランジスタの製造方法において、少なくとも前記活性層及び前記ソース・ドレイン電極層を、異なるエッチング条件でエッチングによりパターニングすることを特徴とする薄膜トランジスタの製造方法。
7. 活性層が、非単結晶ＩｎＧａＺｎＯ４薄膜、ソース電極または／及びドレイン電極が、ＩＴＯ薄膜を用いたボトムゲート型ボトムコンタクト薄膜トランジスタの製造方法であって、基板上にゲート電極層を形成する工程と、該ゲート電極層をパターニングする工程と、ゲート絶縁膜を形成する工程と、ソース・ドレイン電極層を形成する工程と、該ソース・ドレイン電極層をパターニングする工程と、活性層を形成する工程と、該活性層をパターニングする工程と、を含むボトムゲート型ボトムコンタクト薄膜トランジスタの製造方法において、少なくとも前記活性層及び前記ソース・ドレイン電極を、異なるエッチング条件でエッチングによりパターニングすることを特徴とする薄膜トランジスタの製造方法。

Images