CN103928405A - 一种tft阵列基板的制造方法 - Google Patents

一种tft阵列基板的制造方法 Download PDF

Info

Publication number
CN103928405A
CN103928405A CN201410121731.1A CN201410121731A CN103928405A CN 103928405 A CN103928405 A CN 103928405A CN 201410121731 A CN201410121731 A CN 201410121731A CN 103928405 A CN103928405 A CN 103928405A
Authority
CN
China
Prior art keywords
layer
photoresist
light shield
time
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410121731.1A
Other languages
English (en)
Inventor
徐向阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201410121731.1A priority Critical patent/CN103928405A/zh
Priority to US14/374,265 priority patent/US20150279873A1/en
Priority to PCT/CN2014/075577 priority patent/WO2015143746A1/zh
Publication of CN103928405A publication Critical patent/CN103928405A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例公开了一种TFT阵列基板的制造方法，包括如下步骤：在玻璃基板上采用第一道光罩工艺，形成栅极金属层和像素电极图案，所述第一道光罩工艺为半调式光罩工艺；采用第二道光罩工艺，形成栅极绝缘层、半导体层图案，所述第二道光罩工艺为半调式光罩工艺或灰调光罩工艺；采用第三道光罩工艺，形成源/漏极金属层和沟道。实施本发明实施例，简化了制造平板显示面板的非晶硅半导体或氧化物半导体TFT阵列基板的工艺流程，减少掩膜板的使用量，降低了生产成本。

Description

一种TFT阵列基板的制造方法
技术领域
本发明涉及平板显示器的制造技术，特别涉及一种薄膜场效应晶体管（Thin Film Transistor，TFT）阵列基板的制造方法。
背景技术
近年来，显示技术得到快速的发展，平板显示器已取代笨重的CRT 显示器日益深入人们的日常生活中。目前，常用的平板显示器包括液晶显示器（Liquid Crystal Display，LCD） 和有机发光二极管（Organic Light-Emitting Diode，OLED） 显示器。上述平板显示器具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。
而在平板显示器的阵列基板中，每一个像素配备了用于控制该像素的开关单元，即薄膜场效应晶体管（Thin Film Transistor，TFT），TFT 至少包含栅电极，源、漏极以及栅绝缘层和有源层。通过驱动电路可以独立控制每一个像素，同时不会对其他像素造成串扰等的影响。
目前常见的TFT背板主要采用非晶硅（a-Si）、低温多晶硅、金属氧化物（Oxide）和有机半导体等材料。就工艺而言，非晶硅半导体工艺最为简单，技术比较成熟，是目前主流的半导体材料，但采用非晶硅半导体的制造工艺中通常采用5道光罩或4道光罩工艺；而采用金属氧化物半导体的制造工艺中通常采用刻蚀阻挡形结构，其一般要采用6道光罩工艺。在现有技术中，无论采用非晶硅半导体工艺还是采用金属氧化物半导体工艺，不但工艺流程复杂，而且成本高。
发明内容
本发明所要解决的技术问题在于，提供一种TFT阵列基板的制造方法，其可以减少掩膜板的使用量，从而降低生产成本。
为了解决上述技术问题，本发明的实施例的一方面提供了一种TFT阵列基板的制造方法，包括如下步骤：
在玻璃基板上采用第一道光罩工艺，形成栅极金属层和像素电极图案，所述第一道光罩工艺为半调式光罩工艺；
采用第二道光罩工艺，形成栅极绝缘层、半导体层图案，所述第二道光罩工艺为半调式光罩工艺或灰调光罩工艺；
采用第三道光罩工艺，形成源/漏极金属层和沟道。
其中，所述在玻璃基板上采用第一道光罩工艺，形成栅极金属层和像素电极图案的步骤包括：
在所述玻璃基板上沉积预定厚度的像素电极层以及栅极金属层，并涂覆光刻胶；
采用半调式光罩工艺对所述光刻胶进行曝光显影；
然后对栅金属层进行第一次湿刻，对像素电极层进行湿刻，并去除部份光刻胶；然后对栅金属层进行第二次湿刻并剥离相应光刻胶，形成栅极金属层和像素电极图案。
其中，所述在玻璃基板沉积预定厚度的像素电极层以及栅极金属层的步骤具体为：
采用溅射或热蒸发的方法在所述玻璃基板上沉积厚度为1000 Å ~6000Å的栅金属薄膜，以及沉积厚度为100Å~1000Å的ITO像素电极层或IZO像素电极层。
其中，所述采用第二道光罩工艺，形成栅极绝缘层、半导体层图案的步骤包括：
在形成有栅极金属层和像素电极图案的玻璃基板上，沉积预定厚度为2000 Å ~5000Å的栅绝缘层、厚度为1000 Å ~3000Å的非晶硅半导体薄膜，并涂覆光刻胶；
采用半调式光罩工艺对所述光刻胶进行曝光显影；
然后对位于沟道上的绝缘保护层进行干刻以及对非晶硅半导体薄膜进行第一次干刻，去除部份光刻胶；然后对非晶硅半导体薄膜进行第二次干刻，并剥离相应光刻胶，形成栅极绝缘层和半导体层图案。
其中，所述采用第二道光罩工艺，形成栅极绝缘层、半导体层图案的步骤包括：
在形成有栅极金属层和像素电极图案的玻璃基板上，沉积预定厚度为2000 Å ~5000Å的栅绝缘层、厚度为1000 Å ~3000Å的非晶硅半导体薄膜，并涂覆光刻胶；
采用灰调光罩工艺对所述光刻胶进行曝光显影；
然后对位于沟道上的绝缘保护层进行第一次干刻，对非晶硅半导体薄膜进行第一次干刻以及对栅极绝缘保护层进行干刻，去除部份光刻胶；对位于沟道上的绝缘保护层进行第二次干刻以及对非晶硅半导体薄膜进行第二次干刻，第二次去除部份光刻胶；对位于沟道上的绝缘保护层进行第三次干刻，并剥离相应光刻胶，形成栅极绝缘层和非晶硅半导体层和沟道绝缘保护层图案。
其中，所述采用第二道光罩工艺，形成栅极绝缘层、半导体层图案的步骤包括：
在形成有栅极金属层和像素电极图案的玻璃基板上，依次沉积厚度为2000 Å ~5000Å的栅绝缘层、厚度为300 Å ~1000Å的氧化物半导体薄膜以及厚度为1000 Å ~3000Å的刻蚀阻挡层，并涂覆光刻胶；
采用灰调光罩工艺对所述光刻胶进行曝光显影；
然后对位于沟道上的绝缘保护层进行第一次干刻以及对氧化物半导体薄膜进行第一次干刻，对刻蚀阻挡层进行第一次干刻，去除部份光刻胶；然后对位于沟道上的绝缘保护层进行第二次干刻以及对氧化物半导体薄膜进行第二次干刻，第二次去除部份光刻胶；对刻蚀阻挡层进行第二次干刻，并剥离相应光刻胶，形成栅极绝缘层、氧化物半导体层和刻蚀阻挡层图案。
其中，所述采用第三道光罩工艺，形成源/漏极金属层和沟道的步骤包括：
在所述形成有形成栅极绝缘层、半导体层图案的玻璃基板上沉积预定厚度的源/漏极金属薄膜，并涂覆光刻胶；
采用第三道光罩工艺进行曝光显影，对源/漏极金属薄膜进行湿刻，对沟道进行干刻，并剥离相应的光刻胶，形成源极金属层、漏极金属层和沟道。
其中，所述在形成有形成栅极绝缘层、半导体层图案的玻璃基板上沉积预定厚度的源/漏极金属薄膜的步骤具体为：
采用磁控溅射或热蒸发方法，沉积厚度为1000 Å ~6000Å的源/漏极金属薄膜。
其中，所述沉积栅绝缘层、半导体薄膜、氧化物半导体薄膜或刻蚀阻挡层采用等离子体增强化学气相沉淀法，所述栅绝缘层采用SiNx，所述氧化物半导体薄膜采用ZnO、InZnO、ZnSnO、GaInZnO或ZrInZnO中的一种。
实施本发明的实施例，具有如下的有益效果：
实施本发明实施例，在采用非晶硅半导体或的金属氧化物半导体制造工艺中只需要采用三道光罩工艺，简化了制造平板显示器面板的TFT阵列基板的工艺流程，可以减少掩膜板的使用量，从而降低生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明提供的一种TFT阵列基板的制造方法的一个实施例中的主流程示意图；
图2是图1中采用第一道光罩形成栅极金属层和像素电极层后的阵列基板的结构示意图；
图3是图1中采用第二道光罩形成栅极绝缘保护层和a-Si半导体层后的阵列基板的结构示意图；
图4是图1采用第三道光罩形成源/漏极金属层后的阵列基板的结构示意图；
图5是图1中形成的TFT阵列基板的结构示意图；
图6是本发明的提供的一种TFT阵列基板的制造方法的另一实施例中采用第一道光罩形成栅极金属层和像素电极层后的阵列基板的结构示意图；
图7是本发明的提供的一种TFT阵列基板的制造方法的另一实施例中采用第二道光罩形成栅极绝缘保护层和半导体层的结构示意图；
图8是图7完成后形成的阵列基板的结构示意图；
图9是采用第三道光罩形成源/漏极金属层后的阵列基板的结构示意图。
具体实施方式
下面参考附图对本发明的优选实施例进行描述。
如图1所示，是本发明提供的一种TFT阵列基板的制造方法的一个实施例中的主流程示意图；在该实施例中，该方法适宜于用来制造平板面板的非晶硅阵列基板，该方法包括如下步骤：
步骤S10，在玻璃基板上采用第一道光罩工艺，形成栅极金属层和像素电极图案，第一道光罩工艺为半调式（half tone）光罩工艺；
具体地，该步骤包括：
在玻璃基板上沉积预定厚度的像素电极层以及栅极金属层，并涂覆光刻胶，例如在一个实施例中，采用溅射或热蒸发的方法在玻璃基板上沉积厚度为1000 Å ~6000Å的栅金属薄膜，以及沉积厚度为100~1000Å的ITO（铟锡氧化物）像素电极层或IZO（氧化锌）像素电极层，其中，栅金属薄膜可以采用诸如金属Cr、Mo、Al、Cu等；
采用半调式（half tone）光罩工艺对光刻胶进行曝光显影；
然后对栅金属层进行第一次湿刻，对像素电极层进行湿刻，并去除部份光刻胶；然后对栅金属层进行第二次湿刻，并剥离相应光刻胶，形成栅极金属层、像素电极和公共电极（Com）图案，其中栅极金属层图案包括栅极（Gate）以及栅极引线连接区（Gate pad）。
其中，形成栅极金属层和像素电极层后的阵列基板的结构示意图可参见图2所示。具体包括，玻璃基板21以及在其上形成的栅极22、像素电极23、公共电极24和栅极引线连接区25。
步骤S11，采用第二道光罩工艺，形成栅极绝缘层、半导体层图案，第二道光罩工艺为半调式（half tone）光罩工艺；
具体地，该步骤包括：
在形成有栅极金属层和像素电极图案的玻璃基板上，沉积预定厚度的栅绝缘层（如SiNx）以及非晶硅（a-Si）半导体层薄膜，并涂覆光刻胶，例如，在一个实施例中，采用化学气相沉积方法，在形成有栅极金属层和像素电极图案的玻璃基板上依次沉积厚度为2000 Å ~5000Å的栅绝缘层、厚度为1000 Å ~3000Å的a-Si半导体层薄膜，具体地，可以通过等离子体增强化学气相沉淀法（Plasma Enhanced Chemical Vapor Deposition，PECVD）来实现沉积过程；
采用半调式光罩工艺对光刻胶进行曝光显影，形成一定的图案；
然后对位于沟道上的绝缘保护层进行干刻以及对a-Si半导体层薄膜进行第一次干刻，去除部份光刻胶；然后对a-Si半导体层薄膜进行第二次干刻，并剥离相应光刻胶，形成栅极绝缘层和半导体层图案。
其中，形成栅极绝缘层、半导体层图案后的阵列基板的结构示意图可参见图3所示。其中，标号26代表的为栅绝缘层，标号76代表的为a-Si半导体层薄膜，其他标号所代表的元件可参照图2中的介绍。
步骤S12，采用第三道光罩工艺，形成源/漏极金属层和沟道，其中，该第三道光罩工艺可以为普通的光罩工艺；
在形成有栅极绝缘层、半导体层图案的玻璃基板上沉积预定厚度的源/漏极金属薄膜，并涂覆光刻胶，例如，在一个实施例中，可以采用磁控溅射或热蒸发方法，沉积厚度为1000 Å ~6000Å的源/漏极金属薄膜；
采用第三道光罩工艺进行曝光显影，对源/漏极金属薄膜进行湿刻，对沟道进行干刻，并剥离相应的光刻胶，形成源极金属层、漏极金属层、沟道和数据引线连接区（Data pad）。
其中，形成有源/漏极金属层后的阵列基板的结构示意图可参见图4所示。其中，标号28代表的为源/漏极金属层，标号29代表的为数据引线连接区，其他标号所代表的元件可参照图3中的介绍。
如图5所示，是按照图1的方法形成的一个TFT阵列基板的结构示意图；其中，标号280代表一个TFT单元，其包括前述的源/漏极金属层28和沟道。而20代表数据线，其他各标号所代表的元件可参照图4中的介绍。
相应地，在其他的实施例中，本发明提供的方法还可以应用于采用金属氧化物半导体工艺的TFT阵列基板制造过程中。如图6-图9所示，示出了一种采用金属氧化物半导体工艺的TFT阵列基板制造步骤。具体地，在该实施例中包括如下步骤：
第一步骤：在玻璃基板上采用第一道光罩工艺，形成栅极金属层和像素电极图案，第一道光罩工艺为半调式（half tone）光罩工艺；
具体地，该步骤包括：
在玻璃基板上沉积预定厚度的像素电极层以及栅极金属层，并涂覆光刻胶，例如在一个实施例中，采用溅射或热蒸发的方法在玻璃基板上沉积厚度为1000 Å ~6000Å的栅金属薄膜，以及沉积厚度为100~1000Å的ITO（铟锡氧化物）像素电极层或IZO（氧化锌）像素电极层，其中，栅金属薄膜可以采用诸如金属Cr、Mo、Al、Cu等；
采用半调式（half tone）光罩工艺对光刻胶进行曝光显影；
然后对栅金属层进行第一次湿刻，对像素电极层进行湿刻，并去除部份光刻胶；然后对栅金属层进行第二次湿刻，并剥离相应光刻胶，形成栅极金属层、像素电极和公共电极（Com）图案，其中栅极金属层图案包括栅极（Gate）以及栅极引线连接区（Gate pad）。
其中，形成栅极金属层和像素电极层后的阵列基板的结构示意图可参见图6所示。具体包括，玻璃基板21以及在其上形成的栅极22、像素电极23、公共电极24和栅极引线连接区25。
第二步骤，采用第二道光罩工艺，形成栅极绝缘层、半导体层图案，第二道光罩工艺为灰调（gray tone）光罩工艺；
具体地，该步骤包括：
在形成有栅极金属层和像素电极图案的玻璃基板上，依次沉积厚度为2000 Å ~5000Å的栅绝缘层26、厚度为300 Å ~1000Å的氧化物半导体薄膜27以及厚度为1000 Å ~3000Å的刻蚀阻挡层31（如SiO2），并涂覆光刻胶；具体地，可以通过等离子体增强化学气相沉淀法（Plasma Enhanced Chemical Vapor Deposition，PECVD）来实现沉积过程，其中，氧化物半导体薄膜可以是诸如ZnO、 InZnO、ZnSnO、GaInZnO或ZrInZnO等金属氧化物半导体薄膜；
采用灰调光罩工艺对所述光刻胶进行曝光显影，具体地采用一个具有多种透光率的灰阶掩膜板，如图7所示，示出了这样一种灰阶掩膜板，在该灰阶掩膜板中，不同区域的地方对光线具有不同的透过率。图7中示出了四种区域，其透过率分别为0/3、1/3、2/3和3/3；
然后对位于沟道上的绝缘保护层进行第一次干刻以及对氧化物半导体薄膜进行第一次干刻，对刻蚀阻挡层进行第一次干刻，去除部份光刻胶；然后对位于沟道上的绝缘保护层进行第二次干刻以及对氧化物半导体薄膜进行第二次干刻，第二次去除部份光刻胶；对刻蚀阻挡层进行第二次干刻，并剥离相应光刻胶，形成栅极绝缘层、氧化物半导体层和刻蚀阻挡层图案。
其中，形成栅极绝缘层、氧化物半导体层图案后的阵列基板的结构示意图可参见图8所示。其中，标号26代表的为栅绝缘层，标号76代表的为氧化物半导体层薄膜，标号31代表的为刻蚀阻挡层；其他标号所代表的元件可参照图6中的介绍。
第三步骤，采用第三道光罩工艺，形成源/漏极金属层和沟道，其中，该第三道光罩工艺可以为普通的光罩工艺；
在形成有栅极绝缘层、半导体层图案的玻璃基板上沉积预定厚度的源/漏极金属薄膜，并涂覆光刻胶，例如，在一个实施例中，可以采用磁控溅射或热蒸发方法，沉积厚度为1000 Å ~6000Å的源/漏极金属薄膜；
采用第三道光罩工艺进行曝光显影，对源/漏极金属薄膜进行湿刻，对沟道进行干刻，并剥离相应的光刻胶，形成源极金属层、漏极金属层、沟道和数据引线连接区（Data pad）。
其中，形成有源/漏极金属层后的阵列基板的结构示意图可参见图9所示。其中，标号28代表的为源/漏极金属层，标号29代表的为数据引线连接区，其他标号所代表的元件可参照图8中的介绍。
可以理解的是，在其他的实施例中，也可以制造平板面板的非晶硅阵列基板时采用一道灰调（gray tone）光罩工艺，其具体方法与图1中示出的类似，只不过将步骤S11中的第二道光罩工艺替换为灰调光罩工艺，则在这种实施例中，在步骤S11中采用第二道光罩工艺，形成栅极绝缘层、半导体层图案的步骤具体包括：
在形成有栅极金属层和像素电极图案的玻璃基板上，沉积预定厚度为2000 Å ~5000Å的栅绝缘层、厚度为1000 Å ~3000Å的半导体层薄膜，并涂覆光刻胶；
采用灰调光罩工艺对所述光刻胶进行曝光显影，灰调光罩工艺的原理可参见前述对图7的介绍；
然后对位于沟道上的绝缘保护层进行第一次干刻，对半导体层进行第一次干刻以及对栅极绝缘保护层进行干刻，去除部份光刻胶；对位于沟道上的绝缘保护层进行第二次干刻以及对半导体层进行第二次干刻，第二次去除部份光刻胶；对位于沟道上的绝缘保护层进行第三次干刻，并剥离相应光刻胶，形成栅极绝缘层和半导体层和沟道绝缘保护层图案。
而步骤S10和步骤S12与图1中示出的相同，可以参见前述的描述，在此不进行赘述。
实施本发明实施例，具有如下的有益效果：
实施本发明实施例，在采用非晶硅半导体或的金属氧化物半导体制造工艺中只需要采用三道光罩工艺，简化了制造平板显示器面板的TFT阵列基板的工艺流程，可以减少掩膜板的使用量，从而降低生产成本。
实施本发明实施例，在采用非晶硅半导体或的金属氧化物半导体制造工艺中只需要采用三道光罩工艺，简化了制造平板显示器面板的TFT阵列基板的工艺流程，可以减少掩膜板的使用量，从而降低生产成本。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此等同变化，仍属本发明所涵盖的范围。

Claims (9)

1.一种TFT阵列基板的制造方法，其特征在于，包括如下步骤：
在玻璃基板上采用第一道光罩工艺，形成栅极金属层和像素电极图案，所述第一道光罩工艺为半调式光罩工艺；
采用第二道光罩工艺，形成栅极绝缘层、半导体层图案，所述第二道光罩工艺为半调式光罩工艺或灰调光罩工艺；
采用第三道光罩工艺，形成源/漏极金属层和沟道。
2.如权利要求1的一种TFT阵列基板的制造方法，其特征在于，所述在玻璃基板上采用第一道光罩工艺，形成栅极金属层和像素电极图案的步骤包括：
在所述玻璃基板上沉积预定厚度的像素电极层以及栅极金属层，并涂覆光刻胶；
采用半调式光罩工艺对所述光刻胶进行曝光显影；
然后对栅金属层进行第一次湿刻，对像素电极层进行湿刻，并去除部份光刻胶；然后对栅金属层进行第二次湿刻并剥离相应光刻胶，形成栅极金属层和像素电极图案。
3.如权利要求2所述的一种TFT阵列基板的制造方法，其特征在于，所述在玻璃基板沉积预定厚度的像素电极层以及栅极金属层的步骤具体为：
采用溅射或热蒸发的方法在所述玻璃基板上沉积厚度为1000 Å ~6000Å的栅金属薄膜，以及沉积厚度为100Å~1000Å的ITO像素电极层或IZO像素电极层。
4.如权利要求3所述的一种TFT阵列基板的制造方法，其特征在于，所述采用第二道光罩工艺，形成栅极绝缘层、半导体层图案的步骤包括：
在形成有栅极金属层和像素电极图案的玻璃基板上，沉积预定厚度为2000 Å ~5000Å的栅绝缘层、厚度为1000 Å ~3000Å的非晶硅半导体薄膜，并涂覆光刻胶；
采用半调式光罩工艺对所述光刻胶进行曝光显影；
然后对位于沟道上的绝缘保护层进行干刻以及对非晶硅半导体薄膜进行第一次干刻，去除部份光刻胶；然后对非晶硅半导体薄膜进行第二次干刻，并剥离相应光刻胶，形成栅极绝缘层和半导体层图案。
5.如权利要求3所述的一种TFT阵列基板的制造方法，其特征在于，所述采用第二道光罩工艺，形成栅极绝缘层、半导体层图案的步骤包括：
在形成有栅极金属层和像素电极图案的玻璃基板上，沉积预定厚度为2000 Å ~5000Å的栅绝缘层、厚度为1000 Å ~3000Å的非晶硅半导体薄膜，并涂覆光刻胶；
采用灰调光罩工艺对所述光刻胶进行曝光显影；
然后对位于沟道上的绝缘保护层进行第一次干刻，对非晶硅半导体薄膜进行第一次干刻以及对栅极绝缘保护层进行干刻，去除部份光刻胶；对位于沟道上的绝缘保护层进行第二次干刻以及对非晶硅半导体薄膜进行第二次干刻，第二次去除部份光刻胶；对位于沟道上的绝缘保护层进行第三次干刻，并剥离相应光刻胶，形成栅极绝缘层和非晶硅半导体层和沟道绝缘保护层图案。
6.如权利要求3所述的一种TFT阵列基板的制造方法，其特征在于，所述采用第二道光罩工艺，形成栅极绝缘层、半导体层图案的步骤包括：
在形成有栅极金属层和像素电极图案的玻璃基板上，依次沉积厚度为2000 Å ~5000Å的栅绝缘层、厚度为300 Å ~1000Å的氧化物半导体薄膜以及厚度为1000 Å ~3000Å的刻蚀阻挡层，并涂覆光刻胶；
采用灰调光罩工艺对所述光刻胶进行曝光显影；
然后对位于沟道上的绝缘保护层进行第一次干刻以及对氧化物半导体薄膜进行第一次干刻，对刻蚀阻挡层进行第一次干刻，去除部份光刻胶；然后对位于沟道上的绝缘保护层进行第二次干刻以及对氧化物半导体薄膜进行第二次干刻，第二次去除部份光刻胶；对刻蚀阻挡层进行第二次干刻，并剥离相应光刻胶，形成栅极绝缘层、氧化物半导体层和刻蚀阻挡层图案。
7.如权利要求4至6任一项所述的一种TFT阵列基板的制造方法，其特征在于，所述采用第三道光罩工艺，形成源/漏极金属层和沟道的步骤包括：
在所述形成有形成栅极绝缘层、半导体层图案的玻璃基板上沉积预定厚度的源/漏极金属薄膜，并涂覆光刻胶；
采用第三道光罩工艺进行曝光显影，对源/漏极金属薄膜进行湿刻，对沟道进行干刻，并剥离相应的光刻胶，形成源极金属层、漏极金属层和沟道。
8.如权利要求7所述的一种TFT阵列基板的制造方法，其特征在于，所述在形成有形成栅极绝缘层、半导体层图案的玻璃基板上沉积预定厚度的源/漏极金属薄膜的步骤具体为：
采用磁控溅射或热蒸发方法，沉积厚度为1000 Å ~6000Å的源/漏极金属薄膜。
9.如权利要求8所述的一种TFT阵列基板的制造方法，其特征在于，
所述沉积栅绝缘层、半导体薄膜、氧化物半导体薄膜或刻蚀阻挡层采用等离子体增强化学气相沉淀法，所述栅绝缘层采用SiNx，所述氧化物半导体薄膜采用ZnO、InZnO、ZnSnO、GaInZnO或ZrInZnO中的一种。
CN201410121731.1A 2014-03-28 2014-03-28 一种tft阵列基板的制造方法 Pending CN103928405A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410121731.1A CN103928405A (zh) 2014-03-28 2014-03-28 一种tft阵列基板的制造方法
US14/374,265 US20150279873A1 (en) 2014-03-28 2014-04-17 Manufacturing Method of TFT Array Substrate
PCT/CN2014/075577 WO2015143746A1 (zh) 2014-03-28 2014-04-17 一种tft阵列基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410121731.1A CN103928405A (zh) 2014-03-28 2014-03-28 一种tft阵列基板的制造方法

Publications (1)

Publication Number Publication Date
CN103928405A true CN103928405A (zh) 2014-07-16

Family

ID=51146581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410121731.1A Pending CN103928405A (zh) 2014-03-28 2014-03-28 一种tft阵列基板的制造方法

Country Status (2)

Country Link
CN (1) CN103928405A (zh)
WO (1) WO2015143746A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706116A (zh) * 2017-09-15 2018-02-16 惠科股份有限公司 主动阵列开关的制造方法
CN108269764A (zh) * 2018-02-01 2018-07-10 京东方科技集团股份有限公司 一种显示面板的制作方法、显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070109455A1 (en) * 2005-11-11 2007-05-17 Boe Hydis Technology Co., Ltd. Method for manufacturing array substrate of translucent LCD
CN101621039A (zh) * 2008-07-01 2010-01-06 中华映管股份有限公司 像素结构的制作方法以及像素结构
CN102270604A (zh) * 2010-06-03 2011-12-07 北京京东方光电科技有限公司 阵列基板的结构及其制造方法
CN102629051A (zh) * 2011-08-12 2012-08-08 京东方科技集团股份有限公司 一种tft-lcd阵列基板及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663288B1 (ko) * 2000-10-06 2007-01-02 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시장치의 제조방법
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
CN101957526B (zh) * 2009-07-13 2013-04-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101710579A (zh) * 2009-10-16 2010-05-19 上海广电光电子有限公司 薄膜晶体管阵列基板制造方法
CN102543866B (zh) * 2012-03-06 2013-08-28 深圳市华星光电技术有限公司 穿透式液晶显示器的阵列基板制造方法
CN103887245B (zh) * 2014-03-28 2017-03-08 深圳市华星光电技术有限公司 一种阵列基板的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070109455A1 (en) * 2005-11-11 2007-05-17 Boe Hydis Technology Co., Ltd. Method for manufacturing array substrate of translucent LCD
CN101621039A (zh) * 2008-07-01 2010-01-06 中华映管股份有限公司 像素结构的制作方法以及像素结构
CN102270604A (zh) * 2010-06-03 2011-12-07 北京京东方光电科技有限公司 阵列基板的结构及其制造方法
CN102629051A (zh) * 2011-08-12 2012-08-08 京东方科技集团股份有限公司 一种tft-lcd阵列基板及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706116A (zh) * 2017-09-15 2018-02-16 惠科股份有限公司 主动阵列开关的制造方法
CN108269764A (zh) * 2018-02-01 2018-07-10 京东方科技集团股份有限公司 一种显示面板的制作方法、显示面板及显示装置

Also Published As

Publication number Publication date
WO2015143746A1 (zh) 2015-10-01

Similar Documents

Publication Publication Date Title
US8530273B2 (en) Method of making oxide thin film transistor array
US8912538B2 (en) Thin film transistor array substrate and method for manufacturing the same
CN101908537B (zh) 用于显示设备的阵列基板及其制造方法
CN103000628B (zh) 显示装置、阵列基板及其制作方法
US8237878B2 (en) Liquid crystal display
CN103887245A (zh) 一种阵列基板的制造方法
CN104078424A (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN102629585A (zh) 一种显示装置、薄膜晶体管、阵列基板及其制造方法
CN102651343A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN202473925U (zh) 一种顶栅型tft阵列基板及显示装置
CN104465669A (zh) 阵列基板及其制作方法、显示装置
CN102637648B (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN103700670A (zh) 阵列基板及其制作方法、显示装置
CN103456747A (zh) 阵列基板及其制作方法、显示装置
CN102693938B (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN104157609A (zh) Tft基板的制作方法及其结构
CN104157608A (zh) Tft基板的制作方法及其结构
US20150279873A1 (en) Manufacturing Method of TFT Array Substrate
CN103928405A (zh) 一种tft阵列基板的制造方法
CN202957242U (zh) 显示装置和阵列基板
CN102629574A (zh) 一种氧化物tft阵列基板及其制造方法和电子器件
US20160104803A1 (en) Display substrate and method of manufacturing the same
CN102709328B (zh) 一种阵列基板、其制造方法、显示面板及显示装置
CN202855742U (zh) 一种薄膜晶体管、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140716