JP2731114B2

JP2731114B2 - 電子素子及びその製造方法

Info

Publication number: JP2731114B2
Application number: JP6151376A
Authority: JP
Inventors: 洋文福井; 聡宮澤; 泰彦笠間; 忠弘大見; 又五郎前野; 裕久菊山; 順高野; 雅之宮下; 辰弘薮根
Original assignee: FURONTETSUKU KK; SUTERA KEMIFUA KK
Current assignee: FURONTETSUKU KK; SUTERA KEMIFUA KK
Priority date: 1994-07-01
Filing date: 1994-07-01
Publication date: 1998-03-25
Anticipated expiration: 2013-03-25
Also published as: JPH0818061A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子素子及びその製造
方法に係わり、特に導電体層及びオーミックコンタクト
層の開口部形状を制御し、特性及び信頼性の高い電子素
子及びその製造方法に関する。

【０００２】

【従来の技術】電子素子の従来例として、図５に示す逆
スタガー型の薄膜トランジスタ（ＴＦＴ）を説明する。

【０００３】従来のＴＦＴは、ガラス基板５００上にＣ
ｒ膜等をスパッタにより成膜し、パターニングしてゲー
ト電極５０１、ゲート配線５０２を形成した後、プラズ
マＣＶＤ法等により、ゲート絶縁膜（例えばＳｉＮｘ）
５０３，ｉ型ａ−Ｓｉ５０４，ｎ⁺型ａ−Ｓｉ５０５を
堆積する。

【０００４】続いて、ＨＦ・ＨＮＯ₃混合液を用いて、
ｎ⁺型ａ−Ｓｉ層及びｉ型ａ−Ｓｉ層を素子ごとにエッ
チングし、導電体層Ａｌ（１〜２％Ｓｉ含有）をスパッ
タにより形成する。

【０００５】次に、ソース・ドレイン電極及び配線５０
６並びにチャネル部５０７を形成するため、Ａｌをリン
酸系エッチング液でエッチングし、続いてＨＦ・ＨＮＯ
₃混合液を用いてｎ⁺型ａ−Ｓｉのエッチングを行う。

【０００６】最後に、プラズマＣＶＤ法により、パッシ
ベーション膜を堆積し、ゲート配線、ソース・ドレイン
配線上の窓開けを行って、薄膜トランジスタの作製を完
了する。

【０００７】

【発明が解決しようとする課題】このような方法による
と、オーミックコンタクト層のサイドエッチングによ
り、図６（ａ）に示すように、導電体層端部下のオーミ
ックコンタクト層がエッチングされ隙間６０１ができる
ことになる。

【０００８】また、ＴＦＴにおいては、導電層をＡｌの
拡散を防止するためのバリアー層（例えば、Ｗ）を設け
た２層構造とする場合が多く、この場合は、図６（ｂ）
に示すような構造となって、Ｗ層とオーミックコンタク
ト層間に隙間６０２が発生する。

【０００９】かかる隙間は多層膜をエッチングする際に
生じるものであるが、従来は、特性との関係において殆
ど注意が払われていなかった。しかし、本発明者らが目
的とする高密度、高特性電子素子の開発を進める上で、
従来の製造方法では、さらなる高特性化には限界があ
り、そしてその原因として上記隙間が関係していること
を見い出した。即ち、この隙間とＴＦＴ素子特性及び素
子間バラツキ、並びに信頼性の間には明確な関係があ
り、微小な隙間が形成されると特性の低い素子が現れて
特性のバラツキが大きくなり、また素子の信頼性が低下
するのである。

【００１０】本発明は以上の知見を基に完成したもので
あり、本発明の目的は、高特性でバラツキが小さく、且
つ経時的安定性の優れた電子素子を提供することであ
る。併せて、かかる電子素子を高い歩留まりで製造でき
る電子素子の製造方法を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明の電子素子は、半
導体層、オーミックコンタクト層及び導電体層からなる
多層膜の前記オーミックコンタクト層及び前記導電体層
の一部に開口部が形成され、該開口部を含む所定の領域
にパッシベーション膜が形成された電子素子において、
前記導電体層の開口部は、前記オーミックコンタクト層
の開口部の幅以上の幅を有することを特徴とする。

【００１２】また、本発明の電子素子の製造方法は、半
導体層、オーミックコンタクト層及び導電体層からなる
多層膜を順に積層し、前記導電体層及び前記オーミック
コンタクト層の一部を同一のエッチング液により連続除
去して開口部を形成し、その後該開口部を含む所定の領
域にパッシベーション膜を形成する電子素子の製造方法
であって、前記エッチング液として、前記導電体層のエ
ッチング速度が前記オーミックコンタクト層のエッチン
グ速度以上となるエッチング液を用いることを特徴とす
る。

【００１３】

【作用】本発明は、前述したように、エッチング工程に
おいて導電体層とオーミックコンタクト層との間に形成
される隙間が素子特性及びそのバラツキ、信頼性に大き
く影響するという本発明者が発見した知見に基づいて完
成したものである。

【００１４】隙間部が素子特性、信頼性を低下させる原
因としては、次のように考えられる。即ち、隙間部が形
成されると、隙間部にはパッシベーション膜が形成され
難くなり、あるいは形成されても緻密性の低い粗い膜し
か形成されないため、素子が劣化するものと考えられ
る。

【００１５】また、エネルギー分散型Ｘ線分析計による
測定から、この隙間部に形成されるパッシベーション膜
には、酸素等の不純物が多量に含まれているものがある
ことが分かった。この理由は、隙間部は極めて微細であ
るためエッチング液が洗浄液で完全に置換されず、また
その後の乾燥処理でも洗浄液またはエッチング液が隙間
部から完全には抜け出ずに残留するためと考えられる。

【００１６】これら不純物は、パッシベーション膜堆積
時あるいはその後にチャネル部等を汚染して、キャリア
移動度等の素子特性を低下させたり、また、経時的に拡
散して特性を低下させるものと考えられる。

【００１７】一方、本発明においては、オーミックコン
タクト層と導電層とを一括して連続してエッチングし、
しかもオーミックコンタクト層のエッチング速度より導
電層のエッチング速度の大きなエッチング液を用いるこ
とにより、導電体層の開口幅をオーミックコンタクト層
開口部よりも大きくすることが可能となり、両層間に隙
間が発生するのを防ぐことができる。この結果、開口部
内全体を緻密なパッシベーション膜で覆うことができ、
信頼性の高い電子素子が得られる。また、エッチング液
や洗浄液等が隙間に残留するのを防ぐことができ、残留
液による汚染を抑えることができる。従って、得られる
電子素子の移動度その他の特性は、高い特性でバラツキ
がないものとなり、電子素子の歩留まりが大きく向上す
る。

【００１８】本発明のエッチングにおいて、フッ化水素
酸を０．０５〜０．２ｍｏｌ／ｌと、ハロオキソ酸イオ
ンを０．０１ｍｏｌ／ｌ以上とを少なくとも含むエッチ
ング液を用いることが好ましく、この組成範囲ではオー
ミックコンタクト層よりも導電体層のエッチング速度が
高くなり、またエッチングの制御性が向上して再現性が
向上する。即ち、より微細なエッチングを安定して行う
ことができる。

【００１９】このエッチングのメカニズムは、ハロオキ
ソ酸イオンが強力な酸化剤として働き、半導体及び金属
等の固体表面を酸化し、次いで生成した酸化物をフッ化
水素酸が溶解するものと考えられる。従って、Ａｌ等の
ようにフッ化水素酸と反応する金属であっても、上記の
ごとく適正な組成を選ぶことによりハロオキソ酸イオン
による酸化が優先して起こり、金属とフッ化水素酸との
直接反応による気体の発生も抑えられるため、安定した
エッチングが可能となる。

【００２０】また、上記の組成のエッチング液は、半導
体、金属及び金属化合物との反応において、発熱、気体
の発生がないことから、半導体及び金属等の微細パター
ンを形成することが可能となる。また、レジストがエッ
チング液に対して極めて安定であるため、レジストの密
着性の低下・剥離等によるサイドエッチが抑制され微細
パターンが可能となる。さらに、エッチング液は化学的
に安定であるため、他のエッチング液に比べて長期間安
定したエッチングができるとともにコスト的にも有利で
ある。

【００２１】従って、金属層、金属化合物層、半導体層
を多層に積層した構造のものに対しても、同じエッチン
グ液を用いて安定した微細パターンを形成することが可
能となる。即ち、金属層及び半導体層は、２層以上の多
層構造であっても良い。

【００２２】エッチング液において、フッ化水素酸濃度
が０．３３ｍｏｌ／ｌを越えると、金属とフッ化水素酸
との直接反応によるエッチングのばらつきを生じやすく
なる。このばらつきは、下地層の半導体層にまで影響
し、デバイス特性に悪影響を及ぼすことから、フッ化水
素酸濃度は０．３３ｍｏｌ／ｌ以下にするのが好まし
い。また、アモルファス薄膜トランジスタのように、ｉ
型Ｓｉ層上に形成された数１０ｎｍ程度のオーミックコ
ンタクト層及び数１００ｎｍ程度の金属層をエッチング
する場合には、フッ化水素酸濃度が０．３３ｍｏｌ／ｌ
を越える濃度では、厚さに対してエッチング速度が大き
くなりすぎるため、安定して終点を得ることができ難く
なるからである。

【００２３】フッ化水素酸濃度のより好ましい濃度は、
オキソ酸イオン濃度により変化するものの、０．２ｍｏ
ｌ／ｌ以下が好ましく、この範囲でフッ化水素酸と金属
との直接反応による気泡の発生は一層抑えられより均一
なエッチングが可能となる。一方、０．０５ｍｏｌ／ｌ
よりも低濃度では、半導体層及び導電層のエッチング速
度が著しく低下するため実用上好ましくない。また、ハ
ロオキソ酸イオンの濃度は、０．０１ｍｏｌ／ｌ以上が
必要であり，０．０２ｍｏｌ／ｌ以上が好ましく０．０
４ｍｏｌ／ｌ以上がより好ましい。０．０１ｍｏｌ／ｌ
より低濃度になると、理由は不明であるが、半導体層に
おいてエッチング部の周辺部が極端にエッチングされて
しまうという異常エッチが発生し易くなるためである。
また、ハロオキソ酸イオンが低濃度の領域では、前述し
たようにＡｌ等の金属ではハロオキソ酸イオンによる酸
化と酸化物のフッ化水素酸による溶解という反応に対
し、Ａｌとフッ化水素酸の直接反応が起こる割合が増加
するため、より均一なエッチングを行うためには、ハロ
オキソ酸イオンを０．０２ｍｏｌ／ｌ以上とするのが好
ましく、０．０４ｍｏｌ／ｌ以上がより好ましい。

【００２４】なお、ハロオキソ酸イオンが高濃度になる
と、エッチング速度が低下したり、またエッチング反応
によりＩ₂等のハロゲンが析出するため、ハロオキソイ
オン濃度の上限は、デバイスの設計（半導体層、導電体
層の膜厚等）により、またはハロゲンの析出を抑制する
有機溶剤の濃度との兼ね合いで適宜決定される。

【００２５】本発明のハロオキソ酸イオンは、ハロオキ
ソ酸またはハロオキソ酸塩を水に溶解して得られる。ハ
ロオキソ酸またはハロオキソ酸塩化合物の具体例として
は、例えば臭素酸（ＨＢｒＯ₃）、臭素酸カリウム（Ｋ
ＢｒＯ₃）、臭素酸ナトリウム（ＮａＢｒＯ₃）、臭素酸
アンモニウム（ＮＨ₄ＢｒＯ₃）、臭素酸カルシウム（Ｃ
ａ（ＢｒＯ₃）₂）、臭素酸マグネシウム（Ｍｇ（ＢｒＯ
₃）₂）、臭素酸アルミニウム（Ａｌ（ＢｒＯ₃）₃）、過
臭素酸（ＨＢｒＯ₄）、過臭素酸リチウム（ＬｉＢｒ
Ｏ₄）、過臭素酸カリウム（ＫＢｒＯ₄）、ヨウ素酸（Ｈ
ＩＯ₃）、ヨウ素酸カリウム（ＫＩＯ₃）、ヨウ素酸ナト
リウム（ＮａＩＯ₃）、ヨウ素酸アンモニウム（ＮＨ₄Ｉ
Ｏ₃）、ヨウ素酸カルシウム（Ｃａ（ＩＯ₃）₂）、ヨウ
素酸マグネシウム（Ｍｇ（ＩＯ₃）₂）、ヨウ素酸アルミ
ニウム（Ａｌ（ＩＯ₃）₃）、過ヨウ素酸（ＨＩＯ₄）、
過ヨウ素酸リチウム（ＬｉＩＯ₄）、過ヨウ素酸カリウ
ム（ＫＩＯ₄）等が挙げられる。中でもヨウ素酸（ＨＩ
Ｏ₃）、ヨウ素酸カリウム（ＫＩＯ₃）、臭素酸カリウム
（ＫＢｒＯ₃）は試薬も取扱いやすく好適である。特
に、ヨウ素酸（ＨＩＯ₃）は、半導体材料の汚染源とな
る可能性のある金属元素を含まないため、代表的な電子
装置である半導体装置のエッチング液として最適であ
る。

【００２６】また、本発明のエッチング液には、アルコ
ール、カルボン酸等の水溶性有機溶剤が好適に添加され
る。アルコールの具体例としては、メタノール、エタノ
ール、イソプロピルアルコール、プロパノール、ブタノ
ール、エチレングリコール、プロパンジオール、ブタン
ジオール、グリセリン等が挙げられ、また有機酸として
は酢酸、プロピオン酸等が挙げられる。有機溶剤を添加
することにより、発生するヨウ素等のハロゲンを溶解
し、エッチングをより均一且つ安定して行うことがで
き、また、基板内でのエッチング量分布を抑えることが
できる。本発明においては、特に酢酸またはエタノール
が好ましい。但し、濃度が７０容量％を越えると、レジ
ストが有機溶剤に侵食されるため、７０容量％以下とす
るのが好ましい。

【００２７】本発明のエッチング液においては、上記組
成（フッ化水素酸０．０５〜０．２ｍｏｌ／ｌ、ハロオ
キソ酸イオン０．０１ｍｏｌ／ｌ以上）の範囲外であっ
ても、水溶性有機溶剤を添加することにより、ハロゲン
析出による析出部のエッチング不良が防止され、エッチ
ングの均一性は向上する。

【００２８】水溶性有機溶剤としては、メタノール、エ
タノール、イソプロピルアルコール、プロパノール、ブ
タノール、エチレングリコール、プロパンジオール、ブ
タンジオール、グリセリン等のアルコール、及び酢酸、
プロピオン酸等のカルボン酸が好適に用いられる。これ
らの有機溶剤の内、特に酢酸、エタノールが好ましい。

【００２９】本発明に好適に適用できる導電体として
は、例えばＡｌ，Ｍｏ，Ｎｉ，Ｔａ，Ｐｔ，Ｔｉ，Ｐ
ｄ，Ｗ，ＣｏまたはＣｒ等の金属、もしくはこれらの合
金、またはこれら金属と半導体との金属化合物（シリサ
イド等）が挙げられる。さらには、これら金属もしくは
合金もしくは金属化合物を２層以上の多層構造としたも
のに適用される。

【００３０】また、本発明の半導体としては、Ｓｉ，Ｇ
ｅ，ＧａＡｓ，ＧａＳｂ，ＩｎＡｓ，ＩｎＳｂ等があげ
られ、その形態も非晶質、多結晶、単結晶のいずれでも
適用可能である。

【００３１】なお、本発明の電子素子において、導電体
層の開口部がオーミックコンタクト層の開口部の幅以上
の幅を有するとは、導電体層の層厚方向に変化する開口
幅の最小値が、同じく層厚方向に変化するオーミックコ
ンタクト層の開口幅の最大値以上であることを意味す
る。

【００３２】

【実施例】以下に実施例を挙げて本発明をより詳細に説
明するが、本発明がこれら実施例に限定されることはな
い。

【００３３】（実施例１）本発明の電子素子の製造方法
を用いて、図１に示す手順に従い、１００×１００個の
ＴＦＴアレイを作製した。

【００３４】まず、１００×１００ｍｍのガラス基板
（コーニング７０５９）１００を精密洗浄した後、Ｃｒ
膜をスパッタにより１００ｎｍ形成し、エッチング液
（硝酸第２セリウムアンモニウム：７１％ＨＮＯ₃：Ｈ₂
Ｏ＝５００ｇ：１９００ｃｃ：１８７０ｃｃ）を用いて
パターニングして、ゲート電極（電極幅７μｍ）１０１
及びゲート配線（配線幅５μｍ）１０２を形成した（図
１（ａ））。

【００３５】次に、プラズマＣＶＤ法により、ＳｉＮ_x
１０３，ｉ型ａ−Ｓｉ１０４，ｎ⁺型ａ−Ｓｉ１０５を
それぞれ３００ｎｍ，１００ｎｍ，２０ｎｍ堆積した
（図１（ｂ））。それぞれの成膜条件を表１に示す。

【００３６】

【表１】続いて、エッチング液（ＨＦ：０．５４ｍｏｌ／ｌ、Ｈ
ＩＯ₃：０．０４ｍｏｌ／ｌ）を用いて、ｎ⁺型ａ−Ｓｉ
層及びｉ型ａ−Ｓｉ層をＴＦＴ素子毎に分離した（図１
（ｃ））。

【００３７】ゲート配線のコンタクトホールを形成した
後、Ａｌ（１％Ｓｉ含有）１０６を２５０ｎｍ、スパッ
タにより形成した（図１（ｄ））。

【００３８】次に、ソース・ドレイン電極及び配線並び
にチャネル部（チャネル長４μｍ、チャネル幅６μｍ）
１０７を形成するため、ＨＦ０．１ｍｏｌ／ｌとＨＩＯ
₃０．０４ｍｏｌ／ｌを含むエッチング液（２５℃）に
３分間浸漬して、Ａｌ，ｎ⁺型ａ−Ｓｉを連続してエッ
チングした（図１（ｅ））。

【００３９】このエッチング後のチャネル部を拡大した
断面ＳＥＭ像を図２に模式的に示す。図２に示すよう
に、Ａｌ層とｎ⁺ａ−Ｓｉ層間に隙間は観られず、滑ら
かな開口部が形成されていることが分かる。

【００４０】最後に、プラズマＣＶＤ法により、パッシ
ベーション用のＳｉＮ_xを４００ｎｍ堆積し、ゲート配
線、ソース・ドレイン配線上の窓開けを行って、薄膜ト
ランジスタの作製を完了した。

【００４１】作製した１０⁴個のＴＦＴについて、キャ
リア移動度、閾値、ＯＮ電流、ＯＦＦ電流を測定し、そ
のバラツキを評価した。さらに、信頼性試験を行い、試
験後の特性を比較した。結果を表２に示す。なお、信頼
性試験では、ＴＦＴ基板を温度８５℃、相対湿度８５％
の環境試験器の中に設置して、１０００時間放置した。

【００４２】（比較例１）比較のため、Ａｌ及びｎ⁺型
ａ−Ｓｉのエッチング工程において、以下のエッチング
液を用いて個別にエッチングした以外は、実施例１と同
様にして薄膜トランジスタを作製した。なお、チャネル
部は、図６（ａ）に示したように、Ａｌ層とｎ⁺型ａ−
Ｓｉ層間に隙間が観測された。

【００４３】Ａｌ；８５％リン酸：７１％硝酸：氷酢酸：水＝１６：１：２：１（４０℃）ｎ⁺型ａ−Ｓｉ；４９％フッ酸：７１％硝酸：氷酢酸＝１：６０：１２０（１５．２℃）以上の試料について、実施例１と同様な評価を行った結
果を表２に示す。

【００４４】

【表２】表２が示すように、本実施例のＴＦＴは、移動度並びに
ＴＦＴ特性が高く、且つバラツキが小さく、従来の方法
に比べ、高特性の素子が安定して得られた。また、過酷
な環境下でも特性は殆ど劣化せず、極めて信頼性の高い
素子であることが分かった。

【００４５】（実施例２）本発明の電子素子の製造方法
を用いて、７２０ｘ４８０画素を有する液晶ディスプレ
イ駆動用の薄膜トランジスタ基板を図３に示すようにし
て作製した。

【００４６】まず、１００×１００ｍｍのガラス基板
（コーニング７０５９）３００を精密洗浄した後、透明
電極（ＩＴＯ）３０１のパターンを形成した。続いて、
実施例１と同様にして、ゲート電極（電極幅７μｍ）３
０１及びゲート配線３０２を形成した（図３（ａ））。

【００４７】次に、プラズマＣＶＤ法により、表１に示
す条件でＳｉＮ_x３０３，ｉ型ａ−Ｓｉ３０４，ｎ⁺型ａ
−Ｓｉ３０５をそれぞれ３００ｎｍ，１００ｎｍ，２０
ｎｍ堆積した（図３（ｂ））。

【００４８】続いて、エッチング液（ＨＦ：０．５４ｍ
ｏｌ／ｌ、ＨＩＯ₃：０．０４ｍｏｌ／ｌ）を用いて、
ｎ⁺型ａ−Ｓｉ層及びｉ型ａ−Ｓｉ層を画素毎に分離し
た（図３（ｃ））。

【００４９】画素電極、ゲート配線のコンタクトホール
を形成した後、Ｗ３０９及びＡｌ３０６をそれぞれ５０
ｎｍ，２５０ｎｍ、スパッタにより形成した（図３
（ｄ））。

【００５０】次に、ソース・ドレイン電極及び配線並び
にチャネル部（チャネル長４μｍ、チャネル幅６μｍ）
を形成するため、ＨＦ０．１ｍｏｌ／ｌとＨＩＯ₃０．
０４ｍｏｌ／ｌを含むエッチング液に７分間浸漬して、
Ａｌ，Ｗ，ｎ⁺型ａ−Ｓｉを連続してエッチングした
（図３（ｅ））。ｎ⁺型ａ−Ｓｉエッチング後のチャネ
ル部を拡大した断面ＳＥＭ像を模式的に図４に示す。

【００５１】従来例では、図６（ｂ）に示すように、Ｗ
層が突き出た形状となり導電体層とｎ⁺型ａ−Ｓｉ層間
に隙間が形成されたのに対し、本実施例では滑らかに変
化する開口が得られた。

【００５２】最後に、プラズマＣＶＤ法により、パッシ
ベーション用のＳｉＮ_xを４００ｎｍ堆積し、ゲート配
線、ソース・ドレイン配線上の窓開けを行って、薄膜ト
ランジスタ基板の作製を完了した。

【００５３】実施例２の薄膜トランジスタについて、実
施例１と同様な評価を行ったところ、実施例１と同様
に、高い特性がバラツキなく得られた。また、信頼性も
実施例１と同様優れたものであった。

【００５４】さらに、別に作製したＴＦＴ基板を用い
て、液晶ディスプレイを組立て、ビデオ信号を入力し
て、映像の評価を行ったところ、コントラストの優れた
映像が安定して映し出された。

【００５５】（実施例３）本実施例では、図７及び８に
示すＴＦＴ基板を作製した。

【００５６】本実施例では、プロセス中に発生する静電
気等により、トランジスタが破壊するのを防止するため
に、図１１に示すようにソース端子７１９とゲート端子
７１８を電気的に接続したガードリング７２８を設けて
いる。なお、このガードリングは最終工程で除去する。

【００５７】まず、ＴＦＴ基板の構造を説明する。

【００５８】図７は、本実施例のＴＦＴ基板の一部を示
す概略図であり、（ａ）は平面図、（ｂ）、（ｃ）及び
（ｄ）はそれぞれ図７（ａ）のＡ−Ａ線、Ｂ−Ｂ線、及
びＣ−Ｃ線による断面図である。

【００５９】ＴＦＴは逆スタガ構造であり、ガラス基板
（コーニング社製７０５９）７１１上に幅１０μｍ、膜
厚１００ｎｍのＣｒゲート電極７１２とゲート電極７１
２に走査信号を供給するためのＣｒゲート配線７２１と
が形成されており、このゲート電極７１２およびゲート
配線７２１上には膜厚２００ｎｍの窒化珪素薄膜からな
るゲート絶縁膜７１３が形成されており、ゲート絶縁膜
７１３上に膜厚５０ｎｍのｉ型ａ−Ｓｉからなる半導体
能動膜７１４、さらに膜厚１００ｎｍ、幅１０μｍのＡ
ｌソース電極７１６およびドレイン電極７１７が形成さ
れている。半導体能動膜７１４と、ソース電極７１６お
よびドレイン電極７１７との膜間には、膜厚が２０ｎｍ
でリンが添加されたｎ⁺型ａ−Ｓｉオーミックコンタク
ト層７１５が形成されている。

【００６０】このようなＴＦＴが、図８に示したように
基板の上に１００μｍのピッチで縦横に多数形成されて
いる。このＴＦＴ７０１が形成された基板７１１の周縁
部には、外付けの映像回路から映像信号をソース配線７
２２を介してソース電極７１６に供給するためのソース
端子７１９、および外付け走査回路からの走査信号をゲ
ート配線７２１を介してゲート電極７１２に供給するた
めめゲート端子７１８が形成されている。ソース端子７
１９には、ソース電極７１６およびソース配線７２２と
同じ導電体であるＡｌを用いた。またゲート端子７１８
は、ゲート配線７２１上のゲート絶縁膜７１３に形成し
たコンタクトホール７２３を介して、ゲート絶縁膜７１
３上側にソース配線７２２と同じ導電体であるＡｌで形
成されている。

【００６１】これらのＴＦＴ７０１、ゲート配線７２
１、ソース配線７２２、ソース端子７１９及びゲート端
子７１８の上には厚さ３００ｎｍの窒化珪素薄膜からな
る保護膜７２７が形成されているが、ソース端子７１９
およびゲート端子７１８表面は、映像回路および走査回
路と電気的に接続できるように一部露出されている。こ
こでソース端子およびゲート端子７１８を構成する導電
体の幅であるＳｌおよびＧｌは、共に５０μｍであり、
ソース端子およびゲート端子７１８上の保護膜７２７が
除去されている有効接続幅（Ｓ０およびＧ０）はともに
４２μｍである。つまり加工精度は４μｍである。

【００６２】次に本実施例のＴＦＴ基板の製造方法を説
明する。

【００６３】まず、透明導電膜より成る画素電極７２０
が形成されているガラス基板７１１表面に厚さ１００ｎ
ｍのＣｒ薄膜をスパッタ法により形成した。この表面に
レジスト形成、マスク露光、現像、エッチングおよびレ
ジスト剥離処理を施し、所望の形状のゲート電極７１２
およびゲート配線７２１を形成した。この様子を図９に
示した。図９（ａ）は概略平面図、図９（ｂ）は図９
（ａ）のＡ−Ａ断面図である。

【００６４】次に、このゲート電極７１２およびゲート
配線７２１が形成された基板７１１の表面に、プラズマ
ＣＶＤ法を用いて、膜厚２００ｎｍのＳｉＮ_x薄膜より
成るゲート絶縁膜７１３、膜厚５０ｎｍのｉ型ａ−Ｓｉ
７１４、および膜厚が２０ｎｍでリンが添加されたｎ⁺
型ａ−Ｓｉオーミックコンタクト層７１５を形成した。

【００６５】この半導体能動膜７１４とオーミックコン
タクト層７１５とにフォトリソ工程を施すことにより、
所定の形状の半導体アイランドを形成した。また画素電
極７２０上とゲート配線７２１上のゲート絶縁膜７１３
にはコンタクトホール７２３を形成した。この様子を図
１０に示した。図１０（ａ）は概略平面図、図１０
（ｂ）は図１０（ａ）のＡ−Ａ断面図である。

【００６６】続いて、オーミックコンタクト層７１５を
含む基板７１１上に膜厚が１００ｎｍのＡｌ薄膜を１％
Ｓｉ含有Ａｌターゲットを用いてスパッタ法により形成
した。このＡｌ薄膜の表面に、レジスト膜７２４を形成
し所定のマスクを用いて露光、現像し、実施例１と同様
にして、Ａｌ、オーミックコンタクト層のエッチングを
行った。図１１に示すようにソース電極７１６、ソース
配線７２２、ソース端子７１９、ドレイン電極７１７お
よびソース端子７１９とゲート端子７１８とを電気的に
接続するガードリング７２８、さらにはゲート端子７１
８、並びにチャネル７２６を形成した。この際、コンタ
クトホール７２３下のゲート配線７２１が完全にＡｌ配
線により被われるように、導電体を加工してゲート端子
７１８を形成した。図１１（ａ）はこの概略平面図、図
１１（ｂ）は図１１（ａ）のＡ−Ａ断面図である。

【００６７】本実施例では、図１１に示したように、オ
ーミックコンタクト層７１５は直上のソース電極７１６
からソース配線７２２、ソース端子、ガードリング７２
８、ゲート端子７１８、ゲート配線７２１およびゲート
電極７１２と電気的に連結しているが、ゲート端子７１
８、ゲート配線７２１およびゲート電極７１２の表面は
絶縁体であるゲート絶縁膜７１３またはソース配線７２
２を構成する導電体で全て被われており、さらにこのソ
ース配線７２２、ソース端子、ガードリング７２８を構
成する導電体は絶縁体であるレジスト膜７２４により全
て被われている。即ち、オーミックコンタクト層７１５
と電気的に連結している導電性の部材は全て、絶縁体で
被われている。従って、オーミックコンタクト層７１５
に電解質であるエッチング液を作用させる際に、オーミ
ックコンタクト層７１５が他の導電体と電池を形成する
ことが無くなり、オーミックコンタクト層７１５が電池
効果により異常にサイドエッチングされることが無い。
このように、オーミックコンタクト層のエッチングの
際、オーミックコンタクト層と電気的に連結している層
を絶縁物で覆うことにより、電池効果によるサイドエッ
チングも防止することが可能となる。

【００６８】次いで窒化珪素薄膜より成る保護膜７２７
を成膜し、この表面にレジスト膜形成、マスク露光、現
像、エッチングおよびレジスト剥離処理を施し、ソース
端子およびゲート端子７１８を露出した。ここでゲート
端子７１８はゲート絶縁膜７１３の上方に形成されてい
るため、ソース端子と同様に保護膜７２７を除去するだ
けで形成できる。さらにゲート配線７２１とソース配線
７２２とを接続しているガードリング７２８を除去して
図７に示すＴＦＴ基板を形成した。

【００６９】このようにＴＦＴが、基板７１１の上に１
００μｍのピッチで縦横に多数形成されており、基板７
１１の周縁部には、外付けの映像回路から映像信号をソ
ース配線７２２を介してソース電極７１６に供給するた
めのソース端子、および外付け走査回路からの走査信号
をゲート配線７２１を介してゲート電極７１２に供給す
るためのゲート端子７１８が形成されているＴＦＴ基板
が形成される。

【００７０】

【発明の効果】本発明により、特性が高く且つバラツキ
が小さい、さらには高い信頼性を有する電子素子を提供
することが可能となる。本発明は、特に、高速動作が要
求されるＴＦＴ等の素子を多数有し、その特性の均一性
が要求される電子素子に好適に適用される。

【００７１】また、本発明の電子素子の製造方法によ
り、従来に比べて製造プロセスが簡略化し、歩留まりが
高いため、種々の電子素子の製造コストを低減すること
が可能となる。

【図面の簡単な説明】

【図１】実施例１のＴＦＴ基板の作製工程を示す模式図
である。

【図２】チャネル部のＳＥＭ像を模式的に示した図であ
る。

【図３】実施例２の液晶ディスプレイ用ＴＦＴ基板の作
製工程を示す模式図である。

【図４】チャネル部のＳＥＭ像を模式的に示した断面図
である。

【図５】従来のＴＦＴを示す模式的断面図である。

【図６】従来のＴＦＴのチャネル部のＳＥＭを模式的に
示した図である。

【図７】実施例３のＴＦＴ基板の一部を拡大して示した
模式図である。

【図８】実施例３のＴＦＴ基板を示す概念図である。

【図９】実施例３のＴＦＴ基板を作製工程を示す模式図
である。

【図１０】実施例３のＴＦＴ基板を作製工程を示す模式
図である。

【図１１】実施例３のＴＦＴ基板を作製工程を示す模式
図である。

【符号の説明】

１００、３００、５００ガラス基板、１０１、３０１、５０１ゲート電極、１０２、３０２、５０２ゲート配線、１０３、３０３、５０３ＳｉＮ_x、１０４、３０４、５０４ｉ型ａ−Ｓｉ、１０５、３０５、５０５ｎ⁺型ａ−Ｓｉ、１０６、３０６、５０６Ａｌ、１０７、３０７、５０７チャネル部、３０８ＩＴＯ、３０９Ｗ、３１０コンタクトホール、６０１、６０２隙間、７０１ＴＦＴ、７１１ガラス基板、７１２ゲート電極、７１３ゲート絶縁膜、７１４ｉ型ａ−Ｓｉからなる半導体能動膜、７１６ソース電極、７１７ドレイン電極、７１８ゲート端子、７１９ソース端子、７２１ゲート配線、７２２ソース配線、７１５ｎ⁺型ａ−Ｓｉオーミックコンタクト層、７２０画素電極、７２３コンタクトホール、７２４レジスト膜、７２６チャネル、７２７保護膜、７２８ガードリング。

───────────────────────────────────────────────────── フロントページの続き (72)発明者宮澤聡東京都大田区雪谷大塚町１番７号アルプス電気株式会社内 (72)発明者笠間泰彦東京都大田区雪谷大塚町１番７号アルプス電気株式会社内 (72)発明者大見忠弘宮城県仙台市青葉区米ケ袋２の１の17の 301 (72)発明者前野又五郎大阪府堺市海山町７丁227番地橋本化成株式会社内 (72)発明者菊山裕久大阪府堺市海山町７丁227番地橋本化成株式会社内 (72)発明者高野順大阪府堺市海山町７丁227番地橋本化成株式会社内 (72)発明者宮下雅之大阪府堺市海山町７丁227番地橋本化成株式会社内 (72)発明者薮根辰弘大阪府堺市海山町７丁227番地橋本化成株式会社内 (56)参考文献特開平１−245226（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】半導体層、オーミックコンタクト層及び
導電体層からなる多層膜を順に積層し、前記導電体層及
び前記オーミックコンタクト層の一部を同一のエッチン
グ液により連続除去して開口部を形成し、その後該開口
部を含む所定の領域にパッシベーション膜を形成する電
子素子の製造方法であって、前記エッチング液として、
前記導電体層のエッチング速度が前記オーミックコンタ
クト層のエッチング速度以上となるエッチング液を用い
ることを特徴とする電子素子の製造方法。
【請求項２】前記半導体層は、アモルファスシリコン
であることを特徴とする請求項１に記載の電子素子の製
造方法。
【請求項３】前記開口部は、逆スタガー型薄膜トラン
ジスタのチャネル部であることを特徴とする請求項１ま
たは２に記載の電子素子の製造方法。
【請求項４】前記エッチング液は、溶液中に、フッ化
水素酸及び一般式（ＸＯ_n）^p-（但し、Ｘはハロゲン元
素、ｎは３、４または６、ｐは１、２または３）で示
されるハロオキソ酸イオンをそれぞれ０．０５〜０．３
３ｍｏｌ／ｌ及び０．０１ｍｏｌ／ｌ以上、含むことを
特徴とする請求項１〜３のいずれか１項に記載の電子素
子の製造方法。
【請求項５】前記ハロオキソ酸イオンは、ヨウ素酸イ
オン（ＩＯ₃ ^1-）であることを特徴とする請求項４に記
載の電子素子の製造方法。
【請求項６】前記エッチング液は水溶性有機溶剤を含
むことを特徴とする請求項４または５に記載の電子素子
の製造方法。
【請求項７】前記水溶性有機溶剤は酢酸またはエタノ
ールであり、その濃度は７０容量％以下であることを特
徴とする請求項６に記載の電子素子の製造方法。
【請求項８】前記オーミックコンタクト層は、半導体
層に不純物が添加されたものであることを特徴とする請
求項１〜７のいずれか１項に記載の電子素子の製造方
法。
【請求項９】前記不純物は、リンまたはホウ素である
ことを特徴とする請求項８に記載の電子素子の製造方
法。
【請求項１０】前記導電体層は、Ａｌ，Ｍｏ，Ｎｉ，
Ｔａ，Ｐｔ，Ｔｉ，Ｐｄ，Ｗ，ＣｏもしくはＣｒの金属
または該金属の合金もしくは金属化合物からなることを
特徴とする請求項１〜９のいずれか１項に記載の電子素
子の製造方法。
【請求項１１】前記導電体層は、前記金属及び／また
は前記合金及び／または前記金属化合物からなる２層以
上の多層構造であることを特徴とする請求項１０に記載
の電子素子の製造方法。
【請求項１２】請求項１〜１１のいずれか１項に記載
の電子素子の製造方法により製造されたことを特徴とす
る電子素子。