DE1544273A1 - Verfahren zum Eindiffundieren von aus der Gasphase dargebotenem Dotierungsmaterial in einen Halbleitergrundkristall - Google Patents

Verfahren zum Eindiffundieren von aus der Gasphase dargebotenem Dotierungsmaterial in einen Halbleitergrundkristall

Info

Publication number
DE1544273A1
DE1544273A1 DE19651544273 DE1544273A DE1544273A1 DE 1544273 A1 DE1544273 A1 DE 1544273A1 DE 19651544273 DE19651544273 DE 19651544273 DE 1544273 A DE1544273 A DE 1544273A DE 1544273 A1 DE1544273 A1 DE 1544273A1
Authority
DE
Germany
Prior art keywords
semiconductor
base crystal
gas phase
dopant
semiconductor base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19651544273
Other languages
English (en)
Inventor
Sussmann Dipl-Ing Erhard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of DE1544273A1 publication Critical patent/DE1544273A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

Siemens & Hslske München, den .13; DEZ. 1965
Aktiengesellschaft Wittelsbacherplata 2
65/3198
Verfahren 2um Eindiffundieren von aus der Gasphase dargebotenem Dotierungsmaterial in einen Halbleitergrundkristall
Bei der Planartechnik und anderen Techniken zur Herstellung von Halbleiteranordnungen, z.B. von Transistoren, wird Dotierungsmaterial aus der Gasphase unter Verwendung einer auf der Oberfläche eines Halbleitergrundkristalles aufgewachsenen Maskierung aus SiO2 mit mindestens einem Diffusionsfenster zum Eindiffundieren in den Halbleitergrundkristall gebracht.
909836/1365
PA 9/495/784 7.12.1965 ~ *2 -
Bevorzugt gesteht dabei def Halbleitergrundkristall aus Silizium, so daß die maskierende SiOg-Schicht unmittelbar durch Oxydation der KristalloberflUche mit nachfolgendem Einätzen der Diffusionsfenster,vorzugsweise unter Anwendung der bekannten Photolithographie,erzeugt werden kann. Das Dotierungsmaterial kann entweder in elementarer Form oder als chemische Verbindung, insbesondere als Halogenid oder Oxyd, dargeboten sein.
Die Wirksamkeit der den Halbleiter bedeckenden SiO2-Schicht als Maskierung beruht wohl in der Mehrzahl der Möglichkeiten darauf, daß der für die Diffusion verwendete Dotierungsstoff auch bei den hohen bei der Diffusion erforderlichen Temperaturen in der SiOp-Schicht einen um mehrere Größenordnungen kleineren Diffusionskoeffiaienten als in dem Halbleitermaterial besitzt. PUr eine Reihe von Dotierungsstoffen, z.B. Ga, In, P, Sb und Aa,:wäre jedoch eine noch kleinere Diffusionsgeschwindi£- keit im SiO2* als sie in der Tat vorliegt, erwünscht. Will man nämlich solche Dotierungsstoffe unter Verwendung der bekannten SiOprMaskierungstechnik eindiffundieren, so muß man verhältnismäßig dicke und daher aufweiidige SiOg-Schichten als Maskierung verwenden. Die Herstellung solcher dicken Maskierungsschichten führt aber wegen der dabei benötigten langen Zeiten und/oder hohen Temperaturen bei Halbleiterkörpern, die bereits ein Dotierungsprofil besitzen, zu einer unerwünschten Änderung dieses Profiles. . ■
909836/1365 _ % _
Pil 9/493/784 " --3-
Die Erfindung bezieht sieh auf ein Verfahren zum Eindiffundieren von aus der Gasphase dargebotenem Dotierungsmaterial in einen - insbesondere aus Silizium bestehenden - Halbleitergrundkristall unter Verwendung einer vorzugsweise aus SiOg bestehenden, mit mindestens einem zur eigentlichen Oberfläche deb Halbleitergrundkristalles durchgehenden Diffusionsfenster versehenen Maskierung, bei dem erfindungegemäß eine den einzudiffundierenden Dotierungsstoff enthaltende Halbleiterschicht, vorzugsweise aus dem gleichen Material wie der Halbleitergrundkriatäll, mindestens auf der durch das Diffusionsfenster freigelassenen gesamten Oberfläche des Halbleitergrundkristalles aus der Gasphase niedergeschlagen und dann aus dieser HaIbleiterschieht der Dotierungsstoff in den·Grundkristall sum Eindiffundieren gebracht und ggfe. schließlich die aus der Gasphase niedergeschlagene Halbleiterschicht mindestens zum Teil wieder entfernt wird.
Der Vorteil dieses Verfahrens besteht darin, daß nicht notwendig die aus der Gasphase abgeschiedene Halbleiterschicht auf die von dem Diffusionsfenster freigelassene Halbleiteroberfläche beschränkt zu werden braucht. Vielmehr darf die aus der Gasphase abgeschiedene hochdotierte Halbleiterschicht auch die SiOg-Maskierung bedecken.
Indem nämlich das erfindungsgemäße Verfahren den aus der Gasphase dargebotenen Dotierungestoff zunächst in eine feste
909836/1365 _4 „
Halbleiterschicht einbaut, bevor er zum Eindiffundieren in den Halbleitergrundkristall kommt, ist es wesentlich schwieriger für den Dotierungastoff in die SiOg-Schicht der Maskierung einzudringen, als wenn der Dotierungsstoff entweder unmittelbar aus der Gasphase oder - wie es bei der Verwendung von BpO, bzw. JppOn ~ a^B Dotierungsmaterial zwangsläufig ist, -aus einer den totierungsstoff enthaltenden glasigen Schicht in das SiO2 der eigentlichen Maskierung eindringen würde. . Effektiv bedingt also die erfindungsgemäße Maßnahme eine
Erhöhung der »Maskierungsfähigkeit1' der SlOg-Maskierung und zwar mindestens etwa um den Faktor 10. Dies gilt insbesondere auch für die oben genannten Dotierungsstoffe. Bine Ausnahme bildet lediglich Bor, für das das Verhältnis etwas ungünstiger
ist. .■■■'· :,':. ■'■■_] "■.-"".'
Wie-bereits bemerkt, besteht die aus der Gasphase niedergeschlagene Schicht bevorzugt aus dem gleichen Halbleiter-
material wie der Grundkristall. Dann hat man die in^Fig. /Γ dargestellte Situations An der Oberfläche des aus Si bestehenden Halbleitergrundkristalles 1 ist in bekannter Weise, a.B. durch thermische Oxydation, eine SiO2^Schicht 2 als Maskierung aufgewachseh, in welche ein zur unmittelbaren Oberfläche des Grundkristalles 1 durchgehendes Fenster 3 eingeät&t wurde. Bei dem erfindungsgemäßen Verfahren wird nun der von dem. Diffusiohsfenster 3 freigelassene Teil der Halbleiteroberfläche "und mindestens die angrenzende Maskierung 2 von einer hochdotierten Si-Schicht 4 bedeckt. Diese Si-Schicht 4 grenzt
909836/1365
PA 9/495/784 - 5 -
in Fenster "an da3 Bi des Grundkristalles. Es wird verständlich", daß unter diesen Bedingungen die Überwindung dieser Grenze durch den Dotierungsstoff der epitaktischen Schicht 4 "besonders leicht wird. Anderseits wird, wie bereits festgestellt, dem Dotierungsstoff bei der Überwindung der Grenze zwischen der upitcJitia'öhbn Si-Schicht 4 und der SiOp-Maskierung 2 ein besonders großer "Widerstand" geboten, was insbesondere für Silizium und Germanium gilt. Hierdurch ist der Hauptvorteil des erfindungsgemäßen Verfahrens, nämlich die Tatsache, daß ' die durch die SiOp-Maskierung zu schützenden Teile des Halbleitergrundkristalle s besser gegen den einzudiffundierenden Dotierungsstoff geschützt werden, zu verstehen.
Das erfindungsgemäße Verfahren läßt .sich weitgehend ohne Wechsel der Behandlungsapparatur durchführen, indem man die -epitaktische'Abscheidung der Schicht 4, das Bindiffundieren des Dotierungsstoffes aus dieser Schicht in den Halbleitergrundkristall sowie das Wiederabätzen der Schicht -'4 im gleichen Gefäß mittels entsprechender Reaktionsgase vornimmt« So kann man zur Abscheidung einer Si-Schicht 4 als Reaktionsgas mit Wasserstoff vermischtes, dotierungsstoffhaltigee SiHCl,, verwenden, zur Durchführung der Diffusionsbehandlung mit neutralem Gas oder Wasserstoff arbeiten, während zur Erzielung eines .Abützens der Si-Schicht 3 mit HCl vermischter Wasserstoff verwendet werden kann. Die im einzelnen erforderlichen Bedingungen sind bekannt. Der Abtragungsvorgang läßt sich -
909836/1365 BA0 omenMt
■ — 6 —
insbesondere oberhalb der SiCU-Maskierung, optisch, z.B.
■ d
mittels Infrarotreflexion, verfolgen.
Der räumliche Vorlauf des Profiles der Dotierungskonzentration nach der Diffusion ist gegeben durch
Q-(X, t ) = C1 + ^C-^ erf ( £-==£ ) + erf
mit 0Q = Dotierungskonzentration in der aufgewachsenen
Schicht 4
C, = Dotierungskonzentration im Grundkristall 1
χ =? Entfernung von der Oberfläche im Fenster 5
a s Dicke der aufgewachsenen Schicht 4 im Fenster
D * Diffusionskoeffizient des Dotierungsstoffes
t * Zeit
Durch geeignete Wahl der Großen a, C0 und t lassen sich viel fältige Profile erreichen.
Ggfs. kann 4ie hochdotierte Schicht-4 auch verbleiben, um eine Kontaktierungsmöglichkeit des darunterliegenden Halbleitermaterials zu geben.
5 Patentansprüche
1 Figur
'.·"■■■■ - γ -
909836/13&5

Claims (1)

  1. PA 9/493/784 - 7 -
    Patentansprüche
    1.) Verfahren zum Eindiffundieren von aus der Gasphase dargebotenem .Dotierungsmaterial, in einen Halbleitergrundkristall - insbesondere aus Silizium - unter Verwendung einer s.B. vorzugsweise aus SiOp bestehenden, mit mindestens einem zur eigentlichen Oberfläche des Halbleitergrundkristalle s durchgehenden Diffusionsfenster versehenen Maskierung, dadurch gekennzeichnet, daß eine den einzudiffundierenden Dotierungsstoff enthaltende Halbleiters chicht, vorzugsweise aus dem gleichen Material wie der Halbleitergrundkristall, mindestens auf der durch das Diffusionsfenster freigelassenen gesamten Oberfläche des Halbleitergrundkristalles aus der Gasphase niedergeschlagen und dann aus dieser Halbleiterschicht der Dotierungsstoff in den Grundkristall zum Eindiffundieren gebracht wird.
    2.) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die aus der Gasphase niedergeschlagene, dotierungsstoffhaltige Halbleiterschicht mindestens teilweise wieder entfernt wird.
    5.) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die aus der Gasphase niedergeschlagene, dotierungsstoffhaltige Halbleiterschicht alo Kontaktierung des
    909836/1365
    darunterliegenden Halbleitcrmaterials verwendet *d.rd.
    .4.) Verfahren nach einem der .Ansprüche 1 bis. *5» dadurch gekennzeichnet, daß als einzudiffundierender Dotierungßßtoff eines der Elemente Ga, In, As, Sb oder 3? verwendet wird.
    0 Halbleiterbauelemente wie Transistoren, Festkörperschaltkreise und Dioden nach Verfahren nach eineßi der Ansprüche 1 bis 4. .-
    9Q9836/136S
DE19651544273 1965-12-13 1965-12-13 Verfahren zum Eindiffundieren von aus der Gasphase dargebotenem Dotierungsmaterial in einen Halbleitergrundkristall Pending DE1544273A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES0100933 1965-12-13

Publications (1)

Publication Number Publication Date
DE1544273A1 true DE1544273A1 (de) 1969-09-04

Family

ID=7523384

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651544273 Pending DE1544273A1 (de) 1965-12-13 1965-12-13 Verfahren zum Eindiffundieren von aus der Gasphase dargebotenem Dotierungsmaterial in einen Halbleitergrundkristall

Country Status (9)

Country Link
US (1) US3502517A (de)
JP (1) JPS4830703B1 (de)
AT (1) AT264591B (de)
CH (1) CH489906A (de)
DE (1) DE1544273A1 (de)
FR (1) FR1504977A (de)
GB (1) GB1100780A (de)
NL (1) NL6614433A (de)
SE (1) SE331719B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0410390A2 (de) * 1989-07-27 1991-01-30 Seiko Instruments Inc. Verfahren zum Herstellen einer Halbleitervorrichtung
WO2012170087A1 (en) * 2011-06-10 2012-12-13 Massachusetts Institute Of Technology High-concentration active doping in semiconductors and semiconductor devices produced by such doping

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577045A (en) * 1968-09-18 1971-05-04 Gen Electric High emitter efficiency simiconductor device with low base resistance and by selective diffusion of base impurities
US3601888A (en) * 1969-04-25 1971-08-31 Gen Electric Semiconductor fabrication technique and devices formed thereby utilizing a doped metal conductor
US3717514A (en) * 1970-10-06 1973-02-20 Motorola Inc Single crystal silicon contact for integrated circuits and method for making same
US3699646A (en) * 1970-12-28 1972-10-24 Intel Corp Integrated circuit structure and method for making integrated circuit structure
US3940288A (en) 1973-05-16 1976-02-24 Fujitsu Limited Method of making a semiconductor device
US3880676A (en) * 1973-10-29 1975-04-29 Rca Corp Method of making a semiconductor device
JPS5950113B2 (ja) * 1975-11-05 1984-12-06 株式会社東芝 半導体装置
US4063973A (en) * 1975-11-10 1977-12-20 Tokyo Shibaura Electric Co., Ltd. Method of making a semiconductor device
JPS5317081A (en) * 1976-07-30 1978-02-16 Sharp Corp Production of i2l device
GB1548520A (en) * 1976-08-27 1979-07-18 Tokyo Shibaura Electric Co Method of manufacturing a semiconductor device
US4050967A (en) * 1976-12-09 1977-09-27 Rca Corporation Method of selective aluminum diffusion
US4157926A (en) * 1977-02-24 1979-06-12 The United States Of America As Represented By The Secretary Of The Navy Method of fabricating a high electrical frequency infrared detector by vacuum deposition
US4274892A (en) * 1978-12-14 1981-06-23 Trw Inc. Dopant diffusion method of making semiconductor products
WO1983003029A1 (en) * 1982-02-26 1983-09-01 Western Electric Co Diffusion of shallow regions
US4472212A (en) * 1982-02-26 1984-09-18 At&T Bell Laboratories Method for fabricating a semiconductor device
US4698104A (en) * 1984-12-06 1987-10-06 Xerox Corporation Controlled isotropic doping of semiconductor materials

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3089794A (en) * 1959-06-30 1963-05-14 Ibm Fabrication of pn junctions by deposition followed by diffusion
NL268758A (de) * 1960-09-20
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device
BE636317A (de) * 1962-08-23 1900-01-01
US3275910A (en) * 1963-01-18 1966-09-27 Motorola Inc Planar transistor with a relative higher-resistivity base region
US3326729A (en) * 1963-08-20 1967-06-20 Hughes Aircraft Co Epitaxial method for the production of microcircuit components
NL6504750A (de) * 1964-04-15 1965-10-18

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0410390A2 (de) * 1989-07-27 1991-01-30 Seiko Instruments Inc. Verfahren zum Herstellen einer Halbleitervorrichtung
EP0410390A3 (en) * 1989-07-27 1993-02-24 Seiko Instruments Inc. Method of producing semiconductor device
WO2012170087A1 (en) * 2011-06-10 2012-12-13 Massachusetts Institute Of Technology High-concentration active doping in semiconductors and semiconductor devices produced by such doping
US9692209B2 (en) 2011-06-10 2017-06-27 Massachusetts Institute Of Technology High-concentration active doping in semiconductors and semiconductor devices produced by such doping
US10680413B2 (en) 2011-06-10 2020-06-09 Massachusetts Institute Of Technology Method for high-concentration doping of germanium with phosphorous

Also Published As

Publication number Publication date
AT264591B (de) 1968-09-10
SE331719B (de) 1971-01-11
NL6614433A (de) 1967-06-14
FR1504977A (fr) 1967-12-08
US3502517A (en) 1970-03-24
CH489906A (de) 1970-04-30
GB1100780A (en) 1968-01-24
JPS4830703B1 (de) 1973-09-22

Similar Documents

Publication Publication Date Title
DE1544273A1 (de) Verfahren zum Eindiffundieren von aus der Gasphase dargebotenem Dotierungsmaterial in einen Halbleitergrundkristall
DE1614999A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit einer einem vorgegebenen Flaechenmuster entsprechenden dielektrischen Schicht auf der Oberflaeche eines Halbleiterkoerpers
DE10123858A1 (de) Verfahren zum Bilden von Silicium-haltigen Dünnschichten durch Atomschicht-Abscheidung mittels SI2CL6 und NH3
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
DE2125303A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
DE1589810B2 (de) Passiviertes halbleiterbauelement und verfahren zu seiner herstellung
DE1614540A1 (de) Halbleiteranordnung
DE3515135A1 (de) Verfahren zur abscheidung von borphosphorsilicatglas auf silicium-wafern
DE2316520C3 (de) Verfahren zum Dotieren von Halbleiterplättchen durch Diffusion aus einer auf das Halbleitermaterial aufgebrachten Schicht
DE1812455A1 (de) Verfahren zum Herstellen einer Isolierschicht auf der Oberflaeche eines Halbleiterkristalls
DE2657415C2 (de) Verfahren zum Eindiffundieren von Fremdstoffen in ein Halbleitersubstrat
DE1614455C3 (de) Verfahren zum Herstellen einer teils aus Siliciumoxid, teils aus Siliciumnitrid bestehenden Schutzschicht an der Oberfläche eines Halbleiterkörpers
DE2430859C3 (de) Verfahren zum Herstellen einer oxydierten, bordotierten Siliciumschicht auf einem Substrat
DE2900747C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0032174B1 (de) Verfahren zum Dotieren von Siliciumkörpern durch Eindiffundieren von Bor und Anwendung dieses Verfahrens zum Herstellen von Basiszonen bipolarer Transistoren
DE1464921B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1546014A1 (de) Verfahren zum AEtzen von Metallschichten mit laengs der Schichtdicke unterschiedlicher Zusammensetzung
DE2915883C2 (de) Verfahren zum Anbringen einer epitaktischen Schicht
DE1521337C3 (de) Verfahren zur Siliciumnitrid-Filmschichtbildung
DE2008319A1 (de) Verfahren zum Herstellen eines pnp Silicium Transistors
DE976468C (de) Verfahren zum Herstellen eines UEberschusshalbleiters aus einem Defekthalbleiter
DE1544191A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE2039255A1 (de) Ohmsche Kontakte auf planaren Halbleiterbauelementen und Verfahren zu ihrer Herstellung
DE1764004A1 (de) Verfahren zum Herstellen eines Hochfrequenztransistors aus Silicium
DE1287048C2 (de) Verfahren zum lokalisierten Eindiffundieren von Aktivatormaterial in Silicium oder Germanium