DE2915883C2 - Verfahren zum Anbringen einer epitaktischen Schicht - Google Patents

Verfahren zum Anbringen einer epitaktischen Schicht

Info

Publication number
DE2915883C2
DE2915883C2 DE2915883A DE2915883A DE2915883C2 DE 2915883 C2 DE2915883 C2 DE 2915883C2 DE 2915883 A DE2915883 A DE 2915883A DE 2915883 A DE2915883 A DE 2915883A DE 2915883 C2 DE2915883 C2 DE 2915883C2
Authority
DE
Germany
Prior art keywords
substrate
epitaxial layer
layer
support
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2915883A
Other languages
English (en)
Other versions
DE2915883A1 (de
Inventor
Paulus Zacharias A. M. van der Nijmegen Putte
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2915883A1 publication Critical patent/DE2915883A1/de
Application granted granted Critical
Publication of DE2915883C2 publication Critical patent/DE2915883C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Description

  • Verfahren zum Aufbringen einer epitaktischen Schicht aus einer Gasphase auf ein Substrat, bei dem eine Auflage, über die das Substrat erhitzt wird, mit einer Schicht aus dem Material, aus dem das Substrat besteht, versehen, auf dieser Schicht das Substrat angebracht, dann ein Ätzgas so über das Substrat geführt wird, daß die von der Auflage abgekehrte Seite des Substrats geätzt und chemischer Transport von der Schicht der Auflage zu der der Auflage zugekehrten Seite des Substrats erfolgt, worauf die epitaktische Schicht auf der von der Auflage abgekehrten Seite des Substrats abgeschieden wird.
  • Ein Verfahren der eingangs erwähnten Art ist aus "J. Electrochem. Soc.", Band 122, S. 1705-1709 (1975) bekannt.
  • Beim Niederschlagen einer epitaktischen Schicht aus Halbleitermaterial auf einem einen flüchtigen Dotierungsstoff enthaltenden Substrat aus Halbleitermaterial können Atome dieses Dotierungsstoffes aus dem Substrat herausdiffundieren und in die Gasphase gelangen. Diese Atome werden beim Niederschlagen in die epitaktische Schicht eingebaut unter beeinflussen den Widerstand der Schicht. Diese Erscheinung ist und der Bezeichnung "Autodope"- Effekt bekannt.
  • Um diesen Effekt zu vermeiden, müssen beim Niederschlagen einer epitaktischen Schicht auf einem einen flüchtigen Dotierungsstoff enthaltenden Substrat besondere Maßnahmen getroffen werden.
  • So wird ein Verfahren angewandt, bei dem das Substrat, das z. B. aus Silicium besteht, vor der epitaktischen Ablagerung auf der nicht durch Epitaxie zu überziehenden Seite mit einer gegen Ausdiffusion maskierenden Schicht, z. B. aus Siliciumdioxid oder Siliciumnitrid, versehen wird. Dieses Verfahren ist ziemlich umständlich und dabei ergibt sich außerdem die Möglichkeit, daß Kristallfehler eingeführt werden.
  • Das eingangs erwähnte Verfahren ergibt nur dann reproduzierbare Resultate, wenn eine epitaktische Schicht niedergeschlagen wird, deren spezifischer Widerstand nicht größer als 10 bis 15 Ω · cm zu sein braucht.
  • Der Erfindung liegt u. a. die Aufgabe zugrunde, ein einfaches und zuverlässiges Verfahren zu schaffen, bei dem eine epitaktische Schicht mit hohem Widerstand auf einem Substrat mit verhältnismäßig sehr niedrigem Widerstand reproduzierbar anwachsen gelassen werden kann.
  • Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß nach dem Abscheiden der epitaktischen Schicht abermals Ätzgas über das Substrat geführt wird solange bis die Dicke der epitaktischen Schicht auf 0,2 bis 0,4 µm gebracht ist, und daß dann eine epitaktische Schicht gewünschter Dicke abgeschieden wird.
  • Der Erfindung liegt u. a. die Erkenntnis zugrunde, daß eine wesentliche Verbesserung erzielt werden kann, wenn auch die von der Auflageeinrichtung (Auflage) abgekehrte Seite des Substrats mit einer gegen Ausdiffusion maskierenden Schicht versehen wird.
  • Auf dem nach dem zweiten Ätzschritt auf der von der Auflageeinrichtung abgekehrten Seite des Substrats verbleibenden Teil der epitaktischen Schicht, der eine erheblich geringere Menge des flüchtigen Dotierungsstoffes als das Substrat enthält, kann das Anwachsen einer epitaktischen Schicht mit hohem Widerstand fortgesetzt werden, weil von diesem Zeitpunkt an das Substrat gegen die umgebende Gasphase abgeschirmt ist.
  • Vorzugsweise wird bei dem Verfahren nach der Erfindung ein aus Silicium bestehendes Substrat verwendet und es wird eine aus Silicium bestehende epitaktische Schicht niedergeschlagen, wobei das Substrat als Dotierungssstoff Arsen oder Bor enthält. Zum Beispiel kann auf einem mit Arsen dotierten Substrat mit einem spezifischen Widerstand von 1 bis 3 · 10-3 Ω cm eine epitaktische Schicht mit einem hohen spezifischen Widerstand bis zu 100 Ω cm reproduzierbar und mit verhältnismäßig wenig Kristallfehlern anwachsen gelassen werden.
  • Die Erfindung wird nachstehend anhand eines Beispiels und der Zeichnung näher erläutert. Es zeigt
  • Fig. 1 schematisch einen Schnitt durch einen Epitaxie- Reaktor, in dem das Verfahren nach der Erfindung durchgeführt wird, und
  • Fig. 2 schematisch einen Schnitt durch eine Anordnung in einer Stufe der Herstellung mit Hilfe des Verfahrens nach der Erfindung.
  • Fig. 1 zeigt einen Reaktor mit einem Quarzrohr 9 und einer Hochfrequenzinduktionsspule 10, von der in einer aus Graphit bestehenden Auflageeinrichtung 4 eine Temperatur erzeugt wird, die die Umgebungstemperatur überschreitet.
  • Dadurch kann in diesem Reaktor ein Verfahren zum Anbringen einer epitaktischen Schicht 1, 2 (siehe Fig. 2) aus einer Gasphase auf einem Substrat 3 durchgeführt werden, wobei die Auflageeinrichtung 4, über die das Substrat 3 erhitzt wird, mit einer Schicht 5 versehen wird, die aus demselben Material wie das das Substrat 3 bildende Material besteht.
  • Auf der Schicht 5 wird das Substrat 3 angeordnet, wonach ein Ätzmittel über das Substrat 3 geführt wird, wodurch die von der Auflageeinrichtung 4 abgekehrte Seite 6 des Substrats 3 geätzt wird und chemischer Transport des genannten Materials von der Auflageeinrichtung 4 zu der der Auflageeinrichtung 4 zugekehrten Seite 7 des Substrats 3 stattfindet.
  • Dann wird die epitaktische Schicht 1, 2 auf der von der Auflageeinrichtung 4 abgekehrten Seite 6 des Substrats 3 niedergeschlagen.
  • Nach der Erfindung erfolgt das Überführen des Ätzmittels in zwei Schritten, wobei zwischen diesen zwei Schritten ein epitaktischer Anwachsschritt eingefügt ist. Während des zweiten Ätzschrittes wird das auf der von der Auflageeinrichtung 4 abgekehrten Seite 6 des Substrats 3 während des genannten Anwachsschrittes niedergeschlagene Material teilweise entfernt und es erreicht das durch chemischen Transport auf der der Auflageeinrichtung 4 zugekehrten Seite 7 des Substrats 3 erhaltene Material 8 eine gewünschte Dicke.
  • Zum Beispiel wird von einem scheibenförmigen Siliciumsubstrat 3 mit einem Durchmesser von 7,5 cm, einer Dicke von 420 µm und einer Dotierung von Arsenaten von 3,5 · 1019/cm3 (spezifischer Widerstand 1,7 · 10-3 Ω cm) ausgegangen. Auf der Auflageeinrichtung wird eine 10 µm dicke Schicht 5 aus Polysilicium auf übliche Weise abgelagert.
  • Beim ersten Ätzschritt wird 2 Minuten lang mit 1% Chlorwasserstoff in Wasserstoff bei etwa 1200°C geätzt. Während dieses Schrittes wird von der Seite 6 des Substrats 3 etwa 0,4 µm abgeätzt, während zu der Seite 7 von der Schicht 5 her eine 2 µm dicke Schicht transportiert wird.
  • Während dieses Ätzvorganges wird Arsen in der Anlage freigesetzt.
  • Der genannte Transport erfolgt unter dem Einfluß eines Temperaturunterschiedes von etwa 15°C zwischen der Auflageeinrichtung 4 und dem Substrat 3.
  • Dann wird 5 Minuten lang bei 1200°C mit Wasserstoff gespült und es wird die Temperatur auf 1150°C herabgesetzt.
  • Während des nun folgenden Anwachsschrittes wird aus einem Gasgemisch von Trichlorsilan (SiHCl3) und Wasserstoff auf übliche Weise bei 1150°C eine 1,3 µm dicke epitaktische Schicht auf der Seite 6 des Substrats niedergeschlagen. In die letztere Schicht wird eine bei bekannten Verfahren gebräuchliche Konzentration von Arsenatomen aus in der Anlage vorhandenen und noch aus dem Substrat herausdiffundierenden Arsenatomen eingebaut. Die Dicke der Schicht 8 nimmt dabei nur wenig zu.
  • Anschließend wird wieder 5 Minuten lang mit Wasserstoff gespült, während die Temperatur auf 1200°C erhöht wird.
  • Während des zweiten Ätzschrittes wird dann 5 Minuten lang mit 1% Chlorwasserstoff in Wassersoff bei etwa 1200°C geätzt. Während dieses Schrittes wird von der epitaktischen Schicht auf der Seite 6 des Substrats eine derartige Menge weggeätzt, daß eine 0,3 µm dicke Schicht 1 übrig bleibt. Diese Schicht 1 dient als Maskierung gegen Ausdiffusion bei späterem epitaktischen Anwachsen auf der Seite 6 des Substrats 3.
  • Während dieses Ätzschrittes wird die Anlage in geringerem Maße als während des ersten Ätzschrittes verunreinigt, weil die Arsenkonzentration der zu ätzenden Schicht niedriger als die des Substrats ist.
  • Während dieses Ätzschrittes erhält die Schicht 8 eine Dicke von ewa 7 µm.
  • Danach wird 5 Minuten lang mit Wasserstoff gespült und es wird die Temperatur von 1200°C auf 1150°C herabgesetzt. Dann wird bei 1150°C eine epitaktische Schicht 2 mit einer gewünschten Dicke aus einem üblichen Gasgemisch von Trichlorsilan und Wasserstoff anwachsen gelassen. Diese Schicht ist nur in geringem Maße mit Arsen verunreingt und weist ohne Zusatz einen spezifischen Widerstand von 100 bis 300 Ω cm auf.
  • Durch Zusatz von Phosphin (PH3) zu dem epitaktischen Gasgemisch kann der Schicht 2 ein gewünschter spezifischer Widerstand unter 100 Ω cm erteilt werden.
  • Durch Zusatz anderer Dotierungsstoffe kann der Schicht 2 auch ein anderer Leitungstyp mit dem gewünschten spezifischen Widerstand erteilt werden.
  • Auch andere epitaktische Gasgemische als die obenerwähnten Gemische, ebenso wie andere mit Bor dotierte Substrate (spezifischer Widerstand 10 bis 20 · 10-3 Ω cm), können verwendet werden.

Claims (3)

1. Verfahren zum Aufbringen einer epitaktischen Schicht aus einer Gasphase auf ein Substrat, bei dem eine Auflage, über die das Substrat erhitzt wird, mit einer Schicht aus dem Material, aus dem das Substrat besteht, versehen, auf dieser Schicht das Substrat angebracht, dann ein Ätzgas so über das Substrat geführt wird, daß die von der Auflage abgekehrte Seite des Substrats geätzt und chemischer Transport von der Schicht der Auflage zu der der Auflage zugekehrten Seite des Substrats erfolgt, worauf die epitaktische Schicht auf der von der Auflage abgekehrten Seite des Substrats abgeschieden wird, dadurch gekennzeichnet, daß nach dem Abscheiden der epitaktischen Schicht abermals Ätzgas über das Substrat geführt wird solange, bis die Dicke der epitaktischen Schicht auf 0,2 bis 0,4 µm gebracht ist, und daß dann eine epitaktische Schicht gewünschter Dicke abgeschieden wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein aus Silicium bestehendes Substrat verwendet und eine aus Silicium bestehende epitaktische Schicht niedergeschlagen wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Substrat als Dotierungsstoff Arsen oder Bor enthält.
DE2915883A 1978-04-21 1979-04-19 Verfahren zum Anbringen einer epitaktischen Schicht Expired DE2915883C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE7804268,A NL187414C (nl) 1978-04-21 1978-04-21 Werkwijze voor het aanbrengen van een epitaxiale laag.

Publications (2)

Publication Number Publication Date
DE2915883A1 DE2915883A1 (de) 1979-10-31
DE2915883C2 true DE2915883C2 (de) 1987-01-22

Family

ID=19830695

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2915883A Expired DE2915883C2 (de) 1978-04-21 1979-04-19 Verfahren zum Anbringen einer epitaktischen Schicht

Country Status (8)

Country Link
JP (1) JPS54141560A (de)
AU (1) AU523988B2 (de)
CA (1) CA1134059A (de)
DE (1) DE2915883C2 (de)
FR (1) FR2423865A1 (de)
GB (1) GB2019644B (de)
IT (1) IT1112317B (de)
NL (1) NL187414C (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0671770B1 (de) * 1993-02-09 2000-08-02 GENERAL SEMICONDUCTOR, Inc. Mehrschichtige Epitaxie für eine Siliziumdiode
JP6477210B2 (ja) 2015-04-30 2019-03-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6358472B2 (ja) * 2015-06-08 2018-07-18 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6447960B2 (ja) * 2016-04-01 2019-01-09 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL288409A (de) * 1962-02-02
DE2547692C3 (de) * 1975-10-24 1979-10-31 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen einer Halbleiteranordnung

Also Published As

Publication number Publication date
NL187414C (nl) 1991-09-16
AU4604679A (en) 1979-10-25
NL7804268A (nl) 1979-10-23
NL187414B (nl) 1991-04-16
IT1112317B (it) 1986-01-13
JPS5538819B2 (de) 1980-10-07
FR2423865A1 (fr) 1979-11-16
CA1134059A (en) 1982-10-19
GB2019644A (en) 1979-10-31
GB2019644B (en) 1982-09-29
DE2915883A1 (de) 1979-10-31
FR2423865B1 (de) 1984-07-27
IT7921949A0 (it) 1979-04-18
AU523988B2 (en) 1982-08-26
JPS54141560A (en) 1979-11-02

Similar Documents

Publication Publication Date Title
DE10136682B4 (de) Selektives Epitaxieverfahren für Halbleiterbauelemente
DE2462644C2 (de) Verfahren zur Herstellung eines Transistors
DE2823967C2 (de)
DE1947300A1 (de) Verfahren zur Herstellung von Kapazitaetsdioden durch selektive Diffusion im UEbergangsgebiet
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2642770A1 (de) Herstellung von halbleiteranordnungen
DE2557079A1 (de) Verfahren zum herstellen einer maskierungsschicht
DE2005271C3 (de) Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat
DE2419142C3 (de) Verfahren zur Ausbildung einer Halbleiterschicht mit einer niedrigen Störstellendichte auf einem Halbleitersubstrat mit einer hohen Störstellendichte
DE1514807B2 (de) Verfahren zum herstellen einer planaren halbleiteranordnung
DE1489258B1 (de) Verfahren zum Herstellen einer duennen leitenden Zone unter der Oberflaeche eines Siliciumkoerpers
DE2641024A1 (de) Verfahren zur herabsetzung der fehlstellendichte einer integrierten schaltung
DE1544273A1 (de) Verfahren zum Eindiffundieren von aus der Gasphase dargebotenem Dotierungsmaterial in einen Halbleitergrundkristall
DE2211709C3 (de) Verfahren zum Dotieren von Halbleitermaterial
DE1931417C3 (de) Verfahren zur Doppeldiffusion von Halbleitermaterial
DE2915883C2 (de) Verfahren zum Anbringen einer epitaktischen Schicht
EP0008642B1 (de) Verfahren zum Dotieren von Siliciumkörpern mit Bor
DE2154386C3 (de) Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch
DE2950827C2 (de) Verfahren zum epitaktischen Abscheiden von einkristallinem Material
DE2554399C3 (de) Verfahren zum Herstellen von aus Silicium oder Siliciumcarbid bestehenden, direkt-beheizbaren Rohren
DE2316520A1 (de) Verfahren zum dotieren von halbleiterplaettchen durch diffusion aus einer auf das halbleitermaterial aufgebrachten schicht
DE3131875A1 (de) "verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur"
DE69023582T2 (de) Verfahren zur Herstellung eines Halbleiterelementes mittels Ionen-Implantation.
DE69820940T2 (de) Verfahren zur Herstellung von hochdotiertem Silicium
DE1953254A1 (de) Verfahren zur Herstellung von mindestens einer Leistungshalbleitervorrichtung

Legal Events

Date Code Title Description
8126 Change of the secondary classification

Free format text: C30B 29/06 C30B 31/08

8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: NEHMZOW-DAVID, F., PAT.-ASS., 2000 HAMBURG

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee