DE1764004A1 - Verfahren zum Herstellen eines Hochfrequenztransistors aus Silicium - Google Patents

Verfahren zum Herstellen eines Hochfrequenztransistors aus Silicium

Info

Publication number
DE1764004A1
DE1764004A1 DE19681764004 DE1764004A DE1764004A1 DE 1764004 A1 DE1764004 A1 DE 1764004A1 DE 19681764004 DE19681764004 DE 19681764004 DE 1764004 A DE1764004 A DE 1764004A DE 1764004 A1 DE1764004 A1 DE 1764004A1
Authority
DE
Germany
Prior art keywords
emitter
zone
diffusion
oxide
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681764004
Other languages
English (en)
Inventor
Peter Dipl-Ing Albus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19681764004 priority Critical patent/DE1764004A1/de
Priority to NL6815800A priority patent/NL6815800A/xx
Priority to FR1597211D priority patent/FR1597211A/fr
Priority to US806201A priority patent/US3634133A/en
Priority to AT02662/69A priority patent/AT286361B/de
Priority to CH404069A priority patent/CH489909A/de
Priority to GB14318/69A priority patent/GB1195189A/en
Priority to SE03934/69A priority patent/SE339053B/xx
Priority to JP44020903A priority patent/JPS4840666B1/ja
Publication of DE1764004A1 publication Critical patent/DE1764004A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT
München 2,
Witteisbacherplatz 2
Verfahren zum Herstellen eines Hochfrequenztransistors aus
Silicium
Hochfrequenztransistoren, die nach der Planartechnik hergestellt sind, weisen eine an einer Oberflächenseite eines Halbleitereinkristalls eingelassene Basiszone und eine ihrerseits in die Basiszone eingelassene wannenförmige Emitterzone auf. Beide Zonen werden üblicherweise unter Verwendung einer die Halbleiteroberfläche bedeckenden maskierenden
109815/0773
Unterlagen (Art. 7|1Abe.2 Nr. 18eli30··AndtrungtgM.v.4.9.1967) ORIGINAL INSPECTED
PA 9/493/844 - 2 -
Schutzschicht hergestellt, die entweder aus SiO2 oder Si5N. besteht. Für viele Zwecke ist dabei SiOp als Schutzschichtmaterial vorzuziehen. Insbesondere, gilt dies, wenn der Transistor aus einen Siliciumeinkristall hergestellt wird. Dann ist es bequem, die SiOp-Schicht durch Oxydation, insbesondere durch thermische Oxydation der Siliciumoberflache, zu erzeugen, während ein solcher Weg bei Verwendung anderer Halbleitermaterialien wie Germanium oder Ayj^By-Verbindungen nicht gangbar ist. In diesen Fällen muß die aus SiOp bestehende maskierende Schicht durch pyrolytische Abscheidung aus einen geeigneten Reaktionsgas an der erhitzten Oberfläche des Halbleiterkristalls hergestellt werden. Umgekehrt hat man bei Verwendung eines aus Silicium bestehenden Halbleiterkörpers keine Veranlassung, die SiOp-Schicht durch Abscheidung aus einem Reaktionsgas herzustellen.
Der übliche Gang bei der Herstellung eines Planartransistors besteht darin, daß man die Siliciumoberflache durch thermische Oxydation mit einer etwa zwischen 0,5 /u und 1,5 /U . '■ j starken SiOp-Schicht versieht, dann mit Hilfe einer Foto- j lacktechnik das für die Herstellung der Basiszone erforderliche Diffucionsfenster in die SiOp-Schicht einätzt und den die Basiszone dotierenden Aktivator in da3 den entgegengesetzten leitungstyp aufweisende Grundmaterial des Silicium- , kristalle unter Entstehung eines etwa y/annenförmig verlaufenden pn-Übergango eindiffundiert. Gewöhnlich v/erden
109815/0773
hierbei die zu verwendenden Dotierungsstoffe aus der Gasphase in Form ihrer Oxide dargeboten. Im allgemeinen sind dien BpO^ für die Erzeugung p-leitender Zonen oder Pp^ für die Erzeugung η-leitender Zonen. Dies bewirkt, daß sich an der von der SiOp-Schicht freigelassenen Siliciumoberfläche erneut eine stark mit dem Dotierungestoff angereicherte SiOp-Schicht bildet. Zur Herstellung des Emitters, die prinzipiell in der gleichen Y/eise wie die Herstellung der Basiszone vorgenommen wird, wird dann in die erneut entstandene SiOp-Schicht das für die Diffusion des den Emitter dotierenden Aktivators ein überall von den Fenster für die Basisdiffusion mit Abstand umgebenes Fenster eingeätzt und der Aktivator für den Emitter wiederum in Gasform auf den erhitzten Siliciumkristall zur Einwirkung gebracht.
Es ist Aufgabe der Erfindung, bei der Herstellung solcher Siliciumplanartransistoren eine weitere Verbesserung zu erzielen, die im folgenden näher dargelegt werden soll.
Die Erfindung bezieht auf ein Verfahren sum Herstellen eines Diffusionstransistors aus Silicium, bei dem sowohl die Basiszone als auch die Emitterzone unter Verwendung einer aus SiOp bestehenden Maskierung durch Eindiffusion von aus der Gasphase dargebotenem Aktivatorrnaterial erzeugt werden. Dieses Verfahren ist dadurch gekennzeichnet, daß nach den Eindiffundieren des die Basiszone dotierenden, in
109815/0773
ΡΛ 9/493/044- - 4 -
der Porn seines Oxids aus der Gasphase dargebotenen Aktivators auf der bereits bestehenden SiOp-Ilaskierung und dem die Diffusionsstelle bedeckenden Oxid weiteres SiOp aus einem Reaktionsgas abgeschieden, die Emitterzone unter Verwendung der verstärkten Oxidschicht als Maskierung durch Diffusion und/oder Legierung erzeugt wird und : diese Schritte einschließlich der Absetalußkontaktierung bei einer Temperatur vorgenommen werden, bei der ein merkliches Eindringen von Dotierungsstoff aus der Basiszone in das darüber befindliche Oxid noch nicht stattfindet. Die Behandlungstemperaturen sollten demnach-den V/ert von 900 0U nicht überschreiten. Hingegen wird offengelassen, ob zur Herstellung der maskierenden SiOp-Schicht für die Herstellung der Basiszone diese durch themische Oxydation oder durch pyrolytische Abscheidung und zwar auch bei den sonst üblichen hohen Temperaturen (größer 1000 0C) hergestellt wird.. Die-Vorteile, , welche eine thermisch erzeugte Oxidschicht hinsichtlich ihrer maskierenden Eigenschaften und als Schutzschicht für die Halbleiteroberfläche an sich bietet, können ohne weiteres bei den ersten Schritten des Verfahrens, soweit sie die Her-' stellung der Basiszone betreffen, ausgenutzt werden.
Es ist Aufgabe der Erfindung, einen für Höchstfrequenzen geeigneten Diffusionstransistor nach der Planartechnik herzustcller}, der einen niedrigen Basisausbreitungswiderstand mit ex,t.ren kleinen Basisweiten von, weniger als 1 /u in sich vereinig/t, .Nun treten bei der Herstellung von für höchste
Frequenzen gteignetenjPlanartransistoren, z. B. vom npn-Typ, )A'"t: IO'Äe^S/,0 7 7 3.. BAD ORIGINAL
PA 9/493/844 ' - 5 -
neben technologischen Schwierigkeiten als Hauptproblem die mit inner kleiner v/erdenden Basisweiten stark ansteigenden Basiswiderstünde und die durch "punch through" begrenzten Sperrspannungen auf. Bei Verstärkung kommt es aber gerade auf einen möglichst niedrigen Basisv/iderstand an, da von ihn u. a. das Rauschverhalten des Transistors abhängt. Das Verhältnis von oberer Grenzfrequenz und Basisv/iderstand stellt deshalb ein Gütemaß für einen Transistor für sehr hohe Frequenzen dar.
Prinzipiell kann ein niedriger Basisv/iderstand auf zwei Wegen erreicht v/erden, nämlich durch
1. Reduktion der Breite der Emitterstrukturen und
2. Erhöhung der Dotierungskonzentration, d. h. Reduzierung der Diffusionseindringtiefcn.
Die zweite Maßnahme gewährleistet gleichzeitig eine Verschiebung der durch den "punch through"-Effekt begrenzten Sperrspannung zu höheren \7erten.
Kommt nan bei der Verminderung der Emitterbreiten zu Werten um 5 /un oder weniger, no ist es sehr schwierig, mit Hilfe der Fotolithographie (Fotolacktechnik) die zur Kontaktierung den Emitters erforderlicheil Fenster in die den Emitter bedeckende maskierende Schicht zu ätzen, ohne dabei durch unvermeidbare Fehljustierungen der Photolackmaske den Emitter-Basis-pn-Ubergang freizulegen. Um dies zu vermeiden, nützt nan die Tatsache aus, daß die Oxidschicht am Ort des Emitters
CBAD ORIGINAL
109815/0773 " 6 "
PA 9/493/844 - 6 -
naturgemäß die geringste Stärke aufweist, und behandelt zwecks Preilegung der für die Kontaktierung des Emitters erforderlichen Halbleiteroberfläche die Siliciumocheibe nach der Herstellung des diffundierten Emitters ganzflächig in einen flüssigen Ätzbad, bin das Enitterfenster oxidfrei ist. Diesen Zustand kann man z. B. aufgrund der unterschiedlichen Farbe von oxidfreien Silicium ohne Schwierigkeiten feststellen. Der Emitter-Basis-pn-Übergang wird bei einer solchen ganzflächigen Überätzung nicht bloßgelegt, weil der zur Herstellung des Emitters benutzte Aktivator auch seitlich unter das das Enitterdiffusionsfenster begrenzende stärkere Oxid eindiffundiert. Mit einem solchen Verfahren ist es ohne weiteres nöglich, Emitterstrukturen bis zu 1 /um Breite herzustellen.
Will nan aber kleinere Emitterstrukturen, ?,. B. die für UHF-Transistoren erforderlichen Eindringtiefen bis zu 0,3 /um erreichen, so bedeutet dies, daß der Emitter-Basis-pn-Über- , gang auch nur 0,3 /un von der schützenden Oxidkante entfernt ist. Um aber bei der ganzflächigen Überätzung keine Kurzschlüsse herbeizuführen, ißt es dann notwendig, die nach der Basisdiffusion folgende Oxidschicht genügend stark ~O,4yuhtt?- zustellen. Nun int der Verteilungskoeffizient von Bor (Basisdotierungostoff) in Silicium bsw. SiO2 derart, daß durch die in der herkömmlichen Planartechnik übliche thermische Oxydation durch Getterwirkung deo Oxids eine Verarmung.von Bor an der darunterliegenden SiOg-Oberflüche hervorruft, was ·
10 9 815/0773 w bad original
zu einer unzulässigen Erhöhung des Basiswiderstanden führen würde. Un diene Getterwirkung zu vermeiden und trotzdem eine genügend dicke Oxidschicht auf der Oberfläche der Basiszone zu erzielen, wird die SiOp-Sc'licht gemäß der Erfindung nach Erzeugung der Basiszone pyrolytisch, z. B. durch Zersetzen von Silan, bei Anwesenheit von Sauerntoff verstärkt. Zu bemerken ist noch, daß eine solche Gettcrwirlrung auch bei anderen Dotierungsstoffen auftreten kann.
Durch diese Kombination von geringen Diffusionseindringtiefen Lind extrem schmalen Enitters + rukturen 71 it Hilfe abgeschiedener Oxidschichten als Maskierung ist es möglich, Transistoren herzustellen, deren Grenzfrequenz mehr als 2 GHz beträgt und deren Kauschwerte höchstens 2 db bei ausreichenden Sperrspannungen betragen.
Die Erfindung wird au Hand ck-r Figur en 1 - 3 erläutert, die den Zustand einen der= erfindungsger;äi?t'n Herstellungsprozeß unterworfenen scheibenförmigen Siliciumeinkristall in den verschiedener Stufen der Fertigung zeigen. Dabei bedeuten übereinstimmende Bezugszeichen in den figuren φ rlohe Teile.
Ausgangspunkt bildet in Beispielsfall ein n-1extender scheibenförmiger Siliciumeinkristall 1, der durch thermische Oxydation mit einer Schicht ? aus SiO2 überzogen v/ird. Die Oxydation findet in bekannter Y/ejse bei einer Temperatur von mehr als 1000 0C in einer beispielsweise aus Sauerstoff bzw.
10981 5/0773
ΡΛ 9/493/Β44 - 8 -
Wasserdampf bestehenden Atmosphäre statt. Unter Anwendung einer Fotolacktechnik, die in bekannter Weise durchgeführt wird, wird das zur Diffusion des die Basiszone dotierenden Aktivatoroaterials erforderliche Fenster 3, z. B. mittels Flußsäure, eingeätzt. Die so präparierte Anordnung wird in erhitzten Zustand einer B^O,-haltigen Atmosphäre ausgesetzt. Durch die Wirkung dieser Atmosphäre bildet sich bei den etwa 1000 0G betragenden Anwendungstemperaturen eine weitere stark borhaltige Oxidschicht \t die sowohl die maskierende Schicht 2 als auch die Halbleiteroberfläche am Ort des Fensters 3 bedeckt. Gleichzeitig diffundiert Bor unter Entstehung eines wannenfbrnigen pn-Überganges 5 in den Halbleiterkristall ein. Die Eindringtiefe beträgt etwa 1 /um. Dieser Zustand ist in Fig. 1 dargestellt·. Er zeigt die Basiszone 6, die von den pn-übergang 5 begrenzt ist und die in das unbeeinflußte, den späteren Kollektor darstellende Grundmaterial der Halbleiterscheibe 1 eingebettet ist.
Entsprechend der Lehre der Erfindung wird nun beispielsweise bei 700 - BOO 0C aus einem geeigneten, an sich bekannten Reaktionsgao eine weitere SiOp-Schicht 7 abgeschieden. Diese Schicht bedeckt das bereits aus den Schichten 2 und 4 bestehende, den pn-Übcrgang-5 ..schlitzende Oxid als auch das Oxid am Ort des Fensters 3. In die verstärkte Oxidschicht v/ird nun erneut ein der Herstellung des Emitters dienendes Fenster fi unter Verwendung einer Fotolacktechnik eingeätzt. Die Breite dec Enitterfensters beträgt beispielsweise 3 /um.
P 109815/077 3 - 9 -
JAi; BAD
Die Anordnung wird erneut in erhitztem Zustand der Einwirkung eines Aktivators aus der Gasphase ausgesetzt, der den entgegengesetzten Leitungot'yp zu dem der Basiszone 3 erzeugt. Auch dieser Aktivator kann in Form eines Oxids, z. B. PpOf-, dargeboten werden. Der erreichte Zustand ist in Fig. 2 dargestellt. Es ist eine von dem verbleibenden Teil der Basiszone 6 umgebene Emitterzone 9 entstanden, deren pn-übergang 11 durch eine verhältnismäßig starke Oxidschicht 7 und durch die verbliebenen Teile der noch von der Basisdiffusion herrührenden Oxidschicht 4 geschlitzt ist. An Emitterfenster hat sich ggf. erneut eine dünne Oxidschicht 10 gebildet.
Zur Kontaktierung des Emitters wird nun die Scheibe ganzflächig geätzt, biß die erneut entstandene Oxidschicht 10 vom Enitterfenster 0 entfernt ist. Dann wird die Oberfläche der vorbleibenden Maskierungen eimschl ißlich der freigelegten Halbleiteroberfläche mit einer Fotolackschicht bedeckt, mit deren Hilfe man eine Ätzmaske erzeugt, welche die Freilegung dos für d:ie Kontaktierung der Basiszone erforderlichen Teils der Halbleiteroberfläche ermöglicht. Mit Hilfe der so hergestellten Ätzmaske erhält man dann die in Fig. 3 dargestellte Struktur. Nach Entfernung der aus entwickeltem Fotolack bestehenden Ätzmaske ist sowohl die Oberfläche am Ort des Emitters als auch einer Stelle am Ort der Basis von Oxid frei, so daß die Kontaktierung in bekannter V/eise, ζ. Β. mittels auf dem verbliebenen Oxid aufgebrachter leitender
109815/0773
pa 9/WiAm - 10 -
Bahnen und/oder durch Legieren, möglich iat. In ähnlicher Weise kann man auch die Fotolacktechnik dazu verwenden, um die für die Kontaktierung der Kollektorzone erforderliche Oberfläche deo Grundmaterials den Halbleiterkörpers 1 freizulegen. Das für die Kontaktierung deo Emitters erforderliche Fenster ist mit 0", das zur Kontaktierung der Basiszone erforderliche Fenster mit 3' und das zur Kontaktierung des Kollektors erforderliche Fenster mit 12 bezeichnet.
Das beschriebene Ausführungsbeispiel ist besonders vorteilhaft, es sind jedoch auch, wie der Fachmann sofort erkennen wird, Abwandlungen möglich. Insbesondere ist es nicht unbedingt erforderlich, daß der Emitter eindiffundiert wird, Er kann auch durch legieren hergestellt werden, ohne daß dabei die durch die Erfindung ersielten technischen Vorteile verlorengehen.
6 Patentansprüche,
3 Figuren.
- 11 -
f- ι κ O '·":
· ' ■ {.,■ t, i1
■k * 'i-

Claims (6)

ΡΛ 9/49^/β4-4 - 11 - Γ' α t ο η t a η s ρ γ ü e h e
1. Verfahren zun Herstellen cine:; I)j ffunionstransistors aus Silieiun, bei den sowohl -lie Basiszone als auch die Emitter- ::one unter Verwendung einer aus SiQp bestehenden !lackierung durch Eindiffusion von auf.· der Gar-phase dargebotenem Aktivatorratei'ial crr.eugt /./erden, dadurch gekennzeichnet, daü nach den üindiffundieren de μ die Bas iu:-: one dotierender·, in der Porni sc-ineG üxidü auc der Gaspiia^e dargebotenen Aktiva tors auf dc3: bereit:; bervtehenden Si0o-r.!a:;kierunfi und dem die Diflur-ioiiG^telle erneut bedeckender Oxid weiteres SiO
0 auü
einer Reaktioncgao abgeschieden, die Emitterzone unter Yovv/endung der verGtärktcii Cxid^ehieht alü we,i-kierun.^ durch Diffusion und/oder Iegio"u;ii? erzeugt wird und die^e Schritte einschließlich der Atschluiikontaktierung bei -.iner temperatur vorgcnonnen 'veräen, bei der eir "!erMic'res ilindringen von Dotierungontoff aus der Basiszone in das darücer befindliche Oxid ncch niclrt etattfindet.
2. Yerfaliren nach Anspruch 1, dadurch gekennzeichnet, daß die für die Diffusion den die Eaaic.:onc dotierenden Aktivators dienende IJaskierung aus thernincli erzeugter: Oxid besteht.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die unittorzone eine Breite von 1 bis 5 /um und eine
von otv/a 1 /\\m auf v/ei:· t.
109815/0773 ~! ^A0 ORJQINAI.
agtii l vAn. / § l Abs. 2 Nr. I Satz 3 des Änderurigsaae. v. 4. ä. 19671
4. Vorfahren nach einen der Ansprüche 1 - 3> dadurch gekennzeichnet, daß nach Erzeugung der='Emitterzone zur Freilegung der Kontaktntelle des Emitters zum Zwecke der Anschlußkontakt ierung der'scheibenförmige Halbleiterkörper genau so
• lange einer Ätzung unterworfen v/ird, bis die Halbleiteroberfläche am Emitter freiliegt. ■' ;
5. Verfahren nach einem der Ansprüche 1 - 4» dadurch gekennzeichnet, daß mindestens zur Erzeugung der Anschlußkontakte für den Kollektor unddie"Basiszone, gegebenenfalls auch für die Emitterzone, eine-lokale Ätzbehandlung unter Verwendung einer insbesondere aus Fotolack bestehenden Ätzmaske vorgenommen v/ird.'
6. Verfahren nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß die Verstärkung der .SiCU-Maskierung unterhalb von S)OC G aus einem Reaktionsgas vor-genoinuen v/ird, das aus Silan oder durch Pyrolyse von Orthokieselsäureester v/ie
z. B. Tetraüthoxyoilan mit oxydierenden Bestandteilen, insbesondere Sauerstoff oder Wasserdampf, besteht.
109815/0773
BAD ORJGfNAL
DE19681764004 1968-03-20 1968-03-20 Verfahren zum Herstellen eines Hochfrequenztransistors aus Silicium Pending DE1764004A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE19681764004 DE1764004A1 (de) 1968-03-20 1968-03-20 Verfahren zum Herstellen eines Hochfrequenztransistors aus Silicium
NL6815800A NL6815800A (de) 1968-03-20 1968-11-06
FR1597211D FR1597211A (de) 1968-03-20 1968-12-27
US806201A US3634133A (en) 1968-03-20 1969-03-11 Method of producing a high-frequency silicon transistor
AT02662/69A AT286361B (de) 1968-03-20 1969-03-18 Verfahren zum herstellen eines diffusionstransistors aus silizium
CH404069A CH489909A (de) 1968-03-20 1969-03-18 Verfahren zum Herstellen eines Diffusionstransistors aus Silicium
GB14318/69A GB1195189A (en) 1968-03-20 1969-03-19 Improvements in or relating to High-Frequency Silicon Transistors.
SE03934/69A SE339053B (de) 1968-03-20 1969-03-20
JP44020903A JPS4840666B1 (de) 1968-03-20 1969-03-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19681764004 DE1764004A1 (de) 1968-03-20 1968-03-20 Verfahren zum Herstellen eines Hochfrequenztransistors aus Silicium

Publications (1)

Publication Number Publication Date
DE1764004A1 true DE1764004A1 (de) 1971-04-08

Family

ID=5697823

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681764004 Pending DE1764004A1 (de) 1968-03-20 1968-03-20 Verfahren zum Herstellen eines Hochfrequenztransistors aus Silicium

Country Status (9)

Country Link
US (1) US3634133A (de)
JP (1) JPS4840666B1 (de)
AT (1) AT286361B (de)
CH (1) CH489909A (de)
DE (1) DE1764004A1 (de)
FR (1) FR1597211A (de)
GB (1) GB1195189A (de)
NL (1) NL6815800A (de)
SE (1) SE339053B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2032838A1 (de) * 1970-07-02 1972-01-13 Licentia Gmbh Verfahren zum Herstellen einer Halb leiterzone durch Diffusion
US6669871B2 (en) * 2000-11-21 2003-12-30 Saint-Gobain Ceramics & Plastics, Inc. ESD dissipative ceramics

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1544257A1 (de) * 1965-01-13 1970-03-26 Siemens Ag Verfahren zum Herstellen von Halbleiteranordnungen
US3408238A (en) * 1965-06-02 1968-10-29 Texas Instruments Inc Use of both silicon oxide and phosphorus oxide to mask against diffusion of indium or gallium into germanium semiconductor device

Also Published As

Publication number Publication date
AT286361B (de) 1970-12-10
SE339053B (de) 1971-09-27
NL6815800A (de) 1969-09-23
US3634133A (en) 1972-01-11
FR1597211A (de) 1970-06-22
JPS4840666B1 (de) 1973-12-01
CH489909A (de) 1970-04-30
GB1195189A (en) 1970-06-17

Similar Documents

Publication Publication Date Title
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2615754C2 (de)
DE2752439A1 (de) Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2239686A1 (de) Verfahren zur herstellung von dielektrisch isolierten schichtbereichen aus einem siliciumhalbleitermaterial auf einer traegerschicht
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
DE2409910A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE112006000558T5 (de) Schmale Halbleitergrabenstruktur
DE2942236A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2157633B2 (de) Verfahren zum Herstellen von Zonen einer monolithisch integrierten Festkörperschaltung
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2930780C2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE1764004A1 (de) Verfahren zum Herstellen eines Hochfrequenztransistors aus Silicium
DE7100215U (de) Halbleiteranordnung mit relativ kleinen geometrischen abmessungen
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
EP0003733B1 (de) Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge
DE1464921B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1644025A1 (de) Halbleiter-Anordnung mit diffundierten Zonenuebergaengen
DE2106540A1 (de) Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE3545239C2 (de) Verfahren zur Herstellung eines Kontaktierungsbereichs auf einem strukturierten Halbleiterkörper
DE1564427B2 (de) Verfahren zum herstellen eines doppeldiffusions halbleiter elementes