TWI542020B - 電荷平衡場效電晶體 - Google Patents

電荷平衡場效電晶體 Download PDF

Info

Publication number
TWI542020B
TWI542020B TW102107823A TW102107823A TWI542020B TW I542020 B TWI542020 B TW I542020B TW 102107823 A TW102107823 A TW 102107823A TW 102107823 A TW102107823 A TW 102107823A TW I542020 B TWI542020 B TW I542020B
Authority
TW
Taiwan
Prior art keywords
gate
trenches
gate trenches
fet
disposed
Prior art date
Application number
TW102107823A
Other languages
English (en)
Other versions
TW201330286A (zh
Inventor
漢薩 耶馬茲
丹尼爾 卡拉福特
史蒂芬Ｐ 塞帕
納森 克拉特
亞索克 查拉
Original Assignee
快捷半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 快捷半導體公司 filed Critical 快捷半導體公司
Publication of TW201330286A publication Critical patent/TW201330286A/zh
Application granted granted Critical
Publication of TWI542020B publication Critical patent/TWI542020B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

電荷平衡場效電晶體
本申請案主張2005年6月10日提出申請之美國臨時專利申請案第60/689,229號之請求，其全部內容為所有目的已以參照方式併入本文。
本申請案關於2004年12月29日提出申請之美國專利申請案第11/026,276號，和2006年5月24日提出申請之美國專利申請案第11/441,386號，其等兩者之全部內容為所有目的已以參照方式併入本文。
本發明關於半導體功率裝置技術，且更明確關於電荷平衡場效電晶體和製造電荷平衡場效電晶體之方法。
用於高電流開關裝置結構之發展已從平面閘極垂直DMOS進步到包括具有遮蔽電極的閘極結構之溝槽閘極結構。較早發展專案集中於減少具體導通電阻，Rsp。後來，其他性能屬性，例如閘極電荷(打開或關閉裝置所需之電荷)也被加入到發展目的中。更近代，此等優點特徵發展成明確的唯一目的，視開關之具體應用而定。
因為其對MOSFET切換速度的影響，所以具體導通電阻和閘汲電荷之乘積，Rsp×QGD，稱作許多電子系統 內普遍存在之同步電壓轉換器內的頂部開關之優值(FOM)。以相似方式，其功率耗散依據傳導損失之低側MOSFET，基於依據總閘極電荷，Rsp×QGD，之FOM進行判斷。遮蔽閘極結構可顯著提高此等優值。另外，藉由增加遮蔽電極之深度，可改良電荷平衡，其對一既定漂移區濃度比平行面板崩潰容許地更高，因此減少Rsp。
執行用於低電壓MOSFET之此類一電荷平衡裝置結構，證明較困難，原因為製程和材料變型導致載體類型內之不平衡，其接著順次造成減少的崩潰電壓。假定電荷平衡在漂移區內造成一平電場，則其可顯示，摻雜濃度N和漂移區柱寬度W之乘積，必須小於半導體允許度和臨界電場之乘積被電荷q所除值：
因此，較低的BVDSS(汲源崩潰電壓)目標要求更大的摻雜濃度，使得漂移區柱寬度必須降低以維持電荷平衡。舉例而言，為最佳化電荷平衡，具有大約2×1016cm-3漂移區濃度之30V裝置要求凸台寬度小於約1.4μm。但是，既然2×1016cm-3在缺乏電荷平衡情況下可支撐30V，因此這個條件不會造成Rsp改良。如果濃度加倍以減少漂移區電阻，則所需凸台寬度減半到約0.7μm。考量到所有特徵必須被配合進晶胞結構內，例如為崩潰強度所要求之重體接面，這些精細尺寸是難於實現的。
在大多數電荷平衡架構內，漂移區為位於深度摻 雜n型基體上之n型區。在一些變型中，溝槽側壁用硼植入以提供相對極性電荷。對低電壓裝置而言，此等方法之各者可受困于製程變型，其等造成電荷不平衡和在包括Rsp、QGD、和BVDSS之性能特徵內之相對寬分配。製程變型來自包括磊晶層濃度、閘極相對p井深度之深度、凸台寬度、及遮蔽電極厚度之若干來源。
因此存在改良電荷平衡MOSFET晶胞結構及製造方法之需要。
依據本發明一實施例，一場效電晶體如下形成。提供一第一傳導類型之一半導體區，該半導體區具有在其上延伸之一第二傳導類型之一磊晶層。形成延伸穿過該磊晶層並終止於該半導體區內之一溝槽。以雙程斜角植入方式執行該第一傳導類型之摻質步驟，藉此沿該溝槽側壁形成該第一傳導類型之一區。以臨界電壓調整植入方式執行該第二傳導類型之摻質步驟，藉此將沿該溝槽上側壁延伸之該第一傳導類型區之一部分之一導體類型轉換成該第二傳導類型。形成側接該溝槽各側壁之該第一傳導類型之源極區。
依據本發明另一實施例，一MOSFET包括延伸進一半導體區內之一溝槽和位於該溝槽一下部內之一遮蔽電極。該遮蔽電極被一遮蔽介電質與該半導體區相絕緣。一閘極位於該溝槽一上部內但與其絕緣。該半導體區包括一第一傳導類型之一基體和位於該基體上之一第二傳導類型 之一第一矽區。該第一矽區具有延伸至該閘極之一頂面和一底面中間之一深度處之一第一部分。該第一矽區具有延伸至該閘極之一頂面和一底面中間之一深度處之一第二部分。該半導體區進一步包括位於該溝槽和該第一矽區第二部分之間之該第一傳導類型之一第二矽區。該第二矽區具有沿遠離該等溝槽側壁之一方向降低之一側向梯度化摻雜濃度。該半導體區也包括位於鄰近該溝槽的該第一矽區內之該第一傳導類型之一源極區。
依據本發明另一實施例，一FET如下形成。提供一第一傳導類型之一半導體區，該半導體區具有在其上延伸之一第二傳導類型之一磊晶層。執行一第一矽蝕刻，以形成延伸進並終止於該磊晶層內之一上溝槽部分。以沿該上溝槽部分之側壁並在鄰近該上溝槽部分之凸台區上延伸，但不沿該上溝槽部分之一底面延伸之方式，形成保護材料層。執行一第二矽蝕刻，以形成自該上溝槽部分之該底面延伸穿過該磊晶層並終止於該半導體區內之一下溝槽部分。該下溝槽部分比該上溝槽部分窄。以雙程斜角植入方式執行該第一傳導類型之摻質步驟，藉此沿該下溝槽部分之側壁形成一第一傳導類型之矽區。該保護材料阻斷該等植入摻質進入該上溝槽部分之該等側壁和鄰近該上溝槽部分之該凸台區。
依據本發明再一實施例，一MOSFET包括延伸進一半導體區之一溝槽。該溝槽具有一下部和一上部，該下部比該上部窄。該MOSFET進一步包括位於該溝槽一下部 內之一遮蔽電極，該遮蔽電極被一遮蔽介電質與該半導體區絕緣。一閘極位於該溝槽一上部內，該閘極位於該遮蔽電極上但與其絕緣。該半導體區包含一第一傳導類型之一基體和位於該基體上之一第二傳導類型之一第一矽區。該第一矽區具有延伸至該閘極之一頂面和一底面中間之一深度處之一第一部分。該第一矽區具有延伸至該遮蔽電極之一頂面和一底面中間之一深度處之一第二部分。該半導體區進一步包括位於該下溝槽部分和該第一矽區之該第二部分之間之該第一傳導類型之一第二矽區。該第二矽區具有沿遠離該下溝槽部分之該等側壁之一方向降低之一側向梯度化摻雜濃度。該第一傳導類型之一源極區位於該第一矽區內，該源極區鄰近該上溝槽部分。
依據本發明另一實施例，一MOSFET如下形成。提供一第一傳導類型之一基體，該基體具有在其上延伸之一第一傳導類型之一磊晶層。執行一第一矽蝕刻，以形成延伸進並終止於該磊晶層內之一上溝槽部分。以沿該上溝槽部分之側壁並在鄰近該上溝槽部分之凸台區上延伸，但不沿該上溝槽部分之一底面延伸之方式，形成保護材料層。執行一第二矽蝕刻，以形成自該上溝槽部分之該底面延伸穿過該磊晶層並終止於該基體內之一下溝槽部分，該下溝槽部分比該上溝槽部分窄。以雙程斜角植入方式執行該第一傳導類型之摻質步驟，藉此沿該下溝槽部分之側壁形成一第一傳導類型之矽區，該保護材料阻斷該等植入摻質進入該上溝槽部分之該等側壁和鄰近該上溝槽部分之該 凸台區。形成內襯於該下溝槽部分之側壁和底面之一遮蔽介電質。在該下溝槽部分內形成一遮蔽電極。沿該上溝槽部分之側壁形成一閘極介電層。在位於該遮蔽電極上但與其絕緣之該上溝槽部分內形成一閘極。
依據本發明另一實施例，一MOSFET包括延伸進一半導體區內之一溝槽。該溝槽具有一下部和一上部，該下部比該上部窄。該MOSFET進一步包括位於該溝槽一下部內之一遮蔽電極，該遮蔽電極被一遮蔽介電質與該半導體區絕緣。一閘極位於該溝槽一上部內，該閘極位於該遮蔽電極上但與其絕緣。該半導體區包括一第一傳導類型之一基體，位於該基體上之一第一傳導類型之一磊晶層，及位於該磊晶層內之一第二傳導類型之一主體區。該第一傳導類型之一源極區位於該主體區內，該源極區和該主體區與該基體之間之一介面界定一通道區。該第一傳導類型之一矽區沿該溝槽之該下部側壁延伸並進入該通道區之一下部內。該矽區具有沿遠離該溝槽之側壁之一方向降低之一側向梯度化摻雜濃度。
依據本發明另一實施例，一MOSFET如下形成。提供一第一傳導類型之一基體，該基體具有在其上延伸之一第一傳導類型之一磊晶層。形成延伸穿過該磊晶層並終止於該基體內之一閘極溝槽。形成內襯於該閘極溝槽之側壁和底面之一遮蔽介電質。在該閘極溝槽內形成一遮蔽電極。沿該閘極溝槽之上側壁形成一閘極介電層。在該閘極溝槽內形成一閘極，該閘極位於該遮蔽電極上但與其絕 緣。形成，延伸穿過該磊晶層並終止於該基體內之一深凹坑，該深凹坑與該閘極溝槽側向間隔。用該第二傳導類型之矽材料填充該深凹坑。
依據本發明另一實施例，一MOSFET包括一第一傳導類型之一基體和位於該基體上之該第一傳導類型之一磊晶層。一閘極溝槽延伸穿過該磊晶層並終止於該基體內。一遮蔽介電質內襯於該閘極溝槽之側壁和底面上。一閘極位於該閘極溝槽之一下部內。一閘極介電層沿該閘極溝槽之上側壁延伸。一閘極位於該閘極溝槽內，該閘極位於該遮蔽電極上但與其絕緣。一深凹坑延伸穿過該磊晶層並終止於該基底內，該深凹坑與該閘極溝槽側向間隔。該深凹坑用該第二傳導類型之矽材料填充。
依據本發明另一實施例，一MOSFET如下形成。提供一第一傳導類型之一基體。在該基體上形成該第一傳導類型之一磊晶層。形成延伸穿過該磊晶層並終止於該基體內之多個閘極溝槽。形成內襯於各閘極溝槽之側壁和底面之一遮蔽介電質。在各閘極溝槽內形成一遮蔽電極。沿各閘極溝槽之上側壁形成一閘極介電層。在各閘極溝槽內形成一閘極，該閘極位於該遮蔽電極上但與其絕緣。實施將該第二傳導類型之摻質之多個離子植體植入鄰近閘極溝槽之間之凸台區內，因此形成延伸穿過該磊晶層並終止於該基體內之多個第二傳導類型柱，各個第二傳導類型柱均被定位於每兩個閘極溝槽之間。
依據本發明另一實施例，一FET如下形成。在一 第一傳導類型之一半導體區內形成多個溝槽，該等多個溝槽包含多個閘極溝槽和多個非閘極溝槽。在鄰近溝槽之間之該半導體區內形成一第二傳導類型之一主體區。用介電材料填充該等閘極和非閘極溝槽之各者之一底部。在該介電材料上之各閘極溝槽內形成一閘極。在該介電材料上的各個非閘極溝槽內形成該第二傳導類型之一導體材料，使得該導體材料接觸沿各非閘極溝槽之側壁之該主體區。
依據本發明另一實施例，一FET如下形成。在一第一傳導類型之一半導體區內形成多個溝槽，該等多個溝槽包含多個閘極溝槽和多個非閘極溝槽。在各個閘極和非閘極溝槽之一底部內形成一遮蔽電極。在鄰近溝槽之間之該半導體區內形成一第二傳導類型之一主體區。在各個非閘極溝槽內之該遮蔽電極上形成一介電層。在該介電層上的各個非閘極溝槽內形成該第二傳導類型之一導體材料，使得該導體材料接觸沿該非閘極溝槽之側壁之主體區。
依據本發明另一實施例，一FET如下形成。在一第一傳導類型之一半導體區內形成多個溝槽，該等多個溝槽包含多個閘極溝槽和多個非閘極溝槽。在鄰近溝槽之間之該半導體區內形成一第二傳導性之一主體區。在各閘極溝槽之一底部內形成一遮蔽電極。在各個非閘極溝槽內形成一遮蔽電極，位於各個非閘極溝槽內之該遮蔽電極具有位於該主體區之一底面上之一頂面。在各個非閘極溝槽內形成該第二傳導類型之一導體材料，使得該導體材料接觸沿該非閘極溝槽側壁之主體區，該導體材料也接觸位於各 個非閘極溝槽內之該遮蔽電極。
依據本發明另一實施例，一FET如下形成。在一第一傳導類型之一半導體區內形成多個溝槽，該等多個溝槽包含多個閘極溝槽和多個非閘極溝槽。在各閘極和非閘極溝槽之一底部內形成一遮蔽電極。在鄰近溝槽之間之該半導體區內形成一第二傳導類型之一主體區。在各個非閘極溝槽內之該遮蔽電極上形成一介電層。以一雙程斜角植入方式執行該第二傳導類型之摻質步驟，使其等進入各個非閘極溝槽之暴露上側壁內，因此在各主體區內形成一重體區。
依據本發明另一實施例，一FET如下形成。在一第一傳導類型之一半導體區內形成多個溝槽，該等多個溝槽包含多個閘極溝槽和多個非閘極溝槽。在鄰近溝槽之間之該半導體區內形成一第二傳導類型之一主體區。用介電材料填充各個該等閘極和非閘極溝槽之一底部。在各個閘極溝槽內之該介電材料上形成一閘極。以一雙程斜角植入方式執行該第二傳導類型之摻質步驟，使其等進入各個非閘極溝槽之暴露上側壁內，因此在各主體區內形成一重體區。
隨後之詳述和所呈附圖提供對本發明的本質和優點一更好的理解。
42‧‧‧矽基體
44‧‧‧p型磊晶層
46,84-85,202,204‧‧‧溝槽
48‧‧‧n型區
50,83‧‧‧雙程斜角植入
53‧‧‧遮蔽介電質/閘極介電質
54,90‧‧‧遮蔽電極
56‧‧‧內多晶介電(IPD)層
58,222,324‧‧‧凹型閘極
62‧‧‧p型區
64‧‧‧n+源極區
66,95,138,234,332,415,430,520,620‧‧‧重體區
68,97,206‧‧‧介電層
70,230,236,334,432,518,622‧‧‧源極互連層
80,130‧‧‧高度摻雜n型基體
82‧‧‧p型磊晶層
86‧‧‧第一介電層
87‧‧‧介電隔層
88,300‧‧‧n型矽區
89‧‧‧遮蔽介電質
92‧‧‧內多晶介電(IPD)層
93,140,166,413,514,616‧‧‧源極區
94‧‧‧閘極
96,220,322,420‧‧‧閘極介電層
131,304,404‧‧‧閘極溝槽
132,162,402‧‧‧n型磊晶層
133,168‧‧‧凹坑
134‧‧‧p型矽材料
136,516,618‧‧‧主體區
164‧‧‧p型柱
172‧‧‧高能量植體
200,408‧‧‧矽區
208,308,414‧‧‧凸臺面
210,312,325‧‧‧介電材料
212‧‧‧厚底介電質
214,314,412‧‧‧遮罩區
224‧‧‧n型源極區
226,328,424‧‧‧p型主體區
252‧‧‧介電區
302‧‧‧非閘極溝槽
306,406‧‧‧遮蔽介電層
310‧‧‧遮蔽電極/介電材料
316‧‧‧電極間介電質(IED)
326,422‧‧‧高度摻雜n型源極區
330,426‧‧‧介電蓋
400‧‧‧n型基體
410‧‧‧多晶矽/遮蔽電極
418‧‧‧主體區/凹型閘極
第1A-1D圖之簡化剖面圖揭示依據本發明一實施例，利用一p型磊晶層形成一n通道電荷平衡MOSFET之 一例示性製程流程；第2A-2E圖之簡化剖面圖揭示依據本發明另一實施例，利用一p型磊晶層形成一n通道電荷平衡MOSFET之一例示性製程流程；第3A-3E圖之簡化剖面圖揭示依據本發明另一實施例，利用一n型磊晶層形成一n通道電荷平衡MOSFET之一例示性製程流程；第4圖之簡化例示性剖面圖顯示，依據本發明一實施例之具有一填充矽溝槽之一電荷平衡遮蔽閘極MOSFET；第5A-5B圖之簡化剖面圖揭示依據本發明一實施例，利用多重離子植入步驟形成一電荷平衡MOSFET之一例示性製程流程；第6A-6G圖之簡化剖面圖揭示依據本發明一實施例，用於形成具有結合於閘極溝槽之間之自對準非閘極溝槽之一溝槽閘極FET，之一例示性製程流程；第7A-7H圖之簡化剖面圖揭示依據本發明一實施例，用於形成具有結合於閘極溝槽之間之自對準非閘極溝槽之一遮蔽閘極FET，之另一例示性製程流程；第8A-8H圖之簡化剖面圖揭示依據本發明另一實施例，用於形成具有結合於閘極溝槽之間之自對準非閘極溝槽之一遮蔽閘極FET，之另一例示性製程流程；第9圖是具有一非閘極溝槽之一遮蔽閘極FET之簡化剖面圖，其中該重主體區域形成於該主體區域內而不 是非閘極溝槽內部；以及第10圖是具有一非閘極溝槽之一溝槽蔽閘極FET之簡化剖面圖，其中該重主體區域形成於該主體區域內而不是非閘極溝槽內部。
依據本發明一實施例，特別適用於低電壓應用但不局限於此之一n通道遮蔽閘極MOSFET，形成於p型磊晶層內而不是傳統n型磊晶層內。這就提供了簡化製程的機會，例如刪減與形成p型主體區域相關之製程步驟。
第1A-1D圖之簡化剖面圖揭示依據本發明一實施例，形成一電荷平衡MOSFET之一例示性製程順序。在第1A圖中，一p型磊晶層44形成(例如，藉由矽的選擇性磊晶生長)於一矽基體42上。在一實施例中，初始晶圓材料包括基體42及其上的p型磊晶層44。實施傳統溝槽蝕刻以形成延伸穿過p型磊晶層44並終止於基體42之溝槽46。然後可執行一光學退火步驟，以修復損壞的矽並使溝槽的角緣圓化。
在第1B圖中，實施一雙程斜角植入50，以利用習知技術沿溝槽側壁和底部形成一n型區48。儘管沒有顯示，但是凸台區被阻擋接納植入摻質。可利用光學擴散和驅動步驟以驅動植入離子進一步深入矽體內。在第1C圖中，利用傳統技術將一遮蔽介電質53和遮蔽電極54形成於溝槽46下部。然後將一內多晶介電(IPD)層56形成於遮蔽電極54上。利用習知方法，在將內襯於上部溝槽側壁之一閘極介電質53形成之後，緊接著將一凹型閘極58形成於IPD層 56上。
在第1D圖中，利用習知技術實施一p型摻質的臨界電壓(Vt)調整植入，以形成p型區62。選擇Vt植體之摻雜濃度，以使該植體反摻雜n型區48沿溝槽區延伸之部分，且電晶體通道區內獲得所需摻雜濃度。然後執行一傳統源極植入以形成n+源極區64。用於源極擴散之熱預算在Vt調整植入時也用於啟動。然後重體區66利用傳統技術形成。可從第1D圖看出，p型磊晶層44之大部分仍舊保持為p摻雜態。為完成該裝置，如硼磷矽玻璃(BPSG)之一介電層68被沉積和圖案化以覆蓋溝槽46和源極區64的一部分。然後在該結構上形成一源極互連層70(例如，包含金屬)，以電氣接觸源極區64和重體區66。
在和上述步驟相關之熱迴圈過程中，位於n型區48和基體42兩者內之n型摻質擴散開。結果，位於擴散的n型區48之摻雜濃度在溝槽附近最大，沿遠離溝槽壁方向逐漸降低。相似地，自基體42擴散進入磊晶層44之摻質導致，具有沿自基體42和磊晶層44之間之原始介面(如第1C圖和第1D圖內虛線所示)至頂面之方向，逐漸降低的摻雜濃度之一分級n型區，形成。這使得基體42和磊晶層44之間之邊界向上有效移動。
在第1D圖中，n型區48下延於電晶體通道區之部分和p型磊晶層44直接鄰近n型區48該等部分之部分一起，形成電荷平衡結構柱。可從第1A-1D圖所示之製程中看出，此等電荷平衡結構之p型和n型柱以一自對準方式有利 形成。電荷平衡結構和遮蔽閘極結構一起減少閘汲電荷Qgd和導通電阻，並增加崩潰電壓。這些改良可利用一簡單製程完成，其中用於形成井區(也稱作主體區)之製程步驟被刪減。在一實施例中，反轉各區的導體類型，從而獲得p型MOSFET。在另一實施例中，基體42包含多層具有不同摻雜濃度之同一傳導類型的矽。
在第1A-1D圖實施例之一變型中，一很少摻雜的p型磊晶層得以利用，隨後，實施一p型摻質的雙程斜角植入，以形成沿溝槽壁之p型區。接著，實施一n型摻質的雙程斜角植入，以形成沿溝槽壁之n型區。可合適擇定摻雜濃度、植入能量及其他植入參數，以確保p型區比n型區側向延伸更遠，使得p型和n型區形成該電荷平衡結構之兩個柱。因此，既然電荷平衡結構內之n型和p型柱是利用植入步驟摻雜的，因此起源於磊晶層內的摻雜變化之任何電荷不平衡可獲避免。
因此，藉認真最佳化p型主體和n型側壁植入和驅入條件，p主體之電荷平衡和閘極交疊與傳統技術相比得到很大增強。因此，較低導通態比電阻和低很多的閘汲電荷可獲實現。與傳統遮蔽閘極結構相比，例示性結構之模擬，顯示至少低了10-20%的RSP和一半的閘汲電荷。
在一選擇性方法中，蝕刻一淺溝槽，且氧化層然後氮化層形成以保護凸台和溝槽側壁不受隨後的深度溝槽蝕刻。因餘留於淺溝槽側壁上之氮化物，更深的溝槽側壁暴露以供斜角植入。這就將植入限制於磊晶區較低部分和 通道區外部，容許p型磊晶層為電荷平衡目的而作用為通道和深度接面。用於獲得此類一結構之一例示性製程流程揭示於第2A-2D圖中。
在第2A圖中，一p型磊晶層82形成於(例如，藉矽的選擇性磊晶生長)高度摻雜n型基體80上。然後一溝槽84在磊晶層82內被蝕刻至一中間深度。然後一第一介電層86(例如，包含氧化物)形成，內襯於溝槽84側壁和底部並延伸於鄰近溝槽84之矽凸台頂部上。如將會看到之，希望形成第一介電層86，使得第一介電層86延伸於矽凸臺上之部分比第一介電層86位於溝槽84內之部分厚。在凸台區上獲得較厚介電質之一途徑為，以於2006年5月24日提出申請之共同受讓的美國專利申請案第11/441,386號之第13A-13L圖所示之方式相似之一方式，形成如ONO之一複合層，該申請案全部內容已以參照方式併入本文。利用習知技術，然後一第二介電層(例如，包含氧化物)形成於第一介電層86上，然後被蝕刻以形成介電(例如，氮化物)隔層87。
在第2B圖中，以隔層87作為保護隔層，第一介電層86之暴露部分被蝕刻，直到磊晶層82沿溝槽底部暴露為止。倘若所形成之第一介電層86在凸臺上比沿溝槽底部具有更大厚度，則凸臺面在蝕刻之後仍保持被第一介電層(雖然較薄)所覆蓋。
在第2C圖中，實施另一種矽蝕刻，藉此使溝槽84的被暴露底面一直延伸穿過磊晶層82並進入基體80，以形成一更深溝槽85。因此，溝槽85具有比其上部較窄之一 下部。在第一介電層86和介電隔層87用於保護凸臺面和上部溝槽壁之情況下，實施一n型摻質的雙程斜角植入83，以沿溝槽85的暴露較下側壁形成n型矽區88。如圖示，n型層88和基體80融合。介電隔層87阻止植體進入通道區。
在第2E圖中，介電隔層87和第一介電層86可利用傳統技術加以移除。然後，利用傳統技術將一遮蔽介電質89和遮蔽電極90形成於溝槽85下部。利用習知方法將一內多晶介電(IPD)層92形成於遮蔽電極90上。然後利用傳統技術，將閘極介電質96和閘極94形成於IPD層92上。利用習知技術形成源極區93和重體區95。然後將如BPSG之一介電層97沉積於該結構頂部和並被圖案化以覆蓋閘極94和源極區93的一部分，然後形成一源極互連層70(未示)，以電氣接觸源極區93和重體區95。
可實施相似於第2A-2E圖所示之一製程，以在一n型磊晶層而不是p型磊晶層內形成一遮蔽閘極結構。雙程斜角植入n型摻質抑制本體擴散進入通道區底部，其有利減少通道電阻。該植體也有助於減緩在溝槽側壁所見之高電場。第3A-3E圖揭示用於形成此類一結構之一例示性製程流程。在第3A圖中，利用例如選擇性磊晶生長，在n型基體400上形成n型磊晶層402。導致形成第3E圖的遮蔽閘極結構之所有後續步驟相似於第2A-2E圖之對應步驟，除在第3E圖中，在形成源極區413和重體區415之前，實施一p型摻質主體植入以形成主體區418。如第3D和3E圖所示，由雙程斜角植入所形成之矽區408擴散進通道區內，因此減少通 道電阻。
依據本發明另一實施例，利用n型磊晶層和用磊晶式增長的p型矽填充之深凹坑，形成電荷平衡遮蔽閘極MOSFET。該實施例將利用第4圖所示之例示性剖面圖進行描述。在第4圖中，在每兩個鄰近閘極溝槽131之間，一深凹坑133延伸穿過主體區136和n型磊晶層132，並終止於高度摻雜n型基體130內。凹坑133用p型矽材料134填充。選擇n型磊晶層132之摻雜濃度和凹坑133內之矽材料134，以使此等兩個區之間達到電荷平衡。另外閘極溝槽結構也與前述實施例中所述之相似，因此在此不再贅述。
用於形成第4圖所示結構之一例示性方法如下。n型磊晶層132形成(例如，藉由選擇性磊晶生長)於高度摻雜n型基體130上。p型導體之主體區136藉由將摻質植入磊晶層132內而形成。主體區136延伸一足夠深度以能夠使通道區形成。實施一隨後的矽蝕刻，以形成延伸穿過主體區136並終止於基體130內之深凹坑133。然後執行一選擇性磊晶生長，以用p型矽材料134填充深凹坑133。閘極溝槽131及其內之各種材料、以及源極區140、重體區138及其他結構特徵，均依據習知技術形成。在一實施例中，閘極溝槽和閘極及遮蔽電極均在形成深凹坑之前而形成。藉由將凹坑133延至基體-磊晶層介面之下，該等柱底部之高電場被有利減輕。這就容許一較薄的n型磊晶層，進一步減少導通態電阻。
第5A-5B圖顯示形成第4圖深p型區134之一選 擇性方法。如第5A和5B圖所示之，藉由將多重p型摻質之高能量植體172植透淺凹坑168進入n型磊晶層162，形成p型柱164。如圖示，該凹坑深度比源極區166的略深。既然植體172進入凹坑168底面內，因此該凹坑深度設置為p型柱164深度的參照點。植體172之劑量和能量可被改變以獲得p型柱164內之所需摻雜輪廓。既然在該製程結束時存在很少擴散，因此所生成之p型柱164和n型磊晶層162之摻雜輪廓相對較平坦。這就造成改良的製程敏感性。
依據本發明其他實施例，用於電荷平衡MOSFET(特別用於低電壓應用，不過並不局限於此)之額外方法和結構利用閘極溝槽之間之非閘極遮蔽溝槽。接下來對此等實施例進行敍述。
電荷平衡溝槽閘極FET依據漂移區(典型為磊晶層)之凸台寬度和摻雜濃度，以在高反轉汲源偏壓下控制空乏，以獲得比傳統溝槽閘極FET更高之崩潰。凸台寬度受到光學微影技術之能力限制，以在鄰近閘極溝槽之間之凸台中心內界定一連續重體接觸區。但是，依據本發明一實施例，利用散置於閘極溝槽之間之額外非閘極遮蔽溝槽，能夠使同一崩潰電壓之漂移區電阻降低，有效減少裝置的導通狀態，並容許提高電荷平衡性能。
第6A-6G圖之簡化剖面圖揭示依據本發明一實施例，用於形成具有結合於閘極溝槽之間之自對準非閘極溝槽之一溝槽閘極FET，之一例示性製程流程。在第6A圖中，利用傳統技術，溝槽202和204被蝕刻進矽區200。在一 實施例中，矽區200包含一高度摻雜n型基體和位於該基體上之一n型磊晶層。
溝槽202將被稱作非閘極溝槽，而溝槽204將被稱作閘極溝槽。利用習知技術，形成延伸於凸臺面208上並內襯於溝槽202和204側壁和底面之一介電層206(例如，長成的氧化層)。在第6B圖中，利用傳統方法，沉積一填充溝槽並延伸於凸台區上之介電材料210(例如，沉積譬如SACVD之薄膜)。在第6C圖中，利用習知技術，實施一平坦化製程，以使餘留於溝槽內的介電材料210之頂面與凸台區208實質共平面。
在第6D圖中，利用傳統方法，一遮罩層(例如，光阻)被沉積和圖案化以形成覆蓋非閘極溝槽202之遮罩區214，然後閘極溝槽204內之介電層206和介電材料210被凹型化，因此形成沿閘極溝槽204底部之厚底介電質(TBD)212。在第6E圖中，利用傳統技術，移除遮罩區214，及形成內襯於閘極溝槽204側壁並延伸於凸臺面和非閘極溝槽202上之一閘極介電層220(例如，包含氧化物)。然後，一多晶矽層被沉積和凹型化至閘極溝槽204內，以在閘極溝槽204形成凹型閘極222。在該裝置主動區內實施傳統毯覆體和源極區植入，以順次在矽區200內形成p型主體區226，然後在主體區226內形成高度摻雜n型源極區224。
在第6F圖中，利用習知技術，一介電層(例如，包含BPSG)形成於該結構上，然後被圖案化和蝕刻，以形成僅延伸於閘極溝槽204上之介電蓋230。可利用該相同介 電質蝕刻，以在非閘極溝槽202內充分凹型化介電材料206和210，以部分暴露主體區226之側壁。因此，介電質252沿非閘極溝槽202底部保留。
在第6G圖中，非閘極溝槽202用導體材料(例如，高度摻雜p型多晶矽)填充，以形成重體區234。然後，一源極互連層236(例如，包含材料)形成於該結構上，以接觸源極區224和重體區234。在一實施例中，在形成重體區234時，該沉積的導體材料被凹型化至非閘極溝槽202內，以部分暴露源極區224之側壁。這就能夠使源極互連層236直接接觸源極區224側壁，因此減少源極區接觸電阻。
可從圖中看出，源極區224被自對準溝槽。在利用帶形晶胞組態之一實施例中，第6A-6G圖所示之製程順序導致也為自對準之連續重體區234之成型。所生成結構之這些和其他自對準特徵容許一非常緊密的晶胞節距。在形成各源極區和重體區時，典型所需之遮罩步驟也被消除，因此減少成本並最小化製程複雜性。
在一實施例中，一非閘極溝槽形成於每兩個閘極溝槽之間。在另一實施例中，利用非閘極溝槽比閘極溝槽之一較大比率(例如，兩個或更多個非閘極溝槽形成於每兩個閘極溝槽之間)，以減少閘汲電容。在又一實施例中，代替同時形成非閘極和閘極溝槽，非閘極溝槽與閘極溝槽在製程的不同階段形成。儘管這導致額外加工步驟，但是該實施例在最佳化製程和結構的各特徵時，提供更多的靈活性。
第7A-7H圖之簡化剖面圖揭示依據本發明一實施例，用於形成具有結合於閘極溝槽之間之自對準非閘極溝槽之一遮蔽閘極FET，之另一例示性製程流程。在第7A圖中，閘極溝槽304和非閘極溝槽302被蝕刻進n型矽區300內。在一實施例中，矽區300包含一高度摻雜n型基體及該基體上之一n型磊晶層。在該實施例之一變型中，溝槽302和304終止於磊晶層內，而在另一變型中，溝槽302和304延伸穿過磊晶層並終止於基體內。
在第7A圖中，利用習知技術形成延伸於凸臺面308上並內襯於溝槽302和304的側壁和底面之一遮蔽介電層306(例如，包含氧化物)。利用傳統技術，將一多晶矽層沉積且然後深度凹型化至溝槽302和304，因此在溝槽302和304內形成遮蔽電極310。在第7B圖中，利用傳統方法，沉積填充溝槽並延伸於凸台區上之一介電材料312(例如，利用SACVD沉積薄膜)。在第7C圖中，利用習知技術，實施一平坦化製程，使得餘留於溝槽內的介電材料312之頂面與凸臺面308實質共平面。
在第7D圖中，利用傳統方法，將一遮罩層(例如，光阻)沉積和圖案化以形成覆蓋非閘極溝槽302之遮罩區314，然後將溝槽304內之介電層306和介電材料312凹型化至一預定深度，因此在遮蔽電極310上形成電極間介電質316(IED)。在第7E圖中，利用傳統技術，移除遮罩區314，及形成內襯於閘極溝槽304側壁並延伸於凸臺面和非閘極溝槽302上之一閘極介電層322(例如，包含氧化物)。然後， 一多晶矽層被沉積和凹型化至閘極溝槽304內，以在閘極溝槽304形成凹型閘極324。在第7F圖中，在該裝置主動區內順次實施傳統毯覆體和源極區植入，以在矽區300內形成p型主體區328，然後在主體區328內形成高度摻雜n型源極區326。
在第7G圖中，利用習知技術，一介電層(例如，包含BPSG)形成於該結構上，然後被圖案化和蝕刻，以形成僅延伸於閘極溝槽304上之介電蓋330。可利用該相同介電質蝕刻，以在非閘極溝槽202內充分凹型化介電材料306和310，以部分暴露主體區328之側壁。因此，介電質352保留於非閘極溝槽302之遮蔽電極310上。非閘極溝槽302用導體材料(例如，高度摻雜p型多晶矽)填充，以形成重體區332。然後，一源極互連層334(例如，包含材料)形成於該結構上，以接觸源極區326和重體區332。在一實施例中，在形成重體區332時，該沉積的導體材料被凹型化至非閘極溝槽302內，以部分暴露源極區326之側壁。這就能夠使源極互連層334直接接觸源極區326側壁，因此減少源極區接觸電阻。
與前述實施例中一樣，源極區326被自對準溝槽，而在利用帶形晶胞組態之實施例中，第7A-7H圖所示之製程順序導致也為自對準之連續重體區332之成型。所生成結構之這些和其他自對準特徵容許一非常緊密的晶胞節距。對於同一崩潰電源，非閘極溝槽內之遮蔽電極容許漂移區電阻降低。另外，在形成各源極區和重體區時，典型 所需之遮罩步驟也被消除，因此減少成本並最小化製程複雜性。
閘極和非閘極溝槽內之遮蔽電極可沿一第三維向被電氣連接至源極互連層，或可被容許浮動。在一實施例中，一非閘極溝槽形成於每兩個閘極溝槽之間。在另一實施例中，利用非閘極溝槽比閘極遮蔽溝槽之一較大比率(例如，兩個或更多個非閘極溝槽形成於每兩個閘極溝槽之間)，以減少閘汲電容。在又一實施例中，代替同時形成非閘極和閘極溝槽，非閘極溝槽與閘極溝槽在製程的不同階段形成。儘管這導致額外加工步驟，但是該實施例在最佳化製程和結構的各特徵時，提供更多的靈活性。
第8A-8H圖之簡化剖面圖揭示依據本發明另一實施例，用於形成具有結合於閘極溝槽之間之自對準非閘極溝槽之一遮蔽閘極FET，之另一例示性製程流程。在第8A圖中，閘極溝槽404和非閘極溝槽402被蝕刻進n型矽區400內。在一實施例中，矽區400包含一高度摻雜n型基體及該基體上之一n型磊晶層。在該實施例之一變型中，溝槽402和404終止於磊晶層內，而在另一變型中，溝槽402和404延伸穿過磊晶層並終止於基體內。
在第8A圖中，利用習知技術形成延伸於凸臺面414上並內襯於溝槽402和404的側壁和底面之一遮蔽介電層406(例如，包含氧化物)。一多晶矽層被沉積和回蝕至略微低於遮蔽介電層406頂面，如圖示。在第8B圖中，利用傳統方法，一遮罩層(例如，光阻)被沉積和圖案化以形成覆蓋 非閘極溝槽402之遮罩區412。在第8C圖中，閘極溝槽404內之多晶矽410然後被深度凹型化至溝槽內，因此在閘極溝槽404內形成遮蔽電極410。移除遮罩區412，然後如圖示回蝕遮蔽介電層406。
在第8D圖中，利用傳統方法，使內襯於閘極溝槽404上部側壁並延伸於遮蔽電極410上之一閘極介電層420(例如，包含氧化物)、凸臺面和非閘極溝槽402長成。然後將一多晶矽層沉積和凹型化至閘極溝槽404內，以在閘極溝槽404內形成凹型閘極418。在第8E圖中，在該裝置主動區內實施傳統毯覆體和源極區植入，以在矽區400內形成p型主體區424，然後在主體區424內形成高度摻雜n型源極區424。
在第8F圖中，利用習知技術，一介電層(例如，包含BPSG)形成於該結構上，然後被圖案化和蝕刻，以在閘極溝槽404上形成介電蓋426。可利用該相同介電質蝕刻，以在非閘極溝槽402內充分凹型化遮蔽介電層406，以部分暴露主體區424之側壁。在第8G圖中，沉積一導體材料(例如，高度摻雜p型多晶矽)以填充非閘極溝槽402，然後回蝕，因此在非閘極溝槽402內形成重體區430。在第8H圖中，一源極互連層432(例如，包含材料)形成於該結構上，以接觸源極區422和重體區430。
可從圖中看出，源極區422被自對準溝槽。在利用帶形晶胞組態之實施例中，第8A-8H圖所示之製程順序導致也為自對準之連續重體區430之成型。所生成結構之這 些和其他自對準特徵容許一非常緊密的晶胞節距。非閘極溝槽內之遮蔽電極也容許漂移區電阻在不降低崩潰電壓情況下被降低。另外，在形成各源極區和重體區時，典型所需之遮罩步驟也被消除，因此減少成本並最小化製程複雜性。
可從圖中看出，閘極溝槽402之遮罩電極408經重體區430電氣連接至源極互連層432。在一實施例中，一非閘極溝槽形成於每兩個閘極溝槽之間。在另一實施例中，利用非閘極溝槽比閘極溝槽之一較大比率(例如，兩個或更多個非閘極溝槽形成於每兩個閘極溝槽之間)，以減少閘汲電容。在又再一實施例中，代替同時形成非閘極和閘極溝槽，非閘極溝槽與閘極溝槽在製程的不同階段形成。儘管這導致額外加工步驟，但是該實施例在最佳化製程和結構的各特徵時，提供更多的靈活性。
第9圖是具有一非閘極溝槽之一遮蔽閘極FET之簡化剖面圖，其中該重主體區域形成於該主體區域內而不是非閘極溝槽內部。除重體區520形成於主體區516內，源極互連層518延伸進並填充非閘極溝槽502之上部，第9圖之遮蔽閘極FET相似於第7H圖的。源極互連層電氣接觸沿凸臺面和源極區側壁之源極區514，並接觸沿其等側壁之主體區520，如圖示。第9圖之其餘結構特徵與第7圖所示那些相似，因此不再贅述。
用於形成第9圖內之FET結構之製程流程與第7A-7H圖所示之相似，除了下列條件。在第7G圖中，在將介 電材料306和310凹型化至非閘極溝槽302內，藉此主體區328之側壁被部分暴露之後，實施p型摻質之一雙程斜角植入非閘極溝槽302暴露側壁內，以在主體區內形成重體區520(第9圖)。在一實施例中，在實施雙程斜角植入時不利用遮罩，且擇定重體植入劑量低於源極區所用之，使得源極區位於非閘極溝槽附近之有效摻雜濃度不會受重體區植入以任何顯著方法影響。
在第7H圖中，當將源極互連層沉積於該結構上時，源極互連層填充該非閘極溝槽，因此電氣接觸重體區和沿其等側壁之源極區，如第9圖所示。第9圖之實施例具有與上述第7圖所示之實施例相同之特徵和優點。另外，上述第7A-7H圖實施例之選擇性變型和實施例也適用於第9圖FET結構。
第10圖是具有一非閘極溝槽之一溝槽蔽閘極FET之簡化剖面圖，其中該重主體區域形成於該主體區域內而不是非閘極溝槽內部。除重體區620形成於主體區618內，源極互連層622延伸進並填充非閘極溝槽602之上部，第10圖之遮蔽閘極FET相似於第6G圖的。源極互連層電氣接觸沿凸臺面和源極區側壁之源極區616，並接觸沿其等側壁之主體區620，如圖示。第10圖之其餘結構特徵與第6G圖所示那些相似，因此不再贅述。
用於形成第10圖內之FET結構之製程流程與第6A-6G圖所示之相似，除了下列條件。在第6F圖中，在將介電材料206和210凹型化至非閘極溝槽202內，藉此主體區 226之側壁被部分暴露之後，實施p型摻質之一雙程斜角植入非閘極溝槽202暴露側壁內，以在主體區內形成重體區620(第10圖)。在一實施例中，在實施雙程斜角植入時不利用遮罩，且擇定重體植入劑量低於源極區所用之，使得源極區位於非閘極溝槽附近之有效摻雜濃度不受重體區植入以任何顯著方法影響。
在第6G圖中，當將源極互連層沉積於該結構上時，源極互連層填充該非閘極溝槽，因此電氣接觸重體區和沿其等側壁之源極區，如第10圖所示。第10圖之實施例具有與上述第6G圖所示之實施例相同之特徵和優點。另外，上述第6A-6G圖實施例之選擇性變型和實施例也適用於第10圖FET結構。
本發明之各種結構和方法可結合多種電荷平衡和遮蔽閘極技術(例如，第2A-2B圖、第3A-3B圖、第4圖、第5B-5C圖、第6-8圖、第9圖、第10圖)之一種或更多種，以及揭示並全文已以參照方式併入本文之於2004年12月29日提出申請之共同受讓專利申請案第11/026,276號中，之其他裝置結構和製造製程，以獲得甚至更低的導通電阻、更高的阻斷能力和更高效率等優點和特徵。另外，各種遮蔽閘極結構(例如，第4-7圖所示的那些)之一種或更多種，及在上面所提之共同受讓的2006年5月24日提出申請之美國專利申請案第11/441,386號中所揭示之用於形成各種遮蔽閘極結構之方法，可被有利結合本文所揭示之電荷平衡技術(例如，第3A-3E圖、第4圖、第5A-5B圖、第7A -7H圖、第8A-8H圖、第9-10圖所示之那些)之一種或更多種，以獲得具有最佳化性能和結構特徵之電荷平衡遮蔽閘極裝置。
本文所述之該等不同實施例之剖面圖可能未按比例繪出，同樣也無意將可能變型限制於該等對應結構之佈局設計。
雖然前文顯示和揭示多個具體實施例，但是本發明之實施例並不局限於此。舉例而言，儘管上述各種實施例實施於傳統矽中，但是該等實施例和其等顯見變型也可實施於碳化矽、砷化鎵、氮化鎵、或其他半導體材料中。舉另一示例，儘管上述實施例是被描述於n通道電晶體場境中，但是p通道對應電晶體也可藉簡單反轉各區之導體類型而形成。另外，本文所述之各種電晶體可在開放或封閉晶胞組態內形成，包括六邊形、橢圓形或方形晶胞。進言之，本發明之實施例並不局限於MOSFET。舉例而言，為形成上述MOSFET之IGBT對應件所必需之修正，對研讀過該揭示內容之熟於此技術領域者將變得顯見。另外，儘管本文所述實施例之其中一些可特別用於低電壓應用中，但是本文所述之製程流程和結構可被研讀過該揭示內容之熟於此技術領域者修正，以形成較適於高電壓應用並具有本發明許多相同優點和特徵之電晶體。再者，本發明之一個或更多個實施例之特徵可結合本發明其他實施例之一個或更多個特徵，而不脫離本發明範圍。
因此，本發明之範圍不應該是參照上述描述決 定，而是參照所呈申請專利範圍連同其等等效的全部範圍一起決定。
80‧‧‧高度摻雜n型基體
82‧‧‧p型磊晶層
83‧‧‧雙程斜角植入
84,85‧‧‧溝槽
86‧‧‧第一介電層
87‧‧‧介電隔層
88‧‧‧n型矽區

Claims (48)

  1. 一種場效電晶體(FET)，其包含：延伸進一第一傳導類型之一半導體區內之多個溝槽，該等多個溝槽包括多個閘極溝槽和多個非閘極溝槽；一第二傳導類型之多個主體區，各個主體區係設置在該等多個溝槽中之一對各別鄰近溝槽間之該半導體區內；一介電材料，其填充該等多個閘極溝槽和該等多個非閘極溝槽中之各者之一底部；多個閘極，各個閘極係設置在該等多個閘極溝槽中之一各別閘極溝槽內；以及該第二傳導類型之一導體材料，其設置在該等多個非閘極溝槽中之各者內，使得該導體材料接觸數個沿該非閘極溝槽之側壁且鄰接各個非閘極溝槽之對應主體區。
  2. 如申請專利範圍第1項之FET，其進一步包含：該第一傳導類型之多個源極區，各個源極區係設置在該等多個主體區之一各別主體區內，其中該等多個非閘極溝槽中之各者內所設置之該導體材料接觸數個沿該非閘極溝槽之側壁且鄰接各個非閘極溝槽之源極區；以及一源極互連層，其接觸該等多個源極區中之各 者、及該等多個非閘極溝槽中之各者內所設置的該導體材料。
  3. 如申請專利範圍第1項之FET，其中填充該等多個非閘極溝槽中之各者之一底部的該介電材料具有在各個非閘極溝槽中與該非閘極溝槽鄰接之該主體區的一底面上之一頂面。
  4. 如申請專利範圍第2項之FET，其中設置在該等多個主體區之一各別主體區內的各源極區延伸跨過一各別凸台區之一整個寬度，該各別凸台區係由沿著其邊側大小之一對各別鄰近溝槽所界圍。
  5. 如申請專利範圍第1項之FET，其中該半導體區包含一高度摻雜基體和一上覆磊晶層，且該等多個主體區係形成於該上覆磊晶層之一上部內。
  6. 如申請專利範圍第1項之FET，其中設置在該等多個非閘極溝槽中之各者內的該導體材料包含該第二傳導類型之多晶矽。
  7. 如申請專利範圍第1項之FET，其中該等多個非閘極溝槽之一者被配置於該等多個閘極溝槽中之各對鄰近閘極溝槽之間。
  8. 如申請專利範圍第1項之FET，其中該等多個非閘極溝槽之兩個或更多個非閘極溝槽係形成於該等多個閘極溝槽中之各對鄰近閘極溝槽之間。
  9. 一種場效電晶體(FET)，其包含：延伸進一第一傳導類型之一半導體區內之多個溝 槽，該等多個溝槽包括多個閘極溝槽和多個非閘極溝槽；一第二傳導類型之多個主體區，各個主體區係設置在該等多個溝槽中之一對各別鄰近溝槽間之該半導體區內；多個遮蔽電極，各個遮蔽電極係設置在該等多個閘極溝槽和該等多個非閘極溝槽中之各者之一底部內；一介電層，其設置在各個非閘極溝槽內之該遮蔽電極上；以及該第二傳導類型之一導體材料，其設置在該介電層上之該等多個非閘極溝槽中之各者內，使得該導體材料接觸數個沿該非閘極溝槽之側壁且鄰接各個非閘極溝槽之主體區。
  10. 如申請專利範圍第9項之FET，其進一步包含：該第一傳導類型之多個源極區，各個源極區係設置在該等多個溝槽中之一對各別鄰近溝槽間之該半導體區內所設置之該等多個主體區之各個主體區內，其中設置在該等多個非閘極溝槽中之各者內之該導體材料接觸數個沿該非閘極溝槽之側壁且鄰接各個非閘極溝槽之源極區；以及接觸該等源極區和該導體材料之一源極互連層。
  11. 如申請專利範圍第10項之FET，其中該等多個源極區中之各源極區延伸跨過一各別凸台區之一整個寬度，該 各別凸台區係由沿著其邊側大小之一對各別鄰近溝槽所界圍。
  12. 如申請專利範圍第10項之FET，其中該等多個遮蔽電極中之各者係設置在該等多個閘極溝槽和該等多個非閘極溝槽中之各者之一底部內，該等多個遮蔽電極被電氣連接至該源極互連層。
  13. 如申請專利範圍第9項之FET，其進一步包含：一遮蔽介電層，其內襯於該等多個閘極溝槽和該等多個非閘極溝槽中之各者的一下側壁和一底面；一電極間介電層，其延伸在該等多個閘極溝槽內所設置之數個遮蔽電極上；以及多個閘極，各個閘極係設置在該等多個閘極溝槽中之各者內之該電極間介電層上。
  14. 如申請專利範圍第9項之FET，其中該等多個非閘極溝槽之一者內所設置之該導體材料延伸至比數個鄰接該非閘極溝槽之本體區之一深度為淺之一深度。
  15. 如申請專利範圍第9項之FET，其中該半導體區包含一高度摻雜基體和一上覆磊晶層，且該等多個主體區係形成於該上覆磊晶層之一上部內，且其中該等多個閘極和非閘極溝槽終止於該高度摻雜基體內。
  16. 如申請專利範圍第9項之FET，其中該半導體區包含一高度摻雜基體和一上覆磊晶層，且該等多個主體區係形成於該上覆磊晶層之一上部內，且其中該等多個閘極和非閘極溝槽終止於該上覆磊晶層內。
  17. 如申請專利範圍第9項之FET，其中設置在該等多個非閘極溝槽中之各者內的該導體材料包含該第二傳導類型之一多晶矽層。
  18. 如申請專利範圍第9項之FET，其中該等多個非閘極溝槽之一者被配置於該等多個閘極溝槽中之各對鄰近閘極溝槽之間。
  19. 如申請專利範圍第9項之FET，其中該等多個非閘極溝槽之兩個或更多個非閘極溝槽係形成於該等多個閘極溝槽中之各對鄰近閘極溝槽之間。
  20. 一種場效電晶體(FET)，其包含：延伸進一第一傳導類型之一半導體區內之多個溝槽，該等多個溝槽包括多個閘極溝槽和多個非閘極溝槽；一第二傳導性之多個主體區，各個主體區係設置在該等多個溝槽中之一對各別鄰近溝槽間之該半導體區內；多個遮蔽電極，各個遮蔽電極係設置在該等多個閘極溝槽和該等多個非閘極溝槽中之各者之一底部內，位於各個非閘極溝槽內之該遮蔽電極具有在數個呈鄰接之主體區之一底面上之一頂面；以及該第二傳導類型之一導體材料，其設置在該等多個非閘極溝槽中之各者內，使得該導體材料接觸數個沿該非閘極溝槽之側壁且鄰接各個非閘極溝槽之主體區，該導體材料也接觸設置在各個非閘極溝槽內之該 遮蔽電極。
  21. 如申請專利範圍第20項之FET，其進一步包含：該第一傳導類型之多個源極區，各個源極區係設置在該等多個主體區之一各別主體區內，其中該等多個非閘極溝槽中之各者內所設置之該導體材料接觸數個沿該非閘極溝槽之側壁且鄰接各個非閘極溝槽之源極區；以及一源極互連層，其接觸該等多個源極區中之各者、及該等多個非閘極溝槽中之各者內所設置的該導體材料。
  22. 如申請專利範圍第21項之FET，其中該等多個源極區中之各源極區延伸跨過一各別凸台區之一整個寬度，該各別凸台區係由沿著其邊側大小之一對各別鄰近溝槽所界圍。
  23. 如申請專利範圍第22項之FET，其中該等多個遮蔽電極中之各者係設置在該等多個閘極溝槽和該等多個非閘極溝槽中之各者之一底部內，該等多個遮蔽電極被電氣連接至該源極互連層。
  24. 如申請專利範圍第20項之FET，其進一步包含：內襯於該等多個閘極溝槽之各者的之一下側壁和一底面之一遮蔽介電層；內襯於各閘極溝槽之上側壁、並延伸於各閘極溝槽內之該遮蔽電極上之一閘極介電層；以及位於各閘極溝槽內之該閘極介電層上之一閘極。
  25. 如申請專利範圍第20項之FET，其中該等多個非閘極溝槽之一者內所設置之該導體材料延伸至比數個鄰接該非閘極溝槽之本體區之一深度為淺之一深度。
  26. 如申請專利範圍第20項之FET，其中該半導體區包含一高度摻雜基體和一上覆磊晶層，且該等多個主體區係形成於該上覆磊晶層之一上部內，且其中該等多個閘極和非閘極溝槽終止於該高度摻雜基體內。
  27. 如申請專利範圍第20項之FET，其中該半導體區包含一高度摻雜基體和一上覆磊晶層，且該等多個主體區係形成於該上覆磊晶層之一上部內，且其中該等多個閘極和非閘極溝槽終止於該上覆磊晶層內。
  28. 如申請專利範圍第20項之FET，其中設置在該等多個非閘極溝槽中之各者內的該導體材料包含該第二傳導類型之一多晶矽層。
  29. 如申請專利範圍第20項之FET，其中該等多個非閘極溝槽之一者被配置於該等多個閘極溝槽中之各對鄰近閘極溝槽之間。
  30. 如申請專利範圍第20項之FET，其中該等多個非閘極溝槽之兩個或更多個非閘極溝槽係形成於該等多個閘極溝槽中之各對鄰近閘極溝槽之間。
  31. 一種場效電晶體(FET)，其包含：延伸進一第一傳導類型之一半導體區內之多個溝槽，該等多個溝槽包括多個閘極溝槽和多個非閘極溝槽； 多個遮蔽電極，各個遮蔽電極係設置在該等多個閘極溝槽和該等多個非閘極溝槽中之各者之一底部內；一介電層，其設置在各個非閘極溝槽內之該遮蔽電極上；以及一第二傳導類型之多個主體區，各個主體區係設置在該等多個溝槽中之一對各別鄰近溝槽間之該半導體區內，且各個主體區包括一重體區，各重體區與一各別之非閘極溝槽之一側壁相鄰且接觸一設置在該各別之非閘極溝槽內的導體材料。
  32. 如申請專利範圍第31項之FET，其進一步包含：該第一傳導類型之多個源極區，各個源極區係設置在該等多個主體區之一各別主體區內；以及包括該導體材料之一源極互連層，該源極互連層接觸該等多個源極區中之各者之一上表面，該源極互連層填充該等多個非閘極溝槽中之各者之一上部，並接觸一各別源極區及沿著各個非閘極溝槽之一上側壁之重體區。
  33. 如申請專利範圍第32項之FET，其中該等多個源極區中之各源極區延伸跨過一各別凸台區之一整個寬度，該各別凸台區係由沿著其邊側大小之一對各別鄰近溝槽所界圍。
  34. 如申請專利範圍第32項之FET，其中該等多個遮蔽電極中之各者係設置在該等多個閘極溝槽和該等多個非閘 極溝槽中之各者之一底部內，該等多個遮蔽電極被電氣連接至該源極互連層。
  35. 如申請專利範圍第32項之FET，其中該源極互連層延伸進各個非閘極溝槽內之一比數個各別鄰接本體區之一深度為淺之深度。
  36. 如申請專利範圍第31項之FET，其進一步包含：一遮蔽介電層，其內襯於該等多個閘極溝槽和該等多個非閘極溝槽中之各者的一下側壁和一底面上；一電極間介電層，其延伸在該等多個閘極溝槽內所設置之數個遮蔽電極上；以及多個閘極，各個閘極係設置在該等多個閘極溝槽中之各者內之該電極間介電層上。
  37. 如申請專利範圍第31項之FET，其中該半導體區包含一高度摻雜基體和一上覆磊晶層，且該等多個主體區係形成於該上覆磊晶層之一上部內，其中且該等多個閘極和非閘極溝槽終止於該高度摻雜基體內。
  38. 如申請專利範圍第31項之FET，其中該半導體包含一高度摻雜基體和一上覆磊晶層，且該等多個主體區係形成於該上覆磊晶層之一上部內，且其中該等多個閘極和非閘極溝槽終止於該上覆磊晶層內。
  39. 如申請專利範圍第31項之FET，其中該等多個非閘極溝槽之一者被配置於該等多個閘極溝槽中之各對鄰近閘極溝槽之間。
  40. 如申請專利範圍第31項之FET，其中該等多個非閘極溝 槽之兩個或更多個非閘極溝槽係形成於該等多個閘極溝槽中之各對鄰近閘極溝槽之間。
  41. 一種場效電晶體(FET)，其包含：延伸進一第一傳導類型之一半導體區內之多個溝槽，該等多個溝槽包括多個閘極溝槽和多個非閘極溝槽；一第二傳導類型之多個主體區，各個主體區係設置在該等多個溝槽中之一對各別鄰近溝槽間之該半導體區內，且各個主體區包括一重體區，各重體區與一各別非閘極溝槽之一側壁相鄰且接觸一設置在該各別之非閘極溝槽內的導體材料；一介電材料，其填充該等多個閘極溝槽和該等多個非閘極溝槽中之各者之一底部；以及位於各閘極溝槽內的該介電材料上之一閘極。
  42. 如申請專利範圍第41項之FET，其進一步包含：該第一傳導類型之多個源極區，各個源極區係設置在該等多個主體區之一各別主體區內；以及包括該導體材料之一源極互連層，該源極互連層接觸該等多個源極區中之各者之一上表面，該源極互連層填充該等多個非閘極溝槽中之各者之一上部，並接觸一各別源極區及沿著各個非閘極溝槽之一上側壁之重體區。
  43. 如申請專利範圍第42項之FET，其中該等多個源極區中之各源極區延伸跨過一各別凸台區之一整個寬度，該 各別凸台區係由沿著其邊側大小之一對各別鄰近溝槽所界圍。
  44. 如申請專利範圍第42項之FET，其中該源極互連層延伸進各個非閘極溝槽內之一比該本體區之一深度為淺之深度。
  45. 如申請專利範圍第41項之FET，其中填充該等多個非閘極溝槽中之各者之一底部的該介電材料具有在各個非閘極溝槽中與該非閘極溝槽鄰接之該主體區之一底面上之一頂面。
  46. 如申請專利範圍第41項之FET，其中該半導體區包含一高度摻雜基體和一上覆磊晶層，且該等多個主體區係形成於該上覆磊晶層之一上部內。
  47. 如申請專利範圍第41項之FET，其中該等多個非閘極溝槽之一者被配置於該等多個閘極溝槽中之各對鄰近閘極溝槽之間。
  48. 如申請專利範圍第41項之FET，其中該等多個非閘極溝槽中之兩個或更多個非閘極溝槽係形成於該等多個閘極溝槽中之各對鄰近閘極溝槽之間。
TW102107823A 2005-06-10 2006-06-09 電荷平衡場效電晶體 TWI542020B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US68922905P 2005-06-10 2005-06-10

Publications (2)

Publication Number Publication Date
TW201330286A TW201330286A (zh) 2013-07-16
TWI542020B true TWI542020B (zh) 2016-07-11

Family

ID=37532833

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102107823A TWI542020B (zh) 2005-06-10 2006-06-09 電荷平衡場效電晶體
TW095120583A TWI416741B (zh) 2005-06-10 2006-06-09 電荷平衡場效應電晶體

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW095120583A TWI416741B (zh) 2005-06-10 2006-06-09 電荷平衡場效應電晶體

Country Status (8)

Country Link
US (8) US7393749B2 (zh)
JP (1) JP2008546216A (zh)
KR (2) KR101296922B1 (zh)
CN (2) CN101536163B (zh)
AT (1) AT504290A2 (zh)
DE (1) DE112006001516T5 (zh)
TW (2) TWI542020B (zh)
WO (1) WO2006135746A2 (zh)

Families Citing this family (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US7166890B2 (en) 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
KR100538101B1 (ko) * 2004-07-07 2005-12-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9202758B1 (en) * 2005-04-19 2015-12-01 Globalfoundries Inc. Method for manufacturing a contact for a semiconductor component and related structure
DE112006001516T5 (de) 2005-06-10 2008-04-17 Fairchild Semiconductor Corp. Feldeffekttransistor mit Ladungsgleichgewicht
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
DE102005041358B4 (de) * 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
KR100731141B1 (ko) * 2005-12-29 2007-06-22 동부일렉트로닉스 주식회사 반도체소자 및 그의 제조방법
JP5017865B2 (ja) * 2006-01-17 2012-09-05 富士電機株式会社 半導体装置
US7492003B2 (en) * 2006-01-24 2009-02-17 Siliconix Technology C. V. Superjunction power semiconductor device
US7659588B2 (en) * 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device
US8193580B2 (en) 2009-08-14 2012-06-05 Alpha And Omega Semiconductor, Inc. Shielded gate trench MOSFET device and fabrication
US8618601B2 (en) * 2009-08-14 2013-12-31 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET with increased source-metal contact
US8236651B2 (en) * 2009-08-14 2012-08-07 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET device and fabrication
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7612406B2 (en) * 2006-09-08 2009-11-03 Infineon Technologies Ag Transistor, memory cell array and method of manufacturing a transistor
US7544571B2 (en) * 2006-09-20 2009-06-09 Fairchild Semiconductor Corporation Trench gate FET with self-aligned features
JP2008103378A (ja) * 2006-10-17 2008-05-01 Nec Electronics Corp 半導体装置とその製造方法
KR100811275B1 (ko) * 2006-12-28 2008-03-07 주식회사 하이닉스반도체 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법
US7564096B2 (en) * 2007-02-09 2009-07-21 Fairchild Semiconductor Corporation Scalable power field effect transistor with improved heavy body structure and method of manufacture
US20080296673A1 (en) * 2007-05-29 2008-12-04 Alpha & Omega Semiconductor, Ltd Double gate manufactured with locos techniques
KR100849192B1 (ko) * 2007-08-13 2008-07-30 주식회사 하이닉스반도체 반도체 소자 제조 방법
US7633121B2 (en) * 2007-10-31 2009-12-15 Force-Mos Technology Corp. Trench MOSFET with implanted drift region
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
KR100902585B1 (ko) * 2007-12-28 2009-06-11 주식회사 동부하이텍 트렌치 게이트형 모스트랜지스터 및 그 제조방법
US7833862B2 (en) * 2008-03-03 2010-11-16 Infineon Technologies Austria Ag Semiconductor device and method for forming same
US8546876B2 (en) 2008-03-20 2013-10-01 Micron Technology, Inc. Systems and devices including multi-transistor cells and methods of using, making, and operating the same
US7969776B2 (en) 2008-04-03 2011-06-28 Micron Technology, Inc. Data cells with drivers and methods of making and operating the same
US8815744B2 (en) * 2008-04-24 2014-08-26 Fairchild Semiconductor Corporation Technique for controlling trench profile in semiconductor structures
US20100308400A1 (en) * 2008-06-20 2010-12-09 Maxpower Semiconductor Inc. Semiconductor Power Switches Having Trench Gates
US7936009B2 (en) * 2008-07-09 2011-05-03 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein
US8278702B2 (en) * 2008-09-16 2012-10-02 Fairchild Semiconductor Corporation High density trench field effect transistor
US7847350B2 (en) 2008-10-09 2010-12-07 Hvvi Semiconductors, Inc. Transistor structure having a trench drain
US8378416B2 (en) * 2008-12-01 2013-02-19 Maxpower Semiconductor, Inc. MOS-gated power devices, methods, and integrated circuits
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US7989293B2 (en) * 2009-02-24 2011-08-02 Maxpower Semiconductor, Inc. Trench device structure and fabrication
US8072027B2 (en) * 2009-06-08 2011-12-06 Fairchild Semiconductor Corporation 3D channel architecture for semiconductor devices
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
KR101643338B1 (ko) * 2009-06-15 2016-08-10 주식회사 동부하이텍 트렌치 게이트형 모스트랜지스터의 제조방법
US7952141B2 (en) * 2009-07-24 2011-05-31 Fairchild Semiconductor Corporation Shield contacts in a shielded gate MOSFET
WO2011019378A1 (en) * 2009-08-14 2011-02-17 Alpha And Omega Semiconductor Incorporated Shielded gate trench mosfet device and fabrication
US8252647B2 (en) * 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide
US20110049638A1 (en) 2009-09-01 2011-03-03 Stmicroelectronics S.R.L. Structure for high voltage device and corresponding integration process
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9419129B2 (en) * 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US20120220092A1 (en) * 2009-10-21 2012-08-30 Vishay-Siliconix Method of forming a hybrid split gate simiconductor
US8148311B2 (en) 2009-10-24 2012-04-03 Wai Mun Lee Composition and method for cleaning semiconductor substrates comprising an alkyl diphosphonic acid
US8148310B2 (en) * 2009-10-24 2012-04-03 Wai Mun Lee Composition and method for cleaning semiconductor substrates comprising an alkyl diphosphonic acid
US8129778B2 (en) * 2009-12-02 2012-03-06 Fairchild Semiconductor Corporation Semiconductor devices and methods for making the same
US8247296B2 (en) * 2009-12-09 2012-08-21 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure
CN102103997B (zh) * 2009-12-18 2012-10-03 上海华虹Nec电子有限公司 沟槽型功率mos器件的结构及其制备方法
CN102130169B (zh) * 2010-01-20 2013-10-23 上海华虹Nec电子有限公司 具有屏蔽栅的功率mos器件结构及其制备方法
US20110198689A1 (en) * 2010-02-17 2011-08-18 Suku Kim Semiconductor devices containing trench mosfets with superjunctions
JP5736394B2 (ja) 2010-03-02 2015-06-17 ヴィシェイ−シリコニックス 半導体装置の構造及びその製造方法
US8431457B2 (en) * 2010-03-11 2013-04-30 Alpha And Omega Semiconductor Incorporated Method for fabricating a shielded gate trench MOS with improved source pickup layout
JP5569162B2 (ja) * 2010-06-10 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
US20120018800A1 (en) * 2010-07-22 2012-01-26 Suku Kim Trench Superjunction MOSFET with Thin EPI Process
US11244896B2 (en) * 2019-01-27 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
CN102623339A (zh) * 2011-01-26 2012-08-01 上海华虹Nec电子有限公司 改善双层栅mos结构的中间氧化层厚度均匀性的方法
JP5729331B2 (ja) * 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
CN103688363B (zh) 2011-05-18 2017-08-04 威世硅尼克斯公司 半导体器件
US8680607B2 (en) * 2011-06-20 2014-03-25 Maxpower Semiconductor, Inc. Trench gated power device with multiple trench width and its fabrication process
US8829603B2 (en) 2011-08-18 2014-09-09 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET package
US8785279B2 (en) 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
US8680613B2 (en) 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
US9224852B2 (en) * 2011-08-25 2015-12-29 Alpha And Omega Semiconductor Incorporated Corner layout for high voltage semiconductor devices
TWI462295B (zh) * 2011-11-15 2014-11-21 Anpec Electronics Corp 溝渠型功率電晶體元件及其製作方法
KR101862345B1 (ko) 2012-02-27 2018-07-05 삼성전자주식회사 모오스 전계효과 트랜지스터를 포함하는 반도체 장치 및 그 제조 방법
US20130224919A1 (en) * 2012-02-28 2013-08-29 Yongping Ding Method for making gate-oxide with step-graded thickness in trenched dmos device for reduced gate-to-drain capacitance
CN102569411B (zh) * 2012-03-02 2014-12-03 成都芯源系统有限公司 半导体器件及其制作方法
US8969955B2 (en) * 2012-06-01 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFET and methods for forming the same
US8896060B2 (en) * 2012-06-01 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Trench power MOSFET
JP2013258327A (ja) * 2012-06-13 2013-12-26 Toshiba Corp 半導体装置及びその製造方法
KR101893615B1 (ko) * 2012-06-15 2018-08-31 매그나칩 반도체 유한회사 반도체 소자 및 그 소자의 제조 방법
TWI470790B (zh) * 2012-07-13 2015-01-21 Ubiq Semiconductor Corp 溝渠式閘極金氧半場效電晶體
KR101792276B1 (ko) 2012-08-23 2017-11-02 매그나칩 반도체 유한회사 반도체 소자 및 그 소자의 제조 방법
JP2014056913A (ja) 2012-09-12 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5811973B2 (ja) 2012-09-12 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN103681850B (zh) * 2012-09-13 2016-07-20 台湾积体电路制造股份有限公司 功率mosfet及其形成方法
JP2014060336A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
US9105546B2 (en) * 2012-09-19 2015-08-11 Semiconductor Components Industries, Llc Imaging systems with backside illuminated near infrared imaging pixels
WO2014102979A1 (ja) * 2012-12-27 2014-07-03 株式会社日立製作所 半導体装置およびその製造方法
US8900990B2 (en) * 2012-12-31 2014-12-02 Stmicroelectronics, Inc. System and method of combining damascenes and subtract metal etch for advanced back end of line interconnections
US20140273374A1 (en) * 2013-03-15 2014-09-18 Joseph Yedinak Vertical Doping and Capacitive Balancing for Power Semiconductor Devices
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
JP2014216572A (ja) * 2013-04-26 2014-11-17 株式会社東芝 半導体装置
FI124741B (fi) * 2013-07-05 2015-01-15 Ensto Oy Kaksoispistorasia
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9570553B2 (en) 2013-08-19 2017-02-14 Infineon Technologies Austria Ag Semiconductor chip with integrated series resistances
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
DE102013111966B4 (de) 2013-10-30 2017-11-02 Infineon Technologies Ag Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
JP2015133380A (ja) * 2014-01-10 2015-07-23 株式会社東芝 半導体装置
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
US9093522B1 (en) * 2014-02-04 2015-07-28 Maxpower Semiconductor, Inc. Vertical power MOSFET with planar channel and vertical field plate
US9184248B2 (en) 2014-02-04 2015-11-10 Maxpower Semiconductor Inc. Vertical power MOSFET having planar channel and its method of fabrication
US9761702B2 (en) 2014-02-04 2017-09-12 MaxPower Semiconductor Power MOSFET having planar channel, vertical current path, and top drain electrode
CN104867832B (zh) * 2014-02-21 2017-10-20 北大方正集团有限公司 垂直双扩散金属氧化物半导体场效应管的制造方法
US9269779B2 (en) 2014-07-21 2016-02-23 Semiconductor Components Industries, Llc Insulated gate semiconductor device having a shield electrode structure
US20170213908A1 (en) * 2014-07-25 2017-07-27 United Silicon Carbide, Inc. Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same
CN115483211A (zh) 2014-08-19 2022-12-16 维西埃-硅化物公司 电子电路
DE102014114184B4 (de) * 2014-09-30 2018-07-05 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
JP2016100466A (ja) * 2014-11-21 2016-05-30 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
CN104599972B (zh) * 2014-12-19 2018-08-14 成都士兰半导体制造有限公司 一种半导体器件及其形成方法
US9455136B2 (en) * 2015-01-23 2016-09-27 Infineon Technologies Austria Ag Controlling the reflow behaviour of BPSG films and devices made thereof
DE102015215024B4 (de) * 2015-08-06 2019-02-21 Infineon Technologies Ag Halbleiterbauelement mit breiter Bandlücke und Verfahren zum Betrieb eines Halbleiterbauelements
JP6584857B2 (ja) * 2015-08-11 2019-10-02 株式会社東芝 半導体装置
US10505028B2 (en) 2015-09-16 2019-12-10 Fuji Electric Co., Ltd. Semiconductor device including a shoulder portion and manufacturing method
CN105355560A (zh) * 2015-10-27 2016-02-24 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅mosfet的制造方法
JP6115678B1 (ja) * 2016-02-01 2017-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7150609B2 (ja) * 2016-04-07 2022-10-11 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 短チャネルのトレンチパワーｍｏｓｆｅｔ
JP6649183B2 (ja) * 2016-05-30 2020-02-19 株式会社東芝 半導体装置
US10024900B2 (en) * 2016-06-09 2018-07-17 United States Of America As Represented By The Administrator Of Nasa. Solid state ephemeral electric potential and electric field sensor
DE102016114229B3 (de) * 2016-08-01 2017-12-07 Infineon Technologies Austria Ag Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
CN106057868A (zh) * 2016-08-09 2016-10-26 电子科技大学 一种纵向超结增强型mis hemt器件
CN106057906B (zh) * 2016-08-22 2018-11-23 电子科技大学 一种具有p型埋层的积累型dmos
AR106244A1 (es) * 2016-09-30 2017-12-27 Esteban Benitez Carlos Dispositivo de ciber-protección personal portátil
JP6848317B2 (ja) * 2016-10-05 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
CN108269763B (zh) * 2016-12-30 2020-01-21 联华电子股份有限公司 半导体元件的制作方法
JP6840611B2 (ja) * 2017-04-21 2021-03-10 株式会社東芝 半導体装置及びその製造方法
DE102017108738B4 (de) * 2017-04-24 2022-01-27 Infineon Technologies Ag SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
TWI631705B (zh) * 2017-08-25 2018-08-01 帥群微電子股份有限公司 半導體元件與其製造方法
US10896885B2 (en) * 2017-09-13 2021-01-19 Polar Semiconductor, Llc High-voltage MOSFET structures
CN107871787B (zh) * 2017-10-11 2021-10-12 矽力杰半导体技术(杭州)有限公司 一种制造沟槽mosfet的方法
TW201926470A (zh) * 2017-12-06 2019-07-01 力祥半導體股份有限公司 溝槽式閘極金氧半場效電晶體
US10340372B1 (en) * 2017-12-20 2019-07-02 Semiconductor Components Industries, Llc Transistor device having a pillar structure
US10453856B1 (en) 2018-03-28 2019-10-22 Macronix International Co., Ltd. Low resistance vertical channel 3D memory
US10515810B2 (en) 2018-04-10 2019-12-24 Macronix International Co., Ltd. Self-aligned di-silicon silicide bit line and source line landing pads in 3D vertical channel memory
TWI653672B (zh) 2018-04-16 2019-03-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US10615263B2 (en) 2018-06-11 2020-04-07 Vanguard International Semiconductor Corporation Semiconductor devices and methods for forming the same
CN111192915A (zh) * 2018-11-15 2020-05-22 苏州东微半导体有限公司 半导体功率器件及其制造方法
JP2020167333A (ja) * 2019-03-29 2020-10-08 ローム株式会社 半導体装置
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
CN110400846A (zh) * 2019-08-19 2019-11-01 无锡橙芯微电子科技有限公司 具有阶梯深槽屏蔽栅mos结构和制作方法
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
US11342424B2 (en) * 2020-04-13 2022-05-24 Semiconductor Components Industries, Llc Electronic device including a transistor and a shield electrode
US20210384346A1 (en) * 2020-06-03 2021-12-09 Nami MOS CO., LTD. Shielded gate trench mosfet having super junction surrounding lower portion of trenched gates
CN111599685B (zh) * 2020-06-28 2023-08-11 上海华虹宏力半导体制造有限公司 一种功率半导体器件及其制作方法
CN112185816B (zh) * 2020-08-14 2022-04-08 江苏东海半导体股份有限公司 一种高能效屏蔽栅沟槽mosfet及其制造方法
US11527626B2 (en) * 2020-10-30 2022-12-13 Monolithic Power Systems, Inc. Field-plate trench FET and associated method for manufacturing
CN112510081B (zh) * 2020-11-30 2023-03-14 西安微电子技术研究所 一种星用抗辐射沟槽型mos管的加固结构和制备方法
DE102020215331A1 (de) 2020-12-04 2022-06-09 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikaler Leistungstransistor
CN112436052A (zh) * 2020-12-09 2021-03-02 南京紫竹微电子有限公司 具有超结晶体管机构的集成电路系统和其制造方法
CN113066867B (zh) * 2021-03-15 2022-09-09 无锡新洁能股份有限公司 高可靠的碳化硅mosfet器件及其工艺方法
KR102500888B1 (ko) 2021-05-31 2023-02-17 주식회사 키파운드리 분할 게이트 전력 모스펫 및 제조 방법
DE102021121138B3 (de) * 2021-08-13 2023-02-02 Infineon Technologies Ag Halbleitervorrichtungen und verfahren zum herstellen einer halbleitervorrichtung
CN114420564A (zh) * 2022-03-28 2022-04-29 深圳市美浦森半导体有限公司 一种分离栅沟槽mos器件及其制造方法
CN117316992A (zh) * 2023-11-29 2023-12-29 深圳基本半导体有限公司 一种双栅结构的碳化硅mosfet器件及其制备方法
CN117373914B (zh) * 2023-12-08 2024-05-24 芯联集成电路制造股份有限公司 晶体管器件及其制备方法、半导体集成电路及其制备方法

Family Cites Families (163)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326332A (en) 1980-07-28 1982-04-27 International Business Machines Corp. Method of making a high density V-MOS memory array
US4324038A (en) 1980-11-24 1982-04-13 Bell Telephone Laboratories, Incorporated Method of fabricating MOS field effect transistors
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
JPS58106870A (ja) 1981-12-18 1983-06-25 Nissan Motor Co Ltd パワ−ｍｏｓｆｅｔ
US4541001A (en) 1982-09-23 1985-09-10 Eaton Corporation Bidirectional power FET with substrate-referenced shield
FR2566179B1 (fr) 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
US4824793A (en) 1984-09-27 1989-04-25 Texas Instruments Incorporated Method of making DRAM cell with trench capacitor
US4682405A (en) 1985-07-22 1987-07-28 Siliconix Incorporated Methods for forming lateral and vertical DMOS transistors
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US5164325A (en) 1987-10-08 1992-11-17 Siliconix Incorporated Method of making a vertical current flow field effect transistor
US4893160A (en) * 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US4914058A (en) 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
EP0333426B1 (en) 1988-03-15 1996-07-10 Kabushiki Kaisha Toshiba Dynamic RAM
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
JPH0216763A (ja) 1988-07-05 1990-01-19 Toshiba Corp 半導体装置の製造方法
US4949854A (en) * 1988-12-09 1990-08-21 Harnischfeger Corporation Anti-sway crane reeving apparatus
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
US5242845A (en) 1990-06-13 1993-09-07 Kabushiki Kaisha Toshiba Method of production of vertical MOS transistor
KR950006483B1 (ko) * 1990-06-13 1995-06-15 가부시끼가이샤 도시바 종형 mos트랜지스터와 그 제조방법
JP2904635B2 (ja) 1992-03-30 1999-06-14 株式会社東芝 半導体装置およびその製造方法
US5233215A (en) 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5430324A (en) 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
US5558313A (en) 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
JP3400846B2 (ja) 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
JP3481287B2 (ja) 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
US5583368A (en) 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices
US7118988B2 (en) * 1994-08-15 2006-10-10 Buerger Jr Walter Richard Vertically wired integrated circuit and method of fabrication
JP3325736B2 (ja) 1995-02-09 2002-09-17 三菱電機株式会社 絶縁ゲート型半導体装置
JP3291957B2 (ja) 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
US5567634A (en) 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
JPH0945899A (ja) * 1995-07-27 1997-02-14 Sony Corp 縦型トランジスタを持つ半導体装置の製造方法
US5689128A (en) 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US5629543A (en) 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
DE19636302C2 (de) 1995-09-06 1998-08-20 Denso Corp Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
US5879971A (en) 1995-09-28 1999-03-09 Motorola Inc. Trench random access memory cell and method of formation
US5679966A (en) 1995-10-05 1997-10-21 North Carolina State University Depleted base transistor with high forward voltage blocking capability
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
US5814858A (en) 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US5894149A (en) 1996-04-11 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
US6236099B1 (en) 1996-04-22 2001-05-22 International Rectifier Corp. Trench MOS device and process for radhard device
US5767004A (en) 1996-04-22 1998-06-16 Chartered Semiconductor Manufacturing, Ltd. Method for forming a low impurity diffusion polysilicon layer
US5808340A (en) 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
US5998822A (en) * 1996-11-28 1999-12-07 Nippon Steel Semiconductor Corp. Semiconductor integrated circuit and a method of manufacturing the same
JPH10256550A (ja) 1997-01-09 1998-09-25 Toshiba Corp 半導体装置
KR100218260B1 (ko) 1997-01-14 1999-09-01 김덕중 트랜치 게이트형 모스트랜지스터의 제조방법
US6057558A (en) 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
KR100225409B1 (ko) 1997-03-27 1999-10-15 김덕중 트렌치 디-모오스 및 그의 제조 방법
US6096608A (en) 1997-06-30 2000-08-01 Siliconix Incorporated Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench
JP3502531B2 (ja) 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6051468A (en) 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance
US6337499B1 (en) * 1997-11-03 2002-01-08 Infineon Technologies Ag Semiconductor component
GB9723468D0 (en) 1997-11-07 1998-01-07 Zetex Plc Method of semiconductor device fabrication
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US6316807B1 (en) 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
US5945724A (en) 1998-04-09 1999-08-31 Micron Technology, Inc. Trench isolation region for semiconductor device
US6137152A (en) 1998-04-22 2000-10-24 Texas Instruments - Acer Incorporated Planarized deep-shallow trench isolation for CMOS/bipolar devices
US6262453B1 (en) 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
US6104054A (en) 1998-05-13 2000-08-15 Texas Instruments Incorporated Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6156606A (en) 1998-11-17 2000-12-05 Siemens Aktiengesellschaft Method of forming a trench capacitor using a rutile dielectric material
US6084264A (en) 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
GB9826041D0 (en) 1998-11-28 1999-01-20 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
US6351018B1 (en) 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
DE19913375B4 (de) 1999-03-24 2009-03-26 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur
US6316806B1 (en) 1999-03-31 2001-11-13 Fairfield Semiconductor Corporation Trench transistor with a self-aligned source
US6188105B1 (en) 1999-04-01 2001-02-13 Intersil Corporation High density MOS-gated power device and process for forming same
US6433385B1 (en) 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
US6198127B1 (en) 1999-05-19 2001-03-06 Intersil Corporation MOS-gated power device having extended trench and doping zone and process for forming same
US6291298B1 (en) 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
EP1190447B1 (de) 1999-06-25 2009-09-16 Infineon Technologies AG Trench-mos-transistor
US6274905B1 (en) 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
GB9917099D0 (en) 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
GB9922764D0 (en) 1999-09-28 1999-11-24 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
JP4091242B2 (ja) * 1999-10-18 2008-05-28 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US6285060B1 (en) 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
EP1258040A4 (en) 2000-02-10 2009-07-01 Int Rectifier Corp VERTICAL-CONDUCTING PROTUBERANCE CHIP WITH CONTACT PLOTS ON ONE SURFACE
US6376878B1 (en) * 2000-02-11 2002-04-23 Fairchild Semiconductor Corporation MOS-gated devices with alternating zones of conductivity
JP2001244461A (ja) 2000-02-28 2001-09-07 Toyota Central Res & Dev Lab Inc 縦型半導体装置
CN101800243B (zh) 2000-03-17 2012-11-07 通用半导体公司 双栅极结构沟槽型dmos晶体管制造方法
US6376315B1 (en) 2000-03-31 2002-04-23 General Semiconductor, Inc. Method of forming a trench DMOS having reduced threshold voltage
US6580123B2 (en) 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
KR100794811B1 (ko) 2000-05-13 2008-01-15 엔엑스피 비 브이 트렌치 게이트 반도체 장치 및 그 제조 방법
US6472678B1 (en) 2000-06-16 2002-10-29 General Semiconductor, Inc. Trench MOSFET with double-diffused body profile
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6555895B1 (en) 2000-07-17 2003-04-29 General Semiconductor, Inc. Devices and methods for addressing optical edge effects in connection with etched trenches
US6921939B2 (en) 2000-07-20 2005-07-26 Fairchild Semiconductor Corporation Power MOSFET and method for forming same using a self-aligned body implant
US6445035B1 (en) 2000-07-24 2002-09-03 Fairchild Semiconductor Corporation Power MOS device with buried gate and groove
US6696726B1 (en) 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
US6437386B1 (en) 2000-08-16 2002-08-20 Fairchild Semiconductor Corporation Method for creating thick oxide on the bottom surface of a trench structure in silicon
US6472708B1 (en) 2000-08-31 2002-10-29 General Semiconductor, Inc. Trench MOSFET with structure having low gate charge
GB0022149D0 (en) 2000-09-09 2000-10-25 Zetex Plc Implantation method
US6680232B2 (en) 2000-09-22 2004-01-20 Fairchild Semiconductor Corporation Trench etch with incremental oxygen flow
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US6365942B1 (en) 2000-12-06 2002-04-02 Fairchild Semiconductor Corporation MOS-gated power device with doped polysilicon body and process for forming same
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6803626B2 (en) * 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6870220B2 (en) * 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses
EP1271654B1 (en) * 2001-02-01 2017-09-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US6465325B2 (en) 2001-02-27 2002-10-15 Fairchild Semiconductor Corporation Process for depositing and planarizing BPSG for dense trench MOSFET application
TW543146B (en) * 2001-03-09 2003-07-21 Fairchild Semiconductor Ultra dense trench-gated power device with the reduced drain-source feedback capacitance and miller charge
JP4073176B2 (ja) 2001-04-02 2008-04-09 新電元工業株式会社 半導体装置およびその製造方法
DE10127885B4 (de) 2001-06-08 2009-09-24 Infineon Technologies Ag Trench-Leistungshalbleiterbauelement
JP4225711B2 (ja) * 2001-06-29 2009-02-18 株式会社東芝 半導体素子及びその製造方法
US6849898B2 (en) 2001-08-10 2005-02-01 Siliconix Incorporated Trench MIS device with active trench corners and thick bottom oxide
KR100400079B1 (ko) * 2001-10-10 2003-09-29 한국전자통신연구원 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법
JP3701227B2 (ja) 2001-10-30 2005-09-28 三菱電機株式会社 半導体装置及びその製造方法
US6573569B2 (en) 2001-11-06 2003-06-03 Fairchild Semiconductor Corporation Trench MOSFET with low gate charge
US6635535B2 (en) 2001-11-20 2003-10-21 Fairchild Semiconductor Corporation Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing
US6657254B2 (en) 2001-11-21 2003-12-02 General Semiconductor, Inc. Trench MOSFET device with improved on-resistance
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
US6777747B2 (en) 2002-01-18 2004-08-17 Fairchild Semiconductor Corporation Thick buffer region design to improve IGBT self-clamped inductive switching (SCIS) energy density and device manufacturability
DE10210138B4 (de) * 2002-03-07 2005-07-21 Infineon Technologies Ag Durch Feldeffekt steuerbares vertikales Halbleiterbauelement und Verfahren zu seiner Herstellung
JP2003273354A (ja) * 2002-03-18 2003-09-26 Fuji Electric Co Ltd 半導体装置およびその製造方法
TWI248136B (en) 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
DE10212149B4 (de) * 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
US7091573B2 (en) 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
DE10214151B4 (de) 2002-03-28 2007-04-05 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
TW573344B (en) 2002-05-24 2004-01-21 Nanya Technology Corp Separated gate flash memory and its manufacturing method
CN100437942C (zh) 2002-05-31 2008-11-26 Nxp股份有限公司 沟槽栅半导体器件及制造方法
US6841825B2 (en) 2002-06-05 2005-01-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
US6867099B2 (en) 2002-08-27 2005-03-15 Powerchip Semiconductor Corp. Spilt-gate flash memory structure and method of manufacture
CN100438411C (zh) 2002-11-14 2008-11-26 华为技术有限公司 Ip设备的网络流量统计方法
DE10258467B3 (de) * 2002-12-13 2004-09-30 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
JP4202149B2 (ja) 2003-01-28 2008-12-24 ローム株式会社 半導体装置およびその製造方法
TW583748B (en) 2003-03-28 2004-04-11 Mosel Vitelic Inc The termination structure of DMOS device
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4202194B2 (ja) 2003-06-06 2008-12-24 トヨタ自動車株式会社 電力用半導体装置およびその製造方法
DE10345347A1 (de) * 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
JP2005116649A (ja) * 2003-10-06 2005-04-28 Matsushita Electric Ind Co Ltd 縦型ゲート半導体装置およびその製造方法
DE10353387B4 (de) * 2003-11-14 2008-07-24 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
TWI348219B (en) * 2003-12-19 2011-09-01 Third Dimension 3D Sc Inc A method for manufacturing a superjunction device with wide mesas
JP4537702B2 (ja) 2003-12-26 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7416948B2 (en) 2003-12-30 2008-08-26 Fairchild Semiconductor Corporation Trench FET with improved body to gate alignment
JP4903055B2 (ja) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
US7045857B2 (en) 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
US7183610B2 (en) 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7285822B2 (en) 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
US7573096B2 (en) 2005-02-16 2009-08-11 Shindengen Electric Manufacturing Co, Ltd. Semiconductor device for reducing forward voltage by using OHMIC contact
US7504306B2 (en) 2005-04-06 2009-03-17 Fairchild Semiconductor Corporation Method of forming trench gate field effect transistor with recessed mesas
US7541643B2 (en) 2005-04-07 2009-06-02 Kabushiki Kaisha Toshiba Semiconductor device
US7382019B2 (en) 2005-04-26 2008-06-03 Fairchild Semiconductor Corporation Trench gate FETs with reduced gate to drain charge
US7553740B2 (en) * 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region
DE112006001318T5 (de) 2005-05-26 2008-04-17 Fairchild Semiconductor Corp. Trench-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
US20060273380A1 (en) 2005-06-06 2006-12-07 M-Mos Sdn.Bhd. Source contact and metal scheme for high density trench MOSFET
US7842347B2 (en) 2005-06-09 2010-11-30 Lexmark International, Inc. Inkjet printing of layers
DE112006001516T5 (de) 2005-06-10 2008-04-17 Fairchild Semiconductor Corp. Feldeffekttransistor mit Ladungsgleichgewicht
US7648877B2 (en) 2005-06-24 2010-01-19 Fairchild Semiconductor Corporation Structure and method for forming laterally extending dielectric layer in a trench-gate FET
EP1786036A1 (en) 2005-11-11 2007-05-16 STMicroelectronics S.r.l. Floating gate non-volatile memory cell and process for manufacturing
US7560787B2 (en) 2005-12-22 2009-07-14 Fairchild Semiconductor Corporation Trench field plate termination for power devices
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US7807536B2 (en) 2006-02-10 2010-10-05 Fairchild Semiconductor Corporation Low resistance gate for power MOSFET applications and method of manufacture
US7521773B2 (en) 2006-03-31 2009-04-21 Fairchild Semiconductor Corporation Power device with improved edge termination
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together

Also Published As

Publication number Publication date
US8742401B2 (en) 2014-06-03
US7393749B2 (en) 2008-07-01
KR20120123159A (ko) 2012-11-07
CN101536163A (zh) 2009-09-16
US8592895B2 (en) 2013-11-26
US7955920B2 (en) 2011-06-07
CN103094348A (zh) 2013-05-08
AT504290A2 (de) 2008-04-15
TW201330286A (zh) 2013-07-16
WO2006135746A3 (en) 2009-04-30
US7514322B2 (en) 2009-04-07
US20080258213A1 (en) 2008-10-23
US20140054691A1 (en) 2014-02-27
US8278705B2 (en) 2012-10-02
US20090191678A1 (en) 2009-07-30
KR101296984B1 (ko) 2013-08-14
DE112006001516T5 (de) 2008-04-17
KR20080032080A (ko) 2008-04-14
US7767524B2 (en) 2010-08-03
CN101536163B (zh) 2013-03-06
TW200705680A (en) 2007-02-01
TWI416741B (zh) 2013-11-21
US20060281249A1 (en) 2006-12-14
US20100258855A1 (en) 2010-10-14
US20100038708A1 (en) 2010-02-18
US20110303975A1 (en) 2011-12-15
CN103094348B (zh) 2016-08-10
US20130181282A1 (en) 2013-07-18
WO2006135746A2 (en) 2006-12-21
KR101296922B1 (ko) 2013-08-14
JP2008546216A (ja) 2008-12-18
US7625799B2 (en) 2009-12-01

Similar Documents

Publication Publication Date Title
TWI542020B (zh) 電荷平衡場效電晶體
US9842917B2 (en) Methods of operating power semiconductor devices and structures
TWI524521B (zh) 溝槽底部氧化物屏蔽以及三維p-本體接觸區的奈米金氧半導體場效電晶體 及其製造方法
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
US8304312B2 (en) Charged balanced devices with shielded gate trench
TWI466194B (zh) 集成晶胞的掩埋場環場效應電晶體植入空穴供應通路
US8860130B2 (en) Charged balanced devices with shielded gate trench
CN111969059A (zh) 一种屏蔽栅沟槽式金属氧化物半导体场效应管
US10790353B2 (en) Semiconductor device with superjunction and oxygen inserted Si-layers
US10186573B2 (en) Lateral power MOSFET with non-horizontal RESURF structure