KR100811275B1 - 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법 - Google Patents

벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법 Download PDF

Info

Publication number
KR100811275B1
KR100811275B1 KR1020060137221A KR20060137221A KR100811275B1 KR 100811275 B1 KR100811275 B1 KR 100811275B1 KR 1020060137221 A KR1020060137221 A KR 1020060137221A KR 20060137221 A KR20060137221 A KR 20060137221A KR 100811275 B1 KR100811275 B1 KR 100811275B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
tilt angle
semiconductor device
trench
axis
Prior art date
Application number
KR1020060137221A
Other languages
English (en)
Inventor
이민용
은용석
박동수
장준수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060137221A priority Critical patent/KR100811275B1/ko
Priority to US11/759,930 priority patent/US20080160699A1/en
Priority to TW096127190A priority patent/TWI402945B/zh
Priority to CN200710181155XA priority patent/CN101211788B/zh
Application granted granted Critical
Publication of KR100811275B1 publication Critical patent/KR100811275B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

문턱전압 조절을 위한 이온주입방법을 개선하여 소자 크기의 감소에 따른 TWR 불량 마진 극복하고 리프래쉬 특성을 개선할 수 있는 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법은, 반도체기판 상에, 벌브 타입의 리세스 채널용 트렌치가 형성될 영역을 노출시키는 마스크층을 형성하는 단계와, 반도체기판에 벌브 타입의 리세스 채널용 트렌치를 형성하는 단계와, 반도체기판의 노출된 영역에, 소정의 틸트각도를 주어 3차원 방사형으로 불순물이온을 주입하는 단계와, 마스크층을 제거하는 단계와, 트렌치를 포함하는 영역에 게이트스택을 형성하는 단계, 그리고 반도체기판에 소스/드레인을 형성하는 단계를 포함한다.
리세스 채널, 벌브 타입, TWR 특성, 문턱전압, 리프레쉬

Description

벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법{Method for fabricating semiconductor device having bulb-type recessed channel}
도 1은 종래의 벌브 타입의 리세스 채널을 갖는 반도체소자를 도시한 단면도이다.
도 2 내지 도 6은 본 발명의 실시예에 따른 벌크 타입의 리세스 채널을 구비하는 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 벌브(bulb) 타입의 리세스(recess) 채널의 3차원 트랜지스터를 구비하는 반도체소자의 제조방법에 관한 것이다.
최근 반도체소자의 집적도가 증가하고 디자인 룰(design rule)이 급격하게 감소함에 따라 트랜지스터의 안정적인 동작을 확보하는 데 어려움을 겪고 있다. 예컨대, 게이트의 폭이 감소되어 트랜지스터의 채널의 길이가 급격하게 짧아지고 있으며, 이에 따라 문턱전압(threshold voltage)의 감소, 누설 전류의 증가 및 리프레쉬(refresh) 특성의 저하를 유발하는 숏 채널 효과(Short Channel Effect)가 빈 번하게 발행하고 있다. 이러한 숏 채널 효과로 인해 트랜지스터의 소스와 드레인 사이의 펀치쓰루(punch-through)가 심각하게 발생하고 있으며, 이러한 펀치쓰루는 소자의 오동작의 주요 원인으로 인식되고 있다. 이를 극복하기 위해 문턱전압 조절을 위한 이온주입시 도우즈(dose)를 증가시키는 방법이 고려될 수 있으나, 이는 오히려 채널의 저항을 증가시켜 TWR(Write Recovery Time) 불량을 유발하게 되며, 소자의 리프래쉬 특성을 열화시키게 되는 악순환이 지속된다.
이러한 숏 채널 효과를 극복하고 소자의 안정적인 동작을 위해서 디자인 룰의 증가없이 채널의 길이를 보다 확보하는 방법들이 다양하게 연구되고 있다. 그 중에서도 특히 제한된 게이트 선폭에 비해 채널의 길이를 보다 확장시켜 주는 구조로서, 두 단계의 식각공정을 이용하여 벌브 타입(bulb type)의 리세스 채널을 갖는 트랜지스터를 형성함으로써 채널의 길이를 보다 연장시키려는 시도가 이루어지고 있다.
도 1은 종래의 벌브 타입의 리세스 채널을 갖는 반도체소자를 도시한 단면도이다.
도 1을 참조하면, 반도체기판(100)에 형성된 소자분리막(102)에 의해 활성영역 및 소자분리영역이 구분된다. 상기 반도체기판(100)의 활성영역에는, 바닥면이 구(bulb) 형태로 이루어진 리세스 채널용 트렌치(104)가 형성되어 있다. 상기 벌브 타입의 트렌치의 내벽에는 얇은 절연막으로 이루어진 게이트절연막(104)이 배치되고, 상기 벌브 타입의 트렌치를 포함하는 영역에는 게이트도전막(106), 금속막(108) 및 하드 마스크(110)으로 이루어진 게이트 스택(112)이 배치된다. 상기 게 이트 스택 양측의 반도체기판(100)에는 불순물 주입 및 활성화로 형성된 소스/드레인(116)이 배치된다.
이와 같은 구조의 벌브 타입의 리세스 채널을 구비하는 반도체소자는 채널이 상기 벌브 타입의 트렌치를 따라 형성되므로, 종래의 평면 채널을 갖는 반도체소자에 비해 유효 채널의 길이가 길어지게 된다. 따라서, 셀 문턱전압이 상승하고, 전계의 양을 감소시켜 누설전류를 감소시켜 리프레쉬 특성이 향상된다. 그러나, 소자 크기의 계속적인 감소에 따른 TWR 불량 마진 극복을 위한 리프래쉬 특성의 확보 및 개선은 고집적 메모리소자의 고성능 동작을 위해 지속적으로 해결해야할 과제로 남아 있다.
본 발명이 이루고자 하는 기술적 과제는, 문턱전압 조절을 위한 이온주입방법을 개선함으로써 소자 크기의 감소에 따른 TWR 불량 마진 극복하고 리프래쉬 특성을 개선할 수 있는 반도체소자의 제조방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법은, 반도체기판 상에, 벌브 타입의 리세스 채널용 트렌치가 형성될 영역을 노출시키는 마스크층을 형성하는 단계; 상기 반도체기판에 벌브 타입의 리세스 채널용 트렌치를 형성하는 단계; 상기 반도체기판의 노출된 영역에, 소정의 틸트각도를 주어 3차원 방사형으로 불순물이온을 주입하는 단계; 상기 마스크층을 제거하는 단계; 상기 트렌치를 포함하는 영역에 게이트스택을 형성하는 단계; 및 상기 반도체기판에 소스/드레인을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 마스크층은 폴리실리콘막, 산화막, 질화막 및 금속막으로 이루어진 그룹에서 선택된 어느 하나 또는 둘 이상의 적층막으로 500 ∼ 1,000Å의 두께로 형성할 수 있다.
상기 반도체기판에 불순물이온을 주입하는 단계는, X축 또는 Y축 방향으로 둘 이상의 방향으로 틸트 각도를 주어 실시할 수 있다.
이때, 전체 도우즈(dose)를 각 틸트(tilt) 각도별로 균일하게 나누어 진행할 수 있다. 예를 들어 이온주입 시 틸트 각도를 -7도, 0도 및 7도로 하고, 각 틸트 각도별로 1 × 1012 이온/㎠의 도우즈로 실시할 수 있다.
또는 틸트(tilt) 각도 이외의 조건을 동일하게 유지하고 틸트 각도를 변화시키면서 인-시츄(in-situ)로 실시할 수도 있다.
그리고, 상기 반도체기판에 불순물이온을 주입하는 단계에서 X축의 틸트 각도를 0도를 포함하지 않고 두 방향으로 실시하되, Y축의 각도는 고정시킬 수 있다. 또는, X축의 틸트 각도를 0도를 포함하여 세 방향 이상으로 실시하되, Y축의 각도는 고정시킬 수도 있다.
그리고, Y축의 틸트 각도를 0도를 포함하지 않고 두 방향으로 실시하되, X축의 각도는 고정시킬 수 있다. 또는, Y축의 틸트 각도를 0도를 포함하여 세 방향 이상으로 실시하되, X축의 각도는 고정시킬 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.
일반적으로, 모스(MOS) 트랜지스터에서는 원하는 문턱전압(Vt)을 확보하기 위하여 문턱전압 조절용 이온주입을 실시하고 있다. 예를 들어, NMOS 트랜지스터의 경우, P형의 불순물을 이용하여 문턱전압 조절용 이온주입을 실시한다. 이때, 종래에는 문턱전압 조절을 위한 이온주입시 반도체기판에 대해 수직한 방향으로 불순물을 주입하였기 때문에 채널길이의 증가가 크지 않았다. 그러나, 본 발명에서는 채널의 문턱전압 조절을 위한 이온주입시 종래의 2차원이 아니라, 벌브형의 트렌치를 따라 3차원의 방사형으로 이온주입을 실시한다. 리세스 게이트 프로파일을 갖는 3차원 트랜지스터의 소스와 드레인간 유효 채널길이를 증가시킬 수 있으며 이에 따라 문턱전압을 증가시킬 수 있다.
동일한 도우즈로 문턱전압을 상향시키는 것이 가능하다면 문턱전압 조절용 이온주입의 도우즈 증가로 인한 문제점인 RC 특성의 열화를 방지하여 TWR 불량을 개선할 수 있다. 또한, 동일한 문턱전압 크기를 구현할 경우에는 이온주입의 도우즈를 감소시킬 수가 있으므로 컨택저항을 개선할 수 있으며, 접합영역에서의 전계(electric field)를 감소시켜 리프래쉬 특성을 개선할 수 있다.
도 2 내지 도 6은 본 발명의 실시예에 따른 벌크 타입의 리세스 채널을 구비하는 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
도 2는 반도체기판(200)에 활성영역과 비활성영역을 정의하는 소자분리막(202)을 형성하는 단계를 나타낸다. 상세하게는, 반도체기판(200) 상에 비활성영역의 반도체기판을 노출시키는 패드산화막(도시되지 않음) 및 질화막(도시되지 않음)을 형성한다. 노출된 반도체기판(200)을 소정 깊이 식각하여 트렌치를 형성하고, 이 트렌치를 절연막을 사용하여 평탄하게 매립함으로써 소자분리막(202)을 형성한다. 그 후 패드산화막 및 질화막은 제거한다.
도 3을 참조하면, 반도체기판(200) 상에 버퍼산화막(204) 및 하드마스크막(206)을 순차적으로 형성한다. 이 하드마스크막(206) 상에, 리세스 게이트가 형성될 영역을 노출시키는 모양의 포토레지스트 패턴(208)을 형성한다. 상기 포토레지스트 패턴(208)을 식각마스크로 하여 상기 하드마스크막(206) 및 버퍼산화막(204)을 차례로 식각하여 리세스 게이트가 형성될 영역의 반도체기판이 노출되도록 한다.
상기 포토레지스트 패턴(208)은 반사방지막을 포함하여 형성할 수 있다. 상기 하드마스크막(206)은 폴리실리콘막, 산화막, 질화막 또는 금속막 중의 어느 하나로 형성하거나, 둘 이상의 적층막으로 형성할 수 있다. 하드마스크막(206)은 후속되는 벌브 타입의 트렌치를 형성하기 위한 반도체기판(200)에 대한 식각공정에서 식각마스크 역할을 하며, 또한 채널 형성을 위한 이온주입 공정에서 채널영역 이외의 반도체기판(200) 영역에 불순물이 주입되는 것을 방지하는 이온주입 마스크 역할을 하게 된다. 따라서, 상기 하드마스크막(206)은 500Å 이상의 두께, 바람직하게는 500 ∼ 1000Å 정도로 형성한다.
도 4를 참조하면, 포토레지스트 패턴을 제거한 후 하드마스크막(206)을 식각 마스크로 사용하여 반도체기판에 대한 1차 식각공정을 수행하여 반도체기판(200)에 소정 깊이의 제1 트렌치(210)를 형성한다. 제1 트렌치(210)는 벌브(bulb) 타입의 리세스 채널용 트렌치의 목(neck) 부분에 해당한다. 다음에, 상기 하드마스크막(206)을 식각마스크로 하여 상기 제1 트렌치의 바닥면에 대해 등방성식각을 실시하여 상기 제1 트렌치(210)의 하부에 구현의 제2 트렌치(212)를 형성한다. 이로써, 제1 트렌치(210)와 구형의 제2 트렌치(212)로 이루어진 벌크 타입의 리세스 채널용 트렌치(214)가 형성된다.
도 5를 참조하면, 상기 하드마스크막(206)을 이온주입 마스크로 사용하여 반도체기판(200)에 채널 문턱전압 조절을 위한 불순물 이온을 주입한다. 이때, 종래의 2차원적 이온주입이 아니라 이온주입 각도를 다양하게 변화시켜 3차원적으로 주입한다. 즉, 도시된 것과 같이 방사형으로 불순물 이온들이 주입되도록 한다. 그러면, 기존의 수직방향으로 주입하던 것과 달리 구형의 제2 트렌치(212)를 따라 이온주입층(216)이 형성된다. 따라서, 후속 단계에서 열처리 공정을 실시하면 주입되었던 불순물들이 확산하여 구형의 제2 트렌치(212)를 따라 채널이 형성되므로, 유효 채널의 길이를 증가시킬 수 있다. 즉, 도우즈를 변화시키지 않고도 문턱전압을 증가시킬 수 있으며, 동일한 문턱전압을 구현할 경우에는 감소된 도우즈로 구현할 수 있으므로 컨택저항 감소 및 전계의 감소로 리프래쉬 특성이 개선된다. 그리고, 상기 이온주입 공정은 하드마스크막(206)이 형성된 상태에서 이루어지기 때문에, 소스/드레인이 형성될 영역에는 하드마스크막(206)에 의해 이온주입이 이루어지지 않 고 마스킹된다. 따라서, 접합영역의 전계를 감소시키고 컨택저항이 감소되므로 RC 특성을 개선할 수 있는 효과도 있다.
상기 문턱전압 조절을 위한 이온주입은, 도시된 바와 같이 이온주입 방향을 여러 가지로 해서 3차원 방사형으로 이루어진다.
이때, 주입되는 불순물의 전체 도우즈를 각 이온주입 각도별로 나누어 진행할 수 있다. 예를 들면, 전체 도우즈를 3 × 1012 원자/㎠로 하고, 예를 들어 -7도, 0도 및 7도의 세 방향으로 주입할 경우 각 방향별로 전체 도우즈의 1/3씩인 1 × 1012 원자/㎠의 도우즈로 주입할 수 있다. 그리고, 상기 이온주입시 주입방향 이외의 조건, 예를 들면 주입 에너지, 도우즈 또는 불순물의 종류를 동일하게 하고 이온빔의 조건을 동일하게 유지하면서 인-시츄(in-situ)로 주입방향을 연속적으로 변화시키면서 주입할 수도 있다. 예를 들면, -7도 방향으로 이온주입을 수행한 뒤 동일한 주입조건 및 동일한 이온빔 상태를 유지하면서 0도 방향으로 주입하고, 다시 동일한 주입조건 및 동일한 이온빔 상태를 유지하면서 7도 방향으로 주입할 수 있다.
상기 문턱전압 조절을 위한 이온주입시 주입각도를 여러 가지로 조합하여 실시할 수 있다.
예를 들어, X축 방향의 틸트(tilt) 각도를 0도를 포함하지 않고 두 방향으로 실시하되, 벌브 타입의 리세스 채널을 위한 트렌치(214)의 식각높이에 따라 이온주입시 트렌치 바닥부에 쉐도우잉(shadowing)이 생기지 않고 이온주입이 될 수 있도 록 한다. 즉, 두 방향으로 주입하되 제1 방향은 -20도 ∼ -1도로 하고, 제2 방향은 +1도 ∼ 20도로 하여 각도와 횟수를 조합하여 주입할 수 있다. 또는, 0도를 포함하여 제1 방향은 -20도 ∼ -1도로, 제2 방향은 0도로, 그리고 제3 방향은 +1도 ∼ 20도로 각도와 횟수를 조합하여 주입할 수 있다. 이때, Y축 방향의 각도는 고정시킨다.
그리고, Y축 방향의 틸트각도를 0도를 포함하지 않고 두 방향으로 실시하되, 트렌치 바닥부에 쉐도우잉이 생기지 않고 이온주입이 될 수 있도록 한다. 즉, 두 방향으로 주입하되 제1 방향은 -20도 ∼ -1도로 하고, 제2 방향은 +1도 ∼ 20도로 하여 각도와 횟수를 조합하여 주입할 수 있다. 또는, 0도를 포함하여 제1 방향은 -20도 ∼ -1도로, 제2 방향은 0도로, 그리고 제3 방향은 +1도 ∼ 20도로 각도와 횟수를 조합하여 주입할 수 있다. 이때, X축 방향의 각도는 고정시킨다.
다른 방법으로는, X축 또는 Y축 방향의 이온주입 각도를 0도를 포함하여 세 방향 이상 네 방향, 다섯 방향 또는 그 이상의 방향으로 조합하여 주입할 수도 있다. 이때, 각각의 방향에서 나머지 Y축 또는 X축 방향의 각도는 고정시킨다.
상기 이온주입 각도를 조절하는 또 다른 방법은, 방사형으로 이온주입할 때 X축과 Y축을 함께 변화시키면서 주입각도와 횟수를 조합하여 실시할 수도 있다.
그리고, 상기한 3차원 방사형 이온주입공정은 채널 문턱전압 조절을 위한 이온주입뿐만 아니라, 필드 스탑(field stop) 이온주입 공정, 펀치쓰루를 방지하기 위한 이온주입 공정 등에도 적용될 수 있다.
도 6을 참조하면, 상기 하드마스크막 및 버퍼산화막을 제거한 다음 벌브 타 입의 리세스 채널용 트렌치(214)를 포함하는 영역에 게이트스택(220)을 형성하고, 불순물을 주입하여 소스/드레인(230)을 형성한다. 상기 게이트스택(220)은 상기 트렌치의 내벽을 따라 형성된 게이트절연막(222)과, 상기 게이트절연막 상에 순차 적층된 게이트도전막(224), 금속막(226) 및 하드마스크막(228)을 포함하여 형성할 수 있다.
지금까지 설명한 바와 같이, 본 발명에 의한 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법에 따르면, 채널 문턱전압 조절을 위한 불순물 이온주입을 종래의 2차원적 이온주입이 아니라 이온주입 각도를 다양하게 변화시켜 3차원 방사형으로 주입한다. 그러면, 구형의 트렌치를 따라 채널이 형성되어 유효 채널의 길이를 증가시킬 수 있다. 따라서, 도우즈를 변화시키지 않고도 문턱전압을 증가시킬 수 있으며, 동일한 문턱전압을 구현할 경우에는 감소된 도우즈로 구현할 수 있으므로 컨택저항 감소 및 전계의 감소로 리프래쉬 특성이 개선된다. 그리고, 하드마스크막이 형성된 상태에서 이온주입이 이루어지기 때문에, 소스/드레인이 형성될 영역에는 이온주입이 이루어지지 않는다. 따라서, 접합영역의 전계를 감소시키고 컨택저항이 감소되므로 RC 특성을 개선할 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (11)

  1. 반도체기판 상에, 벌브 타입의 리세스 채널용 트렌치가 형성될 영역을 노출시키는 마스크층을 형성하는 단계;
    상기 반도체기판에 벌브 타입의 리세스 채널용 트렌치를 형성하는 단계;
    상기 반도체기판의 노출된 영역에, 소정의 틸트각도를 주어 3차원 방사형으로 불순물이온을 주입하는 단계;
    상기 마스크층을 제거하는 단계;
    상기 트렌치를 포함하는 영역에 게이트스택을 형성하는 단계; 및
    상기 반도체기판에 소스/드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법.
  2. 제1항에 있어서, 상기 마스크층은,
    폴리실리콘막, 산화막, 질화막 및 금속막으로 이루어진 그룹에서 선택된 어느 하나 또는 둘 이상의 적층막으로 형성하는 것을 특징으로 하는 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법.
  3. 제1항에 있어서, 상기 마스크층은,
    500 ∼ 1,000Å의 두께로 형성하는 것을 특징으로 하는 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법.
  4. 제1항에 있어서, 상기 반도체기판에 불순물이온을 주입하는 단계는,
    X축 또는 Y축 방향으로 둘 이상의 방향으로 틸트 각도를 주어 실시하는 것을 특징으로 하는 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법.
  5. 제4항에 있어서, 상기 반도체기판에 불순물이온을 주입하는 단계에서,
    전체 도우즈(dose)를 각 틸트(tilt) 각도별로 균일하게 나누어 진행하는 것을 특징으로 하는 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법.
  6. 제4항에 있어서, 상기 반도체기판에 불순물이온을 주입하는 단계에서,
    틸트 각도를 -7도, 0도 및 7도로 하고, 각 틸트 각도별로 1 × 1012 이온/㎠의 도우즈로 실시하는 것을 특징으로 하는 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법.
  7. 제4항에 있어서, 상기 반도체기판에 불순물이온을 주입하는 단계에서,
    틸트(tilt) 각도 이외의 조건을 동일하게 유지하고 틸트 각도를 변화시키면서 인-시츄(in-situ)로 실시하는 것을 특징으로 하는 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법.
  8. 제4항에 있어서, 상기 반도체기판에 불순물이온을 주입하는 단계에서,
    X축의 틸트 각도를 0도를 포함하지 않고 두 방향으로 실시하되, Y축의 각도는 고정시키는 것을 특징으로 하는 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법.
  9. 제4항에 있어서, 상기 반도체기판에 불순물이온을 주입하는 단계에서,
    Y축의 틸트 각도를 0도를 포함하지 않고 두 방향으로 실시하되, X축의 각도는 고정시키는 것을 특징으로 하는 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법.
  10. 제4항에 있어서, 상기 반도체기판에 불순물이온을 주입하는 단계에서,
    X축의 틸트 각도를 0도를 포함하여 세 방향 이상으로 실시하되, Y축의 각도는 고정시키는 것을 특징으로 하는 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법.
  11. 제4항에 있어서, 상기 반도체기판에 불순물이온을 주입하는 단계에서,
    Y축의 틸트 각도를 0도를 포함하여 세 방향 이상으로 실시하되, X축의 각도는 고정시키는 것을 특징으로 하는 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법.
KR1020060137221A 2006-12-28 2006-12-28 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법 KR100811275B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060137221A KR100811275B1 (ko) 2006-12-28 2006-12-28 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법
US11/759,930 US20080160699A1 (en) 2006-12-28 2007-06-07 Method for Fabricating Semiconductor Device Having Bulb-Type Recessed Channel
TW096127190A TWI402945B (zh) 2006-12-28 2007-07-26 用於製造具有球形凹入通道之半導體元件的方法
CN200710181155XA CN101211788B (zh) 2006-12-28 2007-10-12 具有球形凹入沟道的半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137221A KR100811275B1 (ko) 2006-12-28 2006-12-28 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100811275B1 true KR100811275B1 (ko) 2008-03-07

Family

ID=39397983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137221A KR100811275B1 (ko) 2006-12-28 2006-12-28 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법

Country Status (4)

Country Link
US (1) US20080160699A1 (ko)
KR (1) KR100811275B1 (ko)
CN (1) CN101211788B (ko)
TW (1) TWI402945B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809332B1 (ko) * 2006-09-04 2008-03-05 삼성전자주식회사 반도체 집적 회로 장치 및 그 제조 방법
KR100818654B1 (ko) * 2006-12-01 2008-04-01 주식회사 하이닉스반도체 벌브형 리세스 게이트를 갖는 반도체 소자 및 그 제조 방법
DE102009031114B4 (de) * 2009-06-30 2011-07-07 Globalfoundries Dresden Module One LLC & CO. KG, 01109 Halbleiterelement, das in einem kristallinen Substratmaterial hergestellt ist und ein eingebettetes in-situ n-dotiertes Halbleitermaterial aufweist, und Verfahren zur Herstellung desselben
KR102015866B1 (ko) * 2012-06-29 2019-08-30 에스케이하이닉스 주식회사 리세스게이트를 구비한 트랜지스터 및 그 제조 방법
TWI685951B (zh) * 2018-10-08 2020-02-21 力晶積成電子製造股份有限公司 非揮發性記憶體結構及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050080253A (ko) * 2004-02-09 2005-08-12 삼성전자주식회사 리세스 트랜지스터의 게이트 및 그 형성 방법
KR20070071698A (ko) * 2005-12-30 2007-07-04 주식회사 하이닉스반도체 반도체 소자의 리세스 채널용 트렌치 형성방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637275A (ja) * 1992-07-13 1994-02-10 Toshiba Corp 半導体記憶装置及びその製造方法
US6087706A (en) * 1998-04-07 2000-07-11 Advanced Micro Devices, Inc. Compact transistor structure with adjacent trench isolation and source/drain regions implanted vertically into trench walls
JP4091242B2 (ja) * 1999-10-18 2008-05-28 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
US7011864B2 (en) * 2001-09-04 2006-03-14 Tokyo Electron Limited Film forming apparatus and film forming method
WO2003107409A1 (ja) * 2002-06-01 2003-12-24 積水化学工業株式会社 酸化膜形成方法及び酸化膜形成装置
TW586221B (en) * 2003-03-20 2004-05-01 Powerchip Semiconductor Corp Flash memory with selective gate within a substrate and method of fabricating the same
JP2006080177A (ja) * 2004-09-08 2006-03-23 Sanyo Electric Co Ltd 半導体装置およびその製造方法
KR100618861B1 (ko) * 2004-09-09 2006-08-31 삼성전자주식회사 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법
DE112006001516T5 (de) * 2005-06-10 2008-04-17 Fairchild Semiconductor Corp. Feldeffekttransistor mit Ladungsgleichgewicht

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050080253A (ko) * 2004-02-09 2005-08-12 삼성전자주식회사 리세스 트랜지스터의 게이트 및 그 형성 방법
KR20070071698A (ko) * 2005-12-30 2007-07-04 주식회사 하이닉스반도체 반도체 소자의 리세스 채널용 트렌치 형성방법

Also Published As

Publication number Publication date
TWI402945B (zh) 2013-07-21
US20080160699A1 (en) 2008-07-03
CN101211788B (zh) 2010-12-08
TW200828514A (en) 2008-07-01
CN101211788A (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
KR100577562B1 (ko) 핀 트랜지스터 형성방법 및 그에 따른 구조
TWI617031B (zh) Ｆｉｎｆｅｔ結構及其製造方法
KR100524993B1 (ko) 높은 집적도 및 낮은 소스저항을 갖는 이이피롬셀,이이피롬소자 및 그 제조방법
KR100811275B1 (ko) 벌브 타입의 리세스 채널을 갖는 반도체소자의 제조방법
US8614481B2 (en) Semiconductor device and method for fabricating the same
US20210343840A1 (en) Manufacturing method of trench mosfet
US10002869B2 (en) Semiconductor structure and fabrication method thereof
US7132340B2 (en) Application of post-pattern resist trim for reducing pocket-shadowing in SRAMs
CN107819031A (zh) 晶体管及其形成方法、半导体器件
US8013388B2 (en) Semiconductor device and method of manufacturing the same
CN107785425B (zh) 半导体器件及其形成方法
CN100565809C (zh) 用于制造具有改善刷新时间的半导体装置的方法
US7947559B2 (en) Method of fabricating semiconductor device
KR100598172B1 (ko) 리세스 게이트를 갖는 트랜지스터의 제조 방법
KR20070062867A (ko) 균일한 채널 도핑 프로파일을 갖는 핀-스텝형 트랜지스터의제조방법
KR100811259B1 (ko) 균일한 채널 도핑 프로파일을 갖는 핀-스텝형 트랜지스터의제조방법
CN109103191B (zh) 改善闪存单元擦除相关失效的工艺集成方法
KR100755068B1 (ko) 벌브 타입의 리세스 채널을 갖는 반도체 소자의 제조방법
KR20050122475A (ko) 리세스 게이트를 갖는 트랜지스터 및 그 제조 방법
KR100668740B1 (ko) 셀 트랜지스터 및 그의 제조 방법
KR20060006598A (ko) 셀 트랜지스터 및 그 제조 방법
KR20060022409A (ko) 트랜지스터 및 그 제조 방법
KR20070000710A (ko) 반도체 소자의 제조방법
KR20090026614A (ko) 반도체 소자의 제조방법
KR20090001135A (ko) 반도체 소자의 게이트 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120127

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee