JP2023130352A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2023130352A
JP2023130352A JP2023096339A JP2023096339A JP2023130352A JP 2023130352 A JP2023130352 A JP 2023130352A JP 2023096339 A JP2023096339 A JP 2023096339A JP 2023096339 A JP2023096339 A JP 2023096339A JP 2023130352 A JP2023130352 A JP 2023130352A
Authority
JP
Japan
Prior art keywords
layer
wiring
oxide semiconductor
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023096339A
Other languages
English (en)
Inventor
舜平 山崎
Shunpei Yamazaki
健吾 秋元
Kengo Akimoto
茂樹 小森
Shigeki Komori
秀貴 魚地
Hideki Uoji
智哉 二村
Tomoya Futamura
崇廣 笠原
Takahiro Kasahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023130352A publication Critical patent/JP2023130352A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133305Flexible substrates, e.g. plastics, organic film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13394Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247Amorphous materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Shift Register Type Memory (AREA)

Abstract

【課題】画素部と、画素部の外側に保護回路を備えた表示装置を提供する。【解決手段】表示装置において、保護回路は、第1乃至第4のトランジスタ(非線形素子)を有し、第1のトランジスタ740aのゲート及び第1のトランジスタの第2端子は第1の配線650と電気的に接続され、第2のトランジスタ740bのゲート及び第2端子は第1の配線と、第2のトランジスタの第1端子は第2の配線651と電気的に接続され、第3のトランジスタ740cのゲート及び第1端子は第2の配線と、第3のトランジスタの第2端子は第1の配線と電気的に接続され、第4のトランジスタ740dのゲート及び第1端子は第2の配線と、第4のトランジスタの第2端子は第1の配線と電気的に接続されている。【選択図】図28

Description

本発明は、酸化物半導体を用いる表示装置に関する。
液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは
、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコ
ンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対
応することができ、一方、多結晶シリコンを用いた薄膜トランジスタは電界効果移動度は
高いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必
ずしも適応しないといった特性を有している。
これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイ
スに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛(ZnO)
や、In-Ga-Zn-O系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示
装置のスイッチング素子などに用いる技術が特許文献1及び特許文献2で開示されている
特開2007-123861号公報 特開2007-96055号公報
酸化物半導体をチャネル形成領域とする薄膜トランジスタは、アモルファスシリコンを用
いた薄膜トランジスタよりも動作速度が速く、多結晶シリコンを用いた薄膜トランジスタ
よりも製造工程が簡単であるといった特性を有している。すなわち、酸化物半導体を用い
ることによって、300℃以下の低温であっても、電界効果移動度が高い薄膜トランジス
タを作製することが可能である。
動作特性に優れ低温で製造可能な酸化物半導体を用いた表示装置の特性を活かすには、適
切な構成を備えた保護回路等が必要となる。また、酸化物半導体を用いた表示装置の信頼
性を保証することが重要となってくる。
本発明の一態様は、保護回路として適した構造を提供することを目的の一とする。
本発明の一態様は、酸化物半導体の他、絶縁膜及び導電膜を積層して作製される各種用途
の表示装置において、保護回路の機能を高め動作の安定化を図ることを目的の一とする。
本発明の一態様は、酸化物半導体を用いて構成される非線形素子で保護回路が形成された
表示装置である。この非線形素子は酸素の含有量が異なる酸化物半導体を組み合わせて構
成されている。
本発明の例示的な一態様は、絶縁表面を有する基板上に走査線と信号線が交差して設けら
れ、画素電極がマトリクス状に配列する画素部と、該画素部の外側領域に酸化物半導体で
形成された非線形素子を有する表示装置である。画素部は、第1酸化物半導体層にチャネ
ル形成領域が形成される薄膜トランジスタを有する。画素部の薄膜トランジスタは、走査
線と接続するゲート電極と、信号線と接続し第1酸化物半導体層に接する第1配線層と、
画素電極と接続し第1酸化物半導体層に接する第2配線層とを有する。また、基板の周辺
部に配設される信号入力端子と画素部の間には非線形素子が設けられている。非線形素子
は、ゲート電極及び該ゲート電極を被覆するゲート絶縁層と、ゲート絶縁層上においてゲ
ート電極と端部が重畳し、導電層と第2酸化物半導体層が積層された一対の第1配線層及
び第2配線層と、少なくともゲート電極と重畳しゲート絶縁層と該第1配線層及び該第2
配線層における導電層の側面部と第2酸化物半導体層の側面部及び上面部と接する第1酸
化物半導体層とを有している。非線形素子のゲート電極は走査線又は信号線と接続され、
非線形素子の第1配線層又は第2配線層が、ゲート電極の電位が第1配線層又は第2配線
層に印加されるように第3配線層によってゲート電極に接続されている。
本発明の例示的な一態様は、絶縁表面を有する基板上に走査線と信号線が交差して設けら
れ、画素電極がマトリクス状に配列する画素部と、該画素部の外側領域に保護回路を有す
る表示装置である。画素部は、第1酸化物半導体層にチャネル形成領域が形成される薄膜
トランジスタを有している。画素部の薄膜トランジスタは、走査線と接続するゲート電極
と、信号線と接続し第1酸化物半導体層に接する第1配線層と、画素電極と接続し第1酸
化物半導体層に接する第2配線層とを有している。また、画素部の外側領域には、走査線
と共通配線を接続する保護回路と、信号線と共通配線を接続する保護回路とが設けられて
いる。保護回路は、ゲート電極及び該ゲート電極を被覆するゲート絶縁層と、ゲート絶縁
層上においてゲート電極と端部が重畳し、導電層と第2酸化物半導体層が積層された一対
の第1配線層及び第2配線層と、少なくともゲート電極と重畳しゲート絶縁層と該第1配
線層及び該第2配線層における導電層の側面部と第2酸化物半導体層の側面部及び上面部
と接する第1酸化物半導体層とを有する非線形素子を有している。また、非線形素子のゲ
ート電極と、第1配線層又は第2配線層が第3配線層によって接続されている。
ここで、第1酸化物半導体層の酸素濃度は第2酸化物半導体層の酸素濃度よりも高く含ま
れている。すなわち、第1酸化物半導体層は酸素過剰型であり、第2酸化物半導体層は酸
素欠乏型である。第1酸化物半導体層の電気伝導度は第2酸化物半導体層の電気伝導度よ
りも低いものである。第1酸化物半導体層は非晶質構造であり、第2酸化物半導体層は非
晶質構造の中にナノクリスタルを含まれる場合がある。
なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
また、本明細書において、In、Ga、及びZnを含む酸化物半導体膜を用いて形成され
た半導体膜を「IGZO半導体膜」、半導体層を「IGZO半導体層」とも記す。
本発明の一態様によれば、酸化物半導体を用いた非線形素子で保護回路を構成することに
より、保護回路として適した構造を有する表示装置を得ることができる。非線形素子の第
1酸化物半導体層と配線層との接続構造において、第1酸化物半導体層よりも電気伝導度
が高い第2酸化物半導体層と接合する領域を設けることで、金属配線のみの場合に比べて
、安定動作をさせることが可能となる。それにより保護回路の機能を高め動作の安定化を
図ることができる。
表示装置を構成する、信号入力端子、走査線、信号線、非線形素子を含む保護回路及び画素部の位置関係を説明する図。 保護回路の一例を示す図。 保護回路の一例を示す図。 保護回路の一例を示す平面図。 保護回路の一例を示す断面図。 保護回路の作製工程を説明する断面図。 保護回路の作製工程を説明する断面図。 保護回路の作製工程を説明する断面図。 保護回路の作製工程を説明する断面図。 電子ペーパーの断面図。 半導体装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図。 信号線駆動回路の動作を説明するタイミングチャート。 信号線駆動回路の動作を説明するタイミングチャート。 シフトレジスタの構成を説明する図。 図14に示すフリップフロップの接続構成を説明する図。 実施の形態の半導体装置を説明する上面図及び断面図。 実施の形態の半導体装置を説明する断面図。 実施の形態の半導体装置の画素等価回路を説明する図。 実施の形態の半導体装置を説明する図。 実施の形態の半導体装置を説明する上面図及び断面図。 電子ペーパーの使用形態の例を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯電話機の一例を示す外観図。 保護回路の一例を示す平面図。 保護回路の一例を示す平面図。
本発明の一態様を例示する実施の形態について、図面を用いて以下に説明する。但し、本
発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形
態及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。従って、本
発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。以下に説明
する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
(実施の形態1)
本形態は、画素部とその周辺に非線形素子を含む保護回路が形成された表示装置の一態様
を図面を参照して説明する。
図1は表示装置を構成する、信号入力端子、走査線、信号線、非線形素子を含む保護回路
及び画素部の位置関係を説明する図である。絶縁表面を有する基板10上に走査線13と
信号線14が交差して画素部17が構成されている。
画素部17は複数の画素18がマトリクス状に配列して構成されている。画素18は走査
線13と信号線14に接続する画素トランジスタ19、保持容量部20、画素電極21を
含んで構成されている。
ここで例示する画素構成において、保持容量部20は一方の電極が画素トランジスタ19
と接続し、他方の電極が容量線22と接続する場合を示している。また、画素電極21は
表示素子(液晶素子、発光素子、コントラスト媒体(電子インク)など)を駆動する一方
の電極を構成する。これらの表示素子の他方の電極は共通端子23に接続される。
保護回路は画素部17と、走査線入力端子11及び信号線入力端子12との間に配設され
ている。本形態では複数の保護回路を配設して、走査線13、信号線14及び容量バス線
27に静電気等によりサージ電圧が印加され、画素トランジスタ19などが破壊されない
ように構成されている。そのため、保護回路にはサージ電圧が印加されたときに、共通配
線29又は共通配線28に電荷を逃がすように構成されている。
本形態では、走査線13側に保護回路24、信号線14側に保護回路25、容量バス線2
7側に保護回路26を配設する例を示している。尤も、保護回路の構成はこれに限定され
ない。
図2は保護回路の一例を示す。この保護回路は、走査線13を挟んで並列に配置された非
線形素子30及び非線形素子31によって構成されている。非線形素子30及び非線形素
子31は、ダイオードのような二端子素子又はトランジスタのような三端子素子で構成さ
れる。例えば、非線形素子は画素部の画素トランジスタと同じ工程で形成することも可能
であり、例えば非線形素子のゲート端子とドレイン端子を接続することによりダイオード
と同様の特性を持たせることができる。
非線形素子30の第1端子(ゲート)と第3端子(ドレイン)は走査線13に接続され、
第2端子(ソース)は共通配線29に接続されている。また、非線形素子31の第1端子
(ゲート)と第3端子(ドレイン)は共通配線29に接続され、第2端子(ソース)は走
査線13に接続されている。すなわち、図2で示す保護回路は、走査線13に対して二つ
のトランジスタのそれぞれが、整流方向を互いに逆向きにして、走査線13と共通配線2
9を接続する構成である。言い換えると、走査線13と共通配線29の間に、整流方向が
走査線13から共通配線29に向かうトランジスタと整流方向が共通配線29から走査線
13に向かうトランジスタを接続する構成である。
図2で示す保護回路は、共通配線29に対し、走査線13が静電気等により正又は負に帯
電した場合、その電荷を打ち消す方向に電流が流れる。例えば、走査線13が正に帯電し
た場合は、その正電荷を共通配線29に逃がす方向に電流が流れる。この動作により、帯
電した走査線13に接続している画素トランジスタ19の静電破壊又はしきい値電圧のシ
フトを防止することができる。また、帯電している走査線13と絶縁層を介して交差する
他の配線との間で、絶縁膜の絶縁破壊を防止することができる。
なお、図2は走査線13に第1端子(ゲート)を接続した非線形素子30と、共通配線2
9に第1端子(ゲート)を接続した非線形素子31、すなわち整流方向が逆向きの二個一
組の非線形素子を用い、それぞれの第2端子(ソース)と第3端子(ドレイン)で共通配
線29と走査線13を並列に接続している。他の構成として、さらに並列して接続する非
線形素子を付加して、保護回路の動作安定性を高めても良い。例えば、図3は走査線13
と共通配線29との間に設けられた、非線形素子30aと非線形素子30b及び非線形素
子31aと非線形素子31bにより構成される保護回路を示す。この保護回路は、共通配
線29に第1端子(ゲート)を接続した二つの非線形素子(30b、31b)と、走査線
13に第1端子(ゲート)を接続した二つの非線形素子(30a、31a)の計四つの非
線形素子を用いている。すなわち、整流方向が互いに逆向きになるよう2つの非線形素子
を接続した一組を、共通配線29と走査線13の間に二組接続している。言い換えると、
走査線13と共通配線29の間に、整流方向が走査線13から共通配線29に向かう2つ
のトランジスタと、整流方向が共通配線29から走査線13に向かう2つのトランジスタ
を接続する構成である。このように、共通配線29と走査線13を四つの非線形素子で接
続することで、走査線13にサージ電圧が印加された場合のみならず、共通配線29静電
気等により帯電した場合であっても、その電荷がそのまま走査線13に流れ込んでしまう
のを防止することができる。なお、図28に、4つの非線形素子740a、740b、7
40c、740dを基板上に配置する場合の一態様を等価回路図と共に示す。また、図2
8において650は走査線、651は共通配線を示す。
また、奇数個の非線形素子を使った保護回路の例として、非線形素子の基板への配置例を
図27(A)に、等価回路を図27(B)に示す。この回路では非線形素子730cに対
し、非線形素子730b、非線形素子730aがスイッチング素子として接続している。
このように非線形素子を直列に接続することで、保護回路を構成する非線形素子に加わる
瞬間的な負荷を分散できる。なお、図27において650は走査線、651は共通配線を
示す。
図2は走査線13側に設ける保護回路の例を示すが、同様な構成の保護回路は信号線14
側においても適用することができる。
図4(A)は保護回路の一例を示す平面図であり、(B)はその等価回路図を示す。また
、図4(A)中に示されるQ1-Q2切断線に対応した断面図を図5に示す。以下の説明
では図4及び図5を参照して保護回路の一構成例を説明する。
非線形素子30a及び非線形素子30bは、走査線13と同じ層で形成されるゲート電極
15及びゲート電極16を有している。ゲート電極15及びゲート電極16上にはゲート
絶縁層37が形成されている。ゲート絶縁層37上にはゲート電極15上で相対するよう
に第1配線層38及び第2配線層39が設けられている。なお、非線形素子30a及び非
線形素子30bは主要部において同じ構成を有している。
第1酸化物半導体層36は、相対する第1配線層38及び第2配線層39の間を被覆する
ように設けられている。すなわち第1酸化物半導体層36は、ゲート電極15と重畳し、
ゲート絶縁層37、第1配線層38及び第2配線層39における導電層41の側面部と第
2酸化物半導体層40の側面部及び上面部と接するように設けられている。ここで、第1
配線層38及び第2配線層39は、ゲート絶縁層37側から導電層41と第2酸化物半導
体層40とが積層された構成を有している。ゲート絶縁層37は、酸化シリコン又は酸化
アルミニウムなどの酸化物で形成される。
第1酸化物半導体層36の酸素濃度は第2酸化物半導体層40よりも高い酸素濃度を有し
ている。換言すれば、第1酸化物半導体層36は酸素過剰型であり、第2酸化物半導体層
40は酸素欠乏型である。第1酸化物半導体層36の酸素濃度を高めることでドナー型欠
陥を低減させることができ、キャリアのライフタイムや移動度が向上するといった効果が
得られる。一方、第2酸化物半導体層40は、酸素濃度を第1酸化物半導体層36と比べ
て低くすることでキャリア濃度を高めることができ、ソース領域及びドレイン領域を形成
するために利用することができる。
酸化物半導体の構造的には、第1酸化物半導体層36は非晶質構造であり、第2酸化物半
導体層40は非晶質構造の中にナノクリスタルが含まれている場合がある。そして、第1
酸化物半導体層36は第2酸化物半導体層40よりも電気伝導度が低いという特性を有し
ている。それゆえ、本形態の非線形素子30a及び非線形素子30bにおいて第1配線層
38及び第2配線層39の構成要素として用いられる第2酸化物半導体層40は、トラン
ジスタのソース領域及びドレイン領域と同様の機能を発現する。
第1酸化物半導体層36及び第2酸化物半導体層40は、酸化物半導体として代表的には
酸化亜鉛(ZnO)又は、In、Ga、及びZnを含む酸化物半導体材料によって形成さ
れる。
第1酸化物半導体層36はゲート絶縁層37と接して設けられ、また、第1酸化物半導体
層36は第1酸化物半導体層36よりも電気伝導度が高い第2酸化物半導体層40と接し
て設けられる。上記のように物性の異なる酸化物半導体層同士の接合構造を非線形素子3
0a及び非線形素子30bに設けることにより、第1配線層38及び第2配線層39が金
属層のみである場合に形成されるショットキー接合に比べて安定動作をさせることが可能
となる。すなわち、金属配線のみの場合に比べて、熱的安定性が増し、安定動作をさせる
ことが可能となる。それにより保護回路の機能を高め動作の安定化を図ることができる。
また、接合リークが低減し、非線形素子30a及び非線形素子30bの特性を向上させる
ことができる。
第1配線層38及び第2配線層39の構成として、金属材料で形成される導電層41の上
層に第2酸化物半導体層40を設け、該第2酸化物半導体層40の上面部と第1酸化物半
導体層36が接する構造とすることで、接合部の面積が増大し、非線形素子30aの電流
が流れやすくなる作用がある。それにより、非線形素子30aを保護回路に用いた場合、
信号線等にサージ電圧が印加されても、帯電した電荷をより速く共通配線に流してしまう
ことができる。
第1酸化物半導体層36上には層間絶縁層42が設けられている。層間絶縁層42は、酸
化シリコン又は酸化アルミニウムなどの酸化物で形成される。また、酸化シリコン又は酸
化アルミニウム上に窒化シリコン、窒化アルミニウム、酸化窒化シリコン又は酸化窒化ア
ルミニウムを積層することで、保護膜としてより機能を高めることができる。
いずれにしても、第1酸化物半導体層36と接する層間絶縁層42を酸化物とすることで
、第1酸化物半導体層36から酸素が引き抜かれ、酸素欠乏型に変質してしまうことを防
ぐことができる。また、第1酸化物半導体層36が窒化物による絶縁層と直接的に接しな
い構成とすることで、窒化物中の水素が拡散して第1酸化物半導体層36に水酸基などに
起因する欠陥を生成するのを防ぐことができる。
層間絶縁層42にはコンタクトホール43が設けられており、ゲート電極15と同じ層で
形成される走査線13と、非線形素子30aの第三端子(ドレイン)とが接続される。こ
の接続は、画素部の画素電極と同じ材料で形成される第3配線層44で形成される。第3
配線層44は、酸化インジウム・ズズ(ITO:indium tin oxide)、
酸化亜鉛(ZnO)、酸化スズ(SnO)などの透明電極を形成する材料で形成される
。これにより第3配線層44は、金属材料で形成される配線と比べて高抵抗化することに
なる。このような抵抗成分を含む配線を保護回路に含ませることで、過大な電流が流れて
非線形素子30aが破壊されるのを防ぐことができる。
なお、図4及び図5では走査線13に設けられる保護回路の一例を示すが、同様の保護回
路を信号線、容量バス線などに適用することができる。
このように、本実施の形態によれば、酸化物半導体を用いた非線形素子で保護回路を設け
ることにより、保護回路として適した構造を有する表示装置を得ることができる。そして
酸化物半導体用いた非線形素子により保護回路の機能を高め動作の安定化を図ることがで
きる。
(実施の形態2)
本実施の形態は、実施の形態1において図4(A)に示した保護回路の作製工程の一様態
を図6及び図7を参照して説明する。図6及び図7は図4(A)中のQ1-Q2切断線に
対応した断面図を表している。
図6(A)において、透光性を有する基板100には市販されているバリウムホウケイ酸
ガラス、アルミノホウケイ酸ガラス及びアルミノシリケートガラスなどのガラス基板を用
いることができる。例えば、成分比としてホウ酸(B)よりも酸化バリウム(Ba
O)を多く含み、歪み点が730℃以上のガラス基板を用いると好ましい。酸化物半導体
層を700℃程度の高温で熱処理する場合でも、ガラス基板が歪まないで済むからである
次いで、導電層を基板100全面に形成した後、第1のフォトリソグラフィー工程を行い
、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極(ゲー
ト電極101を含むゲート配線、容量配線、及び端子)を形成する。このとき少なくとも
ゲート電極101の端部にテーパー形状が形成されるようにエッチングする。また、ゲー
ト電極101と同じ層で走査線108を形成する。
ゲート電極101を含むゲート配線と容量配線、端子部の端子は、アルミニウム(Al)
や銅(Cu)などの低抵抗導電性材料で形成することが望ましいが、Al単体では耐熱性
が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成す
る。耐熱性導電性材料としては、チタン(Ti)、タンタル(Ta)、タングステン(W
)、モリブデン(Mo)、クロム(Cr)、Nd(ネオジム)から選ばれた元素、または
上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した
元素を成分とする窒化物で形成する。なお、この段階の断面図を図6(A)に示す。
次いで、ゲート電極101上にゲート絶縁層102を全面に成膜する。ゲート絶縁層10
2はスパッタ法などを用い、膜厚を50~250nmとする。
例えば、ゲート絶縁層102としてスパッタ法により酸化シリコン膜を用い、100nm
の厚さで形成する。勿論、ゲート絶縁層102はこのような酸化シリコン膜に限定される
ものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタル
膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても
良い。
次に、ゲート絶縁層102上に金属材料からなる導電膜をスパッタ法や真空蒸着法で形成
する。導電膜の材料としては、Al、Cr、Ta、Ti、Mo、Wから選ばれた元素、ま
たは上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられ
る。ここでは、導電膜としてTi膜と、そのTi膜上に重ねてアルミニウム(Al)膜を
積層し、さらにその上にTi膜を成膜する3層構造とする。また、導電膜は、2層構造と
してもよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜は、シリコン
を含むアルミニウム膜の単層構造や、チタン膜の単層構造としてもよい。
次に、ゲート絶縁層102上に第2酸化物半導体膜をスパッタ法で成膜する。ここでは
、酸化インジウム(In)と、酸化ガリウム(Ga)と、酸化亜鉛(ZnO
)の組成比を1:1:1(=In:Ga:ZnO)としたターゲットを用い
、成膜室の圧力を0.4Paとし、電力を500Wとし、成膜温度を室温とし、アルゴン
ガス流量40sccmを導入してスパッタ成膜を行う。これにより、第2酸化物半導体膜
として、In、Ga、Zn及び酸素を成分とする半導体膜が形成される。組成比を1:1
:1(=In:Ga:ZnO)としたターゲットを意図的に用いているにも
関わらず、成膜直後で大きさ1nm~10nmの結晶粒を含む酸化物半導体膜がしばしば
形成される。なお、ターゲットの成分比、成膜圧力(0.1Pa~2.0Pa)、電力(
250W~3000W:8インチφ)、温度(室温~100℃)など、反応性スパッタの
成膜条件を適宜調節することで結晶粒の有無や、結晶流の密度や、直径サイズは、1nm
~10nmの範囲で調節されうると言える。第2酸化物半導体膜の膜厚は、5nm~20
nmとする。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超え
る大きさとならない。本実施の形態では第2酸化物半導体膜の膜厚は、5nmとする。
ゲート絶縁層、導電膜、及び第2酸化物半導体膜は、スパッタ法で、チャンバーに導入す
るガス並びに設置するターゲットを適宣切り替えることにより、ゲート絶縁層、導電膜、
及び第2酸化物半導体膜を、大気に触れることなく連続成膜すると、不純物の混入を防止
することができる。また、大気に触れることなく連続成膜する場合、マルチチャンバー方
式の製造装置を用いることが好ましい。
次に、第2のフォトリソグラフィー工程を行い、レジストマスクを形成し、第2酸化物半
導体膜をエッチングする。ここではITO07N(関東化学社製)を用いたウェットエッ
チングにより、不要な部分を除去して第2酸化物半導体層111a、111bを形成する
。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用
いてもよい。
次に、第2酸化物半導体膜のエッチング工程に用いたレジストマスクを用いて、エッチン
グによりゲート絶縁層上の導電膜の不要な部分を除去してソース電極層105a及びドレ
イン電極層105bを形成する。この際のエッチング方法としてウェットエッチングまた
はドライエッチングを用いる。ここでは、SiClとClとBClの混合ガスを反
応ガスとしたドライエッチングにより、Ti膜とAl膜とTi膜を積層した導電膜をエッ
チングしてソース電極層105a及びドレイン電極層105bを形成する。なお、レジス
トマスクを除去した後の断面図を図6(B)に示す。
次に、プラズマ処理を行う。ここでは酸素ガスとアルゴンガスを成膜室に導入してプラズ
マを発生させる逆スパッタを行い、露出しているゲート絶縁層に酸素ラジカル又は酸素を
照射する。こうして、表面に付着しているゴミを除去し、さらにゲート絶縁層表面を酸素
過剰領域に改質する。ゲート絶縁層の表面に酸素ラジカル処理を行い、表面を酸素過剰領
域とすることは、その後の工程での信頼性向上のための熱処理(200℃~600℃)に
おいて、第1酸化物半導体層界面の改質のための酸素の供給源を作る上で有効である。な
お、この段階での断面図を図6(C)に示す。
なお、プラズマ処理の条件によっては、露呈しているソース電極層105a及びドレイン
電極層105bの側面に酸化膜(図示しない)が形成されるが、本構造においてはソース
電極層105a及びドレイン電極層105bがチャネル形成領域と直接接する構造とする
のではないため問題ないと言える。むしろ、この酸化膜が形成されることにより、ソース
電極層105a及びドレイン電極層105bが第2酸化物半導体層からなるソース領域ま
たはドレイン領域を介してチャネル形成領域と電気的に接続する構造となる。また、ソー
ス電極層及びドレイン電極層上に第2酸化物半導体層からなるソース領域及びドレイン領
域を形成した後にプラズマ処理を行うので、ソース電極層及びドレイン電極層の露出して
いる端部しか酸化されない。他の領域は酸化されないため、ソース電極層及びドレイン電
極層を低抵抗に保つことができる。また、第2酸化物半導体層からなるソース領域及びド
レイン領域と第1半導体層との接触面積が広いため、ソース領域またはドレイン領域は半
導体層と電気的に良好な接続ができる。
次いで、プラズマ処理された基板を大気に曝すことなく第1酸化物半導体膜を成膜する。
プラズマ処理された基板を大気に曝すことなく第1酸化物半導体膜を成膜することにより
、ゲート絶縁層と半導体膜の界面にゴミや水分が付着する不具合を防ぐことができる。こ
こでは、直径8インチのIn、Ga、及びZnを含む酸化物半導体ターゲット(組成比と
して、In:Ga:ZnO=1:1:1)を用いて、基板とターゲットの間
との距離を170mm、圧力0.4Pa、直流(DC)電源0.5kW、酸素雰囲気下で
成膜する。なお、パルス直流(DC)電源を用いると、ごみが軽減でき、膜厚分布も均一
となるために好ましい。第1酸化物半導体膜の膜厚は、5nm~200nmとする。本実
施の形態では第1酸化物半導体膜の膜厚は、100nmとする。
第1酸化物半導体膜は、第2酸化物半導体膜の成膜条件と異ならせることで、第2酸化物
半導体膜と異なる組成を有し、一例として第2酸化物半導体膜中の酸素濃度より多くの酸
素を第1酸化物半導体膜中に含ませる。例えば、第2酸化物半導体膜の成膜条件における
酸素ガス流量のアルゴンガス流量に対する比よりも、第1酸化物半導体膜の成膜条件にお
ける酸素ガス流量の比を大きくする。具体的には、第2酸化物半導体膜の成膜条件は、希
ガス(アルゴン、又はヘリウムなど)雰囲気下(または酸素ガス10%以下、アルゴンガ
ス90%以上)とし、第1酸化物半導体膜の成膜条件は、酸素雰囲気下(又は酸素ガス流
量がアルゴンガス流量以上の混合ガス)とする。多くの酸素を第1酸化物半導体膜中に含
ませることによって、第2酸化物半導体膜よりも導電率を低くすることができる。また、
多くの酸素を第1酸化物半導体膜中に含ませることによってオフ電流の低減を図ることが
できるため、オン・オフ比の高い薄膜トランジスタを得ることができる。
第1酸化物半導体膜の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用
いてもよいし、大気に曝すことなく成膜できるのであれば、先に逆スパッタを行ったチャ
ンバーと異なるチャンバーで成膜してもよい。
次いで、200℃~600℃、代表的には300℃~500℃の熱処理を行うことが好ま
しい。ここでは炉に入れ、窒素雰囲気下で350℃、1時間の熱処理を行う。この熱処理
によりIGZO半導体膜の原子レベルの再配列が行われる。この熱処理によりキャリアの
移動を阻害する歪が解放されるため、ここでの熱処理(光アニールも含む)は重要である
。なお、熱処理を行うタイミングは、第1酸化物半導体膜の成膜後であれば特に限定され
ず、例えば画素電極形成後に行ってもよい。
次に、第3のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングに
より不要な部分を除去して第1酸化物半導体層103を形成する。ここではITO07N
(関東化学社製)を用いたウェットエッチングにより、第1酸化物半導体層103を形成
する。なお、第1酸化物半導体膜と第2酸化物半導体膜は同じエッチャントに溶解するた
め、ここでのエッチングにより第2酸化物半導体膜の一部が除去される。すなわち、レジ
ストマスクと第1酸化物半導体膜で覆われた第2酸化物半導体膜(IGZO半導体膜)は
保護されるが、露呈している第2酸化物半導体膜はエッチングされ、ソース領域104a
及び、ドレイン領域104bが形成される。なお、第1酸化物半導体層103のエッチン
グは、ウェットエッチングに限定されずドライエッチングを用いてもよい。レジストマス
クを除去して、以上の工程で第1酸化物半導体層103をチャネル形成領域とする非線形
素子30aが作製できる。この段階での断面図を図7(A)に示す。
次いで、非線形素子30aを覆う保護絶縁膜107を形成する。保護絶縁膜107はスパ
ッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、酸
化アルミニウム膜、酸化タンタル膜などを用いることができる。
次に、第4のフォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁膜1
07をエッチングしてドレイン電極層105bに達するコンタクトホール125を形成す
る。さらに、同じレジストマスクを用いてゲート絶縁層102をエッチングしてゲート電
極に達するコンタクトホール126も形成すると、フォトマスクの数を削減できるため好
ましい。レジストマスクを除去し、この段階での断面図を図7(B)に示す。
次いで、第3配線層128を成膜する。透明導電膜を用いると、第3配線層と画素電極を
形成できる。透明導電膜の材料としては、酸化インジウム(In)や酸化インジウ
ム酸化スズ合金(In―SnO、ITOと略記する)などをスパッタ法や真空蒸
着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う
。しかし、特にITOのエッチングは残渣が発生しやすいので、エッチング加工性を改善
するために酸化インジウム酸化亜鉛合金(In―ZnO)を用いても良い。このよ
うに透明導電膜をエッチングして第3配線層128を形成する。
次に、第5のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングに
より透明導電膜の不要な部分を除去して、図示していない画素部に画素電極を形成する。
また、この第5のフォトリソグラフィー工程において、図示していない容量部にゲート絶
縁層102及び保護絶縁膜107を誘電体として、容量配線と画素電極とで保持容量を形
成する。
また、この第5のフォトリソグラフィー工程において、レジストマスクで端子部を覆い端
子部に形成された透明導電膜を残す。透明導電膜はFPCとの接続に用いられる電極また
は配線や、ソース配線の入力端子として機能する接続用の端子電極などになる。
また、本実施の形態においては、透明導電膜からなる第3配線層128が非線形素子30
aのドレイン電極層105bと走査線108をコンタクトホール125および126を介
して接続する。
次いで、レジストマスクを除去する。この段階での断面図を図7(C)に示す。
こうして5回のフォトリソグラフィー工程により、5枚のフォトマスクを使用して、複数
の非線形素子を有する(本実施の形態では、30aおよび30bの二つの非線形素子を有
する)保護回路を完成させることができる。また、本実施の形態によれば、非線形素子の
形成と共に、同様な方法で複数のTFTを作製できるので、ボトムゲート型のnチャネル
型TFTを有する画素部の作製と保護回路の作製を同時におこなうことができる。すなわ
ち、本実施の形態に示した工程に従えば、保護ダイオードを搭載したアクティブマトリク
ス型の表示装置用基板を作製することができる。
(実施の形態3)
本実施の形態では、実施の形態1において図4(A)に示した保護回路を実施の形態2と
はことなる構造の非線形素子を用いて形成する。すなわち、ソース領域及びドレイン領域
をソース電極層及びドレイン電極層の上下に設ける非線形素子の例である。実施の形態2
と異なる構造を有する薄膜トランジスタ及びその作製工程について、図8及び図9を用い
て説明する。
本実施の形態では、実施の形態1と一部異なるだけであるため、図6及び図7と同じ箇所
には同じ符号を用い、同じ工程の繰り返しの説明は省略して以下に説明する。
まず、実施の形態2と同様に、基板100上に導電層を形成した後、第1のフォトリソグ
ラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して
配線及び電極(ゲート電極101を含むゲート配線、容量配線、及び第1の端子)を形成
する。この段階での断面図が図8(A)である。
次いで、実施の形態2と同様に、ゲート電極101上にゲート絶縁層102を全面に成膜
する。ゲート絶縁層102はスパッタ法などを用い、膜厚を50~250nmとする。例
えば、ゲート絶縁層102としてスパッタ法により酸化シリコン膜を用い、110nmの
厚さで形成する。
次に、ゲート絶縁層102上に第3酸化物半導体膜をスパッタ法で成膜する。ここでは、
酸化インジウム(In)と、酸化ガリウム(Ga)と、酸化亜鉛(ZnO)
の組成比を1:1:1(=In:Ga:ZnO)としたターゲットを用い、
成膜条件は、圧力を0.4Paとし、電力を500Wとし、成膜温度を室温とし、アルゴ
ンガス流量40sccmを導入してスパッタ成膜を行う。組成比を1:1:1(=In
:Ga:ZnO)としたターゲットを意図的に用いているにも関わらず、成膜
直後で大きさ1nm~10nmの結晶粒を含むIGZO半導体膜が形成されることがある
。なお、ターゲットの成分比、成膜圧力(0.1Pa~2.0Pa)、電力(250W~
3000W:8インチφ)、温度(室温~100℃)、反応性スパッタの成膜条件などを
適宜調節することで結晶粒の有無や、結晶粒の密度や、直径サイズは、1nm~10nm
の範囲で調節されうると言える。第3酸化物半導体膜の膜厚は、5nm~20nmとする
。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさと
ならない。本実施の形態では第3酸化物半導体膜としてのIGZO半導体膜の膜厚は、5
nmとする。
次に、第3酸化物半導体膜上に金属材料からなる導電膜をスパッタ法や真空蒸着法で形成
する。導電膜の材料としては、Al、Cr、Ta、Ti、Mo、Wから選ばれた元素、ま
たは上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられ
る。ここでは、導電膜としてシリコンを含むアルミニウム膜の単層構造とする。また、導
電膜は、積層構造としてもよく、アルミニウム膜上にチタン膜を積層してもよい。また、
導電膜としてTi膜と、そのTi膜上に重ねてアルミニウム(Al)膜を積層し、さらに
その上にTi膜を成膜する3層構造としてもよい。
次に、導電膜上に第2酸化物半導体膜をスパッタ法で成膜する。この第2酸化物半導体膜
は、第3酸化物半導体膜と同じ成膜条件を用いて形成することができる。第3酸化物半導
体膜と同様な条件で成膜した第2酸化物半導体膜は、成膜直後で大きさ1nm~10nm
の結晶粒を含むIGZO半導体膜が形成されることがある。第2酸化物半導体膜の膜厚は
、5nm~20nmとする。本実施の形態では第2酸化物半導体膜の膜厚は、5nmとす
る。
ゲート絶縁層、第3酸化物半導体膜、導電膜、及び第2酸化物半導体膜は、スパッタ法で
、チャンバーに導入するガス並びに設置するターゲットを適宣切り替えることにより、ゲ
ート絶縁層、第3酸化物半導体膜、導電膜、及び第2酸化物半導体膜を大気に触れること
なく連続成膜することができる。大気に触れることなく連続成膜すると、不純物の混入を
防止することができる。大気に触れることなく連続成膜する場合、マルチチャンバー方式
の製造装置を用いることが好ましい。
次に、第2のフォトリソグラフィー工程を行い、第2酸化物半導体膜上にレジストマスク
を形成し、エッチングにより第3酸化物半導体膜、導電膜、及び第2酸化物半導体膜の不
要な部分を除去して第1のソース領域106a及び第1のドレイン領域106b、ソース
電極層105a及びドレイン電極層105b、第2酸化物半導体層111a、111bを
形成する。この際のエッチング方法としてウェットエッチングまたはドライエッチングを
用いる。ここでは、ITO07N(関東化学社製)を用いたウェットエッチングにより、
第2酸化物半導体層111a及び111bを形成した後、SiClとClとBCl
の混合ガスを反応ガスとしたドライエッチングにより、シリコンを含むアルミニウム膜か
らなる導電膜をエッチングしてソース電極層105a及びドレイン電極層105bを形成
する。その後、同じレジストマスクを用いてITO07N(関東化学社製)を用いたウェ
ットエッチングにより、第1のソース領域106a及び第1のドレイン領域106bを形
成する。レジストマスクを除去した後の断面図を図8(B)に示す。
また、図示しないが容量部においては、容量配線と重なるIGZO半導体膜は除去される
。また、端子部においては、第3酸化物半導体層が残存する。
次に、プラズマ処理を行う。ここでは酸素ガスとアルゴンガスを成膜室に導入してプラズ
マを発生させる逆スパッタを行い、露出しているゲート絶縁層に酸素ラジカル又は酸素を
照射する。こうして、表面に付着しているゴミを除去し、さらにゲート絶縁層表面を酸素
過剰領域に改質する。ゲート絶縁層の表面にプラズマ処理を行い、表面を酸素過剰領域と
することは、その後の工程での信頼性向上のための熱処理(200℃~600℃)におい
て、第1酸化物半導体層界面の改質のための酸素の供給源を作る上で有効である。この段
階での断面図を図8(C)に示す。
また、ソース電極層105a及びドレイン電極層105bの下に第1のソース領域106
a及び第1のドレイン領域106bが設けられているため、第1のソース領域106a及
び第1のドレイン領域106bが受けるプラズマダメージが低減される。また、ソース電
極層105a及びドレイン電極層105bの上に第2酸化物半導体層111a及び111
bが設けられているため、ソース電極層105a及びドレイン電極層105bの酸化によ
る配線抵抗の増大を抑えることができる。
なお、プラズマ処理の条件によっては、露呈しているソース電極層105a及びドレイン
電極層105bの側面は酸化膜(図示しない)が形成されるが、本構造においてはソース
電極層105a及びドレイン電極層105bがチャネル形成領域と直接接する構造ではな
いため問題ないと言える。むしろ、この酸化膜の存在により、ソース電極層105a及び
ドレイン電極層105bがソース領域またはドレイン領域を介してチャネル形成領域と電
気的に接続する構造となる。
次いで、プラズマ処理された基板を大気に曝すことなく第1酸化物半導体膜を成膜する。
プラズマ処理された基板を大気に曝すことなく第1酸化物半導体膜を成膜することにより
、ゲート絶縁層と半導体膜の界面にゴミや水分が付着する不具合を防ぐことができる。こ
こでは、直径8インチのIn、Ga、及びZnを含む酸化物半導体ターゲット(組成比と
して、In:Ga:ZnO=1:1:1)を用いて、基板とターゲットの間
との距離を170mm、圧力0.4Pa、直流(DC)電源0.5kW、酸素雰囲気下で
成膜する。なお、パルス直流(DC)電源を用いると、ごみが軽減でき、膜厚分布も均一
となるために好ましい。第1酸化物半導体膜の膜厚は、5nm~200nmとする。本実
施の形態では第1酸化物半導体膜の膜厚は、100nmとする。
第1酸化物半導体膜は、第2及び第3酸化物半導体膜の成膜条件と異ならせることで、第
2及び第3酸化物半導体膜と異なる組成を有し、一例として第2及び第3酸化物半導体膜
の膜中の酸素濃度より多くの酸素を第1酸化物半導体膜中に含ませる。例えば、第2及び
第3酸化物半導体膜の成膜雰囲気に占める酸素ガスの比率よりも第1酸化物半導体膜の成
膜雰囲気に占める酸素ガスの比率が高い条件とする。
具体的には、第2及び第3酸化物半導体膜の成膜条件は、希ガス(アルゴン、又はヘリウ
ムなど)雰囲気下(または酸素ガス10%以下、アルゴンガス90%以上)とし、第1酸
化物半導体膜の成膜条件は、酸素雰囲気下(又は酸素ガス流量がアルゴンガス流量以上で
あって、その比が1:1以上)とする。
多くの酸素を第1酸化物半導体膜としてのIGZO半導体膜中に含ませることによって、
第2及び第3酸化物半導体膜としてのIGZO半導体膜よりも導電率を低くすることがで
きる。また、多くの酸素を第1酸化物半導体膜としてのIGZO半導体膜中に含ませるこ
とによってオフ電流の低減を図ることができる。その結果、オン・オフ比の高い薄膜トラ
ンジスタを得ることができる。
第1酸化物半導体膜の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用
いてもよいし、大気に曝すことなく成膜できるのであれば、先に逆スパッタを行ったチャ
ンバーと異なるチャンバーで成膜してもよい。
次いで、200℃~600℃、代表的には300℃~500℃の熱処理を行うことが好ま
しい。ここでは炉に入れ、窒素雰囲気下で350℃、1時間の熱処理を行う。この熱処理
によりIGZO半導体膜の原子レベルの再配列が行われる。この熱処理によりキャリアの
移動を阻害する歪が解放されるため、ここでの熱処理(光アニールも含む)は重要である
。なお、熱処理を行うタイミングは、第1酸化物半導体膜の成膜後であれば特に限定され
ず、例えば画素電極形成後に行ってもよい。
次に、第3のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングに
より不要な部分を除去して第1酸化物半導体層103を形成する。ここではITO07N
(関東化学社製)を用いたウェットエッチングにより、第1酸化物半導体膜の不要な部分
を除去して第1酸化物半導体層103を形成する。なお、第1酸化物半導体膜、第2酸化
物半導体膜、及び第3酸化物半導体膜は同じエッチャントに溶解するため、ここでのエッ
チングにより第2酸化物半導体膜の一部及び第3酸化物半導体膜の一部が除去される。レ
ジストマスクと第1酸化物半導体膜で覆われ、残存した第2酸化物半導体膜は、第2のソ
ース領域104a、及び第2のドレイン領域104bとなる。また、第3酸化物半導体膜
の第1酸化物半導体膜で覆われた側面は保護されるが、図9(A)に示すように、第3酸
化物半導体膜のもう一方の側面は露呈しているため、若干エッチングされて端面の形状が
変化する。なお、第1酸化物半導体層103のエッチングは、ウェットエッチングに限定
されずドライエッチングを用いてもよい。以上の工程で第1酸化物半導体層103をチャ
ネル形成領域とする非線形素子30aが作製できる。この段階での断面図を図9(A)に
示す。
次いで、非線形素子30aを覆う保護絶縁膜107を形成する。以降の工程は、実施の形
態2と同一であるため、ここでは簡略な説明のみとする。
保護絶縁膜107を形成した後、第4のフォトリソグラフィー工程を行い、レジストマス
クを形成し、保護絶縁膜107のエッチングによりコンタクトホール125及び126を
形成する。レジストマスクを除去した後の断面図を図9(B)に示す。
次いで、透明導電膜を成膜した後、第5のフォトリソグラフィー工程を行い、レジストマ
スクを形成する。エッチングにより透明導電膜の不要な部分を除去して図示されていない
画素電極を形成する。
また、本実施の形態においては、透明導電膜からなる第3配線層128が非線形素子30
aのドレイン電極層105bと走査線108をコンタクトホール125および126を介
して接続する。この段階での断面図を図9(C)に示す。
こうして5回のフォトリソグラフィー工程により、5枚のフォトマスクを使用して、複数
の非線形素子を有する(本実施の形態では、30aおよび30bの二つの非線形素子を有
する)保護回路を完成させることができる。また、本実施の形態によれば、非線形素子の
形成と共に、同様な方法で複数のTFTを作製できるので、ボトムゲート型のnチャネル
型TFTを有する画素部の作製と保護回路の作製を同時におこなうことができる。すなわ
ち、本実施の形態に示した工程に従えば、薄膜の剥がれに起因する保護回路の不良の少な
い保護ダイオードを搭載したアクティブマトリクス型の表示装置用基板を作製することが
できる。
また、ゲート絶縁層102と第3酸化物半導体層からなるソース領域106a及びドレイ
ン領域106bの接着は良好であり、薄膜の剥がれが生じにくい。すなわち、ゲート絶縁
層102に接してアルミニウムなどの金属配線を直接形成する場合に比べて、ソース電極
層105a及びドレイン電極層105bの密着性が向上するので、薄膜の剥がれに起因す
る保護回路の不良を防止することができる。
(実施の形態4)
本実施の形態では、本発明の一態様を適用した表示装置として、保護回路と画素部に配置
するTFTを同一基板上に有する電子ペーパーの例を示す。
図10は、本発明の一態様を適用した表示装置の例としてアクティブマトリクス型の電子
ペーパーを示す。表示装置に用いられる薄膜トランジスタ581としては、実施の形態2
で示す非線形素子と同様に作製できる。薄膜トランジスタ581は、プラズマ処理された
ゲート絶縁層と、酸素欠乏のIGZO半導体膜からなるソース領域及びドレイン領域と、
ソース領域及びドレイン領域に接するソース電極層及びドレイン電極層と、ソース領域及
びドレイン領域に接する酸素過剰のIGZO半導体層を有する電気特性の高い薄膜トラン
ジスタである。
図10の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
薄膜トランジスタ581はボトムゲート構造の薄膜トランジスタであり、ソース電極層又
はドレイン電極層が第1の電極層587と、絶縁層585に形成される開口で接して電気
的に接続している。第1の電極層587と第2の電極層588との間には黒色領域590
aと白色領域590bと、黒色領域590aと白色領域590bの周りに設けられ液体で
満たされているキャビティ594とを有する球形粒子589が設けられており、球形粒子
589の周囲は樹脂等の充填材595で充填されている(図10参照。)。なお、図10
において580は基板、583は層間絶縁層、584は保護膜、596は基板である。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm~20
0μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設けられ
るマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
ある。従って、例えば電源供給源となる電波発信源から表示機能付き半導体装置(単に表
示装置、又は表示装置を具備する半導体装置ともいう)を遠ざけた場合であっても、表示
された像を保存しておくことが可能となる。
本実施の形態によれば、酸化物半導体を用いた非線形素子で保護回路を構成することによ
り、保護回路として適した構造を有する表示装置を得ることができる。非線形素子の第1
酸化物半導体層と配線層との接続構造において、第1酸化物半導体層よりも電気伝導度が
高い第2酸化物半導体層と接合する領域を設けることで、金属配線のみの場合に比べて、
安定動作をさせることが可能となる。それにより保護回路の機能を高め動作の安定化を図
ることができる。このように、本実施の形態によれば、表示装置として信頼性の高い電子
ペーパーを作製することができる。また、実施の形態3と同様の構成を用いることにより
薄膜の剥がれに起因する不良が起こりにくい非線形素子からなる保護回路を搭載した信頼
性の高い表示装置を作製することができる。
本実施の形態は、実施の形態1に記載した構成と適宜組み合わせて実施することが可能で
ある。
(実施の形態5)
本実施の形態では、本発明の一態様の半導体装置の一例である表示装置において、同一基
板上に少なくとも保護回路と、駆動回路の一部と、画素部に配置する薄膜トランジスタを
作製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態2又は3で示す非線形素子と同様に形
成する。また、形成した薄膜トランジスタはnチャネル型TFTであるため、駆動回路の
うち、nチャネル型TFTで構成することができる駆動回路の一部を画素部の薄膜トラン
ジスタと同一基板上に形成する。
本発明の一態様の半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロッ
ク図の一例を図11(A)に示す。図11(A)に示す表示装置は、基板5300上に表
示素子を備えた画素を複数有する画素部5301と、各画素を選択する走査線駆動回路5
302と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路5303とを
有する。
画素部5301は、信号線駆動回路5303から列方向に伸張して配置された複数の信号
線S1~Sm(図示せず。)により信号線駆動回路5303と接続され、走査線駆動回路
5302から行方向に伸張して配置された複数の走査線G1~Gn(図示せず。)により
走査線駆動回路5302と接続され、信号線S1~Sm並びに走査線G1~Gnに対応し
てマトリクス状に配置された複数の画素(図示せず。)を有する。そして、各画素は、信
号線Sj(信号線S1~Smのうちいずれか一)、走査線Gi(走査線G1~Gnのうち
いずれか一)と接続される。
また、実施の形態2又は3で示す非線形素子と同様の方法で形成できる薄膜トランジスタ
は、nチャネル型TFTであり、nチャネル型TFTで構成する信号線駆動回路について
図12を用いて説明する。
図12に示す信号線駆動回路は、ドライバIC5601、スイッチ群5602_1~56
02_M、第1の配線5611、第2の配線5612、第3の配線5613及び配線56
21_1~5621_Mを有する。スイッチ群5602_1~5602_Mそれぞれは、
第1の薄膜トランジスタ5603a、第2の薄膜トランジスタ5603b及び第3の薄膜
トランジスタ5603cを有する。
ドライバIC5601は第1の配線5611、第2の配線5612、第3の配線5613
及び配線5621_1~5621_Mに接続される。そして、スイッチ群5602_1~
5602_Mそれぞれは、第1の配線5611、第2の配線5612、第3の配線561
3及びスイッチ群5602_1~5602_Mそれぞれに対応した配線5621_1~5
621_Mに接続される。そして、配線5621_1~5621_Mそれぞれは、第1の
薄膜トランジスタ5603a、第2の薄膜トランジスタ5603b及び第3の薄膜トラン
ジスタ5603cを介して、3つの信号線に接続される。例えば、J列目の配線5621
_J(配線5621_1~配線5621_Mのうちいずれか一)は、スイッチ群5602
_Jが有する第1の薄膜トランジスタ5603a、第2の薄膜トランジスタ5603b及
び第3の薄膜トランジスタ5603cを介して、信号線Sj-1、信号線Sj、信号線S
j+1に接続される。
なお、第1の配線5611、第2の配線5612、第3の配線5613には、それぞれ信
号が入力される。
なお、ドライバIC5601は、単結晶基板上に形成されていることが望ましい。さらに
、スイッチ群5602_1~5602_Mは、画素部と同一基板上に形成されていること
が望ましい。したがって、ドライバIC5601とスイッチ群5602_1~5602_
MとはFPCなどを介して接続するとよい。
次に、図12に示した信号線駆動回路の動作について、図13のタイミングチャートを参
照して説明する。なお、図13のタイミングチャートは、i行目の走査線Giが選択され
ている場合のタイミングチャートを示している。さらに、i行目の走査線Giの選択期間
は、第1のサブ選択期間T1、第2のサブ選択期間T2及び第3のサブ選択期間T3に分
割されている。さらに、図12の信号線駆動回路は、他の行の走査線が選択されている場
合でも図13と同様の動作をする。
なお、図13のタイミングチャートは、J列目の配線5621_Jが第1の薄膜トランジ
スタ5603a、第2の薄膜トランジスタ5603b及び第3の薄膜トランジスタ560
3cを介して、信号線Sj-1、信号線Sj、信号線Sj+1に接続される場合について
示している。
なお、図13のタイミングチャートは、i行目の走査線Giが選択されるタイミング、第
1の薄膜トランジスタ5603aのオン・オフのタイミング5703a、第2の薄膜トラ
ンジスタ5603bのオン・オフのタイミング5703b、第3の薄膜トランジスタ56
03cのオン・オフのタイミング5703c及びJ列目の配線5621_Jに入力される
信号5721_Jを示している。
なお、配線5621_1~配線5621_Mには第1のサブ選択期間T1、第2のサブ選
択期間T2及び第3のサブ選択期間T3において、それぞれ別のビデオ信号が入力される
。例えば、第1のサブ選択期間T1において配線5621_Jに入力されるビデオ信号は
信号線Sj-1に入力され、第2のサブ選択期間T2において配線5621_Jに入力さ
れるビデオ信号は信号線Sjに入力され、第3のサブ選択期間T3において配線5621
_Jに入力されるビデオ信号は信号線Sj+1に入力される。さらに、第1のサブ選択期
間T1、第2のサブ選択期間T2及び第3のサブ選択期間T3において、配線5621_
Jに入力されるビデオ信号をそれぞれData_j-1、Data_j、Data_j+
1とする。
図13に示すように、第1のサブ選択期間T1において第1の薄膜トランジスタ5603
aがオンし、第2の薄膜トランジスタ5603b及び第3の薄膜トランジスタ5603c
がオフする。このとき、配線5621_Jに入力されるData_j-1が、第1の薄膜
トランジスタ5603aを介して信号線Sj-1に入力される。第2のサブ選択期間T2
では、第2の薄膜トランジスタ5603bがオンし、第1の薄膜トランジスタ5603a
及び第3の薄膜トランジスタ5603cがオフする。このとき、配線5621_Jに入力
されるData_jが、第2の薄膜トランジスタ5603bを介して信号線Sjに入力さ
れる。第3のサブ選択期間T3では、第3の薄膜トランジスタ5603cがオンし、第1
の薄膜トランジスタ5603a及び第2の薄膜トランジスタ5603bがオフする。この
とき、配線5621_Jに入力されるData_j+1が、第3の薄膜トランジスタ56
03cを介して信号線Sj+1に入力される。
以上のことから、図12の信号線駆動回路は、1ゲート選択期間を3つに分割することで
、1ゲート選択期間中に1つの配線5621から3つの信号線にビデオ信号を入力するこ
とができる。したがって、図12の信号線駆動回路は、ドライバIC5601が形成され
る基板と、画素部が形成されている基板との接続数を信号線の数に比べて約1/3にする
ことができる。接続数が約1/3になることによって、図12の信号線駆動回路は、信頼
性、歩留まりなどを向上できる。
なお、図12のように、1ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選
択期間それぞれにおいて、ある1つの配線から複数の信号線それぞれにビデオ信号を入力
することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
例えば、3つ以上のサブ選択期間それぞれにおいて1つの配線から3つ以上の信号線それ
ぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御する
ための配線を追加すればよい。ただし、1ゲート選択期間を4つ以上のサブ選択期間に分
割すると、1つのサブ選択期間が短くなる。したがって、1ゲート選択期間は、2つ又は
3つのサブ選択期間に分割されることが望ましい。
別の例として、図14のタイミングチャートに示すように、1つの選択期間をプリチャー
ジ期間Tp、第1のサブ選択期間T1、第2のサブ選択期間T2、第3のサブ選択期間T
3に分割してもよい。さらに、図14のタイミングチャートは、i行目の走査線Giが選
択されるタイミング、第1の薄膜トランジスタ5603aのオン・オフのタイミング58
03a、第2の薄膜トランジスタ5603bのオン・オフのタイミング5803b、第3
の薄膜トランジスタ5603cのオン・オフのタイミング5803c及びJ列目の配線5
621_Jに入力される信号5821_Jを示している。図14に示すように、プリチャ
ージ期間Tpにおいて第1の薄膜トランジスタ5603a、第2の薄膜トランジスタ56
03b及び第3の薄膜トランジスタ5603cがオンする。このとき、配線5621_J
に入力されるプリチャージ電圧Vpが第1の薄膜トランジスタ5603a、第2の薄膜ト
ランジスタ5603b及び第3の薄膜トランジスタ5603cを介してそれぞれ信号線S
j-1、信号線Sj、信号線Sj+1に入力される。第1のサブ選択期間T1において第
1の薄膜トランジスタ5603aがオンし、第2の薄膜トランジスタ5603b及び第3
の薄膜トランジスタ5603cがオフする。このとき、配線5621_Jに入力されるD
ata_j-1が、第1の薄膜トランジスタ5603aを介して信号線Sj-1に入力さ
れる。第2のサブ選択期間T2では、第2の薄膜トランジスタ5603bがオンし、第1
の薄膜トランジスタ5603a及び第3の薄膜トランジスタ5603cがオフする。この
とき、配線5621_Jに入力されるData_jが、第2の薄膜トランジスタ5603
bを介して信号線Sjに入力される。第3のサブ選択期間T3では、第3の薄膜トランジ
スタ5603cがオンし、第1の薄膜トランジスタ5603a及び第2の薄膜トランジス
タ5603bがオフする。このとき、配線5621_Jに入力されるData_j+1が
、第3の薄膜トランジスタ5603cを介して信号線Sj+1に入力される。
以上のことから、図14のタイミングチャートを適用した図12の信号線駆動回路は、サ
ブ選択期間の前にプリチャージ期間を設けることによって、信号線をプリチャージできる
ため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図14において
、図13と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有
する部分の詳細な説明は省略する。
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バ
ッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動
回路において、シフトレジスタにクロック信号(CLK)及びスタートパルス信号(SP
)が入力されることによって、選択信号が生成される。生成された選択信号はバッファに
おいて緩衝増幅され、対応する走査線に供給される。走査線には、1ライン分の画素のト
ランジスタのゲート電極が接続されている。そして、1ライン分の画素のトランジスタを
一斉にONにしなくてはならないので、バッファは大きな電流を流すことが可能なものが
用いられる。
走査線駆動回路の一部に用いるシフトレジスタの一形態について図15及び図16を用い
て説明する。
図15にシフトレジスタの回路構成を示す。図15に示すシフトレジスタは、複数のフリ
ップフロップ(フリップフロップ5701_1~5701_n)で構成される。また、第
1のクロック信号、第2のクロック信号、スタートパルス信号、リセット信号が入力され
て動作する。
図15のシフトレジスタの接続関係について説明する。図15のシフトレジスタは、i段
目のフリップフロップ5701_i(フリップフロップ5701_1~5701_nのう
ちいずれか一)は、図16に示した第1の配線5501が第7の配線5717_i-1に
接続され、図16に示した第2の配線5502が第7の配線5717_i+1に接続され
、図16に示した第3の配線5503が第7の配線5717_iに接続され、図16に示
した第6の配線5506が第5の配線5715に接続される。
また、図16に示した第4の配線5504が奇数段目のフリップフロップでは第2の配線
5712に接続され、偶数段目のフリップフロップでは第3の配線5713に接続され、
図16に示した第5の配線5505が第4の配線5714に接続される。
ただし、1段目のフリップフロップ5701_1の図16に示す第1の配線5501は第
1の配線5711に接続され、n段目のフリップフロップ5701_nの図16に示す第
2の配線5502は第6の配線5716に接続される。
なお、第1の配線5711、第2の配線5712、第3の配線5713、第6の配線57
16を、それぞれ第1の信号線、第2の信号線、第3の信号線、第4の信号線と呼んでも
よい。さらに、第4の配線5714、第5の配線5715を、それぞれ第1の電源線、第
2の電源線と呼んでもよい。
次に、図15に示すフリップフロップの詳細について、図16に示す。図16に示すフリ
ップフロップは、第1の薄膜トランジスタ5571、第2の薄膜トランジスタ5572、
第3の薄膜トランジスタ5573、第4の薄膜トランジスタ5574、第5の薄膜トラン
ジスタ5575、第6の薄膜トランジスタ5576、第7の薄膜トランジスタ5577及
び第8の薄膜トランジスタ5578を有する。なお、第1の薄膜トランジスタ5571、
第2の薄膜トランジスタ5572、第3の薄膜トランジスタ5573、第4の薄膜トラン
ジスタ5574、第5の薄膜トランジスタ5575、第6の薄膜トランジスタ5576、
第7の薄膜トランジスタ5577及び第8の薄膜トランジスタ5578は、nチャネル型
トランジスタであり、ゲート・ソース間電圧(Vgs)がしきい値電圧(Vth)を上回
ったとき導通状態になるものとする。
次に、図16に示すフリップフロップの接続構成について、以下に示す。
第1の薄膜トランジスタ5571の第1の電極(ソース電極またはドレイン電極の一方)
が第4の配線5504に接続され、第1の薄膜トランジスタ5571の第2の電極(ソー
ス電極またはドレイン電極の他方)が第3の配線5503に接続される。
第2の薄膜トランジスタ5572の第1の電極が第6の配線5506に接続され、第2の
薄膜トランジスタ5572第2の電極が第3の配線5503に接続される。
第3の薄膜トランジスタ5573の第1の電極が第5の配線5505に接続され、第3の
薄膜トランジスタ5573の第2の電極が第2の薄膜トランジスタ5572のゲート電極
に接続され、第3の薄膜トランジスタ5573のゲート電極が第5の配線5505に接続
される。
第4の薄膜トランジスタ5574の第1の電極が第6の配線5506に接続され、第4の
薄膜トランジスタ5574の第2の電極が第2の薄膜トランジスタ5572のゲート電極
に接続され、第4の薄膜トランジスタ5574のゲート電極が第1の薄膜トランジスタ5
571のゲート電極に接続される。
第5の薄膜トランジスタ5575の第1の電極が第5の配線5505に接続され、第5の
薄膜トランジスタ5575の第2の電極が第1の薄膜トランジスタ5571のゲート電極
に接続され、第5の薄膜トランジスタ5575のゲート電極が第1の配線5501に接続
される。
第6の薄膜トランジスタ5576の第1の電極が第6の配線5506に接続され、第6の
薄膜トランジスタ5576の第2の電極が第1の薄膜トランジスタ5571のゲート電極
に接続され、第6の薄膜トランジスタ5576のゲート電極が第2の薄膜トランジスタ5
572のゲート電極に接続される。
第7の薄膜トランジスタ5577の第1の電極が第6の配線5506に接続され、第7の
薄膜トランジスタ5577の第2の電極が第1の薄膜トランジスタ5571のゲート電極
に接続され、第7の薄膜トランジスタ5577のゲート電極が第2の配線5502に接続
される。第8の薄膜トランジスタ5578の第1の電極が第6の配線5506に接続され
、第8の薄膜トランジスタ5578の第2の電極が第2の薄膜トランジスタ5572のゲ
ート電極に接続され、第8の薄膜トランジスタ5578のゲート電極が第1の配線550
1に接続される。
なお、第1の薄膜トランジスタ5571のゲート電極、第4の薄膜トランジスタ5574
のゲート電極、第5の薄膜トランジスタ5575の第2の電極、第6の薄膜トランジスタ
5576の第2の電極及び第7の薄膜トランジスタ5577の第2の電極の接続箇所をノ
ード5543とする。さらに、第2の薄膜トランジスタ5572のゲート電極、第3の薄
膜トランジスタ5573の第2の電極、第4の薄膜トランジスタ5574の第2の電極、
第6の薄膜トランジスタ5576のゲート電極及び第8の薄膜トランジスタ5578の第
2の電極の接続箇所をノード5544とする。
なお、第1の配線5501、第2の配線5502、第3の配線5503及び第4の配線5
504を、それぞれ第1の信号線、第2の信号、第3の信号線、第4の信号線と呼んでも
よい。さらに、第5の配線5505を第1の電源線、第6の配線5506を第2の電源線
と呼んでもよい。
また、信号線駆動回路及び走査線駆動回路を、実施の形態2又は3で示す非線形素子と共
に同様の方法で形成できるnチャネル型TFTのみをつかって作製することも可能である
。実施の形態2又は3で示す非線形素子と共に同様の方法で形成できるnチャネル型TF
Tはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くすることが可能と
なる。また、実施の形態2又は3で示す非線形素子と共に同様の方法で形成できるnチャ
ネル型TFTはインジウム、ガリウム、及び亜鉛を含む酸素欠乏酸化物半導体層であるソ
ース領域又はドレイン領域により寄生容量が低減されるため、周波数特性(f特性と呼ば
れる)が高い。例えば、実施の形態2又は3で示す非線形素子と共に同様の方法で形成で
きるnチャネル型TFTを用いた走査線駆動回路は、高速に動作させることが出来るため
、フレーム周波数を高くすること、または、黒画面挿入を実現することなども実現するこ
とが出来る。
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線
駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが出来
る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動
回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配
置することにより、フレーム周波数を高くすることを実現することが出来る。
また、本発明の一態様を適用した半導体装置の一例であるアクティブマトリクス型発光表
示装置を作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため
、走査線駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示装置
のブロック図の一例を図11(B)に示す。
図11(B)に示す発光表示装置は、基板5400上に表示素子を備えた画素を複数有す
る画素部5401と、各画素を選択する第1の走査線駆動回路5402及び第2の走査線
駆動回路5404と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路5
403とを有する。
図11(B)に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場
合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態と
なる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面
積階調法は、1画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆
動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光す
る期間を制御することによって、階調表示を行う駆動法である。
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。具体的に時間階調法で表示を行なう場合、1フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、
1フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制
御することができ、階調を表示することができる。
なお、図11(B)に示す発光表示装置では、一つの画素にスイッチング用TFTと、電
流制御用TFTとの2つを配置する場合、スイッチング用TFTのゲート配線である第1
の走査線に入力される信号を第1走査線駆動回路5402で生成し、電流制御用TFTの
ゲート配線である第2の走査線に入力される信号を第2の走査線駆動回路5404で生成
している例を示しているが、第1の走査線に入力される信号と、第2の走査線に入力され
る信号とを、共に1つの走査線駆動回路で生成するようにしても良い。また、例えば、ス
イッチング素子が有する各トランジスタの数によって、スイッチング素子の動作を制御す
るのに用いられる第1の走査線が、各画素に複数設けられることもあり得る。この場合、
複数の第1の走査線に入力される信号を、全て1つの走査線駆動回路で生成しても良いし
、複数の各走査線駆動回路で生成しても良い。
また、発光表示装置においても、駆動回路のうち、nチャネル型TFTで構成することが
できる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる
。また、信号線駆動回路及び走査線駆動回路を実施の形態2又は3で示す非線形素子と共
に同様の方法で形成できるnチャネル型TFTのみで作製することも可能である。
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と
電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。
電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)も呼ばれており、紙と同じ
読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利
点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒
子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を
含む)とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置には必要な偏光板、対向基板も必要なく、厚さや重さが半減する。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態2又は3で示す非
線形素子と共に同様の方法で形成できる薄膜トランジスタによって得られるアクティブマ
トリクス基板を用いることができる。
なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
本実施の形態によれば、酸化物半導体を用いた非線形素子で保護回路を構成することによ
り、保護回路として適した構造を有する表示装置を得ることができる。非線形素子の第1
酸化物半導体層と配線層との接続構造において、第1酸化物半導体層よりも電気伝導度が
高い第2酸化物半導体層と接合する領域を設けることで、金属配線のみの場合に比べて、
安定動作をさせることが可能となる。それにより保護回路の機能を高め動作の安定化を図
ることができる。このように、本実施の形態によれば、信頼性の高い表示装置を作製する
ことができる。また、実施の形態3と同様の構成を用いることにより薄膜の剥がれに起因
する不良が起こりにくい非線形素子からなる保護回路を搭載した信頼性の高い表示装置を
作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態6)
本発明の一態様の非線形素子と共に薄膜トランジスタを作製し、該薄膜トランジスタを画
素部、さらには駆動回路に用いて表示機能を有する半導体装置(表示装置ともいう)を作
製することができる。また、本発明の一態様の非線形素子と薄膜トランジスタを駆動回路
の一部または全体に用い、画素部と同じ基板上に一体形成し、システムオンパネルを形成
することができる。
表示装置は表示素子を含む。表示素子としては液晶素子(液晶表示素子ともいう)、発光
素子(発光表示素子ともいう)を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electr
o Luminescence)、有機EL等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むIC等を実装した状態にあるモジュールとを含む。さらに本発明の一態様は、該表
示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関
し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子
基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素
電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態で
あっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源(照明装置含む)を指す。また、コネクター、例えばFPC(Flexible pr
inted circuit)もしくはTAB(Tape Automated Bon
ding)テープもしくはTCP(Tape Carrier Package)が取り
付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュ
ール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回
路)が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、本発明の一態様の表示装置の一形態に相当する液晶表示パネルの外観
及び断面について、図17を用いて説明する。図17は、非線形素子と共に同様の方法で
作成できる電気特性の高い薄膜トランジスタ4010、4011、及び液晶素子4013
を、第1の基板4001と第2の基板4006との間にシール材4005によって封止し
たパネルの上面図であり、図17(B)は、図17(A1)(A2)のM-Nにおける断
面図に相当する。
第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲む
ようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回
路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査
線駆動回路4004とは、第1の基板4001と第2の基板4006との間のシール材4
005によって、液晶層4008と共に封止されている。また第1の基板4001上のシ
ール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単
結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG方法、
ワイヤボンディング方法、或いはTAB方法などを用いることができる。図17(A1)
は、COG方法により信号線駆動回路4003を実装する例であり、図17(A2)は、
TAB方法により信号線駆動回路4003を実装する例である。
また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、
薄膜トランジスタを複数有しており、図17(B)では、画素部4002に含まれる薄膜
トランジスタ4010と、走査線駆動回路4004に含まれる薄膜トランジスタ4011
とを例示している。薄膜トランジスタ4010、4011上には絶縁層4020、402
1が設けられている。
薄膜トランジスタ4010、4011はプラズマ処理されたゲート絶縁層と、酸素欠乏の
IGZO半導体膜からなるソース領域及びドレイン領域と、ソース領域及びドレイン領域
に接するソース電極層及びドレイン電極層と、ソース領域及びドレイン領域に接する酸素
過剰のIGZO半導体層を有する電気特性の高い薄膜トランジスタであって、実施の形態
2で示す非線形素子と共に同様に作製できる。また、本実施の形態において、薄膜トラン
ジスタ4010、4011はnチャネル型薄膜トランジスタである。
また、液晶素子4013が有する画素電極層4030は、薄膜トランジスタ4010と電
気的に接続されている。そして液晶素子4013の対向電極層4031は第2の基板40
06上に形成されている。画素電極層4030と対向電極層4031と液晶層4008と
が重なっている部分が、液晶素子4013に相当する。なお、画素電極層4030、対向
電極層4031はそれぞれ配向膜として機能する絶縁層4032、4033が設けられ、
絶縁層4032、4033を介して液晶層4008を挟持している。
なお、第1の基板4001、第2の基板4006としては、ガラス、金属(代表的にはス
テンレス)、セラミックス、プラスチックを用いることができる。プラスチックとしては
、FRP(Fiberglass-Reinforced Plastics)板、PV
F(ポリビニルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをPVFフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
また4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層4030と対向電極層4031との間の距離(セルギャップ)を制御するため
に設けられている。なお球状のスペーサを用いていても良い。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層4008を
形成する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が10μs
~100μsと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小
さい。
なお本実施の形態は透過型液晶表示装置の例であるが、本発明の一態様は反射型液晶表示
装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態の液晶表示装置では、基板の外側(視認側)に偏光板を設け、内側に
着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設
けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び
着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスと
して機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トラン
ジスタの信頼性を向上させるため、実施の形態2で示す非線形素子と、非線形素子と同様
の方法で形成できる薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層(絶
縁層4020、絶縁層4021)で覆う構成となっている。なお、保護膜は、大気中に浮
遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な
膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素
膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム
膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では
保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい
ここでは、保護膜として積層構造の絶縁層4020を形成する。ここでは、絶縁層402
0の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜
を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防
止に効果がある。
また、絶縁層4020の二層目として、スパッタ法を用いて窒化珪素膜を形成する。保護
膜として窒化珪素膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、
TFTの電気特性を変化させることを抑制することができる。
また、保護膜を形成した後に、IGZO半導体層のアニール(300℃~400℃)を行
ってもよい。
また、平坦化絶縁膜として絶縁層4021を形成する。絶縁層4021としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料(low-k材料)
、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いる
ことができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、またはア
リール基のうち少なくとも1種を有していてもよい。なお、これらの材料で形成される絶
縁膜を複数積層させることで、絶縁層4021を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi-O-S
i結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキ
ル基、または芳香族炭化水素のうち、少なくとも1種を有していてもよい。
絶縁層4021の形成法は、特に限定されず、その材料に応じて、スパッタ法、SOG法
、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン
印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層4021を材料液を用いて形成する場合、ベ
ークする工程で同時に、IGZO半導体層のアニール(300℃~400℃)を行っても
よい。絶縁層4021の焼成工程とIGZO半導体層のアニールを兼ねることで効率よく
半導体装置を作製することが可能となる。
画素電極層4030、対向電極層4031は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層4030、対向電極層4031として、導電性高分子(導電性ポリマー
ともいう)を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が10000Ω/□以下、波長550nmにおける透光率
が70%以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が0.1Ω・cm以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路4003と、走査線駆動回路4004と画素部400
2に与えられる各種信号及び電位は、FPC4018から供給されている。
本実施の形態では、接続端子電極4015が、液晶素子4013が有する画素電極層40
30と同じ導電膜から形成され、端子電極4016は、薄膜トランジスタ4010、40
11のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極4015は、FPC4018が有する端子と、異方性導電膜4019を介し
て電気的に接続されている。
また図17においては、信号線駆動回路4003を別途形成し、第1の基板4001に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
図18は、本発明の一態様を適用して作製されるTFT基板2600を用いて半導体装置
として液晶表示モジュールを構成する一例を示している。
図18は液晶表示モジュールの一例であり、TFT基板2600と対向基板2601がシ
ール材2602により固着され、その間にTFT等を含む画素部2603、液晶層を含む
表示素子2604、着色層2605が設けられ表示領域を形成している。着色層2605
はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。TFT基板2600と対向基板2601の
外側には偏光板2606、偏光板2607、拡散板2613が配設されている。光源は冷
陰極管2610と反射板2611により構成され、回路基板2612は、フレキシブル配
線基板2609によりTFT基板2600の配線回路部2608と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、TN(Twisted Nematic)モード、IPS(I
n-Plane-Switching)モード、FFS(Fringe Field S
witching)モード、MVA(Multi-domain Vertical A
lignment)モード、PVA(Patterned Vertical Alig
nment)、ASM(Axially Symmetric aligned Mic
ro-cell)モード、OCB(Optical Compensated Bire
fringence)モード、FLC(Ferroelectric Liquid C
rystal)モード、AFLC(AntiFerroelectric Liquid
Crystal)などを用いることができる。
本実施の形態によれば、酸化物半導体を用いた非線形素子で保護回路を構成することによ
り、保護回路として適した構造を有する表示装置を得ることができる。非線形素子の第1
酸化物半導体層と配線層との接続構造において、第1酸化物半導体層よりも電気伝導度が
高い第2酸化物半導体層と接合する領域を設けることで、金属配線のみの場合に比べて、
安定動作をさせることが可能となる。それにより保護回路の機能を高め動作の安定化を図
ることができる。このように、本実施の形態によれば、表示装置として信頼性の高い液晶
表示パネルを作製することができる。また、実施の形態3と同様の構成を用いることによ
り薄膜の剥がれに起因する不良が起こりにくい非線形素子からなる保護回路を搭載した信
頼性の高い液晶表示パネルを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態7)
本実施の形態では、本発明の一態様の表示装置として発光表示装置の例を示す。表示装置
の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を例
示する。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物である
か、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機
EL素子と呼ばれている。
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー-ア
クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明す
る。
図19は、本発明の一態様を適用した半導体装置の例としてデジタル時間階調駆動を適用
可能な画素構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は実施の形態2又は3で示す非線形素子と同様の方法で形成できるIGZO半導体層をチ
ャネル形成領域に用いるnチャネル型のトランジスタを1つの画素に2つ用いる例を示す
画素6400は、スイッチング用トランジスタ6401、駆動用トランジスタ6402、
発光素子6404及び容量素子6403を有している。スイッチング用トランジスタ64
01はゲートが走査線6406に接続され、第1電極(ソース電極及びドレイン電極の一
方)が信号線6405に接続され、第2電極(ソース電極及びドレイン電極の他方)が駆
動用トランジスタ6402のゲートに接続されている。駆動用トランジスタ6402は、
ゲートが容量素子6403を介して電源線6407に接続され、第1電極が電源線640
7に接続され、第2電極が発光素子6404の第1電極(画素電極)に接続されている。
発光素子6404の第2電極は共通電極6408に相当する。
なお、発光素子6404の第2電極(共通電極6408)には低電源電位が設定されてい
る。なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして低電源
電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子6404に印加
して、発光素子6404に電流を流して発光素子6404を発光させるため、高電源電位
と低電源電位との電位差が発光素子6404の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子6403は駆動用トランジスタ6402のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ6402のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ6402のゲートには、
駆動用トランジスタ6402が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ6402は線形領域で動作させる。
駆動用トランジスタ6402は線形領域で動作させるため、電源線6407の電圧よりも
高い電圧を駆動用トランジスタ6402のゲートにかける。なお、信号線6405には、
(電源線電圧+駆動用トランジスタ6402のVth)以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図19と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ6402のゲートに発光素子6404
の順方向電圧+駆動用トランジスタ6402のVth以上の電圧をかける。発光素子64
04の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ6402が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子6404に電流を流すことができる。駆動用トランジ
スタ6402を飽和領域で動作させるため、電源線6407の電位は、駆動用トランジス
タ6402のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
6404にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図19に示す画素構成は、これに限定されない。例えば、図19に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図20を用いて説明する。ここでは、駆動用TFTがn
型の場合を例に挙げて、画素の断面構造について説明する。図20(A)(B)(C)の
半導体装置に用いられる駆動用TFT7001、7011、7021は、実施の形態2で
示す非線形素子と共に同様の方法で形成できる薄膜トランジスタであり、プラズマ処理さ
れたゲート絶縁層と、酸素欠乏のIGZO半導体膜からなるソース領域及びドレイン領域
と、ソース領域及びドレイン領域に接するソース電極層及びドレイン電極層と、ソース領
域及びドレイン領域に接する酸素過剰のIGZO半導体層を有する電気特性の高い薄膜ト
ランジスタである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側の面及び基板とは
反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一態様の画素構
成はどの射出構造の発光素子にも適用することができる。
上面射出構造の発光素子について図20(A)を用いて説明する。
図20(A)に、駆動用TFT7001がn型で、発光素子7002から発せられる光が
陽極7005側(基板とは反対側)に抜ける場合の、画素の断面図を示す。図20(A)
では、発光素子7002の陰極7003と駆動用TFT7001が電気的に接続されてお
り、陰極7003上に発光層7004、陽極7005が順に積層されている。陰極700
3は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることが
できる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。そして発光層
7004は、単数の層で構成されていても、複数の層が積層されるように構成されていて
もどちらでも良い。複数の層で構成されている場合、陰極7003上に電子注入層、電子
輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設
ける必要はない。陽極7005は光を透過する透光性を有する導電性材料を用いて形成し
、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム
亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物
、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物、酸化ケイ素を
添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。
陰極7003及び陽極7005で発光層7004を挟んでいる領域が発光素子7002に
相当する。図20(A)に示した画素の場合、発光素子7002から発せられる光は、矢
印で示すように陽極7005側に射出する。
次に、下面射出構造の発光素子について図20(B)を用いて説明する。駆動用TFT7
011がn型で、発光素子7012から発せられる光が陰極7013側(基板側)に射出
する場合の、画素の断面図を示す。図20(B)では、駆動用TFT7011と電気的に
接続された透光性を有する導電膜7017上に、発光素子7012の陰極7013が成膜
されており、陰極7013上に発光層7014、陽極7015が順に積層されている。な
お、陽極7015が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽する
ための遮蔽膜7016が成膜されていてもよい。陰極7013は、図20(A)の場合と
同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただし
その膜厚は、光を透過する程度(好ましくは、5nm~30nm程度)とする。例えば2
0nmの膜厚を有するアルミニウム膜を、陰極7013として用いることができる。そし
て発光層7014は、図20(A)と同様に、単数の層で構成されていても、複数の層が
積層されるように構成されていてもどちらでも良い。陽極7015は光を透過する必要は
ないが、図20(A)と同様に、透光性を有する導電性材料を用いて形成することができ
る。そして遮蔽膜7016は、例えば光を反射する金属等を用いることができるが、金属
膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極7013及び陽極7015で、発光層7014を挟んでいる領域が発光素子7012
に相当する。図20(B)に示した画素の場合、発光素子7012から発せられる光は、
矢印で示すように陰極7013側に射出する。
次に、両面射出構造の発光素子について、図20(C)を用いて説明する。図20(C)
では、駆動用TFT7021と電気的に接続された透光性を有する導電膜7027上に、
発光素子7022の陰極7023が成膜されており、陰極7023上に発光層7024、
陽極7025が順に積層されている。陰極7023は、図20(A)の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極7023として
用いることができる。そして発光層7024は、図20(A)と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極70
25は、図20(A)と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
陰極7023と、発光層7024と、陽極7025とが重なっている部分が発光素子70
22に相当する。図20(C)に示した画素の場合、発光素子7022から発せられる光
は、矢印で示すように陽極7025側と陰極7023側の両方に射出する。
なお、ここでは、発光素子として有機EL素子について述べたが、発光素子として無機E
L素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ(駆動用TFT)と
発光素子が電気的に接続されている例を示したが、駆動用TFTと発光素子との間に電流
制御用TFTが接続されている構成であってもよい。
なお本実施の形態で示す半導体装置は、図20に示した構成に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。
次に、本発明の一態様の半導体装置の一形態に相当する発光表示パネル(発光パネルとも
いう)の外観及び断面について、図21を用いて説明する。図21(A)は、本発明の一
態様の非線形素子と共に同様の方法で第1の基板上に作製できる電気特性の高い薄膜トラ
ンジスタ及び発光素子を第1の基板と第2の基板との間にシール材によって封止したパネ
ルの上面図であり、図21(B)は、図21(A)のH-Iにおける断面図に相当する。
第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、450
3b、及び走査線駆動回路4504a、4504bを囲むようにして、シール材4505
が設けられている。また画素部4502、信号線駆動回路4503a、4503b、及び
走査線駆動回路4504a、4504bの上に第2の基板4506が設けられている。よ
って画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路45
04a、4504bは、第1の基板4501とシール材4505と第2の基板4506と
によって、充填材4507と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィル
ム等)やカバー材でパッケージング(封入)することが好ましい。
また、第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、
4503b、及び走査線駆動回路4504a、4504bは、薄膜トランジスタを複数有
しており、図21(B)では、画素部4502に含まれる薄膜トランジスタ4510と、
信号線駆動回路4503aに含まれる薄膜トランジスタ4509とを例示している。
薄膜トランジスタ4509、4510は、プラズマ処理されたゲート絶縁層と、酸素欠乏
のIGZO半導体膜からなるソース領域及びドレイン領域と、ソース領域及びドレイン領
域に接するソース電極層及びドレイン電極層と、ソース領域及びドレイン領域に接する酸
素過剰のIGZO半導体層を有する電気特性の高い薄膜トランジスタであって、実施の形
態2で示す非線形素子と共に同様に作製できる。また、本実施の形態において、薄膜トラ
ンジスタ4509、4510はnチャネル型薄膜トランジスタである。
また4511は発光素子に相当し、発光素子4511が有する画素電極である第1の電極
層4517は、薄膜トランジスタ4510のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子4511の構成は、第1の電極層4517、電界発光層
4512、第2の電極層4513の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子4511から取り出す光の方向などに合わせて、発光素子4511の
構成は適宜変えることができる。
隔壁4520は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第1の電極層4517上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層4512は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子4511に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層
4513及び隔壁4520上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、DLC膜等を形成することができる。
また、信号線駆動回路4503a、4503b、走査線駆動回路4504a、4504b
、または画素部4502に与えられる各種信号及び電位は、FPC4518a、4518
bから供給されている。
本実施の形態では、接続端子電極4515が、発光素子4511が有する第1の電極層4
517と同じ導電膜から形成され、端子電極4516は、薄膜トランジスタ4509、4
510が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極4515は、FPC4518aが有する端子と、異方性導電膜4519を介
して電気的に接続されている。
発光素子4511からの光の取り出し方向に位置する第2の基板4506は透光性でなけ
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透光性を有する材料を用いる。
また、充填材4507としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEV
A(エチレンビニルアセテート)を用いることができる。本実施の形態は充填材として窒
素を用いる。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、
位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図21の構成に
限定されない。
本実施の形態によれば、酸化物半導体を用いた非線形素子で保護回路を構成することによ
り、保護回路として適した構造を有する表示装置を得ることができる。非線形素子の第1
酸化物半導体層と配線層との接続構造において、第1酸化物半導体層よりも電気伝導度が
高い第2酸化物半導体層と接合する領域を設けることで、金属配線のみの場合に比べて、
安定動作をさせることが可能となる。それにより保護回路の機能を高め動作の安定化を図
ることができる。このように、本実施の形態によれば、表示装置として信頼性の高い発光
表示装置(表示パネル)を作製することができる。また、実施の形態3と同様の構成を用
いることにより薄膜の剥がれに起因する不良が起こりにくい非線形素子からなる保護回路
を搭載した信頼性の高い発光表示装置(表示パネル)を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態8)
本発明の一態様の表示装置は、電子ペーパーとして適用することができる。電子ペーパー
は、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例
えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター、電車などの乗り物の
車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電
子機器の一例を図22、図23に示す。
図22(A)は、電子ペーパーで作られたポスター2631を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一態様を適用
した電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩
れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成
としてもよい。
また、図22(B)は、電車などの乗り物の車内広告2632を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一態様を適
用した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えるこ
とができる。また表示も崩れることなく安定した画像が得られる。なお、社内広告は無線
で情報を送受信できる構成としてもよい。
また、図23は、電子書籍2700の一例を示している。例えば、電子書籍2700は、
筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐
体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図23では表示部2705)に文章を表示し、左側の表示部
(図23では表示部2707)に画像を表示することができる。
また、図23では、筐体2701に操作部などを備えた例を示している。例えば、筐体2
701において、電源2721、操作キー2723、スピーカ2725などを備えている
。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSB
ケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
本実施の形態の様に、酸化物半導体を用いた非線形素子で機能を高め動作の安定化が図ら
れた保護回路を有する表示装置を電子機器に搭載することにより、信頼性の高い電子機器
を提供できる。また、実施の形態3と同様の構成を用いることにより、薄膜の剥がれに起
因する不良が起こりにくい非線形素子からなる保護回路を搭載した信頼性の高い表示装置
を搭載した電子機器を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態9)
本発明の一態様に係る半導体装置は、さまざまな電子機器(遊技機も含む)に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョ
ン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯
型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げら
れる。
図24(A)は、テレビジョン装置9600の一例を示している。テレビジョン装置96
00は、筐体9601に表示部9603が組み込まれている。表示部9603により、映
像を表示することが可能である。また、ここでは、スタンド9605により筐体9601
を支持した構成を示している。
テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモ
コン操作機9610により行うことができる。リモコン操作機9610が備える操作キー
9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示され
る映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機
9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
図24(B)は、デジタルフォトフレーム9700の一例を示している。例えば、デジタ
ルフォトフレーム9700は、筐体9701に表示部9703が組み込まれている。表示
部9703は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム9700は、操作部、外部接続用端子(USB端子、US
Bケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部9703に表示させることができる。
また、デジタルフォトフレーム9700は、無線で情報を送受信出来る構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図25(A)は携帯型遊技機であり、筐体9881と筐体9891の2つの筐体で構成さ
れており、連結部9893により、開閉可能に連結されている。筐体9881には表示部
9882が組み込まれ、筐体9891には表示部9883が組み込まれている。また、図
25(A)に示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部988
6、LEDランプ9890、入力手段(操作キー9885、接続端子9887、センサ9
888(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9889)等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明の
一態様に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構
成とすることができる。図25(A)に示す携帯型遊技機は、記録媒体に記録されている
プログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通
信を行って情報を共有する機能を有する。なお、図25(A)に示す携帯型遊技機が有す
る機能はこれに限定されず、様々な機能を有することができる。
図25(B)は大型遊技機であるスロットマシン9900の一例を示している。スロット
マシン9900は、筐体9901に表示部9903が組み込まれている。また、スロット
マシン9900は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン9900の構成は上述の
ものに限定されず、少なくとも本発明の一態様に係る半導体装置を備えた構成であればよ
く、その他付属設備が適宜設けられた構成とすることができる。
図26は、携帯電話機1000の一例を示している。携帯電話機1000は、筐体100
1に組み込まれた表示部1002の他、操作ボタン1003、外部接続ポート1004、
スピーカ1005、マイク1006などを備えている。
図26に示す携帯電話機1000は、表示部1002を指などで触れることで、情報を入
力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部100
2を指などで触れることにより行うことができる。
表示部1002の画面は主として3つのモードがある。第1は、画像の表示を主とする表
示モードであり、第2は、文字等の情報の入力を主とする入力モードである。第3は表示
モードと入力モードの2つのモードが混合した表示+入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部1002を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部1002の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機1000内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機1000の向き(縦か横か)を判断して、表
示部1002の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部1002を触れること、又は筐体1001の操作
ボタン1003の操作により行われる。また、表示部1002に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部1002の光センサで検出される信号を検知し、表示
部1002のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部1002は、イメージセンサとして機能させることもできる。例えば、表示部10
02に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
本実施の形態の様に、酸化物半導体を用いた非線形素子で機能を高め動作の安定化が図ら
れた保護回路を有する表示装置を電子機器に搭載することにより、信頼性の高い電子機器
を提供できる。また、実施の形態3と同様の構成を用いることにより、薄膜の剥がれに起
因する不良が起こりにくい非線形素子からなる保護回路を搭載した信頼性の高い表示装置
を搭載した電子機器を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
10 基板
11 走査線入力端子
12 信号線入力端子
13 走査線
14 信号線
15 ゲート電極
16 ゲート電極
17 画素部
18 画素
19 画素トランジスタ
20 保持容量部
21 画素電極
22 容量線
23 共通端子
24 保護回路
25 保護回路
26 保護回路
27 容量バス線
28 共通配線
29 共通配線
30 非線形素子
30a 非線形素子
30b 非線形素子
31 非線形素子
31a 非線形素子
31b 非線形素子
36 酸化物半導体層
37 ゲート絶縁層
38 配線層
39 配線層
40 酸化物半導体層
41 導電層
42 層間絶縁層
43 コンタクトホール
44 配線層
100 基板
101 ゲート電極
102 ゲート絶縁層
103 酸化物半導体層
104a ソース領域
104b ドレイン領域
105a ソース電極層
105b ドレイン電極層
106a ソース領域
106b ドレイン領域
107 保護絶縁膜
108 走査線
111a 酸化物半導体層
125 コンタクトホール
126 コンタクトホール
128 配線層
580 基板
581 薄膜トランジスタ
583 層間絶縁膜
584 絶縁層
585 絶縁層
587 電極層
588 電極層
589 球形粒子
590a 黒色領域
590b 白色領域
594 キャビティ
595 充填材
596 基板
650 走査線
651 共通配線
730a 非線形素子
730b 非線形素子
730c 非線形素子
740a 非線形素子
740b 非線形素子
740c 非線形素子
740d 非線形素子
1000 携帯電話機
1001 筐体
1002 表示部
1003 操作ボタン
1004 外部接続ポート
1005 スピーカ
1006 マイク
2600 TFT基板
2601 対向基板
2602 シール材
2603 画素部
2604 表示素子
2605 着色層
2606 偏光板
2607 偏光板
2608 配線回路部
2609 フレキシブル配線基板
2610 冷陰極管
2611 反射板
2612 回路基板
2613 拡散板
2631 ポスター
2632 車内広告
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカ
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 薄膜トランジスタ
4011 薄膜トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4019 異方性導電膜
4020 絶縁層
4021 絶縁層
4030 画素電極層
4031 対向電極層
4032 絶縁層
4033 絶縁層
4035 スペーサ
4501 基板
4502 画素部
4503a 信号線駆動回路
4503b 信号線駆動回路
4504a 走査線駆動回路
4503b 信号線駆動回路
4505 シール材
4506 基板
4507 充填材
4509 薄膜トランジスタ
4510 薄膜トランジスタ
4511 発光素子
4512 電界発光層
4513 電極層
4515 接続端子電極
4516 端子電極
4517 電極層
4518a FPC
4518b FPC
4519 異方性導電膜
4520 隔壁
5300 基板
5301 画素部
5302 走査線駆動回路
5303 信号線駆動回路
5400 基板
5401 画素部
5402 走査線駆動回路
5403 信号線駆動回路
5404 走査線駆動回路
5501 配線
5502 配線
5503 配線
5504 配線
5505 配線
5506 配線
5543 ノード
5544 ノード
5571 薄膜トランジスタ
5572 薄膜トランジスタ
5573 薄膜トランジスタ
5574 薄膜トランジスタ
5575 薄膜トランジスタ
5576 薄膜トランジスタ
5577 薄膜トランジスタ
5578 薄膜トランジスタ
5601 ドライバIC
5602 スイッチ群
5603a 薄膜トランジスタ
5603b 薄膜トランジスタ
5603c 薄膜トランジスタ
5611 配線
5612 配線
5613 配線
5621 配線
5701 フリップフロップ
5703a タイミング
5703b タイミング
5703c タイミング
5711 配線
5712 配線
5713 配線
5714 配線
5715 配線
5716 配線
5717 配線
5721 信号
5803a タイミング
5803b タイミング
5803c タイミング
5821 信号
6400 画素
6401 スイッチング用トランジスタ
6402 駆動用トランジスタ
6403 容量素子
6404 発光素子
6405 信号線
6406 走査線
6407 電源線
6408 共通電極
7001 駆動用TFT
7002 発光素子
7003 陰極
7004 発光層
7005 陽極
7011 駆動用TFT
7012 発光素子
7013 陰極
7014 発光層
7015 陽極
7016 遮蔽膜
7017 導電膜
7021 駆動用TFT
7022 発光素子
7023 陰極
7024 発光層
7025 陽極
7027 導電膜
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
9607 表示部
9609 操作キー
9610 リモコン操作機
9700 デジタルフォトフレーム
9701 筐体
9703 表示部
9881 筐体
9882 表示部
9883 表示部
9884 スピーカ部
9885 操作キー
9886 記録媒体挿入部
9887 接続端子
9888 センサ
9889 マイクロフォン
9890 LEDランプ
9891 筐体
9893 連結部
9900 スロットマシン
9901 筐体
9903 表示部

Claims (1)

  1. 画素部と、前記画素部の外側の保護回路と、を有し、
    前記保護回路は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、を有する表示装置であって、
    前記第1のトランジスタのソースまたはドレインの一方は、前記第1のトランジスタのゲートと常に導通し、
    前記第1のトランジスタのソースまたはドレインの一方は、前記第3のトランジスタのソースまたはドレインの一方と常に導通し、
    前記第1のトランジスタのソースまたはドレインの他方は、前記第2のトランジスタのソースまたはドレインの一方と常に導通し、
    前記第1のトランジスタのソースまたはドレインの他方は、前記第3のトランジスタのゲートと常に導通し、
    前記第2のトランジスタのソースまたはドレインの他方は、前記第2のトランジスタのゲートと常に導通し、
    前記第2のトランジスタのソースまたはドレインの他方は、前記第3のトランジスタのソースまたはドレインの他方と常に導通している表示装置。
JP2023096339A 2008-09-12 2023-06-12 表示装置 Pending JP2023130352A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008235581 2008-09-12
JP2008235581 2008-09-12
JP2020168991A JP2021044552A (ja) 2008-09-12 2020-10-06 表示装置
JP2022069536A JP2022115871A (ja) 2008-09-12 2022-04-20 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022069536A Division JP2022115871A (ja) 2008-09-12 2022-04-20 表示装置

Publications (1)

Publication Number Publication Date
JP2023130352A true JP2023130352A (ja) 2023-09-20

Family

ID=42005123

Family Applications (13)

Application Number Title Priority Date Filing Date
JP2009209020A Active JP5315180B2 (ja) 2008-09-12 2009-09-10 表示装置
JP2012166553A Withdrawn JP2013008037A (ja) 2008-09-12 2012-07-27 表示装置
JP2013141731A Active JP5657065B2 (ja) 2008-09-12 2013-07-05 表示装置
JP2013257760A Withdrawn JP2014115658A (ja) 2008-09-12 2013-12-13 表示装置
JP2014034129A Active JP5572774B1 (ja) 2008-09-12 2014-02-25 半導体装置
JP2015087314A Active JP5917743B2 (ja) 2008-09-12 2015-04-22 表示装置
JP2016054983A Withdrawn JP2016177288A (ja) 2008-09-12 2016-03-18 表示装置
JP2018107805A Active JP6560403B2 (ja) 2008-09-12 2018-06-05 表示装置
JP2019132521A Active JP6600761B1 (ja) 2008-09-12 2019-07-18 表示装置
JP2019184319A Active JP6775659B2 (ja) 2008-09-12 2019-10-07 表示装置
JP2020168991A Withdrawn JP2021044552A (ja) 2008-09-12 2020-10-06 表示装置
JP2022069536A Withdrawn JP2022115871A (ja) 2008-09-12 2022-04-20 表示装置
JP2023096339A Pending JP2023130352A (ja) 2008-09-12 2023-06-12 表示装置

Family Applications Before (12)

Application Number Title Priority Date Filing Date
JP2009209020A Active JP5315180B2 (ja) 2008-09-12 2009-09-10 表示装置
JP2012166553A Withdrawn JP2013008037A (ja) 2008-09-12 2012-07-27 表示装置
JP2013141731A Active JP5657065B2 (ja) 2008-09-12 2013-07-05 表示装置
JP2013257760A Withdrawn JP2014115658A (ja) 2008-09-12 2013-12-13 表示装置
JP2014034129A Active JP5572774B1 (ja) 2008-09-12 2014-02-25 半導体装置
JP2015087314A Active JP5917743B2 (ja) 2008-09-12 2015-04-22 表示装置
JP2016054983A Withdrawn JP2016177288A (ja) 2008-09-12 2016-03-18 表示装置
JP2018107805A Active JP6560403B2 (ja) 2008-09-12 2018-06-05 表示装置
JP2019132521A Active JP6600761B1 (ja) 2008-09-12 2019-07-18 表示装置
JP2019184319A Active JP6775659B2 (ja) 2008-09-12 2019-10-07 表示装置
JP2020168991A Withdrawn JP2021044552A (ja) 2008-09-12 2020-10-06 表示装置
JP2022069536A Withdrawn JP2022115871A (ja) 2008-09-12 2022-04-20 表示装置

Country Status (7)

Country Link
US (2) US20100065840A1 (ja)
EP (1) EP2327069A4 (ja)
JP (13) JP5315180B2 (ja)
KR (3) KR101783193B1 (ja)
CN (1) CN102150191B (ja)
TW (1) TWI475532B (ja)
WO (1) WO2010029866A1 (ja)

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101722913B1 (ko) 2008-09-12 2017-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101767864B1 (ko) * 2008-09-12 2017-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
CN102881696A (zh) * 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
KR101636755B1 (ko) 2008-09-19 2016-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101652693B1 (ko) 2008-10-03 2016-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101218090B1 (ko) 2009-05-27 2013-01-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
WO2011001881A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102011614B1 (ko) 2009-07-10 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN105428424A (zh) * 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR20210048590A (ko) 2009-09-16 2021-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011036999A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR102596694B1 (ko) 2009-10-08 2023-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101623619B1 (ko) 2009-10-08 2016-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101820973B1 (ko) * 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011048925A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
EP2497115A4 (en) * 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR102286284B1 (ko) 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102690171B1 (ko) 2009-11-13 2024-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20210043743A (ko) 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102648525B (zh) 2009-12-04 2016-05-04 株式会社半导体能源研究所 显示装置
WO2011132555A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR20180082636A (ko) * 2010-04-28 2018-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101872927B1 (ko) * 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5846789B2 (ja) 2010-07-29 2016-01-20 株式会社半導体エネルギー研究所 半導体装置
JP5832181B2 (ja) * 2010-08-06 2015-12-16 株式会社半導体エネルギー研究所 液晶表示装置
US9792844B2 (en) 2010-11-23 2017-10-17 Seminconductor Energy Laboratory Co., Ltd. Driving method of image display device in which the increase in luminance and the decrease in luminance compensate for each other
KR102505248B1 (ko) 2010-12-03 2023-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US8829512B2 (en) 2010-12-28 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9911858B2 (en) 2010-12-28 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9171517B2 (en) 2011-03-17 2015-10-27 Sharp Kabushiki Kaisha Display device, driving device, and driving method
US9293103B2 (en) 2011-04-07 2016-03-22 Sharp Kabushiki Kaisha Display device, and method for driving same
TWI467756B (zh) * 2011-07-19 2015-01-01 Chimei Innolux Corp 有機電激發光顯示裝置
CN106847929B (zh) 2011-09-29 2020-06-23 株式会社半导体能源研究所 半导体装置
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN107068765B (zh) 2011-10-14 2021-03-09 株式会社半导体能源研究所 半导体装置
US8751261B2 (en) 2011-11-15 2014-06-10 Robert Bosch Gmbh Method and system for selection of patients to receive a medical device
US8981368B2 (en) * 2012-01-11 2015-03-17 Sony Corporation Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8900938B2 (en) * 2012-07-02 2014-12-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method of array substrate, array substrate and LCD device
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR102072099B1 (ko) 2012-11-08 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
TWI627483B (zh) 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
TWI757837B (zh) 2012-11-28 2022-03-11 日商半導體能源研究所股份有限公司 顯示裝置
KR20240105514A (ko) 2012-12-25 2024-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
KR102069192B1 (ko) * 2013-02-08 2020-01-23 삼성디스플레이 주식회사 나노 결정 형성 방법 및 나노 결정의 형성된 박막을 포함한 유기 발광 표시 장치의 제조 방법
TWI611566B (zh) 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI548924B (zh) * 2013-06-04 2016-09-11 群創光電股份有限公司 顯示面板以及顯示裝置
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6257112B2 (ja) * 2014-04-08 2018-01-10 シャープ株式会社 表示装置
JP6022118B2 (ja) * 2014-04-30 2016-11-09 シャープ株式会社 アクティブマトリクス基板及び当該アクティブマトリクス基板を備える表示装置
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
JP6397654B2 (ja) * 2014-05-13 2018-09-26 株式会社ジャパンディスプレイ 有機el発光装置
US9461179B2 (en) * 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
CN104183608B (zh) * 2014-09-02 2017-05-03 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
KR102252147B1 (ko) * 2014-09-23 2021-05-14 엘지디스플레이 주식회사 정전기 방전회로
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
KR102260886B1 (ko) * 2014-12-10 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터
KR102284842B1 (ko) * 2014-12-30 2021-08-03 엘지디스플레이 주식회사 반도체 집적 회로 및 그 구동 방법
KR102333762B1 (ko) * 2015-01-22 2021-12-01 삼성디스플레이 주식회사 표시장치 및 그의 제조방법
US10139663B2 (en) * 2015-05-29 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Input/output device and electronic device
JP2017108132A (ja) * 2015-12-09 2017-06-15 株式会社リコー 半導体装置、表示素子、表示装置、システム
US10083991B2 (en) * 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP2017124383A (ja) * 2016-01-15 2017-07-20 双葉電子工業株式会社 乾燥剤、封止構造、及び有機el素子
CN105632403B (zh) * 2016-01-15 2019-01-29 京东方科技集团股份有限公司 一种像素电路、驱动方法、显示面板及显示装置
JP6785563B2 (ja) 2016-02-19 2020-11-18 三菱電機株式会社 非線形素子、アレイ基板、およびアレイ基板の製造方法
JP2019197128A (ja) * 2018-05-09 2019-11-14 三菱電機株式会社 表示装置
CN109270761B (zh) * 2018-09-14 2021-09-03 上海洞舟实业有限公司 一种柔性热熔胶型全固态柔性电致变色器件
US11287707B2 (en) 2018-11-15 2022-03-29 Sharp Kabushiki Kaisha Array substrate, array substrate body component, and display device
JP7487111B2 (ja) 2018-12-19 2024-05-20 株式会社半導体エネルギー研究所 表示装置および電子機器
CN113228327A (zh) * 2018-12-26 2021-08-06 株式会社半导体能源研究所 显示装置及电子设备
CN110010078B (zh) * 2019-03-14 2022-02-08 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路和显示装置
CN113994486A (zh) * 2019-05-10 2022-01-28 日亚化学工业株式会社 图像显示装置的制造方法以及图像显示装置
CN113744629B (zh) * 2020-05-27 2023-01-31 群创光电股份有限公司 显示装置
CN111900187B (zh) * 2020-07-13 2022-04-12 淄博职业学院 一种艺术品展示屏及其制作方法
TWI818591B (zh) * 2022-06-16 2023-10-11 第一美卡事業股份有限公司 發光顯示之電子卡

Family Cites Families (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
DE69319760T2 (de) 1992-02-21 1999-02-11 International Business Machines Corp., Armonk, N.Y. Flüssigkristallanzeigevorrichtung
JP3357699B2 (ja) 1992-02-21 2002-12-16 株式会社東芝 液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5497146A (en) * 1992-06-03 1996-03-05 Frontec, Incorporated Matrix wiring substrates
JP2758533B2 (ja) 1992-07-10 1998-05-28 株式会社フロンテック マトリクス配線基板
US5459596A (en) * 1992-09-14 1995-10-17 Kabushiki Kaisha Toshiba Active matrix liquid crystal display with supplemental capacitor line which overlaps signal line
JP3290772B2 (ja) * 1993-08-18 2002-06-10 株式会社東芝 表示装置
JPH08262485A (ja) * 1995-03-20 1996-10-11 Nec Corp 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
WO1997013177A1 (en) 1995-10-03 1997-04-10 Seiko Epson Corporation Active matrix substrate
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JPH09171167A (ja) 1995-12-20 1997-06-30 Advanced Display:Kk 液晶表示装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09281525A (ja) * 1996-02-15 1997-10-31 Hitachi Ltd 液晶表示基板およびその製造方法
JP3629798B2 (ja) * 1996-02-20 2005-03-16 カシオ計算機株式会社 配線パターン
JPH09297321A (ja) * 1996-04-30 1997-11-18 Hitachi Ltd 液晶表示基板および液晶表示装置
JPH1010493A (ja) * 1996-06-24 1998-01-16 Hitachi Ltd 液晶表示装置および液晶表示基板
JPH10161155A (ja) * 1996-12-04 1998-06-19 Hitachi Ltd 液晶表示装置
KR100252308B1 (ko) * 1997-01-10 2000-04-15 구본준, 론 위라하디락사 박막트랜지스터 어레이
JP3031300B2 (ja) * 1997-06-20 2000-04-10 日本電気株式会社 液晶表示装置の製造方法
JPH1115016A (ja) * 1997-06-20 1999-01-22 Hitachi Ltd 液晶表示装置
JP3111944B2 (ja) * 1997-10-20 2000-11-27 日本電気株式会社 アクティブマトリクス液晶表示装置
JPH11183876A (ja) * 1997-12-24 1999-07-09 Casio Comput Co Ltd 液晶表示装置及びその駆動方法
JP3006584B2 (ja) * 1998-05-14 2000-02-07 日本電気株式会社 薄膜トランジスタアレイ
US20060093785A1 (en) * 1998-06-03 2006-05-04 Scott Laboratories, Inc. Apparatus, method and drug products for providing a conscious patient relief from pain and anxiety associated with medical or surgical procedures
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4264675B2 (ja) * 1998-08-17 2009-05-20 栄 田中 液晶表示装置とその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4390991B2 (ja) * 1999-08-31 2009-12-24 シャープ株式会社 液晶表示装置
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6558910B2 (en) * 1999-09-10 2003-05-06 The Regents Of The University Of California SF, a novel family of taste receptors
KR100598735B1 (ko) * 1999-09-21 2006-07-10 엘지.필립스 엘시디 주식회사 액정표시소자의 정전기 방지회로
KR100696258B1 (ko) * 1999-11-06 2007-03-16 엘지.필립스 엘시디 주식회사 액정 표시장치의 정전 손상 보호장치 및 그 제조방법
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4632522B2 (ja) * 2000-11-30 2011-02-16 Nec液晶テクノロジー株式会社 反射型液晶表示装置の製造方法
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100386849B1 (ko) * 2001-07-10 2003-06-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시장치의 정전방전 방지회로
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3714243B2 (ja) * 2001-12-11 2005-11-09 セイコーエプソン株式会社 半導体装置、電気光学装置、および電子機器
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JPWO2003087924A1 (ja) * 2002-04-12 2005-08-25 シチズン時計株式会社 液晶表示パネル
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
CN100369267C (zh) * 2002-05-22 2008-02-13 夏普株式会社 半导体装置及采用其的显示装置
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4565799B2 (ja) * 2002-07-01 2010-10-20 大林精工株式会社 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100926434B1 (ko) * 2002-11-27 2009-11-12 엘지디스플레이 주식회사 액정표시장치 및 리페어 방법
JP2004246202A (ja) 2003-02-14 2004-09-02 Koninkl Philips Electronics Nv 静電放電保護回路を有する電子装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004311702A (ja) * 2003-04-07 2004-11-04 Sumitomo Heavy Ind Ltd 薄膜トランジスタの製造方法および薄膜トランジスタ
JP4360128B2 (ja) * 2003-06-03 2009-11-11 セイコーエプソン株式会社 電気光学装置および電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI395996B (zh) 2003-07-14 2013-05-11 Semiconductor Energy Lab 半導體裝置及顯示裝置
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101133751B1 (ko) * 2003-09-05 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판
JP4385691B2 (ja) * 2003-09-12 2009-12-16 カシオ計算機株式会社 表示パネルの静電気保護構造及び液晶表示パネル
JP4574158B2 (ja) 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
KR101001969B1 (ko) * 2003-12-26 2010-12-17 삼성전자주식회사 광감지 패널과, 이를 갖는 액정 표시 장치
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TWI229933B (en) * 2004-06-25 2005-03-21 Novatek Microelectronics Corp High voltage device for electrostatic discharge protective circuit and high voltage device
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057338B (zh) * 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585190A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006245093A (ja) * 2005-03-01 2006-09-14 Renei Kagi Kofun Yugenkoshi 高電圧デバイス並びに静電気保護回路用高電圧デバイス
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007041096A (ja) 2005-08-01 2007-02-15 Sanyo Epson Imaging Devices Corp 電気光学装置およびその製造方法、電子機器
JP4039446B2 (ja) * 2005-08-02 2008-01-30 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008020772A (ja) * 2006-07-14 2008-01-31 Epson Imaging Devices Corp 液晶表示パネル
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5216276B2 (ja) * 2006-08-30 2013-06-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP2008076823A (ja) * 2006-09-22 2008-04-03 Toppan Printing Co Ltd 表示装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP4265655B2 (ja) * 2007-01-12 2009-05-20 セイコーエプソン株式会社 インクジェットプリンタ
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI570937B (zh) 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR101722913B1 (ko) * 2008-09-12 2017-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101767864B1 (ko) * 2008-09-12 2017-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN102881696A (zh) * 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
EP2327069A4 (en) 2013-03-20
KR20160110537A (ko) 2016-09-21
US20100065840A1 (en) 2010-03-18
US10074646B2 (en) 2018-09-11
JP2022115871A (ja) 2022-08-09
JP2013008037A (ja) 2013-01-10
TWI475532B (zh) 2015-03-01
JP2014115658A (ja) 2014-06-26
KR101783193B1 (ko) 2017-09-29
US20160254257A1 (en) 2016-09-01
EP2327069A1 (en) 2011-06-01
JP5917743B2 (ja) 2016-05-18
JP5315180B2 (ja) 2013-10-16
JP2010092036A (ja) 2010-04-22
CN102150191B (zh) 2013-07-24
JP2015200891A (ja) 2015-11-12
JP2018189967A (ja) 2018-11-29
JP2021044552A (ja) 2021-03-18
KR20160054028A (ko) 2016-05-13
JP2016177288A (ja) 2016-10-06
JP2014167624A (ja) 2014-09-11
JP5657065B2 (ja) 2015-01-21
CN102150191A (zh) 2011-08-10
WO2010029866A1 (en) 2010-03-18
KR101657957B1 (ko) 2016-09-20
JP2013242580A (ja) 2013-12-05
JP6600761B1 (ja) 2019-10-30
KR20110056542A (ko) 2011-05-30
JP2020003799A (ja) 2020-01-09
JP2020030412A (ja) 2020-02-27
JP6560403B2 (ja) 2019-08-14
TW201028975A (en) 2010-08-01
JP5572774B1 (ja) 2014-08-13
JP6775659B2 (ja) 2020-10-28

Similar Documents

Publication Publication Date Title
JP7547556B2 (ja) 表示装置
JP7352707B2 (ja) 表示装置
JP7228725B2 (ja) 表示装置
JP7167221B2 (ja) 液晶表示装置
JP6600761B1 (ja) 表示装置
TW201721878A (zh) 顯示裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240903