JPH09281525A - 液晶表示基板およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 いわゆる開口率を向上できるとともに、薄膜
トランジスタの静電破壊防止を達成できる。 【解決手段】 前記画素電極は絶縁膜を介してゲート信
号線およびドレイン信号線に対して上層に形成されてい
るとともに、その有効表示領域の以外の領域にて、それ
ぞれの信号線との接続がなされる非線形抵抗素子を備
え、この非線形抵抗素子は、それぞれ、前記ゲート信号
線と同材料のゲート電極、前記薄膜トランジスタの半導
体層と同材料の半導体層、ドレイン信号線と同材料のド
レイン電極およびソース電極とを備えるＭＩＳ構造から
なっているとともに、ゲート電極に対する他の電極との
接続はコンタクト孔を通した前記画素電極と同材料の導
電層を介してなされている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示基板および
その製造方法に係り、特に、各画素毎に薄膜トランジス
タ素子（ＴＦＴ）を備えた液晶表示基板およびその製造
方法に関する。

【０００２】

【従来の技術】この種の液晶表示基板はいわゆるアクテ
ィブ・マトリックス型と称され、コントラストがよく、
特にカラー表示用においては欠かせない技術となりつつ
ある。

【０００３】そして、このような液晶表示基板は、その
製造工程中において、該薄膜トランジスタの静電破壊が
なされないような対策が施されるのが通常である。

【０００４】たとえば、規定以上の大きさからなる透明
基板上にゲート信号線およびドレイン信号線を形成する
場合に、いずれ切断によって除去される該規定枠外の領
域に前記ゲート線のそれぞれとドレイン信号線のそれぞ
れとを共通に接続させた共通線を形成しておく等の場合
がそれである。

【０００５】そして、近年では、液晶表示基板内に薄膜
トランジスタからなる静電破壊防止用の素子を組み込ん
だものも知られるように至った（特開昭６３−１０６７
８８号公報参照）。

【０００６】このようにした場合、たとえば液晶表示基
板の外付け部品としての液晶表示駆動ＩＣを取り付ける
場合にその接続端子に発生する静電気から薄膜トランジ
スタを保護できるようになる。

【０００７】そして、その薄膜トランジスタからなる静
電破壊防止用の素子の形成は、表示領域内の薄膜トラン
ジスタの形成と同時に形成していくことが通常なされ
る。製造工程の増加の防止を図らんがためである。

【０００８】

【発明が解決しようとする課題】しかし、このような液
晶表示基板において、その画素電極を可能な限り大きな
面積とすることによっていわゆる開口率を向上させるた
めに、該画素電極を絶縁膜を介してゲート信号線および
ドレイン信号線よりも上層に位置づける（この結果、該
画素電極は最上層に位置づけられる）ようにした構成が
試みられている。

【０００９】たとえば、画素電極をドレイン信号線とを
それぞれ別工程として同層にして形成した場合、該画素
電極はドレイン信号線との電気的接触を回避させるため
にその面積を小さく形成しなければならないが、上述の
ように構成する場合には、該画素電極はドレイン信号線
と重畳して配置されても問題がないことから、その面積
を充分に大きくすることができるようになる。

【００１０】この場合、上述したように静電破壊防止用
の素子を同時に形成していく場合に、この素子において
コンタクトホールを介した接続工程を余分に行わなけれ
ばならないといった問題が指摘されるに至った。

【００１１】本発明はこのような事情に基づいてなされ
たものであり、その目的は、いわゆる開口率を向上でき
るとともに、薄膜トランジスタの静電破壊防止を達成で
きる液晶表示基板を提供することにある。

【００１２】また、本発明の他の目的は、上述した液晶
表示基板を製造工程の増加なく形成できる製造方法を提
供することにある。

【００１３】

【課題を解決するための手段】このような目的を達成す
るために、本発明による液晶表示基板は次のような手段
から構成されるようになっている。

【００１４】手段１．液晶を介して互いに対向配置され
る透明基板のうち一方の透明基板の液晶側の面に、ｘ方
向に延在しかつｙ方向に並設されたゲート信号線と、こ
のゲート線信号と絶縁されてｙ方向に延在しかつｘ方向
に並設されたドレイン信号線と、これらゲート信号線と
ドレイン信号線とで囲まれる領域に形成された薄膜トラ
ンジスタと画素電極とを備えた液晶表示基板において、
前記画素電極は絶縁膜を介してゲート信号線およびドレ
イン信号線に対して上層に形成されているとともに、そ
の有効表示領域の以外の領域にて、それぞれの信号線と
の接続がなされる非線形抵抗素子を備え、この非線形抵
抗素子は、それぞれ、前記ゲート信号線と同材料のゲー
ト電極、前記薄膜トランジスタの半導体層と同材料の半
導体層、ドレイン信号線と同材料のドレイン電極および
ソース電極とを備えるＭＩＳ構造からなっているととも
に、ゲート電極に対する他の電極との接続はコンタクト
孔を通した前記画素電極と同材料の導電層を介してなさ
れていることを特徴とするものである。

【００１５】手段２．手段１の構成において、画素電極
と同材料の導電層は該画素電極の形成の際に、同時に形
成することを特徴とするものである。

【００１６】手段１のように構成した液晶表示基板は、
その画素電極は絶縁膜を介してゲート信号線およびドレ
イン信号線に対して上層に形成されているため、たとえ
ば画素電極を該ゲート信号線あるいはドレイン信号線と
同層にして形成した場合と比較すると、それらの電気的
接触を憂えることなく画素電極の面積を大きくすること
ができるようになる。このため、いわゆる開口率の向上
が図れるようになる。

【００１７】また、薄膜トランジスタからなる静電破壊
防止用の素子からなる非線形抵抗素子は、そのゲート電
極に対する他の電極との接続をコンタクト孔を通した前
記画素電極と同材料の導電層を介して行うことによっ
て、充分な回路的接続がなされることから、該薄膜トラ
ンジスタの静電破壊防止を達成できるようになる。

【００１８】さらに、手段２のように構成した液晶表示
基板の製造方法によれば、表示領域内の薄膜トランジス
タの形成と全く並行して形成でき、特に、非線形抵抗素
子を形成するための特別な工程を全く不要とすることか
ら、製造工程の増大をもたらすことなく形成することが
できるようになる。

【００１９】

【発明の実施の形態】図２は、本発明による液晶表示基
板の等価回路の一実施例を示す説明図である。同図は、
液晶を介して対向配置される各透明ガラス基板のうち一
方の透明ガラス基板２０の液晶側の面における回路を示
したものである。そして、実際の幾何学的配置に対応づ
けて記載している。

【００２０】まず、透明ガラス基板２０があり、この主
表面にはそのｘ方向に延在しかつｙ方向に並設されるゲ
ート信号線（走査信号線）２２が形成されている。ま
た、図示しない層間絶縁膜を介してｙ方向に延在しかつ
ｘ方向に並設されるドレイン信号線（映像信号線）２４
が形成されている。

【００２１】これにより、透明ガラス基板面２０には、
その周辺部を除く中央部において、ゲート信号線２２と
ドレイン信号線２４とで囲まれる各画素領域がマトリッ
クス状に配置された有効表示領域Ａ（図中点線で示す領
域）が形成される。

【００２２】そして、ゲート信号線２２とドレイン信号
線２４とで囲まれる各画素領域には、ゲート信号線２２
からの走査信号供給によってオンする薄膜トランジスタ
（ＴＦＴ）２６と、このオンされた薄膜トランジスタ２
６を介してドレイン信号線２４からの映像信号が印加さ
れる画素電極２８と、この画素電極２８と前記膜膜トラ
ンジスタ２６をオンさせるゲート信号線２２と隣接する
他のゲート信号線２２との間に介在される付加容量（Ｃ
ａｄｄ）３０とが配置されている。

【００２３】この場合における付加容量３０は、たとえ
ば薄膜トランジスタ２６がオフした後の映像情報を長く
蓄積させる等の目的で形成されるものである。

【００２４】また、ゲート信号線２２およびドレイン信
号線２４のそれぞれは透明ガラス基板２０の周辺部にま
で延在されて、それぞれ走査信号および映像信号を供給
するための外部端子２２Ｔ、２４Ｔに接続されている。

【００２５】そして、これら外部端子２２Ｔ、２４Ｔと
有効表示領域Ａとの間には、それぞれの信号線との相互
接続がなされる非線形抵抗素子３４が形成されている。
これら非線形抵抗素子３４は静電破壊防止用の素子を構
成するもので、液晶表示基板内に組み込むことによっ
て、たとえば液晶表示基板２０の完成後において表示駆
動ＩＣ（図示せず）を外部端子２２Ｔ、２４Ｔに接続さ
せる際に発生する静電気による薄膜トランジスタの破壊
等を防止できる等の効果を奏するようになっている。

【００２６】同図に示すように、有効表示領域Ａの外周
にこの有効表示領域Ａを囲むようにして、共通配線３２
が各信号線と絶縁されて形成され、それぞれの信号線と
共通配線３２との間には、信号線に静電気が印加された
場合にその信号線と共通配線３２との導通を図るＭＩＳ
構造の非線形素子３４Ａと、共通配線３２に静電気が印
加された場合にその共通配線３２と該信号線との導通を
図るＭＩＳ構造の非線形素子３４Ｂとが接続されてい
る。

【００２７】このような非線形抵抗素子３４は、それぞ
れの信号線２２、２４に対して抵抗が大きいことから、
各外部端子２２Ｔ、２４Ｔから駆動信号の供給において
該非線形抵抗素子の存在によって影響されることはな
い。

【００２８】なお、透明ガラス基板２０は、液晶表示基
板の製造過程において切断されて同図に示す規定枠の大
きさとなっているものであるが、該切断前の規定枠外の
領域にはドレイン信号線２４を互いに接続する共通線２
４Ａ、およびゲート信号線２２を互いに接続する共通線
２２Ａが形成され、これにより、該透明ガラス基板の切
断前における静電防止対策が施されるようになってい
る。

【００２９】なお、上述した回路が組み込まれている透
明ガラス基板２０と液晶を介して対向する他の図示しな
い透明ガラス基板の液晶側の面には有効表示領域Ａにお
いて各画素共通の共通電極が形成され、また、カラー表
示用のものであればカラーフィルタも形成されたものと
なっている。

【００３０】同図において、各透明ガラス基板間に介在
される液晶を封入するシール材の形成箇所は図中一点鎖
線で示している。

【００３１】図３は、図２における液晶表示基板２０上
におけるゲート信号線２２とドレイン信号線２４によっ
て囲まれた画素領域の構成の一実施例を示す説明図であ
り、（ａ）は平面図、（ｂ）は同図（ａ）のｂ−ｂ線に
おける断面図である。以下、製造工程順に各構成部材を
説明する。

【００３２】同図において、まず、透明ガラス基板２０
上にゲート信号線２２が形成されている。このゲート信
号線２２はたとえばアルミニュウム（Ａｌ）層２２Ｌか
らなり、かつ、その表面は陽極酸化されて酸化アルミニ
ュウム（Ａｌ₂Ｏ₃）層２２Ｈが形成されたものとなって
いる（以下、この酸化アルミニュウム層２２Ｈを陽極酸
化膜と称することがある）。このような構成からなるゲ
ート信号線２２は、アルミニュウムそれ自体で形成した
ものと比較すると、いわゆるヒロックの発生を抑制する
ことができ、後の工程において層間絶縁膜を介して形成
するドレイン信号線２４との該ヒロックによる短絡を防
止することができるようになる。

【００３３】また、このゲート信号線２２（図中下側の
ゲート信号線）の近傍には、薄膜トランジスタ２６が形
成される領域があり、前記ゲート信号線２２の形成時に
おいてその一部が前記領域にまで延在されてゲート電極
２６Ｇが形成されているようになっている。

【００３４】そして、このゲート電極２６Ｇを覆うよう
にして、順次ゲート絶縁膜２６Ｉとなる窒化シリコン膜
と、たとえばアモルファスＳｉからなる半導体層２６Ｓ
との積層体が形成されている。

【００３５】この半導体層２６Ｓの上面にドレイン電極
Ｅｄおよびソース電極Ｅｓをそれぞれ離間させて形成す
ることによって前記薄膜トランスジタ２６が形成される
ことになるが、これら各電極Ｅｄ、Ｅｓはドレイン信号
線２４の形成時に同時に形成されるようになっている。

【００３６】すなわち、ドレイン信号線２４はたとえば
ＣｒとＡｌとの順次積層体から構成され、その一部が延
在されて形成されることによってドレイン電極Ｅｄが形
成され、また、同時に後述する画素電極２８との導通を
図るべくソース電極Ｅｓが形成されている。

【００３７】なお、このドレイン信号線２４は、前記ゲ
ート信号線２２との絶縁を図るため、その交差部におい
て前述した窒化シリコン膜と半導体層との積層体の形成
時に同時に形成される層間絶縁膜３６上に形成されるよ
うになっている。

【００３８】そして、このように加工された透明ガラス
基板２０の上面にはたとえば窒化シリコン膜からなる保
護膜３８が形成されている。薄膜トランジスタ２６と液
晶との直接の接触を回避して該薄膜トランジスタ２６の
特性劣化を防止するためである。

【００３９】さらに、この保護膜３８の上面には、画素
電極２８がたとえばＩＴＯ（Indium-Tin-Oxide）からな
る透明導電材によって形成され、その一部は、下層の保
護膜３８に形成したコンタクトホール３８Ａを通して前
記ソース電極Ｅｓに接続されている。この画素電極２８
は、それを保護膜２８上に形成することによってドレイ
ン信号線２４との電気的接触を憂えることがないので、
その面積を大きくできいわゆる開口率を向上させること
ができることは上述したとおりである。

【００４０】なお、画素電極２８はその一部が延在され
て、図中の薄膜トランジスタ２６をオンさせるためのゲ
ート信号線２２と隣接する他のゲート信号線２２（図中
上側のゲート信号線）に重畳されることにより、付加容
量３０が構成されるようになっている。

【００４１】図１（ａ）は、静電破壊防止用の素子とな
る非線形抵抗素子３４のうちゲート信号線２２側に設け
られた非線形抵抗素子３４の構成の一実施例を示す平面
図である。なお、図１（ａ）のｂ−ｂ線における断面図
を図１（ｂ）に、図１（ａ）のｃ−ｃ線における断面図
を図１（ｃ）に示している。

【００４２】ここで、画素領域Ａの周辺を囲むようにし
て形成された共通配線３２のうち、ゲート信号線２２と
交差する部分の配線層３２（Ｂ）においてはＣｒおよび
Ａｌの順次積層体で形成され、この積層体はドレイン信
号線２４の形成時に同時に形成されるものとなってい
る。

【００４３】同図において、第１の非線形抵抗素子３４
Ｂがあり、この第１の非線形抵抗素子３４Ｂは、ゲート
信号線２２と同時に形成されたアルミニュウム（但し、
前記ゲート信号線２２とは異なり、その表面には陽極酸
化がなされていないものとなっている）からなるゲート
電極５０、このゲート電極５０の一部領域を覆って窒化
シリコン膜と半導体層との順次積層体５１と、この積層
体５１の上面に互いに離間して配置されて形成されるド
レイン電極５２およびソース電極５３とで構成されてい
る。

【００４４】ドレイン電極５２は配線層３２（Ｂ）の延
在部として一体的に形成され、ソース電極５３はドレイ
ン信号線２４と同時に形成されるようになっている。

【００４５】また、配線層３２（Ｂ）はその一部が延在
され、その延在部は前記ゲート電極５０との接続を図る
ための電極３２Ｃとなっている。すなわち、配線層３２
（Ｂ）上に形成された保護膜３８に前記電極３２Ｃの中
央部を露呈させるコンタクト孔およびゲート電極５０の
一部を露呈させるコンタクト孔がそれぞれ形成され、こ
れら各コンタクト孔を通して前記保護膜３８上に形成さ
れたＩＴＯ膜によって配線層３２（Ｂ）とゲート電極５
０は互いに電気的導通が図れるように構成されている。

【００４６】この場合における保護膜３８に形成される
コンタクト孔は、表示領域におけるソース電極Ｅｓと画
素電極２８との接続のためのコンタクト孔と同時に形成
され、また、前記ＩＴＯ膜は表示領域における画素電極
２８と同時に形成されるようになっている。

【００４７】なお、前記積層体５１は薄膜トランジスタ
２６の形成における積層体と同時に形成されることはい
うまでもない。

【００４８】さらに、ソース電極５３とゲート信号線２
２とが接続され、この接続においても上述したと同様に
保護膜３８に形成したコンタクトホールを通してＩＴＯ
膜によってなされている。なお、この電気的接続を行う
ためには、いうまでもなく陽極酸化されたＡｌの信号線
２２の場合、少なくとも該コンタクトホール部におい
て、その表面は部分的に陽極酸化されていない部分を有
する。

【００４９】また、第２の非線形抵抗素子３４Ａがあ
り、この第２の非線形抵抗素子３４Ａは、ゲート信号線
２２の一部を延在させて形成されたアルミニュウム（表
面に陽極酸化膜が形成されている）からなるゲート電極
５５、このゲート電極５５の一部領域を覆って窒化シリ
コン膜と半導体層との順次積層体５６と、この積層体５
６の上面に互いに離間して配置されて形成されるドレイ
ン電極５７およびソース電極５８とで構成されている。

【００５０】ドレイン電極５７はドレイン信号線２４の
延在部として一体的に形成され、ソース電極５８はドレ
イン信号線２４と同時に形成されるようになっている。

【００５１】ここで、このソース電極５８は、ゲート信
号線３２に重畳されて形成されているとともに、保護膜
３８に形成されたコンタクト孔を通してＩＴＯによって
互いに電気的に接続されている。なお、この電気的接続
を行うためには、いうまでもないが陽極酸化されたＡｌ
の信号線２２の場合、少なくとも該コンタクトホール部
において、その表面は部分的に陽極酸化されていない部
分を有している。

【００５２】図４は、静電破壊防止用の素子となる非線
形抵抗素子３４のうちドレイン信号線２４側に設けられ
た非線形抵抗素子３４の構成の一実施例を示す平面図で
ある。

【００５３】ここで、ドレイン信号線２４と交差する部
分の配線層３２（Ａ）においてはアルミニュウム（その
表面は陽極酸化されている）で形成され、このアルミニ
ュウムはゲート信号線２２の形成時に同時に形成される
ものとなっている。

【００５４】同図において、第１非線形抵抗素子３４Ａ
は、ゲート信号線２２の形成の際に同時に形成されたゲ
ート電極７０（但し、前記ゲート信号線２２とは異な
り、その表面には陽極酸化がなされていないものとなっ
ている）と、このゲート電極７０の一部を覆って形成さ
れた窒化シリコン膜と半導体層の順次積層体７１と、こ
の積層体７１の上面に互いに離間して配置されて形成さ
れるドレイン電極７２およびソース電極７３とで構成さ
れている。

【００５５】ドレイン電極７２は、ドレイン信号線２４
と一体に形成されているとともに、このドレイン信号線
２４を介してゲート電極７０と互いに接続されている。
この接続は、保護膜３８に形成したコンタクト孔によっ
てゲート電極７０の一部を露呈させ、この露呈させたゲ
ート電極７０の一部と前記ドレイン信号線２４とをＩＴ
Ｏ膜によって互いに接続させている。この場合のＩＴＯ
膜は、表示領域内の画素電極２６の形成の際に同時に形
成されるようになっている。

【００５６】また、ソース電極７３はドレイン信号線２
４の形成の際において同時に形成され、かつ配線層３２
（Ａ）と接続されるようになっている。この場合の接続
においても、保護膜３８に形成したコンタクト孔によっ
て配線層３２（Ａ）の一部を露呈させ、この露呈させた
配線層３２（Ａ）の一部と前記ソース電極７３とをＩＴ
Ｏ膜によって互いに接続させている。この場合のＩＴＯ
膜も、表示領域内の画素電極２６の形成の際に同時に形
成されるようになっている。なお、この電気的接続を行
うためには、いうまでもないが陽極酸化された配線層３
２（Ａ）の場合、少なくとも該コンタクトホール部にお
いて、その表面は部分的に陽極酸化されてない部分を有
する。

【００５７】第２非線形抵抗素子３４Ｂは、配線層３２
（Ａ）の延在部として形成されるゲート電極７５と、こ
のゲート電極７５上に形成される窒化シリコン膜と半導
体層の順次積層体７６と、この積層体７６の上面に互い
に離間して配置されて形成されるドレイン電極７７およ
びソース電極７８とで構成されている。

【００５８】ドレイン電極７７はドレイン信号線２４の
延在部として形成され、ソース電極７８は、ドレイン信
号線２４の形成の際に同時に形成されるようになってい
る。

【００５９】この場合のソース電極７８は、前記第１非
線形抵抗素子３４Ａにおけるソース電極と一体に形成さ
れ、したがって、配線層３２（Ａ）と接続が図れるよう
になっている。

【００６０】このように構成した液晶表示基板におい
て、その画素電極２８は保護膜３８を介してゲート信号
線２２およびドレイン信号線２４に対して上層に形成さ
れているため、たとえば画素電極２８を該ゲート信号線
２２あるいはドレイン信号線２４と同層にして形成した
場合と比較すると、それらの電気的接触を憂えることな
く画素電極２８の面積を大きくすることができるように
なる。このため、いわゆる開口率の向上が図れるように
なる。

【００６１】また、静電破壊防止用の素子からなる非線
形抵抗素子３４は、そのゲート電極に対する他の電極と
の接続をコンタクト孔を通した前記画素電極２８と同材
料の導電層を介して行うことによって、充分な回路的接
続がなされることから、該薄膜トランジスタ２６の静電
破壊防止を達成できるようになる。

【００６２】さらに、画素電極２８と同材料の導電層を
該画素電極２８の形成の際に同時に形成するようになっ
ていることから、表示領域内の薄膜トランジスタの形成
と全く並行して形成でき、特に、非線形抵抗素子を形成
するための特別な工程を全く不要とすることがなくな
る。したがって、製造工程の増大をもたらすことなく形
成することができるようになる。

【００６３】図５は、他の実施例を示す図で、図１
（ａ）に示す図と対応している。同図において、配線層
３２（Ｂ）は、画素領域内の画素電極３８と同工程で形
成するＩＴＯ膜から構成され、かつ、保護膜３８に形成
したコンタクト孔を通して、第１および第２非線形抵抗
素子３４Ｂ、３４Ａの各ドレイン電極５２、５７に、ま
た第１非線形抵抗素子３４Ｂのゲート電極５０に接続さ
れている。

【００６４】また、図６は、他の実施例を示す図で、図
４に示す図と対応している。同図において、配線層３２
（Ａ）は、画素領域内の画素電極３８と同工程で形成す
るＩＴＯ膜から構成され、かつ、保護膜３８に形成した
コンタクト孔を通して、第１および第２非線形抵抗素子
３４Ｂ、３４Ａの各ソース電極７８、７３に、また第１
非線形抵抗素子３４Ｂのゲート電極７５に接続されてい
る。

【００６５】なお、上述した各実施例では、ゲート信号
線２２が陽極酸化されたアルミニュウムで構成され、ド
レイン信号線２４はＣｒとＡｌとの順次積層体から構成
されたものとなっているが、本発明はこれに限定される
ものではない。たとえば、ゲート信号線２２あるいはド
レイン信号線２４の材料が、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、
Ｗ、Ｚｒ等の高融点金属あるいはそれらの合金で形成す
るようにしてもよいことはもちろんである。また、さら
に、ゲート信号線２２をＡｌ等の低抵抗金属を下層に設
けたクラッド構造で形成する場合に対しても、本発明の
思想を逸脱することなく、全く同様に本発明を適用でき
ることはいうまでもない。

【００６６】

【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示基板およびその製造方法によれ
ば、いわゆる開口率を向上できるとともに、薄膜トラン
ジスタの静電破壊防止を達成できるようになる。また、
製造工程の増加なく形成できるようになる。

【図面の簡単な説明】

【図１】本発明による液晶表示基板の一実施例を示す要
部構成図であり、静電破壊防止用の素子となる非線形抵
抗素子のうちゲート信号線側に設けられた非線形抵抗素
子の構成の一実施例を示す平面図である。

【図２】本発明による液晶表示基板の一実施例を示す等
価回路図である。

【図３】本発明による液晶表示基板の一画素における構
成を示す詳細図である。

【図４】本発明による液晶表示基板の一実施例を示す要
部構成図であり、静電破壊防止用の素子となる非線形抵
抗素子のうちドレイン信号線側に設けられた非線形抵抗
素子の構成の一実施例を示す平面図である。

【図５】本発明による液晶表示基板の他の実施例を示す
要部構成図であり、図１と対応している。

【図６】本発明による液晶表示基板の他の実施例を示す
要部構成図であり、図４と対応している。

【符号の説明】

２６……薄膜トランジスタ、３４……非線形抵抗素子、
２８……画素電極、３８……保護膜。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 液晶を介して互いに対向配置される透明
   基板のうち一方の透明基板の液晶側の面に、ｘ方向に延
   在しかつｙ方向に並設されたゲート信号線と、このゲー
   ト線信号と絶縁されてｙ方向に延在しかつｘ方向に並設
   されたドレイン信号線と、これらゲート信号線とドレイ
   ン信号線とで囲まれる領域に形成された薄膜トランジス
   タと画素電極とを備えた液晶表示基板において、 前記画素電極は絶縁膜を介してゲート信号線およびドレ
   イン信号線に対して上層に形成されているとともに、そ
   の有効表示領域の以外の領域にて、それぞれの信号線と
   の接続がなされる非線形抵抗素子を備え、 この非線形抵抗素子は、それぞれ、前記ゲート信号線と
   同材料のゲート電極、前記薄膜トランジスタの半導体層
   と同材料の半導体層、ドレイン信号線と同材料のドレイ
   ン電極およびソース電極とを備えるＭＩＳ構造からなっ
   ているとともに、ゲート電極に対する他の電極との接続
   はコンタクト孔を通した前記画素電極と同材料の導電層
   を介してなされていることを特徴とする液晶表示基板。
2. 【請求項２】 画素電極と同材料の導電層は該画素電極
   の形成の際に同時に形成することを特徴とする請求項１
   記載の液晶表示基板の製造方法。
3. 【請求項３】 ゲート信号線あるいはドレイン信号線の
   材料を、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｚｒ等の高融点
   金属あるいはそれらの合金からなることを特徴とする請
   求項１記載の液晶表示基板。
4. 【請求項４】 ゲート信号線を、Ａｌ等の低抵抗金属を
   下層とするクラッド構造として形成することを特徴とす
   る請求項１記載の液晶表示基板。