JP4339103B2 - 半導体装置及び表示装置 - Google Patents
半導体装置及び表示装置 Download PDFInfo
- Publication number
- JP4339103B2 JP4339103B2 JP2003421672A JP2003421672A JP4339103B2 JP 4339103 B2 JP4339103 B2 JP 4339103B2 JP 2003421672 A JP2003421672 A JP 2003421672A JP 2003421672 A JP2003421672 A JP 2003421672A JP 4339103 B2 JP4339103 B2 JP 4339103B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drain
- source
- electrically connected
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 239000000758 substrate Substances 0.000 claims description 75
- 239000003990 capacitor Substances 0.000 claims description 41
- 239000013078 crystal Substances 0.000 claims description 16
- 238000007667 floating Methods 0.000 description 16
- 230000008859 change Effects 0.000 description 10
- 239000011521 glass Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000005070 sampling Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electronic Switches (AREA)
- Liquid Crystal Display Device Control (AREA)
- Shift Register Type Memory (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、デジタル回路の構成に関する。より詳しくは、ブートストラップ回路を用いて、出力信号の振幅を、より大きくする技術に関する。および、それを用いた表示装置に関する。
近年、絶縁体上、特にガラス基板上に半導体薄膜を形成した表示装置、特に薄膜トランジスタ（以下、ＴＦＴと表記）を用いたアクティブマトリクス型表示装置の普及が顕著となっている。ＴＦＴを使用したアクティブマトリクス型表示装置は、マトリクス状に配置された数十万から数百万の画素を有し、各画素に配置されたＴＦＴによって各画素の電荷を制御することによって映像の表示を行っている。
さらに最近の技術として、画素を構成するＴＦＴの他に、画素部の周辺領域にＴＦＴを用いて駆動回路を同時形成するポリシリコンＴＦＴに関する技術が発展してきており、装置の小型化、低消費電力化に大いに貢献し、それに伴って、近年その応用分野の拡大が著しいモバイル情報端末の表示部等に、表示装置は不可欠なデバイスとなってきている。
表示装置の駆動回路としては、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路が一般的に使用されている。ＣＭＯＳ回路の特徴として、論理が変わる瞬間にのみ電流が流れ、ある論理の保持中には電流が流れない（実際には微小なリーク電流の存在がある）ため、回路全体での消費電流を低く抑えることが可能な点や、高速駆動に有利な点が挙げられる。
有機ＥＬ素子や、ＦＥＤ（フィールドエミッションディスプレイ）や、液晶ディスプレイに用いられる素子などのような自発光素子や液晶素子などを用いた表示装置の需要は、モバイル電子機器の小型化、軽量化に伴って急速にその需要が増加しているが、非常に多くの個数のＴＦＴを製造する必要があるため、歩留まり等の面から、その製造コストを十分に低く抑えることが難しい。今後の需要はさらに急速に増加することは容易に予測され、そのため表示装置をより安価に供給できるようにすることが望まれている。
絶縁体上に駆動回路を作製する方法としては、複数のフォトマスクを用いて、活性層、配線等のパターンを露光、エッチングを行って作りこんでいく方法が一般的であるが、このときの工程数の多さが製造コストに直接影響しているため、可能な限り少ない工程数で製造することが理想的である。そこで、従来ＣＭＯＳ回路によって構成されていた駆動回路を、Ｎチャネル型もしくはＰチャネル型のいずれか一方の導電型のみのＴＦＴを用いて構成することが試みられている。この方法により、イオンドーピング工程の一部を省略することが出来、さらにフォトマスクの枚数も削減することが出来る。その結果、コストダウンを図ることが出来る。
図９（Ａ）は、一極性のみのＴＦＴを用いて構成したＴＦＴ負荷型のインバータ回路の例を示している。以下に、その動作について述べる。
図９（Ｂ）は、インバータ回路に入力する信号の波形を示している。ここで、入力信号振幅は高電位側電源ＶＤＤと低電位側電源ＧＮＤの間とする。なお、簡単のため、ＧＮＤ＝０Ｖとして考える。
回路動作について説明する。なお、説明を明確かつ簡単にするため、回路を構成するＮチャネル型ＴＦＴのしきい値電圧は、そのばらつきがないものとして一律（ＶｔｈＮ）とする。また、Ｐ型ＴＦＴについても同様に、一律（ＶｔｈＰ）とする。
図９（Ｂ）に示すような信号が入力される場合を考える。まず、入力信号が、Ｌ信号（低電位側電源ＧＮＤ）のとき、Ｎチャネル型ＴＦＴ９０４はオフする。一方、負荷ＴＦＴ９０３は常に飽和領域において動作していることから、出力端子の電位は高電位側電源ＶＤＤの方向に引き上げられる。一方、入力信号がＨ信号（高電位側電源ＶＤＤ）のとき、Ｎチャネル型ＴＦＴ９０４はオンする。ここで、負荷ＴＦＴ９０３の電流能力よりも、Ｎチャネル型ＴＦＴ９０４の電流能力を十分に高くしておくことにより、出力ノードの電位は低電位側電源ＧＮＤの方向に引き下げられる。
ただし、この場合、以下のような問題点がある。図９（Ｃ）は、ＴＦＴ負荷型インバータ回路の出力波形を示したものである。図９（Ｃ）に示すように、入力信号がＬ信号のときに、出力端子の電位は、９０７で示す分だけ、つまり、負荷ＴＦＴ９０３のしきい値電圧分だけ、ＶＤＤよりも電位が低くなる。これは、負荷ＴＦＴ９０３のゲート・ソース間電圧が、しきい値電圧よりも小さくなると、負荷ＴＦＴ９０３に、ほとんど電流が流れなくなり、オフ状態となってしまうからである。ここで、負荷ＴＦＴ９０３のソース端子が出力端子であり、ゲート端子は、ＶＤＤに接続されている。よって、出力端子の電位は、ゲート端子の電位よりも、しきい値電圧分だけ低い電位になる。つまり、出力端子の電位は、最大でも（ＶＤＤ−ＶｔｈＮ）までしか上昇しない。さらに、負荷ＴＦＴ９０３とＮチャネル型ＴＦＴ９０４の電流能力の比によっては、入力信号がＨ信号のときに、出力端子の電位は、９０８で示す分だけＧＮＤよりも電位が高くなる。これを十分にＧＮＤに近づけるためには、負荷ＴＦＴ９０３に対し、Ｎチャネル型ＴＦＴ９０４の電流能力を十分に大きくする必要がある。
このように、一極性のみのＴＦＴを用いて構成したインバータ回路を用いると、入力信号の振幅に対し、出力信号の振幅減衰が生ずることになる。
そこで、出力信号の振幅が小さくなってしまうという問題を、回避することが、いくつかの方法を用いて、検討されている（例えば、特許文献１、特許文献２、特許文献３、特許文献４を参照）。
図33に、特許文献１、特許文献２に示されているインバータ回路の回路図を示す。図33の回路は、トランジスタ3302のゲート端子が、フローティング状態となり、容量素子3304の両端の電圧（両端の電位差）が、変化しなくなることを利用している。
そこで、次に、図33の動作について説明する。入力端子3305と入力端子3306には、互いに反転した信号が入力される。まず、入力端子3306にＨ信号（高電位側電源ＶＤＤ）が入力され、入力端子3305にＬ信号（低電位側電源ＧＮＤ）が入力されるとする。すると、トランジスタ3303はオンする。その結果、端子3308の電位は、Ｌ信号（低電位側電源ＧＮＤ）の電位となる。また、トランジスタ3301は、入力端子3305の電位がＬ信号（低電位側電源ＧＮＤ）の電位であるため、オンする。その結果、端子3307は、Ｌ信号（低電位側電源ＧＮＤ）の電位となる。つまり、容量素子3304の両端の電圧（両端の電位差）は、０Ｖとなる。
次に、入力端子3305にＨ信号（高電位側電源ＶＤＤ）が入力され、入力端子3306にＬ信号（低電位側電源ＧＮＤ）が入力されるとする。すると、トランジスタ3303はオフする。入力端子3305の電位は、Ｈ信号（高電位側電源ＶＤＤ）の電位であるため、トランジスタ3301はオンし、端子3307の電位が上昇する。そして、トランジスタ3302のゲート・ソース間電圧がしきい値電圧よりも大きくなると、トランジスタ3302がオンし、端子3308の電位が上昇し始める。そのような時に、端子3307の電位が上昇していくと、ついには、トランジスタ3301がオフする。なぜなら、端子3307は、トランジスタ3301のソース端子となっているため、端子3307の電位が上昇することにより、トランジスタ3301のゲート・ソース間電圧が小さくなり、ついには、しきい値電圧に等しくなってしまうからである。トランジスタ3301のゲート・ソース間電圧が、しきい値電圧に等しくなってしまうと、トランジスタ3301はオフ状態となる。よって、端子3305から端子3307への電流の流れは、とまってしまう。つまり、端子3307は、フローティング状態となってしまう。その結果、容量素子3304の両端の電圧（両端の電位差）は、変化しなくなる。
トランジスタ3301がオフになった時点において、端子3308の電位は、まだ、上昇を続けていたとする。その場合、トランジスタ3302は、オン状態にある。つまり、トランジスタ3302のゲート・ソース間電圧、つまり、容量素子3304の両端の電圧（両端の電位差）は、トランジスタ3302のしきい値電圧よりも大きい。よって、さらに、端子3308の電位が上昇する。このとき、同時に、端子3307の電位も上昇する。なぜなら、容量素子3304の両端の電圧（両端の電位差）は、変化しなくなっているため、容量素子3304の一方の端子（端子3308）が上昇すると、他方の端子（端子3307）も上昇するからである。そして、そのまま、端子3308の電位は、上昇を続け、ついには、高電位側電源ＶＤＤに達する。端子3308の電位が高電位側電源ＶＤＤに達するまでの間、ずっと、トランジスタ3302は、オン状態にある。そして、容量素子3304には、トランジスタ3301がオフになった時点での電圧が、そのまま保持されている。よって、端子3307の電位は、高電位側電源ＶＤＤよりも、容量素子3304に保存されている電圧分だけ、高くなっている。
つまり、端子3307や端子3308の電位は、高電位側電源ＶＤＤと等しいか、それ以上の電位となる。したがって、入力信号の振幅よりも、出力信号の振幅の方が小さくなってしまう、ということを防ぐことが出来る。
このような回路は、一般に、ブートストラップ回路と呼ばれる。
しかしながら、図33に示すインバータ回路には、大きく２つの問題点がある。
１つ目の問題点は、入力端子3305にＨ信号（高電位側電源ＶＤＤ）が入力され、入力端子3306にＬ信号（低電位側電源ＧＮＤ）が入力された時、トランジスタ3301がオフになるのが遅いと、端子3307や端子3308の電位が、十分に上昇しない状態になってしまう、ということである。仮に、トランジスタ3302が先にオフになっていたとする。その場合、容量素子3304は、トランジスタ3302のゲート・ソース間に配置されているため、容量素子3304には、トランジスタ3302のしきい値電圧が蓄積されていることになる。その時点では、トランジスタ3301は、まだ、オン状態であるため、端子3307の電位は、上昇している。そしてついに、トランジスタ3301がオフする。このときには、容量素子には、トランジスタ3302のしきい値電圧が保存されており、トランジスタ3302は、オフしている。したがって、端子3308や3307の電位は、これ以上、上昇しない。
２つ目の問題点は、入力端子3305に入力されるＨ信号の電位が、高電位側電源ＶＤＤよりも低い場合、端子3307や端子3308の電位が、十分に上昇しない、ということである。入力端子3305に信号を出力する回路が、例えば、図９（Ａ）のような回路である場合、Ｈ信号の電位が、高電位側電源ＶＤＤよりも低くなってしまうことが起こりうる。そこで仮に、入力端子3305に入力されるＨ信号の電位と、高電位側電源ＶＤＤとの差が、トランジスタ3301のしきい値電圧よりも大きい場合について考える。そのような場合は、入力端子3305にＨ信号が入力され、入力端子3306にＬ信号（低電位側電源ＧＮＤ）が入力された時、端子3307の電位の上昇が止まっても、トランジスタ3301は、オフ状態にならない。つまり、端子3307は、フローティング状態にはならず、端子3307には、端子3305から電荷が供給され続ける。そのため、端子3305と端子3307の電位は、等しい状態が維持される。したがって、容量素子3304の両端の電圧（両端の電位差）が変化しない、というような動作にはならない。その結果、端子3307や端子3308の電位は、十分に上昇しない。
このようなインバータ回路の出力端子に、同様な構成のインバータ回路を接続すると、その出力端子の信号振幅は、さらに、低くなってしまう。つまり、回路を接続するたびに、どんどん出力信号の振幅が小さくなり、正常に動作しなくなってしまう。
これに対し、特許文献４に示されているインバータ回路では、上記の２つ目の問題は、解決している。図34に、特許文献４に示されているインバータ回路を示す。入力端子3405に、高電位側電源ＶＤＤよりも低いＨ信号が入力され、入力端子3406にＬ信号（低電位側電源ＧＮＤ）が入力された時、端子3407の電位が上昇して、トランジスタ3401のゲート・ソース間電圧がしきい値電圧に等しくなると、トランジスタ3401は、オフする。つまり、端子3407は、フローティング状態になる。したがって、その時点での容量素子3404の両端の電圧（両端の電位差）は、保存される。よって、トランジスタ3401がオフした時点で、トランジスタ3402がオン状態であれば、端子3408の電位は、上昇を続け、結果として、端子3407の電位も、上昇していく。
ただし、図34の回路であっても、上記１つ目の問題は、解決できていない。
上述した問題に鑑み、出力信号の振幅が小さくなりにくい半導体装置を提供することを課題とする。また、極性が１つのみのトランジスタを用いて回路を構成することが出来る半導体装置を提供することを課題とする。
なお、半導体装置とは半導体を用いた素子（トランジスタ、ダイオード）、コンデンサ、抵抗などを含む回路を構成している装置をいうものとする。もちろんこれらの素子は限定しているわけではない。
本発明は、上記の問題点を解決するために、以下に示す手段を用いる。
本発明は、第１のトランジスタと第２のトランジスタと第３のトランジスタと第１の入力端子と第２の入力端子とを有する半導体装置であって、第１のトランジスタのソース端子と第２のトランジスタのドレイン端子とが接続され、第３のトランジスタのドレイン端子は、第１のトランジスタのゲート端子に接続され、第１の入力端子は、第３のトランジスタのゲート端子および第２のトランジスタのゲート端子に接続され、第２の入力端子は、第１のトランジスタのゲート端子と整流性素子を介して接続されていることを特徴とする半導体装置が提供される。
また、本発明は、上記構成において、
整流性素子が、ダイオード接続されたトランジスタであることを特徴とする半導体装置が提供される。
整流性素子が、ダイオード接続されたトランジスタであることを特徴とする半導体装置が提供される。
つまり、本発明では、信号入力部分にダイオード接続されたトランジスタなどのような整流性素子が配置される。
そして、ダイオード接続されたトランジスタがオフすることによって、第１のトランジスタのゲート端子が、フローティング状態となる。そのとき、第１のトランジスタは、オン状態にあり、そのゲート・ソース間電圧は、容量素子（トランジスタのゲート容量）に保存される。その後、第１のトランジスタのソース端子の電位があがると、ブートストラップ効果により、第１のトランジスタのゲート端子の電位もあがる。その結果、出力信号の振幅が小さくなることを防ぐことが出来る。
また、本発明は、上記構成において、
第３のトランジスタと直列に第２の整流性素子が接続されていることを特徴とする半導体装置が提供される。
第３のトランジスタと直列に第２の整流性素子が接続されていることを特徴とする半導体装置が提供される。
また、本発明は、上記構成において、
第２の整流性素子が、ダイオード接続されたトランジスタであることを特徴とする半導体装置が提供される。
第２の整流性素子が、ダイオード接続されたトランジスタであることを特徴とする半導体装置が提供される。
つまり、本発明では、第１のトランジスタのゲート端子部分に、ダイオード接続されたトランジスタなどのような第２の整流性素子が配置される。
そして、第２の整流性素子であるダイオード接続されたトランジスタがオフすることによって、第１のトランジスタのゲート端子の電位が、下がりすぎることを防ぐことが出来る。その結果、出力信号の振幅が小さくなることを防ぐことが出来る。
また、本発明は、上記構成において、
ダイオード接続されたトランジスタと、第１のトランジスタとが、同じ導電型を有することを特徴とする半導体装置が提供される。
ダイオード接続されたトランジスタと、第１のトランジスタとが、同じ導電型を有することを特徴とする半導体装置が提供される。
つまり、第１のトランジスタと、ダイオード接続されたトランジスタとが、同じ導電型を有することによって、回路を構成する全てのトランジスタの導電型を同じにすることが可能となる。その結果、コストダウンを図ることが出来る。
また、本発明は、上記構成において、
第２の整流性素子であるダイオード接続されたトランジスタと、第１のトランジスタとが、同じ導電型を有することを特徴とする半導体装置が提供される。
第２の整流性素子であるダイオード接続されたトランジスタと、第１のトランジスタとが、同じ導電型を有することを特徴とする半導体装置が提供される。
つまり、第１のトランジスタと、第２の整流性素子であるダイオード接続されたトランジスタとが、同じ導電型を有することによって、両トランジスタのしきい値電圧の大きさを概ね同じにすることが出来る。第１のトランジスタのしきい値電圧と、第２の整流性素子であるダイオード接続されたトランジスタのしきい値電圧とが、概ね同じ大きさであるため、第１のトランジスタがオフすべきときに、電流が漏れてしまうことを防ぐことが出来る。
また、本発明は上記構成において、容量素子を有し、容量素子の一方の端子は、第１のトランジスタのゲート端子と接続され、他方の端子は、第１のトランジスタのソース端子と接続されていることを特徴とする半導体装置が提供される。
なお、本発明におけるランジスタは、どのような材料、手段、製造方法によりできたトランジスタでもよいし、どのようなタイプのトランジスタでもよい。例えば、薄膜トランジスタ（ＴＦＴ）でもよい。ＴＦＴのなかでも、半導体層が非晶質（アモルファス）のものでもよいし、多結晶（ポリクリスタル）でも、単結晶のものでもよい。その他のトランジスタとして、単結晶基板において作られたトランジスタでもよいし、ＳＯＩ基板において作られたトランジスタでもよいし、プラスチック基板の上に形成されたトランジスタでもよいし、ガラス基板上に形成されたトランジスタでもよい。その他にも、有機物やカーボンナノチューブで形成されたトランジスタでもよい。また、ＭＯＳ型トランジスタでもよいし、バイポーラ型トランジスタでもよい。
なお、本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、間に、別の素子や回路などが配置されていてもよい。
本発明は上記構成によって、ブートストラップ回路を構成する容量素子の一方の端子をフローティング状態になりやすくすることが出来る。その結果、出力信号の振幅が小さくなってしまうことを防ぐことが出来る。また、入力信号の振幅が小さくても、ブートストラップ回路を構成する容量素子の一方の端子をフローティング状態にすることが出来る。そのため、出力信号の振幅が小さくなってしまうことを防ぐことが出来る。また、極性が１つのみのトランジスタを用いて回路を構成することが出来る。そのため、製造コストを抑えることが出来る。
本発明の半導体装置が有する回路構成について、以下に説明する。
（実施の形態１）
本実施の形態では、まず、発明が解決しようとする課題において説明した、２つ目の問題に対処したインバータ回路について説明する。つまり、入力端子に入力されるＨ信号の電位が、高電位側電源ＶＤＤよりも低い場合、ある端子の電位が、十分に上昇しない、という問題に対処したインバータ回路について、説明する。
本実施の形態では、まず、発明が解決しようとする課題において説明した、２つ目の問題に対処したインバータ回路について説明する。つまり、入力端子に入力されるＨ信号の電位が、高電位側電源ＶＤＤよりも低い場合、ある端子の電位が、十分に上昇しない、という問題に対処したインバータ回路について、説明する。
図2に、入力端子105に入力されるＨ信号の電位が、高電位側電源ＶＤＤよりも低くても、端子107や端子108の電位が、十分に上昇できるようにしたインバータ回路を示す。入力端子105は、ダイオード接続されたトランジスタ101を介して、トランジスタ102のゲート端子と接続されている。トランジスタ101は、ダイオード接続されているため、そのゲート端子は、入力端子105に接続されている。よって、端子105から端子107の方へは、電流を流すことができ、端子107から端子105の方へは、電流を流すことが出来ない。また、トランジスタ102のゲート端子とソース端子の間には、容量素子104が接続されている。トランジスタ103のドレイン端子は、トランジスタ102のソース端子と接続されており、トランジスタ103のゲート端子は、入力端子106と接続されている。そして、トランジスタ109のゲート端子は、入力端子106と接続され、ドレイン端子は、トランジスタ102のゲート端子と接続されている。
なお、トランジスタ109のソース端子と、トランジスタ103のソース端子は、低電位側電源ＧＮＤに接続されているが、これに限定されない。各々のソース端子は、異なる電位の配線に接続されていてもよいし、パルス信号が入力されてもよい。
また、入力端子106は、トランジスタ109のゲート端子とトランジスタ103のゲート端子とに接続されているが、これに限定されない。各々のゲート端子は、別々の入力端子に接続されていてもよい。
また、トランジスタ１０２のドレイン端子は、高電位側電源VDDと接続されているが、これに限定されない。異なる電位の配線に接続されていてもよいし、パルス信号が入力されてもよい。
次に、図2の動作について説明する。入力端子105と入力端子106には、通常は互いに反転した信号が入力される。ただし、常に反転した信号を入力しなくても動作させることは可能である。まず、入力端子106にＨ信号（高電位側電源ＶＤＤ）が入力され、入力端子105にＬ信号（低電位側電源ＧＮＤ）が入力されるとする。すると、トランジスタ109とトランジスタ103はオンする。その結果、端子108の電位は、ＧＮＤとなる。そして、端子107の電位は、ＧＮＤとなるので、トランジスタ102はオフする。また、端子105と端子107は、同電位なので、トランジスタ101は、オフする。また、容量素子104の両端の電圧（両端の電位差）は、０Ｖとなる。
次に、入力端子105にＨ信号（高電位側電源ＶＤＤ）が入力され、入力端子106にＬ信号（低電位側電源ＧＮＤ）が入力されるとする。すると、トランジスタ109とトランジスタ103はオフする。入力端子105の電位は、Ｈ信号（高電位側電源ＶＤＤ）の電位であるため、トランジスタ101はオンし、端子107の電位が上昇する。そして、トランジスタ102のゲート・ソース間電圧がしきい値電圧よりも大きくなると、トランジスタ102がオンし、端子108の電位が上昇し始める。そのような時に、端子107の電位が上昇していくと、ついには、トランジスタ101がオフする。なぜなら、端子107は、トランジスタ101のソース端子となっているため、端子107の電位が上昇することにより、トランジスタ101のゲート・ソース間電圧（ドレイン・ソース間電圧）が小さくなり、ついには、しきい値電圧に等しくなるからである。トランジスタ101のゲート・ソース間電圧が、しきい値電圧に等しくなると、トランジスタ101はオフ状態となる。よって、端子105から端子107への電流の流れは、とまる。つまり、端子107は、フローティング状態となる。その結果、容量素子104の両端の電圧（両端の電位差）は、変化しなくなる。
トランジスタ101がオフになった時点において、端子108の電位は、まだ、上昇を続けていたとする。その場合、トランジスタ102は、オン状態にある。つまり、トランジスタ102のゲート・ソース間電圧、つまり、容量素子104の両端の電圧（両端の電位差）は、トランジスタ102のしきい値電圧よりも大きい。よって、さらに、端子108の電位が上昇する。このとき、同時に、端子107の電位も上昇する。なぜなら、容量素子104の両端の電圧（両端の電位差）は、変化しなくなっているため、容量素子104の一方の端子（端子108）が上昇すると、他方の端子（端子107）も上昇するからである。そして、そのまま、端子108の電位は、上昇を続け、ついには、高電位側電源ＶＤＤに達する。端子108の電位が高電位側電源ＶＤＤに達するまでの間、ずっと、トランジスタ102は、オン状態にある。容量素子104には、トランジスタ101がオフになった時点での電圧が、そのまま保持されている。よって、端子107の電位は、高電位側電源ＶＤＤよりも、容量素子3304に保存されている電圧分だけ、高くなっている。
つまり、端子107や端子108の電位は、高電位側電源ＶＤＤと等しいか、それ以上の電位となる。したがって、入力信号の振幅よりも、出力信号の振幅の方が小さくなってしまう、ということを防ぐことが出来る。
このように、端子106に入力した信号が、端子107、108では、反転した信号になっている。したがって、図2に示すインバータ回路においては、入力端子が端子106であり、出力端子が端子107または108である、ということができる。そして、端子105には、端子106とは反転した信号を入力すればよい。したがって端子１０５も入力端子の１つと考えてもよい。
また、出力端子を端子107にするか、端子108にするかは、その先に接続する回路の入力インピーダンスの大きさによって決めることが出来る。つまり、端子107は、動作状態によっては、フローティング状態にする必要がある。したがって、端子107は、入力インピーダンスが低い回路と接続することができない。ただし、端子107において、Ｈ信号の時の電位は、ＶＤＤよりも高くすることが出来る。一方、端子108の場合は、フローティング状態にする必要がないため、入力インピーダンスが低くないような回路に接続しても問題ない。ただし、Ｈ信号の時の電位は、ＶＤＤよりも高くはならない。このように、各々の相違点があるため、出力端子を端子107または端子108のどちらにするかは、適宜判断すればよい。
ここで、図2で示したインバータ回路を表す図記号301を、図3に示す。入力端子303は端子106に相当し、入力端子304は端子105に相当する。出力端子302は端子108または端子107に相当する。端子303と端子304には、互いに反転した信号が入力される。インバータ回路としての動作を考えると、端子303に入力した信号が、反転して、出力端子302に出力される。したがって、端子303がインバータ回路としての入力端子であるといえる。
次に、入力端子105に入力されるＨ信号の電位が、高電位側電源ＶＤＤよりも低い場合について考える。仮に、入力端子105に入力されるＨ信号の電位と、高電位側電源ＶＤＤとの差が、トランジスタ101のしきい値電圧よりも大きい場合について考える。そのような場合であっても、入力端子105にＨ信号が入力され、入力端子106にＬ信号（低電位側電源ＧＮＤ）が入力された時、端子107の電位が上昇し、トランジスタ101のゲート・ソース間電圧がしきい値電圧に等しくなると、トランジスタ101はオフし、端子107はフローティング状態になる。したがって、トランジスタ101がオフした段階で、トランジスタ102がオンしていれば、そのときのトランジスタ102のゲート・ソース間電圧は、容量素子104に保持される。よって、端子108や端子107の電位は、十分上昇する。
このように、通常のＣＭＯＳ回路においても、Ｐチャネル型トランジスタを用いるトランジスタに関し、その極性を逆にしても、トランジスタ101、109、容量素子104などを用いることにより、正常に動作させることが可能となる。これは、インバータ回路だけでなく、あらゆる回路にも、適用できる。
なお、図2において、トランジスタ102のドレイン端子は、電位ＶＤＤの配線に接続されているが、これに限定されない。トランジスタ102のドレイン端子の電位は、状況によって変化してもよい。例えば、パルス信号を入力してもよい。同様に、トランジスタ103やトランジスタ109のソース端子は、電位ＧＮＤの配線に接続されているが、これに限定されない。トランジスタ103やトランジスタ109のソース端子の電位は、状況によって変化してもよいし、各々で異なる電位や信号が入力されていてもよい。
例えば、図4に示すように、トランジスタ102のドレイン端子は、入力端子105に接続されていてもよい。この場合においても、入力端子106にＨ信号（高電位側電源ＶＤＤ）が入力され、入力端子105にＬ信号（低電位側電源ＧＮＤ）が入力されるときには、出力端子108の電位はＧＮＤとなり、入力端子106にＬ信号（低電位側電源ＧＮＤ）が入力され、入力端子105にＨ信号（高電位側電源ＶＤＤ）が入力されるときには、出力端子108の電位はＶＤＤとなる。したがって、問題なく動作する。
あるいは、トランジスタ102のドレイン端子にパルス信号を入力することにより、シフトレジスタやラッチ回路など、もしくはその一部を構成することもできる。
なお、図2において、トランジスタは、Ｎチャネル型を用いていたが、これに限定されない。Ｐチャネル型トランジスタも用いて回路を構成してもよいし、ＣＭＯＳ型にして、回路を構成してもよい。図2の回路におけるトランジスタを全てＰチャネル型にする場合は、ＶＤＤとＧＮＤの電位を入れ替えればよい。
なお、図2におけるトランジスタ101は、トランジスタ102などと同じ極性のトランジスタであるが、これに限定されない。整流性のある素子であれば、何でもよい。例えば、トランジスタ101の代わりに、ＰＮ接合やＰＩＮ接合のダイオードやショットキー型のダイオードなどを用いてもよい。また、図5に示すように、トランジスタ102などと反対の極性のトランジスタ101Pをダイオード接続したもの、などを用いてもよい。
なお、容量素子１０４は、省略することも可能である。つまり、トランジスタ１０２のゲート容量で代用することが可能である。トランジスタ１０２のゲート容量については、ソース領域やドレイン領域やLDD領域などとゲート電極とが重なってオーバーラップしているような領域で容量が形成されていてもよいし、チャネル領域とゲート電極との間で容量が形成されていてもよい。
（実施の形態２）
実施の形態１では、発明が解決しようとする課題において説明した、２つ目の問題に対処したインバータ回路について説明した。本実施の形態では、発明が解決しようとする課題において説明した、１つ目の問題に対処したインバータ回路について説明する。
実施の形態１では、発明が解決しようとする課題において説明した、２つ目の問題に対処したインバータ回路について説明した。本実施の形態では、発明が解決しようとする課題において説明した、１つ目の問題に対処したインバータ回路について説明する。
ここで、図33の回路にもどり、１つ目の問題が生じてしまう要因を分析する。まず、入力端子3306にＨ信号（高電位側電源ＶＤＤ）が入力され、入力端子3305にＬ信号（低電位側電源ＧＮＤ）が入力されるときには、端子3307は、Ｌ信号（低電位側電源ＧＮＤ）の電位となる。つまり、容量素子3304の両端の電圧（両端の電位差）は、０Ｖとなる。
次に、入力端子3305にＨ信号（高電位側電源ＶＤＤ）が入力され、入力端子3306にＬ信号（低電位側電源ＧＮＤ）が入力されるときには、端子3307の電位は、ＧＮＤ（０Ｖ）から上昇し始める。そして、ＶＤＤよりもしきい値電圧だけ低い電位（ＶＤＤ−ＶｔｈＮ）になったあと、フローティング状態となる。つまり、それだけの電位差を上昇させる必要がある。そのため、それだけの充電時間が必要となってしまう。したがって、端子3307がフローティング状態になるのが、それだけ遅くなってしまう。
そこで、本発明では、端子3307（またはそれに相当する端子）の電位を、ＧＮＤ（０Ｖ）まで下げずに動作させることにした。ただし、トランジスタがオフすべきときには、オフさせる必要があるため、端子の電位を、概ねしきい値電圧付近の電位まで下げることとした。その結果、容量素子には、０Ｖではなく、しきい値電圧が保存される。このように、最初から電荷が保持されているので、電位の上昇分が少なくてすむ。よって、充電時間が少なくなり、端子がフローティングになるまでの時間も少なくなる。
以上のような原理に基づき、回路を構成し、１つ目の問題に対処する。
なお、本実施の形態では、実施の形態１で説明した回路を改良することにより、１つ目の問題に対処する。よって、１つ目の問題と２つ目の問題を両方同時に解決できることになる。したがって、基本的な構成や動作は、実施の形態１の場合と同様であるため、詳しい説明は省略する。
図1に、図2を改良し、１つ目の問題と２つ目の問題を両方解決した回路図を示す。図1では、発明が解決しようとする課題において説明した、２つ目の問題を解決するために、ダイオード接続（ゲート端子とドレイン端子が接続）されたトランジスタ110を、トランジスタ109と直列に配置する。なお、図1では、トランジスタ109のドレイン端子側に、トランジスタ110が接続されているが、これに限定されない。例えば、図6に示すようにトランジスタ109のソース端子側に接続してもよい。
図1のように、ダイオード接続されたトランジスタ110を配置することにより、端子107の電位が、しきい値電圧よりも低くならないようにすることが出来る。つまり、容量素子104の両端の電圧（両端の電位差）が、０Ｖにならず、しきい値電圧以上の電圧になることが出来る。
そこで、簡単に動作を説明する。まず、入力端子106にＨ信号（高電位側電源ＶＤＤ）が入力され、入力端子105にＬ信号（低電位側電源ＧＮＤ）が入力されるとする。すると、トランジスタ109とトランジスタ103はオンする。その結果、端子108の電位は、ＧＮＤとなる。しかし、端子107の電位は、トランジスタ110のしきい値電圧となる。なぜなら、トランジスタ101はオフしている。そして、トランジスタ110のゲート端子は、ドレイン端子と接続されているため、トランジスタ110のソース・ドレイン間電圧がしきい値電圧に等しくなると、トランジスタ110がオフするからである。端子107の電位がしきい値電圧になるため、容量素子104の両端の電圧（両端の電位差）も、しきい値電圧となる。したがって、トランジスタ110のしきい値電圧とトランジスタ102のしきい値電圧が等しいとすると、トランジスタ102はオフすることになる。
次に、入力端子105にＨ信号（高電位側電源ＶＤＤ）が入力され、入力端子106にＬ信号（低電位側電源ＧＮＤ）が入力されるとする。すると、トランジスタ109とトランジスタ103はオフする。入力端子105の電位は、Ｈ信号（高電位側電源ＶＤＤ）の電位であるため、トランジスタ101はオンし、端子107の電位が上昇する。ただし、図2の場合は、電位はＧＮＤ（０Ｖ）から上昇し始めるが、図1の場合は、端子107は、しきい値電圧から上昇し始める。そのため、端子107の電位はすばやく上昇する。その結果、トランジスタ101は、すばやくオフ状態となり、端子107もフローティング状態となる。その時点では、端子108の電位は、まだ上昇中であるため、トランジスタ102もオン状態となっている。よって、端子108や107の電位が十分に上昇しない、という問題に対処することが出来る。
なお、トランジスタ110により、端子107の電位の変化量が少なくてすみ、電位の変化がすばやくなる。その結果、回路の動作も早くなる。
このような構成を用いることにより、発明が解決しようとする課題において説明した、１つ目の問題と２つ目の問題を、同時に両方解決することが出来る。
なお、図1、図6において、トランジスタは、Ｎチャネル型を用いていたが、これに限定されない。図1や図6の回路におけるトランジスタを全てＰチャネル型にする場合は、ＶＤＤとＧＮＤの電位を入れ替えればよい。図1の回路におけるトランジスタを全てＰチャネル型にした場合の回路図を、図7に示す。
なお、図1、図6におけるトランジスタ110は、トランジスタ102などと同じ極性のトランジスタであるが、これに限定されない。整流性のある素子であれば、何でもよい。例えば、トランジスタ110の代わりに、ＰＮ接合やＰＩＮ接合のダイオード、ショットキー型ダイオード、トランジスタ102などと反対の極性のトランジスタをダイオード接続したもの、などを用いてもよい。つまり、端子107の電位が、下がり過ぎないようになっていればよい。
ただし、トランジスタ110とトランジスタ102とは、同じ極性のトランジスタで、しきい値電圧も概ね等しいことが望ましい。なぜなら、トランジスタ110とトランジスタ102のしきい値電圧が異なれば、入力端子105にＨ信号（高電位側電源ＶＤＤ）が入力され、入力端子106にＬ信号（低電位側電源ＧＮＤ）が入力されるとき、トランジスタ102がオンしてしまう可能性があるからである。したがって、トランジスタ110と102とは、近接して配置したりすることで、特性をそろえやすくすることが望ましい。例えば、半導体層をレーザーを用いて結晶化させる場合、同じショットがトランジスタ110と102に当たるようにすることが望ましい。ただし、動作に支障をきたさない程度であれば、トランジスタ110とトランジスタ102のしきい値電圧が多少異なっていても問題ない。
なお、本実施の形態では、実施の形態１で説明した回路を改良したものについて述べている。したがって、実施の形態１で説明した内容は、本実施の形態においても適用することが可能である。
（実施の形態３）
本実施の形態では、実施の形態１で説明した回路を改良することにより、発明が解決しようとする課題において説明した１つ目の問題と２つ目の問題に対処したインバータ回路について説明した。本実施の形態では、図34の回路を改良することにより、１つ目の問題に対処したインバータ回路について説明する。
本実施の形態では、実施の形態１で説明した回路を改良することにより、発明が解決しようとする課題において説明した１つ目の問題と２つ目の問題に対処したインバータ回路について説明した。本実施の形態では、図34の回路を改良することにより、１つ目の問題に対処したインバータ回路について説明する。
図8に、図34の回路を改良したインバータ回路を示す。トランジスタ3409と直列に、ダイオード接続したトランジスタ801が配置される。なお、図8では、トランジスタ3409のドレイン端子と端子3407の間に、トランジスタ801が配置されているが、これに限定されない。例えば、トランジスタ3409のソース端子側に接続されていてもよい。
このように、トランジスタ801を配置することにより、端子3407の電位が下がりすぎることがない。そのため、端子3407の電位はすばやく上昇する。その結果、トランジスタ3401は、すばやくオフ状態となり、端子3407もフローティング状態となる。その時点では、端子3408の電位は、まだ上昇中であるため、トランジスタ3402もオン状態となっている。よって、端子3408や3407の電位が十分に上昇しない、という問題に対処することが出来る。
なお、トランジスタ801により、端子3407の電位の変化量が少なくてすみ、電位の変化がすばやくなる。その結果、回路の動作も早くなる。
このような構成を用いることにより、発明が解決しようとする課題において説明した、１つ目の問題と２つ目の問題を、同時に両方解決することが出来る。
なお、図8において、トランジスタは、Ｎチャネル型を用いていたが、これに限定されない。Ｐチャネル型トランジスタも用いて回路を構成してもよいし、ＣＭＯＳ型にして、回路を構成してもよい。図8の回路におけるトランジスタを全てＰチャネル型にする場合は、ＶＤＤとＧＮＤの電位を入れ替えればよい。
なお、図8におけるトランジスタ801は、トランジスタ3402などと同じ極性のトランジスタであるが、これに限定されない。整流性のある素子であれば、何でもよい。例えば、トランジスタ801の代わりに、ＰＮ接合やＰＩＮ接合のダイオード、ショットキー型ダイオード、トランジスタ3402などと反対の極性のトランジスタをダイオード接続したもの、などを用いてもよい。つまり、端子3407の電位が、下がり過ぎないようになっていればよい。
ただし、トランジスタ801とトランジスタ3402とは、同じ極性のトランジスタで、しきい値電圧も概ね等しいことが望ましい。なぜなら、トランジスタ801とトランジスタ3402のしきい値電圧が異なれば、入力端子3405にＨ信号（高電位側電源ＶＤＤ）が入力され、入力端子3406にＬ信号（低電位側電源ＧＮＤ）が入力されるとき、トランジスタ3402がオンしてしまう可能性があるからである。したがって、トランジスタ801とトランジスタ3402とは、近接して配置したりすることで、特性をそろえやすくすることが望ましい。例えば、半導体層をレーザーを用いて結晶化させる場合、同じショットがトランジスタ801と3402に当たるようにすることが望ましい。 ただし、動作に支障をきたさない程度であれば、トランジスタ801とトランジスタ3402のしきい値電圧が多少異なっていても問題ない。
（実施の形態４）
実施の形態１〜３においては、インバータ回路に適用した場合について述べてきた。次に、本実施の形態では、それ以外の回路に適用した場合の例を示す。
実施の形態１〜３においては、インバータ回路に適用した場合について述べてきた。次に、本実施の形態では、それ以外の回路に適用した場合の例を示す。
まず、図10に、クロックドインバータ回路に適用した場合の構成を示す。図10の回路は、図2に示したインバータ回路を拡張することにより、構成している。しかし、実施の形態１〜３において示した別の回路を拡張することによりクロックドインバータ回路を構成することも可能である。
図10において、トランジスタ1002B、1003Bは、クロックドインバータ回路の出力端子に、信号が出力されるか、されないかを制御している。通常は、クロック信号やサンプリングパルス信号などに同期して、オンオフが制御される。したがって、トランジスタ1002B、1003Bは、入力端子1005Bに入力される信号に同期して、同時にオンオフする。一方、トランジスタ1002、1003は、入力端子1005に入力される入力信号を反転させて、出力端子1010に出力するように動作する部分である。
図10に示すように、クロックドインバータをＣＭＯＳ型で構成する場合に、Ｐチャネル型トランジスタを用いる部分において、トランジスタ1001、1009、1001B、1009B、容量素子1004、1004Bなどを用いて、出力信号の振幅が小さくなってしまうことを防いでいる。なお、図10では、トランジスタ1003Bのゲート端子は、入力端子1005Bに接続されているが、これに限定されない。トランジスタ1003Bのゲート端子が、端子1007Bに接続されていてもよい。
なお、図1のように、トランジスタ1009、1009Bなどと直列に、ダイオード接続されたトランジスタを配置してもよい。また、トランジスタ1001、1001Bの接続を図8におけるトランジスタ3401のように変更することにより、図8のインバータ回路を拡張して、クロックドインバータを構成してもよい。
なお、図10の回路の動作については、実施の形態１〜３で説明したものと同様であるため、省略する。
ここで、本実施の形態で示したクロックドインバータを表す図記号1101を、図11に示す。端子1105は端子1005Bに相当し、端子1106は端子1006Bに相当する。端子1105と端子1106には、互いに反転した信号が入力される。端子1105にＨ信号が入力されたとき、出力端子1102に信号が出力されるものとする。そして、入力端子1103は端子1006に相当し、入力端子1104は端子1005に相当する。クロックドインバータ回路として考えた場合、入力端子1103に入力した信号が、反転して、出力端子1102に出力される。したがって、端子1103がクロックドインバータ回路としての入力端子であるといえる。なお、端子1103と端子1104には、互いに反転した信号が入力される。
次に、図12に、ＮＡＮＤ回路に適用した場合の構成を示す。図12の回路は、図2に示したインバータ回路を拡張することにより、構成している。しかし、実施の形態１〜３において示した別の回路を拡張することによりＮＡＮＤ回路を構成することも可能である。
図12では、ＮＡＮＤ回路をＣＭＯＳ型で構成する場合に、Ｐチャネル型トランジスタを用いる部分、つまり、トランジスタ1202、1202Bにおいて、トランジスタ1201、1209、1201B、1209B、容量素子1204、1204Bなどを用いて、出力信号の振幅が小さくなってしまうことを防いでいる。そして、ＣＭＯＳ型で構成する場合に、Ｎチャネル型トランジスタを用いる部分、つまり、トランジスタ1203、1203Bは、ＣＭＯＳ型で構成する場合と同様にする。
なお、図1のように、トランジスタ1209、1209Bなどと直列に、ダイオード接続されたトランジスタを配置してもよい。また、トランジスタ1201、1201Bの接続を図8におけるトランジスタ3401のように変更することにより、図8のインバータ回路を拡張して、ＮＡＮＤ回路を構成してもよい。
なお、図12の回路の動作については、実施の形態１〜３で説明したものと同様であるため、省略する。
ここで、本実施の形態で示したＮＡＮＤ回路を表す図記号1301を、図13に示す。入力端子1303は端子1206に相当し、入力端子1305は端子1206Bに相当する。また、入力端子1304は端子1205に相当し、入力端子1306は端子1205Bに相当する。端子1303と端子1304には、互いに反転した信号が入力され、端子1305と端子1306には、互いに反転した信号が入力される。出力端子1302は、端子1201に相当する。ＮＡＮＤ回路として論理動作を考えた場合、端子1303と端子1305がＮＡＮＤ回路としての入力端子であるといえる。
次に、図14に、ＮＯＲ回路に適用した場合の構成を示す。図14の回路は、図2に示したインバータ回路を拡張することにより、構成している。しかし、実施の形態１〜３において示した別の回路を拡張することによりＮＯＲ回路を構成することも可能である。
図14でも同様に、ＮＯＲ回路をＣＭＯＳ型で構成する場合に、Ｐチャネル型トランジスタを用いる部分、つまり、トランジスタ1402、1402Bにおいて、トランジスタ1401、1409、1401B、1409B、容量素子1404、1404Bなどを用いて、出力信号の振幅が小さくなってしまうことを防いでいる。そして、ＣＭＯＳ型で構成する場合に、Ｎチャネル型トランジスタを用いる部分、つまり、トランジスタ1403、1403Bは、ＣＭＯＳ型で構成する場合と同様にする。
なお、図1のように、トランジスタ1409、1409Bなどと直列に、ダイオード接続されたトランジスタを配置してもよい。また、トランジスタ1401、1401Bの接続を図8におけるトランジスタ3401のように変更することにより、図8のインバータ回路を拡張して、ＮＯＲ回路を構成してもよい。
なお、図14の回路の動作については、実施の形態１〜３で説明したものと同様であるため、省略する。
次に、図15に、トランスファーゲート回路（アナログスイッチ回路）に適用した場合の構成を示す。図15の回路は、図2に示したインバータ回路を拡張することにより、構成している。しかし、実施の形態１〜３において示した別の回路を拡張することによりトランスファーゲート回路を構成することも可能である。
図15の場合、入出力端子である端子1510、1511の電位は、どちらの方が高くなるかは、状況によって変わる。したがって、どちら側の端子がソース端子になるかは、不明である。そこで、図15では、トランジスタ1502とトランジスタ1502Bを並列に配置し、容量素子1504と1504Bの接続をかえて配置した。これにより、端子1510、1511のどちらの電位が低くても、トランジスタ1502とトランジスタ1502Bのゲート端子の電位は、十分に上昇させることが出来る。
したがって、トランスファーゲート回路の場合は、ＣＭＯＳ型で構成する場合に、Ｐチャネル型トランジスタを用いる部分のみを対象とするのではなく、両方のトランジスタに対して、トランジスタ1501、1509、1501B、1509B、容量素子1504、1504Bなどを用いて、出力信号の振幅が小さくなってしまうことを防いでいる。このように、出力信号の振幅が小さくなってしまう部分のトランジスタに対して、ダイオード接続されたトランジスタや容量素子などを配置することにより、正常に動作させることが可能となる。
なお、図1のように、トランジスタ1509、1509Bなどと直列に、ダイオード接続されたトランジスタを配置してもよい。また、トランジスタ1501、1501Bの接続を図8におけるトランジスタ3401のように変更することにより、図8のインバータ回路を拡張して、トランスファーゲート回路を構成してもよい。
なお、図15の回路の動作については、実施の形態１〜３で説明したものと同様であるため、省略する。
なお、図10、12、14、15において、トランジスタは、Ｎチャネル型を用いていたが、これに限定されない。図10、12、14、15の回路におけるトランジスタを全てＰチャネル型にする場合は、ＶＤＤとＧＮＤの電位を入れ替えればよい。
なお、本実施の形態では、ＮＡＮＤ回路など、さまざまな回路に適用した場合について説明したが、適用できる回路は、本実施の形態で記載した回路に限定されない。さまざまな回路に適用することができる。
なお、本実施の形態では、実施の形態１〜３で説明した回路を拡張したものについて述べている。したがって、実施の形態１〜３で説明した内容は、本実施の形態においても適用することが可能である。
（実施の形態５）
実施の形態１において、図2のインバータ回路では、出力端子は、端子108だけでなく、端子107を用いてもよいことは、説明した。そこで、本実施の形態では、出力端子107の出力を利用して、さまざまな回路を構成する例について説明する。つまり、端子108から信号を出力するインバータ回路を、レベル補正回路として動作させ、さまざまな回路を動作させる場合の例を示す。
実施の形態１において、図2のインバータ回路では、出力端子は、端子108だけでなく、端子107を用いてもよいことは、説明した。そこで、本実施の形態では、出力端子107の出力を利用して、さまざまな回路を構成する例について説明する。つまり、端子108から信号を出力するインバータ回路を、レベル補正回路として動作させ、さまざまな回路を動作させる場合の例を示す。
まず、インバータ回路に適用した場合について、図16に構成を示す。図16では、図1のインバータ回路をレベル補正回路として用いており、端子107を出力端子として、別の回路（ここではインバータ回路）の入力端子と接続している。そして、レベル補正回路1601から出力される信号を用いて、回路（ここではインバータ回路）を正常に動作させる。
レベル補正回路1601の入力端子1603と入力端子1604は、各々、端子105と端子1206とに接続されている。レベル補正回路1601の出力端子1605は、端子107と接続され、出力端子1606は、端子106と接続されている。
入力端子1603と入力端子1604とには、互いに反転した信号が入力される。すると、出力端子1606には、入力端子1604の信号がそのまま出力され、一方、出力端子1605には、入力端子1603の信号の電位が調節されて、出力される。具体的には、Ｈ信号の場合は、より高くなった電位が出力される。
したがって、出力端子1605には、ＣＭＯＳ型で構成する場合に、Ｐチャネル型トランジスタを用いる部分のトランジスタを接続すればよい。すると、出力信号の振幅が小さくなってしまうことを防ぐことが出来る。
図16では、レベル補正回路1601の出力端子1605は、トランジスタ1608のゲート端子に接続されており、出力端子1606は、トランジスタ1609のゲート端子に接続されている。その結果、出力端子1607には、振幅値が小さくならずに、信号が出力される。
このように、ＣＭＯＳ型で構成する場合に、Ｐチャネル型トランジスタを用いる部分のトランジスタのゲート端子には、出力端子1605から信号を入力する。その結果、回路は、正常に動作するようになる。
なお、レベル補正回路は、図16の構成の構成に限定されない。実施の形態１〜３において説明した回路を、任意に用いることが出来る。
ここで、図16の回路を図3で示したインバータ回路を表す図記号301で表すとすると、端子1604は端子303に相当し、端子1603は端子304に相当し、端子1607は端子302に相当することになる。
同様に、クロックドインバータ回路に適用した場合について、図17に構成を示す。レベル補正回路1601Cを用いて、トランジスタ1702、1705を同時にオンオフさせ、レベル補正回路1601Aを用いて、トランジスタ1703、1704を制御する。
トランジスタ1702、1703のゲート端子には、高い電位を与えることが出来るため、出力信号の振幅が小さくなることを防ぐことが出来る。
ここで、図17の回路を図11で示したクロックドインバータ回路を表す図記号1101で表すとすると、端子1604Aは端子1103に相当し、端子1603Aは端子1104に相当し、端子1604Cは端子1106に相当し、端子1603Cは端子1105に相当し、端子1706は端子1102に相当することになる。
同様に、ＮＡＮＤ回路に適用した場合について、図18に構成を示す。レベル補正回路1601Bを用いて、トランジスタ1802、1805をを制御し、レベル補正回路1601Aを用いて、トランジスタ1803、1804を制御する。
トランジスタ1802、1803のゲート端子には、高い電位を与えることが出来るため、出力信号の振幅が小さくなることを防ぐことが出来る。
ここで、図18の回路を図13で示したＮＡＮＤ回路を表す図記号1301で表すとすると、端子1604Aは端子1303に相当し、端子1603Aは端子1304に相当し、端子1604Bは端子1105に相当し、端子1603Bは端子1306に相当し、端子1806は端子1302に相当することになる。
同様に、ＮＯＲ回路に適用した場合について、図19に構成を示す。レベル補正回路1601Bを用いて、トランジスタ1902、1905を制御し、レベル補正回路1601Aを用いて、トランジスタ1903、1904を制御する。
トランジスタ1902、1903のゲート端子には、高い電位を与えることが出来るため、出力端子1906の出力信号の振幅が小さくなることを防ぐことが出来る。
同様に、トランスファーゲート回路に適用した場合について、図20に構成を示す。レベル補正回路1601Aを用いて、トランジスタ2003を制御する。
トランジスタ2002のゲート端子には、高い電位を与えることが出来るため、入出力端子2003、2004の信号の振幅が小さくなることを防ぐことが出来る。
これまでは、図16〜20のように、出力端子が１つの場合について述べてきた。しかし、その回路の先に、さらに別の回路を接続する場合、反転信号が必要になる場合が多い。そこで次に、出力端子が２つ有り、反転信号も出力する場合について述べる。
図21に、インバータに適用した場合の構成を示す。トランジスタ2103、2104で１つのインバータ回路を構成し、トランジスタ2103B、2104Bで１つのインバータ回路を構成している。各々のインバータ回路に、反転した信号を入力すれば、互いに反転した２つの信号を出力することが出来る。
ただし、トランジスタ2103とトランジスタ2103Bのゲート端子には、ＶＤＤよりも高い電位を入力できるようにしなければならない。かつ、トランジスタ2103とトランジスタ2103Bのゲート端子には、互いに反転した信号を入力しなければならない。したがって、２つのレベル補正回路1601A、1601Bが必要となる。
ここで、図21の回路を図記号2201で表した場合を図22に示す。入力端子2203の信号が、反転して、出力端子2202に出力される。入力端子2204には、入力端子2203とは反転した信号が入力され、出力端子2207には、出力端子2202とは反転した信号が出力される。すると、端子1604Aは端子2203に相当し、端子1603Aは端子2204に相当し、端子2106は端子2202に相当し、端子2106Bは端子2207に相当することになる。
同様に、図23に、クロックドインバータに適用した場合の構成を示す。トランジスタ2302、2303、2304、2305で１つのクロックドインバータ回路を構成し、トランジスタ2302B、2303B、2304B、2305Bで１つのクロックドインバータ回路を構成している。各々のクロックドインバータ回路に、反転した信号を入力すれば、互いに反転した２つの信号を出力することが出来る。
ただし、トランジスタ2303とトランジスタ2303Bのゲート端子には、ＶＤＤよりも高い電位を入力できるようにしなければならない。かつ、トランジスタ2303とトランジスタ2303Bのゲート端子には、互いに反転した信号を入力しなければならない。したがって、２つのレベル補正回路1601A、1601Bが必要となる。
また、トランジスタ2302とトランジスタ2302Bのゲート端子には、ＶＤＤよりも高い電位を入力できるようにしなければならない。ただし、トランジスタ2302とトランジスタ2302Bのゲート端子には、同じ信号を入力すればよい。したがって、１つのレベル補正回路1601Cが必要となる。
ここで、図23の回路を図記号2401で表した場合を図24に示す。端子2405にＨ信号が入力されたときに、入力端子2403の信号が、反転して、出力端子2402に出力される。入力端子2404には、入力端子2403とは反転した信号が入力され、入力端子2406には、入力端子2405とは反転した信号が入力され、出力端子2407には、出力端子2402とは反転した信号が出力される。すると、端子1603Cは端子2405に相当し、端子1604Cは端子2406に相当し、端子1604Aは端子2403に相当し、端子1603Aは端子2404に相当し、端子2306は端子2402に相当し、端子2306Bは端子2407に相当することになる。
同様に、図25に、ＮＡＮＤ回路に適用した場合の構成を示す。トランジスタ2502、2503、2504、2505で１つのＮＡＮＤ回路を構成し、トランジスタ2502B、2503B、2504B、2505Bで１つのＮＡＮＤ回路を構成している。各々のＮＡＮＤ回路に、反転した信号を入力すれば、互いに反転した２つの信号を出力することが出来る。
ただし、トランジスタ2502、2503、2502B、2503Bのゲート端子には、ＶＤＤよりも高い電位を入力できるようにしなければならない。かつ、トランジスタ2502とトランジスタ2502Bのゲート端子、または、トランジスタ2503とトランジスタ2503Bのゲート端子には、互いに反転した信号を入力しなければならない。したがって、４つのレベル補正回路1601A、1601B、1601D、1601Eが必要となる。
ここで、図25の回路を図記号2601で表した場合を図26に示す。入力端子2603、2605の信号が、出力端子2602に出力される。入力端子2604には、入力端子2603とは反転した信号が入力され、入力端子2606には、入力端子2605とは反転した信号が入力され、出力端子2607には、出力端子2602とは反転した信号が出力される。すると、端子1604Bは端子2603に相当し、端子1604Aは端子2605に相当し、端子1603Bは端子2604に相当し、端子1603Aは端子2606に相当し、端子2506は端子2602に相当し、端子2506Bは端子2607に相当することになる。
同様に、ＮＯＲ回路についても、適用することが出来る。
なお、本実施の形態では、レベル補正回路を用いて、電位レベルを調節しているが、これに限定されない。例えば、直接、振幅の大きな信号を入力して、動作させるようにしてもよい。例えば、図17や図23における端子1605Cの信号は、レベル補正回路1601Cを用いずに、直接、振幅の大きな信号、具体的には、Ｈ信号の電位がＶＤＤよりも大きな信号を入力してもよい。同様に、図17や図23における端子1605A、1606A、1605B、1606B、の信号は、レベル補正回路1601A、1601Bを用いずに、直接、振幅の大きな信号を入力してもよい。
なお、本実施の形態では、まず、レベル補正回路を用いて、電位レベルを調節してから、動作させたい回路に信号を入力していたが、これに限定されない。反対に、まず、動作させたい回路において動作をさせて、その後、その電位のレベルを調節するようにしてもよい。図27には、インバータ回路に対して適用した場合の構成を示す。トランジスタ2708、2709、2710、2711を用いて、２組のインバータ回路を構成する。２組設けるのは、後段でのレベル補正回路2701において、反転信号も必要とするからである。そして、入力端子2703とその反転信号が入る入力端子2704から、信号を入力し、レベル補正回路2701でレベルを調節し、出力端子2707から、信号を出力する。なお、インバータだけでなく、他の回路においても、適用することが出来る。
このように、本実施の形態では、クロックドインバータ回路、ＮＡＮＤ回路など、さまざまな回路に適用した場合について説明したが、適用できる回路は、本実施の形態で記載した回路に限定されない。さまざまな回路に適用することができる。
なお、本実施の形態では、実施の形態１〜４で説明した回路を利用したものについて述べている。したがって、実施の形態１〜４で説明した内容は、本実施の形態においても適用することが可能であり、これらの回路構成を有する半導体装置とすることにより、正確な動作を行う半導体装置を低コストで製造することができる。
本実施例では、表示装置、および、信号線駆動回路などの構成とその動作について、説明する。信号線駆動回路の一部や、ゲート線駆動回路の一部に、実施の形態１〜５で示した回路構成を適用することができる。
表示装置は、図28に示すように、画素2801、ゲート線駆動回路2802、信号線駆動回路2810を有している。ゲート線駆動回路2802は、画素2801に選択信号を順次出力する。信号線駆動回路2810は、画素2801にビデオ信号を順次出力する。画素2801では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。信号線駆動回路2810から画素2801へ入力するビデオ信号は、電圧であることが多い。つまり、画素に配置された表示素子や表示素子を制御する素子は、信号線駆動回路2810から入力されるビデオ信号（電圧）によって、状態を変化させるものであることが多い。まれに、画素2801へ入力するビデオ信号が、電流である場合もある。画素に配置する表示素子の例としては、液晶（ＬＣＤ）や有機ＥＬやＦＥＤ（フィールドエミッションディスプレイ）での素子、ＤＭＤ（デジタル・ミラー・デバイス）などがあげられる。
なお、ゲート線駆動回路2802や信号線駆動回路2810は、複数配置されていてもよい。
信号線駆動回路2810は、構成を複数の部分に分けられる。大まかには、一例として、シフトレジスタ2803、第１ラッチ回路（LAT1）2804、第２ラッチ回路（LAT2）2805、デジタル・アナログ変換回路2806などに分けられる。
そこで、信号線駆動回路2810の動作を簡単に説明する。シフトレジスタ2803は、フリップフロップ回路（FF）やラッチ回路等を複数列用いて構成され、クロック信号（S-CLK）2812、スタートパルス(SP) 2813、クロック反転信号(S-CLKb) 2811が入力される、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
シフトレジスタ2803より出力されたサンプリングパルスは、第１ラッチ回路2804に入力される。第１ラッチ回路2804には、ビデオ信号線2808より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。なお、デジタル・アナログ変換回路2806を配置している場合は、ビデオ信号はデジタル値である。
第１ラッチ回路2804において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、ラッチ制御線2809よりラッチパルス（Latch Pulse）が入力され、第１ラッチ回路2804に保持されていたビデオ信号は、一斉に第２ラッチ回路2805に転送される。その後、第２ラッチ回路2805に保持されたビデオ信号は、１行分が同時に、デジタル・アナログ変換回路2806へと入力される。そして、デジタル・アナログ変換回路2806から出力される信号は、画素2801へ信号が入力される。
第２ラッチ回路2805に保持されたビデオ信号が、さまざまな回路を経由して、画素2801に入力されている間、シフトレジスタ2803においては再びサンプリングパルスが出力される。つまり、同時に２つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。
なお、第１ラッチ回路2804や第２ラッチ回路2805が、アナログ値を保存できる回路である場合は、デジタル・アナログ変換回路2806は省略できる場合が多い。また、画素2801に出力するデータが２値、つまり、デジタル値である場合は、デジタル・アナログ変換回路2806は省略できる場合が多い。また、信号線駆動回路2810には、レベルシフト回路やガンマ補正回路や電圧電流変換回路、増幅回路などが内蔵されている場合もある。
また、第１ラッチ回路2804や第２ラッチ回路2805などが無く、ビデオ信号線2808と画素2801とが、トランスファーゲート回路（アナログスイッチ回路）を介して、接続されている場合もある。その場合は、シフトレジスタ2803より出力されたサンプリングパルスが、トランスファーゲート回路を制御する。
このように、信号線駆動回路2810の構成は、図28に限定されず、様々なものがある。
一方、ゲート線駆動回路2802は、画素2801に選択信号を順次出力するだけである場合が多いので、信号線駆動回路2810のシフトレジスタ2803と同様な構成をもつシフトレジスタやレベルシフト回路、増幅回路などにより、構成されることが多い．ただし、ゲート線駆動回路2802の構成は、これに限定されず、様々なものがある。
実施の形態１〜５の回路構成は、信号線駆動回路2810やゲート線駆動回路2802などにおけるシフトレジスタや、信号線駆動回路2810の第１ラッチ回路（LAT1）2804や第２ラッチ回路2805など、回路を構成する様々な部分に適用できる。
そこで、シフトレジスタや第１ラッチ回路（LAT1）2804や第２ラッチ回路2805などで用いられるＤＦＦ回路（ディレイ・フリップ・フロップ回路）について、図29、30に示す。
図29のＤＦＦ回路2901では、入力端子2904に信号が入力され、端子2906、2907に入力される同期信号によって、動作が制御される。そして、出力端子2902に信号が出力される。端子2904と端子2905には、互いに反転した信号が入力され、端子2906と端子2907にも、互いに反転した信号が入力される。そして、出力として、端子2902と端子2903には、互いに反転した信号が出力される。図30のＤＦＦ回路3001でも同様に、端子300〜3007において、信号のやり取りが行われる。
図29においては、反転した信号も出力する回路を用いている。一方、図30においては、反転した信号を出力しない回路を用いている。そのため、反転した信号を作りだすため、各部分の回路を並列に配置している。
次に、ＤＦＦ回路などを用いて構成したシフトレジスタの一部を図31に示す。ＤＦＦ回路2901A〜2901Dにより、構成されている。ＤＦＦ回路としては、図29に示した回路でも、図30に示した回路でもよい。クロック信号（S-CLK）2812、クロック反転信号(S-CLKb)が、端子2906、2907（または端子3006、3007）に相当する部分に入力され、その信号に同期して、シフトレジスタが動作する。
ＤＦＦ回路などを用いて第１ラッチ回路（LAT1）2804を構成する場合は、端子2906、2907（または端子3006、3007）に相当する部分に、シフトレジスタから
出力されるサンプリングパルスが入力される。また、ＤＦＦ回路などを用いて第２ラッチ回路（LAT2）2805を構成する場合は、端子2906、2907（または端子3006、3007）に相当する部分には、ラッチ制御線2809よりラッチパルス（Latch Pulse）が入力される。
出力されるサンプリングパルスが入力される。また、ＤＦＦ回路などを用いて第２ラッチ回路（LAT2）2805を構成する場合は、端子2906、2907（または端子3006、3007）に相当する部分には、ラッチ制御線2809よりラッチパルス（Latch Pulse）が入力される。
なお、シフトレジスタにおけるＤＦＦ回路において、クロックドインバータ回路として、図17や図23などの回路を用いる場合、クロック信号（S-CLK）2812やクロック反転信号(S-CLKb)の信号振幅を電源電圧の振幅よりも大きくする場合、図17や図23などの回路におけるレベル補正回路1601Cを省略することが可能となる。同様に、第１ラッチ回路（LAT1）2804や第２ラッチ回路（LAT2）2805におけるＤＦＦ回路において、クロックドインバータ回路として、図17や図23などの回路を用いる場合、ビデオ信号線2808より入力されるビデオ信号や、ラッチ制御線2809より入力されるラッチパルス（Latch Pulse）の信号振幅を電源電圧の振幅よりも大きくする場合、図17や図23などの回路におけるレベル補正回路のいくつかを省略することが可能となる。
なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板上に形成されていてもよい。したがって、図２８で示したような回路が、全てガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、SOI基板上に形成されていてもよいし、どのような基板上に形成されていてもよい。あるいは、図２８における回路の一部が、ある基板に形成されており、図２８における回路の別の一部が、別の基板に形成されていてもよい。つまり、図２８における回路の全てが同じ基板上に形成されていなくてもよい。例えば、図２８において、画素２８０１とゲート線駆動回路２８０２とは、ガラス基板上にTFTを用いて形成し、信号線駆動回路２８１０（もしくはその一部）は、単結晶基板上に形成し、そのICチップをCOG(Chip On Glass)で接続してガラス基板上に配置してもよい。あるいは、そのICチップをTAB(Tape Auto Bonding)やプリント基板を用いてガラス基板と接続してもよい。
このように、表示装置に実施の形態１〜５において説明した回路構成を有する半導体装置を用いることが可能となる。
表示部に本発明の半導体装置を用いた表示装置を備える電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図32に示す。
図32（Ａ）は発光装置であり、筐体１３００１、支持台１３００２、表示部１３００３、スピーカー部１３００４、ビデオ入力端子１３００５等を含む。ここで、本発明の半導体装置を用いた表示装置は、表示部１３００３に用いることができる。また本発明により、図32（Ａ）に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図32（Ｂ）はデジタルスチルカメラであり、本体１３１０１、表示部１３１０２、受像部１３１０３、操作キー１３１０４、外部接続ポート１３１０５、シャッター１３１０６等を含む。ここで、本発明の半導体装置を用いた表示装置は、表示部１３１０２に用いることができる。また本発明により、図32（Ｂ）に示すデジタルスチルカメラが完成される。
図32（Ｃ）はノート型パーソナルコンピュータであり、本体１３２０１、筐体１３２０２、表示部１３２０３、キーボード１３２０４、外部接続ポート１３２０５、ポインティングマウス１３２０６等を含む。ここで、本発明の半導体装置を用いた表示装置は、表示部１３２０３に用いることができる。また本発明により、図32（Ｃ）に示す発光装置が完成される。
図32（Ｄ）はモバイルコンピュータであり、本体１３３０１、表示部１３３０２、スイッチ１３３０３、操作キー１３３０４、赤外線ポート１３３０５等を含む。ここで、本発明の半導体装置を用いた表示装置は、表示部１３３０２に用いることができる。また本発明により、図32（Ｄ）に示すモバイルコンピュータが完成される。
図32（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体１３４０１、筐体１３４０２、表示部Ａ１３４０３、表示部Ｂ１３４０４、記録媒体（ＤＶＤ等）読み込み部１３４０５、操作キー１３４０６、スピーカー部１３４０７等を含む。表示部Ａ１３４０３は主として画像情報を表示し、表示部Ｂ１３４０４は主として文字情報を表示するが、本発明の半導体装置を用いた表示装置は、表示部Ａ、Ｂ１３４０３、１３４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図32（Ｅ）に示すＤＶＤ再生装置が完成される。
図32（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体１３５０１、表示部１３５０２、アーム部１３５０３を含む。ここで、本発明の半導体装置を用いた表示装置は、表示部１３５０２に用いることができる。また本発明により、図32（Ｆ）に示すゴーグル型ディスプレイが完成される。
図32（Ｇ）はビデオカメラであり、本体１３６０１、表示部１３６０２、筐体１３６０３、外部接続ポート１３６０４、リモコン受信部１３６０５、受像部１３６０６、バッテリー１３６０７、音声入力部１３６０８、操作キー１３６０９等を含む。ここで、本発明の半導体装置を用いた表示装置は、表示部１３６０２に用いることができる。また本発明により、図32（Ｇ）に示すビデオカメラが完成される。
図32（Ｈ）は携帯電話であり、本体１３７０１、筐体１３７０２、表示部１３７０３、音声入力部１３７０４、音声出力部１３７０５、操作キー１３７０６、外部接続ポート１３７０７、アンテナ１３７０８等を含む。ここで、本発明の半導体装置を用いた表示装置は、表示部１３７０３に用いることができる。なお、表示部１３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図32（Ｈ）に示す携帯電話が完成される。
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の表示部に用いることが可能である。また本実施例の電子機器は、実施の形態１〜５、に示したいずれの回路構成を有する半導体装置を用いた表示装置を備えていてもよい。
Claims (18)
- 第１乃至第４のトランジスタを有し、
前記第１乃至第４のトランジスタは、Ｎチャネル型であり、
前記第１乃至第４のトランジスタは、非晶質半導体を有し、
前記第１のトランジスタのソース又はドレインの一方には、第１の信号が入力され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートには、第２の信号が入力され、
前記第２のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は出力端子と電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続されていることを特徴とする半導体装置。 - 第１乃至第５のトランジスタを有し、
前記第１乃至第５のトランジスタは、Ｎチャネル型であり、
前記第１乃至第５のトランジスタは、非晶質半導体を有し、
前記第１のトランジスタのソース又はドレインの一方には、第１の信号が入力され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートには、第２の信号が入力され、
前記第２のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は出力端子と電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第５のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続されていることを特徴とする半導体装置。 - 第１乃至第５のトランジスタを有し、
前記第１乃至第５のトランジスタは、Ｎチャネル型であり、
前記第１乃至第５のトランジスタは、非晶質半導体を有し、
前記第１のトランジスタのソース又はドレインの一方には、第１の信号が入力され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートには、第２の信号が入力され、
前記第２のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は第１の出力端子と電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第５のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、前記第５のトランジスタのソース又はドレインの他方は、第２の出力端と電気的に接続されていることを特徴とする半導体装置。 - 第１乃至第６のトランジスタを有し、
前記第１乃至第６のトランジスタは、Ｎチャネル型であり、
前記第１乃至第６のトランジスタは、非晶質半導体を有し、
前記第１のトランジスタのソース又はドレインの一方には、第１の信号が入力され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートには、第２の信号が入力され、
前記第２のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は第１の出力端子と電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第５のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、前記第５のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は第２の出力端子と電気的に接続され、
前記第６のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続されていることを特徴とする半導体装置。 - 請求項１乃至請求項４のいずれか一において、
容量素子を有し、
前記容量の一方の端子は、前記第３のトランジスタのゲートと電気的に接続され、前記容量の他方の端子は前記第３のトランジスタのソース又はドレインの他方と電気的に接続されていることを特徴とする半導体装置。 - 絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第４のトランジスタを有し、
前記第１乃至第４のトランジスタは、Ｎチャネル型であり、
前記第１乃至第４のトランジスタは、非晶質半導体を有し、
前記第１のトランジスタのソース又はドレインの一方には、第１の信号が入力され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートには、第２の信号が入力され、
前記第２のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は出力端子と電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられていることを特徴とする表示装置。 - 絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第５のトランジスタを有し、
前記第１乃至第５のトランジスタは、Ｎチャネル型であり、
前記第１乃至第５のトランジスタは、非晶質半導体を有し、
前記第１のトランジスタのソース又はドレインの一方には、第１の信号が入力され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートには、第２の信号が入力され、
前記第２のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は出力端子と電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第５のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられていることを特徴とする表示装置。 - 絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は第１乃至第５のトランジスタを有し、
前記第１乃至第５のトランジスタは、Ｎチャネル型であり、
前記第１乃至第５のトランジスタは、非晶質半導体を有し、
前記第１のトランジスタのソース又はドレインの一方には、第１の信号が入力され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートには、第２の信号が入力され、
前記第２のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は第１の出力端子と電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第５のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、前記第５のトランジスタのソース又はドレインの他方は、第２の出力端と電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられていることを特徴とする表示装置。 - 絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第６のトランジスタを有し、
前記第１乃至第６のトランジスタは、Ｎチャネル型であり、
前記第１乃至第６のトランジスタは、非晶質半導体を有し、
前記第１のトランジスタのソース又はドレインの一方には、第１の信号が入力され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートには、第２の信号が入力され、
前記第２のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は第１の出力端子と電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第５のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、前記第５のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は第２の出力端子と電気的に接続され、
前記第６のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられていることを特徴とする表示装置。 - 絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第４のトランジスタを有し、
前記第１乃至第４のトランジスタは、Ｎチャネル型であり、
前記第１乃至第４のトランジスタは、非晶質半導体を有し、
前記第１のトランジスタのソース又はドレインの一方には、第１の信号が入力され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートには、第２の信号が入力され、
前記第２のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は出力端子と電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられ、
前記ＩＣチップは、ＣＯＧにより前記絶縁基板に実装されていることを特徴とする表示装置。 - 絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第５のトランジスタを有し、
前記第１乃至第５のトランジスタは、Ｎチャネル型であり、
前記第１乃至第５のトランジスタは、非晶質半導体を有し、
前記第１のトランジスタのソース又はドレインの一方には、第１の信号が入力され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートには、第２の信号が入力され、
前記第２のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は出力端子と電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第５のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられ、
前記ＩＣチップは、ＣＯＧにより前記絶縁基板に実装されていることを特徴とする表示装置。 - 絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は第１乃至第５のトランジスタを有し、
前記第１乃至第５のトランジスタは、Ｎチャネル型であり、
前記第１乃至第５のトランジスタは、非晶質半導体を有し、
前記第１のトランジスタのソース又はドレインの一方には、第１の信号が入力され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートには、第２の信号が入力され、
前記第２のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は第１の出力端子と電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第５のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、前記第５のトランジスタのソース又はドレインの他方は、第２の出力端と電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられ、
前記ＩＣチップは、ＣＯＧにより前記絶縁基板に実装されていることを特徴とする表示装置。 - 絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第６のトランジスタを有し、
前記第１乃至第６のトランジスタは、Ｎチャネル型であり、
前記第１乃至第６のトランジスタは、非晶質半導体を有し、
前記第１のトランジスタのソース又はドレインの一方には、第１の信号が入力され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートには、第２の信号が入力され、
前記第２のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は第１の出力端子と電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第５のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、前記第５のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は第２の出力端子と電気的に接続され、
前記第６のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられ、
前記ＩＣチップは、ＣＯＧにより前記絶縁基板に実装されていることを特徴とする表示装置。 - 絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第４のトランジスタを有し、
前記第１乃至第４のトランジスタは、Ｎチャネル型であり、
前記第１乃至第４のトランジスタは、非晶質半導体を有し、
前記第１のトランジスタのソース又はドレインの一方には、第１の信号が入力され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートには、第２の信号が入力され、
前記第２のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は出力端子と電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられ、
前記ＩＣチップは、ＴＡＢにより前記絶縁基板に実装されていることを特徴とする表示装置。 - 絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第５のトランジスタを有し、
前記第１乃至第５のトランジスタは、Ｎチャネル型であり、
前記第１乃至第５のトランジスタは、非晶質半導体を有し、
前記第１のトランジスタのソース又はドレインの一方には、第１の信号が入力され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートには、第２の信号が入力され、
前記第２のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は出力端子と電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第５のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられ、
前記ＩＣチップは、ＴＡＢにより前記絶縁基板に実装されていることを特徴とする表示装置。 - 絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は第１乃至第５のトランジスタを有し、
前記第１乃至第５のトランジスタは、Ｎチャネル型であり、
前記第１乃至第５のトランジスタは、非晶質半導体を有し、
前記第１のトランジスタのソース又はドレインの一方には、第１の信号が入力され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートには、第２の信号が入力され、
前記第２のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は第１の出力端子と電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第５のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、前記第５のトランジスタのソース又はドレインの他方は、第２の出力端と電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられ、
前記ＩＣチップは、ＴＡＢにより前記絶縁基板に実装されていることを特徴とする表示装置。 - 絶縁基板上に設けられた画素部と、
前記絶縁基板上に設けられたゲート線駆動回路と、
信号線駆動回路とを有し、
前記画素部と前記ゲート線駆動回路は電気的に接続され、
前記画素部と前記信号線駆動回路は電気的に接続され、
前記ゲート線駆動回路は、第１乃至第６のトランジスタを有し、
前記第１乃至第６のトランジスタは、Ｎチャネル型であり、
前記第１乃至第６のトランジスタは、非晶質半導体を有し、
前記第１のトランジスタのソース又はドレインの一方には、第１の信号が入力され、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートには、第２の信号が入力され、
前記第２のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は第１の出力端子と電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第５のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、前記第５のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は第２の出力端子と電気的に接続され、
前記第６のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記信号線駆動回路の少なくとも一部は、単結晶基板又はＳＯＩ基板を有するＩＣチップに設けられ、
前記ＩＣチップは、ＴＡＢにより前記絶縁基板に実装されていることを特徴とする表示装置。 - 請求項６乃至請求項１７のいずれか一において、
前記ゲート線駆動回路は容量素子を有し、
前記容量素子の一方の端子は、前記第３のトランジスタのゲートと電気的に接続され、前記容量素子の他方の端子は前記第３のトランジスタのソース又はドレインの他方と電気的に接続されていることを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003421672A JP4339103B2 (ja) | 2002-12-25 | 2003-12-18 | 半導体装置及び表示装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002374098 | 2002-12-25 | ||
| JP2003421672A JP4339103B2 (ja) | 2002-12-25 | 2003-12-18 | 半導体装置及び表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008271481A Division JP4574708B2 (ja) | 2002-12-25 | 2008-10-22 | 表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004222256A JP2004222256A (ja) | 2004-08-05 |
| JP2004222256A5 JP2004222256A5 (ja) | 2007-02-08 |
| JP4339103B2 true JP4339103B2 (ja) | 2009-10-07 |
Family
ID=33495989
Family Applications (16)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003421672A Expired - Fee Related JP4339103B2 (ja) | 2002-12-25 | 2003-12-18 | 半導体装置及び表示装置 |
| JP2008271481A Expired - Lifetime JP4574708B2 (ja) | 2002-12-25 | 2008-10-22 | 表示装置 |
| JP2009160077A Expired - Fee Related JP5042279B2 (ja) | 2002-12-25 | 2009-07-06 | 半導体装置、表示装置、及び電子機器 |
| JP2010129156A Expired - Fee Related JP5211110B2 (ja) | 2002-12-25 | 2010-06-04 | 表示装置 |
| JP2012125687A Expired - Fee Related JP5393843B2 (ja) | 2002-12-25 | 2012-06-01 | 半導体装置、表示装置及び電子機器 |
| JP2013181981A Expired - Lifetime JP5619240B2 (ja) | 2002-12-25 | 2013-09-03 | 半導体装置、表示装置、及び電子機器 |
| JP2013181983A Expired - Lifetime JP5640126B2 (ja) | 2002-12-25 | 2013-09-03 | 半導体装置、表示装置及び電子機器 |
| JP2014104863A Expired - Lifetime JP5777769B2 (ja) | 2002-12-25 | 2014-05-21 | 半導体装置、表示装置及び電子機器 |
| JP2015094503A Expired - Lifetime JP5947952B2 (ja) | 2002-12-25 | 2015-05-05 | 半導体装置、表示装置及び電子機器 |
| JP2015235376A Expired - Lifetime JP6010679B2 (ja) | 2002-12-25 | 2015-12-02 | デジタル回路、半導体装置及び電子機器 |
| JP2016032690A Withdrawn JP2016146637A (ja) | 2002-12-25 | 2016-02-24 | 半導体装置 |
| JP2017031986A Withdrawn JP2017143523A (ja) | 2002-12-25 | 2017-02-23 | デジタル回路、半導体装置及び電子機器 |
| JP2017120180A Withdrawn JP2017200217A (ja) | 2002-12-25 | 2017-06-20 | 半導体装置及び表示装置 |
| JP2017131626A Withdrawn JP2017229074A (ja) | 2002-12-25 | 2017-07-05 | シフトレジスタ、半導体装置及び表示装置 |
| JP2017177475A Withdrawn JP2018029345A (ja) | 2002-12-25 | 2017-09-15 | 半導体装置 |
| JP2019153868A Pending JP2019216464A (ja) | 2002-12-25 | 2019-08-26 | 半導体装置 |
Family Applications After (15)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008271481A Expired - Lifetime JP4574708B2 (ja) | 2002-12-25 | 2008-10-22 | 表示装置 |
| JP2009160077A Expired - Fee Related JP5042279B2 (ja) | 2002-12-25 | 2009-07-06 | 半導体装置、表示装置、及び電子機器 |
| JP2010129156A Expired - Fee Related JP5211110B2 (ja) | 2002-12-25 | 2010-06-04 | 表示装置 |
| JP2012125687A Expired - Fee Related JP5393843B2 (ja) | 2002-12-25 | 2012-06-01 | 半導体装置、表示装置及び電子機器 |
| JP2013181981A Expired - Lifetime JP5619240B2 (ja) | 2002-12-25 | 2013-09-03 | 半導体装置、表示装置、及び電子機器 |
| JP2013181983A Expired - Lifetime JP5640126B2 (ja) | 2002-12-25 | 2013-09-03 | 半導体装置、表示装置及び電子機器 |
| JP2014104863A Expired - Lifetime JP5777769B2 (ja) | 2002-12-25 | 2014-05-21 | 半導体装置、表示装置及び電子機器 |
| JP2015094503A Expired - Lifetime JP5947952B2 (ja) | 2002-12-25 | 2015-05-05 | 半導体装置、表示装置及び電子機器 |
| JP2015235376A Expired - Lifetime JP6010679B2 (ja) | 2002-12-25 | 2015-12-02 | デジタル回路、半導体装置及び電子機器 |
| JP2016032690A Withdrawn JP2016146637A (ja) | 2002-12-25 | 2016-02-24 | 半導体装置 |
| JP2017031986A Withdrawn JP2017143523A (ja) | 2002-12-25 | 2017-02-23 | デジタル回路、半導体装置及び電子機器 |
| JP2017120180A Withdrawn JP2017200217A (ja) | 2002-12-25 | 2017-06-20 | 半導体装置及び表示装置 |
| JP2017131626A Withdrawn JP2017229074A (ja) | 2002-12-25 | 2017-07-05 | シフトレジスタ、半導体装置及び表示装置 |
| JP2017177475A Withdrawn JP2018029345A (ja) | 2002-12-25 | 2017-09-15 | 半導体装置 |
| JP2019153868A Pending JP2019216464A (ja) | 2002-12-25 | 2019-08-26 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (14) | US7202863B2 (ja) |
| JP (16) | JP4339103B2 (ja) |
| KR (4) | KR101019135B1 (ja) |
| CN (2) | CN100385476C (ja) |
| TW (1) | TWI307165B (ja) |
Families Citing this family (87)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100734081B1 (ko) * | 2001-06-28 | 2007-07-02 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜치 형성방법 |
| JP4339103B2 (ja) * | 2002-12-25 | 2009-10-07 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| JP4866623B2 (ja) * | 2005-06-03 | 2012-02-01 | 株式会社 日立ディスプレイズ | 表示装置及びその制御方法 |
| US9153341B2 (en) | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
| JP5291874B2 (ja) * | 2005-10-18 | 2013-09-18 | 株式会社半導体エネルギー研究所 | 半導体装置、シフトレジスタ、表示装置 |
| US7432737B2 (en) | 2005-12-28 | 2008-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| JP5291877B2 (ja) * | 2005-12-28 | 2013-09-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR101437086B1 (ko) | 2006-01-07 | 2014-09-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치와, 이 반도체장치를 구비한 표시장치 및 전자기기 |
| TWI354976B (en) * | 2006-04-19 | 2011-12-21 | Au Optronics Corp | Voltage level shifter |
| US8330492B2 (en) | 2006-06-02 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| EP1895545B1 (en) | 2006-08-31 | 2014-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| GB2446842A (en) * | 2007-02-20 | 2008-08-27 | Seiko Epson Corp | Organic TFT Inverter Arrangement |
| JP5057828B2 (ja) * | 2007-04-16 | 2012-10-24 | 株式会社ジャパンディスプレイイースト | 表示装置 |
| US8013633B2 (en) * | 2007-06-20 | 2011-09-06 | Hewlett-Packard Development Company, L.P. | Thin film transistor logic |
| JP2009077208A (ja) * | 2007-09-21 | 2009-04-09 | Sony Corp | 電圧レベルシフト機能を有するインタフェース回路、半導体集積回路、表示装置 |
| WO2009084269A1 (ja) * | 2007-12-28 | 2009-07-09 | Sharp Kabushiki Kaisha | 半導体装置及び表示装置 |
| EP2226788A4 (en) | 2007-12-28 | 2012-07-25 | Sharp Kk | DISPLAY CONTROL, DISPLAY ARRANGEMENT AND DISPLAY CONTROL PROCEDURE |
| JP4970552B2 (ja) | 2007-12-28 | 2012-07-11 | シャープ株式会社 | 補助容量配線駆動回路および表示装置 |
| WO2009084272A1 (ja) | 2007-12-28 | 2009-07-09 | Sharp Kabushiki Kaisha | 半導体装置及び表示装置 |
| US8314765B2 (en) | 2008-06-17 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit, display device, and electronic device |
| KR101539667B1 (ko) * | 2008-06-18 | 2015-07-28 | 삼성전자주식회사 | 인버터 소자 및 그 동작 방법 |
| JP5736114B2 (ja) | 2009-02-27 | 2015-06-17 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法、電子機器の駆動方法 |
| US8872751B2 (en) | 2009-03-26 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having interconnected transistors and electronic device including the same |
| EP2234100B1 (en) | 2009-03-26 | 2016-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| EP2264900B1 (en) * | 2009-06-17 | 2014-07-30 | Epcos AG | Low-current inverter circuit |
| EP2264899B1 (en) * | 2009-06-17 | 2014-07-30 | Epcos AG | Low-current logic-gate circuit |
| CN102460587B (zh) * | 2009-06-25 | 2014-12-17 | 夏普株式会社 | 移位寄存器和具备它的显示装置以及移位寄存器的驱动方法 |
| TWI584251B (zh) | 2009-09-10 | 2017-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置和顯示裝置 |
| WO2011033909A1 (en) * | 2009-09-16 | 2011-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit, display device including the driver circuit, and electronic device including the display device |
| WO2011043194A1 (en) | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101945301B1 (ko) | 2009-10-16 | 2019-02-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 표시 장치 및 전자 장치 |
| WO2011052368A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit, display device including the driver circuit, and electronic device including the display device |
| WO2011070929A1 (en) | 2009-12-11 | 2011-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| KR101481399B1 (ko) * | 2009-12-18 | 2015-01-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20240035927A (ko) * | 2010-02-23 | 2024-03-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| KR101674690B1 (ko) * | 2010-03-30 | 2016-11-09 | 가부시키가이샤 제이올레드 | 인버터 회로 및 표시 장치 |
| JP5678730B2 (ja) * | 2010-03-30 | 2015-03-04 | ソニー株式会社 | インバータ回路および表示装置 |
| JP5488817B2 (ja) * | 2010-04-01 | 2014-05-14 | ソニー株式会社 | インバータ回路および表示装置 |
| JP5581263B2 (ja) | 2010-05-13 | 2014-08-27 | 株式会社半導体エネルギー研究所 | バッファ回路 |
| JP5846789B2 (ja) * | 2010-07-29 | 2016-01-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN103069717B (zh) * | 2010-08-06 | 2018-01-30 | 株式会社半导体能源研究所 | 半导体集成电路 |
| TWI411232B (zh) * | 2010-12-10 | 2013-10-01 | Au Optronics Corp | 移位暫存器電路 |
| JP5589904B2 (ja) * | 2011-03-04 | 2014-09-17 | ソニー株式会社 | インバータ回路および表示装置 |
| US8928647B2 (en) * | 2011-03-04 | 2015-01-06 | Sony Corporation | Inverter circuit and display unit |
| JP5933897B2 (ja) | 2011-03-18 | 2016-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI568181B (zh) * | 2011-05-06 | 2017-01-21 | 半導體能源研究所股份有限公司 | 邏輯電路及半導體裝置 |
| US9466618B2 (en) | 2011-05-13 | 2016-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including two thin film transistors and method of manufacturing the same |
| JP2012243971A (ja) * | 2011-05-20 | 2012-12-10 | Sony Corp | ブートストラップ回路、インバータ回路、走査回路、表示装置、及び、電子機器 |
| TWI703708B (zh) * | 2011-08-29 | 2020-09-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| JP2013084333A (ja) | 2011-09-28 | 2013-05-09 | Semiconductor Energy Lab Co Ltd | シフトレジスタ回路 |
| US8736315B2 (en) * | 2011-09-30 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2013130802A (ja) | 2011-12-22 | 2013-07-04 | Semiconductor Energy Lab Co Ltd | 半導体装置、画像表示装置、記憶装置、及び電子機器 |
| US8994439B2 (en) | 2012-04-19 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, image display device, storage device, and electronic device |
| US9742378B2 (en) | 2012-06-29 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Pulse output circuit and semiconductor device |
| JP6239292B2 (ja) * | 2012-07-20 | 2017-11-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI635501B (zh) * | 2012-07-20 | 2018-09-11 | 半導體能源研究所股份有限公司 | 脈衝輸出電路、顯示裝置、及電子裝置 |
| US8952723B2 (en) * | 2013-02-13 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device and semiconductor device |
| US9318484B2 (en) | 2013-02-20 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9368625B2 (en) | 2013-05-01 | 2016-06-14 | Zeno Semiconductor, Inc. | NAND string utilizing floating body memory cell |
| JP6475424B2 (ja) | 2013-06-05 | 2019-02-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9214475B2 (en) * | 2013-07-09 | 2015-12-15 | Pixtronix, Inc. | All N-type transistor inverter circuit |
| JP6245422B2 (ja) * | 2013-07-24 | 2017-12-13 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 走査回路、及び表示装置 |
| US9537478B2 (en) * | 2014-03-06 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9450581B2 (en) | 2014-09-30 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit, semiconductor device, electronic component, and electronic device |
| US10068927B2 (en) * | 2014-10-23 | 2018-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display module, and electronic device |
| WO2016079639A1 (ja) * | 2014-11-20 | 2016-05-26 | 株式会社半導体エネルギー研究所 | 半導体装置、回路基板および電子機器 |
| CN104599620B (zh) * | 2014-12-10 | 2017-09-26 | 华南理工大学 | 栅极集成驱动电路的反相器、栅极集成驱动器及驱动方法 |
| CN104883181B (zh) * | 2015-06-10 | 2018-03-16 | 京东方科技集团股份有限公司 | 或非门电路、移位寄存器、阵列基板及显示装置 |
| JP2017068032A (ja) * | 2015-09-30 | 2017-04-06 | ソニー株式会社 | 表示素子の駆動方法、表示装置、及び、電子機器 |
| US10297331B2 (en) | 2015-10-30 | 2019-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US10033361B2 (en) * | 2015-12-28 | 2018-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Level-shift circuit, driver IC, and electronic device |
| CN105529000B (zh) * | 2016-02-18 | 2018-01-23 | 京东方科技集团股份有限公司 | 信号生成单元、移位寄存器、显示装置及信号生成方法 |
| CN205621414U (zh) * | 2016-04-26 | 2016-10-05 | 京东方科技集团股份有限公司 | 静电放电电路、阵列基板和显示装置 |
| JP2018093483A (ja) | 2016-11-29 | 2018-06-14 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置及び電子機器 |
| US10153368B2 (en) * | 2017-03-01 | 2018-12-11 | Samsung Electronics Co., Ltd. | Unipolar complementary logic |
| CN106847220B (zh) * | 2017-03-15 | 2019-03-22 | 厦门天马微电子有限公司 | 移位寄存器、触控显示面板及其驱动方法、触控显示装置 |
| JP6730213B2 (ja) * | 2017-03-15 | 2020-07-29 | ラピスセミコンダクタ株式会社 | 半導体回路及び半導体装置 |
| JP7001442B2 (ja) * | 2017-11-28 | 2022-01-19 | ラピスセミコンダクタ株式会社 | 入出力回路 |
| US11831309B2 (en) * | 2018-04-20 | 2023-11-28 | Texas Instruments Incorporated | Stress reduction on stacked transistor circuits |
| US11626875B2 (en) * | 2018-04-20 | 2023-04-11 | Texas Instruments Incorporated | Stress reduction on stacked transistor circuits |
| US12040795B2 (en) | 2018-12-20 | 2024-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit formed using unipolar transistor, and semiconductor device |
| CN109655877B (zh) * | 2019-01-04 | 2020-12-01 | 京东方科技集团股份有限公司 | 平板探测器的像素结构、平板探测器及摄像系统 |
| CN110223655A (zh) * | 2019-06-28 | 2019-09-10 | 昆山龙腾光电有限公司 | 栅极驱动电路及显示装置 |
| WO2021105828A1 (ja) * | 2019-11-29 | 2021-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、及び電子機器 |
| US11699391B2 (en) | 2021-05-13 | 2023-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display apparatus, and electronic device |
| CN113380172B (zh) * | 2021-06-07 | 2022-12-06 | 中国科学院微电子研究所 | 一种栅极驱动电路、驱动方法及goa电路 |
| CN117176138A (zh) * | 2022-05-27 | 2023-12-05 | 华为技术有限公司 | 逻辑门电路、集成电路及电子设备 |
Family Cites Families (125)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3506851A (en) | 1966-12-14 | 1970-04-14 | North American Rockwell | Field effect transistor driver using capacitor feedback |
| US3774055A (en) | 1972-01-24 | 1973-11-20 | Nat Semiconductor Corp | Clocked bootstrap inverter circuit |
| US3898479A (en) | 1973-03-01 | 1975-08-05 | Mostek Corp | Low power, high speed, high output voltage fet delay-inverter stage |
| JPS52119160A (en) | 1976-03-31 | 1977-10-06 | Nec Corp | Semiconductor circuit with insulating gate type field dffect transisto r |
| US4275313A (en) | 1979-04-09 | 1981-06-23 | Bell Telephone Laboratories, Incorporated | Current limiting output circuit with output feedback |
| JPS55156427U (ja) | 1979-04-27 | 1980-11-11 | ||
| JPS55156427A (en) | 1979-05-23 | 1980-12-05 | Sharp Corp | Bootstrap buffer circuit |
| JPS5694838A (en) | 1979-12-27 | 1981-07-31 | Toshiba Corp | Driving circuit |
| DE3026951A1 (de) | 1980-07-16 | 1982-02-04 | Siemens AG, 1000 Berlin und 8000 München | Treiberstufe in integrierter mos-schaltkreistechnik mit grossem ausgangssignalverhaeltnis |
| JPS58151719A (ja) | 1982-03-05 | 1983-09-09 | Sony Corp | パルス発生回路 |
| JPS5916424A (ja) | 1982-07-19 | 1984-01-27 | Toshiba Corp | 半導体回路 |
| JPS5916424U (ja) | 1982-07-23 | 1984-01-31 | 竹内 洋司 | 歯ブラシ |
| JPS6030217A (ja) * | 1983-07-28 | 1985-02-15 | Toshiba Corp | 半導体回路 |
| JPS60140924A (ja) | 1983-12-27 | 1985-07-25 | Nec Corp | 半導体回路 |
| JPS6298915A (ja) * | 1985-10-25 | 1987-05-08 | Toshiba Corp | 高電位保持回路 |
| JPS63204815A (ja) | 1987-02-20 | 1988-08-24 | Hitachi Ltd | 半導体論理回路 |
| JPS6439118A (en) * | 1987-08-04 | 1989-02-09 | Nec Corp | Gaas semiconductor integrated circuit |
| US4804870A (en) | 1987-08-07 | 1989-02-14 | Signetics Corporation | Non-inverting, low power, high speed bootstrapped buffer |
| US4959697A (en) | 1988-07-20 | 1990-09-25 | Vtc Incorporated | Short channel junction field effect transistor |
| FR2651276B1 (fr) | 1989-08-28 | 1991-10-25 | Alsthom Gec | Condenseur en beton pour turbine a echappement axial et turbine munie d'un tel condenseur. |
| JPH03165171A (ja) | 1989-11-24 | 1991-07-17 | Ricoh Co Ltd | 密着型イメージセンサー |
| US5170155A (en) | 1990-10-19 | 1992-12-08 | Thomson S.A. | System for applying brightness signals to a display device and comparator therefore |
| US7115902B1 (en) | 1990-11-20 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| JPH04192920A (ja) * | 1990-11-27 | 1992-07-13 | Hitachi Ltd | Ｃｍｏｓ論理出力回路 |
| JP3165171B2 (ja) | 1991-04-24 | 2001-05-14 | 電気化学工業株式会社 | キャスタブル組成物 |
| JPH0548420A (ja) * | 1991-08-08 | 1993-02-26 | Fujitsu Ltd | 出力回路 |
| JPH05182469A (ja) * | 1991-12-27 | 1993-07-23 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH05243946A (ja) * | 1992-02-28 | 1993-09-21 | G T C:Kk | インバータ回路 |
| JP2999328B2 (ja) | 1992-04-28 | 2000-01-17 | シャープ株式会社 | アクティブマトリクス基板 |
| JPH0698081A (ja) | 1992-09-14 | 1994-04-08 | Hitachi Ltd | 固体撮像素子 |
| KR960008735B1 (en) | 1993-04-29 | 1996-06-29 | Samsung Electronics Co Ltd | Mos transistor and the manufacturing method thereof |
| JPH06350433A (ja) * | 1993-06-11 | 1994-12-22 | Matsushita Electric Ind Co Ltd | Ｂｉ−ＣＭＯＳ出力回路 |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| US5467038A (en) | 1994-02-15 | 1995-11-14 | Hewlett-Packard Company | Quick resolving latch |
| JP3402400B2 (ja) | 1994-04-22 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
| JPH0850790A (ja) | 1994-05-30 | 1996-02-20 | Nec Corp | 半導体メモリ |
| US5604704A (en) | 1994-05-30 | 1997-02-18 | Nec Corporation | Compound semiconductor static random access memory device equipped with precharging circuit controlled by boosted signal |
| US5434899A (en) | 1994-08-12 | 1995-07-18 | Thomson Consumer Electronics, S.A. | Phase clocked shift register with cross connecting between stages |
| JP3330746B2 (ja) | 1994-09-09 | 2002-09-30 | 新日本製鐵株式会社 | ブートストラップ回路 |
| US5694061A (en) | 1995-03-27 | 1997-12-02 | Casio Computer Co., Ltd. | Semiconductor device having same conductive type MIS transistors, a simple circuit design, and a high productivity |
| JP3092506B2 (ja) | 1995-03-27 | 2000-09-25 | カシオ計算機株式会社 | 半導体装置およびこれを用いた表示駆動装置 |
| JPH0933887A (ja) | 1995-07-18 | 1997-02-07 | Hitachi Ltd | 液晶表示装置 |
| JP3272209B2 (ja) | 1995-09-07 | 2002-04-08 | アルプス電気株式会社 | Ｌｃｄ駆動回路 |
| JP3436629B2 (ja) | 1996-01-08 | 2003-08-11 | シャープ株式会社 | 表示および撮像のための装置 |
| FR2743662B1 (fr) | 1996-01-11 | 1998-02-13 | Thomson Lcd | Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite |
| US5949398A (en) | 1996-04-12 | 1999-09-07 | Thomson Multimedia S.A. | Select line driver for a display matrix with toggling backplane |
| JP2921510B2 (ja) | 1996-10-07 | 1999-07-19 | 日本電気株式会社 | ブートストラップ回路 |
| TW451284B (en) * | 1996-10-15 | 2001-08-21 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US5952991A (en) | 1996-11-14 | 1999-09-14 | Kabushiki Kaisha Toshiba | Liquid crystal display |
| KR100218506B1 (ko) | 1996-12-14 | 1999-09-01 | 윤종용 | 액정 표시 장치용 레벨 시프트 회로 |
| KR100235590B1 (ko) | 1997-01-08 | 1999-12-15 | 구본준 | 박막트랜지스터 액정표시장치의 구동방법 |
| JP3881079B2 (ja) * | 1997-03-14 | 2007-02-14 | 株式会社アドバンテスト | 半導体集積回路素子 |
| US6282352B1 (en) * | 1997-04-08 | 2001-08-28 | Hitachi, Ltd. | Optical module, method for manufacturing optical module and optical communication apparatus |
| JPH10301087A (ja) | 1997-04-24 | 1998-11-13 | Hitachi Ltd | 液晶表示装置 |
| EP0887931A1 (en) * | 1997-06-24 | 1998-12-30 | STMicroelectronics S.r.l. | Protection circuit for controlling the gate voltage of a high voltage LDMOS transistor |
| JPH1186586A (ja) | 1997-09-03 | 1999-03-30 | Furontetsuku:Kk | シフトレジスタ装置および表示装置 |
| JP3767877B2 (ja) * | 1997-09-29 | 2006-04-19 | 三菱化学株式会社 | アクティブマトリックス発光ダイオード画素構造およびその方法 |
| US7196699B1 (en) | 1998-04-28 | 2007-03-27 | Sharp Kabushiki Kaisha | Latch circuit, shift register circuit, logical circuit and image display device operated with a low consumption of power |
| US6087853A (en) * | 1998-06-22 | 2000-07-11 | Lucent Technologies, Inc. | Controlled output impedance buffer using CMOS technology |
| JP3412131B2 (ja) | 1998-06-23 | 2003-06-03 | 株式会社日立製作所 | 液晶表示装置 |
| JP3622516B2 (ja) | 1998-07-10 | 2005-02-23 | カシオ計算機株式会社 | 液晶駆動装置 |
| JP2000106617A (ja) | 1998-09-29 | 2000-04-11 | Canon Inc | 読取装置および読取システム |
| JP2000112444A (ja) | 1998-10-08 | 2000-04-21 | Casio Comput Co Ltd | 液晶駆動装置 |
| KR100281336B1 (ko) | 1998-10-21 | 2001-03-02 | 구본준 | 쉬프트 레지스터 회로 |
| GB2343068B (en) * | 1998-10-21 | 2000-12-13 | Lg Philips Lcd Co Ltd | Shift register |
| KR100438525B1 (ko) | 1999-02-09 | 2004-07-03 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 회로 |
| US6501098B2 (en) | 1998-11-25 | 2002-12-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
| US6384804B1 (en) | 1998-11-25 | 2002-05-07 | Lucent Techonologies Inc. | Display comprising organic smart pixels |
| JP3609977B2 (ja) | 1999-07-15 | 2005-01-12 | シャープ株式会社 | レベルシフト回路および画像表示装置 |
| JP4627822B2 (ja) | 1999-06-23 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP4651785B2 (ja) | 1999-07-23 | 2011-03-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
| WO2001020591A1 (en) | 1999-09-11 | 2001-03-22 | Koninklijke Philips Electronics N.V. | Active matrix electroluminescent display device |
| JP4359368B2 (ja) | 1999-10-29 | 2009-11-04 | 日本特殊陶業株式会社 | ガスセンサ |
| JP2001134238A (ja) * | 1999-11-05 | 2001-05-18 | Toshiba Corp | 表示装置 |
| TW587239B (en) | 1999-11-30 | 2004-05-11 | Semiconductor Energy Lab | Electric device |
| JP3734664B2 (ja) * | 2000-02-24 | 2006-01-11 | 株式会社日立製作所 | 表示デバイス |
| JP4416901B2 (ja) * | 2000-03-14 | 2010-02-17 | 株式会社半導体エネルギー研究所 | レベルシフタ |
| TW577241B (en) | 2000-03-28 | 2004-02-21 | Sanyo Electric Co | Display device |
| JP2001325798A (ja) * | 2000-05-16 | 2001-11-22 | Sony Corp | 論理回路およびこれを用いた表示装置 |
| US7339317B2 (en) | 2000-06-05 | 2008-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device having triplet and singlet compound in light-emitting layers |
| JP2001075542A (ja) * | 2000-07-10 | 2001-03-23 | Semiconductor Energy Lab Co Ltd | 補正システムおよびその動作方法 |
| JP2002176162A (ja) | 2000-08-10 | 2002-06-21 | Semiconductor Energy Lab Co Ltd | エリアセンサ及びエリアセンサを備えた表示装置 |
| US7030551B2 (en) | 2000-08-10 | 2006-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Area sensor and display apparatus provided with an area sensor |
| JP4954404B2 (ja) | 2000-09-14 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2002133890A (ja) | 2000-10-24 | 2002-05-10 | Alps Electric Co Ltd | シフトレジスタ |
| US7015882B2 (en) * | 2000-11-07 | 2006-03-21 | Sony Corporation | Active matrix display and active matrix organic electroluminescence display |
| TW546615B (en) | 2000-11-22 | 2003-08-11 | Hitachi Ltd | Display device having an improved voltage level converter circuit |
| JP4501048B2 (ja) * | 2000-12-28 | 2010-07-14 | カシオ計算機株式会社 | シフトレジスタ回路及びその駆動制御方法並びに表示駆動装置、読取駆動装置 |
| TW525139B (en) | 2001-02-13 | 2003-03-21 | Samsung Electronics Co Ltd | Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof |
| KR100752602B1 (ko) | 2001-02-13 | 2007-08-29 | 삼성전자주식회사 | 쉬프트 레지스터와, 이를 이용한 액정 표시 장치 |
| US6753654B2 (en) * | 2001-02-21 | 2004-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic appliance |
| US6301172B1 (en) * | 2001-02-27 | 2001-10-09 | Micron Technology, Inc. | Gate voltage testkey for isolation transistor |
| KR100788391B1 (ko) * | 2001-02-27 | 2007-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시패널의 양 방향 구동 회로 |
| JP4761643B2 (ja) * | 2001-04-13 | 2011-08-31 | 東芝モバイルディスプレイ株式会社 | シフトレジスタ、駆動回路、電極基板及び平面表示装置 |
| CN1212598C (zh) | 2001-04-26 | 2005-07-27 | 凌阳科技股份有限公司 | 液晶显示器的源驱动放大器 |
| JP4785271B2 (ja) * | 2001-04-27 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
| JP4439761B2 (ja) | 2001-05-11 | 2010-03-24 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
| TW582005B (en) | 2001-05-29 | 2004-04-01 | Semiconductor Energy Lab | Pulse output circuit, shift register, and display device |
| JP2003005710A (ja) * | 2001-06-25 | 2003-01-08 | Nec Corp | 電流駆動回路及び画像表示装置 |
| SG119161A1 (en) | 2001-07-16 | 2006-02-28 | Semiconductor Energy Lab | Light emitting device |
| US6788108B2 (en) | 2001-07-30 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4831895B2 (ja) | 2001-08-03 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7218349B2 (en) | 2001-08-09 | 2007-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4869516B2 (ja) | 2001-08-10 | 2012-02-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN101257743B (zh) * | 2001-08-29 | 2011-05-25 | 株式会社半导体能源研究所 | 发光器件及这种发光器件的驱动方法 |
| KR100753365B1 (ko) * | 2001-10-16 | 2007-08-30 | 삼성전자주식회사 | 쉬프트 레지스터 및 이를 갖는 액정표시장치 |
| US7365713B2 (en) * | 2001-10-24 | 2008-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US7456810B2 (en) * | 2001-10-26 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method thereof |
| CN1278297C (zh) * | 2001-11-09 | 2006-10-04 | 三洋电机株式会社 | 对光学元件的亮度数据具有初始化功能的显示器 |
| JP4397555B2 (ja) | 2001-11-30 | 2010-01-13 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
| KR100453635B1 (ko) * | 2001-12-29 | 2004-10-20 | 엘지.필립스 엘시디 주식회사 | 능동행렬 유기전기발광소자 |
| TWI310632B (en) | 2002-01-17 | 2009-06-01 | Semiconductor Energy Lab | Electric circuit |
| JP2003216126A (ja) | 2002-01-25 | 2003-07-30 | Toshiba Corp | 駆動回路、電極基板及び平面表示装置 |
| TW536691B (en) * | 2002-03-19 | 2003-06-11 | Au Optronics Corp | Drive circuit of display |
| TWI345211B (en) * | 2002-05-17 | 2011-07-11 | Semiconductor Energy Lab | Display apparatus and driving method thereof |
| WO2003107314A2 (en) | 2002-06-01 | 2003-12-24 | Samsung Electronics Co., Ltd. | Method of driving a shift register, a shift register, a liquid crystal display device having the shift register |
| KR100432651B1 (ko) * | 2002-06-18 | 2004-05-22 | 삼성에스디아이 주식회사 | 화상 표시 장치 |
| JP3092506U (ja) | 2002-09-01 | 2003-03-20 | 善嗣 上田 | 両手摺付踏台 |
| JP4460822B2 (ja) | 2002-11-29 | 2010-05-12 | 東芝モバイルディスプレイ株式会社 | 双方向シフトレジスタ、これを用いた駆動回路、平面表示装置 |
| US7738014B2 (en) * | 2002-12-05 | 2010-06-15 | Atlab Inc. | Image sensor and optical pointing system |
| JP4339103B2 (ja) * | 2002-12-25 | 2009-10-07 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| TW591583B (en) * | 2003-05-09 | 2004-06-11 | Toppoly Optoelectronics Corp | Current register unit and circuit, and image display device applying the current register unit |
| US7595775B2 (en) * | 2003-12-19 | 2009-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting display device with reverse biasing circuit |
| KR100705628B1 (ko) * | 2003-12-30 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 구동회로 |
| US7203264B2 (en) | 2005-06-28 | 2007-04-10 | Wintek Corporation | High-stability shift circuit using amorphous silicon thin film transistors |
-
2003
- 2003-12-18 JP JP2003421672A patent/JP4339103B2/ja not_active Expired - Fee Related
- 2003-12-22 KR KR1020030094579A patent/KR101019135B1/ko active IP Right Grant
- 2003-12-22 US US10/740,840 patent/US7202863B2/en active Active
- 2003-12-24 TW TW092136746A patent/TWI307165B/zh not_active IP Right Cessation
- 2003-12-25 CN CNB2003101216823A patent/CN100385476C/zh not_active Expired - Lifetime
- 2003-12-25 CN CN2007101851542A patent/CN101149893B/zh not_active Expired - Lifetime
-
2007
- 2007-02-15 US US11/675,122 patent/US7786985B2/en active Active
-
2008
- 2008-10-22 JP JP2008271481A patent/JP4574708B2/ja not_active Expired - Lifetime
- 2008-12-22 KR KR1020080130908A patent/KR101037728B1/ko active IP Right Grant
-
2009
- 2009-07-06 JP JP2009160077A patent/JP5042279B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-04 JP JP2010129156A patent/JP5211110B2/ja not_active Expired - Fee Related
- 2010-08-04 US US12/849,885 patent/US8044906B2/en not_active Expired - Fee Related
- 2010-09-22 US US12/887,555 patent/US8059078B2/en not_active Expired - Fee Related
- 2010-10-21 KR KR1020100102879A patent/KR101123095B1/ko active IP Right Grant
-
2011
- 2011-03-04 KR KR1020110019349A patent/KR101123096B1/ko active IP Right Grant
- 2011-10-20 US US13/277,301 patent/US8456402B2/en not_active Expired - Lifetime
-
2012
- 2012-06-01 JP JP2012125687A patent/JP5393843B2/ja not_active Expired - Fee Related
-
2013
- 2013-05-31 US US13/906,934 patent/US8823620B2/en not_active Expired - Lifetime
- 2013-09-03 JP JP2013181981A patent/JP5619240B2/ja not_active Expired - Lifetime
- 2013-09-03 JP JP2013181983A patent/JP5640126B2/ja not_active Expired - Lifetime
-
2014
- 2014-05-21 JP JP2014104863A patent/JP5777769B2/ja not_active Expired - Lifetime
- 2014-08-29 US US14/472,748 patent/US9190425B2/en not_active Expired - Fee Related
-
2015
- 2015-05-05 JP JP2015094503A patent/JP5947952B2/ja not_active Expired - Lifetime
- 2015-11-16 US US14/941,739 patent/US9640135B2/en not_active Expired - Lifetime
- 2015-12-02 JP JP2015235376A patent/JP6010679B2/ja not_active Expired - Lifetime
-
2016
- 2016-02-24 JP JP2016032690A patent/JP2016146637A/ja not_active Withdrawn
-
2017
- 2017-02-23 JP JP2017031986A patent/JP2017143523A/ja not_active Withdrawn
- 2017-05-01 US US15/582,886 patent/US9881582B2/en not_active Expired - Lifetime
- 2017-06-20 JP JP2017120180A patent/JP2017200217A/ja not_active Withdrawn
- 2017-07-05 JP JP2017131626A patent/JP2017229074A/ja not_active Withdrawn
- 2017-09-15 JP JP2017177475A patent/JP2018029345A/ja not_active Withdrawn
-
2018
- 2018-01-26 US US15/880,590 patent/US10121448B2/en not_active Expired - Lifetime
- 2018-11-02 US US16/178,650 patent/US10373581B2/en not_active Expired - Fee Related
-
2019
- 2019-07-30 US US16/525,643 patent/US10867576B2/en not_active Expired - Lifetime
- 2019-08-26 JP JP2019153868A patent/JP2019216464A/ja active Pending
-
2020
- 2020-12-14 US US17/120,373 patent/US11217200B2/en not_active Expired - Lifetime
-
2021
- 2021-12-28 US US17/563,157 patent/US20220122562A1/en not_active Abandoned
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4339103B2 (ja) | 半導体装置及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090701 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4339103 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |