JPH1186586A - シフトレジスタ装置および表示装置 - Google Patents
シフトレジスタ装置および表示装置Info
- Publication number
- JPH1186586A JPH1186586A JP9238695A JP23869597A JPH1186586A JP H1186586 A JPH1186586 A JP H1186586A JP 9238695 A JP9238695 A JP 9238695A JP 23869597 A JP23869597 A JP 23869597A JP H1186586 A JPH1186586 A JP H1186586A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- transistor
- shift register
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Shift Register Type Memory (AREA)
Abstract
(57)【要約】
【課題】 静電気や電磁波等のノイズがあっても誤動作
しにくいシフトレジスタおよびこのシフトレジスタの採
用により表示不良が発生する恐れのない表示装置を提供
する。 【解決手段】 シフトレジスタの各ステージにおいて
は、前段のステージの出力Gi-1 が入力される入力トラ
ンジスタ1の出力電極に出力トランジスタ2の制御電極
とクランピングトランジスタ3が接続されている。ま
た、出力トランジスタ2の出力電極にプルダウン抵抗4
が接続され、出力トランジスタ2の制御電極と出力電極
との間にキャパシタ5が挿入されている。そして、クロ
ック信号CKBが出力トランジスタ2に入力され、2段
後のクロック信号の反転信号CKD’がクランピングト
ランジスタ3に入力される構成となっている。
しにくいシフトレジスタおよびこのシフトレジスタの採
用により表示不良が発生する恐れのない表示装置を提供
する。 【解決手段】 シフトレジスタの各ステージにおいて
は、前段のステージの出力Gi-1 が入力される入力トラ
ンジスタ1の出力電極に出力トランジスタ2の制御電極
とクランピングトランジスタ3が接続されている。ま
た、出力トランジスタ2の出力電極にプルダウン抵抗4
が接続され、出力トランジスタ2の制御電極と出力電極
との間にキャパシタ5が挿入されている。そして、クロ
ック信号CKBが出力トランジスタ2に入力され、2段
後のクロック信号の反転信号CKD’がクランピングト
ランジスタ3に入力される構成となっている。
Description
【0001】
【発明の属する技術分野】本発明は、例えば液晶ディス
プレイ等の表示装置に設置して走査信号を与えるシフト
レジスタ装置、およびそのシフトレジスタ装置を用いた
表示装置に関するものである。
プレイ等の表示装置に設置して走査信号を与えるシフト
レジスタ装置、およびそのシフトレジスタ装置を用いた
表示装置に関するものである。
【0002】
【従来の技術】例えばアクティブマトリクス形の液晶表
示装置においては、映像信号線(ソース線)と走査信号
線(ゲート線)が格子状に設けられ、これら配線の交点
に各画素の液晶を駆動する薄膜トランジスタ等のスイッ
チング素子が設けられている。そして、複数の走査信号
線に、これら信号線を順々に走査して一つの走査信号線
上の全てのスイッチング素子を一時的に導通状態にする
走査信号が与えられる一方、複数の映像信号線には、こ
の走査に同期して映像信号が供給されるようになってい
る。
示装置においては、映像信号線(ソース線)と走査信号
線(ゲート線)が格子状に設けられ、これら配線の交点
に各画素の液晶を駆動する薄膜トランジスタ等のスイッ
チング素子が設けられている。そして、複数の走査信号
線に、これら信号線を順々に走査して一つの走査信号線
上の全てのスイッチング素子を一時的に導通状態にする
走査信号が与えられる一方、複数の映像信号線には、こ
の走査に同期して映像信号が供給されるようになってい
る。
【0003】この際、複数の走査信号線に対して走査信
号を順次供給する役目を果たすのがシフトレジスタであ
る。図5、図6は従来のシフトレジスタの一例を説明す
るための図である。このシフトレジスタは多段のステー
ジを有しているが、図5はステージ3段分の回路図、図
6はタイミングチャートを示すものである。図5に示す
ように、各ステージi−1,i,i+1は4つのトラン
ジスタと1つのキャパシタの組み合わせで構成されてお
り、この構成にしたことでこれらトランジスタに余剰な
ストレスが掛からず、トランジスタの特性が劣化しにく
いという利点を得ている。一つのステージiに着目する
と、前段のステージi−1の出力Gi-1 にダイオード接
続された入力トランジスタ51が接続され、入力トラン
ジスタ51の出力電極に出力トランジスタ52の制御電
極およびクランピングトランジスタ53が接続されてい
る。また、出力トランジスタ52の出力電極にプルダウ
ントランジスタ54が接続されるとともに、出力トラン
ジスタ52の制御電極と出力電極との間にキャパシタ5
5が挿入されている。
号を順次供給する役目を果たすのがシフトレジスタであ
る。図5、図6は従来のシフトレジスタの一例を説明す
るための図である。このシフトレジスタは多段のステー
ジを有しているが、図5はステージ3段分の回路図、図
6はタイミングチャートを示すものである。図5に示す
ように、各ステージi−1,i,i+1は4つのトラン
ジスタと1つのキャパシタの組み合わせで構成されてお
り、この構成にしたことでこれらトランジスタに余剰な
ストレスが掛からず、トランジスタの特性が劣化しにく
いという利点を得ている。一つのステージiに着目する
と、前段のステージi−1の出力Gi-1 にダイオード接
続された入力トランジスタ51が接続され、入力トラン
ジスタ51の出力電極に出力トランジスタ52の制御電
極およびクランピングトランジスタ53が接続されてい
る。また、出力トランジスタ52の出力電極にプルダウ
ントランジスタ54が接続されるとともに、出力トラン
ジスタ52の制御電極と出力電極との間にキャパシタ5
5が挿入されている。
【0004】上記構成のシフトレジスタにおいては、図
5に示すように、位相がシフトした複数のクロック信号
CKA,CKB,CKCが各ステージi−1,i,i+
1の出力トランジスタ52に入力され、一つのステージ
のクランピングトランジスタ53の制御電極には2段後
のステージの出力が入力されるようになっている。した
がって、図5中に破線で囲んだステージiにおいて、図
6に示すように、その前段の出力Gi-1 が"High"レベル
の時に入力トランジスタ51は"ON"となって出力トラン
ジスタ52の制御電極の電位Vbi(制御信号)が立ち上
がり、その状態では出力トランジスタ52が"ON"となる
ので、出力トランジスタ52に入力されるクロック信号
CKBが"High"レベルになると当該ステージの出力Gi
が"High"レベルとなって出力される。その後、2段後の
ステージの出力Gi+2 が"High"レベルになり、これがク
ランピングトランジスタ53の制御電極に入力される
と、クランピングトランジスタ53が"ON"となるため、
出力トランジスタ52の制御電極の電位Vbiが立ち下が
る。このようにして、各ステージi−1,i,i+1か
ら出力Gi-1,Gi,Gi+1 が順次出力されていくこと
で、例えば液晶表示装置の走査回路に用いることができ
る。
5に示すように、位相がシフトした複数のクロック信号
CKA,CKB,CKCが各ステージi−1,i,i+
1の出力トランジスタ52に入力され、一つのステージ
のクランピングトランジスタ53の制御電極には2段後
のステージの出力が入力されるようになっている。した
がって、図5中に破線で囲んだステージiにおいて、図
6に示すように、その前段の出力Gi-1 が"High"レベル
の時に入力トランジスタ51は"ON"となって出力トラン
ジスタ52の制御電極の電位Vbi(制御信号)が立ち上
がり、その状態では出力トランジスタ52が"ON"となる
ので、出力トランジスタ52に入力されるクロック信号
CKBが"High"レベルになると当該ステージの出力Gi
が"High"レベルとなって出力される。その後、2段後の
ステージの出力Gi+2 が"High"レベルになり、これがク
ランピングトランジスタ53の制御電極に入力される
と、クランピングトランジスタ53が"ON"となるため、
出力トランジスタ52の制御電極の電位Vbiが立ち下が
る。このようにして、各ステージi−1,i,i+1か
ら出力Gi-1,Gi,Gi+1 が順次出力されていくこと
で、例えば液晶表示装置の走査回路に用いることができ
る。
【0005】
【発明が解決しようとする課題】しかしながら、上記構
成のシフトレジスタにおいて、図5にVbiとして示した
節点は、図5、図6を見れば明らかなように、入力トラ
ンジスタ51に入力される出力Gi-1 またはクランピン
グトランジスタ53に入力される出力Gi+2 が"High"レ
ベルとなっている時のみ、低インピーダンスで電源に接
続され、その以外の時間ではVbi を充放電するトラン
ジスタは全て"OFF"(高インピーダンス)であるため、
フローティングの状態になっている。例えばこのシフト
レジスタを走査線が480本のVGAディスプレイのゲ
ートスキャンに用いる場合、低インピーダンスになる時
間は2/480、フローティングになる時間は478/
480(約99.6%)であり、ほとんどの時間で節点
Vbiはフローティングの状態である。
成のシフトレジスタにおいて、図5にVbiとして示した
節点は、図5、図6を見れば明らかなように、入力トラ
ンジスタ51に入力される出力Gi-1 またはクランピン
グトランジスタ53に入力される出力Gi+2 が"High"レ
ベルとなっている時のみ、低インピーダンスで電源に接
続され、その以外の時間ではVbi を充放電するトラン
ジスタは全て"OFF"(高インピーダンス)であるため、
フローティングの状態になっている。例えばこのシフト
レジスタを走査線が480本のVGAディスプレイのゲ
ートスキャンに用いる場合、低インピーダンスになる時
間は2/480、フローティングになる時間は478/
480(約99.6%)であり、ほとんどの時間で節点
Vbiはフローティングの状態である。
【0006】フローティングになっている時間は、シフ
トレジスタ本来の機能からして当該ステージiの出力G
i が"Low"レベルを出力し続けるようにVbiは"Low"レベ
ルの電位を維持しなければならない。ところが、この従
来のシフトレジスタの構成ではVbiがフローティングに
なっているため、静電気や電磁波等のノイズを拾ってV
biが出力トランジスタ52の閾値を越えると、本来はG
iが"Low"レベルを出力すべき時に"High"レベルを出力す
るという重大な誤動作を引き起こす。しかも、この構成
ではノイズによってVbiの電位が一旦上昇すると、フロ
ーティングになっている期間は電位が上昇した状態が保
持される(図6中に破線aで示す)ため、本来出てはな
らない出力パルス(図6に破線bで示す)がクロックの
周期で繰り返し出力されるため、非常に大きな悪影響を
及ぼすことになる。したがって、例えばこのシフトレジ
スタをディスプレイのゲートスキャンに用いた場合、本
来書き換えないはずのタイミングで画像信号が書き換え
られてしまうため、著しい表示不良として認識される、
という問題が懸念されていた。
トレジスタ本来の機能からして当該ステージiの出力G
i が"Low"レベルを出力し続けるようにVbiは"Low"レベ
ルの電位を維持しなければならない。ところが、この従
来のシフトレジスタの構成ではVbiがフローティングに
なっているため、静電気や電磁波等のノイズを拾ってV
biが出力トランジスタ52の閾値を越えると、本来はG
iが"Low"レベルを出力すべき時に"High"レベルを出力す
るという重大な誤動作を引き起こす。しかも、この構成
ではノイズによってVbiの電位が一旦上昇すると、フロ
ーティングになっている期間は電位が上昇した状態が保
持される(図6中に破線aで示す)ため、本来出てはな
らない出力パルス(図6に破線bで示す)がクロックの
周期で繰り返し出力されるため、非常に大きな悪影響を
及ぼすことになる。したがって、例えばこのシフトレジ
スタをディスプレイのゲートスキャンに用いた場合、本
来書き換えないはずのタイミングで画像信号が書き換え
られてしまうため、著しい表示不良として認識される、
という問題が懸念されていた。
【0007】本発明は、上記の課題を解決するためにな
されたものであって、静電気や電磁波等のノイズがあっ
ても誤動作しにくいシフトレジスタ装置、およびこのシ
フトレジスタ装置の採用により表示不良が発生する恐れ
のない表示装置を提供することを目的とする。
されたものであって、静電気や電磁波等のノイズがあっ
ても誤動作しにくいシフトレジスタ装置、およびこのシ
フトレジスタ装置の採用により表示不良が発生する恐れ
のない表示装置を提供することを目的とする。
【0008】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のシフトレジスタ装置は、位相が順次異な
った複数のクロック信号を生成する手段と、上記クロッ
ク信号数より多い数のステージであって各々のステージ
から出力信号を発生するカスケード接続された複数のス
テージとから構成され、上記各々のステージが、前段の
ステージからの出力信号を制御信号として入力させ、こ
の制御信号を保持し且つ上記複数のクロック信号の相応
するクロック信号を入力させたときに上記出力信号を出
力するスイッチング素子と、上記相応するクロック信号
に対して異なる位相のクロック信号に対応して、上記ス
イッチング素子からの出力信号の出力後にこのスイッチ
ング素子からの出力信号の発生を抑制するよう上記制御
信号を抑圧するクランピング素子とを有することを特徴
とするものである。
めに、本発明のシフトレジスタ装置は、位相が順次異な
った複数のクロック信号を生成する手段と、上記クロッ
ク信号数より多い数のステージであって各々のステージ
から出力信号を発生するカスケード接続された複数のス
テージとから構成され、上記各々のステージが、前段の
ステージからの出力信号を制御信号として入力させ、こ
の制御信号を保持し且つ上記複数のクロック信号の相応
するクロック信号を入力させたときに上記出力信号を出
力するスイッチング素子と、上記相応するクロック信号
に対して異なる位相のクロック信号に対応して、上記ス
イッチング素子からの出力信号の出力後にこのスイッチ
ング素子からの出力信号の発生を抑制するよう上記制御
信号を抑圧するクランピング素子とを有することを特徴
とするものである。
【0009】本発明のシフトレジスタ装置の場合、各ス
テージにおいて、スイッチング素子に前段のステージか
らの出力信号が制御信号として入力され、この制御信号
が保持され且つ上記複数のクロック信号の相応するクロ
ック信号が入力されたときに出力信号を出力する。その
後、クランピング素子が、当該ステージの相応するクロ
ック信号とは異なる位相のクロック信号に対応してスイ
ッチング素子の制御信号を抑圧し、それ以降のスイッチ
ング素子からの出力信号の発生を抑制する。
テージにおいて、スイッチング素子に前段のステージか
らの出力信号が制御信号として入力され、この制御信号
が保持され且つ上記複数のクロック信号の相応するクロ
ック信号が入力されたときに出力信号を出力する。その
後、クランピング素子が、当該ステージの相応するクロ
ック信号とは異なる位相のクロック信号に対応してスイ
ッチング素子の制御信号を抑圧し、それ以降のスイッチ
ング素子からの出力信号の発生を抑制する。
【0010】すなわち、本発明の場合、制御信号を抑圧
する機能を持つクランピング素子を備えたことにより、
静電気や電磁波等のノイズによってトランジスタ素子の
制御電極に電荷がたまり、制御信号のレベルが変化する
ことがあっても、クランピング素子に当該ステージのス
イッチング素子に入力されるクロック信号とは異なる位
相のクロック信号が入力される度にトランジスタ素子の
制御電極にたまった電荷が逃げ、制御信号を抑圧する構
成となっている。換言すると、トランジスタ素子の制御
信号が当該ステージのクランピング素子の作用によって
定期的に"Low"レベルにリフレッシュされるため、従来
のシフトレジスタのように、静電気や電磁波等のノイズ
により出力トランジスタの制御電極の電位が出力トラン
ジスタの閾値を越え、出力トランジスタが"Low" レベル
を出力すべき時に"High"レベルを出力するというような
誤動作が生じることがない。
する機能を持つクランピング素子を備えたことにより、
静電気や電磁波等のノイズによってトランジスタ素子の
制御電極に電荷がたまり、制御信号のレベルが変化する
ことがあっても、クランピング素子に当該ステージのス
イッチング素子に入力されるクロック信号とは異なる位
相のクロック信号が入力される度にトランジスタ素子の
制御電極にたまった電荷が逃げ、制御信号を抑圧する構
成となっている。換言すると、トランジスタ素子の制御
信号が当該ステージのクランピング素子の作用によって
定期的に"Low"レベルにリフレッシュされるため、従来
のシフトレジスタのように、静電気や電磁波等のノイズ
により出力トランジスタの制御電極の電位が出力トラン
ジスタの閾値を越え、出力トランジスタが"Low" レベル
を出力すべき時に"High"レベルを出力するというような
誤動作が生じることがない。
【0011】なお、クランピング素子を作用させる信号
として、ただ単に当該ステージのスイッチング素子に入
力されるクロック信号と異なる位相のクロック信号とい
うだけでなく、異なる位相であって且つ当該ステージの
次後段ないし前段のステージに入力されるクロック信号
を用いるとよい。その場合、クロック信号発生用電源の
鋭いオン/オフ波形を反映したシャープな出力信号波形
を得ることができる。
として、ただ単に当該ステージのスイッチング素子に入
力されるクロック信号と異なる位相のクロック信号とい
うだけでなく、異なる位相であって且つ当該ステージの
次後段ないし前段のステージに入力されるクロック信号
を用いるとよい。その場合、クロック信号発生用電源の
鋭いオン/オフ波形を反映したシャープな出力信号波形
を得ることができる。
【0012】また、上記スイッチング素子が、前段のス
テージからの出力信号を入力させるとともに相応するク
ロック信号を入力させて出力信号を発生させるトランジ
スタ素子と、前段のステージからの出力信号を制御信号
として電位保持する容量とを有する構成とすることがで
きる。
テージからの出力信号を入力させるとともに相応するク
ロック信号を入力させて出力信号を発生させるトランジ
スタ素子と、前段のステージからの出力信号を制御信号
として電位保持する容量とを有する構成とすることがで
きる。
【0013】そして、上記容量を、上記トランジスタ素
子の制御電極と出力電極との間に形成することができ
る。その構成とした場合、その容量はブートストラップ
容量として機能し、上記トランジスタ素子の駆動力を向
上させることができる。
子の制御電極と出力電極との間に形成することができ
る。その構成とした場合、その容量はブートストラップ
容量として機能し、上記トランジスタ素子の駆動力を向
上させることができる。
【0014】また、前記出力トランジスタの出力電極に
プルダウン素子を接続してもよい。その構成とした場
合、出力の波形を急峻にするなどインピーダンスをコン
トロールすることができる。
プルダウン素子を接続してもよい。その構成とした場
合、出力の波形を急峻にするなどインピーダンスをコン
トロールすることができる。
【0015】さらに、上記クランピング素子を、少なく
とも一つのダイオード素子もしくはダイオード接続され
たトランジスタ素子で構成することができる。また、当
該ステージから前段のステージに電荷が逆流することを
抑制するダイオード素子もしくはダイオード接続された
トランジスタ素子を有する構成とするとよい。
とも一つのダイオード素子もしくはダイオード接続され
たトランジスタ素子で構成することができる。また、当
該ステージから前段のステージに電荷が逆流することを
抑制するダイオード素子もしくはダイオード接続された
トランジスタ素子を有する構成とするとよい。
【0016】また、本発明の表示装置は、上記のシフト
レジスタ装置を有することを特徴とするものである。本
発明によれば、ディスプレイをスキャンする際に用いる
シフトレジスタ装置に、本来出てはならない出力パルス
がクロックの周期で繰り返し出力される等の動作不良が
生じることがないため、表示装置において本来書き換え
ないはずのタイミングで画像信号が書き換えられてしま
う等の表示不良が発生するのを防止することができる。
レジスタ装置を有することを特徴とするものである。本
発明によれば、ディスプレイをスキャンする際に用いる
シフトレジスタ装置に、本来出てはならない出力パルス
がクロックの周期で繰り返し出力される等の動作不良が
生じることがないため、表示装置において本来書き換え
ないはずのタイミングで画像信号が書き換えられてしま
う等の表示不良が発生するのを防止することができる。
【0017】
【発明の実施の形態】以下、本発明の一実施の形態を図
1ないし図4を参照して説明する。図1ないし図3は本
実施の形態のシフトレジスタを説明するための図であ
り、このシフトレジスタは、位相が順次異なった複数の
クロック信号を生成する手段と、カスケード接続された
複数のステージとから構成されている。そのうち、図1
はステージ1段分の回路構成図、図2はカスケード接続
されたステージ4段分の回路構成図を示すものである。
また、図3はそのタイミングチャートである。
1ないし図4を参照して説明する。図1ないし図3は本
実施の形態のシフトレジスタを説明するための図であ
り、このシフトレジスタは、位相が順次異なった複数の
クロック信号を生成する手段と、カスケード接続された
複数のステージとから構成されている。そのうち、図1
はステージ1段分の回路構成図、図2はカスケード接続
されたステージ4段分の回路構成図を示すものである。
また、図3はそのタイミングチャートである。
【0018】図1に示すように、各ステージは3つのト
ランジスタ、1つのキャパシタ、1つの抵抗の組み合わ
せで構成されている。前段のステージの出力にダイオー
ド接続されたトランジスタからなる入力トランジスタ1
が接続され、入力トランジスタ1の出力電極に出力トラ
ンジスタ2(トランジスタ素子)の制御電極およびダイ
オード接続されたトランジスタからなるクランピングト
ランジスタ3(クランピング素子)が接続されている。
なお、この入力トランジスタ1は当該ステージから前段
のステージに電荷が逆流することを抑制するためのもの
である。
ランジスタ、1つのキャパシタ、1つの抵抗の組み合わ
せで構成されている。前段のステージの出力にダイオー
ド接続されたトランジスタからなる入力トランジスタ1
が接続され、入力トランジスタ1の出力電極に出力トラ
ンジスタ2(トランジスタ素子)の制御電極およびダイ
オード接続されたトランジスタからなるクランピングト
ランジスタ3(クランピング素子)が接続されている。
なお、この入力トランジスタ1は当該ステージから前段
のステージに電荷が逆流することを抑制するためのもの
である。
【0019】そして、出力トランジスタ2の出力電極に
プルダウン抵抗4(プルダウン素子)が接続されるとと
もに、出力トランジスタ2の制御電極と出力電極との間
にキャパシタ5(容量)が挿入されている。このキャパ
シタ5は、出力トランジスタ2の制御信号を電位保持す
るための容量となり、ブートストラップ容量として機能
するものである。なお、ここではクランピング素子とし
てダイオード接続されたトランジスタを用いたが、この
構成に代えてダイオードそのものを用いてもよい。
プルダウン抵抗4(プルダウン素子)が接続されるとと
もに、出力トランジスタ2の制御電極と出力電極との間
にキャパシタ5(容量)が挿入されている。このキャパ
シタ5は、出力トランジスタ2の制御信号を電位保持す
るための容量となり、ブートストラップ容量として機能
するものである。なお、ここではクランピング素子とし
てダイオード接続されたトランジスタを用いたが、この
構成に代えてダイオードそのものを用いてもよい。
【0020】上記構成のステージを有する本実施の形態
のシフトレジスタは、4相のクロックで駆動する場合の
例であり、図2および図3に示すように、位相が順次シ
フトした4相のクロック信号CKA,CKB,CKC,
CKDが各ステージi−1,i,i+1,i+2の出力
トランジスタ2に入力されるとともに、任意のステージ
のクランピングトランジスタ3には2段後のステージに
入力されるクロック信号を反転させた信号CKA’、C
KB’、CKC’、CKD’が入力されるようになって
いる。すなわち、図2中に破線で囲んだステージiにつ
いて見ると、出力トランジスタ2にはクロック信号CK
Bが入力されるが、クランピングトランジスタ3には2
段後のステージに入力されるクロック信号CKDを反転
させた信号CKD’が入力される。
のシフトレジスタは、4相のクロックで駆動する場合の
例であり、図2および図3に示すように、位相が順次シ
フトした4相のクロック信号CKA,CKB,CKC,
CKDが各ステージi−1,i,i+1,i+2の出力
トランジスタ2に入力されるとともに、任意のステージ
のクランピングトランジスタ3には2段後のステージに
入力されるクロック信号を反転させた信号CKA’、C
KB’、CKC’、CKD’が入力されるようになって
いる。すなわち、図2中に破線で囲んだステージiにつ
いて見ると、出力トランジスタ2にはクロック信号CK
Bが入力されるが、クランピングトランジスタ3には2
段後のステージに入力されるクロック信号CKDを反転
させた信号CKD’が入力される。
【0021】そこで、図2中に破線で囲んだステージi
において、図3に示すように、その前段の出力Gi-1
が"High"レベルの時に入力トランジスタ1は"ON"(順方
向)となって出力トランジスタ2の制御電極の電位Vbi
(制御信号)が立ち上がり、その状態では出力トランジ
スタ2が"ON"となるので、出力トランジスタ2に入力さ
れるクロック信号CKBが"High"レベルになると出力G
i が"High"レベルとなって出力される。なお、出力トラ
ンジスタ2の制御電極が出力Gi にキャパシタ5を介し
て接続されており、キャパシタ5がブートストラップ容
量として機能することによって、制御信号(Vbi)の波
形は出力Gi の立ち上がりに同期して凸型となる。その
後、クランピングトランジスタ3に入力される反転信号
CKD’が"Low" レベルになると、クランピングトラン
ジスタ3が"ON"(順方向)となるため、出力トランジス
タ2の制御信号Vbiが立ち下がり、制御信号Vbiは次に
前段の出力Gi-1 が"High"レベルになるまでこの状態が
保持される。同様にして、各ステージi−1,i,i+
1,i+2から出力Gi-1、Gi、Gi+1、Gi+2が順次出
力される。
において、図3に示すように、その前段の出力Gi-1
が"High"レベルの時に入力トランジスタ1は"ON"(順方
向)となって出力トランジスタ2の制御電極の電位Vbi
(制御信号)が立ち上がり、その状態では出力トランジ
スタ2が"ON"となるので、出力トランジスタ2に入力さ
れるクロック信号CKBが"High"レベルになると出力G
i が"High"レベルとなって出力される。なお、出力トラ
ンジスタ2の制御電極が出力Gi にキャパシタ5を介し
て接続されており、キャパシタ5がブートストラップ容
量として機能することによって、制御信号(Vbi)の波
形は出力Gi の立ち上がりに同期して凸型となる。その
後、クランピングトランジスタ3に入力される反転信号
CKD’が"Low" レベルになると、クランピングトラン
ジスタ3が"ON"(順方向)となるため、出力トランジス
タ2の制御信号Vbiが立ち下がり、制御信号Vbiは次に
前段の出力Gi-1 が"High"レベルになるまでこの状態が
保持される。同様にして、各ステージi−1,i,i+
1,i+2から出力Gi-1、Gi、Gi+1、Gi+2が順次出
力される。
【0022】従来のシフトレジスタにおいては、出力ト
ランジスタの制御電極はほとんどの時間でフローティン
グの状態になっていたため、制御信号Vbiが静電気や電
磁波等のノイズを拾って出力トランジスタの閾値を越え
ると、本来は出力Giが"Low"レベルを出力すべき時に"H
igh"レベルを次々と出力してしまうという問題があっ
た。これに対して、本実施の形態のシフトレジスタにお
いては、クランピングトランジスタ3に2段後のクロッ
ク信号の反転信号が入力される構成となっているため、
この反転信号が"Low" レベルになる度にクランピングト
ランジスタ3が"ON"となり、出力トランジスタ2の制御
信号Vbiがリフレッシュされる。すなわち、出力トラン
ジスタ2の制御信号Vbiはクロックの周期でリフレッシ
ュされることになる。
ランジスタの制御電極はほとんどの時間でフローティン
グの状態になっていたため、制御信号Vbiが静電気や電
磁波等のノイズを拾って出力トランジスタの閾値を越え
ると、本来は出力Giが"Low"レベルを出力すべき時に"H
igh"レベルを次々と出力してしまうという問題があっ
た。これに対して、本実施の形態のシフトレジスタにお
いては、クランピングトランジスタ3に2段後のクロッ
ク信号の反転信号が入力される構成となっているため、
この反転信号が"Low" レベルになる度にクランピングト
ランジスタ3が"ON"となり、出力トランジスタ2の制御
信号Vbiがリフレッシュされる。すなわち、出力トラン
ジスタ2の制御信号Vbiはクロックの周期でリフレッシ
ュされることになる。
【0023】この構成により、静電気や電磁波等のノイ
ズによって出力トランジスタ2の制御電極に電荷がたま
ることがあっても、その電荷はクロックの周期でクラン
ピングトランジスタ3を通じて逃げ、定期的に"Low" レ
ベルにリフレッシュされるため、ノイズにより制御信号
Vbiが上昇しても出力トランジスタ2の閾値に到達する
前にリフレッシュされれば全く悪影響はなく、仮に閾値
を越えたとしてもクロックの周期を越えて誤動作するこ
とはない。いずれにしても、本実施の形態のシフトレジ
スタによれば、ノイズによる誤動作の悪影響を従来に比
べて格段に低減することができる。
ズによって出力トランジスタ2の制御電極に電荷がたま
ることがあっても、その電荷はクロックの周期でクラン
ピングトランジスタ3を通じて逃げ、定期的に"Low" レ
ベルにリフレッシュされるため、ノイズにより制御信号
Vbiが上昇しても出力トランジスタ2の閾値に到達する
前にリフレッシュされれば全く悪影響はなく、仮に閾値
を越えたとしてもクロックの周期を越えて誤動作するこ
とはない。いずれにしても、本実施の形態のシフトレジ
スタによれば、ノイズによる誤動作の悪影響を従来に比
べて格段に低減することができる。
【0024】なお、出力トランジスタ2の制御信号Vbi
をより確実にリフレッシュするために、2段後のクロッ
ク信号の反転信号CKD’の"Low"レベルは、通常の"Lo
w"レベルよりもさらにトランジスタの閾値分程度深く降
下させることが望ましい。その場合、反転信号CKD’
をマイナス方向に平行にレベルシフトするだけでもよ
い。
をより確実にリフレッシュするために、2段後のクロッ
ク信号の反転信号CKD’の"Low"レベルは、通常の"Lo
w"レベルよりもさらにトランジスタの閾値分程度深く降
下させることが望ましい。その場合、反転信号CKD’
をマイナス方向に平行にレベルシフトするだけでもよ
い。
【0025】そして、本実施の形態ではクランピングト
ランジスタ3を定期的に"ON"状態とする手段として、出
力トランジスタ2への入力に用いているクロック信号の
反転信号を用いているため、クロック信号発生用電源の
鋭いオン/オフ波形を反映したシャープな出力信号波形
を得ることができる。さらに、クロック信号を反転させ
るための回路さえ備えればクランピングトランジスタ3
を駆動するための独自のクロック信号を生成する回路を
備える必要がなく、回路構成を簡単化することができ
る。
ランジスタ3を定期的に"ON"状態とする手段として、出
力トランジスタ2への入力に用いているクロック信号の
反転信号を用いているため、クロック信号発生用電源の
鋭いオン/オフ波形を反映したシャープな出力信号波形
を得ることができる。さらに、クロック信号を反転させ
るための回路さえ備えればクランピングトランジスタ3
を駆動するための独自のクロック信号を生成する回路を
備える必要がなく、回路構成を簡単化することができ
る。
【0026】また、本実施の形態の場合、出力トランジ
スタ2の制御電極と出力電極との間にキャパシタ5を挿
入し、このキャパシタ5がブートストラップ容量として
機能する構成としたため、出力トランジスタ2の駆動力
が向上し、当該ステージiに入力されるクロック信号C
KBのパルスに応答して出力Gi のパルスがより確実に
出力されるようになっている。また、ブートストラップ
としての効果を確実に得るためには、2段後のクロック
信号の反転信号CKD’を制御信号Vbiの波形にならっ
て凸型にすることが望ましい。
スタ2の制御電極と出力電極との間にキャパシタ5を挿
入し、このキャパシタ5がブートストラップ容量として
機能する構成としたため、出力トランジスタ2の駆動力
が向上し、当該ステージiに入力されるクロック信号C
KBのパルスに応答して出力Gi のパルスがより確実に
出力されるようになっている。また、ブートストラップ
としての効果を確実に得るためには、2段後のクロック
信号の反転信号CKD’を制御信号Vbiの波形にならっ
て凸型にすることが望ましい。
【0027】ところで、制御信号をクロックでリフレッ
シュし、ノイズ耐性を高める方法としては、上記の構成
の他に、図7に示したように、クランピング素子6をダ
イオード接続していないトランジスタで構成するという
方法もある。この方法でもノイズ耐性だけを見れば、図
8に示したように、本実施の形態の同様の効果が得られ
るが、クロックラインをクランピングトランジスタ6の
制御電極に接続しなければならないため、負荷容量が大
きくなり、大きな電流供給能力を持ったクロック発生用
の電源が必要になることで消費電力が増大する、また、
クロックラインの配線抵抗を低減するために配線幅が太
くなることで回路の占有面積が大きくなる、等の問題が
ある。これに対して、本実施の形態の構成によれば、ク
ロックラインがクランピングトランジスタ3の制御電極
には接続されないため、負荷容量が小さくなり、上記の
問題を解消する点とノイズ耐性の向上を両立させること
ができる。
シュし、ノイズ耐性を高める方法としては、上記の構成
の他に、図7に示したように、クランピング素子6をダ
イオード接続していないトランジスタで構成するという
方法もある。この方法でもノイズ耐性だけを見れば、図
8に示したように、本実施の形態の同様の効果が得られ
るが、クロックラインをクランピングトランジスタ6の
制御電極に接続しなければならないため、負荷容量が大
きくなり、大きな電流供給能力を持ったクロック発生用
の電源が必要になることで消費電力が増大する、また、
クロックラインの配線抵抗を低減するために配線幅が太
くなることで回路の占有面積が大きくなる、等の問題が
ある。これに対して、本実施の形態の構成によれば、ク
ロックラインがクランピングトランジスタ3の制御電極
には接続されないため、負荷容量が小さくなり、上記の
問題を解消する点とノイズ耐性の向上を両立させること
ができる。
【0028】図4は、本実施の形態のシフトレジスタを
備えた液晶表示装置(表示装置)の回路構成を示すもの
である。図4に示すように、この液晶表示装置10は、
映像信号線(ソース線)と走査信号線(ゲート線)が格
子状に設けられ、これら配線の交点に各画素の液晶を駆
動する薄膜トランジスタが設けられたTFT−LCD部
11と、ソース線とゲート線をそれぞれ駆動するソース
線駆動回路12、ゲート線駆動回路13と、これら駆動
回路12、13に対して電源電圧および映像信号、走査
信号をそれぞれ供給する電源部14、信号制御部15か
ら構成されている。
備えた液晶表示装置(表示装置)の回路構成を示すもの
である。図4に示すように、この液晶表示装置10は、
映像信号線(ソース線)と走査信号線(ゲート線)が格
子状に設けられ、これら配線の交点に各画素の液晶を駆
動する薄膜トランジスタが設けられたTFT−LCD部
11と、ソース線とゲート線をそれぞれ駆動するソース
線駆動回路12、ゲート線駆動回路13と、これら駆動
回路12、13に対して電源電圧および映像信号、走査
信号をそれぞれ供給する電源部14、信号制御部15か
ら構成されている。
【0029】上記回路構成の液晶表示装置10におい
て、ソース線駆動回路12、ゲート線駆動回路13の双
方にシフトレジスタが用いられている。例えば、ゲート
線駆動回路13中のシフトレジスタによるゲートスキャ
ンの動作について説明すると、各ゲート線にゲート線駆
動用トランジスタが接続されており、これらトランジス
タはゲート線駆動回路13中のシフトレジスタによって
上から下に順次一つずつ1走査期間だけ導通状態になる
ように駆動される。その結果、水平同期信号に同期して
任意のゲート線に接続されたゲート線駆動用トランジス
タが導通状態になると、このゲート線に接続された全て
の薄膜トランジスタが導通状態になる。このようにし
て、各ソース線上の画像信号である電荷が各画素電極の
容量に蓄積される。
て、ソース線駆動回路12、ゲート線駆動回路13の双
方にシフトレジスタが用いられている。例えば、ゲート
線駆動回路13中のシフトレジスタによるゲートスキャ
ンの動作について説明すると、各ゲート線にゲート線駆
動用トランジスタが接続されており、これらトランジス
タはゲート線駆動回路13中のシフトレジスタによって
上から下に順次一つずつ1走査期間だけ導通状態になる
ように駆動される。その結果、水平同期信号に同期して
任意のゲート線に接続されたゲート線駆動用トランジス
タが導通状態になると、このゲート線に接続された全て
の薄膜トランジスタが導通状態になる。このようにし
て、各ソース線上の画像信号である電荷が各画素電極の
容量に蓄積される。
【0030】本実施の形態の液晶表示装置10は上記の
ようなノイズ耐性に優れたシフトレジスタを備えている
ため、本来書き換えないはずのタイミングで画像信号が
書き換えられる等の表示不良が発生することがなく、信
頼性の高いものとすることができる。
ようなノイズ耐性に優れたシフトレジスタを備えている
ため、本来書き換えないはずのタイミングで画像信号が
書き換えられる等の表示不良が発生することがなく、信
頼性の高いものとすることができる。
【0031】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態では、シャープな出力信号波形を
得、回路構成を簡単化するためにクランピングトランジ
スタ3を定期的に駆動させる信号としてクロック信号の
反転信号を用いたが、特にシャープな出力信号波形を
得、回路構成を簡単化するという効果を求めないのであ
れば、クランピングトランジスタ3を定期的に駆動させ
る"Low"レベルを持った信号を生成する回路を別個に備
えてもよい。また、上記実施の形態は4相のクロック信
号CKA,CKB,CKC,CKDを用いる例で説明し
たが、用いるクロック信号の数はこれに限るものではな
い。また、4相以上のクロック信号を用い、上記実施の
形態と同様のクランピングトランジスタ3を用いる場
合、クランピングトランジスタに入力する反転信号には
当該ステージの2段以上後から前段までのステージのい
ずれかのクロック信号の反転信号を用いるようにすれば
問題ない。さらに、プルダウン素子として抵抗以外の他
の素子を用いてもよいし、このプルダウン素子を各ステ
ージの基本構成要素として設けるのではなく、基本構成
の外側に設けてもよい。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態では、シャープな出力信号波形を
得、回路構成を簡単化するためにクランピングトランジ
スタ3を定期的に駆動させる信号としてクロック信号の
反転信号を用いたが、特にシャープな出力信号波形を
得、回路構成を簡単化するという効果を求めないのであ
れば、クランピングトランジスタ3を定期的に駆動させ
る"Low"レベルを持った信号を生成する回路を別個に備
えてもよい。また、上記実施の形態は4相のクロック信
号CKA,CKB,CKC,CKDを用いる例で説明し
たが、用いるクロック信号の数はこれに限るものではな
い。また、4相以上のクロック信号を用い、上記実施の
形態と同様のクランピングトランジスタ3を用いる場
合、クランピングトランジスタに入力する反転信号には
当該ステージの2段以上後から前段までのステージのい
ずれかのクロック信号の反転信号を用いるようにすれば
問題ない。さらに、プルダウン素子として抵抗以外の他
の素子を用いてもよいし、このプルダウン素子を各ステ
ージの基本構成要素として設けるのではなく、基本構成
の外側に設けてもよい。
【0032】
【発明の効果】以上、詳細に説明したように、本発明の
シフトレジスタ装置においては、制御信号を抑圧するク
ランピング素子を備えたことにより、静電気や電磁波等
のノイズによってトランジスタ素子の制御電極に電荷が
たまり、制御信号のレベルが変化することがあっても、
クランピング素子にスイッチング素子に入力されるクロ
ック信号とは異なる位相のクロック信号が入力される度
にトランジスタ素子の制御電極にたまった電荷が逃げ、
制御信号を抑圧する構成となっている。すなわち、トラ
ンジスタ素子の制御信号が当該ステージのクランピング
素子の作用により定期的に"Low" レベルにリフレッシュ
されるため、従来のシフトレジスタのように、静電気や
電磁波等のノイズにより出力トランジスタの制御電極の
電位が出力トランジスタの閾値を越え、出力トランジス
タが"Low"レベルを出力すべき時に"High"レベルを出力
する、というような誤動作が生じるのを防止することが
できる。
シフトレジスタ装置においては、制御信号を抑圧するク
ランピング素子を備えたことにより、静電気や電磁波等
のノイズによってトランジスタ素子の制御電極に電荷が
たまり、制御信号のレベルが変化することがあっても、
クランピング素子にスイッチング素子に入力されるクロ
ック信号とは異なる位相のクロック信号が入力される度
にトランジスタ素子の制御電極にたまった電荷が逃げ、
制御信号を抑圧する構成となっている。すなわち、トラ
ンジスタ素子の制御信号が当該ステージのクランピング
素子の作用により定期的に"Low" レベルにリフレッシュ
されるため、従来のシフトレジスタのように、静電気や
電磁波等のノイズにより出力トランジスタの制御電極の
電位が出力トランジスタの閾値を越え、出力トランジス
タが"Low"レベルを出力すべき時に"High"レベルを出力
する、というような誤動作が生じるのを防止することが
できる。
【0033】また、本発明の表示装置によれば、ディス
プレイをスキャンする際に用いるシフトレジスタ装置に
本来出てはならない出力パルスがクロックの周期で繰り
返し出力される等の動作不良が生じることがないため、
本来書き換えないはずのタイミングで画像信号が書き換
えられてしまう等の表示不良が発生するのを防止するこ
とができる。
プレイをスキャンする際に用いるシフトレジスタ装置に
本来出てはならない出力パルスがクロックの周期で繰り
返し出力される等の動作不良が生じることがないため、
本来書き換えないはずのタイミングで画像信号が書き換
えられてしまう等の表示不良が発生するのを防止するこ
とができる。
【図面の簡単な説明】
【図1】 本発明の一実施の形態であるシフトレジスタ
のステージ1段分の回路構成図である。
のステージ1段分の回路構成図である。
【図2】 同、シフトレジスタのステージ4段分の回路
構成図である。
構成図である。
【図3】 同、シフトレジスタのタイミングチャートで
ある。
ある。
【図4】 同、シフトレジスタを備えた液晶表示装置の
回路構成図である。
回路構成図である。
【図5】 従来のシフトレジスタのステージ3段分の回
路構成図である。
路構成図である。
【図6】 同、シフトレジスタのタイミングチャートで
ある。
ある。
【図7】 制御信号をクロックでリフレッシュしてノイ
ズ耐性を高めたシフトレジスタの一例であって、ステー
ジ3段分の回路構成図である。
ズ耐性を高めたシフトレジスタの一例であって、ステー
ジ3段分の回路構成図である。
【図8】 同、シフトレジスタのタイミングチャートで
ある。
ある。
1 入力トランジスタ 2 出力トランジスタ(トランジスタ素子) 3 クランピングトランジスタ(クランピング素子) 4 プルダウン抵抗(プルダウン素子) 5 キャパシタ(容量) 10 液晶表示装置(表示装置)
Claims (7)
- 【請求項1】 位相が順次異なった複数のクロック信号
を生成する手段と、前記クロック信号数より多い数のス
テージであって各々のステージから出力信号を発生する
カスケード接続された複数のステージとから構成され、 前記各々のステージが、前段のステージからの出力信号
を制御信号として入力させ、該制御信号を保持し且つ前
記複数のクロック信号の相応するクロック信号を入力さ
せたときに前記出力信号を出力するスイッチング素子
と、前記相応するクロック信号に対して異なる位相のク
ロック信号に対応して、前記スイッチング素子からの出
力信号の出力後に該スイッチング素子からの出力信号の
発生を抑制するよう前記制御信号を抑圧するクランピン
グ素子とを有することを特徴とするシフトレジスタ装
置。 - 【請求項2】 前記スイッチング素子が、前記前段のス
テージからの出力信号を入力させるとともに前記相応す
るクロック信号を入力させて出力信号を発生させるトラ
ンジスタ素子と、前記前段のステージからの出力信号を
制御信号として電位保持する容量とを有することを特徴
とする請求項1に記載のシフトレジスタ装置。 - 【請求項3】 前記容量が、前記トランジスタ素子の制
御電極と該トランジスタ素子の出力電極との間に形成さ
れたことを特徴とする請求項2に記載のシフトレジスタ
装置。 - 【請求項4】 前記トランジスタ素子の出力電極にプル
ダウン素子が接続されていることを特徴とする請求項3
に記載のシフトレジスタ装置。 - 【請求項5】 前記クランピング素子が、少なくとも一
つのダイオード素子もしくはダイオード接続されたトラ
ンジスタ素子で構成されたことを特徴とする請求項1に
記載のシフトレジスタ装置。 - 【請求項6】 当該ステージから前記前段のステージに
電荷が逆流することを抑制するダイオード素子もしくは
ダイオード接続されたトランジスタ素子を有することを
特徴とする請求項1に記載のシフトレジスタ装置。 - 【請求項7】 請求項1に記載のシフトレジスタ装置を
有することを特徴とする表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9238695A JPH1186586A (ja) | 1997-09-03 | 1997-09-03 | シフトレジスタ装置および表示装置 |
TW087113270A TW408333B (en) | 1997-09-03 | 1998-08-12 | Shift resistor device and display device |
US09/143,872 US6295046B1 (en) | 1997-09-03 | 1998-08-31 | Shift register unit and display device |
KR1019980036328A KR100278121B1 (ko) | 1997-09-03 | 1998-09-03 | 시프트레지스터장치 및 표시장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9238695A JPH1186586A (ja) | 1997-09-03 | 1997-09-03 | シフトレジスタ装置および表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1186586A true JPH1186586A (ja) | 1999-03-30 |
Family
ID=17033932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9238695A Pending JPH1186586A (ja) | 1997-09-03 | 1997-09-03 | シフトレジスタ装置および表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6295046B1 (ja) |
JP (1) | JPH1186586A (ja) |
KR (1) | KR100278121B1 (ja) |
TW (1) | TW408333B (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000155550A (ja) * | 1998-10-21 | 2000-06-06 | Lg Philips Lcd Co Ltd | シフトレジスタ |
JP2001052494A (ja) * | 1999-08-06 | 2001-02-23 | Casio Comput Co Ltd | シフトレジスタ及び電子装置 |
JP2003249848A (ja) * | 2002-02-26 | 2003-09-05 | Matsushita Electric Ind Co Ltd | 信号伝送回路の駆動方法 |
JP2003331594A (ja) * | 2002-05-10 | 2003-11-21 | Alps Electric Co Ltd | シフトレジスタ装置および表示装置 |
KR100478268B1 (ko) * | 2000-11-22 | 2005-03-23 | 가부시키가이샤 히타치세이사쿠쇼 | 개선된 전압준위변환회로를 가지는 표시장치 |
JP2005217939A (ja) * | 2004-01-30 | 2005-08-11 | Matsushita Electric Ind Co Ltd | シフトレジスタおよびmos型固体撮像装置 |
JP2007034288A (ja) * | 2005-07-22 | 2007-02-08 | Samsung Sdi Co Ltd | 有機電界発光表示装置 |
JP2007151092A (ja) * | 2005-10-18 | 2007-06-14 | Semiconductor Energy Lab Co Ltd | シフトレジスタ、半導体装置、表示装置及び電子機器 |
JP2007202126A (ja) * | 2005-12-28 | 2007-08-09 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置、及び電子機器 |
WO2009054283A1 (ja) * | 2007-10-26 | 2009-04-30 | Sharp Kabushiki Kaisha | 走査信号線駆動回路および表示装置 |
JP2010252318A (ja) * | 2009-03-26 | 2010-11-04 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、および液晶表示装置を具備した電子機器 |
WO2011092924A1 (ja) * | 2010-01-29 | 2011-08-04 | シャープ株式会社 | シフトレジスタおよび表示装置 |
WO2012029871A1 (ja) * | 2010-09-02 | 2012-03-08 | シャープ株式会社 | 信号処理回路、ドライバ回路、表示装置 |
JP2014017840A (ja) * | 2002-12-25 | 2014-01-30 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8643400B2 (en) | 2005-12-28 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
WO2014073362A1 (ja) * | 2012-11-08 | 2014-05-15 | シャープ株式会社 | パルス生成回路、シフトレジスタ回路、及び表示装置 |
US9153341B2 (en) | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
US9281077B2 (en) | 2009-02-25 | 2016-03-08 | Sharp Kabushiki Kaisha | Shift register and display device |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3680601B2 (ja) * | 1998-05-14 | 2005-08-10 | カシオ計算機株式会社 | シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置 |
KR100685307B1 (ko) * | 1999-11-05 | 2007-02-22 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 |
TW556143B (en) * | 2000-02-03 | 2003-10-01 | Chi Mei Optoelectronics Corp | Transmission method, device and liquid crystal display to reduce EMI intensity for liquid crystal display circuit |
JP3948883B2 (ja) * | 2000-06-19 | 2007-07-25 | シャープ株式会社 | 液晶表示装置 |
JP4190706B2 (ja) * | 2000-07-03 | 2008-12-03 | Necエレクトロニクス株式会社 | 半導体装置 |
TW529003B (en) * | 2000-12-06 | 2003-04-21 | Sony Corp | Power voltage conversion circuit and its control method, display device and portable terminal apparatus |
JP4310939B2 (ja) * | 2001-06-29 | 2009-08-12 | カシオ計算機株式会社 | シフトレジスタ及び電子装置 |
JP4075505B2 (ja) * | 2001-09-10 | 2008-04-16 | セイコーエプソン株式会社 | 電子回路、電子装置、及び電子機器 |
US6710604B2 (en) * | 2002-01-04 | 2004-03-23 | International Business Machines Corporation | Device and method for directly injecting a test signal into a cable |
US6870895B2 (en) | 2002-12-19 | 2005-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and driving method thereof |
JP2005017963A (ja) * | 2003-06-30 | 2005-01-20 | Sanyo Electric Co Ltd | 表示装置 |
KR100599386B1 (ko) * | 2004-02-11 | 2006-07-12 | 엘지전자 주식회사 | 서로 상이한 인터페이스간 호환성을 가지는 tft-lcd구동시스템 |
KR101032945B1 (ko) * | 2004-03-12 | 2011-05-09 | 삼성전자주식회사 | 시프트 레지스터 및 이를 포함하는 표시 장치 |
TWI393093B (zh) * | 2004-06-30 | 2013-04-11 | Samsung Display Co Ltd | 移位暫存器,具有該移位暫存器之顯示裝置,及其驅動方法 |
KR101078454B1 (ko) * | 2004-12-31 | 2011-10-31 | 엘지디스플레이 주식회사 | 잡음이 제거된 쉬프트레지스터구조 및 이를 구비한액정표시소자 |
KR20060082517A (ko) * | 2005-01-12 | 2006-07-19 | 삼성전자주식회사 | 박막트랜지스터 기판 및 그 검사방법 |
TWI281673B (en) * | 2005-02-21 | 2007-05-21 | Au Optronics Corp | Shift registers, display panels using same, and improving methods for leakage current |
KR100666637B1 (ko) * | 2005-08-26 | 2007-01-10 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치의 발광제어 구동장치 |
KR100775942B1 (ko) * | 2006-09-26 | 2007-11-15 | 한국과학기술원 | D급 출력단 증폭기 복수개가 캐스캐이드로 연결되는증폭장치 |
US8638280B2 (en) * | 2007-04-27 | 2014-01-28 | Nlt Technologies, Ltd. | Non-rectangular display apparatus |
JP5278729B2 (ja) * | 2007-04-27 | 2013-09-04 | Nltテクノロジー株式会社 | 非矩形表示装置 |
RU2473977C1 (ru) * | 2008-12-10 | 2013-01-27 | Шарп Кабусики Кайся | Схема возбуждения для линий сканирующего сигнала, сдвиговый регистр и способ возбуждения сдвигового регистра |
US8363018B2 (en) * | 2009-03-19 | 2013-01-29 | Au Optronics Corporation | Integrated touch panel and method for making same |
KR101904811B1 (ko) | 2009-07-24 | 2018-10-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
CN101783124B (zh) * | 2010-02-08 | 2013-05-08 | 北京大学深圳研究生院 | 栅极驱动电路单元、栅极驱动电路及显示装置 |
JP4930616B2 (ja) * | 2010-03-26 | 2012-05-16 | エプソンイメージングデバイス株式会社 | シフトレジスター、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器 |
JP5485811B2 (ja) * | 2010-06-23 | 2014-05-07 | 株式会社ジャパンディスプレイ | 双方向シフトレジスタ、及びこれを用いた画像表示装置 |
KR102055328B1 (ko) * | 2012-07-18 | 2019-12-13 | 삼성디스플레이 주식회사 | 게이트 드라이버 및 이를 포함하는 표시 장치 |
KR102122516B1 (ko) * | 2012-11-19 | 2020-06-26 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
CN103400558B (zh) * | 2013-07-31 | 2015-09-09 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
CN103943065B (zh) * | 2014-03-27 | 2017-02-01 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路及显示装置 |
KR102281814B1 (ko) * | 2014-12-10 | 2021-07-26 | 엘지디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 표시장치 |
CN105590601B (zh) * | 2015-12-18 | 2018-06-26 | 上海中航光电子有限公司 | 驱动电路、阵列基板及显示装置 |
CN107039466A (zh) * | 2017-05-04 | 2017-08-11 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
CN107945765B (zh) * | 2018-01-10 | 2021-03-26 | 京东方科技集团股份有限公司 | 移位寄存器电路及其控制方法、栅极驱动电路、显示装置 |
CN109448624B (zh) * | 2018-12-03 | 2020-10-13 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5126410B2 (ja) * | 1971-11-19 | 1976-08-06 | ||
US5410583A (en) * | 1993-10-28 | 1995-04-25 | Rca Thomson Licensing Corporation | Shift register useful as a select line scanner for a liquid crystal display |
FR2720185B1 (fr) * | 1994-05-17 | 1996-07-05 | Thomson Lcd | Registre à décalage utilisant des transistors M.I.S. de même polarité. |
US5434899A (en) | 1994-08-12 | 1995-07-18 | Thomson Consumer Electronics, S.A. | Phase clocked shift register with cross connecting between stages |
JPH08212793A (ja) * | 1994-11-29 | 1996-08-20 | Sanyo Electric Co Ltd | シフトレジスタおよび表示装置 |
US5701136A (en) * | 1995-03-06 | 1997-12-23 | Thomson Consumer Electronics S.A. | Liquid crystal display driver with threshold voltage drift compensation |
US5949398A (en) * | 1996-04-12 | 1999-09-07 | Thomson Multimedia S.A. | Select line driver for a display matrix with toggling backplane |
US5859630A (en) * | 1996-12-09 | 1999-01-12 | Thomson Multimedia S.A. | Bi-directional shift register |
-
1997
- 1997-09-03 JP JP9238695A patent/JPH1186586A/ja active Pending
-
1998
- 1998-08-12 TW TW087113270A patent/TW408333B/zh not_active IP Right Cessation
- 1998-08-31 US US09/143,872 patent/US6295046B1/en not_active Expired - Lifetime
- 1998-09-03 KR KR1019980036328A patent/KR100278121B1/ko not_active IP Right Cessation
Cited By (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000155550A (ja) * | 1998-10-21 | 2000-06-06 | Lg Philips Lcd Co Ltd | シフトレジスタ |
JP2001052494A (ja) * | 1999-08-06 | 2001-02-23 | Casio Comput Co Ltd | シフトレジスタ及び電子装置 |
KR100478268B1 (ko) * | 2000-11-22 | 2005-03-23 | 가부시키가이샤 히타치세이사쿠쇼 | 개선된 전압준위변환회로를 가지는 표시장치 |
JP2003249848A (ja) * | 2002-02-26 | 2003-09-05 | Matsushita Electric Ind Co Ltd | 信号伝送回路の駆動方法 |
JP2003331594A (ja) * | 2002-05-10 | 2003-11-21 | Alps Electric Co Ltd | シフトレジスタ装置および表示装置 |
US11217200B2 (en) | 2002-12-25 | 2022-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US10867576B2 (en) | 2002-12-25 | 2020-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US10373581B2 (en) | 2002-12-25 | 2019-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US10121448B2 (en) | 2002-12-25 | 2018-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US9881582B2 (en) | 2002-12-25 | 2018-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
JP2014017840A (ja) * | 2002-12-25 | 2014-01-30 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2017229074A (ja) * | 2002-12-25 | 2017-12-28 | 株式会社半導体エネルギー研究所 | シフトレジスタ、半導体装置及び表示装置 |
US9640135B2 (en) | 2002-12-25 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
US9190425B2 (en) | 2002-12-25 | 2015-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device utilizing the same |
JP2015181244A (ja) * | 2002-12-25 | 2015-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2005217939A (ja) * | 2004-01-30 | 2005-08-11 | Matsushita Electric Ind Co Ltd | シフトレジスタおよびmos型固体撮像装置 |
US7545424B2 (en) | 2004-01-30 | 2009-06-09 | Panasonic Corporation | Shift register and MOS-type solid-state image sensor |
JP4489736B2 (ja) * | 2005-07-22 | 2010-06-23 | 三星モバイルディスプレイ株式會社 | 有機電界発光表示装置 |
JP2007034288A (ja) * | 2005-07-22 | 2007-02-08 | Samsung Sdi Co Ltd | 有機電界発光表示装置 |
US8264426B2 (en) | 2005-07-22 | 2012-09-11 | Samsung Display Co., Ltd. | Organic light emitting display device and a method for generating scan signals for driving an organic light emitting display device having a scan driver |
JP2020074253A (ja) * | 2005-10-18 | 2020-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US11699497B2 (en) | 2005-10-18 | 2023-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
JP2021061083A (ja) * | 2005-10-18 | 2021-04-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2007151092A (ja) * | 2005-10-18 | 2007-06-14 | Semiconductor Energy Lab Co Ltd | シフトレジスタ、半導体装置、表示装置及び電子機器 |
US9153341B2 (en) | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
US10311960B2 (en) | 2005-10-18 | 2019-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
US12002529B2 (en) | 2005-10-18 | 2024-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
US9646714B2 (en) | 2005-10-18 | 2017-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
US11011244B2 (en) | 2005-10-18 | 2021-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
JP2017076452A (ja) * | 2005-10-18 | 2017-04-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8643400B2 (en) | 2005-12-28 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
JP2007202126A (ja) * | 2005-12-28 | 2007-08-09 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置、及び電子機器 |
US9396676B2 (en) | 2005-12-28 | 2016-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device |
US9984640B2 (en) | 2005-12-28 | 2018-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device |
US9177667B2 (en) | 2005-12-28 | 2015-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
KR101128306B1 (ko) | 2007-10-26 | 2012-03-23 | 샤프 가부시키가이샤 | 주사 신호선 구동 회로 및 표시 장치 |
JP2009109598A (ja) * | 2007-10-26 | 2009-05-21 | Sharp Corp | 走査信号線駆動回路および表示装置 |
WO2009054283A1 (ja) * | 2007-10-26 | 2009-04-30 | Sharp Kabushiki Kaisha | 走査信号線駆動回路および表示装置 |
US9281077B2 (en) | 2009-02-25 | 2016-03-08 | Sharp Kabushiki Kaisha | Shift register and display device |
US9268185B2 (en) | 2009-03-26 | 2016-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistors and electronic device including the same |
US9576983B2 (en) | 2009-03-26 | 2017-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
US10460690B2 (en) | 2009-03-26 | 2019-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
US11114054B2 (en) | 2009-03-26 | 2021-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8872751B2 (en) | 2009-03-26 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having interconnected transistors and electronic device including the same |
JP2010252318A (ja) * | 2009-03-26 | 2010-11-04 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、および液晶表示装置を具備した電子機器 |
US8731135B2 (en) | 2010-01-29 | 2014-05-20 | Sharp Kabushiki Kaisha | Shift register and display device |
WO2011092924A1 (ja) * | 2010-01-29 | 2011-08-04 | シャープ株式会社 | シフトレジスタおよび表示装置 |
JP5396543B2 (ja) * | 2010-09-02 | 2014-01-22 | シャープ株式会社 | 信号処理回路、ドライバ回路、表示装置 |
WO2012029871A1 (ja) * | 2010-09-02 | 2012-03-08 | シャープ株式会社 | 信号処理回路、ドライバ回路、表示装置 |
WO2014073362A1 (ja) * | 2012-11-08 | 2014-05-15 | シャープ株式会社 | パルス生成回路、シフトレジスタ回路、及び表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US6295046B1 (en) | 2001-09-25 |
KR19990029504A (ko) | 1999-04-26 |
KR100278121B1 (ko) | 2001-01-15 |
TW408333B (en) | 2000-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1186586A (ja) | シフトレジスタ装置および表示装置 | |
US5410583A (en) | Shift register useful as a select line scanner for a liquid crystal display | |
KR100657037B1 (ko) | 트랜지스터의 문턱값 변동에 의한 오동작을 저감시키는시프트 레지스터 및 그것을 이용한 액정 구동회로 | |
CN107657983B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
US5434899A (en) | Phase clocked shift register with cross connecting between stages | |
US7365727B2 (en) | Two-way shift register and image display device using the same | |
US6052426A (en) | Shift register using M.I.S. transistors of like polarity | |
KR100542060B1 (ko) | 시프트 레지스터 장치 및 표시장치 | |
JP2822911B2 (ja) | 駆動回路 | |
EP0943146A1 (en) | Bi-directional shift register | |
JP3139496B2 (ja) | フラット表示装置制御方法 | |
CN109448656B (zh) | 移位暂存器和栅极驱动电路 | |
US6919874B1 (en) | Shift register using M.I.S. transistors and supplementary column | |
US5432529A (en) | Output circuit for electronic display device driver | |
CN110136669B (zh) | 移位寄存器单元及其驱动方法和栅极驱动电路 | |
CN109859701B (zh) | 移位暂存器和栅极驱动电路 | |
US11049469B2 (en) | Data signal line drive circuit and liquid crystal display device provided with same | |
CN114677946A (zh) | 移位寄存器、栅极驱动电路及显示装置 | |
JPH11134893A (ja) | シフトレジスタおよびこれを用いたマトリクス型液晶表示装置の駆動回路 | |
JP3160171B2 (ja) | 走査回路および画像表示装置 | |
US20240312426A1 (en) | Voltage generation circuit and control device | |
JP2001272961A (ja) | 表示制御装置及び表示装置 | |
JP3993270B2 (ja) | シフトレジスタ回路 | |
CN117672326A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
JP3324604B2 (ja) | 表示制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050406 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060124 |