TWI411232B - 移位暫存器電路 - Google Patents

Description

移位暫存器電路

本發明係有關於一種移位暫存器電路，尤指一種具低功率消耗之移位暫存器電路。

液晶顯示裝置(Liquid Crystal Display；LCD)是目前廣泛使用的一種平面顯示器，其具有外型輕薄、省電以及無輻射等優點。液晶顯示裝置的工作原理係利用改變液晶層兩端的電壓差來改變液晶層內之液晶分子的排列狀態，用以改變液晶層的透光性，再配合背光模組所提供的光源以顯示影像。一般而言，液晶顯示裝置包含複數畫素單元、源極驅動器以及移位暫存器電路。源極驅動器係用來提供複數資料訊號至複數畫素單元。移位暫存器電路包含複數級移位暫存器以產生複數閘極訊號饋入複數畫素單元，據以控制複數資料訊號的寫入運作。因此，移位暫存器電路即為控制資料訊號寫入操作的關鍵性元件。

第1圖為習知移位暫存器電路的示意圖。如第1圖所示，移位暫存器電路100包含複數級移位暫存器，其中只顯示第(N-1)級移位暫存器111與第N級移位暫存器112。每一級移位暫存器包含輸入單元120、上拉單元130、儲能單元135、第一下拉單元140、第二下拉單元150、及下拉控制單元160。第一下拉單元140具有第一電晶體141與第二電晶體142，分別用來下拉對應閘極訊號SG與對應驅動控制電壓VQ。為了提昇移位液晶顯示裝置的運作效能，可將第一時脈CK1與第二時脈CK2的低準位電壓設為低於電源電壓Vss之電壓，然而當閘極訊號SG為低準位電壓時，會使第一電晶體141發生漏電流，因而導致高功率消耗。若為降低製造成本而將移位暫存器電路100整合於包含畫素陣列之顯示面板上，亦即基於GOA(Gate-driver On Array)架構，則上述高功率消耗會使顯示面板的面板溫度上昇，如此不但會降低顯示品質，亦會降低面板使用壽命。

依據本發明之實施例，揭露一種移位暫存器電路，用以提供複數閘極訊號至複數閘極線。此種移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之第N級移位暫存器包含輸入單元、上拉單元、儲能單元、第一下拉單元、以及第二下拉單元。

輸入單元係用來根據第一輸入訊號以輸出驅動控制電壓。電連接於輸入單元與第N閘極線之上拉單元係用來根據驅動控制電壓與系統時脈以上拉第N閘極訊號，其中第N閘極線係用以傳輸第N閘極訊號。電連接於上拉單元與輸入單元之儲能單元係用來根據驅動控制電壓執行充電程序或放電程序。電連接於第N閘極線之第一下拉單元係用來根據第二輸入訊號以下拉第N閘極訊號。第一下拉單元包含第一電晶體與第一單向導通元件。第一電晶體包含第一端、第二端與閘極端，其中第一端電連接於第N閘極線，閘極端係用來接收第二輸入訊號。第一單向導通元件包含陽極與陰極，其中陽極電連接於第一電晶體之第二端，陰極電連接於電源端。第一單向導通元件係用來抑制由電源端經第一電晶體流向第N閘極線之漏電流。電連接於輸入單元之第二下拉單元係用來根據第二輸入訊號以下拉驅動控制電壓。

依據本發明之實施例，另揭露一種移位暫存器電路，用以提供複數閘極訊號至複數閘極線。此種移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之第N級移位暫存器包含輸入單元、上拉單元、儲能單元、第一下拉單元、以及第二下拉單元。

輸入單元係用來根據第一輸入訊號以輸出驅動控制電壓。電連接於輸入單元與第N閘極線之上拉單元係用來根據驅動控制電壓與系統時脈以上拉第N閘極訊號，其中第N閘極線係用以傳輸第N閘極訊號。電連接於上拉單元與輸入單元之儲能單元係用來根據驅動控制電壓執行充電程序或放電程序。電連接於第N閘極線之第一下拉單元係用來根據第二輸入訊號以下拉第N閘極訊號。第一下拉單元包含第一電晶體與第一單向導通元件。第一電晶體包含第一端、第二端與閘極端，其中閘極端係用來接收第二輸入訊號，第二端電連接於電源端。第一單向導通元件包含陽極與陰極，其中陽極電連接於第N閘極線，陰極電連接於第一電晶體之第一端。第一單向導通元件係用來抑制由電源端經第一電晶體流向第N閘極線之漏電流。電連接於輸入單元之第二下拉單元係用來根據第二輸入訊號以下拉驅動控制電壓。

下文依本發明移位暫存器電路，特舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍。

第2圖為本發明第一實施例之移位暫存器電路的示意圖。如第2圖所示，移位暫存器電路200包含複數級移位暫存器，為方便說明，移位暫存器電路200只顯示第(N-1)級移位暫存器211、第N級移位暫存器212以及第(N+1)級移位暫存器213，其中只有第(N-1)級移位暫存器211與第N級移位暫存器212顯示內部功能單元架構，其餘級移位暫存器係類同於第(N-1)級移位暫存器211或第N級移位暫存器212，不另贅述。在移位暫存器電路200的運作中，第N級移位暫存器212係用來根據閘極訊號SGn-1與第一系統時脈CK1以進行具低功率消耗之運作而產生閘極訊號SGn饋入至閘極線GLn，第(N-1)級移位暫存器211係用來根據閘極訊號SGn-2與反相於第一系統時脈CK1之第二系統時脈CK2以進行具低功率消耗之運作而產生閘極訊號SGn-1饋入至閘極線GLn-1，其餘級移位暫存器可同理類推。下文依第N級移位暫存器212以說明各元件之耦合關係與電路運作原理。

第N級移位暫存器212包含輸入單元310、上拉單元320、儲能單元330、第一下拉單元340、第二下拉單元350、第三下拉單元360、以及下拉控制單元370。電連接於第(N-1)級移位暫存器211之輸入單元310係用來根據閘極訊號SGn-1以輸出驅動控制電壓VQn。電連接於輸入單元310與閘極線GLn之上拉單元320係用來根據驅動控制電壓VQn與第一系統時脈CK1以上拉閘極訊號SGn，其中閘極線GLn係用以傳輸閘極訊號SGn。電連接於上拉單元320與輸入單元310之儲能單元330係用來根據驅動控制電壓VQn執行充電程序或放電程序。第一下拉單元340電連接於閘極線GLn與電源端390，並電連接於第(N+1)級移位暫存器213以接收閘極訊號SGn+1。第一下拉單元340係用來根據閘極訊號SGn+1將閘極訊號SGn下拉至電源電壓Vss。

第二下拉單元350電連接於輸入單元310與電源端390，並電連接於第(N+1)級移位暫存器213以接收閘極訊號SGn+1。第二下拉單元350係用來根據閘極訊號SGn+1將驅動控制電壓VQn下拉至電源電壓Vss。電連接於輸入單元310之下拉控制單元370係用來根據驅動控制電壓VQn以產生控制訊號SCn。電連接於下拉控制單元370、電源端390與閘極線GLn之第三下拉單元360係用來根據控制訊號SCn將閘極訊號SGn下拉至電源電壓Vss。

在第2圖的實施例中，第一下拉單元340包含第一電晶體341與第一單向導通元件342，第三下拉單元360包含第三電晶體361與第二單向導通元件362，第二下拉單元350包含第五電晶體351，上拉單元320包含第六電晶體321，輸入單元310包含第七電晶體311，儲能單元330包含電容331。第一單向導通元件342係用來抑制由電源端390經第一電晶體341流向閘極線GLn之漏電流，而第二單向導通元件362係用來抑制由電源端390經第三電晶體361流向閘極線GLn之漏電流。在一實施例中，第一單向導通元件342包括用來執行單向導通運作之第二電晶體343，而第二單向導通元件362包括用來執行單向導通運作之第四電晶體363。請注意，上述或以下所述之每一電晶體可為薄膜電晶體(Thin Film Transistor)或場效電晶體(Field Effect Transistor)。

第一電晶體341包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端電連接於第(N+1)級移位暫存器213以接收閘極訊號SGn+1。第一單向導通元件342包含陽極與陰極，其中陽極電連接於第一電晶體341之第二端，陰極電連接於電源端390以接收電源電壓Vss。在第一單向導通元件342具有第二電晶體343的實施例中，第二電晶體343之第一端與閘極端係電連接於第一電晶體341之第二端，第二電晶體343之第二端係電連接於電源端390。

第三電晶體361包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端電連接於下拉控制單元370以接收控制訊號SCn。第二單向導通元件362包含陽極與陰極，其中陽極電連接於第三電晶體361之第二端，陰極電連接於電源端390以接收電源電壓Vss。在第二單向導通元件362具有第四電晶體363的實施例中，第四電晶體363之第一端與閘極端係電連接於第三電晶體361之第二端，第四電晶體363之第二端係電連接於電源端390。

第七電晶體311包含第一端、第二端與閘極端，其中第一端與閘極端電連接於第(N-1)級移位暫存器211以接收閘極訊號SGn，第二端係用來輸出驅動控制電壓VQn。第六電晶體321包含第一端、第二端與閘極端，其中第一端係用來接收第一系統時脈CK1，閘極端電連接於第七電晶體311之第二端以接收驅動控制電壓VQn，第二端電連接於閘極線GLn。電容331係電連接於第六電晶體321之閘極端與第二端間。第五電晶體351包含第一端、第二端與閘極端，其中第一端電連接於第七電晶體311之第二端，閘極端電連接於第(N+1)級移位暫存器213以接收閘極訊號SGn+1，第二端電連接於電源端390。

由上述可知，在移位暫存器電路200的運作中，即使閘極訊號SGn之低準位電壓低於電源電壓Vss，第一下拉單元340與第三下拉單元360可分別藉由第一單向導通元件342與第二單向導通元件362的漏電流抑制作用來降低功率消耗，從而降低面板溫度以提高顯示品質並延長面板使用壽命。

第3圖為本發明第二實施例之移位暫存器電路的示意圖。如第3圖所示，移位暫存器電路300包含複數級移位暫存器，為方便說明，移位暫存器電路300只顯示第(N-1)級移位暫存器311、第N級移位暫存器312以及第(N+1)級移位暫存器313，其中只有第(N-1)級移位暫存器311與第N級移位暫存器312顯示內部功能單元架構，其餘級移位暫存器係類同於第(N-1)級移位暫存器311或第N級移位暫存器312，不另贅述。第(N-1)級移位暫存器311及第N級移位暫存器312係分別類似於第2圖所示之第(N-1)級移位暫存器211及第N級移位暫存器212，主要差異在於將第一下拉單元340置換為第一下拉單元440，並將第三下拉單元360置換為第三下拉單元460。

在第3圖的實施例中，第一下拉單元440包含第一電晶體441與第一單向導通元件442，第三下拉單元460包含第三電晶體461與第二單向導通元件462。第一單向導通元件442係用來抑制由電源端390經第一電晶體441流向閘極線GLn之漏電流，而第二單向導通元件462係用來抑制由電源端390經第三電晶體461流向閘極線GLn之漏電流。在一實施例中，第一單向導通元件442包括用來執行單向導通運作之第二電晶體443，而第二單向導通元件462包括用來執行單向導通運作之第四電晶體463。

第一電晶體441包含第一端、第二端與閘極端，其中閘極端電連接於第(N+1)級移位暫存器313以接收閘極訊號SGn+1，第二端電連接於電源端390以接收電源電壓Vss。第一單向導通元件442包含陽極與陰極，其中陽極電連接於閘極線GLn，陰極電連接於第一電晶體441之第一端。在第一單向導通元件442具有第二電晶體443的實施例中，第二電晶體443之第一端與閘極端係電連接於閘極線GLn，第二電晶體443之第二端係電連接於第一電晶體441之第一端。

第三電晶體461包含第一端、第二端與閘極端，其中閘極端電連接於下拉控制單元370以接收控制訊號SCn，第二端電連接於電源端390以接收電源電壓Vss。第二單向導通元件462包含陽極與陰極，其中陽極電連接於閘極線GLn，陰極電連接於第三電晶體461之第一端。在第二單向導通元件462具有第四電晶體463的實施例中，第四電晶體463之第一端與閘極端係電連接於閘極線GLn，第四電晶體463之第二端係電連接於第三電晶體461之第一端。

由上述可知，在移位暫存器電路300的運作中，即使閘極訊號SGn之低準位電壓低於電源電壓Vss，第一下拉單元440與第三下拉單元460可分別藉由第一單向導通元件442與第二單向導通元件462的漏電流抑制作用來降低功率消耗，從而降低面板溫度以提高顯示品質並延長面板使用壽命。

第4圖為本發明第三實施例之移位暫存器電路的示意圖。如第4圖所示，移位暫存器電路400包含複數級移位暫存器，為方便說明，移位暫存器電路400只顯示第(N-1)級移位暫存器411、第N級移位暫存器412以及第(N+1)級移位暫存器413，其中只有第(N-1)級移位暫存器411與第N級移位暫存器412顯示內部功能單元架構，其餘級移位暫存器係類同於第(N-1)級移位暫存器411或第N級移位暫存器412，不另贅述。第(N-1)級移位暫存器411及第N級移位暫存器412係分別類似於第3圖所示之第(N-1)級移位暫存器311及第N級移位暫存器312，主要差異在於將第三下拉單元460置換為第三下拉單元560。

在第4圖的實施例中，第三下拉單元560包含第三電晶體561與第二單向導通元件562。在一實施例中，第二單向導通元件562包括用來執行單向導通運作之第四電晶體563，據以抑制由電源端390經第三電晶體561流向閘極線GLn之漏電流。第三電晶體561包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端電連接於下拉控制單元370以接收控制訊號SCn。第二單向導通元件562包含陽極與陰極，其中陽極電連接於第三電晶體561之第二端，陰極電連接於電源端390以接收電源電壓Vss。在第二單向導通元件562具有第四電晶體563的實施例中，第四電晶體563之第一端與閘極端係電連接於第三電晶體561之第二端，第四電晶體563之第二端係電連接於電源端390。

由上述可知，在移位暫存器電路400的運作中，即使閘極訊號SGn之低準位電壓低於電源電壓Vss，第一下拉單元440與第三下拉單元560可分別藉由第一單向導通元件442與第二單向導通元件562的漏電流抑制作用來降低功率消耗，從而降低面板溫度以提高顯示品質並延長面板使用壽命。

第5圖為本發明第四實施例之移位暫存器電路的示意圖。如第5圖所示，移位暫存器電路500包含複數級移位暫存器，為方便說明，移位暫存器電路500只顯示第(N-1)級移位暫存器511、第N級移位暫存器512以及第(N+1)級移位暫存器513，其中只有第(N-1)級移位暫存器511與第N級移位暫存器512顯示內部功能單元架構，其餘級移位暫存器係類同於第(N-1)級移位暫存器511或第N級移位暫存器512，不另贅述。第(N-1)級移位暫存器511及第N級移位暫存器512係分別類似於第2圖所示之第(N-1)級移位暫存器211及第N級移位暫存器212，主要差異在於將第三下拉單元360置換為第三下拉單元660。

在第5圖的實施例中，第三下拉單元660包含第三電晶體661與第二單向導通元件662。在一實施例中，第二單向導通元件662包括用來執行單向導通運作之第四電晶體663，據以抑制由電源端390經第三電晶體661流向閘極線GLn之漏電流。第三電晶體661包含第一端、第二端與閘極端，其中閘極端電連接於下拉控制單元370以接收控制訊號SCn，第二端電連接於電源端390以接收電源電壓Vss。第二單向導通元件662包含陽極與陰極，其中陽極電連接於閘極線GLn，陰極電連接於第三電晶體661之第一端。在第二單向導通元件662具有第四電晶體663的實施例中，第四電晶體663之第一端與閘極端係電連接於閘極線GLn，第四電晶體663之第二端係電連接於第三電晶體661之第一端。

由上述可知，在移位暫存器電路500的運作中，即使閘極訊號SGn之低準位電壓低於電源電壓Vss，第一下拉單元340與第三下拉單元660可分別藉由第一單向導通元件342與第二單向導通元件662的漏電流抑制作用來降低功率消耗，從而降低面板溫度以提高顯示品質並延長面板使用壽命。

綜上所述，在本發明移位暫存器電路的運作中，即使因閘極訊號之低準位電壓低於電源電壓而導致下拉單元之漏電流，此漏電流可透過單向導通元件的抑制作用而顯著降低，據以顯著降低移位暫存器電路之功率消耗，從而降低面板溫度以提高顯示品質並延長面板使用壽命。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何具有本發明所屬技術領域之通常知識者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

200、300、400、500．．．移位暫存器電路

211、311、411、511．．．第(N-1)級移位暫存器

212、312、412、512．．．第N級移位暫存器

213、313、413、513．．．第(N+1)級移位暫存器

310．．．輸入單元

311．．．第七電晶體

320．．．上拉單元

321．．．第六電晶體

330．．．儲能單元

331．．．電容

340、440．．．第一下拉單元

341、441．．．第一電晶體

342、442．．．第一單向導通元件

343、443．．．第二電晶體

350．．．第二下拉單元

351．．．第五電晶體

360、460、560、660．．．第三下拉單元

361、461、561、661．．．第三電晶體

362、462、562、662．．．第二單向導通元件

363、463、563、663．．．第四電晶體

370．．．下拉控制單元

390．．．電源端

CK1．．．第一系統時脈

CK2．．．第二系統時脈

GLn-1、GLn、GLn+1．．．閘極線

SCn．．．控制訊號

SGn-2、SGn-1、SGn、SGn+1、SGn+2．．．閘極訊號

VQn．．．驅動控制電壓

Vss．．．電源電壓

第1圖為習知移位暫存器電路的示意圖。

第2圖為本發明第一實施例之移位暫存器電路的示意圖。

第3圖為本發明第二實施例之移位暫存器電路的示意圖。

第4圖為本發明第三實施例之移位暫存器電路的示意圖。

第5圖為本發明第四實施例之移位暫存器電路的示意圖。

200．．．移位暫存器電路

211．．．第(N-1)級移位暫存器

212．．．第N級移位暫存器

213．．．第(N+1)級移位暫存器

310．．．輸入單元

311．．．第七電晶體

320．．．上拉單元

321．．．第六電晶體

330．．．儲能單元

331．．．電容

340．．．第一下拉單元

341．．．第一電晶體

342．．．第一單向導通元件

343．．．第二電晶體

350．．．第二下拉單元

351．．．第五電晶體

360．．．第三下拉單元

361．．．第三電晶體

362．．．第二單向導通元件

363．．．第四電晶體

370．．．下拉控制單元

390．．．電源端

CK1．．．第一系統時脈

CK2．．．第二系統時脈

GLn-1、GLn、GLn+1．．．閘極線

SCn．．．控制訊號

SGn-2、SGn-1、SGn、SGn+1、SGn+2．．．閘極訊號

VQn．．．驅動控制電壓

Vss．．．電源電壓

Claims (24)

1. 一種移位暫存器電路，用以提供複數閘極訊號至複數閘極線，該移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一輸入單元，用來根據一第一輸入訊號以輸出一驅動控制電壓；一上拉單元，電連接於該輸入單元與該些閘極線之一第N閘極線，該上拉單元係用來根據該驅動控制電壓與一系統時脈以上拉該些閘極訊號之一第N閘極訊號，其中該第N閘極線係用以傳輸該第N閘極訊號；一儲能單元，電連接於該上拉單元與該輸入單元，該儲能單元係用來根據該驅動控制電壓執行一充電程序或一放電程序；一第一下拉單元，電連接於該第N閘極線，該第一下拉單元係用來根據一第二輸入訊號以下拉該第N閘極訊號，該第一下拉單元包含：一第一電晶體，包含一第一端、一第二端與一閘極端，其中該第一端電連接於該第N閘極線，該閘極端係用來接收該第二輸入訊號；以及一第一單向導通元件，包含一陽極與一陰極，其中該陽極電連接於該第一電晶體之第二端，該陰極電連接於一電源端，該第一單向導通元件係用來抑制由該電源端經該第一電晶體流向該第N閘極線之一漏電流；一第二下拉單元，電連接於該輸入單元，該第二下拉單元係用 來根據該第二輸入訊號以下拉該驅動控制電壓；一下拉控制單元，電連接於該輸入單元，該下拉控制單元係用來根據該驅動控制電壓產生一控制訊號；以及一第三下拉單元，電連接於該下拉控制單元與該第N閘極線，該第三下拉單元是用來根據該控制訊號以下拉該第N閘極訊號，該第三下拉單元包含：一第三電晶體，包含一第一端、一第二端與一閘極端，其中該第三電晶體之第一端電連接於該第N閘極線，該第三電晶體之閘極端電連接於該下拉控制單元以接收該控制訊號；以及一第二單向導通元件，包含一陽極與一陰極，其中該第二單向導通元件之陽極電連接於該第三電晶體之第二端，該第二單向導通元件之陰極電連接於該電源端，該第二單向導通元件係用來抑制由該電源端經該第三電晶體流向該第N閘極線之一漏電流；其中該第三電晶體為一薄膜電晶體或一場效電晶體。
2. 如請求項1所述之移位暫存器電路，其中該第一電晶體之閘極端電連接於該些級移位暫存器之一第(N+1)級移位暫存器以接收該些閘極訊號之一第(N+1)閘極訊號，該第一電晶體為一薄膜電晶體或一場效電晶體。
3. 如請求項1所述之移位暫存器電路，其中該第一單向導通元件 包含一第二電晶體，該第二電晶體之一第一端與一閘極端電連接於該第一電晶體之第二端，該第二電晶體之一第二端電連接於該電源端，該第二電晶體為一薄膜電晶體或一場效電晶體。
4. 如請求項1所述之移位暫存器電路，其中該第二單向導通元件包含一第四電晶體，該第四電晶體之一第一端與一閘極端電連接於該第三電晶體之第二端，該第四電晶體之一第二端電連接於該電源端，該第四電晶體為一薄膜電晶體或一場效電晶體。
5. 如請求項1所述之移位暫存器電路，其中：該第二下拉單元包含一第五電晶體，該第五電晶體之一第一端電連接於該輸入單元，該第五電晶體之一閘極端電連接於該些級移位暫存器之一第(N+1)級移位暫存器以接收該些閘極訊號之一第(N+1)閘極訊號，該第五電晶體之一第二端電連接於該電源端；該上拉單元包含一第六電晶體，該第六電晶體之一第一端係用來接收該系統時脈，該第六電晶體之一閘極端電連接於該輸入單元，該第六電晶體之一第二端電連接於該第N閘極線；以及該儲能單元包含一電連接於該第六電晶體之閘極端與第二端間的電容；其中該第五電晶體與第六電晶體為薄膜電晶體或場效電晶體。
6. 如請求項1所述之移位暫存器電路，其中該輸入單元包含一第七電晶體，該第七電晶體之一第一端與一閘極端電連接於該些級移位暫存器之一第(N-1)級移位暫存器以接收該些閘極訊號之一第(N-1)閘極訊號，該第七電晶體之一第二端係用來輸出該驅動控制電壓，第七電晶體為一薄膜電晶體或一場效電晶體。
7. 一種移位暫存器電路，用以提供複數閘極訊號至複數閘極線，該移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一輸入單元，用來根據一第一輸入訊號以輸出一驅動控制電壓；一上拉單元，電連接於該輸入單元與該些閘極線之一第N閘極線，該上拉單元係用來根據該驅動控制電壓與一系統時脈以上拉該些閘極訊號之一第N閘極訊號，其中該第N閘極線係用以傳輸該第N閘極訊號；一儲能單元，電連接於該上拉單元與該輸入單元，該儲能單元係用來根據該驅動控制電壓執行一充電程序或一放電程序；一第一下拉單元，電連接於該第N閘極線，該第一下拉單元係用來根據一第二輸入訊號以下拉該第N閘極訊號，該第一下拉單元包含：一第一電晶體，包含一第一端、一第二端與一閘極端，其中該第一端電連接於該第N閘極線，該閘極端係用來接收該第二輸入訊號；以及一第一單向導通元件，包含一陽極與一陰極，其中該陽極電 連接於該第一電晶體之第二端，該陰極電連接於一電源端，該第一單向導通元件係用來抑制由該電源端經該第一電晶體流向該第N閘極線之一漏電流；一第二下拉單元，電連接於該輸入單元，該第二下拉單元係用來根據該第二輸入訊號以下拉該驅動控制電壓；一下拉控制單元，電連接於該輸入單元，該下拉控制單元係用來根據該驅動控制電壓產生一控制訊號；以及一第三下拉單元，電連接於該下拉控制單元與該第N閘極線，該第三下拉單元是用來根據該控制訊號以下拉該第N閘極訊號，該第三下拉單元包含：一第三電晶體，包含一第一端、一第二端與一閘極端，其中該第三電晶體之閘極端電連接於該下拉控制單元以接收該控制訊號，該第三電晶體之第二端電連接於該電源端；以及一第二單向導通元件，包含一陽極與一陰極，其中該第二單向導通元件之陽極電連接於該第N閘極線，該第二單向導通元件之陰極電連接於該第三電晶體之第一端，該第二單向導通元件係用來抑制由該電源端經該第三電晶體流向該第N閘極線之一漏電流；其中該第三電晶體為一薄膜電晶體或一場效電晶體。
8. 如請求項7所述之移位暫存器電路，其中該第二單向導通元件包含一第四電晶體，該第四電晶體之一第一端與一閘極端電連 接於該第N閘極線，該第四電晶體之一第二端電連接於該第三電晶體之第一端，該第四電晶體為一薄膜電晶體或一場效電晶體。
9. 如請求項7所述之移位暫存器電路，其中：該第二下拉單元包含一第五電晶體，該第五電晶體之一第一端電連接於該輸入單元，該第五電晶體之一閘極端電連接於該些級移位暫存器之一第(N+1)級移位暫存器以接收該些閘極訊號之一第(N+1)閘極訊號，該第五電晶體之一第二端電連接於該電源端；該上拉單元包含一第六電晶體，該第六電晶體之一第一端係用來接收該系統時脈，該第六電晶體之一閘極端電連接於該輸入單元，該第六電晶體之一第二端電連接於該第N閘極線；以及該儲能單元包含一電連接於該第六電晶體之閘極端與第二端間的電容；其中該第五電晶體與第六電晶體為薄膜電晶體或場效電晶體。
10. 如請求項7所述之移位暫存器電路，其中該輸入單元包含一第七電晶體，該第七電晶體之一第一端與一閘極端電連接於該些級移位暫存器之一第(N-1)級移位暫存器以接收該些閘極訊號之一第(N-1)閘極訊號，該第七電晶體之一第二端係用來輸出該驅動控制電壓，第七電晶體為一薄膜電晶體或一場效電晶體。
11. 如請求項7所述之移位暫存器電路，其中該第一電晶體之閘極端電連接於該些級移位暫存器之一第(N+1)級移位暫存器以接收該些閘極訊號之一第(N+1)閘極訊號，該第一電晶體為一薄膜電晶體或一場效電晶體。
12. 如請求項7所述之移位暫存器電路，其中該第一單向導通元件包含一第二電晶體，該第二電晶體之一第一端與一閘極端電連接於該第一電晶體之第二端，該第二電晶體之一第二端電連接於該電源端，該第二電晶體為一薄膜電晶體或一場效電晶體。
13. 一種移位暫存器電路，用以提供複數閘極訊號至複數閘極線，該移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一輸入單元，用來根據一第一輸入訊號以輸出一驅動控制電壓；一上拉單元，電連接於該輸入單元與該些閘極線之一第N閘極線，該上拉單元係用來根據該驅動控制電壓與一系統時脈以上拉該些閘極訊號之一第N閘極訊號，其中該第N閘極線係用以傳輸該第N閘極訊號；一儲能單元，電連接於該上拉單元與該輸入單元，該儲能單元係用來根據該驅動控制電壓執行一充電程序或一放電程序；一第一下拉單元，電連接於該第N閘極線，該第一下拉單元係用來根據一第二輸入訊號以下拉該第N閘極訊號，該第一下 拉單元包含：一第一電晶體，包含一第一端、一第二端與一閘極端，其中該閘極端係用來接收該第二輸入訊號，該第二端電連接於一電源端；以及一第一單向導通元件，包含一陽極與一陰極，其中該陽極電連接於該第N閘極線，該陰極電連接於該第一電晶體之第一端，該第一單向導通元件係用來抑制由該電源端經該第一電晶體流向該第N閘極線之一漏電流；一第二下拉單元，電連接於該輸入單元，該第二下拉單元係用來根據該第二輸入訊號以下拉該驅動控制電壓；一下拉控制單元，電連接於該輸入單元，該下拉控制單元係用來根據該驅動控制電壓產生一控制訊號；以及一第三下拉單元，電連接於該下拉控制單元與該第N閘極線，該第三下拉單元是用來根據該控制訊號以下拉該第N閘極訊號，該第三下拉單元包含：一第三電晶體，包含一第一端、一第二端與一閘極端，其中該第三電晶體之第一端電連接於該第N閘極線，該第三電晶體之閘極端電連接於該下拉控制單元以接收該控制訊號；以及一第二單向導通元件，包含一陽極與一陰極，其中該第二單向導通元件之陽極電連接於該第三電晶體之第二端，該第二單向導通元件之陰極電連接於該電源端，該第二單向導通元件係用來抑制由該電源端經該第三電晶體流向該 第N閘極線之一漏電流；其中該第三電晶體為一薄膜電晶體或一場效電晶體。
14. 如請求項13所述之移位暫存器電路，其中該第一電晶體之閘極端電連接於該些級移位暫存器之一第(N+1)級移位暫存器以接收該些閘極訊號之一第(N+1)閘極訊號，該第一電晶體為一薄膜電晶體或一場效電晶體。
15. 如請求項13所述之移位暫存器電路，其中該第一單向導通元件包含一第二電晶體，該第二電晶體之一第一端與一閘極端電連接於該第N閘極線，該第二電晶體之一第二端電連接於該第一電晶體之第一端，該第二電晶體為一薄膜電晶體或一場效電晶體。
16. 如請求項13所述之移位暫存器電路，其中該第二單向導通元件包含一第四電晶體，該第四電晶體之一第一端與一閘極端電連接於該第三電晶體之第二端，該第四電晶體之一第二端電連接於該電源端，該第四電晶體為一薄膜電晶體或一場效電晶體。
17. 如請求項13所述之移位暫存器電路，其中：該第二下拉單元包含一第五電晶體，該第五電晶體之一第一端電連接於該輸入單元，該第五電晶體之一閘極端電連接於該些級移位暫存器之一第(N+1)級移位暫存器以接收該些閘極 訊號之一第(N+1)閘極訊號，該第五電晶體之一第二端電連接於該電源端；以及該上拉單元包含一第六電晶體，該第六電晶體之一第一端係用來接收該系統時脈，該第六電晶體之一閘極端電連接於該輸入單元，該第六電晶體之一第二端電連接於該第N閘極線；該儲能單元包含一電連接於該第六電晶體之閘極端與第二端間的電容；其中該第五電晶體與第六電晶體為薄膜電晶體或場效電晶體。
18. 如請求項13所述之移位暫存器電路，其中該輸入單元包含一第七電晶體，該第七電晶體之一第一端與一閘極端電連接於該些級移位暫存器之一第(N-1)級移位暫存器以接收該些閘極訊號之一第(N-1)閘極訊號，該第七電晶體之一第二端係用來輸出該驅動控制電壓，第七電晶體為一薄膜電晶體或一場效電晶體。
19. 一種移位暫存器電路，用以提供複數閘極訊號至複數閘極線，該移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一輸入單元，用來根據一第一輸入訊號以輸出一驅動控制電壓；一上拉單元，電連接於該輸入單元與該些閘極線之一第N閘極線，該上拉單元係用來根據該驅動控制電壓與一系統時脈以上拉該些閘極訊號之一第N閘極訊號，其中該第N閘極線係用以傳輸該第N閘極訊號； 一儲能單元，電連接於該上拉單元與該輸入單元，該儲能單元係用來根據該驅動控制電壓執行一充電程序或一放電程序；一第一下拉單元，電連接於該第N閘極線，該第一下拉單元係用來根據一第二輸入訊號以下拉該第N閘極訊號，該第一下拉單元包含：一第一電晶體，包含一第一端、一第二端與一閘極端，其中該閘極端係用來接收該第二輸入訊號，該第二端電連接於一電源端；以及一第一單向導通元件，包含一陽極與一陰極，其中該陽極電連接於該第N閘極線，該陰極電連接於該第一電晶體之第一端，該第一單向導通元件係用來抑制由該電源端經該第一電晶體流向該第N閘極線之一漏電流；一第二下拉單元，電連接於該輸入單元，該第二下拉單元係用來根據該第二輸入訊號以下拉該驅動控制電壓；一下拉控制單元，電連接於該輸入單元，該下拉控制單元係用來根據該驅動控制電壓產生一控制訊號；以及一第三下拉單元，電連接於該下拉控制單元與該第N閘極線，該第三下拉單元是用來根據該控制訊號以下拉該第N閘極訊號，該第三下拉單元包含：一第三電晶體，包含一第一端、一第二端與一閘極端，其中該第三電晶體之閘極端電連接於該下拉控制單元以接收該控制訊號，該第三電晶體之第二端電連接於該電源端；以及 一第二單向導通元件，包含一陽極與一陰極，其中該第二單向導通元件之陽極電連接於該第N閘極線，該第二單向導通元件之陰極電連接於該第三電晶體之第一端，該第二單向導通元件係用來抑制由該電源端經該第三電晶體流向該第N閘極線之一漏電流；其中該第三電晶體為一薄膜電晶體或一場效電晶體。
20. 如請求項19所述之移位暫存器電路，其中該第二單向導通元件包含一第四電晶體，該第四電晶體之一第一端與一閘極端電連接於該第N閘極線，該第四電晶體之一第二端電連接於該第三電晶體之第一端，該第四電晶體為一薄膜電晶體或一場效電晶體。
21. 如請求項19所述之移位暫存器電路，其中：該第二下拉單元包含一第五電晶體，該第五電晶體之一第一端電連接於該輸入單元，該第五電晶體之一閘極端電連接於該些級移位暫存器之一第(N+1)級移位暫存器以接收該些閘極訊號之一第(N+1)閘極訊號，該第五電晶體之一第二端電連接於該電源端；以及該上拉單元包含一第六電晶體，該第六電晶體之一第一端係用來接收該系統時脈，該第六電晶體之一閘極端電連接於該輸入單元，該第六電晶體之一第二端電連接於該第N閘極線；該儲能單元包含一電連接於該第六電晶體之閘極端與第二端間 的電容；其中該第五電晶體與第六電晶體為薄膜電晶體或場效電晶體。
22. 如請求項19所述之移位暫存器電路，其中該輸入單元包含一第七電晶體，該第七電晶體之一第一端與一閘極端電連接於該些級移位暫存器之一第(N-1)級移位暫存器以接收該些閘極訊號之一第(N-1)閘極訊號，該第七電晶體之一第二端係用來輸出該驅動控制電壓，第七電晶體為一薄膜電晶體或一場效電晶體。
23. 如請求項19所述之移位暫存器電路，其中該第一電晶體之閘極端電連接於該些級移位暫存器之一第(N+1)級移位暫存器以接收該些閘極訊號之一第(N+1)閘極訊號，該第一電晶體為一薄膜電晶體或一場效電晶體。
24. 如請求項19所述之移位暫存器電路，其中該第一單向導通元件包含一第二電晶體，該第二電晶體之一第一端與一閘極端電連接於該第N閘極線，該第二電晶體之一第二端電連接於該第一電晶體之第一端，該第二電晶體為一薄膜電晶體或一場效電晶體。