KR20000035712A - 반도체 웨이퍼 및 그 제조방법 - Google Patents

반도체 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR20000035712A
KR20000035712A KR1019990052882A KR19990052882A KR20000035712A KR 20000035712 A KR20000035712 A KR 20000035712A KR 1019990052882 A KR1019990052882 A KR 1019990052882A KR 19990052882 A KR19990052882 A KR 19990052882A KR 20000035712 A KR20000035712 A KR 20000035712A
Authority
KR
South Korea
Prior art keywords
wafer
polishing
grinding
mirror
double
Prior art date
Application number
KR1019990052882A
Other languages
English (en)
Inventor
기시모토준
Original Assignee
와다 다다시
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와다 다다시, 신에쯔 한도타이 가부시키가이샤 filed Critical 와다 다다시
Publication of KR20000035712A publication Critical patent/KR20000035712A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

적어도, 웨이퍼 양면을 에칭하여 가공변질층을 제거하고, 평면-연삭 수단에 의해 상기 양면중 일면을 평탄화처리한후, 상기 양면을 연마처리하고, 그리고 평면-연삭된 상기 일면을 상기 웨이퍼의 이면(back surface)으로 하고, 상기 웨이퍼의 표면(front surface)을 마무리 경면-연마처리하므로써 얻어지는 반도체 웨이퍼, 및 그 제조방법이 제공된다.
그 표면 또는 양면에 대하여 평면-연삭하는 통상의 공정이후 양면 연마 및 마무리 경면 연마가 행하여 지더라도 반도체 웨이퍼상이 잔류하는 연삭조흔이 제거되어 웨이퍼의 표면 품질을 향상시키고, 디바이스 공정에 적절한 품질을 갖는 이면이 얻어질 수 있는 반도체 웨이퍼의 제조방법, 및 이에 의해 얻어지는 반도체 웨이퍼가 제공된다.

Description

반도체 웨이퍼 및 그 제조방법{SEMICONDUCTOR WAFER AND METHOD FOR FABRICATION THEREOF}
본 발명은 반도체 웨이퍼에 관한 것으로, 상세히는 단결정 실리콘 웨이퍼의 제조방법에 관한 것이다.
일반적으로 반도체 웨이퍼를 제조하는 종래의 방법은, 단결정 인상장치에 의해 인상된 단결정 실리콘 잉곳을 얇게 자르는 슬라이싱 단계; 상기 웨이퍼의 균열 내지 파손을 방지하기 위하여 상기 슬라이싱된 웨이퍼의 외주연부를 깎는 조 챔퍼링(coarse chamferring) 단계; 상기 챔퍼링된 웨이퍼의 표면과 이면 양자를 평탄화시키는 레핑(lapping) 단계; 상기 챔퍼링단계와 레핑단계에 의해 형성된 잔류하는 가공변질층(mechanical damage layer)을 제거하기 위한 크리닝 또는 에칭하는 단계; 및 상기 에칭처리된 웨이퍼의 표면을 경면연마하기 위한 경면연마단계;를 포함하여 구성된다. 도 1(B)에 나타난 바와같이, 상기 단계들에 추가하여, 상기 웨이퍼의 표면 또는 표면 및 이면 양자를 평면-연삭하는 단계, 상기 평면-연삭된 웨이퍼의 양면을 연마하는 양면연마단계, 상기 양면연마단계 전후에 상기 웨이퍼의 외주연부를 경면 연마하는 마무리 챔퍼링단계, 양면연마된 상기 웨이퍼를 경면연마하는 마무리연마단계, 및 청정도를 향상시키기 위하여 상기 연마된 웨이퍼상에 잔류하는 연마제와 이물질을 제거하는 크리닝단계의 조합이 행하여 질 수 있다.
상술한 제조방법에 있어서, 상기 웨이퍼의 고편평도는 웨이퍼 직경이 클때, 특히 300mm를 초과할때 상기 레핑공정만으로는 확보될 수 없기 때문에, 상기 표면 연삭단계가 상기 레핑공정을 지원하기 위해 도입되어 오고 있다.
그러나, 상기 표면-연삭된 웨이퍼에는 심지어 상당량 연마된 후일지라도 매직미러(magic mirror)로 관찰하면 연삭조흔(grinding striations(streaks))이 잔류한다. 더욱이, 만일 상당량 연마되면 상기 웨이퍼는 적절한 형상을 잃을 수 있으며, 그 편평도도 나빠진다.
예를들면, 상기 웨이퍼의 표면 내지 양면을 연삭하는 동안 그 최외주부에 형성된 연삭조흔은 약 0.2~0.1㎛의 P-V값을 가지며, 약 1~10mm의 조흔간격을 갖는다. 따라서, 상기 연마천의 형상이 양면 연마시 상기 연삭조흔의 형상에 복사되어(따르게 되어), 연삭 조흔은 심지어 마무리 경면-연마단계이후라도 약 30~50nm의 P-V치를 갖는 미소한 표면거칠기(roughness)로 잔류한다.
양면이 경면-연마처리된 고 편평도를 갖는 웨이퍼의 경우, 그 웨이퍼의 이면의 편평도가 과도하게 좋기 때문에, 표면과 이면의 판별불능, 센싱감도 재조정의 필요, 상기 웨이퍼의 탈착의 어려움, 및 이송라인에서 오염되기 쉬움과 같은 디바이스 공정에서의 문제들을 쉽게 초래할 수 있다.
본 발명은 상술한 종래의 문제들을 해결하기 위하여 완성된 것으로, 상술한 종래의 표면 또는 양면의 평면-연삭단계이후 심지어 양면 연마 및 표면 마무리 경면-연마가 실행될지라도 그 표면에 잔류하는 연삭조흔을 제거하므로써, 상기 웨이퍼의 표면 품질을 향상시키과 아울러, 상기 디바이싱 공정에 적합한 적절한 품질의 이면을 가지는 반도체웨이퍼 및 그 제조방법을 제공함을 그 목적으로 한다.
도 1(A)는 본 발명에 따른 반도체 잉곳으로 부터 반도체 웨이퍼를 제조하는 방법과, 상기 웨이퍼의 면상태를 나타내는 플로우 챠트이다.
도 1(B)는 반도체 잉곳으로부터 반도체 웨이퍼를 제조하는 종래의 방법과, 상기 웨이퍼의 면상태를 나타내는 플로우 챠트이다.
도 2는 본 발명의 방법에 사용된 양면 레핑장치의 개략도이다.
도 3은 본 발명의 방법에 사용된 편면 표면-연삭장치의 개략도이다.
도 4는 본 발명의 방법에 사용된 양면 연마장치의 개략도이다.
도 5는 본 발명의 방법에 사용된 편면 마무리 경면-연마장치의 개략도이다.
상술한 목적을 달성하기 위한 본 발명은, 적어도 상기 웨이퍼 양면을 에칭하여 가공변질층을 제거하고, 평면-연삭 수단에 의해 상기 양면중 일면을 평탄화처리한후, 상기 양면을 연마처리하고, 그리고 평면-연삭된 상기 일면을 상기 웨이퍼의 이면(back surface)으로 하고, 상기 웨이퍼의 표면(front surface)을 마무리 경면-연마처리하므로써 얻어지는 반도체 웨이퍼에 관한 것이다.
상기 웨이퍼의 편평도는 그 양면에서 우수하고, 그 면 상태는 상호 다르다. 예를들면, 상기 표면은 평면-연삭동안 형성된 미소 표면거칠음을 갖지않는 경면표면으로 마무리되고, 상기 이면은 연삭조흔으로서 미소한 표면거칠음이 잔류하는(P-V치 = 약 30~50nm, 간격= 약 1~10mm) 표면으로 마무리된다.
본 발명의 웨이퍼가 사용될때, 그 양면을 레핑하고, 그 표면 또는 양면을 평면-연삭하고, 양면연마하고, 그리고 경면연마처리를 행함에 의해 제조되는 종래의 웨이퍼의 경우 형성되는 그 표면에 잔류하는 연삭조흔이 없다. 더욱이, 본 발명의 웨이퍼가 그 이면으로 쳐킹(chuck)될때 상기 이면의 과도한 편평도 때문에 디바이스 공정에서 쉽게 야기되는 표면과 이면의 판별불능, 센싱감도 재조정의 필요, 상기 웨이퍼의 탈착의 어려움, 및 이송라인에서 오염되기 쉬움과 같은 문제들이 없다. 더욱이, 상기 이면상의 연삭조흔은 본 발명의 웨이퍼 제조에 있어서 그 표면상으로 결코 전사되지 않는다. 따라서, 고집적 디바이스들의 공정에 이용될 수 있으며, 생산성과 디바이스 수율도 향상될 수 있으며, 비용은 현저하게 감소될 수 있다.
본 발명은 또한, 적어도 반도체 잉곳으로 부터 웨이퍼를 슬라이싱하고, 상기 웨이퍼의 양면을 레핑하고, 에칭처리에 의해 가공변질층을 제거하며, 평면-연삭수단에 의해 상기 양면중 일면을 평탄화처리하고, 상기 양면을 연마하고, 그리고 평면-연삭처리된 면을 상기 웨이퍼의 이면으로 하고, 상기 웨이퍼의 표면에 마무리 경면-연마시키는 것을 포함하여 구성된 반도체 웨이퍼 제조방법을 제공한다.
양면 레핑단계, 편면 평면-연삭단계, 양면 연마단계 및 상기 연삭된 면이 아닌 면에 마무리 경면-연마시키는 단계를 포함하여 구성된 상술한 방법에 따라서, 양면 레핑단계, 표면 또는 양면 연삭하는 단계, 양면연마단계 및 경면-연마하는 단계를 포함하여 구성된 종래법에 비교하여 고편평도를 갖는 웨이퍼가 낮은 비용으로 쉽게 제조될 수 있다. 더욱이, 종래법에 있어서의 불이익중의 하나인 상기 면상에 잔류하는 연삭조흔의 문제가 해결될 수 있으며, 연삭조흔과 미소한 표면거칠음이 없는 경면으로된 표면과 원하는 수준의 연삭조흔을 가진 이면을 갖는 웨이퍼가 낮은 비용으로 쉽게 제조될 수 있다.
이 경우, 상술한 양면연마 전후에 경면 가장자리연마처리함이 바람직하다.
상기 경면 가장자리연마(챔퍼링된 가장자리상의 경면-연마)가 상기 양면연마단계 전후에 행하여 질때, 상기 웨이퍼의 균열 또는 파손과 같은 결함들은 연마중 또는 디바이스 공정내에서 방지될 수 있다. 상기 경면 가장자리연마는 레핑과 평면-연삭동안 상기 웨이퍼의 균열 또는 파손을 방지하기 위하여 상기 레핑단계전에 상기 웨이퍼의 외주연부가 조챔퍼링(coarse chamferring)으로 연삭된후 행하여지기 때문에 보다 효과적이다.
에칭용액으로 알칼리 용액을 사용하여 습식 에칭법으로 상기 웨이퍼를 에칭처리함이 바람직하다.
이에의해, 상기 양면 레핑단계에 의해 확보된 편평도를 유지하면서 상기 웨이퍼의 가공변질층을 제거하는 것이 가능하며, 아래의 편면 연삭과 협력하여 고편평도를 유지하며 연마단계를 수행함이 가능한 것이다. 상기 에칭 처리에 있어 상기 웨이퍼의 스톡 제거(stock removal)는 상기 가공변질층을 제거하기 위해 최소화될 수 있다.
상술한 바와같이, 본 발명에서는 고편평도,고휘도 및 미소한 표면거칠음이 없는 표면과 적절하고 미세한 연삭조흔을 가진 이면을 갖는 반도체 웨이퍼가 낮은 비용으로 쉽게 제조될 수 있다. 따라서, 상기 웨이퍼가 디바이스 공정내에 쳐킹될때, 상기 이면상의 연삭조흔은 결코 본 발명 웨이퍼의 표면상으로 전사되지 않으며, 고집적 디바이스들의 공정에서 사용될 수 있고, 생산성 및 디바이스의 수율이 디바이스 공정내에서 향상되고 비용은 현저하게 저감될 수 있다.
이하, 본 발명이 상세히 설명되나, 본 발명은 이에 제한되는 것은 아니다.
본 발명의 발명자들은, 종래의 레핑단계 및 상술한 상기 웨이퍼의 표면 또는 양면을 평면-연마하는 단계이후, 심지어 양면연마 및 마무리 경면-연마가 수행될지라도 그 표면상에 잔류하는 연삭조흔이 제거된 웨이퍼를 제조하기 위하여, 연삭조흔없이 레핑에 의해 형성된 면을 그 표면으로 사용하고 평면-연삭후 쉽게 잔류하는 연삭조흔을 가진 다른 면을 이면으로 사용함이 바람직하며, 이에 의해 그 표면 품질과 이면 상태 모두 향상될 수 있음을 발견하고, 레핑 단계, 평면-연삭단계, 연마단계 및 경면-연마단계와 같은 각 단계와 상기 단계들에 대한 제반조건들을 조합하여 한정하므로써 본 발명을 완성하였다.
이하, 반도체 잉곳으로부터 반도체 웨이퍼를 제조하는 일예가 도면을 참조하여 설명된다. 도 1(A)는 본 발명에 따른 제조방법, 및 각 단계에서 얻어지는 상기 웨이퍼의 면상태를 개략적으로 나타내는 플로우 챠트이다.
도 1(A)에 나타난 제조방법은 실질적으로 아래의 8 단계들을 포함하여 구성된다.
(1) 반도체 단결정 잉곳을 얇은 디스크형 웨이퍼 1로 슬라이싱하는 단계(도 1[A](a) 참조).
(2) 상기 슬라이싱 단계를 통해 얻어진 상기 웨이퍼 1의 외주단부를 깎는 조챔퍼링 단계. 상기 조챔퍼링된 상기 웨이퍼 1의 챔퍼링된 부분에 가공변질층 2가 생성된다(도 1[A](b) 참조).
(3) 챔퍼링된 웨이퍼를 평탄화하는 레핑단계. 여기서 상기 웨이퍼의 양면이 레핑 장치에 의해 마모입자(abrasive grains)을 함유하고 있는 레핑용액을 부어 연삭된다. 가공변질층 2가 상기 레핑처리된 웨이퍼 1상에 생성된다(도 1[A](c) 참조).
(4) 상기 레핑처리된 웨이퍼 1의 양면에 점착된 레핑 분말은 크리닝 또는 에칭에 의해 제거된다. 상기 가공변질층 2는 어느정도 제거되거나 또는 크리닝이나 에칭에 의해 거의 완전하게 제거된다. 동시에, 에치 구멍 3이 에칭에 의해 상기 웨이퍼 1상에 생성된다(도 1[A](d) 참조).
(5) 상기 크리닝처리되거나 에칭된 웨이퍼 1의 일면 1a는 그 면의 고편평도를 확보하기 위하여 평면-연삭처리시킨다. 가공변질층 2 및 연삭조흔 4가 평면-연삭된 상기 웨이퍼 1의 면 1a상에 생성된다(도 1[A](e) 참조).
(6) 일면 1a가 연삭된 상기 웨이퍼 1의 양면 1a, 1b를 연마하는 연마단계. 상기 웨이퍼 1의 양면 1a, 1b 상의 가공변질층 2 와 에치 구멍 3은 상기 연마단계에 의해 제거되나, 연삭조흔은 평면-연삭된 상기 면 1a상에 잔류한다(도 1[A](f) 참조).
(7) 상기 웨이퍼 1의 외주단부는 상기 양면 연마단계 전후로 경면-연마된다. 이에 의해 상기 웨이퍼 1의 외주단부에서의 가공변질층 2과 에치 구멍 3은 제거된다(도 1[A](f) 참조).
(8) 평면-연삭된 상기 웨이퍼 1의 면 1a는 이면으로 정의되고, 상기 양면연마된 상기 웨이퍼 1의 표면이 마무리 경면-연마처리 시킨다. 이에 의해, 표면 1a와 평면-연삭된 이면 1b를 갖는 반도체 웨이퍼가 얻어질 수 있다(도 1[A](g) 참조).
(9) 연마후에 상기 웨이퍼를 크리닝하고 건조하는 크리닝 단계(도시되지 않음).
다음으로, 본 발명에서 사용된 레핑 장치, 평면-연삭장치 및 연마장치와 공정조건이 이하 설명된다.
평탄화 단계에서, 레핑 장치는 제일 먼저 사용된다. 도 2는 본 발명법에서 사용된 양면 레핑장치의 일예를 나타내고 있다.
슬라이싱된 웨이퍼 1은 상호 수직으로 마주하고 있는 레핑 턴 테이블(상부 턴 테이블 11과 하부 턴 테이블 12)사이에 세트되어 있다. 일반적으로 알루미나 또는 실리콘 카바이드 저립 및 글리세롤의 혼합물로 된 레핑 용액 17은, 상기 레핑 테이브을 회전시켜 상기 웨이퍼상의 상기 테이블을 가압하에서 프레싱하면서 마찰시키므로써 상기 웨이퍼의 양면을 기계적으로 연삭시키기 위하여, 상기 레핑 테이블과 상기 웨이퍼사이의 공간으로 레핑 용액노즐 16으로부터 유입된다.
상기 상부 턴 테이블 11과 하부 턴 테이블 12는 상호 반대방향으로 회전된다. 중심 기어(sun gear) 13는 상기 하부 턴 테이블 12상에 제공되고, 인터널 기어(internal gear:14)는 상기 하부 턴 테이블 12의 외측상에 제공되어 있다. 웨이퍼 리시이빙 홀(wafer receving hole)에 각 세트된 복수의 웨이퍼들 1을 운반하는 복수의 기어부착 케리어(geared carriers:15)가 상기 상부 턴 테이블과 하부 턴 테이블 사이에 위치되어 있으며, 상기 중심 기어 13과 인터널 기어 14사이에서 자전되고 공전된다. 이에 의해, 상기 복수의 웨이퍼 1은 상기 상부 턴 테이블 11에 의해 가해진 적절한 압력하에서 동시에 레핑되어질 수 있다.
다음으로, 상기 평면-연삭장치가 설명된다.
이것은 높은 편평도를 확보하기 위해 레핑 및 에칭처리한 후 연삭 휠(연삭 스톤)에 의해 상기 웨이퍼를 연삭하기 위한 장치이다. 이러한 장치로써, 상기 웨이퍼의 양면을 동시에 연삭하기 위한 양면 연삭장치와, 그 일면을 연삭하기 위한 인피드(infeed)형 평면-연삭장치등은 잘 알려져 있다. 본 발명의 방법에 있어서, 상기 후자가 사용된다. 그 장치의 일예가 도 3에 도시되어 있다.
상기 인피드형 평면-연삭장치에 있어서, 상술한 바와같이 레핑된 웨이퍼 1은 흡착식 고정기구를 갖는 회전가능한 흡착 플래이트 21상에 고정되어 있으며, 흡착 플래이트 구동 모터 24에 의해 회전되며, 그리고 상기 웨이퍼의 표면 또는 이면은 연삭휠 구동모터 23에 의해 고속으로 구동되는 컵형 연삭휠에 의해 연삭될 수 있다. 상기 웨이퍼 1이 진공에 고정될때, 진공 파이프 25가 연결된 도시되지 않은 진공소스가 사용된다.
양면 연마단계에서 사용되는 상기 양면 연마장치는, 상기 슬라이싱 단계, 챔퍼링 단계, 평탄화 단계 및 에칭 단계를 거쳐 안정한 두께 정확도와 편평도 정확도를 갖는 상기 웨이퍼의 양면을 기계화학적으로 연마하기 위한 것이다.
여러 연마방법들이 상술한 양면 연마에 적용될 수 있다. 예를들어, 도 4에 도시된 양면 연마장치를 이하 설명한다.
평면-연삭된 웨이퍼 1이, 상호 수직으로 마주하고 있는 상기 양면 연마장치 30의 턴 테이블(상부 턴 테이블 31과 하부 턴 테이블 32)상에 접착된 폴리우레탄 발포층등으로 구성된 연마 패드 33,34사이에 세트되어 있다. 일반적으로 알칼리 용액내에 현탁된 실리카와 같은 연마용 마모입자로 구성된 연마용액 39을 연마용액 노즐 38로부터 상기 연마 패드와 상기 웨이퍼사이의 공간에 유입시켜, 가압하에 회전시켜 마찰시키므로써 상기 웨이퍼의 양면을 기계화학적으로 연마하는 것이다.
상기 상부 턴 테이블 31과 하부 턴 테이블 32는 상호 반대방향으로 회전된다. 중심 기어 35가 상기 하부 턴 테이블 32상에 제공되어 있으며, 인터널 기어 36는 상기 하부 턴 테이블 32의 외측에 제공되어 있다. 웨이퍼 리시이빙 홀(wafer receving hole)에 각 세트된 복수의 웨이퍼1를 운반하는 복수의 기어부 착케리어(geared carriers:37)가 상기 상부 턴 테이블과 하부 턴 테이블 사이에 위치되어 있으며, 상기 중심 기어 35과 인터널 기어 36사이에서 자전되고 공전된다. 이에 의해, 상기 복수의 웨이퍼 1의 양면은 상기 상부 턴 테이블 31에 의해 가해진 적절한 압력하에서 동시에 연마되어 질 수 있다.
상기 마무리 경면-연마는 본 발명의 방법에 있어서 상기 웨이퍼의 일면상에서 실시된다. 예를들면, 도 5에 도시된 편면 연마장치 40의 사용을 통하여 아래와 같이 실시된다. 상기 웨이퍼 1의 이면은, 후속 크리닝 단계에서 쉽게 제거될 수 있는 왁스와 같은 접착제를 사용하여 홀드 샤프트 47에 의해 회전하고 있는 웨이퍼 홀더 42에 고정된다. 알칼리 용액내에 현탁된 실리카와 같은 연마용 마모입자로 일반적으로 구성된 연마제 44를 연마제용 노즐 43으로 부터 연마 천 45와 상기 웨이퍼 1사이의 공간에 유입하고, 상기 턴 테이블 41상에 접착된 폴리우레탄 발포층등으로 구성된 연마 천45은 상대적인 속도로 턴 테이블 회전 샤프트 46에 의해 회전되면, 하중을 가한 상태에서 단지 상기 웨이퍼의 표면만 기계화학적으로 경면-연마된다.
이 경우, 상기 웨이퍼의 이면이 왁스에 의해 접착되어 보지되는 상술한 방법이외에, 상기 웨이퍼의 이면이 왁스를 사용함이 없이 진공흡착식 회전케리어에 의해 보지되는 방법, 또는 상기 웨이퍼의 이면이 왁스를 사용함이 없이 연질 레진에 의해 보지되는 방법이 있다. 본 발명에서는 어떤 다른 방법도 사용될 수 있으며, 상기 마무리 경면-연마 방법은 상술한 바에 제한되지 않는다.
크리닝 공정에 있어서, 크리닝은, 상술한 마무리 경면-연마단계에서 산출되는 상기 웨이퍼의 표면상에 접착된 연마제등을 제거하고, 상기 표면과 이면의 청정도를 향상시키기 위해, 예컨데 암모니아수와 과산화수소 용액을 포함하여 이루어진 SC-1, 또는 염산과 과산화수소 용액을 포함하여 이루어진 SC-2에 의해 행하여 진다.
본 발명의 습식 에칭단계에서는 양면 레핑법에 따라 평탄화단계에서 형성된 상기 웨이퍼의 표면과 이면상에 형성된 가공변질층은 화학적 에칭에 의해 제거될 수 있다. 에칭 용액은 산, 알칼리등일 수 있다. 그러나, 상기 편평도는 상기 에칭 용액의 종류, 에칭처리동안 상기 에칭 용액의 교반상태, 및 반응 진행상태에 따라 나빠질 수도 있다. 본 발명에서는, 상기 편평도는 후속하는 평면 연삭단계에 의해 향상될 수 있기 때문에 상기 편평도에 대하여 많은 주의가 필요한 것은 아니다. 그러나, 상기 레핑공정에서 확보된 편평도를 저해함이 없이 에칭을 함이 바람직하다. 본 발명자들의 실험결과, 최상의 에칭용액은 45~50%의 수산화나트륨 또는 수산화칼륨 수용액과 같은 알칼리 용액임을 발견했다.
아래의 실시예는 본 발명을 보다 상세히 설명하기 위해 제시되고 있다. 이 실시예는 본 발명의 범위를 제한하는 것으로 의도되어서는 아니된다.
(실시예 1)
도 1 [A](a)~(g)에 도시된 방법에 따라 반도체 웨이퍼가 반도체 잉곳으로부터 제조되었다. 그중 200개의 웨이퍼들에 대하여 품질을 조사하였다.
상술한 장치들, 즉 양면 레핑장치, 편면 연삭장치, 양면 연마장치, 편면 마무리 경면-연마장치등이 주로 사용되었다.
슬라이싱 단계에 의해 직경 300mm와 두께 975㎛의 웨이퍼들을 출발재로서 확보하여 레핑, 연삭, 연마등의 단계를 수행하였다.
레핑, 연삭 및 연마단계들은 그 조건들을 아래와 같이 변화시키면서 행하였다.
상기 양면 레핑단계는 그 양면에 대한 합산치로서 스톡 제거를 80~120㎛의 범위로 변화시키면서 행하여 졌다.
상기 에칭 단계는 레핑동안 형성된 가공변질층을 제거하기 위해 충분한 스톡 제거를 갖는 알칼리 용액 또는 산 용액을 사용하여 행하여 졌다.
상기 편면 연삭은 10~20㎛의 스톡 제거를 갖는 2000~4000번 레진본드(resin bond)와 같은 연삭휠을 사용하여 행하여 졌다.
편면 연삭동안 형성된 가공변질층이 제거될 수 있도록 상기 스톡 제거가 결정된다면, 상기 양면 연마는 그 양면에 대한 합산치로 10~20㎛의 스톡 제거로 행하여 졌다.
상기 양면 연마는 발포된 우레탄 연마 천 또는 연마 천으로 경질 우레탄 연마패드(연마 크로스)를 사용하여 행하여 졌다. 콜로이달 실리카를 포함한 연마제가 사용되었다.
상술한 양면 연마이후에도 연삭조흔이 잔류하였다. 상기 연삭조흔은 가공변질층과는 다르나, 그것은 연삭휠에 의해 그 면상에 형성된 형상, 즉 상기 양면 연마후에도 잔류하는 언들레이션(undulation)과 유사하다.
상기 연삭조흔이 잔류하는 면은 이면으로 결정되었고, 다른 면, 즉 표면에 마무리 경면-연마를 행하였다. 상기 연마는, 단지 상기 웨이퍼의 표면만이 기계화학적으로 경면으로 연마되는 카핑연마법(copying polishing method)에 의해 1~2㎛의 스톡 제거로 행하여 졌다.
최종 단계로서 크리닝 단계를 행한후, 상기 웨이퍼들에 대한 품질이 평가되었으며, 아래와 같이 우수한 것으로 나타났다.
(1) 상기 웨이퍼의 편평도는 SBIRmax로 0.20㎛로 아주 우수하였다.
상기 편평도는 정전용량감지식 두께측정장치(Galaxy-AFS manufactured by ADE corporatin)를 사용하여 측정되었으며, SBIRmax( Site Back - Ideal Range: SEMI 규격 M1등에서 표준화되어 있는 값, 셀 크기 25 × 25)로 나타내어 졌다.
(2) 상기 웨이퍼의 표면은 연삭조흔 내지 그와 유사한 미소한 표면거칠음이 없는 고휘도를 갖는 경면으로 마무리되었다.
(3) 이면상에는, 약 30~50mm의 P-V값과 약 1~10mm의 간격을 갖는 연삭조흔이 미소 표면거칠음으로 잔류하였다. 그러나, 그들은 매우 미세하기 때문에, 상기 이면상의 연삭조흔들은 상기 웨이퍼가 디바이싱공정중 쳐킹될때 결코 상기 웨이퍼의 표면으로 전사되지 않는다.
P-V값은 미소 표면거칠음의 유형을 나타내는데, NANOMETRO 330F(레이져 변위계, manufactured by Kuroda Seikousha)를 사용하여 20mm×5mm 각면적내에서 행하였다. 상기 P-V값은 산과 계곡(peak and vally)사이에서 최대차이를 보인다.
본 발명의 웨이퍼들은 디바이스 공정에서의 표면과 이면의 판별불능, 센싱감도 재조정의 필요, 상기 웨이퍼의 탈착의 어려움, 및 이송라인에서 오염되기 쉬움과 같은 문제들에 대하여 디바이스 공정내에서 결정되었으며, 이러한 문제들은 양면이 경면-연마되고 고편평도를 갖는 웨이퍼의 경우 그 이면의 편동도가 과도하게 좋기 때문에 쉽게 초래되었다. 이러한 문제들은 본 발명의 웨이퍼들에는 초래되지 않는다.
본 발명은 상술한 실시형태에 제한되지 않는다. 상술한 실시형태는 단지 예일뿐, 첨부된 청구항들에 기술된 것과 실질적으로 같은 것들과, 유사한 작용 및 효과를 제공하는 것은 본 발명의 범위내에 포함된다.
예를들면, 300mm(12인치)의 직경을 갖는 실리콘 웨이퍼는 상기 본 발명의 실시형태에 제시되어 있다. 그러나, 본 발명은 200mm(8인치)~400mm(16인치) 또는 그 이상의 큰 직경을 갖는 웨이퍼에도 적용될 수 있다. 그러므로, 이러한 변형들은 모두 본 발명의 범위에 포함된다.
더욱이, 본 발명의 실시상의 방법은 도 1[A]에 도시된 공정들을 포함하여 구성된다. 본 발명은 거기에 도시된 공정들에 제한되지 않는다. 열처리 공정, 크리닝 공정등이 추가될 수 있고, 어떤 공정들은 생략될 수 있으며 그 공정들의 순서도 바뀔 수 있다.
상술한 바와같이, 본 발명은, 미소 표면거칠음이 없는 고휘도 경면의 표면과 적절한 미소 연삭조흔이 존재하는 이면을 가진 반도체 와이퍼를 낮은 비용으로 용이하게 제조할 수 있다. 따라서, 디바이스 공정에서 쳐킹하는 경우, 본 발명의 웨 이퍼의 표면으로 이면상의 조흔이 전사되지 않아 디바이스 공정에서의 고집적화에도 충분히 대응할 수 있다.

Claims (5)

  1. 적어도, 웨이퍼 양면을 에칭하여 가공변질층(기계적 손상층)을 제거하고, 평면-연삭 수단에 의하여 상기 양면중 일면을 평탄화처리한후, 상기 양면을 연마처리하고, 그리고 평면-연삭되는 상기 면을 상기 웨이퍼의 이면(back surface)으로 하고, 상기 웨이퍼의 표면(front surface)을 마무리 경면-연마처리하므로써 얻어지는 반도체 웨이퍼
  2. 적어도, 반도체 잉곳으로 부터 웨이퍼를 슬라이싱하고, 상기 웨이퍼의 양면을 레핑한후, 에칭처리에 의해 가공변질층을 제거하며, 평면-연삭수단에 의해 상기 양면중 일면을 평탄화처리한후, 상기 양면을 연마하고, 그리고 평면-연삭처리된 상기 면을 상기 웨이퍼의 이면으로 하고, 상기 웨이퍼의 표면에 마무리 경면-연마시키는 것을 포함하여 구성된 반도체 웨이퍼 제조방법
  3. 제 2항에 있어서, 상기 양면 연마전후에 경면 가장자리연마가 행하여 지는 반도체 웨이퍼 제조방법
  4. 제 2항에 있어서, 상기 에칭 처리는 에칭용액으로 알칼리 용액을 사용하여 습식 에칭법으로 행하여 지는 반도체 웨이퍼 제조방법
  5. 제 3항에 있어서, 상기 에칭 처리는 에칭용액으로 알칼리 용액을 사용하여 습식 에칭법으로 행하여 지는 반도체 웨이퍼 제조방법.
KR1019990052882A 1998-11-26 1999-11-26 반도체 웨이퍼 및 그 제조방법 KR20000035712A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33564298A JP3329288B2 (ja) 1998-11-26 1998-11-26 半導体ウエーハおよびその製造方法
JP10-335642 1998-11-26

Publications (1)

Publication Number Publication Date
KR20000035712A true KR20000035712A (ko) 2000-06-26

Family

ID=18290892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990052882A KR20000035712A (ko) 1998-11-26 1999-11-26 반도체 웨이퍼 및 그 제조방법

Country Status (5)

Country Link
US (2) US6352927B2 (ko)
EP (1) EP1005069A3 (ko)
JP (1) JP3329288B2 (ko)
KR (1) KR20000035712A (ko)
TW (1) TW494487B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001048802A1 (fr) * 1999-12-27 2001-07-05 Shin-Etsu Handotai Co., Ltd. Plaquette pour evaluer l'usinabilite du pourtour d'une plaquette et procede pour evaluer l'usinabilite du pourtour d'une plaquette
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
US6722964B2 (en) * 2000-04-04 2004-04-20 Ebara Corporation Polishing apparatus and method
US7589023B2 (en) 2000-04-24 2009-09-15 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing semiconductor wafer
EP1261020A4 (en) * 2000-10-26 2005-01-19 Shinetsu Handotai Kk PROCESS FOR PRODUCING PLATELETS, POLISHING APPARATUS AND PLATELET
DE10060697B4 (de) * 2000-12-07 2005-10-06 Siltronic Ag Doppelseiten-Polierverfahren mit reduzierter Kratzerrate und Vorrichtung zur Durchführung des Verfahrens
JP2002231665A (ja) * 2001-02-06 2002-08-16 Sumitomo Metal Ind Ltd エピタキシャル膜付き半導体ウエーハの製造方法
KR20030042858A (ko) * 2001-11-26 2003-06-02 주식회사 실트론 실리콘 웨이퍼 연마 장치 및 제조 방법
KR20030053084A (ko) * 2001-12-22 2003-06-28 주식회사 실트론 실리콘 웨이퍼의 제조방법
US6743722B2 (en) 2002-01-29 2004-06-01 Strasbaugh Method of spin etching wafers with an alkali solution
US6796523B1 (en) 2002-03-01 2004-09-28 X-Spooler, Inc. Wire winding machine with wire clamping and cutting assembly
JP4192482B2 (ja) * 2002-03-22 2008-12-10 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
US7416962B2 (en) * 2002-08-30 2008-08-26 Siltronic Corporation Method for processing a semiconductor wafer including back side grinding
JP4521861B2 (ja) * 2004-06-28 2010-08-11 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの薬液回収方法および装置
US20060048798A1 (en) * 2004-09-09 2006-03-09 Honeywell International Inc. Methods of cleaning optical substrates
JP4835069B2 (ja) * 2005-08-17 2011-12-14 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
US20080206992A1 (en) * 2006-12-29 2008-08-28 Siltron Inc. Method for manufacturing high flatness silicon wafer
JP4947384B2 (ja) * 2008-08-07 2012-06-06 大学共同利用機関法人 高エネルギー加速器研究機構 超伝導高周波加速空洞の製造方法
DE102008045534B4 (de) * 2008-09-03 2011-12-01 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102009030297B3 (de) * 2009-06-24 2011-01-20 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US9064836B1 (en) * 2010-08-09 2015-06-23 Sandisk Semiconductor (Shanghai) Co., Ltd. Extrinsic gettering on semiconductor devices
JP5479390B2 (ja) * 2011-03-07 2014-04-23 信越半導体株式会社 シリコンウェーハの製造方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
CN107623028B (zh) * 2016-07-13 2021-02-19 环球晶圆股份有限公司 半导体基板及其加工方法
CN111482849A (zh) * 2019-01-25 2020-08-04 东莞新科技术研究开发有限公司 一种减少晶圆厚度的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144099A (en) * 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
JPS5958827A (ja) * 1982-09-28 1984-04-04 Toshiba Corp 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置
DE69127582T2 (de) * 1990-05-18 1998-03-26 Fujitsu Ltd Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
JP2839801B2 (ja) * 1992-09-18 1998-12-16 三菱マテリアル株式会社 ウェーハの製造方法
JP2655975B2 (ja) * 1992-09-18 1997-09-24 三菱マテリアル株式会社 ウェーハ研磨装置
JP3317330B2 (ja) * 1995-12-27 2002-08-26 信越半導体株式会社 半導体鏡面ウェーハの製造方法
US5821166A (en) * 1996-12-12 1998-10-13 Komatsu Electronic Metals Co., Ltd. Method of manufacturing semiconductor wafers

Also Published As

Publication number Publication date
TW494487B (en) 2002-07-11
JP3329288B2 (ja) 2002-09-30
JP2000164542A (ja) 2000-06-16
US20010039119A1 (en) 2001-11-08
US6352927B2 (en) 2002-03-05
EP1005069A2 (en) 2000-05-31
EP1005069A3 (en) 2001-05-30
US20020037650A1 (en) 2002-03-28

Similar Documents

Publication Publication Date Title
KR20000035712A (ko) 반도체 웨이퍼 및 그 제조방법
JP3925580B2 (ja) ウェーハ加工装置および加工方法
US7951718B2 (en) Edge removal of silicon-on-insulator transfer wafer
EP1808887B1 (en) Production method of semiconductor wafer
KR20010033902A (ko) 반도체 웨이퍼 및 그 제조방법
KR100418442B1 (ko) 반도체경면웨이퍼의제조방법
JPH09260314A (ja) 半導体ウェーハ製造方法
US6753256B2 (en) Method of manufacturing semiconductor wafer
JPH0997775A (ja) 半導体鏡面ウェーハの製造方法
KR20010092732A (ko) 배면 손상을 형성하는 반도체 웨이퍼 처리방법
US6465328B1 (en) Semiconductor wafer manufacturing method
JP2002231669A (ja) 半導体ウェーハ用研磨布およびこれを用いた半導体ウェーハの研磨方法
JP2013258227A (ja) 半導体ウェーハの製造方法
JP2004087521A (ja) 片面鏡面ウェーハおよびその製造方法
JP2001156030A (ja) 半導体ウェーハ用研磨ローラおよびこれを用いた半導体ウェーハの研磨方法
JP3336191B2 (ja) 半導体ウェ−ハの製造方法
JP2004356336A (ja) 半導体ウェーハの両面研磨方法
JP2002025950A (ja) 半導体ウェーハの製造方法
TW297923B (ko)
JP2004319717A (ja) 半導体ウェーハの製造方法
JP3916212B2 (ja) 半導体ウエーハの製造方法
JP2004087522A (ja) 半導体ウェーハの製造方法
JP3131968B2 (ja) 半導体シリコンウェーハの製造方法
JP2009135180A (ja) 半導体ウェーハの製造方法
JP2003133264A (ja) 鏡面ウエーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee