JP4192482B2 - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法 Download PDF

Info

Publication number
JP4192482B2
JP4192482B2 JP2002080868A JP2002080868A JP4192482B2 JP 4192482 B2 JP4192482 B2 JP 4192482B2 JP 2002080868 A JP2002080868 A JP 2002080868A JP 2002080868 A JP2002080868 A JP 2002080868A JP 4192482 B2 JP4192482 B2 JP 4192482B2
Authority
JP
Japan
Prior art keywords
wafer
engineering
etching
polishing
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002080868A
Other languages
English (en)
Other versions
JP2003282491A (ja
JP2003282491A5 (ja
Inventor
栄 古屋田
和成 高石
徹 谷口
一夫 藤巻
明弘 工藤
雅史 則本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2002080868A priority Critical patent/JP4192482B2/ja
Publication of JP2003282491A publication Critical patent/JP2003282491A/ja
Priority to US10/957,026 priority patent/US7456106B2/en
Priority to US10/957,030 priority patent/US7226864B2/en
Publication of JP2003282491A5 publication Critical patent/JP2003282491A5/ja
Application granted granted Critical
Publication of JP4192482B2 publication Critical patent/JP4192482B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08Etching
    • C30B33/10Etching in solutions or melts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ウェーハ両面が高精度の平坦度及び小さい表面粗さを有しかつウェーハの表裏面を目視により識別可能にするシリコンウェーハの製造方法を提供することにある。
【0002】
【従来の技術】
一般に半導体シリコンウェーハの製造工程は、引上げたシリコン単結晶インゴットから切出し、スライスして得られたウェーハを、面取り、機械研磨(ラッピング)、エッチング、鏡面研磨(ポリッシング)及び洗浄する工程から構成され、高精度の平坦度を有するウェーハとして生産される。これらの工程は目的により、その一部の工程が入替えられたり、複数回繰返されたり、或いは熱処理、研削等他の工程が付加、置換されたりして種々の工程が行われる。
ブロック切断、外径研削、スライシング、ラッピング等の機械加工プロセスを経たシリコンウェーハは表面に加工歪み即ち加工変質層を有している。加工変質層はデバイス製造プロセスにおいてスリップ転位等の結晶欠陥を誘発したり、ウェーハの機械的強度を低下させ、また電気的特性に悪影響を及ぼすので完全に除去しなければならない。この加工変質層を取除くため、通常エッチング処理が行われる。エッチング処理には、混酸等の酸エッチング液を用いる酸エッチングと、NaOH等のアルカリエッチング液を用いるアルカリエッチングとがある。
【0003】
酸エッチングは、そのエッチングレートがエッチング溶液中のウェーハ面上での反応種や反応生成物の濃度勾配に大きく依存し、エッチング溶液の不均一な流れ等の原因による拡散層厚さの不均一によって、エッチングレートが面内でばらつき、ラッピングで得られた平坦度が損なわれ、エッチング表面にmmオーダーのうねりやピールと呼ばれる凹凸が発生する。
【0004】
一方、アルカリエッチングは、そのエッチングレートがエッチング溶液の反応種や反応生成物の濃度勾配等に依存せず、エッチング後のウェーハの平坦度は高レベルのまま保持される。従って、高平坦度を得るためには、酸エッチングよりもアルカリエッチングの方が優れている。しかし、アルカリエッチングでは、ウェーハの結晶方位に依存して出現する局所的な深さが数μmで、大きさが数〜数十μm程度のピット(以下、これをファセットという。)が発生する。ファセットとは、結晶方位<100>や結晶方位<110>と結晶方位<111>とでエッチングレートが極端に異なり、<100>や<110>と<111>とのエッチングレートの比(結晶異方性)が大きくなることに起因して発生する凹みである。またファセットだけでなく、大きさが数μm以下で深さが十〜数十μm程度の深いピットも同時に発生する。深いピットとは、シリコンウェーハの表面に局所的なダメージや汚染源等の異常点が残っている場合、その箇所だけ異常反応して生じる深い孔である。
【0005】
エッチング工程により形成された裏面状態はデバイス製造に至る迄維持されるため、以下のような問題が発生していた。
即ち、酸エッチングされたウェーハ裏面を、デバイス製造時のフォトリソグラフィー工程において吸着盤に吸着すると、酸エッチングによりウェーハ裏面に形成されたmmオーダーのうねりが表面側に転写されて表面にそのまま現われ、このmmオーダーのうねりが露光の解像度を低下させ、結果的にデバイスの歩留りを低下させる原因となる。
【0006】
一方、アルカリエッチングされたウェーハ裏面を吸着盤に吸着すると、表面粗さの大きなウェーハ裏面のファセットや深いピット等の凹凸の鋭利な先部がチッピングによって欠けて発塵し、多数のパーティクルが発生してデバイスの歩留りが低下するという問題が発生する。アルカリエッチング後のウェーハでは4000〜5000個程度のパーティクルによる発塵、酸エッチング後のウェーハでは2000個程度のパーティクルによる発塵があるのに対して、両面を鏡面研磨されたウェーハではパーティクルは殆ど発生せず、発塵は認められない。
従って、ウェーハの表裏両面を鏡面研磨すれば、ウェーハ裏面には大きな粗さの凹凸が存在しないために発塵が抑えられ、またmmオーダーのうねりも存在しないので高い平坦度が得られ、前記エッチングによる諸問題が解消されることになる。
【0007】
【発明が解決しようとする課題】
しかしながら、ウェーハの表裏両面を鏡面研磨すると、ウェーハ表面だけでなく裏面も鏡面となるため、一般的にデバイスプロセスの搬送系で普及している光の散乱によってウェーハの存在を検知するウェーハ検知センサーではウェーハの有無をウェーハ裏面により行っているため、表面を鏡面研磨したウェーハ裏面が鏡面状であると、検知が困難となる、誤検知する等の問題を生じていた。
【0008】
本発明の目的は、ウェーハ両面が高精度の平坦度及び小さい表面粗さを有しかつウェーハの表裏面を目視により識別可能にするシリコンウェーハの製造方法を提供することにある。
【0009】
【課題を解決するための手段】
請求項1に係る発明は、図1に示すように、単結晶インゴットをスライスして薄円板状のウェーハを得るスライス工程10と、スライス工程10によって得られたウェーハを面取りする面取り工程11と、面取りされたウェーハを平面化するラッピング工程12と、面取り工程11及びラッピング工程12により導入されたウェーハ裏面の加工歪みの一部を裏面研削代で0.1〜1.0μm研削する裏面軽ラッピング工程13と、軽ラッピングされたウェーハ裏面の凹凸の一部を研磨する研磨時間が30〜45秒又は裏面軽研磨後のウェーハ裏面光沢度を120〜140%とする裏面軽研磨工程14と、ウェーハ表裏面の加工歪みの残部をアルカリエッチングするエッチング工程16と、エッチングされたウェーハの表面を鏡面研磨する表面鏡面研磨工程17と、表面鏡面研磨されたウェーハを洗浄する洗浄工程18とを含むシリコンウェーハの製造方法である。
請求項1に係る発明では、裏面軽ラッピング工程13によりウェーハ裏面の加工歪みの一部を取除き、裏面軽ラッピング工程13の後に裏面軽研磨工程14を施してウェーハ裏面の凹凸の一部を取除き、その後にアルカリエッチングを施して加工変質層を除去することにより、従来のエッチング代よりも小さいエッチング代とすることができるため、エッチング後のウェーハ裏面に形成されるファセットの形状を大きくかつ少なくすることができ、深いピットの発生も抑制されるため、ウェーハ両面がラッピングで得られた高い表面平坦度を維持でき、かつ表裏面を目視により識別可能なウェーハを得ることができる。
【0010】
【発明の実施の形態】
次に本発明の実施の形態を図面に基づいて説明する。
先ず、育成されたシリコン単結晶インゴットは、先端部及び終端部を切断してブロック状とし、インゴットの直径を均一にするためにインゴットの外径を研削してブロック体とする。特定の結晶方位を示すために、このブロック体にオリエンテーションフラットやオリエンテーションノッチを施す。このプロセスの後、図1に示すように、ブロック体は棒軸方向に対して所定角度をもってスライスされる(工程10)。
スライスされたウェーハは、ウェーハの周辺部の欠けやチップを防止するためにウェーハ周辺に面取り加工する(工程11)。この面取りを施すことにより、例えば面取りされていないシリコンウェーハ表面上にエピタキシャル成長するときに周辺部に異常成長が起こり環状に盛り上がるクラウン現象を抑制することができる。
【0011】
次いで、スライス工程10で生じたウェーハ表面の凹凸層を機械研磨(ラッピング)してウェーハ表面の平坦度とウェーハの平行度を高める(工程12)。ラッピング工程12を施したウェーハは洗浄されて次工程へと送られる。
面取り工程11やラッピング工程12により導入された機械的なウェーハ表面の加工歪みの一部を研削する(工程13)。この裏面軽ラッピング工程13により、主にラッピング工程12により得られた平行度(平坦度)を維持するとともにスライス工程10やラッピング工程12等の機械加工プロセスでウェーハ表面に形成された加工変質層の一部を取除く。この裏面軽ラッピング工程13では、例えば粒径0.05〜0.1μmのAl23やSiO2等の研磨砥粒を含むスラリーを供給し、所定の加工圧力でウェーハ裏面を研削する。裏面軽ラッピング工程13では、研削代を0.1〜1.0μmとする。研削代が0.1μm未満であると、後工程のエッチング工程16において加工変質層を全て取除かなければならず、ウェーハ表裏面にファセットや深いピットが形成される不具合を生じる。1.0μmを越えても、効果は変わらない。裏面軽ラッピング工程13を終えたウェーハ表裏面は、図2(a)に示すように、加工変質層が一部残留し、更に凹凸が形成される。
【0012】
次に、図1に戻って、軽ラッピングされたウェーハ裏面の凹凸の一部を研磨する裏面軽研磨工程を行う(工程14)。図2(b)に示すように、この裏面軽研磨をウェーハ裏面に施すことにより裏面の粗さを低減する。
この裏面軽研磨工程14及び後に続く表面鏡面研磨工程17では片面研磨方法が用いられる。図3に基づいて片面研磨方法について述べる。この研磨装置20は回転定盤21とウェーハ保持具22を備える。回転定盤21は大きな円板であり、その底面中心に接続されたシャフト23によって回転する。回転定盤21の上面には研磨布24が貼付けられる。ウェーハ保持具22は加圧ヘッド22aとこれに接続して加圧ヘッド22aを回転させるシャフト22bからなる。加圧ヘッド22aの下面には研磨プレート26が取付けられる。研磨プレート26の下面には複数枚のシリコンウェーハ27が貼付けられる。回転定盤21の上部には研磨液28を供給するための配管29が設けられる。この研磨装置20によりシリコンウェーハ27を研磨する場合には、加圧ヘッド22aを下降してシリコンウェーハ27に所定の圧力を加えてウェーハ27を押さえる。配管29から研磨液28を研磨布24に供給しながら、加圧ヘッド22aと回転定盤21とを同一方向に回転させて、ウェーハ27の表面を平坦に研磨する。
【0013】
裏面軽研磨工程14によるウェーハ裏面の研磨時間を30〜45秒又は裏面軽研磨後のウェーハ裏面光沢度を120〜140%とする。研磨時間が30秒未満又はウェーハ裏面光沢度が120%未満であると、ウェーハ裏面に大きな凹凸が残留するため、後工程のデバイス工程において吸着盤に吸着させると裏面の凹凸が転写する不具合を生じる。研磨時間が45秒を越える又はウェーハ裏面光沢度が140%を越えると、表面鏡面研磨工程17を終えたウェーハでは、表裏面の区別がつかなくなる。この裏面軽研磨工程14によりウェーハ裏面の形状は図2(b)に示すように、裏面の粗さが所定の範囲に抑えられる。
【0014】
次に、図1に戻って、アルカリエッチングを施すことにより、ウェーハ表面の加工変質層を除去するとともに、ウェーハ裏面では裏面軽研磨工程14で制御した表面粗さを維持しつつ残りの加工変質層を取除く(工程16)。エッチング工程16におけるアルカリエッチングのエッチング液は水酸化ナトリウム又は水酸化カリウムである。エッチング工程16におけるアルカリエッチングの合計取り代をシリコンウェーハの表面と裏面を合わせた合計で25〜30μmとする。エッチング工程での合計取り代を25〜28μmとすることが好ましい。エッチング工程での合計取り代が25μm未満であると、エッチング後のウェーハ光沢度低減効果が小さくなり、30μmを越えるとラフネス悪化が懸念される。
【0015】
エッチング工程16を終えたウェーハは、その表面を機械的ないし物理的研磨と化学的研磨とを組合わせた鏡面研磨をすることにより、光学的光沢をもち加工歪みのない鏡面ウェーハにされる(工程17)。表面鏡面研磨を終えたウェーハは洗浄され(工程18)、デバイス製造プロセスへと送られる。このように本発明の各工程10〜18を経ることにより、ウェーハ両面が高精度の平坦度及び小さい表面粗さを有しかつウェーハの表裏面を目視により識別可能なシリコンウェーハを得ることができる。
【0016】
【発明の効果】
以上述べたように、本発明の製造方法における各工程を経ることにより、ウェーハ表面がウェーハ裏面より光沢度が高くなり、ウェーハ両面が高精度の平坦度及び小さい表面粗さを有し、デバイスプロセスの搬送系でのウェーハ有無の検知における検知困難や誤検知などの問題を生じず、ウェーハの表裏面を目視により識別可能な程度に差別化することができる。
【図面の簡単な説明】
【図1】 本発明のシリコンウェーハの製造方法を示す工程図。
【図2】(a) 軽ラッピング工程を終えたウェーハの状態を示すウェーハ裏面部分拡大断面図。
(b) 裏面軽研磨工程を終えたウェーハの状態を示すウェーハ裏面部分拡大断面図。
【図3】 裏面軽研磨工程及び表面鏡面研磨工程に用いる片面研磨装置の概略図。

Claims (3)

  1. 単結晶インゴットをスライスして薄円板状のウェーハを得るスライス工程と
    前記スライス工程によって得られたウェーハを面取りする面取り工程と
    前記面取りされたウェーハを平面化するラッピング工程と
    前記面取り工程及びラッピング工程により導入されたウェーハ裏面の加工歪みの一部を裏面研削代で0.1〜1.0μm研削する裏面軽ラッピング工程と
    前記軽ラッピングされた前記ウェーハ裏面の凹凸の一部を研磨する研磨時間が30〜45秒又は裏面軽研磨後のウェーハ裏面光沢度を120〜140%とする裏面軽研磨工程と
    前記ウェーハ表裏面の加工歪みの残部をアルカリエッチングするエッチング工程と
    前記エッチングされたウェーハ表面を鏡面研磨する表面鏡面研磨工程と
    前記表面研磨されたウェーハを洗浄する洗浄工程と
    を含むシリコンウェーハの製造方法。
  2. エッチング工程におけるアルカリエッチングの合計取り代をシリコンウェーハの表面と裏面を合わせた合計で25〜30μmとする請求項1記載の製造方法。
  3. エッチング工程におけるアルカリエッチングのエッチング液が水酸化ナトリウム又は水酸化カリウムである請求項1又は記載の製造方法。
JP2002080868A 2002-03-22 2002-03-22 シリコンウェーハの製造方法 Expired - Fee Related JP4192482B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002080868A JP4192482B2 (ja) 2002-03-22 2002-03-22 シリコンウェーハの製造方法
US10/957,026 US7456106B2 (en) 2002-03-22 2004-10-01 Method for producing a silicon wafer
US10/957,030 US7226864B2 (en) 2002-03-22 2004-10-01 Method for producing a silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002080868A JP4192482B2 (ja) 2002-03-22 2002-03-22 シリコンウェーハの製造方法

Publications (3)

Publication Number Publication Date
JP2003282491A JP2003282491A (ja) 2003-10-03
JP2003282491A5 JP2003282491A5 (ja) 2005-10-20
JP4192482B2 true JP4192482B2 (ja) 2008-12-10

Family

ID=29229722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002080868A Expired - Fee Related JP4192482B2 (ja) 2002-03-22 2002-03-22 シリコンウェーハの製造方法

Country Status (2)

Country Link
US (2) US7456106B2 (ja)
JP (1) JP4192482B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4192482B2 (ja) * 2002-03-22 2008-12-10 株式会社Sumco シリコンウェーハの製造方法
JP4273943B2 (ja) 2003-12-01 2009-06-03 株式会社Sumco シリコンウェーハの製造方法
JP2005175106A (ja) * 2003-12-10 2005-06-30 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの加工方法
JP4442446B2 (ja) * 2005-01-27 2010-03-31 信越半導体株式会社 選択エッチング方法
JP4517867B2 (ja) * 2005-01-31 2010-08-04 株式会社Sumco シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法
US20080206992A1 (en) * 2006-12-29 2008-08-28 Siltron Inc. Method for manufacturing high flatness silicon wafer
US8128830B2 (en) * 2009-09-17 2012-03-06 Hitachi Global Storage Technologies Netherlands, B.V. Labeling an imprint lithography template
US8377825B2 (en) * 2009-10-30 2013-02-19 Corning Incorporated Semiconductor wafer re-use using chemical mechanical polishing
US8562849B2 (en) * 2009-11-30 2013-10-22 Corning Incorporated Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing
DE112011100688T5 (de) * 2010-02-26 2013-02-28 Sumco Corporation Verfahren zum Herstellen eines Halbleiterwafers
US8647171B2 (en) 2010-03-12 2014-02-11 Wayne O. Duescher Fixed-spindle floating-platen workpiece loader apparatus
US8500515B2 (en) 2010-03-12 2013-08-06 Wayne O. Duescher Fixed-spindle and floating-platen abrasive system using spherical mounts
US8647172B2 (en) 2010-03-12 2014-02-11 Wayne O. Duescher Wafer pads for fixed-spindle floating-platen lapping
US8641476B2 (en) 2011-10-06 2014-02-04 Wayne O. Duescher Coplanar alignment apparatus for rotary spindles
US8758088B2 (en) 2011-10-06 2014-06-24 Wayne O. Duescher Floating abrading platen configuration
US8602842B2 (en) 2010-03-12 2013-12-10 Wayne O. Duescher Three-point fixed-spindle floating-platen abrasive system
US8647170B2 (en) 2011-10-06 2014-02-11 Wayne O. Duescher Laser alignment apparatus for rotary spindles
US8696405B2 (en) 2010-03-12 2014-04-15 Wayne O. Duescher Pivot-balanced floating platen lapping machine
US8740668B2 (en) 2010-03-12 2014-06-03 Wayne O. Duescher Three-point spindle-supported floating abrasive platen
US8337280B2 (en) 2010-09-14 2012-12-25 Duescher Wayne O High speed platen abrading wire-driven rotary workholder
US8430717B2 (en) 2010-10-12 2013-04-30 Wayne O. Duescher Dynamic action abrasive lapping workholder
JP6091193B2 (ja) * 2011-12-27 2017-03-08 芝浦メカトロニクス株式会社 基板の処理装置及び処理方法
CN102832224B (zh) * 2012-09-10 2015-04-15 豪威科技(上海)有限公司 晶圆减薄方法
US8998677B2 (en) 2012-10-29 2015-04-07 Wayne O. Duescher Bellows driven floatation-type abrading workholder
US8998678B2 (en) 2012-10-29 2015-04-07 Wayne O. Duescher Spider arm driven flexible chamber abrading workholder
US9233452B2 (en) 2012-10-29 2016-01-12 Wayne O. Duescher Vacuum-grooved membrane abrasive polishing wafer workholder
US8845394B2 (en) 2012-10-29 2014-09-30 Wayne O. Duescher Bellows driven air floatation abrading workholder
US9604339B2 (en) 2012-10-29 2017-03-28 Wayne O. Duescher Vacuum-grooved membrane wafer polishing workholder
US9011207B2 (en) 2012-10-29 2015-04-21 Wayne O. Duescher Flexible diaphragm combination floating and rigid abrading workholder
US9199354B2 (en) 2012-10-29 2015-12-01 Wayne O. Duescher Flexible diaphragm post-type floating and rigid abrading workholder
US9039488B2 (en) 2012-10-29 2015-05-26 Wayne O. Duescher Pin driven flexible chamber abrading workholder
US9893116B2 (en) * 2014-09-16 2018-02-13 Toshiba Memory Corporation Manufacturing method of electronic device and manufacturing method of semiconductor device
US10926378B2 (en) 2017-07-08 2021-02-23 Wayne O. Duescher Abrasive coated disk islands using magnetic font sheet
US20200009701A1 (en) * 2018-07-09 2020-01-09 Arizona Board Of Regents On Behalf Of The University Of Arizona Polishing protocol for zirconium diboride based ceramics to be implemented into optical systems
CN110561200A (zh) * 2019-08-02 2019-12-13 菲特晶(南京)电子有限公司 一种石英晶片加工工艺
US11691241B1 (en) * 2019-08-05 2023-07-04 Keltech Engineering, Inc. Abrasive lapping head with floating and rigid workpiece carrier

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885056A (en) * 1988-09-02 1989-12-05 Motorola Inc. Method of reducing defects on semiconductor wafers
JPH09270400A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP3620554B2 (ja) * 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JP4066202B2 (ja) * 1996-10-04 2008-03-26 Sumco Techxiv株式会社 半導体ウェハの製造方法
JPH10135164A (ja) * 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JP3358549B2 (ja) * 1998-07-08 2002-12-24 信越半導体株式会社 半導体ウエーハの製造方法ならびにウエーハチャック
JP3329288B2 (ja) * 1998-11-26 2002-09-30 信越半導体株式会社 半導体ウエーハおよびその製造方法
WO2001006564A1 (en) * 1999-07-15 2001-01-25 Shin-Etsu Handotai Co., Ltd. Method for producing bonded wafer and bonded wafer
KR100792774B1 (ko) * 2000-06-29 2008-01-11 신에쯔 한도타이 가부시키가이샤 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼
EP1261020A4 (en) * 2000-10-26 2005-01-19 Shinetsu Handotai Kk PROCESS FOR PRODUCING PLATELETS, POLISHING APPARATUS AND PLATELET
JP4192482B2 (ja) * 2002-03-22 2008-12-10 株式会社Sumco シリコンウェーハの製造方法

Also Published As

Publication number Publication date
JP2003282491A (ja) 2003-10-03
US7226864B2 (en) 2007-06-05
US20050148181A1 (en) 2005-07-07
US7456106B2 (en) 2008-11-25
US20050112893A1 (en) 2005-05-26

Similar Documents

Publication Publication Date Title
JP4192482B2 (ja) シリコンウェーハの製造方法
JP3169120B2 (ja) 半導体鏡面ウェーハの製造方法
JP3664593B2 (ja) 半導体ウエーハおよびその製造方法
JP3329288B2 (ja) 半導体ウエーハおよびその製造方法
EP1808887B1 (en) Production method of semiconductor wafer
US6214704B1 (en) Method of processing semiconductor wafers to build in back surface damage
EP1852899A1 (en) Method for manufacturing semiconductor wafer and method for mirror chamfering semiconductor wafer
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
WO2003094215A1 (fr) Procede de fabrication de plaquettes semi-conductrices et plaquette
JPH06104229A (ja) ウェーハの製造方法
JP4835069B2 (ja) シリコンウェーハの製造方法
JP6327329B1 (ja) シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP4492293B2 (ja) 半導体基板の製造方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP4224871B2 (ja) 半導体基板の製造方法
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
JP4075426B2 (ja) シリコンウェーハの製造方法
TW426584B (en) Method of polishing semiconductor wafers
JP2003142434A (ja) 鏡面ウエーハの製造方法
JPH11126771A (ja) 半導体ウエーハのエッチング方法およびこの工程を有する半導体ウエーハの製造方法
JP2003203890A (ja) シリコンウェーハの製造方法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JP2010153844A (ja) 活性層用ウェーハの製造方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20050225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080515

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080908

R150 Certificate of patent or registration of utility model

Ref document number: 4192482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees