JPH07147428A - 発光ダイオードおよび発光ダイオードアレイ - Google Patents
発光ダイオードおよび発光ダイオードアレイInfo
- Publication number
- JPH07147428A JPH07147428A JP11482894A JP11482894A JPH07147428A JP H07147428 A JPH07147428 A JP H07147428A JP 11482894 A JP11482894 A JP 11482894A JP 11482894 A JP11482894 A JP 11482894A JP H07147428 A JPH07147428 A JP H07147428A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor substrate
- film
- type
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 260
- 239000000758 substrate Substances 0.000 claims description 153
- 239000012535 impurity Substances 0.000 claims description 110
- 238000000034 method Methods 0.000 claims description 102
- 230000000903 blocking effect Effects 0.000 claims description 97
- 238000005468 ion implantation Methods 0.000 claims description 44
- 125000005842 heteroatom Chemical group 0.000 claims description 30
- 238000002347 injection Methods 0.000 claims description 22
- 239000007924 injection Substances 0.000 claims description 22
- 239000012141 concentrate Substances 0.000 claims description 15
- 238000002513 implantation Methods 0.000 description 41
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 26
- 238000000206 photolithography Methods 0.000 description 22
- 238000005253 cladding Methods 0.000 description 21
- 230000004913 activation Effects 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 18
- 238000000605 extraction Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 11
- 238000007740 vapor deposition Methods 0.000 description 11
- 238000001039 wet etching Methods 0.000 description 11
- 238000003491 array Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 238000009826 distribution Methods 0.000 description 9
- 238000001451 molecular beam epitaxy Methods 0.000 description 9
- 229910017401 Au—Ge Inorganic materials 0.000 description 8
- 239000000969 carrier Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 238000000927 vapour-phase epitaxy Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】光取り出し効率に優れた新規な発光ダイオード
および発光ダイオードアレイを実現する。 【構成】発光部がダブルヘテロ構造を有する面発光型の
発光ダイオードであって、光射出窓１３に連設された膜
状の電極９の直下の部分に電流ブロック領域２０を形成
することにより、駆動電流が光射出窓１３直下の発光部
に集中するように構成した。
および発光ダイオードアレイを実現する。 【構成】発光部がダブルヘテロ構造を有する面発光型の
発光ダイオードであって、光射出窓１３に連設された膜
状の電極９の直下の部分に電流ブロック領域２０を形成
することにより、駆動電流が光射出窓１３直下の発光部
に集中するように構成した。
Description
【０００１】
【産業上の利用分野】この発明は発光ダイオードおよび
発光ダイオードアレイに関する。この発明の発光ダイオ
ードや発光ダイオードアレイは、光信号伝送における信
号発生源や光プリンターの光源として利用でき、特に、
この発明の発光ダイオードアレイは、固体走査方式（発
光ダイオードアレイの発光像を感光体上に等倍結像させ
る方式）の光プリンターの光源として好適に利用でき
る。
発光ダイオードアレイに関する。この発明の発光ダイオ
ードや発光ダイオードアレイは、光信号伝送における信
号発生源や光プリンターの光源として利用でき、特に、
この発明の発光ダイオードアレイは、固体走査方式（発
光ダイオードアレイの発光像を感光体上に等倍結像させ
る方式）の光プリンターの光源として好適に利用でき
る。
【０００２】
【従来の技術】光プリンターや光信号伝送用の光源とし
て、「面発光型」の発光ダイオードの使用が意図されて
いる。面発光型の発光ダイオードは、発光部を構成する
半導体積層膜の最上層に形成されたキャップ層上の一部
に膜状の電極が形成され、電極の形成されていないキャ
ップ層表面に形成された絶縁膜表面が「光射出窓」とな
る構成となっている。
て、「面発光型」の発光ダイオードの使用が意図されて
いる。面発光型の発光ダイオードは、発光部を構成する
半導体積層膜の最上層に形成されたキャップ層上の一部
に膜状の電極が形成され、電極の形成されていないキャ
ップ層表面に形成された絶縁膜表面が「光射出窓」とな
る構成となっている。
【０００３】このような、従来の面発光型の発光ダイオ
ードには以下の如き問題があった。即ち、面発光型の発
光ダイオードに発光のための駆動電流を通じると、キャ
ップ層上に形成された電極直下の半導体積層膜部分で駆
動電流密度が最も大きく、発光量はこの部分で最大であ
る。
ードには以下の如き問題があった。即ち、面発光型の発
光ダイオードに発光のための駆動電流を通じると、キャ
ップ層上に形成された電極直下の半導体積層膜部分で駆
動電流密度が最も大きく、発光量はこの部分で最大であ
る。
【０００４】しかし、この「電極直下の半導体積層膜部
分」で発光した光の大部分は膜状の電極に反射されるた
め、光射出窓から「光出力」として有効に取り出すこと
ができず、「光取り出し効率」が低い。
分」で発光した光の大部分は膜状の電極に反射されるた
め、光射出窓から「光出力」として有効に取り出すこと
ができず、「光取り出し効率」が低い。
【０００５】
【発明が解決しようとする課題】この発明は上述した事
情に鑑みてなされたものであって、光取り出し効率に優
れた新規な発光ダイオードおよび発光ダイオードアレイ
の提供を目的とする。
情に鑑みてなされたものであって、光取り出し効率に優
れた新規な発光ダイオードおよび発光ダイオードアレイ
の提供を目的とする。
【０００６】この発明の別の目的は、光取り出し効率に
優れ、且つ発光効率の劣化が有効に防止された新規な発
光ダイオードおよび発光ダイオードアレイの提供にあ
る。
優れ、且つ発光効率の劣化が有効に防止された新規な発
光ダイオードおよび発光ダイオードアレイの提供にあ
る。
【０００７】この発明の他の目的は、光取り出し効率に
すぐれ、発光効率の劣化が有効に防止され、且つ、発光
部における発光強度分布が有効に均一化された発光ダイ
オードおよび発光ダイオードアレイの提供にある。
すぐれ、発光効率の劣化が有効に防止され、且つ、発光
部における発光強度分布が有効に均一化された発光ダイ
オードおよび発光ダイオードアレイの提供にある。
【０００８】
【課題を解決するための手段】請求項１記載の発光ダイ
オードは、「発光部がダブルヘテロ構造を有する面発光
型の発光ダイオード」であって、「光射出窓に連設され
た膜状の電極の直下の部分に電流ブロック領域を形成す
ることにより、駆動電流が光射出窓直下の発光部に集中
するように構成した」ことを特徴とする。
オードは、「発光部がダブルヘテロ構造を有する面発光
型の発光ダイオード」であって、「光射出窓に連設され
た膜状の電極の直下の部分に電流ブロック領域を形成す
ることにより、駆動電流が光射出窓直下の発光部に集中
するように構成した」ことを特徴とする。
【０００９】請求項１記載の発光ダイオードは、具体的
には「半導体基板上に電気伝導型がｐｎｐｎとなるよう
に半導体膜を積層形成し、半導体基板と同じ伝導型を有
する半導体膜のうち、半導体基板から離れた側の半導体
膜を電流ブロック層とし、半導体基板側のｐｎ膜積層部
分をダブルヘテロ構造の発光部とし、光射出窓直下の電
流ブロック層に、半導体基板と異なる伝導型の不純物を
注入した」構成とすることができる（請求項２）。
には「半導体基板上に電気伝導型がｐｎｐｎとなるよう
に半導体膜を積層形成し、半導体基板と同じ伝導型を有
する半導体膜のうち、半導体基板から離れた側の半導体
膜を電流ブロック層とし、半導体基板側のｐｎ膜積層部
分をダブルヘテロ構造の発光部とし、光射出窓直下の電
流ブロック層に、半導体基板と異なる伝導型の不純物を
注入した」構成とすることができる（請求項２）。
【００１０】この場合には、電流ブロック層として形成
された半導体膜の一部に不純物を注入することにより、
注入部分において電流ブロック機能を解除し、電極直下
の電流ブロック層部分を電流ブロック領域として残すの
である。
された半導体膜の一部に不純物を注入することにより、
注入部分において電流ブロック機能を解除し、電極直下
の電流ブロック層部分を電流ブロック領域として残すの
である。
【００１１】あるいは、上記請求項１記載の発光ダイオ
ードにおいて、「半導体基板上に電気伝導型がｐｎとな
るように半導体膜を積層形成してダブルヘテロ構造の発
光部を構成し、電極直下の部分に不純物を注入して高抵
抗の電流ブロック領域を形成した」構成とすることもで
きる（請求項３）。
ードにおいて、「半導体基板上に電気伝導型がｐｎとな
るように半導体膜を積層形成してダブルヘテロ構造の発
光部を構成し、電極直下の部分に不純物を注入して高抵
抗の電流ブロック領域を形成した」構成とすることもで
きる（請求項３）。
【００１２】請求項４記載の発光ダイオードアレイは、
上記請求項１または２または３記載の発光ダイオードを
複数個、「モノリシックにアレイ配列」して構成され
る。
上記請求項１または２または３記載の発光ダイオードを
複数個、「モノリシックにアレイ配列」して構成され
る。
【００１３】請求項５〜１３記載の発光ダイオードも
「発光部がダブルヘテロ構造を有する面発光型の発光ダ
イオード」である。
「発光部がダブルヘテロ構造を有する面発光型の発光ダ
イオード」である。
【００１４】請求項５記載の発光ダイオードは「ｎ型の
半導体基板上に、電気伝導型が半導体基板側から順次ｎ
ｐｎｐとなるように半導体膜を積層形成し、ｎ型の半導
体膜のうちで、半導体基板から離れた側の半導体膜を電
流ブロック層とし、半導体基板側のｎｐ膜積層部分をダ
ブルヘテロ構造の発光部とし、光射出窓直下の部分の電
流ブロック層にｐ型不純物をイオン注入法によりドーピ
ングし、光射出窓に連設された膜状の電極の直下の部分
に電流ブロック領域を形成することにより、駆動電流が
光射出窓直下の発光部に集中するように構成した」こと
を特徴とする。
半導体基板上に、電気伝導型が半導体基板側から順次ｎ
ｐｎｐとなるように半導体膜を積層形成し、ｎ型の半導
体膜のうちで、半導体基板から離れた側の半導体膜を電
流ブロック層とし、半導体基板側のｎｐ膜積層部分をダ
ブルヘテロ構造の発光部とし、光射出窓直下の部分の電
流ブロック層にｐ型不純物をイオン注入法によりドーピ
ングし、光射出窓に連設された膜状の電極の直下の部分
に電流ブロック領域を形成することにより、駆動電流が
光射出窓直下の発光部に集中するように構成した」こと
を特徴とする。
【００１５】請求項６記載の発光ダイオードは「ｐ型の
半導体基板上に、電気伝導型が半導体基板側から順次ｐ
ｎｐｎとなるように半導体膜を積層形成し、ｐ型の半導
体膜のうちで、半導体基板から離れた側の半導体膜を電
流ブロック層とし、半導体基板側のｐｎ膜積層部分をダ
ブルヘテロ構造の発光部とし、光射出窓直下の部分の電
流ブロック層にｎ型不純物をイオン注入法によりドーピ
ングし、光射出窓に連設された膜状の電極の直下の部分
に電流ブロック領域を形成することにより、駆動電流が
光射出窓直下の発光部に集中するように構成した」こと
を特徴とする。
半導体基板上に、電気伝導型が半導体基板側から順次ｐ
ｎｐｎとなるように半導体膜を積層形成し、ｐ型の半導
体膜のうちで、半導体基板から離れた側の半導体膜を電
流ブロック層とし、半導体基板側のｐｎ膜積層部分をダ
ブルヘテロ構造の発光部とし、光射出窓直下の部分の電
流ブロック層にｎ型不純物をイオン注入法によりドーピ
ングし、光射出窓に連設された膜状の電極の直下の部分
に電流ブロック領域を形成することにより、駆動電流が
光射出窓直下の発光部に集中するように構成した」こと
を特徴とする。
【００１６】請求項７記載の発光ダイオードは「ｎ型の
半導体基板上に、電気伝導型が半導体基板側から順次ｎ
ｐ(−)ｐ(＋)となるように半導体膜を積層形成し、ｐ
(−)型の半導体膜を電流ブロック層とし、光射出窓直下
の部分の電流ブロック層に、ｐ型不純物をイオン注入法
によりドーピングし、光射出窓に連設された膜状の電極
の直下の部分に電流ブロック領域を形成することによ
り、駆動電流が光射出窓直下の発光部に集中するように
構成した」ことを特徴とする。上記ｐ(−)は、比較的キ
ャリヤ濃度の低いｐ型伝導型、ｐ(＋)は、比較的キャリ
ヤ濃度の高いｐ型伝導型を意味する。
半導体基板上に、電気伝導型が半導体基板側から順次ｎ
ｐ(−)ｐ(＋)となるように半導体膜を積層形成し、ｐ
(−)型の半導体膜を電流ブロック層とし、光射出窓直下
の部分の電流ブロック層に、ｐ型不純物をイオン注入法
によりドーピングし、光射出窓に連設された膜状の電極
の直下の部分に電流ブロック領域を形成することによ
り、駆動電流が光射出窓直下の発光部に集中するように
構成した」ことを特徴とする。上記ｐ(−)は、比較的キ
ャリヤ濃度の低いｐ型伝導型、ｐ(＋)は、比較的キャリ
ヤ濃度の高いｐ型伝導型を意味する。
【００１７】請求項８記載の発光ダイオードは「ｐ型の
半導体基板上に、電気伝導型が半導体基板側から順次ｐ
ｎ(−)ｎ(＋)となるように半導体膜を積層形成し、ｎ
(−)型の半導体膜を電流ブロック層とし、光射出窓直下
の部分の電流ブロック層に、ｎ型不純物をイオン注入法
によりドーピングし、光射出窓に連設された膜状の電極
の直下の部分に電流ブロック領域を形成することによ
り、駆動電流が光射出窓直下の発光部に集中するように
構成した」ことを特徴とする。上記ｎ(−)は、比較的キ
ャリヤ濃度の低いｎ型伝導型、ｎ(＋)は、比較的キャリ
ヤ濃度の高いｎ型伝導型を意味する。
半導体基板上に、電気伝導型が半導体基板側から順次ｐ
ｎ(−)ｎ(＋)となるように半導体膜を積層形成し、ｎ
(−)型の半導体膜を電流ブロック層とし、光射出窓直下
の部分の電流ブロック層に、ｎ型不純物をイオン注入法
によりドーピングし、光射出窓に連設された膜状の電極
の直下の部分に電流ブロック領域を形成することによ
り、駆動電流が光射出窓直下の発光部に集中するように
構成した」ことを特徴とする。上記ｎ(−)は、比較的キ
ャリヤ濃度の低いｎ型伝導型、ｎ(＋)は、比較的キャリ
ヤ濃度の高いｎ型伝導型を意味する。
【００１８】上記請求項５〜８記載の発明では、電流ブ
ロック層の一部にドーピングさせた不純物により、電流
ブロック機能を解除し、電流路を形成するのである。
ロック層の一部にドーピングさせた不純物により、電流
ブロック機能を解除し、電流路を形成するのである。
【００１９】請求項９記載の発光ダイオードは「ｎ型の
半導体基板上に、電気伝導型が半導体基板側から基本的
にｎｐとなるように半導体膜を積層形成し、光射出窓に
連設された膜状の電極の直下の部分のｐ型の半導体膜
に、ｎ型不純物をイオン注入法によりドーピングして電
流ブロック領域を形成することにより、駆動電流が光射
出窓直下の発光部に集中するように構成した］ことを特
徴とする。
半導体基板上に、電気伝導型が半導体基板側から基本的
にｎｐとなるように半導体膜を積層形成し、光射出窓に
連設された膜状の電極の直下の部分のｐ型の半導体膜
に、ｎ型不純物をイオン注入法によりドーピングして電
流ブロック領域を形成することにより、駆動電流が光射
出窓直下の発光部に集中するように構成した］ことを特
徴とする。
【００２０】請求項１０記載の発光ダイオードは「Ｐ型
の半導体基板上に、電気伝導型が半導体基板側から基本
的にｐｎとなるように半導体膜を積層形成し、光射出窓
に連設された膜状の電極の直下の部分のｎ型の半導体膜
に、ｐ型不純物をイオン注入法によりドーピングして電
流ブロック領域を形成することにより、駆動電流が光射
出窓直下の発光部に集中するように構成した」ことを特
徴とする。
の半導体基板上に、電気伝導型が半導体基板側から基本
的にｐｎとなるように半導体膜を積層形成し、光射出窓
に連設された膜状の電極の直下の部分のｎ型の半導体膜
に、ｐ型不純物をイオン注入法によりドーピングして電
流ブロック領域を形成することにより、駆動電流が光射
出窓直下の発光部に集中するように構成した」ことを特
徴とする。
【００２１】請求項１１記載の発光ダイオードは「ｎ型
の半導体基板上に、電気伝導型が半導体基板側から基本
的にｎｐとなるように半導体膜を積層形成し、光射出窓
に連設された膜状の電極の直下の部分のｎ型の半導体膜
に、ｐ型不純物をイオン注入法によりドーピングして電
流ブロック領域を形成することにより、駆動電流が光射
出窓直下の発光部に集中するように構成した」ことを特
徴とする。
の半導体基板上に、電気伝導型が半導体基板側から基本
的にｎｐとなるように半導体膜を積層形成し、光射出窓
に連設された膜状の電極の直下の部分のｎ型の半導体膜
に、ｐ型不純物をイオン注入法によりドーピングして電
流ブロック領域を形成することにより、駆動電流が光射
出窓直下の発光部に集中するように構成した」ことを特
徴とする。
【００２２】請求項１２記載の発光ダイオードは「ｐ型
の半導体基板上に、電気伝導型が半導体基板側から基本
的にｐｎとなるように半導体膜を積層形成し、光射出窓
に連設された膜状の電極の直下の部分のｐ型の半導体膜
に、ｎ型不純物をイオン注入法によりドーピングして電
流ブロック領域を形成することにより、駆動電流が光射
出窓直下の発光部に集中するように構成した」ことを特
徴とする。
の半導体基板上に、電気伝導型が半導体基板側から基本
的にｐｎとなるように半導体膜を積層形成し、光射出窓
に連設された膜状の電極の直下の部分のｐ型の半導体膜
に、ｎ型不純物をイオン注入法によりドーピングして電
流ブロック領域を形成することにより、駆動電流が光射
出窓直下の発光部に集中するように構成した」ことを特
徴とする。
【００２３】上記請求項９〜１２記載の発明では、不純
物をドーピングされた部分が電流ブロック機能を与えら
れて「電流ブロック領域」となるのである。
物をドーピングされた部分が電流ブロック機能を与えら
れて「電流ブロック領域」となるのである。
【００２４】請求項１３記載の発光ダイオードは「半導
体基板上に、電気伝導型が基本的にｐｎｐｎとなるよう
に半導体膜を積層形成し、半導体基板と同じ伝導型を有
する半導体膜のうち、半導体基板から離れた側の半導体
膜を電流ブロック層とし、半導体基板側のｐｎ膜積層部
分をダブルヘテロ構造の発光部とし、光射出窓直下の電
流ブロック層に、半導体基板と異なる伝導型の不純物を
イオン注入法によりドーピングし、半導体基板面と平行
な方向へ、光射出窓に連設された膜状の電極の直下の部
分から光射出窓の側に向かって不純物濃度が漸次高くな
るように分布させ、光射出窓に連設された膜状の電極の
直下の部分に電流ブロック領域を形成することにより、
駆動電流が光射出窓直下の発光部に集中するように構成
した」ことを特徴とする。
体基板上に、電気伝導型が基本的にｐｎｐｎとなるよう
に半導体膜を積層形成し、半導体基板と同じ伝導型を有
する半導体膜のうち、半導体基板から離れた側の半導体
膜を電流ブロック層とし、半導体基板側のｐｎ膜積層部
分をダブルヘテロ構造の発光部とし、光射出窓直下の電
流ブロック層に、半導体基板と異なる伝導型の不純物を
イオン注入法によりドーピングし、半導体基板面と平行
な方向へ、光射出窓に連設された膜状の電極の直下の部
分から光射出窓の側に向かって不純物濃度が漸次高くな
るように分布させ、光射出窓に連設された膜状の電極の
直下の部分に電流ブロック領域を形成することにより、
駆動電流が光射出窓直下の発光部に集中するように構成
した」ことを特徴とする。
【００２５】請求項１４記載の発光ダイオードアレイは
「請求項５または６または７または８または９または１
０または１１または１２または１３記載の発光ダイオー
ドを複数個、同一の半導体基板上にモノリシック且つ直
線状にアレイ配列して」構成される。
「請求項５または６または７または８または９または１
０または１１または１２または１３記載の発光ダイオー
ドを複数個、同一の半導体基板上にモノリシック且つ直
線状にアレイ配列して」構成される。
【００２６】
【作用】この発明の発光ダイオードは、上述のように
「光射出窓に連設された膜状の電極の直下の部分に電流
ブロック領域を形成することにより、駆動電流が光射出
窓直下の発光部分に集中する」ように構成されているか
ら、駆動電流を通じると、駆動電流は電流ブロック領域
を避けて「光射出窓直下の発光部」に集中し、光射出窓
直下の部分で発光量が最大となる。
「光射出窓に連設された膜状の電極の直下の部分に電流
ブロック領域を形成することにより、駆動電流が光射出
窓直下の発光部分に集中する」ように構成されているか
ら、駆動電流を通じると、駆動電流は電流ブロック領域
を避けて「光射出窓直下の発光部」に集中し、光射出窓
直下の部分で発光量が最大となる。
【００２７】請求項２，５，６，１３記載の発明におい
ては、予め形成された電流ブロック層に、電気伝導型が
逆の不純物をドーピングすることにより、電流ブロック
層の電気伝導型を反転させて電流路とする。
ては、予め形成された電流ブロック層に、電気伝導型が
逆の不純物をドーピングすることにより、電流ブロック
層の電気伝導型を反転させて電流路とする。
【００２８】請求項７，８記載の発明においては、予め
形成された電流ブロック層に欠乏しているキャリアをド
ーピングして、キャリヤ濃度を増加させることにより電
流ブロック層の抵抗率を減少させて電流路を形成する。
形成された電流ブロック層に欠乏しているキャリアをド
ーピングして、キャリヤ濃度を増加させることにより電
流ブロック層の抵抗率を減少させて電流路を形成する。
【００２９】請求項９〜１２記載の発明では、ｎｐもし
くはｐｎに半導体膜を積層された発光部の一部に、ｐも
しくはｎ型不純物をドーピングさせてｎ型半導体膜もし
くはｐ型半導体膜におけるキャリヤ濃度を減少させるこ
とにより、あるいは伝導型を反転させて電流ブロック領
域を形成する。
くはｐｎに半導体膜を積層された発光部の一部に、ｐも
しくはｎ型不純物をドーピングさせてｎ型半導体膜もし
くはｐ型半導体膜におけるキャリヤ濃度を減少させるこ
とにより、あるいは伝導型を反転させて電流ブロック領
域を形成する。
【００３０】さらに請求項１３記載の発明では、ドーピ
ングされた不純物が半導体基板の基板面（半導体膜を積
層される面）に平行な方向に「光射出窓に連設された膜
状の電極の直下の部分から光射出窓の側に向かって不純
物濃度が漸次高くなる」ような分布を持ち、この分布に
より上記方向にドリフト電界が生じ、注入キャリヤを加
速する。
ングされた不純物が半導体基板の基板面（半導体膜を積
層される面）に平行な方向に「光射出窓に連設された膜
状の電極の直下の部分から光射出窓の側に向かって不純
物濃度が漸次高くなる」ような分布を持ち、この分布に
より上記方向にドリフト電界が生じ、注入キャリヤを加
速する。
【００３１】電流ブロック層の「電流ブロック機能を解
除する」ため、あるいは「電流ブロック領域を形成す
る」ための不純物をドーピングを「イオン注入法」で行
うと、「熱拡散」により行う場合に比して、材料に加え
られる熱量が少なく、ドーピング後の発光部の「不純物
プロファイル」が大きく変化することがない。
除する」ため、あるいは「電流ブロック領域を形成す
る」ための不純物をドーピングを「イオン注入法」で行
うと、「熱拡散」により行う場合に比して、材料に加え
られる熱量が少なく、ドーピング後の発光部の「不純物
プロファイル」が大きく変化することがない。
【００３２】
【実施例】以下、具体的な実施例に即して説明する。
【００３３】図１は、請求項４記載の発光ダイオードア
レイの１実施例を示している。この発光ダイオードアレ
イをなす個々の発光ダイオードは、請求項２記載の発光
ダイオードの具体的実施例となっている。
レイの１実施例を示している。この発光ダイオードアレ
イをなす個々の発光ダイオードは、請求項２記載の発光
ダイオードの具体的実施例となっている。
【００３４】図１（ａ）は、発光ダイオードアレイを、
その配列端部から２番目の発光ダイオードの部分におい
て、発光ダイオード配列方向に直交する面で切断した状
態を示している。符号Ｄ1，Ｄ2は、発光ダイオードアレ
イを構成するアレイ端部の２つの発光ダイオードを示し
ている。
その配列端部から２番目の発光ダイオードの部分におい
て、発光ダイオード配列方向に直交する面で切断した状
態を示している。符号Ｄ1，Ｄ2は、発光ダイオードアレ
イを構成するアレイ端部の２つの発光ダイオードを示し
ている。
【００３５】発光ダイオードアレイを構成する個々の発
光ダイオードＤ1，Ｄ2等は同一の構造を有しているの
で、この構造を発光ダイオードＤ2を例に取って説明す
ると、図１（ａ）において符号１３で示す部分が光射出
窓である。光射出窓１３に連接するようにして、膜状の
電極９が「配線電極」として形成されている。即ち、光
射出窓１３には配線電極９が連設されている。
光ダイオードＤ1，Ｄ2等は同一の構造を有しているの
で、この構造を発光ダイオードＤ2を例に取って説明す
ると、図１（ａ）において符号１３で示す部分が光射出
窓である。光射出窓１３に連接するようにして、膜状の
電極９が「配線電極」として形成されている。即ち、光
射出窓１３には配線電極９が連設されている。
【００３６】図１（ｂ）を参照すると、この図は、発光
ダイオードＤ2の断面構造を示している。符号１で示す
半導体基板は、ｎ−ＧａＡｓの半導体基板であり、その
表面側には、ｎ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：
５×１０18，膜厚：１μｍ）のクラッド層２、ｎ−Ａｌ
0.2Ｇａ0.8Ａｓ（キャリヤ濃度：５×１０17，膜厚：
０．１５μｍ）の発光層３、ｐ−Ａｌ0.4Ｇａ0.6Ａｓ
（キャリヤ濃度：５×１０18，膜厚：１μｍ）のクラッ
ド層４、ｎ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：１×
１０19，膜厚：０．１μｍ）の電流ブロック層５、ｐ−
Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：５×１０18，膜
厚：０．２μｍ）のクラッド層６、ｐ−ＧａＡｓ（キヤ
リヤ濃度：１×１０19，膜厚：０．０１μｍ）のキャッ
プ層７が、半導体基板１側から上記順序に形成されてい
る。
ダイオードＤ2の断面構造を示している。符号１で示す
半導体基板は、ｎ−ＧａＡｓの半導体基板であり、その
表面側には、ｎ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：
５×１０18，膜厚：１μｍ）のクラッド層２、ｎ−Ａｌ
0.2Ｇａ0.8Ａｓ（キャリヤ濃度：５×１０17，膜厚：
０．１５μｍ）の発光層３、ｐ−Ａｌ0.4Ｇａ0.6Ａｓ
（キャリヤ濃度：５×１０18，膜厚：１μｍ）のクラッ
ド層４、ｎ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：１×
１０19，膜厚：０．１μｍ）の電流ブロック層５、ｐ−
Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：５×１０18，膜
厚：０．２μｍ）のクラッド層６、ｐ−ＧａＡｓ（キヤ
リヤ濃度：１×１０19，膜厚：０．０１μｍ）のキャッ
プ層７が、半導体基板１側から上記順序に形成されてい
る。
【００３７】クラッド層２と発光層３とクラッド層４の
ｐｎ部分がダブルヘテロ構造の発光部を構成し、電流ブ
ロック層５は半導体基板１上に形成されたｐｎｐｎ構造
における半導体基板から離れた側のｎ層である。
ｐｎ部分がダブルヘテロ構造の発光部を構成し、電流ブ
ロック層５は半導体基板１上に形成されたｐｎｐｎ構造
における半導体基板から離れた側のｎ層である。
【００３８】上記各半導体膜２〜７が積層形成された側
は絶縁層８により被覆され、絶縁層８上に形成された膜
状の配線電極９はＡｌ膜であり、絶縁層８に穿設された
コンタクトホール１０によりキャリヤ層７に接してい
る。
は絶縁層８により被覆され、絶縁層８上に形成された膜
状の配線電極９はＡｌ膜であり、絶縁層８に穿設された
コンタクトホール１０によりキャリヤ層７に接してい
る。
【００３９】光射出窓１３の直下の部分には、電流ブロ
ック層５を中心としてｐ型不純物が注入され、領域１１
を形成している。領域１１は注入されたｐ型不純物によ
り電流ブロック層５の両側のｐ型領域と同じ導電型にな
るため、この領域では電流ブロック層５のもつ電流ブロ
ック機能が解除される。従って、電流ブロック層５によ
る電流ブロック機能を持つ領域が電極９の直下の部分に
残されることになる。半導体基板１の裏面側には一面に
電極膜１２がＡｕ／ＡｕＧｅにより形成され、各発光ダ
イオードに共通の電極となっている。
ック層５を中心としてｐ型不純物が注入され、領域１１
を形成している。領域１１は注入されたｐ型不純物によ
り電流ブロック層５の両側のｐ型領域と同じ導電型にな
るため、この領域では電流ブロック層５のもつ電流ブロ
ック機能が解除される。従って、電流ブロック層５によ
る電流ブロック機能を持つ領域が電極９の直下の部分に
残されることになる。半導体基板１の裏面側には一面に
電極膜１２がＡｕ／ＡｕＧｅにより形成され、各発光ダ
イオードに共通の電極となっている。
【００４０】配線電極９と電極膜１２との間に電圧を印
加すると、駆動電流は配線電極９の側から電極膜１２に
側へ流れるが、このとき配線電極９の直下の部分では電
流ブロック層５による電流ブロック作用が働くので、電
流は領域１１に集中して流れることになり、この領域１
１の直下の発光部で明るい発光が得られ、発光した光は
配線電極９に反射されることなく、光射出部１３から
「光出力」として有効に射出する。従って、高い「光取
り出し効率」が実現される。
加すると、駆動電流は配線電極９の側から電極膜１２に
側へ流れるが、このとき配線電極９の直下の部分では電
流ブロック層５による電流ブロック作用が働くので、電
流は領域１１に集中して流れることになり、この領域１
１の直下の発光部で明るい発光が得られ、発光した光は
配線電極９に反射されることなく、光射出部１３から
「光出力」として有効に射出する。従って、高い「光取
り出し効率」が実現される。
【００４１】以下に、上記実施例の発光ダイオードアレ
イの製造工程の１例を略説する。まず、ｎ−ＧａＡｓの
半導体基板１上に、半導体膜として、上記クラッド層
２、発光層３、クラッド層４、電流ブロック層５、クラ
ッド層６、キャップ層７を有機金属気相成長法を用いた
エピタキシャル成長により、順次積層する。
イの製造工程の１例を略説する。まず、ｎ−ＧａＡｓの
半導体基板１上に、半導体膜として、上記クラッド層
２、発光層３、クラッド層４、電流ブロック層５、クラ
ッド層６、キャップ層７を有機金属気相成長法を用いた
エピタキシャル成長により、順次積層する。
【００４２】続いて、通常のフォトリソグラフィ技術と
イオン注入法とを用いて、光射出窓と成るべき部分の直
下の部分に、電流ブロック層５を中心として、ｐ型不純
物の注入を行って領域１１を形成する。次に、ＥＣＲ−
ＲＩＢＥによるドライエッチングを半導体基板１に達す
るまで行うようにして、半導体膜の積層部を個々の発光
ダイオード用に素子分離する。
イオン注入法とを用いて、光射出窓と成るべき部分の直
下の部分に、電流ブロック層５を中心として、ｐ型不純
物の注入を行って領域１１を形成する。次に、ＥＣＲ−
ＲＩＢＥによるドライエッチングを半導体基板１に達す
るまで行うようにして、半導体膜の積層部を個々の発光
ダイオード用に素子分離する。
【００４３】その後、プラズマ気相成長法により絶縁層
８を形成し、通常のフォトリソグラフィ技術とウエット
エッチングにより、キャップ層７の上部の絶縁層にコン
タクトホールを穿設する。さらにＤＣスパッタリング法
と反応性イオンエッチング法を用いて配線電極９を形成
し、最後に半導体基板１の裏面に電子ビーム蒸着法を用
いて電極膜１２を形成する。
８を形成し、通常のフォトリソグラフィ技術とウエット
エッチングにより、キャップ層７の上部の絶縁層にコン
タクトホールを穿設する。さらにＤＣスパッタリング法
と反応性イオンエッチング法を用いて配線電極９を形成
し、最後に半導体基板１の裏面に電子ビーム蒸着法を用
いて電極膜１２を形成する。
【００４４】図２に別実施例を示す。この実施例も発光
ダイオードアレイの１実施例であり、発光ダイオードの
配列形態は図１（ａ）に示す実施例の場合と同様であ
る。繁雑を避けるために、混同の慮がないと思われるも
のについては、図１におけると同一の符号を用いた。発
光ダイオードアレイを成す発光ダイオードの１つを例に
取り、図２に即して説明する。
ダイオードアレイの１実施例であり、発光ダイオードの
配列形態は図１（ａ）に示す実施例の場合と同様であ
る。繁雑を避けるために、混同の慮がないと思われるも
のについては、図１におけると同一の符号を用いた。発
光ダイオードアレイを成す発光ダイオードの１つを例に
取り、図２に即して説明する。
【００４５】ｎ−ＧａＡｓの半導体基板１の表面側に
は、半導体膜として、ｎ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリ
ヤ濃度：５×１０18，膜厚：１μｍ）のクラッド層２、
ｎ−Ａｌ0.2Ｇａ0.8Ａｓ（キャリヤ濃度：５×１０17，
膜厚：０．１５μｍ）の活性層３、ｐ−Ａｌ0.4Ｇａ0.6
Ａｓ（キャリヤ濃度：５×１０18，膜厚：１μｍ）のク
ラッド層４、ｐ−ＧａＡｓ（キヤリヤ濃度：１×１
０19，膜厚：０．０１μｍ）のキャップ層７が、半導体
基板１側から上記順序に積層形成されている。
は、半導体膜として、ｎ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリ
ヤ濃度：５×１０18，膜厚：１μｍ）のクラッド層２、
ｎ−Ａｌ0.2Ｇａ0.8Ａｓ（キャリヤ濃度：５×１０17，
膜厚：０．１５μｍ）の活性層３、ｐ−Ａｌ0.4Ｇａ0.6
Ａｓ（キャリヤ濃度：５×１０18，膜厚：１μｍ）のク
ラッド層４、ｐ−ＧａＡｓ（キヤリヤ濃度：１×１
０19，膜厚：０．０１μｍ）のキャップ層７が、半導体
基板１側から上記順序に積層形成されている。
【００４６】なお、この明細書において、「キャリヤ濃
度」を表す数値は、「単位立方センチメートル（ｃ
ｍ3）あたりのキャリヤ数」であることを付記してお
く。
度」を表す数値は、「単位立方センチメートル（ｃ
ｍ3）あたりのキャリヤ数」であることを付記してお
く。
【００４７】クラッド層２と活性層３とクラッド層４の
部分がダブルヘテロ構造の発光部を構成し、半導体膜２
〜４，７による半導体積層膜の形成された側は絶縁層８
により被覆され、絶縁層８上に形成されたＡｌ膜による
配線電極９は、絶縁層８に穿設されたコンタクトホール
１０によりキャップ層７に接している。
部分がダブルヘテロ構造の発光部を構成し、半導体膜２
〜４，７による半導体積層膜の形成された側は絶縁層８
により被覆され、絶縁層８上に形成されたＡｌ膜による
配線電極９は、絶縁層８に穿設されたコンタクトホール
１０によりキャップ層７に接している。
【００４８】配線電極９の先端部の直下の部分には、絶
縁性不純物：Ｈ（＋）（水素のプラスイオン）が注入さ
れ、高抵抗の電流ブロック領域２０を形成している。半
導体基板１の裏面側には一面に電極膜１２がＡｕ／Ａｕ
Ｇｅにより形成され、各発光ダイオードに共通の電極と
なっている。
縁性不純物：Ｈ（＋）（水素のプラスイオン）が注入さ
れ、高抵抗の電流ブロック領域２０を形成している。半
導体基板１の裏面側には一面に電極膜１２がＡｕ／Ａｕ
Ｇｅにより形成され、各発光ダイオードに共通の電極と
なっている。
【００４９】配線電極９と電極膜１２との間に電圧を印
加すると、駆動電流は配線電極９の側から電極膜１２側
へ流れるが、配線電極９の直下の部分では、電流ブロッ
ク領域２０による電流ブロック作用が働くので、電流は
光射出窓１３の直下の部分に集中して流れることにな
り、この領域で明るい発光が得られ、発光した光は配線
電極９に反射されることなく、光射出部１３から「光出
力」として有効に射出する。従って、高い「光取り出し
効率」が実現される。
加すると、駆動電流は配線電極９の側から電極膜１２側
へ流れるが、配線電極９の直下の部分では、電流ブロッ
ク領域２０による電流ブロック作用が働くので、電流は
光射出窓１３の直下の部分に集中して流れることにな
り、この領域で明るい発光が得られ、発光した光は配線
電極９に反射されることなく、光射出部１３から「光出
力」として有効に射出する。従って、高い「光取り出し
効率」が実現される。
【００５０】以下に、上記実施例の発光ダイオードアレ
イの製造工程の１例を略説する。まず、ｎ−ＧａＡｓの
半導体基板１上に、上記クラッド層２、活性層３、クラ
ッド層４、キャップ層７を有機金属気相成長法を用いた
エピタキシャル成長により順次積層する。続いて、通常
のフォトリソグラフィ技術とイオン注入法とを用いて、
光射出窓と連接する配線電極の形成されるべき部分の直
下の部分に、水素のプラスイオンの注入を行って電流ブ
ロック領域２０を形成する。
イの製造工程の１例を略説する。まず、ｎ−ＧａＡｓの
半導体基板１上に、上記クラッド層２、活性層３、クラ
ッド層４、キャップ層７を有機金属気相成長法を用いた
エピタキシャル成長により順次積層する。続いて、通常
のフォトリソグラフィ技術とイオン注入法とを用いて、
光射出窓と連接する配線電極の形成されるべき部分の直
下の部分に、水素のプラスイオンの注入を行って電流ブ
ロック領域２０を形成する。
【００５１】次に、ＥＣＲ−ＲＩＢＥによるドライエッ
チングを半導体基板１に達するまで行い、半導体膜の積
層部を個々の発光ダイオード用に素子分離した後、プラ
ズマ気相成長法により絶縁層８を形成し、通常のフォト
リソグラフィ技術とウエットエッチングにより、キャッ
プ層７の上部の絶縁層８にコンタクトホールを穿設す
る。さらにＤＣスパッタリング法と反応性イオンエッチ
ング法を用いて配線電極９を形成し、最後に半導体基板
１の裏面に電子ビーム蒸着法を用いて電極膜１２を形成
する。
チングを半導体基板１に達するまで行い、半導体膜の積
層部を個々の発光ダイオード用に素子分離した後、プラ
ズマ気相成長法により絶縁層８を形成し、通常のフォト
リソグラフィ技術とウエットエッチングにより、キャッ
プ層７の上部の絶縁層８にコンタクトホールを穿設す
る。さらにＤＣスパッタリング法と反応性イオンエッチ
ング法を用いて配線電極９を形成し、最後に半導体基板
１の裏面に電子ビーム蒸着法を用いて電極膜１２を形成
する。
【００５２】上の各実施例において形成される発光ダイ
オードアレイを必要に応じて、個々の発光ダイオードに
分割すれば、単体の発光ダイオードを得ることができ
る。上記実施例ではＧａＡｓ／ＡｌＧａＡｓ系半導体を
用いているが、ＩｎＰ／ＩｎＧａＡｓ系等の他の半導体
を用いることも可能である。また、結晶成長法として有
機金属気相成長法を用いる例を説明したが、分子線エピ
タキシャル成長法や液相成長法の使用も可能である。
オードアレイを必要に応じて、個々の発光ダイオードに
分割すれば、単体の発光ダイオードを得ることができ
る。上記実施例ではＧａＡｓ／ＡｌＧａＡｓ系半導体を
用いているが、ＩｎＰ／ＩｎＧａＡｓ系等の他の半導体
を用いることも可能である。また、結晶成長法として有
機金属気相成長法を用いる例を説明したが、分子線エピ
タキシャル成長法や液相成長法の使用も可能である。
【００５３】図３は、請求項５記載の発光ダイオードの
１実施例を、図１（ｂ）に倣って示している。即ち、図
１（ａ）と同様に、同一の発光ダイオードをモノリシッ
ク且つ直線状にアレイ配列した発光ダイオードアレイ
（請求項１４）のうちの任意の１つを示したものであ
る。
１実施例を、図１（ｂ）に倣って示している。即ち、図
１（ａ）と同様に、同一の発光ダイオードをモノリシッ
ク且つ直線状にアレイ配列した発光ダイオードアレイ
（請求項１４）のうちの任意の１つを示したものであ
る。
【００５４】符号５０１で示す半導体基板は、ｎ−Ｇａ
Ａｓの半導体基板であり、その表面側に、半導体膜とし
て、ｎ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：３×１０
17，膜厚：１μｍ）のクラッド層５０２、ｎ−Ａｌ0.2
Ｇａ0.8Ａｓ（キャリヤ濃度：５×１０15，膜厚：０．
１５μｍ）の発光層５０３、ｐ−Ａｌ0.4Ｇａ0.6Ａｓ
（キャリヤ濃度：１×１０17，膜厚：０．７μｍ）のク
ラッド層５０４、ｎ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃
度：３×１０17，膜厚：０．２μｍ）の電流ブロック層
５０５、ｐ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：１×
１０18，膜厚：０．２μｍ）の電流注入層５０６、ｐ−
ＧａＡｓ（キヤリヤ濃度：１×１０20，膜厚：０．０５
μｍ）のキャップ層５０７が、半導体基板５０１側から
上記順序に積層形成されている。
Ａｓの半導体基板であり、その表面側に、半導体膜とし
て、ｎ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：３×１０
17，膜厚：１μｍ）のクラッド層５０２、ｎ−Ａｌ0.2
Ｇａ0.8Ａｓ（キャリヤ濃度：５×１０15，膜厚：０．
１５μｍ）の発光層５０３、ｐ−Ａｌ0.4Ｇａ0.6Ａｓ
（キャリヤ濃度：１×１０17，膜厚：０．７μｍ）のク
ラッド層５０４、ｎ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃
度：３×１０17，膜厚：０．２μｍ）の電流ブロック層
５０５、ｐ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：１×
１０18，膜厚：０．２μｍ）の電流注入層５０６、ｐ−
ＧａＡｓ（キヤリヤ濃度：１×１０20，膜厚：０．０５
μｍ）のキャップ層５０７が、半導体基板５０１側から
上記順序に積層形成されている。
【００５５】クラッド層５０２と発光層３とクラッド層
５０４の、半導体基板５０１側のｎｐ部分がダブルヘテ
ロ構造の発光部を構成し、電流ブロック層５０５は半導
体基板５０１から離れた側のｎ層である。
５０４の、半導体基板５０１側のｎｐ部分がダブルヘテ
ロ構造の発光部を構成し、電流ブロック層５０５は半導
体基板５０１から離れた側のｎ層である。
【００５６】上記各半導体膜５０２〜５０７が積層形成
された側は絶縁層５０８により被覆され、絶縁層５０８
上に形成された膜状の配線電極５０９はＡｌ膜であり、
絶縁層５０８に穿設されたコンタクトホール５１２によ
りキャップ層５０７に接している。
された側は絶縁層５０８により被覆され、絶縁層５０８
上に形成された膜状の配線電極５０９はＡｌ膜であり、
絶縁層５０８に穿設されたコンタクトホール５１２によ
りキャップ層５０７に接している。
【００５７】光射出窓５１１の直下の部分には、電流ブ
ロック層５０５を中心としてｐ型不純物である9Ｂｅ
(＋)（括弧内の＋はイオンの極性が正であることを示
す。以下同じ）が、電流ブロック層５０５におけるｐｎ
反転を生じるように、イオン注入法により注入され、ｐ
型不純物注入領域５１３をなしている。
ロック層５０５を中心としてｐ型不純物である9Ｂｅ
(＋)（括弧内の＋はイオンの極性が正であることを示
す。以下同じ）が、電流ブロック層５０５におけるｐｎ
反転を生じるように、イオン注入法により注入され、ｐ
型不純物注入領域５１３をなしている。
【００５８】この実施例では、電流ブロック層５０５と
電流注入層５０６とは、発光層５０３と光射出窓５１１
との間に位置するから、発光層５０３からの光を光射出
窓５１１から効率良く出力させるためには、電流ブロッ
ク層５０５のエネルギーギャップを、発光層５０３のエ
ネルギーギャップよりも大きくし、発光層で発生した光
子が電流ブロック層５０５で吸収されないようにする必
要がある。
電流注入層５０６とは、発光層５０３と光射出窓５１１
との間に位置するから、発光層５０３からの光を光射出
窓５１１から効率良く出力させるためには、電流ブロッ
ク層５０５のエネルギーギャップを、発光層５０３のエ
ネルギーギャップよりも大きくし、発光層で発生した光
子が電流ブロック層５０５で吸収されないようにする必
要がある。
【００５９】この実施例のように、ＡｌＧａＡｓ系の材
料により構成されている場合、エネルギーギャップを大
きくするには材料のＡｌ組成比を大きくする必要があ
る。この実施例の発光ダイオードを光書き込み用の光源
として考えた場合、従来のレーザラスタ型とのユニット
の整合性を考慮すると、発光層５０３におけるＡｌ組成
比は、レーザ光源と同程度の波長が得られる値である
０．２程度が望ましい。
料により構成されている場合、エネルギーギャップを大
きくするには材料のＡｌ組成比を大きくする必要があ
る。この実施例の発光ダイオードを光書き込み用の光源
として考えた場合、従来のレーザラスタ型とのユニット
の整合性を考慮すると、発光層５０３におけるＡｌ組成
比は、レーザ光源と同程度の波長が得られる値である
０．２程度が望ましい。
【００６０】すると、電流ブロック層５０５におけるＡ
ｌ組成比は０．２よりも大きい必要があり、この実施例
では０．４としている。
ｌ組成比は０．２よりも大きい必要があり、この実施例
では０．４としている。
【００６１】Ａｌ組成比が大きくなると、結晶性の悪化
等の理由で、キャリヤ濃度の高い膜を得ることが難し
い。このため、この実施例では、上記の程度のキャリヤ
濃度としている。ここで、半導体膜５０４，５０５，５
０６の各層で、キャリヤ濃度を上記程度の値とすると、
半導体膜５０４，５０５および５０５，５０６の境界面
での空乏層幅を考慮すると、半導体膜５０５，５０６
（電流ブロック層，電流注入層）にはそれぞれ、０．１
μｍオーダーの程度の厚みが必要となる。
等の理由で、キャリヤ濃度の高い膜を得ることが難し
い。このため、この実施例では、上記の程度のキャリヤ
濃度としている。ここで、半導体膜５０４，５０５，５
０６の各層で、キャリヤ濃度を上記程度の値とすると、
半導体膜５０４，５０５および５０５，５０６の境界面
での空乏層幅を考慮すると、半導体膜５０５，５０６
（電流ブロック層，電流注入層）にはそれぞれ、０．１
μｍオーダーの程度の厚みが必要となる。
【００６２】このことから、電流ブロック層５０５にｐ
型不純物注入領域５１３を形成する場合、イオン打ち込
みの深さは、０．１μｍオーダーであり、イオン注入と
しては比較的深いものになる。上記実施例で用いられて
いる「9Ｂｅ(＋)」は、質量が小さく「軽い」ところか
ら、このような深い注入層の形成に適している。
型不純物注入領域５１３を形成する場合、イオン打ち込
みの深さは、０．１μｍオーダーであり、イオン注入と
しては比較的深いものになる。上記実施例で用いられて
いる「9Ｂｅ(＋)」は、質量が小さく「軽い」ところか
ら、このような深い注入層の形成に適している。
【００６３】ｐ型不純物注入領域５１３では、注入され
たｐ型不純物（9Ｂｅ(＋)）により、電気伝導型が、電
流ブロック層５０５の両側の半導体膜５０４，５０６と
同じ導伝型となるので、電流ブロック機能が解除され
る。
たｐ型不純物（9Ｂｅ(＋)）により、電気伝導型が、電
流ブロック層５０５の両側の半導体膜５０４，５０６と
同じ導伝型となるので、電流ブロック機能が解除され
る。
【００６４】かくして、電流ブロック層５０５による
「電流ブロック機能を持つ領域」が、電極５０９の直下
の部分に残されることになる。半導体基板５０１の裏面
側には、電極膜５１０がＡｕ／Ｎｉ／Ａｕ−Ｇｅにより
全面に形成され、各発光ダイオードに共通の電極となっ
ている。
「電流ブロック機能を持つ領域」が、電極５０９の直下
の部分に残されることになる。半導体基板５０１の裏面
側には、電極膜５１０がＡｕ／Ｎｉ／Ａｕ−Ｇｅにより
全面に形成され、各発光ダイオードに共通の電極となっ
ている。
【００６５】配線電極５０９と電極膜５１０との間に電
圧を印加すると、駆動電流は配線電極５０９の側から電
極膜５１０に側へ流れるが、このとき配線電極５０９の
直下の部分では電流ブロック層５０５による電流ブロッ
ク作用が働くので、電流はｐ型不純物注入領域５１３に
集中して流れることになり、この領域５１３の直下の発
光部で明るい発光が得られ、発光した光は配線電極５０
９に反射されることなく、光射出窓５１１から「光出
力」として有効に射出する。従って、高い「光取り出し
効率」が実現される。
圧を印加すると、駆動電流は配線電極５０９の側から電
極膜５１０に側へ流れるが、このとき配線電極５０９の
直下の部分では電流ブロック層５０５による電流ブロッ
ク作用が働くので、電流はｐ型不純物注入領域５１３に
集中して流れることになり、この領域５１３の直下の発
光部で明るい発光が得られ、発光した光は配線電極５０
９に反射されることなく、光射出窓５１１から「光出
力」として有効に射出する。従って、高い「光取り出し
効率」が実現される。
【００６６】なお、注入不純物として選択された上記「
9Ｂｅ(＋)」は、比較的低い熱処理温度で高い活性化率
が得られるため、活性化の際に、結晶成長層におけるキ
ャリヤ濃度プロファイルに与える影響が、他の注入材料
に比して少ない。
9Ｂｅ(＋)」は、比較的低い熱処理温度で高い活性化率
が得られるため、活性化の際に、結晶成長層におけるキ
ャリヤ濃度プロファイルに与える影響が、他の注入材料
に比して少ない。
【００６７】以下に、上記実施例の発光ダイオードアレ
イの製造工程の１例を略説する。まず、ｎ−ＧａＡｓの
半導体基板５０１上に、上記半導体膜５０２〜５０７
を、それぞれ、有機金属気相成長法もしくは分子線エピ
タキシー法を用いたエピタキシャル成長により順次積層
する。
イの製造工程の１例を略説する。まず、ｎ−ＧａＡｓの
半導体基板５０１上に、上記半導体膜５０２〜５０７
を、それぞれ、有機金属気相成長法もしくは分子線エピ
タキシー法を用いたエピタキシャル成長により順次積層
する。
【００６８】続いて、通常のフォトリソグラフィ技術と
イオン注入法とを用いて、光射出窓と成るべき部分の直
下の部分に、電流ブロック層５０５を中心として、ｐ型
不純物（9Ｂｅ(＋)）の注入を行って、電流ブロック層
５０５をｐｎ反転させ、ｐ型不純物注入領域５１３を形
成し、注入したイオンをＲＴＡにより活性化する。次
に、ＥＣＲ−ＲＩＢＥによるドライエッチングを半導体
基板５０１に達するまで行い、半導体膜の積層部を個々
の発光ダイオード用に素子分離する。
イオン注入法とを用いて、光射出窓と成るべき部分の直
下の部分に、電流ブロック層５０５を中心として、ｐ型
不純物（9Ｂｅ(＋)）の注入を行って、電流ブロック層
５０５をｐｎ反転させ、ｐ型不純物注入領域５１３を形
成し、注入したイオンをＲＴＡにより活性化する。次
に、ＥＣＲ−ＲＩＢＥによるドライエッチングを半導体
基板５０１に達するまで行い、半導体膜の積層部を個々
の発光ダイオード用に素子分離する。
【００６９】その後、プラズマ気相成長法により絶縁層
５０８を形成し、通常のフォトリソグラフィ技術とウエ
ットエッチングにより、キャップ層５０７の上部の絶縁
層５０８にコンタクトホールを穿設する。さらにＤＣス
パッタリング法と反応性イオンエッチング法を用いてＡ
ｌ膜による配線電極５０９を形成し、最後に半導体基板
１の裏面に抵抗加熱蒸着法を用いて電極膜５１０を形成
する。
５０８を形成し、通常のフォトリソグラフィ技術とウエ
ットエッチングにより、キャップ層５０７の上部の絶縁
層５０８にコンタクトホールを穿設する。さらにＤＣス
パッタリング法と反応性イオンエッチング法を用いてＡ
ｌ膜による配線電極５０９を形成し、最後に半導体基板
１の裏面に抵抗加熱蒸着法を用いて電極膜５１０を形成
する。
【００７０】図４は、請求項６記載の発光ダイオードの
１実施例を、図１（ｂ）に倣って示している。即ち、図
１（ａ）と同様に、同一の発光ダイオードをモノリシッ
ク且つ直線状にアレイ配列した発光ダイオードアレイ
（請求項１４）のうちの任意の１つを示したものであ
る。
１実施例を、図１（ｂ）に倣って示している。即ち、図
１（ａ）と同様に、同一の発光ダイオードをモノリシッ
ク且つ直線状にアレイ配列した発光ダイオードアレイ
（請求項１４）のうちの任意の１つを示したものであ
る。
【００７１】符号６０１で示す半導体基板は、ｐ−Ｇａ
Ａｓの半導体基板であり、その表面側に、半導体膜とし
て、ｐ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：５×１０
17，膜厚：１μｍ）のクラッド層６０２、ｎ−Ａｌ0.2
Ｇａ0.8Ａｓ（キャリヤ濃度：５×１０15，膜厚：０．
１５μｍ）の発光層６０３、ｎ−Ａｌ0.4Ｇａ0.6Ａｓ
（キャリヤ濃度：３×１０17，膜厚：０．７μｍ）のク
ラッド層６０４、ｐ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃
度：１×１０18，膜厚：０．１μｍ）の電流ブロック層
６０５、ｎ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：３×
１０17，膜厚：０．２μｍ）の電流注入層６０６、ｎ−
ＧａＡｓ（キヤリヤ濃度：３×１０18，膜厚：０．０５
μｍ）のキャップ層６０７が、半導体基板６０１側から
上記順序に積層形成されている。
Ａｓの半導体基板であり、その表面側に、半導体膜とし
て、ｐ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：５×１０
17，膜厚：１μｍ）のクラッド層６０２、ｎ−Ａｌ0.2
Ｇａ0.8Ａｓ（キャリヤ濃度：５×１０15，膜厚：０．
１５μｍ）の発光層６０３、ｎ−Ａｌ0.4Ｇａ0.6Ａｓ
（キャリヤ濃度：３×１０17，膜厚：０．７μｍ）のク
ラッド層６０４、ｐ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃
度：１×１０18，膜厚：０．１μｍ）の電流ブロック層
６０５、ｎ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：３×
１０17，膜厚：０．２μｍ）の電流注入層６０６、ｎ−
ＧａＡｓ（キヤリヤ濃度：３×１０18，膜厚：０．０５
μｍ）のキャップ層６０７が、半導体基板６０１側から
上記順序に積層形成されている。
【００７２】クラッド層６０２と発光層６０３とクラッ
ド層６０４の、半導体基板５０１側のｐｎ部分がダブル
ヘテロ構造の発光部を構成し、電流ブロック層６０５は
半導体基板６０１から離れた側のｐ層である。
ド層６０４の、半導体基板５０１側のｐｎ部分がダブル
ヘテロ構造の発光部を構成し、電流ブロック層６０５は
半導体基板６０１から離れた側のｐ層である。
【００７３】上記各半導体膜６０２〜６０７が積層形成
された側は絶縁層６０８により被覆され、絶縁層６０８
上に形成された膜状の配線電極６０９はＡｕ／Ｎｉ／Ａ
ｕ−Ｇｅ／Ｃｒ膜であり、絶縁層６０８に穿設されたコ
ンタクトホール６１２によりキャップ層６０７に接して
いる。
された側は絶縁層６０８により被覆され、絶縁層６０８
上に形成された膜状の配線電極６０９はＡｕ／Ｎｉ／Ａ
ｕ−Ｇｅ／Ｃｒ膜であり、絶縁層６０８に穿設されたコ
ンタクトホール６１２によりキャップ層６０７に接して
いる。
【００７４】光射出窓６１１の直下の部分には、電流ブ
ロック層６０５を中心としてｎ型不純物である28Ｓｉ
(＋)（括弧内の−はイオンの極性が負であることを示
す。以下同じ）が、電流ブロック層６０５においてｐｎ
反転を生じるように、イオン注入法により注入され、ｎ
型不純物注入領域６１３をなしている。
ロック層６０５を中心としてｎ型不純物である28Ｓｉ
(＋)（括弧内の−はイオンの極性が負であることを示
す。以下同じ）が、電流ブロック層６０５においてｐｎ
反転を生じるように、イオン注入法により注入され、ｎ
型不純物注入領域６１３をなしている。
【００７５】この実施例でも、上述の図３の実施例にお
けると同様の理由で、電流ブロック層６０５にｐ型不純
物注入領域６１３を形成する場合、イオン打ち込みの深
さは０．１μｍオーダーである。この実施例で用いられ
ている「28Ｓｉ(＋)」は、ｎ型不純物のうちでは比較的
質量が小さいところから、このような深い注入層の形成
に適している。
けると同様の理由で、電流ブロック層６０５にｐ型不純
物注入領域６１３を形成する場合、イオン打ち込みの深
さは０．１μｍオーダーである。この実施例で用いられ
ている「28Ｓｉ(＋)」は、ｎ型不純物のうちでは比較的
質量が小さいところから、このような深い注入層の形成
に適している。
【００７６】ｎ型不純物注入領域６１３では、注入され
たｎ型不純物により、電気伝導型が、電流ブロック層６
０５の両側の半導体膜６０４，６０６と同じ導伝型とな
るので、電流ブロック機能が解除される。かくして、電
流ブロック層６０５による「電流ブロック機能を持つ領
域」が、電極６０９の直下の部分に残されることにな
る。 半導体基板６０１の裏面側には、電極膜６１０が
Ａｕ／Ａｕ−Ｚｎにより全面に形成され、各発光ダイオ
ードに共通の電極となっている。
たｎ型不純物により、電気伝導型が、電流ブロック層６
０５の両側の半導体膜６０４，６０６と同じ導伝型とな
るので、電流ブロック機能が解除される。かくして、電
流ブロック層６０５による「電流ブロック機能を持つ領
域」が、電極６０９の直下の部分に残されることにな
る。 半導体基板６０１の裏面側には、電極膜６１０が
Ａｕ／Ａｕ−Ｚｎにより全面に形成され、各発光ダイオ
ードに共通の電極となっている。
【００７７】配線電極６０９と電極膜６１０との間に電
圧を印加すると、駆動電流は配線電極６０９の側から電
極膜６１０に側へ流れるが、このとき配線電極６０９の
直下の部分では電流ブロック層６０５による電流ブロッ
ク作用が働くので、電流はｎ型不純物注入領域６１３に
集中して流れることになり、この領域６１３の直下の発
光部で明るい発光が得られ、発光した光は配線電極６０
９に反射されることなく、光射出窓６１１から「光出
力」として有効に射出する。従って、高い「光取り出し
効率」が実現される。
圧を印加すると、駆動電流は配線電極６０９の側から電
極膜６１０に側へ流れるが、このとき配線電極６０９の
直下の部分では電流ブロック層６０５による電流ブロッ
ク作用が働くので、電流はｎ型不純物注入領域６１３に
集中して流れることになり、この領域６１３の直下の発
光部で明るい発光が得られ、発光した光は配線電極６０
９に反射されることなく、光射出窓６１１から「光出
力」として有効に射出する。従って、高い「光取り出し
効率」が実現される。
【００７８】なお、注入不純物として選択された上記「
28Ｓｉ(＋)」は、他のｎ型不純物に比して低い熱処理温
度で高い活性化率が得られるため、活性化の際に、結晶
成長層におけるキャリヤ濃度プロファイルに与える影響
が、他のｎ型注入材料に比して少ない。
28Ｓｉ(＋)」は、他のｎ型不純物に比して低い熱処理温
度で高い活性化率が得られるため、活性化の際に、結晶
成長層におけるキャリヤ濃度プロファイルに与える影響
が、他のｎ型注入材料に比して少ない。
【００７９】以下に、上記実施例の発光ダイオードアレ
イの製造工程の１例を略説する。まず、ｐ−ＧａＡｓの
半導体基板６０１上に、上記半導体膜５０２〜５０７
を、それぞれ、有機金属気相成長法もしくは分子線エピ
タキシー法を用いたエピタキシャル成長により順次積層
する。
イの製造工程の１例を略説する。まず、ｐ−ＧａＡｓの
半導体基板６０１上に、上記半導体膜５０２〜５０７
を、それぞれ、有機金属気相成長法もしくは分子線エピ
タキシー法を用いたエピタキシャル成長により順次積層
する。
【００８０】続いて、通常のフォトリソグラフィ技術と
イオン注入法とを用いて、光射出窓と成るべき部分の直
下の部分に、電流ブロック層６０５を中心として、ｎ型
不純物（28Ｓｉ(＋)）の注入を行って、電流ブロック層
６０５をｐｎ反転させ、ｎ型不純物注入領域６１３を形
成し、注入したイオンをＲＴＡにより活性化する。次
に、ＥＣＲ−ＲＩＢＥによるドライエッチングを半導体
基板６０１に達するまで行い、半導体膜の積層部を個々
の発光ダイオード用に素子分離する。
イオン注入法とを用いて、光射出窓と成るべき部分の直
下の部分に、電流ブロック層６０５を中心として、ｎ型
不純物（28Ｓｉ(＋)）の注入を行って、電流ブロック層
６０５をｐｎ反転させ、ｎ型不純物注入領域６１３を形
成し、注入したイオンをＲＴＡにより活性化する。次
に、ＥＣＲ−ＲＩＢＥによるドライエッチングを半導体
基板６０１に達するまで行い、半導体膜の積層部を個々
の発光ダイオード用に素子分離する。
【００８１】その後、プラズマＣＶＤ法により絶縁層６
０８を形成し、通常のフォトリソグラフィ技術とウエッ
トエッチングにより、キャップ層６０７の上部の絶縁層
６０８にコンタクトホールを穿設する。さらにＤＣスパ
ッタリング法と反応性イオンエッチング法を用いてＡｌ
膜による配線電極６０９を形成し、最後に半導体基板１
の裏面に抵抗加熱蒸着法を用いて電極膜６１０を形成す
る。
０８を形成し、通常のフォトリソグラフィ技術とウエッ
トエッチングにより、キャップ層６０７の上部の絶縁層
６０８にコンタクトホールを穿設する。さらにＤＣスパ
ッタリング法と反応性イオンエッチング法を用いてＡｌ
膜による配線電極６０９を形成し、最後に半導体基板１
の裏面に抵抗加熱蒸着法を用いて電極膜６１０を形成す
る。
【００８２】図５に請求項７記載の発光ダイオードの１
実施例を、図１（ｂ）に倣って示している。即ち、図１
（ａ）と同様に、同一の発光ダイオードをモノリシック
且つ直線状にアレイ配列した発光ダイオードアレイ（請
求項１４）のうちの任意の１つを示したものである。
実施例を、図１（ｂ）に倣って示している。即ち、図１
（ａ）と同様に、同一の発光ダイオードをモノリシック
且つ直線状にアレイ配列した発光ダイオードアレイ（請
求項１４）のうちの任意の１つを示したものである。
【００８３】符号７０１で示すｎ−ＧａＡｓの半導体基
板の表面側に、半導体膜として、ｎ−Ａｌ0.4Ｇａ0.6Ａ
ｓ（キャリヤ濃度：３×１０17，膜厚：１μｍ）のクラ
ッド層７０２、ｎ−Ａｌ0.2Ｇａ0.8Ａｓ（キャリヤ濃
度：５×１０15，膜厚：０．１５μｍ）の発光層７０
３、ｐ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：１×１０
16，膜厚：０．２μｍ）の電流ブロック層７０５、ｐ−
Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：２×１０18，膜
厚：０．３μｍ）の電流注入層７０６、ｐ−ＧａＡｓ
（キヤリヤ濃度：１×１０20，膜厚：０．０５μｍ）の
キャップ層７０７が、半導体基板７０１側から上記順序
に積層形成されている。
板の表面側に、半導体膜として、ｎ−Ａｌ0.4Ｇａ0.6Ａ
ｓ（キャリヤ濃度：３×１０17，膜厚：１μｍ）のクラ
ッド層７０２、ｎ−Ａｌ0.2Ｇａ0.8Ａｓ（キャリヤ濃
度：５×１０15，膜厚：０．１５μｍ）の発光層７０
３、ｐ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：１×１０
16，膜厚：０．２μｍ）の電流ブロック層７０５、ｐ−
Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：２×１０18，膜
厚：０．３μｍ）の電流注入層７０６、ｐ−ＧａＡｓ
（キヤリヤ濃度：１×１０20，膜厚：０．０５μｍ）の
キャップ層７０７が、半導体基板７０１側から上記順序
に積層形成されている。
【００８４】クラッド層７０２と発光層７０３と電流ブ
ロック層７０５と電流注入層７０６の部分が、ダブルヘ
テロ構造の発光部を構成し、電流ブロック層７０５は、
キャリヤ濃度が低く高抵抗であるｐ(−)型伝導層であ
る。
ロック層７０５と電流注入層７０６の部分が、ダブルヘ
テロ構造の発光部を構成し、電流ブロック層７０５は、
キャリヤ濃度が低く高抵抗であるｐ(−)型伝導層であ
る。
【００８５】半導体膜７０２〜７０７が積層形成された
側は絶縁層７０８により被覆され、絶縁層７０８上に形
成されたＡｌ膜による配線電極７０９は、絶縁層７０８
に穿設されたコンタクトホール７１２によりキャップ層
７０７に接している。
側は絶縁層７０８により被覆され、絶縁層７０８上に形
成されたＡｌ膜による配線電極７０９は、絶縁層７０８
に穿設されたコンタクトホール７１２によりキャップ層
７０７に接している。
【００８６】光射出窓７１１の直下の部分には、電流ブ
ロック層７０５を中心として、ｐ型不純物である9Ｂｅ
(＋)が、電流ブロック層７０５におけるキャリヤ濃度を
増加させるようにイオン注入法により注入され、ｐ型不
純物注入領域７１３をなしている。
ロック層７０５を中心として、ｐ型不純物である9Ｂｅ
(＋)が、電流ブロック層７０５におけるキャリヤ濃度を
増加させるようにイオン注入法により注入され、ｐ型不
純物注入領域７１３をなしている。
【００８７】このため、領域７１３では、キャリヤ濃度
が増加して抵抗率が低下し、電流ブロック層７０５の高
抵抗による電流ブロック機能が解除され、配線電極７０
９の直下の部分に電流ブロック機能を持った領域が残さ
れることになる。
が増加して抵抗率が低下し、電流ブロック層７０５の高
抵抗による電流ブロック機能が解除され、配線電極７０
９の直下の部分に電流ブロック機能を持った領域が残さ
れることになる。
【００８８】電流ブロック層７０５は、キャリヤ濃度を
下げ、抵抗率を高めることにより電流ブロック機能を持
たせており、電流ブロック層７０５は、電流ブロック機
能を高めるため、上記の如く、膜厚を０．２μｍと厚く
しており、これにともない、不純物イオンの注入深さも
大きくなるが、ｐ型不純物として、低質量数の9Ｂｅ
(＋)を用いることにより、良好な注入を実現している。
9Ｂｅ(＋)は、比較的低い熱処理温度で高い活性化率が
得られるため、活性化の際に、結晶成長層におけるキャ
リヤ濃度プロファイルに与える影響が、他の注入材料に
比して少ない。
下げ、抵抗率を高めることにより電流ブロック機能を持
たせており、電流ブロック層７０５は、電流ブロック機
能を高めるため、上記の如く、膜厚を０．２μｍと厚く
しており、これにともない、不純物イオンの注入深さも
大きくなるが、ｐ型不純物として、低質量数の9Ｂｅ
(＋)を用いることにより、良好な注入を実現している。
9Ｂｅ(＋)は、比較的低い熱処理温度で高い活性化率が
得られるため、活性化の際に、結晶成長層におけるキャ
リヤ濃度プロファイルに与える影響が、他の注入材料に
比して少ない。
【００８９】半導体基板７０１の裏面側には一面に電極
膜７１０がＡｕ／Ｎｉ／Ａｕ−Ｇｅにより形成され、各
発光ダイオードに共通の電極となっている。
膜７１０がＡｕ／Ｎｉ／Ａｕ−Ｇｅにより形成され、各
発光ダイオードに共通の電極となっている。
【００９０】配線電極７０９と電極膜７１０との間に電
圧を印加すると、駆動電流は配線電極７０９の側から電
極膜７１０側へ流れるが、配線電極７０９の直下の部分
では、電流ブロック領域７０５による電流ブロック作用
が働くので、電流は光射出窓７１１の直下のｐ型不純物
注入領域７１３に集中して流れることになり、この領域
の直下で明るい発光が得られ、発光した光は配線電極７
０９に反射されることなく、光射出部１３から「光出
力」として有効に射出する。従って、高い「光取り出し
効率」が実現される。
圧を印加すると、駆動電流は配線電極７０９の側から電
極膜７１０側へ流れるが、配線電極７０９の直下の部分
では、電流ブロック領域７０５による電流ブロック作用
が働くので、電流は光射出窓７１１の直下のｐ型不純物
注入領域７１３に集中して流れることになり、この領域
の直下で明るい発光が得られ、発光した光は配線電極７
０９に反射されることなく、光射出部１３から「光出
力」として有効に射出する。従って、高い「光取り出し
効率」が実現される。
【００９１】以下に、上記実施例の発光ダイオードアレ
イの製造工程の１例を略説する。まず、半導体基板７０
１上に、半導体膜７０２〜７０７を有機金属気層成長法
もしくは分子線エピタキシー法を用いたエピタキシャル
成長により順次積層形成し、通常のフォトリソグラフィ
技術とイオン注入法とを用いて、光射出窓の直下の部分
に、電流ブロック層７０５を中心として、ｐ型不純物で
ある9Ｂｅ(＋)を注入してｐ型不純物注入領域７１３を
形成し、注入したイオンをＲＴＡにより活性化する。次
に、ＥＣＲ−ＲＩＢＥによるドライエッチングを半導体
基板７０１に達するまで行い、半導体膜の積層部を個々
の発光ダイオード用に素子分離し、その後、プラズマＣ
ＶＤ法により絶縁層７０８を形成し、通常のフォトリソ
グラフィ技術とウエットエッチングにより、キャップ層
７０７の上部の絶縁層７０８にコンタクトホール７１２
を穿設する。さらにＤＣスパッタリング法と反応性イオ
ンエッチング法を用いてＡｌ膜による配線電極７０９を
形成し、最後に半導体基板７０１裏面に抵抗加熱蒸着法
を用いて電極膜７１０を形成する。
イの製造工程の１例を略説する。まず、半導体基板７０
１上に、半導体膜７０２〜７０７を有機金属気層成長法
もしくは分子線エピタキシー法を用いたエピタキシャル
成長により順次積層形成し、通常のフォトリソグラフィ
技術とイオン注入法とを用いて、光射出窓の直下の部分
に、電流ブロック層７０５を中心として、ｐ型不純物で
ある9Ｂｅ(＋)を注入してｐ型不純物注入領域７１３を
形成し、注入したイオンをＲＴＡにより活性化する。次
に、ＥＣＲ−ＲＩＢＥによるドライエッチングを半導体
基板７０１に達するまで行い、半導体膜の積層部を個々
の発光ダイオード用に素子分離し、その後、プラズマＣ
ＶＤ法により絶縁層７０８を形成し、通常のフォトリソ
グラフィ技術とウエットエッチングにより、キャップ層
７０７の上部の絶縁層７０８にコンタクトホール７１２
を穿設する。さらにＤＣスパッタリング法と反応性イオ
ンエッチング法を用いてＡｌ膜による配線電極７０９を
形成し、最後に半導体基板７０１裏面に抵抗加熱蒸着法
を用いて電極膜７１０を形成する。
【００９２】図６に請求項８記載の発光ダイオードの１
実施例を、図１（ｂ）に倣って示している。即ち、図１
（ａ）と同様に、同一の発光ダイオードをモノリシック
且つ直線状にアレイ配列した発光ダイオードアレイ（請
求項１４）のうちの任意の１つを示したものである。
実施例を、図１（ｂ）に倣って示している。即ち、図１
（ａ）と同様に、同一の発光ダイオードをモノリシック
且つ直線状にアレイ配列した発光ダイオードアレイ（請
求項１４）のうちの任意の１つを示したものである。
【００９３】符号８０１で示すｐ−ＧａＡｓの半導体基
板の表面側に、半導体膜として、ｐ−Ａｌ0.4Ｇａ0.6Ａ
ｓ（キャリヤ濃度：５×１０17，膜厚：１μｍ）のクラ
ッド層８０２、ｎ−Ａｌ0.2Ｇａ0.8Ａｓ（キャリヤ濃
度：５×１０15，膜厚：０．１５μｍ）の発光層８０
３、ｎ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：１×１０
16，膜厚：０．１μｍ）の電流ブロック層８０５、ｎ−
Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：３×１０17，膜
厚：０．２μｍ）の電流注入層８０６、ｐ−ＧａＡｓ
（キヤリヤ濃度：３×１０18，膜厚：０．０５μｍ）の
キャップ層８０７が、半導体基板８０１側から上記順序
に積層形成されている。
板の表面側に、半導体膜として、ｐ−Ａｌ0.4Ｇａ0.6Ａ
ｓ（キャリヤ濃度：５×１０17，膜厚：１μｍ）のクラ
ッド層８０２、ｎ−Ａｌ0.2Ｇａ0.8Ａｓ（キャリヤ濃
度：５×１０15，膜厚：０．１５μｍ）の発光層８０
３、ｎ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：１×１０
16，膜厚：０．１μｍ）の電流ブロック層８０５、ｎ−
Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：３×１０17，膜
厚：０．２μｍ）の電流注入層８０６、ｐ−ＧａＡｓ
（キヤリヤ濃度：３×１０18，膜厚：０．０５μｍ）の
キャップ層８０７が、半導体基板８０１側から上記順序
に積層形成されている。
【００９４】クラッド層８０２と発光層８０３と電流ブ
ロック層８０５と電流注入層８０６の部分が、ダブルヘ
テロ構造の発光部を構成し、電流ブロック層８０５は、
キャリヤ濃度が低く高抵抗であるｎ(−)型伝導層であ
る。
ロック層８０５と電流注入層８０６の部分が、ダブルヘ
テロ構造の発光部を構成し、電流ブロック層８０５は、
キャリヤ濃度が低く高抵抗であるｎ(−)型伝導層であ
る。
【００９５】半導体膜８０２〜８０７が積層形成された
側は絶縁層８０８により被覆され、絶縁層８０８上に形
成されたＡｕ／Ｎｉ／Ａｕ−Ｇｅ／Ｃｒ膜による配線電
極８０９は、絶縁層８０８に穿設されたコンタクトホー
ル８１２によりキャップ層８０７に接している。
側は絶縁層８０８により被覆され、絶縁層８０８上に形
成されたＡｕ／Ｎｉ／Ａｕ−Ｇｅ／Ｃｒ膜による配線電
極８０９は、絶縁層８０８に穿設されたコンタクトホー
ル８１２によりキャップ層８０７に接している。
【００９６】光射出窓８１１の直下の部分には、電流ブ
ロック層８０５を中心として、ｎ型不純物である28Ｓｉ
(＋)が、電流ブロック層７０５におけるキャリヤ濃度を
増加させるように、イオン注入法により注入され、ｎ型
不純物注入領域８１３をなしている。
ロック層８０５を中心として、ｎ型不純物である28Ｓｉ
(＋)が、電流ブロック層７０５におけるキャリヤ濃度を
増加させるように、イオン注入法により注入され、ｎ型
不純物注入領域８１３をなしている。
【００９７】このため、領域８１３では、キャリヤ濃度
が増加して抵抗率が低下し、電流ブロック層８０５の高
抵抗による電流ブロック機能が解除され、配線電極８０
９の直下の部分に電流ブロック機能を持った領域が残さ
れることになる。
が増加して抵抗率が低下し、電流ブロック層８０５の高
抵抗による電流ブロック機能が解除され、配線電極８０
９の直下の部分に電流ブロック機能を持った領域が残さ
れることになる。
【００９８】電流ブロック層８０５は、キャリヤ濃度を
下げ、抵抗率を高めることにより電流ブロック機能を持
たせており、電流ブロック層７０５は、電流ブロック機
能を高めるため、上記の如く、膜厚を０．１μｍと厚く
しており、これにともない、不純物イオンの注入深さも
大きくなるが、ｎ型不純物として比較的低質量数の28Ｓ
ｉ(＋)を用いることにより良好な注入を実現している。
28Ｓｉ(＋)は、比較的低い熱処理温度で高い活性化率が
得られるため、活性化の際に結晶成長層におけるキャリ
ヤ濃度プロファイルに与える影響が、他の注入材料に比
して少ない。
下げ、抵抗率を高めることにより電流ブロック機能を持
たせており、電流ブロック層７０５は、電流ブロック機
能を高めるため、上記の如く、膜厚を０．１μｍと厚く
しており、これにともない、不純物イオンの注入深さも
大きくなるが、ｎ型不純物として比較的低質量数の28Ｓ
ｉ(＋)を用いることにより良好な注入を実現している。
28Ｓｉ(＋)は、比較的低い熱処理温度で高い活性化率が
得られるため、活性化の際に結晶成長層におけるキャリ
ヤ濃度プロファイルに与える影響が、他の注入材料に比
して少ない。
【００９９】半導体基板８０１の裏面側には一面に電極
膜８１０がＡｕ／Ａｕ−Ｚｎにより形成され、各発光ダ
イオードに共通の電極となっている。
膜８１０がＡｕ／Ａｕ−Ｚｎにより形成され、各発光ダ
イオードに共通の電極となっている。
【０１００】配線電極８０９と電極膜８１０との間に電
圧を印加すると、駆動電流は配線電極８０９の側から電
極膜８１０側へ流れるが、配線電極８０９の直下の部分
では、電流ブロック領域８０５による電流ブロック作用
が働くので、電流は光射出窓８１１の直下のｐ型不純物
注入領域８１３に集中して流れることになり、この領域
の直下で明るい発光が得られ、発光した光は配線電極８
０９に反射されることなく、光射出部８１１から「光出
力」として有効に射出する。従って、高い「光取り出し
効率」が実現される。
圧を印加すると、駆動電流は配線電極８０９の側から電
極膜８１０側へ流れるが、配線電極８０９の直下の部分
では、電流ブロック領域８０５による電流ブロック作用
が働くので、電流は光射出窓８１１の直下のｐ型不純物
注入領域８１３に集中して流れることになり、この領域
の直下で明るい発光が得られ、発光した光は配線電極８
０９に反射されることなく、光射出部８１１から「光出
力」として有効に射出する。従って、高い「光取り出し
効率」が実現される。
【０１０１】以下に、上記実施例の発光ダイオードアレ
イの製造工程の１例を略説する。まず、半導体基板８０
１上に、半導体膜８０２〜８０７を有機金属気層成長法
もしくは分子線エピタキシー法を用いたエピタキシャル
成長により順次積層形成し、通常のフォトリソグラフィ
技術とイオン注入法とを用いて、光射出窓の直下の部分
に、電流ブロック層８０５を中心として、ｎ型不純物で
ある28Ｓｉ(＋)を注入してｎ型不純物注入領域８１３を
形成し、注入したイオンをＲＴＡにより活性化する。次
に、ＥＣＲ−ＲＩＢＥによるドライエッチングを半導体
基板８０１に達するまで行い、半導体膜の積層部を個々
の発光ダイオード用に素子分離し、その後、プラズマＣ
ＶＤ法により絶縁層８０８を形成し、通常のフォトリソ
グラフィ技術とウエットエッチングにより、キャップ層
８０７の上部の絶縁層８０８にコンタクトホール８１２
を穿設する。さらにＤＣスパッタリング法と反応性イオ
ンエッチング法を用いてＡｌ膜による配線電極８０９を
形成し、最後に半導体基板７０１裏面に抵抗加熱蒸着法
を用いて電極膜８１０を形成する。
イの製造工程の１例を略説する。まず、半導体基板８０
１上に、半導体膜８０２〜８０７を有機金属気層成長法
もしくは分子線エピタキシー法を用いたエピタキシャル
成長により順次積層形成し、通常のフォトリソグラフィ
技術とイオン注入法とを用いて、光射出窓の直下の部分
に、電流ブロック層８０５を中心として、ｎ型不純物で
ある28Ｓｉ(＋)を注入してｎ型不純物注入領域８１３を
形成し、注入したイオンをＲＴＡにより活性化する。次
に、ＥＣＲ−ＲＩＢＥによるドライエッチングを半導体
基板８０１に達するまで行い、半導体膜の積層部を個々
の発光ダイオード用に素子分離し、その後、プラズマＣ
ＶＤ法により絶縁層８０８を形成し、通常のフォトリソ
グラフィ技術とウエットエッチングにより、キャップ層
８０７の上部の絶縁層８０８にコンタクトホール８１２
を穿設する。さらにＤＣスパッタリング法と反応性イオ
ンエッチング法を用いてＡｌ膜による配線電極８０９を
形成し、最後に半導体基板７０１裏面に抵抗加熱蒸着法
を用いて電極膜８１０を形成する。
【０１０２】図７に請求項９記載の発光ダイオードの１
実施例を、図１（ｂ）に倣って示している。即ち、図１
（ａ）と同様に、同一の発光ダイオードをモノリシック
且つ直線状にアレイ配列した発光ダイオードアレイ（請
求項１４）のうちの任意の１つを示したものである。
実施例を、図１（ｂ）に倣って示している。即ち、図１
（ａ）と同様に、同一の発光ダイオードをモノリシック
且つ直線状にアレイ配列した発光ダイオードアレイ（請
求項１４）のうちの任意の１つを示したものである。
【０１０３】符号９０１で示すｎ−ＧａＡｓの半導体基
板の表面側に、半導体膜として、ｎ−Ａｌ0.4Ｇａ0.6Ａ
ｓ（キャリヤ濃度：３×１０17，膜厚：１μｍ）のクラ
ッド層９０２、ｎ−Ａｌ0.2Ｇａ0.8Ａｓ（キャリヤ濃
度：５×１０15，膜厚：０．１５μｍ）の発光層９０
３、ｐ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：１×１０
17，膜厚：０．１μｍ）のクラッド層９０４、ｐ−Ａｌ
0.4Ｇａ0.6Ａｓ（キャリヤ濃度：２×１０18，膜厚：
０．１μｍ）の電流注入層９０６、ｐ−ＧａＡｓ（キヤ
リヤ濃度：１×１０20，膜厚：０．０５μｍ）のキャッ
プ層９０７が、半導体基板９０１側から上記順序に積層
形成されている。
板の表面側に、半導体膜として、ｎ−Ａｌ0.4Ｇａ0.6Ａ
ｓ（キャリヤ濃度：３×１０17，膜厚：１μｍ）のクラ
ッド層９０２、ｎ−Ａｌ0.2Ｇａ0.8Ａｓ（キャリヤ濃
度：５×１０15，膜厚：０．１５μｍ）の発光層９０
３、ｐ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：１×１０
17，膜厚：０．１μｍ）のクラッド層９０４、ｐ−Ａｌ
0.4Ｇａ0.6Ａｓ（キャリヤ濃度：２×１０18，膜厚：
０．１μｍ）の電流注入層９０６、ｐ−ＧａＡｓ（キヤ
リヤ濃度：１×１０20，膜厚：０．０５μｍ）のキャッ
プ層９０７が、半導体基板９０１側から上記順序に積層
形成されている。
【０１０４】クラッド層９０２と発光層９０３とクラッ
ド層９０４とが、ダブルヘテロ構造の発光部を構成して
いる。
ド層９０４とが、ダブルヘテロ構造の発光部を構成して
いる。
【０１０５】半導体膜９０２〜９０７が積層形成された
側は絶縁層９０８により被覆され、絶縁層９０８上に形
成されたＡｌ膜による配線電極９０９は、絶縁層９０８
に穿設されたコンタクトホール９１２によりキャップ層
９０７に接している。
側は絶縁層９０８により被覆され、絶縁層９０８上に形
成されたＡｌ膜による配線電極９０９は、絶縁層９０８
に穿設されたコンタクトホール９１２によりキャップ層
９０７に接している。
【０１０６】配線電極９０９の直下のクラッド層９０４
中には、ｎ型不純物である28Ｓｉ(＋)が、クラッド層９
０４におけるｐｎ反転を生じるように、イオン注入法に
より注入され、ｎ型不純物注入領域９１３をなしてい
る。この部分では、電気伝導型が上下の層と共にｐｎｐ
型をなす。
中には、ｎ型不純物である28Ｓｉ(＋)が、クラッド層９
０４におけるｐｎ反転を生じるように、イオン注入法に
より注入され、ｎ型不純物注入領域９１３をなしてい
る。この部分では、電気伝導型が上下の層と共にｐｎｐ
型をなす。
【０１０７】このため、領域９１３では、上下の膜部分
の伝導型（ｐ型）と異なった伝導型（ｎ型）となり、電
流ブロック機能を有する電流ブロック領域になる。
の伝導型（ｐ型）と異なった伝導型（ｎ型）となり、電
流ブロック機能を有する電流ブロック領域になる。
【０１０８】この電流ブロック領域は、前述のように、
キャリヤ濃度と空乏層幅との関係から素子表面から０．
１μｍのオーダーの深さに形成する必要があるが、ｎ型
不純物である28Ｓｉ(＋)は、他の材料に比して、質量数
が小さいので、良好な注入が可能である。また、28Ｓｉ
(＋)は、比較的低い熱処理温度で高い活性化率が得られ
るため、活性化の際に結晶成長層におけるキャリヤ濃度
プロファイルに与える影響が、他の注入材料に比して少
ない。
キャリヤ濃度と空乏層幅との関係から素子表面から０．
１μｍのオーダーの深さに形成する必要があるが、ｎ型
不純物である28Ｓｉ(＋)は、他の材料に比して、質量数
が小さいので、良好な注入が可能である。また、28Ｓｉ
(＋)は、比較的低い熱処理温度で高い活性化率が得られ
るため、活性化の際に結晶成長層におけるキャリヤ濃度
プロファイルに与える影響が、他の注入材料に比して少
ない。
【０１０９】半導体基板９０１の裏面側には一面に電極
膜９１０がＡｕ／Ｎｉ／Ａｕ−Ｇｅにより形成され、各
発光ダイオードに共通の電極となっている。
膜９１０がＡｕ／Ｎｉ／Ａｕ−Ｇｅにより形成され、各
発光ダイオードに共通の電極となっている。
【０１１０】配線電極９０９と電極膜９１０との間に電
圧を印加すると、駆動電流は配線電極９０９の側から電
極膜９１０側へ流れるが、配線電極９０９の直下の部分
では、ｎ型不純物注入領域９１３による電流ブロック作
用が働くので、電流は光射出窓９１１の直下のクラッド
層９０４に集中して流れることになり、この領域の直下
で明るい発光が得られ、発光した光は配線電極９０９に
反射されることなく、光射出窓９１１から「光出力」と
して有効に射出する。従って、高い「光取り出し効率」
が実現される。
圧を印加すると、駆動電流は配線電極９０９の側から電
極膜９１０側へ流れるが、配線電極９０９の直下の部分
では、ｎ型不純物注入領域９１３による電流ブロック作
用が働くので、電流は光射出窓９１１の直下のクラッド
層９０４に集中して流れることになり、この領域の直下
で明るい発光が得られ、発光した光は配線電極９０９に
反射されることなく、光射出窓９１１から「光出力」と
して有効に射出する。従って、高い「光取り出し効率」
が実現される。
【０１１１】以下に、上記実施例の発光ダイオードアレ
イの製造工程の１例を略説する。半導体基板９０１上
に、半導体膜９０２〜９０７を有機金属気層成長法もし
くは分子線エピタキシー法を用いたエピタキシャル成長
により順次積層形成し、通常のフォトリソグラフィ技術
とイオン注入法とを用いて、配線電極９０９を形成され
るべき部分の直下の部分のクラッド層９０４に、ｎ型不
純物である28Ｓｉ(＋)を注入してｎ型不純物注入領域９
１３を形成し、注入部でｐｎ反転を生じさせ、ＲＴＡに
より活性化する。
イの製造工程の１例を略説する。半導体基板９０１上
に、半導体膜９０２〜９０７を有機金属気層成長法もし
くは分子線エピタキシー法を用いたエピタキシャル成長
により順次積層形成し、通常のフォトリソグラフィ技術
とイオン注入法とを用いて、配線電極９０９を形成され
るべき部分の直下の部分のクラッド層９０４に、ｎ型不
純物である28Ｓｉ(＋)を注入してｎ型不純物注入領域９
１３を形成し、注入部でｐｎ反転を生じさせ、ＲＴＡに
より活性化する。
【０１１２】次に、ＥＣＲ−ＲＩＢＥによるドライエッ
チングを半導体基板９０１に達するまで行い、半導体膜
の積層部を個々の発光ダイオード用に素子分離し、その
後、プラズマＣＶＤ法により絶縁層９０８を形成し、通
常のフォトリソグラフィ技術とウエットエッチングによ
り、キャップ層９０７の上部の絶縁層９０８にコンタク
トホール９１２を穿設する。さらにＤＣスパッタリング
法と反応性イオンエッチング法を用いてＡｌ膜による配
線電極９０９を形成し、最後に半導体基板７０１裏面に
抵抗加熱蒸着法を用いて電極膜９１０を形成する。
チングを半導体基板９０１に達するまで行い、半導体膜
の積層部を個々の発光ダイオード用に素子分離し、その
後、プラズマＣＶＤ法により絶縁層９０８を形成し、通
常のフォトリソグラフィ技術とウエットエッチングによ
り、キャップ層９０７の上部の絶縁層９０８にコンタク
トホール９１２を穿設する。さらにＤＣスパッタリング
法と反応性イオンエッチング法を用いてＡｌ膜による配
線電極９０９を形成し、最後に半導体基板７０１裏面に
抵抗加熱蒸着法を用いて電極膜９１０を形成する。
【０１１３】図８に請求項１０記載の発光ダイオードの
１実施例を、図１（ｂ）に倣って示している。即ち、図
１（ａ）と同様に、同一の発光ダイオードをモノリシッ
ク且つ直線状にアレイ配列した発光ダイオードアレイ
（請求項１４）のうちの任意の１つを示したものであ
る。
１実施例を、図１（ｂ）に倣って示している。即ち、図
１（ａ）と同様に、同一の発光ダイオードをモノリシッ
ク且つ直線状にアレイ配列した発光ダイオードアレイ
（請求項１４）のうちの任意の１つを示したものであ
る。
【０１１４】符号１０１で示すｐ−ＧａＡｓの半導体基
板の表面側に、半導体膜として、ｐ−Ａｌ0.4Ｇａ0.6Ａ
ｓ（キャリヤ濃度：５×１０17，膜厚：１μｍ）のクラ
ッド層１０２、ｎ−Ａｌ0.2Ｇａ0.8Ａｓ（キャリヤ濃
度：５×１０15，膜厚：０．１５μｍ）の発光層１０
３、ｎ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：１×１０
17，膜厚：１．２μｍ）のクラッド層１０４、ｎ−Ａｌ
0.4Ｇａ0.6Ａｓ（キャリヤ濃度：３×１０18，膜厚：
０．２μｍ）の電流注入層１０６、ｎ−ＧａＡｓ（キヤ
リヤ濃度：３×１０18，膜厚：０．０５μｍ）のキャッ
プ層１０７が、半導体基板１０１側から上記順序に積層
形成されている。
板の表面側に、半導体膜として、ｐ−Ａｌ0.4Ｇａ0.6Ａ
ｓ（キャリヤ濃度：５×１０17，膜厚：１μｍ）のクラ
ッド層１０２、ｎ−Ａｌ0.2Ｇａ0.8Ａｓ（キャリヤ濃
度：５×１０15，膜厚：０．１５μｍ）の発光層１０
３、ｎ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：１×１０
17，膜厚：１．２μｍ）のクラッド層１０４、ｎ−Ａｌ
0.4Ｇａ0.6Ａｓ（キャリヤ濃度：３×１０18，膜厚：
０．２μｍ）の電流注入層１０６、ｎ−ＧａＡｓ（キヤ
リヤ濃度：３×１０18，膜厚：０．０５μｍ）のキャッ
プ層１０７が、半導体基板１０１側から上記順序に積層
形成されている。
【０１１５】クラッド層１０２と発光層１０３とクラッ
ド層１０４とが、ダブルヘテロ構造の発光部を構成して
いる。
ド層１０４とが、ダブルヘテロ構造の発光部を構成して
いる。
【０１１６】半導体膜１０２〜１０７が積層形成された
側は絶縁層１０８により被覆され、絶縁層１０８上に形
成されたＡｕ／Ｎｉ／Ａｕ−Ｇｅ／Ｃｒ膜による配線電
極１０９は、絶縁層１０８に穿設されたコンタクトホー
ル１１２によりキャップ層１０７に接している。
側は絶縁層１０８により被覆され、絶縁層１０８上に形
成されたＡｕ／Ｎｉ／Ａｕ−Ｇｅ／Ｃｒ膜による配線電
極１０９は、絶縁層１０８に穿設されたコンタクトホー
ル１１２によりキャップ層１０７に接している。
【０１１７】配線電極１０９の直下のクラッド層９０４
中には、ｐ型不純物である9Ｂｅ(＋)が、クラッド層１
０４におけるｐｎ反転を生じるように、イオン注入法に
より注入され、ｐ型不純物注入領域１１３をなしてい
る。この部分では、電気伝導型が上下の層と共にｎｐｎ
型をなす。
中には、ｐ型不純物である9Ｂｅ(＋)が、クラッド層１
０４におけるｐｎ反転を生じるように、イオン注入法に
より注入され、ｐ型不純物注入領域１１３をなしてい
る。この部分では、電気伝導型が上下の層と共にｎｐｎ
型をなす。
【０１１８】このため、領域１１３では、上下の膜部分
の伝導型（ｎ型）と異なった伝導型（ｐ型）となり、電
流ブロック機能を有する電流ブロック領域になる。
の伝導型（ｎ型）と異なった伝導型（ｐ型）となり、電
流ブロック機能を有する電流ブロック領域になる。
【０１１９】この電流ブロック領域は、前述のように、
素子表面から０．１μｍのオーダーの深さに形成する必
要があるが、ｐ型不純物である9Ｂｅ(＋)は、質量数が
小さいので良好な注入が可能であり、比較的低い熱処理
温度で高い活性化率が得られるため、活性化の際に結晶
成長層におけるキャリヤ濃度プロファイルに与える影響
が少ない。
素子表面から０．１μｍのオーダーの深さに形成する必
要があるが、ｐ型不純物である9Ｂｅ(＋)は、質量数が
小さいので良好な注入が可能であり、比較的低い熱処理
温度で高い活性化率が得られるため、活性化の際に結晶
成長層におけるキャリヤ濃度プロファイルに与える影響
が少ない。
【０１２０】半導体基板１０１の裏面側には一面に電極
膜１１０がＡｕ／Ａｕ−Ｚｎにより形成され、各発光ダ
イオードに共通の電極となっている。
膜１１０がＡｕ／Ａｕ−Ｚｎにより形成され、各発光ダ
イオードに共通の電極となっている。
【０１２１】配線電極１０９と電極膜１１０との間に電
圧を印加すると、駆動電流は配線電極１０９の側から電
極膜１１０側へ流れるが、配線電極１０９の直下の部分
では、ｐ型不純物注入領域１１３による電流ブロック作
用が働くので、電流は光射出窓１１１の直下のクラッド
層１０４に集中して流れることになり、この領域の直下
で明るい発光が得られ、発光した光は配線電極１０９に
反射されることなく、光射出窓１１１から「光出力」と
して有効に射出する。従って、高い「光取り出し効率」
が実現される。
圧を印加すると、駆動電流は配線電極１０９の側から電
極膜１１０側へ流れるが、配線電極１０９の直下の部分
では、ｐ型不純物注入領域１１３による電流ブロック作
用が働くので、電流は光射出窓１１１の直下のクラッド
層１０４に集中して流れることになり、この領域の直下
で明るい発光が得られ、発光した光は配線電極１０９に
反射されることなく、光射出窓１１１から「光出力」と
して有効に射出する。従って、高い「光取り出し効率」
が実現される。
【０１２２】以下に、上記実施例の発光ダイオードアレ
イの製造工程の１例を略説する。半導体基板１０１上
に、半導体膜１０２〜１０７を有機金属気層成長法もし
くは分子線エピタキシー法を用いたエピタキシャル成長
により順次積層形成し、通常のフォトリソグラフィ技術
とイオン注入法とを用いて、配線電極１０９を形成され
るべき部分の直下の部分のクラッド層１０４に、ｐ型不
純物である9Ｂｅ(＋)を注入してｐ型不純物注入領域１
１３を形成し、注入部でｐｎ反転を生じさせ、ＲＴＡに
より活性化する。
イの製造工程の１例を略説する。半導体基板１０１上
に、半導体膜１０２〜１０７を有機金属気層成長法もし
くは分子線エピタキシー法を用いたエピタキシャル成長
により順次積層形成し、通常のフォトリソグラフィ技術
とイオン注入法とを用いて、配線電極１０９を形成され
るべき部分の直下の部分のクラッド層１０４に、ｐ型不
純物である9Ｂｅ(＋)を注入してｐ型不純物注入領域１
１３を形成し、注入部でｐｎ反転を生じさせ、ＲＴＡに
より活性化する。
【０１２３】次に、ＥＣＲ−ＲＩＢＥによるドライエッ
チングを半導体基板１０１に達するまで行い、半導体膜
の積層部を個々の発光ダイオード用に素子分離し、その
後、プラズマＣＶＤ法により絶縁層１０８を形成し、通
常のフォトリソグラフィ技術とウエットエッチングによ
り、キャップ層１０７の上部の絶縁層１０８にコンタク
トホール１１２を穿設する。さらにＤＣスパッタリング
法と反応性イオンエッチング法を用いてＡｕ／Ｎｉ／Ａ
ｕ−Ｇｅ／Ｃｒ膜による配線電極１０９を形成し、最後
に半導体基板１０１裏面に抵抗加熱蒸着法を用いて電極
膜９１０を形成する。
チングを半導体基板１０１に達するまで行い、半導体膜
の積層部を個々の発光ダイオード用に素子分離し、その
後、プラズマＣＶＤ法により絶縁層１０８を形成し、通
常のフォトリソグラフィ技術とウエットエッチングによ
り、キャップ層１０７の上部の絶縁層１０８にコンタク
トホール１１２を穿設する。さらにＤＣスパッタリング
法と反応性イオンエッチング法を用いてＡｕ／Ｎｉ／Ａ
ｕ−Ｇｅ／Ｃｒ膜による配線電極１０９を形成し、最後
に半導体基板１０１裏面に抵抗加熱蒸着法を用いて電極
膜９１０を形成する。
【０１２４】図９に請求項１１記載の発光ダイオードの
１実施例を、図１（ｂ）に倣って示している。即ち、図
１（ａ）と同様に、同一の発光ダイオードをモノリシッ
ク且つ直線状にアレイ配列した発光ダイオードアレイ
（請求項１４）のうちの任意の１つを示したものであ
る。
１実施例を、図１（ｂ）に倣って示している。即ち、図
１（ａ）と同様に、同一の発光ダイオードをモノリシッ
ク且つ直線状にアレイ配列した発光ダイオードアレイ
（請求項１４）のうちの任意の１つを示したものであ
る。
【０１２５】符号１２１で示すｎ−ＧａＡｓの半導体基
板の表面側に、半導体膜として、ｎ−Ａｌ0.4Ｇａ0.6Ａ
ｓ（キャリヤ濃度：３×１０17，膜厚：１μｍ）のクラ
ッド層１２２、ｎ−Ａｌ0.2Ｇａ0.8Ａｓ（キャリヤ濃
度：５×１０15，膜厚：０．１５μｍ）の発光層１２
３、ｐ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：５×１０
17，膜厚：１．２μｍ）のクラッド層１２４、ｐ−Ａｌ
0.4Ｇａ0.6Ａｓ（キャリヤ濃度：２×１０18，膜厚：
０．１μｍ）の電荷注入層１２６、ｐ−ＧａＡｓ（キヤ
リヤ濃度：１×１０20，膜厚：０．０５μｍ）のキャッ
プ層１２７が、半導体基板１２１側から上記順序に積層
形成されている。
板の表面側に、半導体膜として、ｎ−Ａｌ0.4Ｇａ0.6Ａ
ｓ（キャリヤ濃度：３×１０17，膜厚：１μｍ）のクラ
ッド層１２２、ｎ−Ａｌ0.2Ｇａ0.8Ａｓ（キャリヤ濃
度：５×１０15，膜厚：０．１５μｍ）の発光層１２
３、ｐ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：５×１０
17，膜厚：１．２μｍ）のクラッド層１２４、ｐ−Ａｌ
0.4Ｇａ0.6Ａｓ（キャリヤ濃度：２×１０18，膜厚：
０．１μｍ）の電荷注入層１２６、ｐ−ＧａＡｓ（キヤ
リヤ濃度：１×１０20，膜厚：０．０５μｍ）のキャッ
プ層１２７が、半導体基板１２１側から上記順序に積層
形成されている。
【０１２６】クラッド層１２２と発光層１２３とクラッ
ド層１２４とが、ダブルヘテロ構造の発光部を構成して
いる。
ド層１２４とが、ダブルヘテロ構造の発光部を構成して
いる。
【０１２７】半導体膜１２２〜１２７が積層形成された
側は絶縁層１２８により被覆され、絶縁層１２８上に形
成されたＡｌ膜による配線電極１２９は、絶縁層１２８
に穿設されたコンタクトホール１３２によりキャップ層
１２７に接している。
側は絶縁層１２８により被覆され、絶縁層１２８上に形
成されたＡｌ膜による配線電極１２９は、絶縁層１２８
に穿設されたコンタクトホール１３２によりキャップ層
１２７に接している。
【０１２８】配線電極１２９の直下のクラッド層１２２
中には、ｐ型不純物である9Ｂｅ(＋)が、イオン注入法
により注入され、ｐ型不純物注入領域１３３をなしてい
る。この部分では、クラッド層１２２の発光層１２３近
傍の部分におけるキャリヤ濃度が、注入不純物により低
下するため高抵抗領域となり、電流ブロック機能を有す
る電流ブロック領域になる。
中には、ｐ型不純物である9Ｂｅ(＋)が、イオン注入法
により注入され、ｐ型不純物注入領域１３３をなしてい
る。この部分では、クラッド層１２２の発光層１２３近
傍の部分におけるキャリヤ濃度が、注入不純物により低
下するため高抵抗領域となり、電流ブロック機能を有す
る電流ブロック領域になる。
【０１２９】クラッド層１２６は発光層１２３に比し
て、エネルギーギャップが大きい必要があるところか
ら、この実施例においても、Ａｌ組成比を０．４として
いる。この場合も、キャリヤ濃度を余り高くできないた
め、空乏層幅を考慮すると、クラッド層１２４の厚さは
０．１μｍオーダーであり、イオン注入の深さはそれ以
上となるが、ｐ型不純物である9Ｂｅ(＋)は、質量数が
小さいので良好な注入が可能であり、比較的低い熱処理
温度で高い活性化率が得られるため、活性化の際に結晶
成長層におけるキャリヤ濃度プロファイルに与える影響
が少ない。
て、エネルギーギャップが大きい必要があるところか
ら、この実施例においても、Ａｌ組成比を０．４として
いる。この場合も、キャリヤ濃度を余り高くできないた
め、空乏層幅を考慮すると、クラッド層１２４の厚さは
０．１μｍオーダーであり、イオン注入の深さはそれ以
上となるが、ｐ型不純物である9Ｂｅ(＋)は、質量数が
小さいので良好な注入が可能であり、比較的低い熱処理
温度で高い活性化率が得られるため、活性化の際に結晶
成長層におけるキャリヤ濃度プロファイルに与える影響
が少ない。
【０１３０】半導体基板１２１の裏面側には一面に電極
膜１３０がＡｕ／Ｎｉ／Ａｕ−Ｇｅにより形成され、各
発光ダイオードに共通の電極となっている。
膜１３０がＡｕ／Ｎｉ／Ａｕ−Ｇｅにより形成され、各
発光ダイオードに共通の電極となっている。
【０１３１】配線電極１２９と電極膜１３０との間に電
圧を印加すると、駆動電流は配線電極１２９の側から電
極膜１３０側へ流れるが、配線電極１２９の直下の部分
では、ｐ型不純物注入領域１３３による電流ブロック作
用が働くので、電流は光射出窓１２１の直下のクラッド
層１２４に集中して流れることになり、この領域の直上
で明るい発光が得られ、発光した光は配線電極１２９に
反射されることなく、光射出窓１１１から「光出力」と
して有効に射出する。従って、高い「光取り出し効率」
が実現される。
圧を印加すると、駆動電流は配線電極１２９の側から電
極膜１３０側へ流れるが、配線電極１２９の直下の部分
では、ｐ型不純物注入領域１３３による電流ブロック作
用が働くので、電流は光射出窓１２１の直下のクラッド
層１２４に集中して流れることになり、この領域の直上
で明るい発光が得られ、発光した光は配線電極１２９に
反射されることなく、光射出窓１１１から「光出力」と
して有効に射出する。従って、高い「光取り出し効率」
が実現される。
【０１３２】以下に、上記実施例の発光ダイオードアレ
イの製造工程の１例を略説する。半導体基板１２１上
に、半導体膜１２２〜１２７を有機金属気層成長法もし
くは分子線エピタキシー法を用いたエピタキシャル成長
により順次積層形成し、通常のフォトリソグラフィ技術
とイオン注入法とを用いて、配線電極１２９を形成され
るべき部分の直下の部分のクラッド層１２４に、ｐ型不
純物である9Ｂｅ(＋)を注入してｐ型不純物注入領域１
３３を形成し、ＲＴＡにより活性化する。
イの製造工程の１例を略説する。半導体基板１２１上
に、半導体膜１２２〜１２７を有機金属気層成長法もし
くは分子線エピタキシー法を用いたエピタキシャル成長
により順次積層形成し、通常のフォトリソグラフィ技術
とイオン注入法とを用いて、配線電極１２９を形成され
るべき部分の直下の部分のクラッド層１２４に、ｐ型不
純物である9Ｂｅ(＋)を注入してｐ型不純物注入領域１
３３を形成し、ＲＴＡにより活性化する。
【０１３３】次に、ＥＣＲ−ＲＩＢＥによるドライエッ
チングを半導体基板１２１に達するまで行い、半導体膜
の積層部を個々の発光ダイオード用に素子分離し、その
後、プラズマＣＶＤ法により絶縁層１２８を形成し、通
常のフォトリソグラフィ技術とウエットエッチングによ
り、キャップ層１２７の上部の絶縁層１０８にコンタク
トホール１３２を穿設する。さらにＤＣスパッタリング
法と反応性イオンエッチング法を用いてＡｌ膜による配
線電極１０９を形成し、最後に半導体基板１０１裏面に
抵抗加熱蒸着法を用いて電極膜１３０を形成する。
チングを半導体基板１２１に達するまで行い、半導体膜
の積層部を個々の発光ダイオード用に素子分離し、その
後、プラズマＣＶＤ法により絶縁層１２８を形成し、通
常のフォトリソグラフィ技術とウエットエッチングによ
り、キャップ層１２７の上部の絶縁層１０８にコンタク
トホール１３２を穿設する。さらにＤＣスパッタリング
法と反応性イオンエッチング法を用いてＡｌ膜による配
線電極１０９を形成し、最後に半導体基板１０１裏面に
抵抗加熱蒸着法を用いて電極膜１３０を形成する。
【０１３４】図１０に請求項１２記載の発光ダイオード
の１実施例を、図１（ｂ）に倣って示している。即ち、
図１（ａ）と同様に、同一の発光ダイオードをモノリシ
ック且つ直線状にアレイ配列した発光ダイオードアレイ
（請求項１４）のうちの任意の１つを示したものであ
る。
の１実施例を、図１（ｂ）に倣って示している。即ち、
図１（ａ）と同様に、同一の発光ダイオードをモノリシ
ック且つ直線状にアレイ配列した発光ダイオードアレイ
（請求項１４）のうちの任意の１つを示したものであ
る。
【０１３５】符号２０１で示すｎ−ＧａＡｓの半導体基
板の表面側に、半導体膜として、ｐ−Ａｌ0.4Ｇａ0.6Ａ
ｓ（キャリヤ濃度：５×１０17，膜厚：１μｍ）のクラ
ッド層２０２、ｎ−Ａｌ0.2Ｇａ0.8Ａｓ（キャリヤ濃
度：５×１０15，膜厚：０．１μｍ）の発光層２０３、
ｎ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：３×１０17，
膜厚：０．２μｍ）のクラッド層２０４、ｎ−ＧａＡｓ
（キヤリヤ濃度：１×１０20，膜厚：０．０５μｍ）の
キャップ層２０７が、半導体基板２０１側から上記順序
に積層形成されている。
板の表面側に、半導体膜として、ｐ−Ａｌ0.4Ｇａ0.6Ａ
ｓ（キャリヤ濃度：５×１０17，膜厚：１μｍ）のクラ
ッド層２０２、ｎ−Ａｌ0.2Ｇａ0.8Ａｓ（キャリヤ濃
度：５×１０15，膜厚：０．１μｍ）の発光層２０３、
ｎ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：３×１０17，
膜厚：０．２μｍ）のクラッド層２０４、ｎ−ＧａＡｓ
（キヤリヤ濃度：１×１０20，膜厚：０．０５μｍ）の
キャップ層２０７が、半導体基板２０１側から上記順序
に積層形成されている。
【０１３６】クラッド層２０２と発光層２０３とクラッ
ド層２０４とが、ダブルヘテロ構造の発光部を構成して
いる。
ド層２０４とが、ダブルヘテロ構造の発光部を構成して
いる。
【０１３７】半導体膜２０２〜２０７が積層形成された
側は絶縁層２０８により被覆され、絶縁層２０８上に形
成されたＡｕ／Ｎｉ／Ａｕ−Ｇｅ／Ｃｒ膜による配線電
極２０９は、絶縁層２０８に穿設されたコンタクトホー
ル２１２によりキャップ層２０７に接している。
側は絶縁層２０８により被覆され、絶縁層２０８上に形
成されたＡｕ／Ｎｉ／Ａｕ−Ｇｅ／Ｃｒ膜による配線電
極２０９は、絶縁層２０８に穿設されたコンタクトホー
ル２１２によりキャップ層２０７に接している。
【０１３８】配線電極２０９の直下のクラッド層２０２
中には、ｎ型不純物である28Ｓｉ(＋)がイオン注入法に
より注入され、ｎ型不純物注入領域２１３をなしてい
る。この部分では、クラッド層２０２の発光層２０３近
傍の部分におけるキャリヤ濃度が、注入不純物により低
下するため高抵抗領域となり、電流ブロック機能を有す
る電流ブロック領域になる。
中には、ｎ型不純物である28Ｓｉ(＋)がイオン注入法に
より注入され、ｎ型不純物注入領域２１３をなしてい
る。この部分では、クラッド層２０２の発光層２０３近
傍の部分におけるキャリヤ濃度が、注入不純物により低
下するため高抵抗領域となり、電流ブロック機能を有す
る電流ブロック領域になる。
【０１３９】クラッド層２０４は発光層２０３に比して
エネルギーギャップが大きい必要があるところから、こ
の実施例においてもＡｌ組成比を０．４としている。こ
の場合も、キャリヤ濃度を余り高くできないため、空乏
層幅を考慮すると、クラッド層２０４の厚さは０．１μ
ｍオーダーであり、イオン注入の深さはそれ以上となる
が、ｎ型不純物である28Ｓｉ(＋)は、他の材料に比して
質量数が小さいので良好な注入が可能であり、比較的低
い熱処理温度で高い活性化率が得られるため、活性化の
際に結晶成長層におけるキャリヤ濃度プロファイルに与
える影響が少ない。
エネルギーギャップが大きい必要があるところから、こ
の実施例においてもＡｌ組成比を０．４としている。こ
の場合も、キャリヤ濃度を余り高くできないため、空乏
層幅を考慮すると、クラッド層２０４の厚さは０．１μ
ｍオーダーであり、イオン注入の深さはそれ以上となる
が、ｎ型不純物である28Ｓｉ(＋)は、他の材料に比して
質量数が小さいので良好な注入が可能であり、比較的低
い熱処理温度で高い活性化率が得られるため、活性化の
際に結晶成長層におけるキャリヤ濃度プロファイルに与
える影響が少ない。
【０１４０】半導体基板２０１の裏面側には一面に電極
膜２１０がＡｕ／Ａｕ−Ｚｎにより形成され、各発光ダ
イオードに共通の電極となっている。
膜２１０がＡｕ／Ａｕ−Ｚｎにより形成され、各発光ダ
イオードに共通の電極となっている。
【０１４１】配線電極２０９と電極膜２１０との間に電
圧を印加すると、駆動電流は配線電極２０９の側から電
極膜２１０側へ流れるが、配線電極２０９の直下の部分
では、ｎ型不純物注入領域２１３による電流ブロック作
用が働くので、電流は光射出窓２１２の直下のクラッド
層２０２に集中して流れることになり、この領域の直上
で明るい発光が得られ、発光した光は配線電極２０９に
反射されることなく、光射出窓２１１から「光出力」と
して有効に射出する。従って、高い「光取り出し効率」
が実現される。
圧を印加すると、駆動電流は配線電極２０９の側から電
極膜２１０側へ流れるが、配線電極２０９の直下の部分
では、ｎ型不純物注入領域２１３による電流ブロック作
用が働くので、電流は光射出窓２１２の直下のクラッド
層２０２に集中して流れることになり、この領域の直上
で明るい発光が得られ、発光した光は配線電極２０９に
反射されることなく、光射出窓２１１から「光出力」と
して有効に射出する。従って、高い「光取り出し効率」
が実現される。
【０１４２】以下に、上記実施例の発光ダイオードアレ
イの製造工程の１例を略説する。半導体基板２０１上
に、半導体膜２０２〜２０７を有機金属気層成長法もし
くは分子線エピタキシー法を用いたエピタキシャル成長
により順次積層形成し、通常のフォトリソグラフィ技術
とイオン注入法とを用いて、配線電極２０９を形成され
るべき部分の直下の部分のクラッド層２０２に、ｎ型不
純物である28Ｓｉ(＋)を注入してｎ型不純物注入領域２
１３を形成し、ＲＴＡにより活性化する。
イの製造工程の１例を略説する。半導体基板２０１上
に、半導体膜２０２〜２０７を有機金属気層成長法もし
くは分子線エピタキシー法を用いたエピタキシャル成長
により順次積層形成し、通常のフォトリソグラフィ技術
とイオン注入法とを用いて、配線電極２０９を形成され
るべき部分の直下の部分のクラッド層２０２に、ｎ型不
純物である28Ｓｉ(＋)を注入してｎ型不純物注入領域２
１３を形成し、ＲＴＡにより活性化する。
【０１４３】次に、ＥＣＲ−ＲＩＢＥによるドライエッ
チングを半導体基板２０１に達するまで行い、半導体膜
の積層部を個々の発光ダイオード用に素子分離し、その
後、プラズマＣＶＤ法により絶縁層２０８を形成し、通
常のフォトリソグラフィ技術とウエットエッチングによ
り、キャップ層２０７の上部の絶縁層２０８にコンタク
トホール２１２を穿設する。さらにＤＣスパッタリング
法と反応性イオンエッチング法を用いて配線電極２０９
を形成し、最後に半導体基板２０１裏面に抵抗加熱蒸着
法を用いて電極膜２１０を形成する。
チングを半導体基板２０１に達するまで行い、半導体膜
の積層部を個々の発光ダイオード用に素子分離し、その
後、プラズマＣＶＤ法により絶縁層２０８を形成し、通
常のフォトリソグラフィ技術とウエットエッチングによ
り、キャップ層２０７の上部の絶縁層２０８にコンタク
トホール２１２を穿設する。さらにＤＣスパッタリング
法と反応性イオンエッチング法を用いて配線電極２０９
を形成し、最後に半導体基板２０１裏面に抵抗加熱蒸着
法を用いて電極膜２１０を形成する。
【０１４４】図１１に請求項１３記載の発光ダイオード
の１実施例を、図１（ｂ）に倣って示している。即ち、
図１（ａ）と同様に、同一の発光ダイオードをモノリシ
ック且つ直線状にアレイ配列した発光ダイオードアレイ
（請求項１４）のうちの任意の１つを示したものであ
る。
の１実施例を、図１（ｂ）に倣って示している。即ち、
図１（ａ）と同様に、同一の発光ダイオードをモノリシ
ック且つ直線状にアレイ配列した発光ダイオードアレイ
（請求項１４）のうちの任意の１つを示したものであ
る。
【０１４５】符号３０１で示すｎ−ＧａＡｓの半導体基
板の表面側に、半導体膜として、ｎ−Ａｌ0.4Ｇａ0.6Ａ
ｓ（キャリヤ濃度：３×１０17，膜厚：１μｍ）のクラ
ッド層３０２、ｎ−Ａｌ0.2Ｇａ0.8Ａｓ（キャリヤ濃
度：５×１０15，膜厚：０．１５μｍ）の発光層３０
３、ｐ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：１×１０
17，膜厚：０．７μｍ）のクラッド層３０４、ｎ−Ａｌ
0.4Ｇａ0.6Ａｓ（キャリヤ濃度：３×１０17，膜厚：
０．２μｍ）の電流ブロック層３０５、ｐ−Ａｌ0.4Ｇ
ａ0.6Ａｓ（キャリヤ濃度：１×１０18，膜厚：０．２
μｍ）の電荷注入層３０６、ｐ−ＧａＡｓ（キヤリヤ濃
度：１×１０20，膜厚：０．０５μｍ）のキャップ層３
０７が、半導体基板３０１側から上記順序に形成されて
いる。
板の表面側に、半導体膜として、ｎ−Ａｌ0.4Ｇａ0.6Ａ
ｓ（キャリヤ濃度：３×１０17，膜厚：１μｍ）のクラ
ッド層３０２、ｎ−Ａｌ0.2Ｇａ0.8Ａｓ（キャリヤ濃
度：５×１０15，膜厚：０．１５μｍ）の発光層３０
３、ｐ−Ａｌ0.4Ｇａ0.6Ａｓ（キャリヤ濃度：１×１０
17，膜厚：０．７μｍ）のクラッド層３０４、ｎ−Ａｌ
0.4Ｇａ0.6Ａｓ（キャリヤ濃度：３×１０17，膜厚：
０．２μｍ）の電流ブロック層３０５、ｐ−Ａｌ0.4Ｇ
ａ0.6Ａｓ（キャリヤ濃度：１×１０18，膜厚：０．２
μｍ）の電荷注入層３０６、ｐ−ＧａＡｓ（キヤリヤ濃
度：１×１０20，膜厚：０．０５μｍ）のキャップ層３
０７が、半導体基板３０１側から上記順序に形成されて
いる。
【０１４６】クラッド層３０２と発光層３０３とクラッ
ド層３０４の積層構造において、半導体基板３０１側の
ｎｐ部分がダブルヘテロ構造の発光部を構成し、電流ブ
ロック層３０５は半導体基板１上に形成された基本的な
ｎｐｎｐ構造における、半導体基板３０１から離れた側
のｎ伝導型の半導体膜である。
ド層３０４の積層構造において、半導体基板３０１側の
ｎｐ部分がダブルヘテロ構造の発光部を構成し、電流ブ
ロック層３０５は半導体基板１上に形成された基本的な
ｎｐｎｐ構造における、半導体基板３０１から離れた側
のｎ伝導型の半導体膜である。
【０１４７】上記各半導体膜３０２〜３０７が積層形成
された側は絶縁層３０８により被覆され、絶縁層３０８
上に形成された膜状の配線電極３０９はＡｌ膜であり、
絶縁層３０８に穿設されたコンタクトホール３１２によ
りキャップ層３０７に接している。
された側は絶縁層３０８により被覆され、絶縁層３０８
上に形成された膜状の配線電極３０９はＡｌ膜であり、
絶縁層３０８に穿設されたコンタクトホール３１２によ
りキャップ層３０７に接している。
【０１４８】光射出窓３１１の直下の部分には、電流ブ
ロック層３０５を中心としてｐ型不純物である9Ｂｅ
(＋)が注入され、ｐ型不純物注入領域３１３を形成して
いる。この領域３１３は注入されたｐ型不純物によりｐ
ｎ反転し、電流ブロック層３０５の両側のｐ型領域と同
じ導電型になり、電流ブロック層３０５のもつ電流ブロ
ック機能が解除され、電流ブロック層３０５の、電流ブ
ロック機能を持つ領域が電極３０９の直下の部分に残さ
れることになる。
ロック層３０５を中心としてｐ型不純物である9Ｂｅ
(＋)が注入され、ｐ型不純物注入領域３１３を形成して
いる。この領域３１３は注入されたｐ型不純物によりｐ
ｎ反転し、電流ブロック層３０５の両側のｐ型領域と同
じ導電型になり、電流ブロック層３０５のもつ電流ブロ
ック機能が解除され、電流ブロック層３０５の、電流ブ
ロック機能を持つ領域が電極３０９の直下の部分に残さ
れることになる。
【０１４９】9Ｂｅ(＋)の注入は、この実施例において
は、光射出窓３１１の表面の法線方向に対し、配線電極
３０９の側に傾いた側からイオンを打ち込むことにより
行う。このようにすると、ｐ型不純物注入領域３１３に
おける注入不純物（9Ｂｅ(＋)）の濃度が、配線電極３
０９の先端部から光射出窓側に離れるに従い高くなる。
即ち、上記不純物濃度は半導体基板３０１の基板面に平
行な方向（図の左右方向）に分布を持つことになる。
は、光射出窓３１１の表面の法線方向に対し、配線電極
３０９の側に傾いた側からイオンを打ち込むことにより
行う。このようにすると、ｐ型不純物注入領域３１３に
おける注入不純物（9Ｂｅ(＋)）の濃度が、配線電極３
０９の先端部から光射出窓側に離れるに従い高くなる。
即ち、上記不純物濃度は半導体基板３０１の基板面に平
行な方向（図の左右方向）に分布を持つことになる。
【０１５０】この実施例の場合も、注入深さは０．１μ
ｍのオーダーであるが、ｐ型不純物である9Ｂｅ(＋)
は、質量数が小さいので良好な注入が可能であり、比較
的低い熱処理温度で高い活性化率が得られるため、活性
化の際に結晶成長層におけるキャリヤ濃度プロファイル
に与える影響が少ない。
ｍのオーダーであるが、ｐ型不純物である9Ｂｅ(＋)
は、質量数が小さいので良好な注入が可能であり、比較
的低い熱処理温度で高い活性化率が得られるため、活性
化の際に結晶成長層におけるキャリヤ濃度プロファイル
に与える影響が少ない。
【０１５１】半導体基板３０１の裏面側には一面に電極
膜３１０がＡｕ／Ｎｉ／Ａｕ−Ｇｅにより形成され、各
発光ダイオードに共通の電極となっている。
膜３１０がＡｕ／Ｎｉ／Ａｕ−Ｇｅにより形成され、各
発光ダイオードに共通の電極となっている。
【０１５２】配線電極３０９と電極膜３１０との間に電
圧を印加すると、駆動電流は配線電極３０９の側から電
極膜３１０の側へ流れるが、このとき配線電極３０９の
直下の部分では電流ブロック層３０５による電流ブロッ
ク作用が働くので、電流はｐ型不純物注入領域３１３に
集中して流れることになり、この領域３１３の直下の発
光部で明るい発光が得られ、発光した光は配線電極３０
９に反射されることなく、光射出部３１１から「光出
力」として有効に射出する。従って、高い「光取り出し
効率」が実現される。
圧を印加すると、駆動電流は配線電極３０９の側から電
極膜３１０の側へ流れるが、このとき配線電極３０９の
直下の部分では電流ブロック層３０５による電流ブロッ
ク作用が働くので、電流はｐ型不純物注入領域３１３に
集中して流れることになり、この領域３１３の直下の発
光部で明るい発光が得られ、発光した光は配線電極３０
９に反射されることなく、光射出部３１１から「光出
力」として有効に射出する。従って、高い「光取り出し
効率」が実現される。
【０１５３】従来、発光部に注入するキャリヤを均一化
する方法としては、電流注入層のキャリヤ濃度を高め、
抵抗率を下げる方法が取られてきた。しかし前述のよう
に、電流拡散層のキャリヤ濃度を上げるには限界があ
り、このことから発光強度分布の均一化には限界があっ
た。
する方法としては、電流注入層のキャリヤ濃度を高め、
抵抗率を下げる方法が取られてきた。しかし前述のよう
に、電流拡散層のキャリヤ濃度を上げるには限界があ
り、このことから発光強度分布の均一化には限界があっ
た。
【０１５４】この実施例においては、上述のように、ｐ
型不純物注入領域３１３において、ｐ型不純物の濃度、
即ちキャリヤの濃度が上記の如く「配線電極３０９の先
端部から光射出窓側に離れるに従い高くなる」分布を持
っているために、半導体基板３０１の表面に平行な方向
へドリフト電界が生じ、配線電極３０９の側から光射出
窓３１１の側へ向かって（即ち、図１１において、右方
から左方へ向かって）注入キャリヤが加速され、これに
よって、光射出窓３１１から射出される光の、半導体基
板３０１表面に平行な方向の光強度分布を均一な方向へ
改善することができる。
型不純物注入領域３１３において、ｐ型不純物の濃度、
即ちキャリヤの濃度が上記の如く「配線電極３０９の先
端部から光射出窓側に離れるに従い高くなる」分布を持
っているために、半導体基板３０１の表面に平行な方向
へドリフト電界が生じ、配線電極３０９の側から光射出
窓３１１の側へ向かって（即ち、図１１において、右方
から左方へ向かって）注入キャリヤが加速され、これに
よって、光射出窓３１１から射出される光の、半導体基
板３０１表面に平行な方向の光強度分布を均一な方向へ
改善することができる。
【０１５５】以下に、上記実施例の発光ダイオードアレ
イの製造工程の１例を略説する。ｎ−ＧａＡｓの半導体
基板３０１上に、半導体膜３０２〜３０７を、有機金属
気相成長法もしくは分子線エピタキシーヲ利用したエピ
タキシャル成長により、順次積層する。
イの製造工程の１例を略説する。ｎ−ＧａＡｓの半導体
基板３０１上に、半導体膜３０２〜３０７を、有機金属
気相成長法もしくは分子線エピタキシーヲ利用したエピ
タキシャル成長により、順次積層する。
【０１５６】続いて、通常のフォトリソグラフィ技術と
イオン注入法とを用いて、光射出窓と成るべき部分の直
下の部分に、電流ブロック層３０５を中心として、ｐ型
不純物（9Ｂｅ(＋)）の注入を、上記の如く、打ち込む
ビーム線の方向を傾けて行ってｐ型不純物注入領域３１
３を形成し、ＲＴＡにより活性化する。
イオン注入法とを用いて、光射出窓と成るべき部分の直
下の部分に、電流ブロック層３０５を中心として、ｐ型
不純物（9Ｂｅ(＋)）の注入を、上記の如く、打ち込む
ビーム線の方向を傾けて行ってｐ型不純物注入領域３１
３を形成し、ＲＴＡにより活性化する。
【０１５７】次に、ＥＣＲ−ＲＩＢＥによるドライエッ
チングを半導体基板３０１に達するまで行い、半導体膜
の積層部を個々の発光ダイオード用に素子分離する。
チングを半導体基板３０１に達するまで行い、半導体膜
の積層部を個々の発光ダイオード用に素子分離する。
【０１５８】その後、プラズマＣＶＤによりＳｉＯ2の
絶縁層３０８を形成し、通常のフォトリソグラフィ技術
とウエットエッチングにより、キャップ層３０７の上部
の絶縁層にコンタクトホール３１２を穿設する。さらに
ＤＣスパッタリング法と反応性イオンエッチング法を用
いて配線電極３０９を形成し、最後に半導体基板３０１
の裏面に抵抗加熱式蒸着法を用いて電極膜３１０を形成
する。
絶縁層３０８を形成し、通常のフォトリソグラフィ技術
とウエットエッチングにより、キャップ層３０７の上部
の絶縁層にコンタクトホール３１２を穿設する。さらに
ＤＣスパッタリング法と反応性イオンエッチング法を用
いて配線電極３０９を形成し、最後に半導体基板３０１
の裏面に抵抗加熱式蒸着法を用いて電極膜３１０を形成
する。
【０１５９】
【発明の効果】以上に説明したように、この発明によれ
ば新規な発光ダイオードおよび発光ダイオードアレイを
提供できる。この発明の発光ダイオードおよび発光ダイ
オードアレイは上記の如き構成となっているから、面発
光型でありながら光出力を極めて高い光取り出し効率で
有効に取り出すことができる（請求項１〜１４）。
ば新規な発光ダイオードおよび発光ダイオードアレイを
提供できる。この発明の発光ダイオードおよび発光ダイ
オードアレイは上記の如き構成となっているから、面発
光型でありながら光出力を極めて高い光取り出し効率で
有効に取り出すことができる（請求項１〜１４）。
【０１６０】また、請求項５〜１４記載の発明では、不
純物の注入をイオン注入により行うので、注入にともな
う半導体膜への熱の影響が少なく、ドーピング後の不純
物プロファイルの変化を小さく抑えることができ、発光
部における発光効率の経時的な低下を有効に軽減するこ
とができる。
純物の注入をイオン注入により行うので、注入にともな
う半導体膜への熱の影響が少なく、ドーピング後の不純
物プロファイルの変化を小さく抑えることができ、発光
部における発光効率の経時的な低下を有効に軽減するこ
とができる。
【０１６１】また、請求項１３，１４記載の発明では、
注入不純物が、半導体基板の表面に平行な方向に分布を
持ち、上記方向へ注入キャリヤを加速するので、発光部
における発光強度分布を有効に均一化できる。
注入不純物が、半導体基板の表面に平行な方向に分布を
持ち、上記方向へ注入キャリヤを加速するので、発光部
における発光強度分布を有効に均一化できる。
【図１】請求項１，２，４記載の発明の発光ダイオード
アレイの１実施例を説明するための図である。
アレイの１実施例を説明するための図である。
【図２】請求項３，４記載の発明の１実施例を説明する
ための図である。
ための図である。
【図３】請求項５，１４記載の発明の１実施例を説明す
るための図である。
るための図である。
【図４】請求項６，１４記載の発明の１実施例を説明す
るための図である。
るための図である。
【図５】請求項７，１４記載の発明の１実施例を説明す
るための図である。
るための図である。
【図６】請求項８，１４記載の発明の１実施例を説明す
るための図である。
るための図である。
【図７】請求項９，１４記載の発明の１実施例を説明す
るための図である。
るための図である。
【図８】請求項１０，１４記載の発明の１実施例を説明
するための図である。
するための図である。
【図９】請求項１１，１４記載の発明の１実施例を説明
するための図である。
するための図である。
【図１０】請求項１２，１４記載の発明の１実施例を説
明するための図である。
明するための図である。
【図１１】請求項１３，１４記載の発明の１実施例を説
明するための図である。
明するための図である。
１ 半導体基板 ２ クラッド層 ３ 発光層 ４ クラッド層 ７ キャップ層 ８ 絶縁層 ９ 配線電極 １３ 光射出窓
Claims (14)
- 【請求項１】発光部がダブルヘテロ構造を有する面発光
型の発光ダイオードであって、 光射出窓に連設された膜状の電極の直下の部分に電流ブ
ロック領域を形成することにより、駆動電流が光射出窓
直下の発光部に集中するように構成したことを特徴とす
る発光ダイオード。 - 【請求項２】請求項１記載の発光ダイオードにおいて、 半導体基板上に、電気伝導型がｐｎｐｎとなるように半
導体膜を積層形成し、半導体基板と同じ伝導型を有する
半導体膜のうち、半導体基板から離れた側の半導体膜を
電流ブロック層とし、半導体基板側のｐｎ膜積層部分を
ダブルヘテロ構造の発光部とし、 光射出窓直下の上記電流ブロック層に、半導体基板と異
なる伝導型の不純物を注入して構成されることを特徴と
する発光ダイオード。 - 【請求項３】請求項１記載の発光ダイオードにおいて、 半導体基板上に、電気伝導型がｐｎとなるように半導体
膜を積層形成してダブルヘテロ構造の発光部を構成し、 電極直下の部分に不純物を注入して高抵抗の電流ブロッ
ク領域を形成したことを特徴とする発光ダイオード。 - 【請求項４】請求項１または２または３記載の発光ダイ
オードを複数個、モノリシックにアレイ配列して成る発
光ダイオードアレイ。 - 【請求項５】発光部がダブルヘテロ構造を有する面発光
型の発光ダイオードであって、 ｎ型の半導体基板上に、電気伝導型が上記半導体基板側
から順次ｎｐｎｐとなるように半導体膜を積層形成し、
ｎ型の半導体膜のうちで、半導体基板から離れた側の半
導体膜を電流ブロック層とし、半導体基板側のｎｐ膜積
層部分をダブルヘテロ構造の発光部とし、 光射出窓直下の部分の上記電流ブロック層に、ｐ型不純
物をイオン注入法によりドーピングし、 上記光射出窓に連設された膜状の電極の直下の部分に電
流ブロック領域を形成することにより、駆動電流が光射
出窓直下の発光部に集中するように構成したことを特徴
とする発光ダイオード。 - 【請求項６】発光部がダブルヘテロ構造を有する面発光
型の発光ダイオードであって、 ｐ型の半導体基板上に、電気伝導型が上記半導体基板側
から順次ｐｎｐｎとなるように半導体膜を積層形成し、
ｐ型の半導体膜のうちで、半導体基板から離れた側の半
導体膜を電流ブロック層とし、半導体基板側のｐｎ膜積
層部分をダブルヘテロ構造の発光部とし、 光射出窓直下の部分の上記電流ブロック層に、ｎ型不純
物をイオン注入法によりドーピングし、 上記光射出窓に連設された膜状の電極の直下の部分に電
流ブロック領域を形成することにより、駆動電流が光射
出窓直下の発光部に集中するように構成したことを特徴
とする発光ダイオード。 - 【請求項７】発光部がダブルヘテロ構造を有する面発光
型の発光ダイオードであって、 ｎ型の半導体基板上に、電気伝導型が上記半導体基板側
から順次、ｎｐ(−)ｐ(＋)となるように半導体膜を積層
形成し、上記ｐ(−)型の半導体膜を電流ブロック層と
し、 光射出窓直下の部分の上記電流ブロック層に、ｐ型不純
物をイオン注入法によりドーピングし、 上記光射出窓に連設された膜状の電極の直下の部分に電
流ブロック領域を形成することにより、駆動電流が光射
出窓直下の発光部に集中するように構成したことを特徴
とする発光ダイオード。 - 【請求項８】発光部がダブルヘテロ構造を有する面発光
型の発光ダイオードであって、 ｐ型の半導体基板上に、電気伝導型が上記半導体基板側
から順次、ｐｎ(−)ｎ(＋)となるように半導体膜を積層
形成し、ｎ(−)型の半導体膜を電流ブロック層とし、 光射出窓直下の部分の上記電流ブロック層に、ｎ型不純
物をイオン注入法によりドーピングし、 上記光射出窓に連設された膜状の電極の直下の部分に電
流ブロック領域を形成することにより、駆動電流が光射
出窓直下の発光部に集中するように構成したことを特徴
とする発光ダイオード。 - 【請求項９】発光部がダブルヘテロ構造を有する面発光
型の発光ダイオードであって、 ｎ型の半導体基板上に、電気伝導型が上記半導体基板側
から基本的にｎｐとなるように半導体膜を積層形成し、 光射出窓に連設された膜状の電極の直下の部分の上記ｐ
型の半導体膜に、ｎ型不純物をイオン注入法によりドー
ピングして電流ブロック領域を形成することにより、駆
動電流が上記光射出窓直下の発光部に集中するように構
成したことを特徴とする発光ダイオード。 - 【請求項１０】発光部がダブルヘテロ構造を有する面発
光型の発光ダイオードであって、 Ｐ型の半導体基板上に、電気伝導型が上記半導体基板側
から基本的にｐｎとなるように半導体膜を積層形成し、 光射出窓に連設された膜状の電極の直下の部分の上記ｎ
型の半導体膜に、ｐ型不純物をイオン注入法によりドー
ピングして電流ブロック領域を形成することにより、駆
動電流が上記光射出窓直下の発光部に集中するように構
成したことを特徴とする発光ダイオード。 - 【請求項１１】発光部がダブルヘテロ構造を有する面発
光型の発光ダイオードであって、 ｎ型の半導体基板上に、電気伝導型が上記半導体基板側
から基本的にｎｐとなるように半導体膜を積層形成し、 光射出窓に連設された膜状の電極の直下の部分の上記ｎ
型の半導体膜に、ｐ型不純物をイオン注入法によりドー
ピングして電流ブロック領域を形成することにより、駆
動電流が上記光射出窓直下の発光部に集中するように構
成したことを特徴とする発光ダイオード。 - 【請求項１２】発光部がダブルヘテロ構造を有する面発
光型の発光ダイオードであって、 ｐ型の半導体基板上に、電気伝導型が上記半導体基板側
から基本的にｐｎとなるように半導体膜を積層形成し、 光射出窓に連設された膜状の電極の直下の部分の上記ｐ
型の半導体膜に、ｎ型不純物をイオン注入法によりドー
ピングして電流ブロック領域を形成することにより、駆
動電流が上記光射出窓直下の発光部に集中するように構
成したことを特徴とする発光ダイオード。 - 【請求項１３】発光部がダブルヘテロ構造を有する面発
光型の発光ダイオードであって、 半導体基板上に、電気伝導型が基本的にｐｎｐｎとなる
ように半導体膜を積層形成し、半導体基板と同じ伝導型
を有する半導体膜のうち、半導体基板から離れた側の半
導体膜を電流ブロック層とし、半導体基板側のｐｎ膜積
層部分をダブルヘテロ構造の発光部とし、 光射出窓直下の上記電流ブロック層に、半導体基板と異
なる伝導型の不純物をイオン注入法によりドーピング
し、半導体基板面と平行な方向へ、上記光射出窓に連設
された膜状の電極の直下の部分から光射出窓の側に向か
って不純物濃度が漸次高くなるように分布させ、 上記光射出窓に連設された膜状の電極の直下の部分に電
流ブロック領域を形成することにより、駆動電流が光射
出窓直下の発光部に集中するように構成したことを特徴
とする発光ダイオード。 - 【請求項１４】請求項５または６または７または８また
は９または１０または１１または１２または１３記載の
発光ダイオードを複数個、同一の半導体基板上にモノリ
シック且つ直線状にアレイ配列して成る発光ダイオード
アレイ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11482894A JP3323324B2 (ja) | 1993-06-18 | 1994-05-27 | 発光ダイオードおよび発光ダイオードアレイ |
| US08/259,547 US5550391A (en) | 1993-06-18 | 1994-06-14 | Light-emitting diode and light-emitting diode array |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14810693 | 1993-06-18 | ||
| JP5-148106 | 1993-09-07 | ||
| JP22254493 | 1993-09-07 | ||
| JP5-222544 | 1993-09-07 | ||
| JP11482894A JP3323324B2 (ja) | 1993-06-18 | 1994-05-27 | 発光ダイオードおよび発光ダイオードアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07147428A true JPH07147428A (ja) | 1995-06-06 |
| JP3323324B2 JP3323324B2 (ja) | 2002-09-09 |
Family
ID=27312835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11482894A Expired - Lifetime JP3323324B2 (ja) | 1993-06-18 | 1994-05-27 | 発光ダイオードおよび発光ダイオードアレイ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5550391A (ja) |
| JP (1) | JP3323324B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008505483A (ja) * | 2004-06-30 | 2008-02-21 | クリー インコーポレイテッド | 電流阻止構造を有する発光デバイスおよび電流阻止構造を有する発光デバイスを作製する方法 |
| US8541788B2 (en) | 2005-01-24 | 2013-09-24 | Cree, Inc. | LED with current confinement structure and surface roughening |
| JP2019050355A (ja) * | 2017-09-07 | 2019-03-28 | キヤノン株式会社 | 発光サイリスタ、発光サイリスタアレイ、露光ヘッド、および画像形成装置 |
| US10388897B2 (en) | 2012-05-18 | 2019-08-20 | Oxford University Innovation Limited | Optoelectronic device comprising porous scaffold material and perovskites |
| US11038132B2 (en) | 2012-05-18 | 2021-06-15 | Oxford University Innovation Limited | Optoelectronic devices with organometal perovskites with mixed anions |
| US11302833B2 (en) | 2012-05-18 | 2022-04-12 | Oxford University Innovation Limited | Optoelectronic device comprising perovskites |
| US11469338B2 (en) | 2012-09-18 | 2022-10-11 | Oxford University Innovation Limited | Optoelectronic device |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08250768A (ja) * | 1995-03-13 | 1996-09-27 | Toyoda Gosei Co Ltd | 半導体光素子 |
| DE19741609C2 (de) * | 1997-09-20 | 2003-02-27 | Vishay Semiconductor Gmbh | Verwendung einer Übergitterstruktur aus einer Mehrzahl von hintereinander angeordneten Heterogrenzflächenschichtfolgen zur Verbesserung der lateralen Stromausbreitung in einer lichtemittierenden Halbleiterdiode |
| DE19745723A1 (de) * | 1997-10-16 | 1998-12-10 | Telefunken Microelectron | Lichtemittierendes Halbleiterbauelement sowie Verfahren zur Herstellung |
| US6628333B1 (en) | 1997-11-12 | 2003-09-30 | International Business Machines Corporation | Digital instant camera having a printer |
| JP2008545266A (ja) * | 2005-07-06 | 2008-12-11 | エルジー イノテック カンパニー リミテッド | 窒化物半導体ｌｅｄ及びその製造方法 |
| US8399273B2 (en) * | 2008-08-18 | 2013-03-19 | Tsmc Solid State Lighting Ltd. | Light-emitting diode with current-spreading region |
| US8507940B2 (en) | 2010-04-05 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat dissipation by through silicon plugs |
| US8502244B2 (en) | 2010-08-31 | 2013-08-06 | Micron Technology, Inc. | Solid state lighting devices with current routing and associated methods of manufacturing |
| US9312432B2 (en) | 2012-03-13 | 2016-04-12 | Tsmc Solid State Lighting Ltd. | Growing an improved P-GaN layer of an LED through pressure ramping |
| DE102013103601A1 (de) * | 2013-04-10 | 2014-10-16 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| JP6597037B2 (ja) * | 2015-08-06 | 2019-10-30 | 住友電気工業株式会社 | 量子カスケードレーザデバイス |
| JP6720506B2 (ja) | 2015-11-16 | 2020-07-08 | 住友電気工業株式会社 | 量子カスケードレーザデバイス |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6032373A (ja) * | 1983-08-02 | 1985-02-19 | Fuji Photo Film Co Ltd | 横方向光取出し発光ダイオ−ドアレイ構造 |
| FR2562328B1 (fr) * | 1984-03-30 | 1987-11-27 | Menigaux Louis | Procede de fabrication d'un dispositif optique integre monolithique comprenant un laser a semi-conducteur et dispositif obtenu par ce procede |
| JPS6215878A (ja) * | 1985-07-12 | 1987-01-24 | Sharp Corp | 半導体レ−ザ装置 |
| US4897672A (en) * | 1987-07-02 | 1990-01-30 | Fujitsu Limited | Method and apparatus for detecting and compensating light emission from an LED array |
| GB8722944D0 (en) * | 1987-09-30 | 1987-11-04 | Plessey Co Plc | Calibration system for led array |
| KR910006706B1 (ko) * | 1988-12-12 | 1991-08-31 | 삼성전자 주식회사 | 발광다이오드 어레이 헤드의 제조방법 |
| JPH02174272A (ja) * | 1988-12-17 | 1990-07-05 | Samsung Electron Co Ltd | 発光ダイオードアレイの製造方法 |
| JPH0394481A (ja) * | 1989-09-07 | 1991-04-19 | Ricoh Co Ltd | アレイ状半導体発光装置 |
| US4952949A (en) * | 1989-11-28 | 1990-08-28 | Hewlett-Packard Company | LED printhead temperature compensation |
| JPH03236276A (ja) * | 1990-02-14 | 1991-10-22 | Ricoh Co Ltd | 光機能素子 |
| JPH03237784A (ja) * | 1990-02-15 | 1991-10-23 | Omron Corp | 半導体素子およびその製造方法 |
| US5115442A (en) * | 1990-04-13 | 1992-05-19 | At&T Bell Laboratories | Top-emitting surface emitting laser structures |
| JPH04258182A (ja) * | 1991-02-12 | 1992-09-14 | Mitsubishi Electric Corp | 半導体発光装置 |
| JPH04348084A (ja) * | 1991-02-13 | 1992-12-03 | Ricoh Co Ltd | 光機能素子 |
| JPH04352374A (ja) * | 1991-05-29 | 1992-12-07 | Eastman Kodak Japan Kk | 半導体発光装置 |
| JPH0527290A (ja) * | 1991-07-24 | 1993-02-05 | Ricoh Co Ltd | 光ａ／ｄコンバータ |
| US5294815A (en) * | 1991-07-29 | 1994-03-15 | Ricoh Company, Ltd. | Semiconductor light emitting device with terraced structure |
| JPH05289123A (ja) * | 1992-04-14 | 1993-11-05 | Ricoh Co Ltd | 面型光変調器 |
| JP3232152B2 (ja) * | 1992-05-14 | 2001-11-26 | 株式会社リコー | 発光ダイオードアレイ |
-
1994
- 1994-05-27 JP JP11482894A patent/JP3323324B2/ja not_active Expired - Lifetime
- 1994-06-14 US US08/259,547 patent/US5550391A/en not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008505483A (ja) * | 2004-06-30 | 2008-02-21 | クリー インコーポレイテッド | 電流阻止構造を有する発光デバイスおよび電流阻止構造を有する発光デバイスを作製する方法 |
| JP4904261B2 (ja) * | 2004-06-30 | 2012-03-28 | クリー インコーポレイテッド | 電流阻止構造を有する発光デバイスおよび電流阻止構造を有する発光デバイスを作製する方法 |
| US8541788B2 (en) | 2005-01-24 | 2013-09-24 | Cree, Inc. | LED with current confinement structure and surface roughening |
| US8772792B2 (en) | 2005-01-24 | 2014-07-08 | Cree, Inc. | LED with surface roughening |
| US10388897B2 (en) | 2012-05-18 | 2019-08-20 | Oxford University Innovation Limited | Optoelectronic device comprising porous scaffold material and perovskites |
| US11038132B2 (en) | 2012-05-18 | 2021-06-15 | Oxford University Innovation Limited | Optoelectronic devices with organometal perovskites with mixed anions |
| US11258024B2 (en) | 2012-05-18 | 2022-02-22 | Oxford University Innovation Limited | Optoelectronic devices with organometal perovskites with mixed anions |
| US11276734B2 (en) | 2012-05-18 | 2022-03-15 | Oxford University Innovation Limited | Optoelectronic device comprising porous scaffold material and perovskites |
| US11302833B2 (en) | 2012-05-18 | 2022-04-12 | Oxford University Innovation Limited | Optoelectronic device comprising perovskites |
| US11469338B2 (en) | 2012-09-18 | 2022-10-11 | Oxford University Innovation Limited | Optoelectronic device |
| US11527663B2 (en) | 2012-09-18 | 2022-12-13 | Oxford University Innovation Limited | Optoelectronic device |
| JP2019050355A (ja) * | 2017-09-07 | 2019-03-28 | キヤノン株式会社 | 発光サイリスタ、発光サイリスタアレイ、露光ヘッド、および画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5550391A (en) | 1996-08-27 |
| JP3323324B2 (ja) | 2002-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3840276B2 (ja) | 発光装置 | |
| US5936266A (en) | Semiconductor devices and methods with tunnel contact hole sources | |
| US5892787A (en) | N-drive, p-common light-emitting devices fabricated on an n-type substrate and method of making same | |
| JPH07147428A (ja) | 発光ダイオードおよび発光ダイオードアレイ | |
| US7394104B2 (en) | Semiconductor optical device having current-confined structure | |
| US6222866B1 (en) | Surface emitting semiconductor laser, its producing method and surface emitting semiconductor laser array | |
| US5455429A (en) | Semiconductor devices incorporating p-type and n-type impurity induced layer disordered material | |
| JP2889618B2 (ja) | アレイ型半導体発光装置 | |
| JPH0645694A (ja) | 注入物をもつ頂部放出型ｖｃｓｅｌ | |
| JPH05267716A (ja) | 温度安定化発光ダイオード構造 | |
| JPH07107949B2 (ja) | フエイズドアレイ半導体レ−ザ− | |
| GB2145281A (en) | Surface emitting semiconductor laser | |
| US5608753A (en) | Semiconductor devices incorporating p-type and n-type impurity induced layer disordered material | |
| EP0501246B1 (en) | Opto-electronic switch device | |
| US5574745A (en) | Semiconductor devices incorporating P-type and N-type impurity induced layer disordered material | |
| JPH04225577A (ja) | 発光ダイオード | |
| US4759025A (en) | Window structure semiconductor laser | |
| JPH118406A (ja) | 面発光素子 | |
| US6881978B2 (en) | Semiconductor epitaxial structure and semiconductor light-emitting device | |
| JPH1168149A (ja) | 半導体素子及び半導体素子アレイ | |
| JP2009158709A (ja) | 面発光型半導体レーザアレイおよび面発光型半導体レーザ | |
| JPH05243678A (ja) | 半導体レーザおよびその製造方法 | |
| JPH10209565A (ja) | 横方向電流注入型面発光半導体レーザ装置、その製造方法および半導体レーザアレイ | |
| JPH0210787A (ja) | 半導体発光装置 | |
| JPH0695587B2 (ja) | 半導体レーザ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |