CN100395598C - 液晶显示器件的阵列基板及其制造方法 - Google Patents

液晶显示器件的阵列基板及其制造方法 Download PDF

Info

Publication number
CN100395598C
CN100395598C CNB2005101261476A CN200510126147A CN100395598C CN 100395598 C CN100395598 C CN 100395598C CN B2005101261476 A CNB2005101261476 A CN B2005101261476A CN 200510126147 A CN200510126147 A CN 200510126147A CN 100395598 C CN100395598 C CN 100395598C
Authority
CN
China
Prior art keywords
layer
grid
data pads
pattern
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101261476A
Other languages
English (en)
Other versions
CN1866083A (zh
Inventor
曹基述
崔荣锡
安炳龙
黄太雄
闵东俊
丁辅径
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1866083A publication Critical patent/CN1866083A/zh
Application granted granted Critical
Publication of CN100395598C publication Critical patent/CN100395598C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种液晶显示器件的阵列基板的制造方法，该方法包括通过第一掩模工序在基板上形成栅线、栅焊盘、栅极和数据焊盘，在包括栅线、栅焊盘、栅极和数据焊盘的基板的整个表面的实质部分上形成栅绝缘层，在栅绝缘层上形成数据线、源漏图案和有源层并通过第二掩模工序在栅绝缘层内形成栅焊盘接触孔和数据焊盘接触孔，以及通过第三掩模工序形成像素电极、栅焊盘端子、数据焊盘端子、源极、漏极和欧姆接触层，其中所述第三掩模工序还包括形成延伸自数据焊盘端子的透明导电图案，其中所述透明导电图案覆盖并接触所述数据线和源极。

Description

液晶显示器件的阵列基板及其制造方法
本申请要求享有2005年5月19日提交的韩国专利申请No.2005-0041878的权益，在此引用其全部内容作为参考。
技术领域
本发明涉及一种液晶显示器件，尤其涉及一种液晶显示器件的阵列基板及其制造方法。
背景技术
通过液晶材料的光学各向异性和极化特性驱动液晶显示(LCD)器件。由于液晶分子的细长外形导致其具有确切的排列并设置其具有初始的预倾角。通过施加电场控制排列方向。具体地，电场中的变化影响液晶分子的排列。由于光学各向异性，入射光的折射取决于液晶分子的排列方向。因此，通过适当的控制施加的电场，就可以产生具有期望亮度的图像。
通常，液晶显示(LCD)器件包括彼此间隔且相对的两个基板。在两个基板之间插入液晶层。每个基板包括电极，并且每个基板的电极也彼此相对。通过在电极之间感应的并垂直于基板的电场驱动液晶层的液晶分子。该LCD器件具有高的透光率和大的孔径比。
在不同类型的已知液晶显示器(LCD)中，具有以矩阵形式排列的薄膜晶体管(TFT)和像素电极的有源矩阵LCD(AM-LCD)由于其在显示移动图像方面的高分辨率和良好的质量成为重要的研发课题。
图1所示为现有技术的LCD器件的放大透视图。如图1所示，LCD器件51包括彼此间隔的第一基板5和第二基板10以及插入二者之间的液晶层(未示出)。在与第二基板10相对的第一基板5的表面上形成黑矩阵6、红、绿和蓝滤色片7a、7b和7c以及公共电极9。该公共电极9为透明的并覆盖黑矩阵6和滤色片7a、7b和7c。
在与第一基板5相对的第二基板10表面上限定多个像素区域P。多条栅线14和多条数据线26彼此交叉以限定多个像素区域P。在栅线和数据线14和26的每个交叉点处形成薄膜晶体管T。像素电极32形成于各像素区域P内并且连接到薄膜晶体管T上。该像素电极32包括具有高透光率的透明导电材料，例如氧化铟锡(ITO)或者氧化铟锌(IZO)。
包括黑矩阵6、滤色片7a、7b和7c以及公共电极9的第一基板5被称为滤色片基板。包括栅线14、数据线26和薄膜晶体管T以及像素电极32的第二基板10被称为阵列基板。
通过采用掩模的光刻工序制造该阵列基板。该光刻工序可以称为掩模工序。通常通过五轮或者六轮掩模工序制造该阵列基板。
可以通过以下的五轮掩模工序制造该阵列基板：形成栅极、栅线和栅焊盘的第一掩模工序；在覆盖栅极、栅线和栅焊盘的栅绝缘层上形成有源层和欧姆接触层的第二掩模工序；在欧姆接触层上形成数据线、数据焊盘、源极以及漏极的第三掩模工序；形成具有暴露漏极的接触孔的钝化层的第四掩模工序；以及形成通过接触孔与漏极接触的像素电极的第五掩模工序。
然而，由于各轮掩模工序都包括清洗、涂敷光刻胶层、通过掩模曝光、显影光刻胶层以及蚀刻等多个步骤，所以该掩模工序非常复杂而且昂贵。因此，通过简化工序来减少生产时间和生产成本是亟待解决的重要问题。
因此，已经开始进行减少掩模工序数量的研究。
图2所示为根据现有技术通过四轮掩模工序制造阵列基板的平面图。为了方便说明，示出一个像素区域。
如图2所示，在基板60上沿第一方向形成栅线62，并且在基板60上沿第二方向形成数据线82。该数据线82与栅线62交叉从而限定像素区域P。在各栅线62的末端形成栅焊盘64，并且透明栅焊盘端子112接触并覆盖该栅焊盘64。在各数据线82的末端形成数据焊盘84，并且透明数据焊盘端子114接触并覆盖该数据焊盘84。
在栅线和数据线62和82的各交叉点处形成薄膜晶体管T。该薄膜晶体管T包括栅极64、第一半导体层90a、源极94和漏极96。该栅极64与栅线62连接，并且第一半导体层90a与栅极64重叠。在第一半导体层90a上该源极和漏极94和96彼此间隔。
在各像素区域P中形成透明像素电极110。该透明像素电极110与漏极96接触。
在一部分栅线62上形成岛状金属图案86。该金属图案86由与源极和漏极94和96相同的材料形成并位于同一层中。金属图案86与像素电极110接触。
该栅线62和金属图案86构成存储电容Cst。该栅线62用作存储电容Cst的第一电极，并且该金属图案86用作存储电容Cst的第二电极。
由于四轮掩模工序的特点，在该金属图案86下形成第二半导体层90b，并且在源极和漏极94和96以及数据线82下形成第三半导体层90c。各半导体层包括本征非晶硅层和掺杂杂质的非晶硅层。通过源极和漏极94和96、数据线82以及数据焊盘84暴露该本征非晶硅层。
以下通过参照附图将说明采用四轮掩模工序的LCD器件阵列基板的制造方法。
图3A到图9C所示为根据现有技术的LCD器件的阵列基板制造方法。
图3A、3B和3C所示为第一掩模工序并且分别对应于图2的IIIA-IIIA、IIIB-IIIB、IIIC-IIIC线提取的截面图。
如图3A、3B和3C所示，在基板60上限定包括开关区域S的像素区域P、存储区域C、栅区域G和数据区域D。将存储区域C限定为栅区域G的一部分。
通过顺序沉积并然后通过第一掩模工序构图金属材料在基板60上形成栅线62和栅极64。该栅极64与栅线62连接并设置于开关区域S中。栅线62设置于栅区域G中并包括位于其一端的栅焊盘66。该栅线62和栅极64可以具有铝、诸如AlNd的铝合金、钨(W)、铬(Cr)或者钼(Mo)的单层结构或者可以具有铝/铬或者铝/钼的双层结构。
图4A到图7C所示为第二掩模工序。图4A、5A、6A和7A为对应于沿图2的IIIA-IIIA提取的截面图。图4B、5B、6B和7B为对应于沿图2的IIIB-IIIB提取的截面图。图4C、5C、6C和7C为对应于沿图2的IIIC-IIIC提取的截面图。
如图4A、4B和4C所示，在基板60整个表面的实质部分上顺序形成栅绝缘层68、本征非晶硅层(a-Si:H)70、掺杂杂质的非晶硅层(n+或者p+a-Si:H)72以及金属层74。基板60包括栅极64和包括其一端的栅焊盘66的栅线62。
通过沉积选自包括氮化硅(SiNx)和二氧化硅(SiO2)的无机绝缘材料组或者包括苯并环丁烯(BCB)和丙烯酸树脂的有机绝缘材料组形成栅绝缘层68。通过沉积选自包括铝、诸如AlNd的铝合金、钨(W)、铬(Cr)、钼(Mo)、铝/铬双层结构和铝/钼双层结构的金属材料组的一种或者多种材料形成金属层74。
通过涂敷在金属层74上形成光刻胶层76。在该光刻胶76上部设置包括透光部分B1、遮光部分B2和半透光部分B3的掩模M。遮光部分B2对应于部分开关区域S、数据区域D和存储区域C。半透光部分B3对应于开关区域S的其他部分，即，开关区域S的中央部分。透光部分B1对应于除了开关区域S、存储区域C和数据区域D以外的其他区域。
然后，该光刻胶76通过掩模M曝光并显影。
如图5A、5B和5C所示，分别在开关区域S、数据区域D和存储区域C中形成第一光刻胶图案78a、第二光刻胶图案78b和第三光刻胶图案78c。该第一光刻胶图案78a包括第一厚度的第一部分和第二厚度的第二部分。该第二部分对应于开关区域S的中央部分，并且第二厚度比第一厚度薄。第二光刻胶图案78b延伸自第一光刻胶图案78a。第二光刻胶图案78b和第三光刻胶图案78c具有第一厚度。金属层74暴露于在除了开关区域S、数据区域D和存储区域C以外的其他区域内。
然后，部分地去除暴露的金属层74、掺杂杂质的非晶硅层72和本征非晶硅层70。根据金属层74的材料，该金属层74可以与掺杂杂质的非晶硅层72和本征非晶硅层70同时去除。可选择地，在蚀刻金属层74以后，干法蚀刻掺杂杂质的非晶硅层72和本征非晶硅层70。
因此，如图6A、6B和6C所示，在光刻胶图案78a的下方形成源漏图案80，在数据区域D中形成包括位于其一端的数据焊盘84的数据线82，并且在存储区域C中形成具有岛状的金属图案86。该数据线82与源漏图案80连接。
在源漏图案80下方形成第一半导体图案90a，在包括数据焊盘84的数据线82下方形成第二半导体图案90b，并在金属图案86下方形成第三半导体图案90c。各第一、第二和第三半导体图案90a、90b和90c包括构图的本征非晶硅层70和构图的掺杂杂质的非晶硅层72。
然后，通过灰化工序去除第一光刻胶图案78a的第二部分从而暴露部分源漏图案80。部分去除第一光刻胶78a的第一部分、第二光刻胶78b和第三光刻胶78c。因此，减少了第一光刻胶78a的第一部分、第二光刻胶78b和第三光刻胶78c的厚度，并且暴露源漏图案80、数据线82、数据焊盘84和金属图案86的边缘。
如图7A、7B和7C所示，在灰化工序后去除暴露的源漏图案80以及其下的掺杂杂质的非晶硅层72从而暴露第一半导体层90a的本征非晶硅层92a。因此，形成源极94和漏极96以及欧姆接触层92。第一半导体层90a的本征非晶硅层92a用作有源层。
存储区域C中的金属图案86和栅线62构成存储电容Cst，在二者之间具有栅绝缘层68。该栅线62用作该存储电容Cst的第一电极，并且该金属图案86用作存储电容Cst的第二电极。在栅线62和金属图案86之间插入第三半导体图案90c。
然后，去除第一、第二和第三光刻胶图案78a、78b和78c。因此，完成第二掩模工序。
图8A、8B和8C所示为第三掩模工序并分别对应于沿图2的IIIA-IIIA、IIIB-IIIB、IIIC-IIIC线提取的截面图。
如图8A、8B和8C所示，通过沉积选自包括氮化硅(SiNx)和二氧化硅(SiO2)的无机绝缘材料组或者包括苯并环丁烯(BCB)和丙烯酸树脂的有机绝缘材料组在包括源极94和漏极96、包括数据焊盘84的数据线82以及其上的存储电容Cst的基板60的整个表面上形成钝化层100。
构图该钝化层100从而形成漏接触孔102、存储接触孔104、栅焊盘接触孔106和数据焊盘接触孔108。该漏接触孔102、存储接触孔104、栅焊盘接触孔106和数据焊盘接触孔108分别暴露漏极96、金属图案86、栅焊盘66和数据焊盘84。
图9A、9B和9C所示为第四掩模工序并分别对应于沿图2的IIIA-IIIA、IIIB-IIIB、IIIC-IIIC线提取的截面图。
如图9A、9B和9C所示，通过顺序沉积然后构图选自包括氧化铟锡(ITO)和氧化铟锌(IZO)的透明导电组的材料在包括其上钝化层100的基板60的整个表面上形成像素电极110。同时，形成栅焊盘端子112和数据焊盘端子114。在像素区域P中设置像素电极110，并且该像素电极110通过漏接触孔102与漏极96接触并通过存储接触孔104与金属图案86接触。该栅焊盘端子112通过栅焊盘接触孔106与栅焊盘66接触。该数据焊盘端子114通过数据焊盘接触孔108与数据焊盘84接触。
通过如上所公开的四轮掩模工序可以制造现有技术液晶显示器件的阵列基板。与五轮或者六轮掩模工序相比可以减少制造工序和成本，并由于缩短了工序而减少了问题出现几率。
然而，需要通过进一步简化工序而减少制造时间和成本。
发明内容
因此，本发明涉及一种液晶显示(LCD)器件的阵列基板及其制造方法，其基本上可以消除由于现有技术的局限性和确定导致的一个或多个问题。
本发明的优点在于提供一种减少生产时间和成本并简化掩模工序的液晶显示器件及其制造方法。
本发明的附加优点和特征将在以下的描述中得以阐明，一部分从说明书中显而易见，或者通过实践本发明来认识它们。本发明的这些优点可通过书面描述及其权利要求以及附图中具体指出的结构来实现和得到。
为了实现上述和其它优点并根据本发明的目的，作为具体而广泛的说明，一种液晶显示器件的阵列基板的制造方法包括通过第一掩模工序在基板上形成栅线、栅焊盘、栅极和数据焊盘，在包括栅线、栅焊盘、栅极和数据焊盘的基板的整个表面的实质部分上形成栅绝缘层，在栅绝缘层上形成数据线、源漏图案和有源层并通过第二掩模工序在栅绝缘层内形成栅焊盘接触孔和数据焊盘接触孔，以及通过第三掩模工序形成像素电极、栅焊盘端子、数据焊盘端子、源极、漏极和欧姆接触层，其中所述第三掩模工序还包括形成延伸自数据焊盘端子的透明导电图案，其中所述透明导电图案覆盖并接触所述数据线和源极。
在本发明的另一方面中，该第二掩模工序包括在栅绝缘层上顺序形成本征非晶硅层、掺杂杂质的非晶硅层和金属层，在金属层上形成光刻胶层，在所述光刻胶层上方设置掩模，其中所述掩模包括遮光部分、透光部分和半透光部分，通过掩模将所述光刻胶层曝光并且然后显影而形成第一光刻胶图案，所述第一光刻胶图案选择性暴露金属层并具有第一部分和比第一部分薄的第二部分，其中所述掩模的透光部分或遮光部分对应于第一部分并且半透光部分对应于第二部分，采用第一光刻胶图案的第一和第二部分作为蚀刻掩模选择性地去除金属层、掺杂杂质的非晶硅层、本征非晶硅层和栅绝缘层从而形成栅焊盘接触孔和数据焊盘接触孔，去除第一光刻胶图案的第二部分，采用第一光刻胶图案的第一部分作为蚀刻掩模选择性地去除金属层、掺杂杂质的非晶硅层和本征非晶硅层从而形成数据线、源漏图案、掺杂杂质的非晶硅图案图案和有源层，并去除第一光刻胶图案的第一部分。
在本发明的另一方面中，所述第三掩模工序包括在包括数据线和源漏图案的基板整个表面的实质部分上形成透明导电层，在所述透明导电层上形成第二光刻胶图案，采用第二光刻胶图案作为蚀刻掩模选择性去除透明导电层从而形成像素电极、栅焊盘端子和数据焊盘端子，选择性地去除源漏图案和掺杂杂质的非晶硅图案从而形成源极、漏极和欧姆接触层，并去除第二光刻胶图案。
在本发明的另一方面中，一种液晶显示器件的阵列基板包括基板、均位于所述基板上的栅线、栅焊盘、栅极和数据焊盘，覆盖栅线、栅焊盘、栅极以及数据焊盘的栅绝缘层，位于栅极上方的栅绝缘层上的有源层，位于有源层上的欧姆接触层，均位于欧姆接触层上的源极、漏极和数据线，所述数据线与栅线交叉以限定像素区域，像素区域中的像素电极，与栅焊盘接触的栅焊盘端子，与数据焊盘和数据线接触的数据焊盘端子，以及延伸自数据焊盘端子的透明导电图案，其中所述透明导电图案覆盖并接触所述数据线和源极。
可以理解，上述的概括性描述和以下的详细说明均为示例性的和解释性的并旨在提供进一步如权利要求所述的本发明的解释。
附图说明
包含用来提供本发明进一步理解并结合进来组成本申请一部分的附图示出了本发明的实施方案，并和描述一起用于解释本发明的原理。在图中：
图1所示为现有技术的LCD器件的放大透视图；
图2所示为根据现有技术通过四轮掩模工序制造的阵列基板的平面图；
图3A到3C所示为根据现有技术的LCD器件阵列基板制造方法的第一掩模工序；
图4A到4C所示为根据现有技术的LCD器件阵列基板的制造方法的部分第二掩模工序；
图5A到5C所示为根据现有技术的LCD器件阵列基板的制造方法的部分第二掩模工序；
图6A到6C所示为根据现有技术的LCD器件阵列基板的制造方法的部分第二掩模工序；
图7A到7C所示为根据现有技术的LCD器件阵列基板的制造方法的部分第二掩模工序；
图8A到8C所示为根据现有技术的LCD器件阵列基板的制造方法的第三掩模工序；
图9A到9C所示为根据现有技术的LCD器件阵列基板的制造方法的第四掩模工序；
图10为根据本发明通过三轮掩模工序制造的阵列基板平面图；
图11A到11C所示为根据本发明的LCD器件阵列基板制造方法的第一掩模工序；
图12A到12C所示为根据本发明的LCD器件阵列基板制造方法的部分第二掩模工序；
图13A到13C所示为根据本发明的LCD器件阵列基板制造方法的部分第二掩模工序；
图14A到14C所示为根据本发明的LCD器件阵列基板制造方法的部分第二掩模工序；
图15A到15C所示为根据本发明的LCD器件阵列基板制造方法的部分第二掩模工序；
图16A到16C所示为根据本发明的LCD器件阵列基板制造方法的部分第二掩模工序；
图17A到17C所示为根据本发明的LCD器件阵列基板制造方法的部分第三掩模工序；
图18A到18C所示为根据本发明的LCD器件阵列基板制造方法的部分第三掩模工序；
图19A到19C所示为根据本发明的LCD器件阵列基板制造方法的部分第三掩模工序；
图20A到20C所示为根据本发明的LCD器件阵列基板制造方法的部分第三掩模工序；
图21A到21C所示为根据本发明的LCD器件阵列基板制造方法的部分第三掩模工序。
具体实施方式
现在详细说明本发明的实施方式，其实施例在附图中示出。
图10为根据本发明通过三轮掩模工序制造阵列基板的平面图。为了方便说明，示出一个像素区域。
如图10所示，在基板120上沿第一方向形成栅线122，并且在基板120上沿第二方向形成数据线156。该数据线156和栅线122交叉从而限定像素区域。在各栅线122的一端形成栅焊盘126，并且透明栅焊盘端子164接触并覆盖该栅焊盘126。在各数据线156的一端形成数据焊盘130，并且延伸自数据焊盘130的链接部分128通过透明数据焊盘端子166连接到各条数据线156的一端。该数据焊盘端子166接触并覆盖数据焊盘130。数据焊盘130和链接部分128由与栅线122相同的材料形成并与栅线122位于同一层。
在栅线和数据线122和156的各交叉点处形成薄膜晶体管T。该薄膜晶体管T包括栅极124、有源层174、源极168和漏极170。该栅极164与栅线122连接，并且有源层174与栅极124重叠。在有源层174上该源极和漏极168和170彼此间隔。
在各像素区域中形成透明像素电极162。该像素电极162与漏极170接触。
该像素电极162与部分栅线122重叠从而形成存储电容Cst。该重叠的栅线122用作存储电容Cst的第一电极，并且该重叠的像素电极162用作存储电容Cst的第二电极。
在第一掩模工序中，形成栅线、栅焊盘、栅极、数据焊盘和链接部分。在第二掩模工序中形成数据线和有源层。在该第二掩模工序中，还形成栅焊盘接触孔、数据焊盘接触孔和链接孔。在第三掩模工序中，形成源极、漏极、像素电极、栅焊盘端子和数据焊盘端子。
以下将参照附图说明采用根据本发明的三轮掩模工序的LCD器件阵列基板的制造方法。
图11A到图21C所示为根据本发明的LCD器件阵列基板的制造方法。
图11A、11B和11C所示为第一掩模工序以及分别对应于沿图10的XIA-XIA、XIB-XIB和XIC-XIC线提取的截面图。
如图11A、11B和11C所示，在基板120上限定像素区域P、存储区域C、栅区域G和数据区域D。该像素区域P包括开关区域S并且数据区域D包括链接区域L。将存储区域C限定为栅区域G的一部分。
通过顺序沉积并然后通过第一掩模工序构图金属材料在基板120上形成栅线122和栅极124，该栅线122包括位于其一端的栅焊盘126。该栅线122和栅极124可以具有铝、诸如AlNd的铝合金、钨(W)、铬(Cr)或者钼(Mo)的单层结构或者可以具有铝/铬或者铝/钼的双层结构。同时，形成数据焊盘130和链接部分128。栅极124连接到栅线122并设置于开关区域S内。在栅区域G中设置栅线122。链接部分128延伸自数据焊盘130并设置于链接区域L中。
图12A到图16C所示为第二掩模工序。图12A、13A、14A、15A和16A为对应于沿图10的XIA-XIA提取的截面图。图12B、13B、14B、15B和16B为对应于沿图10的XIB-XIB提取的截面图。图12C、13C、14C、15C和16C为对应于沿图10的XIC-XIC提取的截面图。
如图12A、12B和12C所示，在包括位于其上的栅极124、栅线122和数据焊盘130的基板120整个表面的实质部分上顺序形成栅绝缘层132、本征非晶硅层(a-Si:H)134、掺杂杂质的非晶硅层(n+或者p+a-Si:H)136以及金属层138。
通过沉积选自包括氮化硅(SiNx)和二氧化硅(SiO2)的无机绝缘材料组或者包括苯并环丁烯(BCB)和丙烯酸树脂的有机绝缘材料组形成栅绝缘层132。通过沉积选自包括铝、诸如AlNd的铝合金、钨(W)、铬(Cr)、钼(Mo)铝/铬双层结构和铝/钼双层结构的金属材料组的一种或者多种材料形成金属层138。
通过涂敷在金属层138上形成第一光刻胶层140。在该第一光刻胶层140上方设置包括透光部分B1、遮光部分B2、第一半透光部分B3和第二半透光部分B4的掩模M。该第一光刻胶层140可以为正型光刻胶。显影并去除部分曝光的第一光刻胶层140，遮光部分B2对应于开关区域S、数据区域D和链接区域L。第二半透光部分B4对应于栅线122、栅焊盘126和数据焊盘130。该透光部分B1对应于部分栅焊盘126、数据焊盘130和链接部分128。该第一半透光部分B3对应于除上述区域以外的其他区域。
第一光刻胶层140可以为负型光刻胶。显影并去除没有曝光的部分。该透光部分B1对应于开关区域S、数据区域D和链接区域L。
第一和第二半透光部分B3和B4具有多个图案并且在图案之间存在多个狭缝。第一和第二半透光部分B3和B4的图案宽度约为0.5μm到2.5μm范围内，而第一和第二半透光部分B3和B4的狭缝宽度在0.5μm到2.5μm范围内。在示例性实施方式中，第一半透光部分B3包括宽度约为1.4μm的图案和宽度为1.3μm的狭缝。第二半透光部分B4包括宽度约为1.5μm的图案和宽度为1.2μm的狭缝。第一半透光部分B3的图案宽度比第二半透光部分B4的图案窄0.1μm并且第一半透光部分B3的狭缝比第二半透光部分B4的狭缝宽是比较理想的。因此，由于第二半透光部分B4包括比第一半透光部分B3更窄的狭缝，所以通过第二半透光部分B4传输的光强度比由第一半透光部分B3传输的光强度弱。
这通过在干法蚀刻工序后等化形成金属线区域和没有形成金属线区域的光刻胶层厚度而避免了在诸如栅线和栅焊盘的金属线表面上产生缺陷。
沉积第一光刻胶层140使其变厚，该第一光刻胶层具有平整表面。位于诸如栅线122、栅焊盘126和数据焊盘130的金属线上方，即具有金属线的区域的第一光刻胶层140的厚度d1不同于没有金属线的区域的第一光刻胶层的厚度d2。没有金属线的区域的第一光刻胶层的厚度d2比有金属线的区域的第一光刻胶层140的厚度的d1更厚。
当对应于第一和第二半透光部分B3和B4的第一光刻胶层140进行灰化工序时，在没有完全去除对应于第一半透光部分B3并且位于没有金属线的区域的部分第一光刻胶140之前，去除对应于第二半透光部分B4并且位于具有金属线的区域的部分第一光刻胶140，从而暴露金属层138。如果完全去除了部分对应于第一半透光部分B3的第一光刻胶层140，则可能部分去除位于具有金属线区域的金属层138。因此，在去除金属层138和其下的层时，可能会进一步蚀刻该金属线上的金属层及其下各层从而在金属线表面上产生缺陷。
因此，在本发明中，第二半透光部分B4的狭缝宽度比第一半透光部分B3窄，并因此与通过第一半透光部分B3传输的光强度比较，通过第二半透光部分B4传输的光强度变弱。在没有金属线区域中的第一光刻胶层140比具有金属线区域的第一光刻胶层140去除的更完全从而等化了第一光刻胶层140的厚度d1和d2。
然后，通过掩模M曝光第一光刻胶层140并显影。
如图13A、13B和13C所示，形成第一光刻胶图案142。该第一光刻胶图案142暴露对应于掩模M的透光部分B1的栅焊盘126、数据焊盘130和链接部分128上方的金属层138。该第一光刻胶图案包括对应于遮光部分B2的第一部分和对应于第一和第二半透光部分B3和B4的第二部分。第一光刻胶图案142的第一部分比第一光刻胶图案142的第二部分厚。对应于栅线122、栅焊盘126和数据焊盘130的第二部分的厚度d11约等于对应于没有栅线122、栅焊盘126和数据焊盘130区域的第二部分的厚度d21。
然后，如图14A、14B和14C所示，通过采用第一光刻胶图案142作为蚀刻掩模去除对应于栅焊盘122、数据焊盘130和链接部分128的暴露金属层138、掺杂杂质的非晶硅层136、本征非晶硅层134和栅绝缘层132。因此，形成栅焊盘接触孔146、数据焊盘接触孔148和链接孔150。该栅焊盘接触孔146、数据焊盘接触孔148和链接孔150分别暴露栅焊盘126、数据焊盘130和链接部分128。根据金属层138的材料可以将金属层138和其下的各层同时去除。可选择地，也可以在蚀刻完金属层138后蚀刻其下各层。
如图15A、15B和15C所示，通过灰化工序去除第一光刻胶图案142的第二部分。因此，第一光刻胶图案142的第一部分保留在开关区域S和数据区域D中。在除了开关区域S、区域L和数据区域D以外的区域中暴露金属层138。由于具有诸如栅线122、栅焊盘126和数据焊盘的金属线的区域中第一光刻胶图案142的第二部分的厚度等于没有金属线区域中第一光刻胶图案142的第二部分的厚度，因此在具有金属线的区域和没有金属线的区域中均匀蚀刻第一光刻胶图案142的第二部分。因此，可以避免金属线表面上出现的问题。
然后，部分去除对应于开关区域S和数据区域的第一光刻胶图案142的第一部分，并减少第一部分的厚度。
如图16A、16B和16C所示，通过采用第一光刻胶图案142的第一部分作为蚀刻掩模去除除开关区域S和数据区域D以外的区域中的暴露金属层138及其下方的层134和136。因此，栅绝缘层132保留在除开关区域S和数据区域D以外的区域。此外，在开关区域S中形成源漏图案154、掺杂杂质的非晶硅图案136a和有源层174，并在数据区域D中形成数据线156。该数据线156延伸自源漏图案154。同时，构图掺杂杂质的非晶硅层136和本征非晶硅层134并使其保留在数据线156下方。
然后，去除源漏图案154和数据线156上的第一光刻胶图案142的第一部分。因此，执行第二掩模工序。
图17A到图21C所示为第三掩模工序。图17A、18A、19A、20A和21A为对应于沿图10的XIA-XIA提取的截面图。图17B、18B、19B、20B和21B为对应于沿图10的XIB-XIB提取的截面图。图17C、18C、19C、20C和21C为对应于沿图10的XIC-XIC提取的截面图。
如图17A、17B和17C所示，通过沉积选自包括氧化铟锡(ITO)和氧化铟锌(IZO)的透明导电材料组的材料在包括源漏图案154和数据线156的基板120整个表面的实质部分上形成透明导电层158。
如图18A、18B和18C所示，涂敷光刻胶以在其上包括透明导电层158的基板120的整个表面的实质部分上形成第二光刻胶层。然后，将第二光刻胶层曝光并显影从而形成第二光刻胶图案160。该第二光刻胶图案160对应于开关区域S、像素区域P、存储区域C、栅焊盘126、数据焊盘130和链接部分128。在开关区域S中选择性去除第二光刻胶图案160从而暴露栅极124上方的透明导电层158。
如图19A、19B和19C所示，通过采用第二光刻胶图案160作为蚀刻掩模去除暴露的透明导电层158。因此，在像素区域P中形成像素电极162。该像素电极162与部分源漏图案154和存储区域C中的部分栅线122重叠。
同时，形成栅焊盘端子164和数据焊盘端子166。该栅焊盘端子164覆盖栅焊盘126并通过栅焊盘接触孔146与栅焊盘126接触。该数据焊盘端子166通过数据焊盘接触孔148与数据焊盘130接触并通过链接孔150与链接部分128接触。该数据焊盘端子166覆盖并接触数据线156的一端。因此，该数据焊盘端子166与数据线156和数据焊盘130电连接。延伸自数据焊盘端子166的透明导电图案覆盖数据线156和源漏图案154的其他部分。
如图20A、20B和20C所示，去除位于开关区域S中由透明导电图案和像素电极162暴露的源漏图案154和其下的掺杂杂质的非晶硅图案136a，从而形成源极和漏极168和170以及欧姆接触层172。该源极和漏极168和170在栅极124上方彼此间隔。在该源极和漏极168和170下方设置欧姆接触层172。位于欧姆接触层172下方的有源层174暴露在源极和漏极168和170之间。然后，去除第二光刻胶图案160。
因此，如图21A、21B和21C所示，在开关区域S(T)中形成薄膜晶体管T，在像素区域P中形成像素电极162，在存储区域C中形成存储电容Cst。该薄膜晶体管T包括栅极124、有源层174、欧姆接触层172、源极168和漏极170。像素电极162与漏极170重叠。该存储电容Cst包括作为第一电极的部分栅线124和与部分栅线124重叠作为第二电极的部分像素电极162。在栅线122的一端，该栅焊盘端子164覆盖并接触栅焊盘126，并且在数据线156的一端，该数据焊盘端子166与数据焊盘130和数据线156电连接。
在本发明中，不需要在源极168和漏极170上形成钝化层，并因此可进一步降低制造成本。
而且，在源极和漏极之间暴露的有源层表面上进一步形成氧化膜。可以通过氧气等离子体处理方法形成该氧化膜。该氧化膜保护有源层。
这样，通过三轮掩模工序制造该阵列基板。因此，由于简化的工序降低了制造时间和制造成本。同时提高了生产率。大大降低由于工序复杂而产生的问题。此外，通过在第二掩模工序中等化光刻胶图案的厚度可以防止对于金属线的损伤。因此，可以制造出没有信号问题的高质量LCD器件。
显然，对于熟悉本领域的技术人员来说可以对本发明中进行各种改进和变型。因而，本发明意在覆盖落入由所附权利要求及其等效物限定的本发明中改进和变型。

Claims (21)

1.一种液晶显示器件的阵列基板的制造方法，包括：
通过第一掩模工序在基板上形成栅线、栅焊盘、栅极和数据焊盘；
在包括栅线、栅焊盘、栅极和数据焊盘的基板的整个表面上形成栅绝缘层；
在栅绝缘层上形成数据线、源漏图案和有源层并通过第二掩模工序在栅绝缘层内形成栅焊盘接触孔和数据焊盘接触孔；以及
通过第三掩模工序形成像素电极、栅焊盘端子、数据焊盘端子、源极、漏极和欧姆接触层，
其中所述第三掩模工序还包括形成延伸自数据焊盘端子的透明导电图案，其中所述透明导电图案覆盖并接触所述数据线和源极。
2.根据权利要求1所述的方法，其特征在于，所述第二掩模工序包括：
在栅绝缘层上顺序形成本征非晶硅层、掺杂杂质的非晶硅层和金属层；
在金属层上形成光刻胶层；
在所述光刻胶层上方设置掩模，其中所述掩模包括遮光部分、透光部分和半透光部分；
通过掩模将所述光刻胶层曝光然后显影而形成第一光刻胶图案，所述第一光刻胶图案选择性的暴露金属层并具有第一部分和比第一部分薄的第二部分，其中所述掩模的透光部分或遮光部分对应于第一部分并且半透光部分对应于所述第二部分；
采用所述第一光刻胶图案的第一和第二部分作为蚀刻掩模选择性地去除金属层、掺杂杂质的非晶硅层、本征非晶硅层和栅绝缘层从而形成栅焊盘接触孔和数据焊盘接触孔；
去除所述第一光刻胶图案的第二部分；
采用所述第一光刻胶图案的第一部分作为蚀刻掩模选择性地去除金属层、掺杂杂质的非晶硅层和本征非晶硅层从而形成数据线、源漏图案、掺杂杂质的非晶硅图案和有源层；并且
去除所述第一光刻胶图案的第一部分。
3.根据权利要求2所述的方法，其特征在于，所述半透光部分包括第一半透光部分和第二半透光部分，所述第一半透光部分具有比所述第二半透光部分宽的狭缝，所述第二半透光部分与栅线、栅焊盘和数据焊盘相对应。
4.根据权利要求3所述的方法，其特征在于，所述第一和第二半透光部分的狭缝具有范围在0.5μm到2.5μm内的宽度。
5.根据权利要求4所述方法，其特征在于，所述第一半透光部分所包括的狭缝之间的图案比所述第二半透光部分窄，所述第一和第二半透光部分的图案具有范围在0.5μm到2.5μm以内的宽度。
6.根据权利要求5所述的方法，其特征在于，所述第一半透光部分的狭缝具有1.3μm的宽度并且所述第二半透光部分的狭缝具有1.2μm的宽度。
7.根据权利要求6所述的方法，其特征在于，所述第一半透光部分的图案具有1.4μm的宽度并且所述第二半透光部分的图案具有1.5μm的宽度。
8.根据权利要求2所述的方法，其特征在于，所述第三掩模工序包括：
在包括数据线和源漏图案的基板整个表面上形成透明导电层；
在所述透明导电层上形成第二光刻胶图案；
采用所述第二光刻胶图案作为蚀刻掩模选择性去除所述透明导电层从而形成所述像素电极、栅焊盘端子和数据焊盘端子；
选择性去除所述源漏图案和掺杂杂质的非晶硅图案从而形成所述源极、漏极和欧姆接触层；并且
去除第二光刻胶图案。
9.根据权利要求1所述的方法，其特征在于，所述像素电极覆盖并接触所述漏极。
10.根据权利要求1所述的方法，其特征在于，所述数据焊盘端子覆盖并接触所述数据焊盘和数据线的一端。
11.根据权利要求1所述的方法，其特征在于，所述第一掩模工序还包括形成延伸自数据焊盘的链接部分，并且第二掩模工序还包括形成暴露该链接部分的链接孔，其中所述链接部分与数据线重叠，并且所述数据焊盘端子与所述数据线、数据焊盘和链接部分接触。
12.根据权利要求1所述的方法，其特征在于，还包括在有源层的暴露表面上形成氧化膜。
13.根据权利要求12所述的方法，其特征在于，通过氧气等离子体处理方法形成所述氧化膜。
14.根据权利要求1所述的方法，其特征在于，所述像素电极与部分栅线重叠从而形成存储电容。
15.根据权利要求1所述的方法，其特征在于，所述像素电极、栅焊盘端子和数据焊盘端子由选自包括氧化铟锡和氧化铟锌的透明导电材料组的材料形成。
16.根据权利要求1所述的方法，其特征在于，形成所述数据线包括形成具有与数据线相同形状的掺杂杂质的非晶硅图案和本征非晶硅图案。
17.一种液晶显示器件的阵列基板，包括：
基板；
均位于所述基板上的栅线、栅焊盘、栅极和数据焊盘；
覆盖所述栅线、栅焊盘、栅极以及数据焊盘的栅绝缘层；
位于栅极上方的栅绝缘层上的有源层；
位于有源层上的欧姆接触层；
均位于欧姆接触层上的源极、漏极和数据线，所述数据线与栅线交叉以限定像素区域；
位于像素区域中的像素电极；
与栅焊盘接触的栅焊盘端子；
与数据焊盘和数据线接触的数据焊盘端子；以及
延伸自数据焊盘端子的透明导电图案，其中所述透明导电图案覆盖并接触所述数据线和源极。
18.根据权利要求17所述的阵列基板，其特征在于，所述像素电极覆盖并接触所述漏极。
19.根据权利要求17所述的阵列基板，其特征在于，所述栅绝缘层包括暴露栅焊盘的栅焊盘接触孔和暴露数据焊盘的数据焊盘接触孔。
20.据权利要求17所述的阵列基板，其特征在于，还包括延伸自数据焊盘的链接部分，其中所述链接部分与数据线的一端重叠并接触所述数据焊盘端子。
21.据权利要求17所述的阵列基板，其特征在于，所述有源层具有与源极和漏极相同的形状并且包括源极和漏极之间的附加部分。
CNB2005101261476A 2005-05-19 2005-11-30 液晶显示器件的阵列基板及其制造方法 Expired - Fee Related CN100395598C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050041878 2005-05-19
KR1020050041878A KR101127218B1 (ko) 2005-05-19 2005-05-19 액정표시장치용 어레이 기판과 그 제조방법

Publications (2)

Publication Number Publication Date
CN1866083A CN1866083A (zh) 2006-11-22
CN100395598C true CN100395598C (zh) 2008-06-18

Family

ID=37425145

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101261476A Expired - Fee Related CN100395598C (zh) 2005-05-19 2005-11-30 液晶显示器件的阵列基板及其制造方法

Country Status (4)

Country Link
US (2) US7479419B2 (zh)
JP (1) JP4567589B2 (zh)
KR (1) KR101127218B1 (zh)
CN (1) CN100395598C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
KR101263196B1 (ko) * 2006-01-02 2013-05-10 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20080001181A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101328852B1 (ko) * 2006-12-12 2013-11-13 엘지디스플레이 주식회사 반 투과 마스크
KR101319324B1 (ko) * 2006-12-29 2013-10-16 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR100920483B1 (ko) * 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
TWI596676B (zh) 2008-12-26 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2010110179A1 (ja) * 2009-03-23 2010-09-30 株式会社フューチャービジョン アクティブ素子基板とその製造方法、及びこの製造方法で製造したアクティブ素子基板を用いた表示装置
US20130071962A1 (en) * 2011-09-20 2013-03-21 Shijian Qin Method of Manufacturing TFT Array Substrate and TFT Array Substrate
TWI482287B (zh) * 2013-04-24 2015-04-21 Au Optronics Corp 電激發光顯示面板及其製造方法
CN205645811U (zh) 2016-05-31 2016-10-12 京东方科技集团股份有限公司 一种阵列基板及显示装置
KR20210007074A (ko) 2019-07-09 2021-01-20 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333475A (zh) * 2000-05-12 2002-01-30 株式会社日立制作所 液晶显示装置及其制造方法
CN1414422A (zh) * 2001-10-25 2003-04-30 Lg.菲利浦Lcd株式会社 液晶显示装置的阵列面板及其制造方法
US20040036070A1 (en) * 2002-04-17 2004-02-26 Yun Hae Jin Thin film transistor array substrate and manufacturing method thereof
US6716681B2 (en) * 2002-03-27 2004-04-06 Chi Mei Optoelectronics Corp. Method for manufacturing thin film transistor panel
US20040085504A1 (en) * 2000-12-13 2004-05-06 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel and method for manufacturing the same
US20040262611A1 (en) * 2003-06-26 2004-12-30 Han-Chung Lai [thin film tansistor array panel and fabricating method thereof]

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3847532B2 (ja) 2000-07-05 2006-11-22 株式会社日立製作所 液晶モジュールおよびこの液晶モジュールを搭載した液晶モニター
JP2002098995A (ja) * 2000-09-25 2002-04-05 Sharp Corp 液晶用マトリクス基板の製造方法
KR100433805B1 (ko) 2001-10-11 2004-06-02 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR100450701B1 (ko) * 2001-12-28 2004-10-01 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100870698B1 (ko) 2002-12-09 2008-11-27 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP2004212933A (ja) * 2002-12-31 2004-07-29 Lg Phillips Lcd Co Ltd 液晶表示装置及びアレイ基板の製造方法
KR100527187B1 (ko) * 2003-05-01 2005-11-08 삼성에스디아이 주식회사 고효율 유기전계 발광표시장치 및 그의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333475A (zh) * 2000-05-12 2002-01-30 株式会社日立制作所 液晶显示装置及其制造方法
US20040085504A1 (en) * 2000-12-13 2004-05-06 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel and method for manufacturing the same
CN1414422A (zh) * 2001-10-25 2003-04-30 Lg.菲利浦Lcd株式会社 液晶显示装置的阵列面板及其制造方法
US6716681B2 (en) * 2002-03-27 2004-04-06 Chi Mei Optoelectronics Corp. Method for manufacturing thin film transistor panel
US20040036070A1 (en) * 2002-04-17 2004-02-26 Yun Hae Jin Thin film transistor array substrate and manufacturing method thereof
US20040262611A1 (en) * 2003-06-26 2004-12-30 Han-Chung Lai [thin film tansistor array panel and fabricating method thereof]

Also Published As

Publication number Publication date
KR20060119218A (ko) 2006-11-24
US8178883B2 (en) 2012-05-15
KR101127218B1 (ko) 2012-03-30
US20060262244A1 (en) 2006-11-23
US7479419B2 (en) 2009-01-20
US20090159895A1 (en) 2009-06-25
CN1866083A (zh) 2006-11-22
JP4567589B2 (ja) 2010-10-20
JP2006323344A (ja) 2006-11-30

Similar Documents

Publication Publication Date Title
CN100435015C (zh) 液晶显示器件及其制造方法
CN102269900B (zh) Tft阵列基板及其制造方法
US6960484B2 (en) Method of manufacturing liquid crystal display device
CN1987643B (zh) 光掩模以及使用光掩模制造液晶显示器件阵列基板的方法
CN102236227B (zh) 液晶显示设备及其制造方法
CN101598876B (zh) 用于液晶显示装置的阵列基板及其制造方法
CN101097385A (zh) 液晶显示装置的阵列基板及其制造方法
US8178883B2 (en) Array substrate for liquid crystal display device and fabricating method of the same
CN102096255B (zh) 液晶显示设备的阵列基板及其制造方法
CN103809320A (zh) 液晶显示设备的阵列基板以及制造该阵列基板的方法
CN102087449A (zh) 液晶显示设备的阵列基板和制造该阵列基板的方法
US5751020A (en) Structure of a liquid crystal display unit having exposed channel region
US5834328A (en) Method for fabricating liquid crystal display
CN100381927C (zh) 液晶显示器件的阵列基板的制造方法
KR101056013B1 (ko) 액정표시장치용 어레이기판 제조방법
CN102044490B (zh) 制造薄膜晶体管阵列基板的方法
CN101692439A (zh) 薄膜晶体管数组基板的制作方法
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
CN100447643C (zh) 薄膜晶体管基板及其制造方法
KR20050001268A (ko) 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR101386189B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US7588881B2 (en) Method of making thin film transistor liquid crystal display
US8435722B2 (en) Method for fabricating liquid crystal display device
KR20050117846A (ko) 액정표시장치용 어레이 기판 제조방법
KR100615438B1 (ko) 액정표시장치용 어레이 기판 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, South Kerean

Patentee after: LG DISPLAY Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG.Philips LCD Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080618

Termination date: 20211130

CF01 Termination of patent right due to non-payment of annual fee