KR101319324B1 - Tft 어레이 기판 및 그 제조방법 - Google Patents

Tft 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101319324B1
KR101319324B1 KR1020060138525A KR20060138525A KR101319324B1 KR 101319324 B1 KR101319324 B1 KR 101319324B1 KR 1020060138525 A KR1020060138525 A KR 1020060138525A KR 20060138525 A KR20060138525 A KR 20060138525A KR 101319324 B1 KR101319324 B1 KR 101319324B1
Authority
KR
South Korea
Prior art keywords
gate
data
pad
layer
electrode
Prior art date
Application number
KR1020060138525A
Other languages
English (en)
Other versions
KR20080062573A (ko
Inventor
임주수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060138525A priority Critical patent/KR101319324B1/ko
Publication of KR20080062573A publication Critical patent/KR20080062573A/ko
Application granted granted Critical
Publication of KR101319324B1 publication Critical patent/KR101319324B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136277Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 투명한 도전물질이 결정질인지 또는 비정질인지에 따라서 식각선택비가 달라지는 점을 이용하여 화소전극을 형성함으로써 노광마스크 사용 횟수를 줄여 공정 시간 및 공정 단가를 절감하고자 하는 TFT 어레이 기판 및 그 제조방법에 관한 것으로서, 특히 기판 상에 형성되는 게이트 배선, 게이트 전극 및 중간위치에 제 1 오픈영역을 가지는 게이트 패드로 구성되는 게이트 배선층과, 상기 게이트 배선층 상에 형성되는 게이트 절연막과, 상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층과, 상기 게이트 배선에 교차하는 데이터 배선, 상기 반도체층 양측에 각각 형성되는 소스/드레인 전극 및 상기 데이터 배선의 끝단에 형성되고 중간위치에 제 2 오픈영역을 가지는 데이터 패드로 구성되는 데이터 배선층과, 상기 데이터 배선층 상에 형성되는 보호막과, 상기 보호막에 형성된 콘택홀을 통해 상기 드레인 전극에 콘택되는 화소전극 및 상기 게이트 절연막 또는 보호막을 관통하여 상기 게이트 패드 및 데이터 패드에 콘택되는 제 1 ,제 2 산화방지막을 포함하여 구성되는 것을 특징으로 한다.
노광마스크, 비정질 ITO, 결정질 ITO

Description

TFT 어레이 기판 및 그 제조방법{Thin Film Transistor Array Substrate And Method For Fabricating The Same}
도 1a 내지 도 1e는 종래 기술에 의한 TFT 어레이 기판의 공정단면도.
도 2는 본 발명에 의한 TFT 어레이 기판의 평면도.
도 3은 도 2의 Ⅰ-Ⅰ', Ⅱ-Ⅱ' 및 Ⅲ-Ⅲ' 선상에서의 TFT 어레이 기판의 단면도.
도 4a 내지 도 4e는 본 발명에 의한 TFT 어레이 기판의 공정평면도.
도 5a 내지 도 5f는 본 발명에 의한 TFT 어레이 기판의 공정단면도.
*도면의 주요 부분에 대한 부호설명
111 : 기판 112 : 게이트 배선
112a : 게이트 전극 113 : 게이트 절연막
114 : 반도체층 115 : 데이터 배선
115a : 소스 전극 115b : 데이터 전극
116 : 보호막 117 : 화소전극
117a : 투명한 도전물질 118 : 콘택홀
122 : 게이트 패드 125 : 데이터 패드
152, 155 : 제 1 ,제 2 산화방지막
162, 165 : 제 1 ,제 2 오픈영역
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 투명한 도전물질이 결정질인지 또는 비정질인지에 따라서 식각선택비가 달라지는 점을 이용하여 화소전극을 형성함으로써 노광마스크 사용 횟수를 줄여 공정 시간 및 공정 단가를 절감하고자 하는 TFT 어레이 기판 및 그 제조방법에 관한 것이다.
액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 적다는 특징 때문에 평판 디스플레이 중에서도 그 비중이 증대되고 있다.
이러한 액정표시소자는 동작 수행을 위해 기판에 구동소자 또는 배선 등의 여러 패턴들을 형성하는데, 패턴을 형성하기 위해 사용되는 기술 중 일반적인 것이 포토식각기술(photolithography)이다.
상기 포토식각기술은 패턴이 형성될 기판 상의 필름층에 자외선으로 감광하는 재료인 포토 레지스트를 코팅하고, 노광 마스크에 형성된 패턴을 포토 레지스트 위에 그대로 노광하여 현상하고, 이와 같이 패터닝된 포토 레지스트를 마스크로 활용하여 상기 필름층을 식각한 후 포토 레지스트를 스트립핑하는 일련의 복잡한 과정으로 이루어진다.
종래기술에 의한 액정표시소자용 TFT 어레이 기판은 기판 상에 게이트 배선층, 게이트 절연막, 반도체층, 데이터 배선층, 보호막, 화소전극을 형성하기 위해서 통상, 5~7마스크 기술을 사용하고 있는데, 이와같이 마스크를 이용하는 포토식각기술의 횟수가 많아지면 공정 오류의 확률이 증가한다.
이와같은 문제점을 극복하고자 최근, 포토리소그래피 공정의 횟수를 최소한으로 줄여 생산성을 높이고 공정 마진을 확보하고자 "저마스크 기술"에 대한 연구가 활발하게 진행되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 TFT 어레이 기판의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래 기술에 의한 TFT 어레이 기판의 공정단면도이다.
종래 기술에 의한 액정표시소자용 TFT 어레이 기판을 형성하기 위해서는 먼저, 도 1a에서와 같이, 기판(11) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 증착한 후, 제 1 마스크를 이용한 포토식각기술을 적용하여 복수개의 게이트 배선(도시하지 않음), 게이트 전극(12a) 및 게이트 패드(22)를 형성한다.
상기 포토식각기술은 다음과 같이 진행된다.
즉, 내열성이 우수하고 투명한 유리기판 상에 저항이 낮은 금속을 고온에서 증착하고 그 위에 포토레지스트(photoresist)를 도포한 후, 상기 포토레지스트 상부에 패턴층이 구비된 제 1 마스크를 위치시켜 빛을 선택적으로 조사함으로써 제 1 마스크의 패턴층과 동일한 패턴을 상기 포토레지스트 상에 형성시킨다.
다음, 현상액을 이용하여 빛을 받은 부분의 포토레지스트를 제거하여 포토레지스트를 패터닝한다. 상기 패터닝된 포토레지스트로부터 노출된 부분의 금속을 선택적으로 식각하여 원하는 패턴을 얻는 것이다.
다음, 도 1b에 도시된 바와 같이, 상기 게이트 전극(12a)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 고온에서 증착하여 게이트 절연막(13)을 형성한다.
이어서, 상기 게이트 절연막(13) 위에 아몰퍼스 실리콘을 증착하고, 제 2 마스크를 이용한 사진식각기술로 패터닝하여 상기 게이트 전극(12a)에 오버랩되도록 상기 게이트 절연막(13) 상에 섬(island) 모양의 반도체층(14)을 형성한다.
계속해서, 도 1c에 도시된 바와 같이, 상기 반도체층(14)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 증착하고 제 3 마스크를 이용한 포토식각기술로 패터닝하여 데이터 배선층을 형성한다.
상기 데이터 배선층은 상기 게이트 배선과 교차하여 단위 화소영역을 정의하는 데이터 배선(도시하지 않음)과, 상기 반도체층(14)의 가장자리에 오버랩되는 소스 전극(15a) 및 드레인 전극(15b)과, 패드부 영역의 데이터 패드(25)를 포함한다.
상기에서와 같이 적층된 게이트전극(12a), 게이트 절연막(13), 반도체층(14) 및 소스/드레인 전극(15a,15b)은 단위 픽셀에 인가되는 전압의 온/오프를 제어하는 박막트랜지스터를 이룬다.
다음, 도 1d에 도시된 바와 같이, 상기 드레인 전극(15b)을 포함한 전면에 BCB 등의 유기절연물질 또는 SiNx의 무기절연물질을 도포하여 보호막(16)을 형성한다. 그리고, 제 4 마스크를 이용한 포토식각기술로 상기 보호막(16)의 일부를 제거하여 상기 드레인 전극(15b)이 노출되는 콘택홀(71)과 상기 게이트 패드(22)가 노출되는 제 1 패드오픈영역(81a)과 상기 데이터 패드(25)가 노출되는 제 2 패드오픈영역(81b)을 형성한다.
다음, 도 1e에 도시된 바와 같이, 상기 보호막(16)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질을 증착하고 제 5 마스크를 이용한 포토식각기술을 적용하여 상기 드레인 전극(15b)에 전기적으로 연결되도록 화소영역에 화소전극(17)을 형성함으로써 TFT 어레이 기판을 완성한다. 이와 동시에 제 1 ,제 2 패드오픈영역을 커버하여 게이트 패드 및 데이터 패드의 산화를 방지하는 투명도전층(27)을 동시에 형성한다.
종래 기술에 의한 액정표시소자용 TFT 어레이 기판은 게이트 배선층, 반도체층, 데이터 배선층, 보호막의 콘택홀, 화소전극을 형성하기 위해서, 최소한 총 5번의 노광마스크를 사용하는데, 이와 같이 노광마스크의 사용횟수가 많아지면 공정이 복잡해지고 공정 시간 및 공정 비용이 많이 소요되므로 공정효율이 크게 떨어진다.
본 발명은 상기와 같은 문제점을 해결하기 위해서, 투명한 도전물질이 결정질인지 또는 비정질인지에 따라서 식각선택비가 달라지는 점을 이용하여 화소전극을 형성함으로써 노광마스크 사용 횟수를 줄여 공정 시간 및 공정 단가를 절감하고자 하는 TFT 어레이 기판 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 TFT 어레이 기판은 기판 상에 형성되는 게이트 배선, 상기 게이트 배선으로부터 분기되는 게이트 전극 및 상기 게이트 배선의 끝단에 형성되고 중간위치에 제 1 오픈영역을 가지는 게이트 패드로 구성되는 게이트 배선층과, 상기 게이트 배선층 상에 형성되는 게이트 절연막과, 상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층과, 상기 게이트 배선에 교차하는 데이터 배선, 상기 반도체층 양측에 각각 형성되는 소스/드레인 전극 및 상기 데이터 배선의 끝단에 형성되고 중간위치에 제 2 오픈영역을 가지는 데이터 패드로 구성되는 데이터 배선층과, 상기 데이터 배선층 상에 형성되는 보호막과, 상기 보호막에 형성된 콘택홀을 통해 상기 드레인 전극에 콘택되는 화소전극 및 상기 게이트 절연막 또는 보호막을 관통하여 상기 게이트 패드 및 데이터 패드에 콘택되는 제 1 ,제 2 산화방지막을 포함하여 구성되는 것을 특징으로 한다.
그리고, 상기 TFT 어레이 기판의 제조방법은 기판 상에 게이트 배선, 게이트 전극 및 게이트 패드를 형성하는 단계와, 상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극에 오버랩되는 반도체층을 형성하는 단계와, 상기 게이트 배선에 교차하는 데이터 배선, 상기 반도체층 양측에 각각 구비되는 소스/드레인 전극, 상기 데이터 배선의 끝단에 연결되는 데이터 패드를 형성하는 단계와, 상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계와, 상기 보호막을 패터닝하여 콘택홀을 형성하는 단계와, 상기 보호막을 포함한 전면에 도전물질을 증착하는 단계와, 상기 기판 배면에서 상기 도전물질을 결정화하고 결정화되지 않은 도전물질을 식각하여 상기 콘택홀을 통해 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 통해 본 발명의 실시예에 의한 TFT 어레이 기판 및 그 제조방법을 살펴보면 다음과 같다.
도 2는 본 발명에 의한 TFT 어레이 기판의 평면도이고, 도 3은 도 2의 Ⅰ-Ⅰ', Ⅱ-Ⅱ' 및 Ⅲ-Ⅲ' 선상에서의 TFT 어레이 기판의 단면도이며, 도 4a 내지 도 4e는 본 발명에 의한 TFT 어레이 기판의 공정평면도이다. 그리고, 도 5a 내지 도 5f는 본 발명에 의한 TFT 어레이 기판의 공정단면도이다.
본 발명에 의한 액정표시소자용 TFT 어레이 기판은, 도 2 및 도 3에 도시된 바와 같이, 박막트랜지스터(TFT), 화소전극(PXL, 117), 게이트 배선(미도시) 및 데이터 배선(DL, 115)이 구비되어 있는 액티브 영역과, 제 1 ,제 2 오픈영역(162, 165)을 중간에 가지는 게이트 패드(GP,122) 및 데이터 패드(DP, 125)가 구비되어 있는 패드부 영역으로 구분된다.
구체적으로, 상기 액티브 영역에는 서로 교차하는 게이트 배선(112) 및 데이터 배선(115)에 의해서 서브픽셀이 정의되고, 상기 두 배선의 교차 지점에는 게이트 전극(112a), 게이트 절연막(113), 반도체층(114), 소스/드레인 전극(115a,115b)이 적층되어 박막트랜지스터(TFT)를 구성한다. 이때, 패턴의 형태가 서로 다른 반도체층(114)과 소스/드레인 전극(115a, 115b)을 일괄 패터닝하기 위해서 회절노광마스크를 사용하여 포토식각공정을 수행하는데, 상기 반도체층(114)과 소스/드레인 전극(115a, 115b)의 일부 모서리가 동일선상에 위치하고 또한 데이터 배선(115) 하부에 비정질실리콘(104)이 동일한 패턴으로 형성되어 있음을 도 3을 통해 확인할 수 있다.
상기 데이터 배선(115)층 상부에는 BCB(Benzocyclobutene), 아크릴 수지 등의 유기절연물질을 두텁게 도포하여 형성된 보호막(116)과, 상기 보호막(116)을 제거하여 형성된 콘택홀(118)을 통해 상기 드레인 전극(115b)에 콘택되는 화소전극(117)이 형성되어 있다.
상기 화소전극(117)은 결정질의 투명한 도전물질로써, 일예로 결정질의 ITO(Indium Tin Oxide)로 형성되며, 상기 결정질 ITO는 기판(111) 배면에서 레이저 또는 광을 조사하거나 또는 160℃ 이상의 열을 가하는 것에 의해서 전면에 증착된 ITO가 부분적으로 결정질로 바뀌는 것에 의해 형성된다. 이때, 기판 배면에서 ITO를 결정화시키므로 박막트랜지스터, 게이트 배선(112)층 및 데이터 배선(115)층이 배치되는 부분의 ITO는 비정질로 남아있게 되고 비정질 부분은 식각공정에 의해서 제거된다.
결국, 화소전극(117)은 레이저 또는 광이 통과하는 개구영역에 한해 형성되는데, 레이저 또는 광이 통과하는 보호막(116)의 두께가 두꺼워 회절되므로 화소전극(117)의 모서리가 박막트랜지스터, 게이트 배선(112)층 및 데이터 배선(115)층의 모서리에 일부 오버랩되어 화소전극(117)의 면적이 크게 형성된다. 이로써, 개구영역이 넓어져 소자의 개구율이 향상되게 된다.
상기 보호막(116)으로 BCB(Benzocyclobutene) 또는 아크릴 수지 등의 유전율이 낮은 유기절연물질을 사용하므로 게이트 배선(112) 또는 데이터 배선(115)의 모서리와 화소전극(117)의 모서리가 서로 오버랩되어도 기생 커패시턴스가 거의 발생하지 않는다.
그리고, 드레인 전극(115b)의 모서리를 요철구조로 형성하여 화소전극(117)과 드레인 전극(115b)이 콘택되는 유효면적이 늘어나도록 한다. 화소전극(117)과 드레인 전극(115b)이 콘택되는 콘택홀(118)도 드레인 전극(115b)의 전면이 노출되도록 형성하여도 무방하지만, 화소전극(117)과 드레인 전극(115b)이 콘택되는 부분 즉, 드레인 전극(115b)의 요철구조 모서리가 포함되는 최소의 면적으로 형성하는 것이 보다 바람직할 것이다.
한편, 패드부 영역에는 상기 게이트 배선(112)에서 연장 형성되어 외부 구동회로로부터 주사신호를 전달하며 중간위치에 제 1 오픈영역(162)이 형성된 게이트 패드(122)와, 상기 데이터 배선(115)에서 연장 형성되어 외부 구동회로로부터 비디오 신호를 전달하며 중간위치에 제 2 오픈영역(165)이 형성된 데이터 패드(125)가 구비되는데, 상기 게이트 패드(122) 및 데이터 패드(125) 상부에는 이들을 각각 커버하는 제 1 산화방지막(152) 및 제 2 산화방지막(155)이 형성된다.
상기 제 1 산화방지막(152)은 게이트 패드(122), 게이트 절연막(113) 및 보호막(116)을 제거하여 형성된 제 1 오픈영역(162)을 통해 상기 게이트 패드(122) 측면에 콘택되며, 상기 제 2 산화방지막(155)은 데이터 패드(125) 및 보호막(116)을 제거하여 형성된 제 2 오픈영역(165)을 통해 상기 데이터 패드(125) 측면에 콘택된다.
이때, 기판(111)의 배면에서 조사되는 레이저 또는 광이 상기 제 1 및 제 2 오픈영역(162, 165)을 통과하여 ITO를 결정화시키는데, 결정화된 ITO가 제 1 및 제 2 산화방지막(152, 155)이 된다. 이 제 1 및 제 2 산화방지막(152, 155)은 레이저 또는 광이 통과하는 개구영역에 한해 형성되는데, 레이저 또는 광이 통과하는 보호막(116)의 두께가 두꺼워 회절되므로 제 1 및 제 2 산화방지막(152, 155)이 제 1 및 제 2 오픈영역(162, 165)의 크기보다 크게 형성된다.
상기 게이트 배선(112), 게이트 전극(112a) 및 게이트 패드(122)가 서로 동 일층에 구비되고, 상기 데이터 배선(115), 소스/드레인 전극(115a, 115b) 및 데이터 패드(125)가 서로 동일층에 구비되며, 화소전극(117) 및 제 1 ,제 2 산화방지막(152, 155)이 서로 동일층에 구비된다.
참고로, 게이트 배선(112)이 상기 게이트 패드(122)에 연결되고 데이터 배선(115)이 상기 데이터 패드(125)에 연결될 때, 액티브 영역과 패드부 영역 사이에서 복수개의 게이트 배선(112)이 서로 링킹되고 복수개의 데이터 배선(115)이 서로 링킹되는 링킹부가 존재하게 된다. 이때, 기판 배면에서 레이저, 광 또는 열을 가할 때, 게이트 배선(112) 및 데이터 배선(115)이 배치되지 않는 링킹부에서의 투명한 도전물질이 결정화되어 패턴을 형성하게 되는데, 이러한 패턴은 보호막(116) 상에서 전기적으로 플로팅되어 있기 때문에 구동상에는 문제가 없다.
도시하지는 않았으나, 상기와 같이 화소전극(117)과 박막트랜지스터가 형성되어 있는 TFT 어레이 기판은 컬러필터층이 형성되어 있는 대향기판과 대향합착된 후 두 기판 사이에 액정이 충진되어 액정표시소자가 완성된다.
상기 액정표시소자의 TFT 어레이 기판을 형성하기 위해서는 먼저, 도 4a 및 도 5a에 도시된 바와 같이, 투명하고 내열성이 우수한 기판(111) 상에 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 등의 금속물질을 스퍼터링(sputtering) 방법으로 차례로 증착한 뒤, 제 1 노광마스크를 이용한 포토식각공정으로 일괄 패터닝하여 게이트 배선(112)과, 상기 게이트 배선(112)으로부터 분기되는 TFT영역의 게이트 전극(112a)과, 중간위치에 제 1 오픈영역(162)을 가지는 게이트 패드(122)를 형성한다.
그리고, 도 4b 및 도 5b에 도시된 바와 같이, 상기 게이트 전극(112a)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 고온에서 증착하여 게이트 절연막(113)을 형성한다.
이어서, 상기 게이트 절연막(113) 위에 비정질 실리콘(amorphous silicon, a-Si)(104) 및 금속물질(120)을 차례로 증착한다. 상기 금속물질(120)로는 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 등을 사용할 수 있다.
이후, 상기 비정질 실리콘(104) 및 금속물질(120)의 적층막을 일괄패터닝하기 위해서 회절노광마스크를 사용하는데, 구체적으로, 상기 금속물질(120) 상에 스핀(spin)법, 롤 코팅(roll coating)법 등으로 UV 경화성 수지(Ultraviolet curable resin)인 포토 레지스트(Photo resist)를 도포한 후, 상기 포토 레지스트 상부에 소정의 패턴이 형성된 제 2 노광마스크를 씌워서 UV 또는 x-선 파장에 노출시켜 노광시킨 뒤, 노광된 포토 레지스트를 현상하여 2중 단차의 포토레지스트 패턴(108)을 형성한다.
상기 포토레지스트를 2중 단차로 형성하기 위해서 제 2 노광마스크로 회절노광마스크를 사용하는데, 회절노광마스크는 투명기판 상에 금속재질의 차광층 및 반투명층이 형성되어, 투명영역, 반투명 영역, 차광영역의 3영역으로 분할되는데, 투명영역에는 광투과율이 100%이고, 차광영역은 광투과율이 0%이며, 반투명 영역은 광투과율이 0%~100%이하가 된다.
따라서, 회절 노광된 상기 포토레지스트 패턴(108)의 잔존 두께도 3영역으로 구분되는데, 회절노광 마스크의 투명 영역에 얼라인되어 이후 현상공정에서 완전히 제거되는 부분과, 회절노광 마스크의 차광 영역에 얼라인되어 이후 현상공정에서 전혀 제거되지 않는 부분과, 회절노광 마스크의 반투명 영역에 얼라인되어 중간단차를 가지는 부분으로 구분된다.
이로써, 회절노광 및 현상된 포토레지스트 패턴(108)은 2중단차를 가지는데, 소스/드레인 전극(115a, 115b)이 형성되는 영역과 데이터 배선(115) 및 데이터 패드(125)가 형성되는 영역의 포토레지스트는 제거되지 않고 그대로 남아있고, 소스전극(115a)과 드레인 전극(115b) 사이의 채널영역의 포토레지스트는 중간단차를 가진다.
이후, 2중 단차의 포토레지스트 패턴(108)을 마스크로 하여 상기 비정질 실리콘(104) 및 금속물질(120)의 적층막을 일괄식각함으로써, 데이터 배선(115)과, TFT 영역의 반도체층(114) 및 소스/드레인 전극(115a/115b)의 적층막과, 중간위치에 제 2 오픈영역(165)을 가지는 데이터 패드(125)를 형성한다.
이때, 소스전극(115a)과 드레인 전극(115b)은 일체형으로 연결되어 있는 상태이며 소스전극(115a)과 드레인 전극(115b) 하부에는 반도체층(114)이 동일한 패턴으로 형성되며, 상기 데이터 배선(115) 및 데이터 패드(125) 하부에도 비정질실리콘(104)이 동일한 패턴으로 남아있게 된다.
상기 드레인 전극(115b)은 일 모서리가 요철구조를 가지도록 형성한다. 요철구조를 가지는 상기 드레인 전극(115b)의 모서리는 이후공정에서 콘택홀(118)을 통해 화소전극(117)과 콘택되는데, 드레인 전극(115b)의 일모서리에 요철구조를 형성하는 이유는 화소전극(117)과 드레인 전극(115b)의 콘택 유효면적을 보다 확보하기 위함이다.
계속해서, 낮은 단차의 포토레지스트 패턴이 완전히 제거될 때까지 상기 포토레지스트 패턴(108)을 에싱하고, 에싱된 포토레지스트 패턴 사이로 노출된 소스전극(115a)과 드레인 전극(115b) 사이를 식각하여 소스전극(115a)과 드레인 전극(115b)을 서로 분리한다. 소스전극(115a)과 드레인 전극(115b) 사이의 반도체층(114)은 채널영역이 된다.
이로써, 도 5c에 도시된 바와 같이, 데이터 배선(115) 및 데이터 패드(125) 하부에는 비정질실리콘(104)이 동일한 패턴으로 구비되고, 소스/드레인 전극(115a, 115b) 하부에는 채널영역을 포함하며 비정질실리콘 물질로 형성되는 반도체층(114)이 완성된다.
여기서, 게이트 전극(112a)과, 상기 게이트 전극(112a) 상에 형성된 게이트 절연막(113)과, 상기 게이트 전극(112a) 상부의 게이트 절연막(113) 상에 형성된 반도체층(114)과, 상기 반도체층(114) 양끝에 형성된 소스/드레인 전극(115a,115b)이 박막트랜지스터를 구성한다.
이후, 도 4c 및 5d에 도시된 바와 같이, 남아있는 포토레지스트 패턴을 완전히 제거하고, 상기 소스/드레인 전극(115a,115b)을 포함한 전면에 BCB(Benzocyclobutene), 아크릴 수지 등의 유기절연물질을 도포하여 보호막(116)을 형성한다.
이어서, 제 3 노광마스크를 사용하는 포토식각공정에 의해서 상기 보호막(116)에 드레인 전극(115b)이 노출되는 콘택홀(118)을 형성한다. 상기 콘택홀(118)은 드레인 전극(115b)의 전면이 노출되도록 형성하여도 무방하지만, 화소전극(117)과 드레인 전극(115b)이 콘택되는 부분 즉, 드레인 전극(115b)의 요철구조 모서리가 포함되는 최소의 면적으로 형성하는 것이 보다 바람직할 것이다.
상기 콘택홀(118)을 형성함과 동시에, 게이트 패드의 제 1 오픈영역(162) 상에 형성되는 게이트 절연막(113) 및 보호막(116)을 제거하여 기판(111)을 노출시키고 데이터 패드(125)의 제 2 오픈영역(165) 상에 형성되는 보호막(116)을 제거하여 게이트 절연막(113)을 노출시킨다.
다음, 도 4d 및 도 5e에 도시된 바와 같이, 상기 보호막(116)을 포함한 전면에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO, ZnO 등의 투명한 도전물질(117a)들 중 하나를 증착한다.
이후, 기판(111)의 배면에서 특정파장의 레이저 또는 광을 조사하거나 160℃ 이상의 온도를 가하여 투명한 도전물질(117a)을 결정질로 바꾼다. 투명한 도전물질(117a)이 ITO인 경우 기판 배면에서 레이저 또는 광을 조사하여 ITO의 일부를 결정질 ITO로 경질시킨다.
이때, 기판 배면에서 투명한 도전물질(117a)을 결정화시키므로 박막트랜지스터, 게이트 배선(112)층 및 데이터 배선(115)층에 의해 레이저, 광 또는 열이 차단되는 부분의 투명한 도전물질(117a)은 비정질로 남아있게 된다.
즉, 레이저, 광 또는 열이 통과하는 개구영역에 한해 투명한 도전물질(117a)이 결정화되는데, 레이저 또는 광이 통과하는 보호막(116)의 두께가 두꺼워 회절되므로 화소전극(117)의 모서리가 박막트랜지스터, 게이트 배선(112)층 및 데이터 배선(115)층의 모서리에 일부 오버랩되어 화소전(117)극의 면적이 크게 형성된다. 이로써, 개구영역이 넓어져 소자의 개구율이 향상되게 된다.
그리고, 하부배선층과 화소전극(117)을 오버랩시키게 되면 하부배선층과 화소전극(117)의 얼라인 마진을 줄일 수 있으며, 결국, 얼라인 마진을 위한 블랙 매트릭스의 크기를 줄일 수 있어 고개구율이 실현가능해진다.
상기 보호막(116)으로 BCB(Benzocyclobutene) 또는 아크릴 수지 등의 유전율이 낮은 유기절연물질을 사용하므로 하부 배선층과 화소전극(117)의 모서리가 서로 오버랩되어도 기생 커패시턴스가 거의 발생하지 않는다.
이어서, 비정질의 투명한 도전물질(117a)과 결정질로 경질된 투명한 도전물질(117a) 사이의 식각선택비를 이용하여 상기 비정질의 투명한 도전물질(117a)을 습식식각해낸다.
이로써, 남아있는 결정질의 투명한 도전물질은, 도 4e 및 도 5f에 도시된 바와 같이, 화소전극(117) 및 제 1 ,제 2 산화방지막(152, 155)이 된다. 상기 화소전극(117)은 콘택홀(118)을 통해 드레인 전극(115b)에 콘택되고 상기 제 1 ,제 2 산화방지막(152, 155)은 각각 게이트 패드(122) 및 데이터 패드(125)가 외부에 노출되지 않도록 커버하여 이들이 산화되는 것을 방지한다.
상기 화소전극(117) 및 제 1 ,제 2 산화방지막(152, 155)을 형성하기 위해서 노광마스크를 이용한 포토식각공정을 적용하지 않고 레이저, 광 또는 열의 배면 조사에 의해 투명한 도전물질을 패터닝함으로써 공정을 간소화할 수 있다.
이상에서와 같이 형성된 본 발명에 의한 TFT 어레이 기판은 게이트 배선(112)층을 형성하는 제 1 단계와, 비정질실리콘(104) 및 금속물질(120)을 회절노광마스크를 사용하여 일괄패터닝함으로써 반도체층(114) 및 데이터 배선(115)층을 형성하는 제 2 단계와, 유기절연물질인 보호막(116)에 콘택홀(118)을 형성하는 제 3 단계와, 투명한 도전물질(117a)이 결정질인지 또는 비정질인지에 따라서 식각선택비가 달라지는 점을 이용하여 화소전극(117)을 형성하는 제 4 단계에 의해서 형성되며, 제 1 ,제 2 ,제 3 단계에서 각각 노광마스크를 사용함으로써 마스크 공정수를 줄이는 것을 특징으로 한다. 즉, 총 3번 노광마스크를 사용하므로 저마스크 기술로서 유용하다 할 것이다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 TFT 어레이 기판 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 투명한 도전물질이 결정질인지 또는 비정질인지에 따라서 식각선택비가 달라지는 점을 이용하여 화소전극을 형성함으로써 노광마스크 사용 횟수를 줄여 공정 시간 및 공정 단가를 절감하고자 하는
따라서, 게이트 배선층을 형성하는 제 1 단계와, 비정질실리콘 및 금속물질을 회절노광마스크를 사용하여 일괄패터닝함으로써 반도체층 및 데이터 배선층을 형성하는 제 2 단계와, 유기절연물질인 보호막에 콘택홀을 형성하는 제 3 단계에서만 노광마스크를 사용하므로 공정 시간 및 공정 단가를 절감할 수 있게 된다.
둘째, 제 2 보호막으로 유전율이 낮은 유기절연물질을 사용하여 데이터 배선과 화소전극을 오버랩시키는 것이 가능해짐으로써 소자의 개구율이 향상된다. 이로써, 저마스크 공정에서 유기절연막을 사용하지 않음으로써 발생하였던 일반적인 개구율 감소 문제를 해결한 것이다.

Claims (23)

  1. 기판 상에 형성되는 게이트 배선, 상기 게이트 배선으로부터 분기되는 게이트 전극 및 상기 게이트 배선의 끝단에 형성되고 중간위치에 제 1 오픈영역을 가지는 게이트 패드로 구성되는 게이트 배선층과,
    상기 게이트 배선층 상에 형성되는 게이트 절연막과,
    상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층과,
    상기 게이트 배선에 교차하는 데이터 배선, 상기 반도체층 양측에 각각 형성되는 소스/드레인 전극 및 상기 데이터 배선의 끝단에 형성되고 중간위치에 제 2 오픈영역을 가지는 데이터 패드로 구성되는 데이터 배선층과,
    상기 데이터 배선층 상에 형성되는 보호막과,
    상기 보호막에 형성된 콘택홀을 통해 상기 드레인 전극에 콘택되는 화소전극 및 상기 게이트 절연막 또는 보호막을 관통하여 상기 게이트 패드 및 데이터 패드에 콘택되는 제 1 ,제 2 산화방지막을 포함하며;
    상기 화소전극, 제 1 산화방지막 및 제 2 산화방지막은 결정질의 투명한 도전물질인 것을 특징으로 하는 TFT 어레이 기판.
  2. 제 1 항에 있어서,
    상기 드레인 전극과 화소전극이 콘택되는 부분에서의 드레인 전극 모서리는 요철구조로 형성됨을 특징으로 하는 TFT 어레이 기판.
  3. 제 2 항에 있어서,
    상기 콘택홀은 상기 드레인 전극의 요철구조 부분이 오픈되도록 형성되는 것을 특징으로 하는 TFT 어레이 기판.
  4. 제 1 항에 있어서,
    상기 보호막은 유기절연물질로 형성되는 것을 특징으로 하는 TFT 어레이 기판.
  5. 제 4 항에 있어서,
    상기 보호막은 BCB(Benzocyclobutene) 또는 아크릴 수지인 것을 특징으로 하는 TFT 어레이 기판.
  6. 제 1 항에 있어서,
    상기 화소전극의 모서리는 상기 게이트 배선 또는 데이터 배선의 모서리에 오버랩되는 것을 특징으로 하는 TFT 어레이 기판.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 화소전극, 제 1 산화방지막 및 제 2 산화방지막은 결정질의 ITO(Indium Tin Oxide)인 것을 특징으로 하는 TFT 어레이 기판.
  9. 제 1 항에 있어서,
    상기 데이터 배선 및 데이터 패드 하부에 상기 반도체층 형성용 물질이 동일한 패턴으로 더 구비되고, 상기 반도체층 및 소스/드레인 전극의 일부 모서리가 일치하는 것을 특징으로 하는 TFT 어레이 기판.
  10. 기판 상에 게이트 배선, 게이트 전극 및 게이트 패드를 형성하는 단계와,
    상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계와,
    상기 게이트 전극에 오버랩되는 반도체층을 형성하는 단계와,
    상기 게이트 배선에 교차하는 데이터 배선, 상기 반도체층 양측에 각각 구비되는 소스/드레인 전극, 상기 데이터 배선의 끝단에 연결되는 데이터 패드를 형성하는 단계와,
    상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계와,
    상기 보호막을 패터닝하여 콘택홀을 형성하는 단계와,
    상기 보호막을 포함한 전면에 투명 도전물질을 증착하는 단계와,
    상기 기판 배면을 향해 레이저, 광 및 열 중 어느 하나를 가하여 그 기판 배면을 통해 노출된 투명 도전물질을 결정화하고, 결정화되지 않은 투명 도전물질을 식각하여 상기 콘택홀을 통해 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  11. 삭제
  12. 제 10 항에 있어서,
    상기 열은 160℃ 이상의 열을 가하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  13. 제 10 항에 있어서,
    상기 게이트 패드를 형성하는 단계에서, 상기 게이트 패드의 중간을 식각하여 제 1 오픈영역을 형성하고,
    상기 데이터 패드를 형성하는 단계에서, 상기 데이터 패드의 중간을 식각하여 제 2 오픈영역을 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  14. 제 13 항에 있어서,
    상기 보호막을 패터닝하여 콘택홀을 형성하는 단계에서,
    상기 제 1 오픈영역 상의 게이트 절연막 및 보호막과 상기 제 2 오픈영역의 상의 보호막을 동시에 제거하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  15. 제 14 항에 있어서,
    상기 제 1 ,제 2 오픈영역을 통해서 상기 게이트 패드 및 데이터 패드와 콘택되는 제 1 ,제 2 산화방지막을 더 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  16. 제 15 항에 있어서,
    상기 제 1 ,제 2 산화방지막은 상기 화소전극과 동시에 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  17. 제 10 항에 있어서,
    상기 드레인 전극과 화소전극이 콘택되는 부분에서의 드레인 전극 모서리는 요철구조를 가지도록 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  18. 제 17 항에 있어서,
    상기 콘택홀은 상기 드레인 전극의 요철구조 부분이 오픈되도록 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  19. 제 10 항에 있어서,
    데이터 배선 및 데이터 패드 하부에 상기 반도체층 형성용 물질이 동일한 패턴으로 더 구비되고, 상기 반도체층 및 소스/드레인 전극의 일부 모서리가 일치하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  20. 제 10 항에 있어서,
    상기 보호막은 유기절연물질로 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  21. 제 20 항에 있어서,
    상기 보호막은 BCB(Benzocyclobutene) 또는 아크릴 수지인 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  22. 제 10 항에 있어서,
    상기 투명 도전물질은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO 및 ZnO 중 어느 하나로 형성됨을 특징으로 하는 TFT 어레이 기판의 제조방법.
  23. 제 10 항에 있어서,
    상기 반도체층 및 데이터 배선층은 회절노광 마스크를 사용하여 동시에 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
KR1020060138525A 2006-12-29 2006-12-29 Tft 어레이 기판 및 그 제조방법 KR101319324B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060138525A KR101319324B1 (ko) 2006-12-29 2006-12-29 Tft 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138525A KR101319324B1 (ko) 2006-12-29 2006-12-29 Tft 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080062573A KR20080062573A (ko) 2008-07-03
KR101319324B1 true KR101319324B1 (ko) 2013-10-16

Family

ID=39814695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138525A KR101319324B1 (ko) 2006-12-29 2006-12-29 Tft 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101319324B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102198111B1 (ko) 2013-11-04 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000050881A (ko) * 1999-01-15 2000-08-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20060078578A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20060119218A (ko) * 2005-05-19 2006-11-24 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000050881A (ko) * 1999-01-15 2000-08-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20060078578A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20060119218A (ko) * 2005-05-19 2006-11-24 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법

Also Published As

Publication number Publication date
KR20080062573A (ko) 2008-07-03

Similar Documents

Publication Publication Date Title
KR100922802B1 (ko) Tft 어레이 기판 및 그 제조방법
KR101363555B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7935579B2 (en) Thin film transistor array substrate and method for fabricating the same
US8236628B2 (en) Array substrate and manufacturing method
US9523895B2 (en) TFT-LCD array substrate and manufacturing method thereof
KR100904270B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7550327B2 (en) Method for fabricating thin film transistor substrate
KR101192750B1 (ko) Tft 어레이 기판 및 그 제조방법
JP4468922B2 (ja) 液晶表示素子及びその製造方法
US8018564B2 (en) Liquid crystal display device having a composite data line with a line opening exposing the top surface and sidewalls
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
KR20060000639A (ko) 박막 표시판의 제조 방법
KR20100075195A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101287215B1 (ko) Tft 어레이 기판 및 그 제조방법
KR20080043969A (ko) Tft 어레이 기판 및 그 제조방법
KR101174776B1 (ko) Tft 어레이 기판 및 그 제조방법
KR101319324B1 (ko) Tft 어레이 기판 및 그 제조방법
KR20120043387A (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR20080048234A (ko) Tft 어레이 기판 및 그 제조방법
KR20120130983A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20080058762A (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR20060125137A (ko) Tft 어레이 기판의 제조방법
KR101048706B1 (ko) Tft 어레이 기판의 제조방법
KR101048698B1 (ko) 액정표시장치 및 그 제조방법
KR101174772B1 (ko) 포토식각공정 및 이를 이용한 액정표시소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee