TWI482287B - 電激發光顯示面板及其製造方法 - Google Patents

電激發光顯示面板及其製造方法 Download PDF

Info

Publication number
TWI482287B
TWI482287B TW102114655A TW102114655A TWI482287B TW I482287 B TWI482287 B TW I482287B TW 102114655 A TW102114655 A TW 102114655A TW 102114655 A TW102114655 A TW 102114655A TW I482287 B TWI482287 B TW I482287B
Authority
TW
Taiwan
Prior art keywords
layer
contact hole
capacitor
power line
patterned conductive
Prior art date
Application number
TW102114655A
Other languages
English (en)
Other versions
TW201442246A (zh
Inventor
Peng Bo Xi
Yu Chi Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW102114655A priority Critical patent/TWI482287B/zh
Priority to CN201310247067.0A priority patent/CN103441137B/zh
Priority to US14/088,447 priority patent/US8921866B2/en
Publication of TW201442246A publication Critical patent/TW201442246A/zh
Application granted granted Critical
Publication of TWI482287B publication Critical patent/TWI482287B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

電激發光顯示面板及其製造方法
本發明係關於一種電激發光顯示面板及其製造方法，尤指一種具有較低寄生電容與製造成本之電激發光顯示面板以及可準確對位及簡化製程之電激發光顯示面板的製造方法。
電激發光顯示面板(electroluminescent display panel)由於具有不需彩色濾光片(coLor filter)、可自發光(不需背光模組)以及低耗電等特性，長久以來被期望可取代液晶顯示面板成為下一世代之顯示技術主流。然而，由於習知電激發光顯示面板受限於製造成本過高、寄生電容過大與製程複雜等問題，使得電激發光顯示面板仍無法普及。另外，習知大尺寸的電激發光顯示面板已逐漸使用氧化物半導體元件作為驅動元件，然而氧化物半導體層為透明膜層，在微影製程中無法準確對位，也使得電激發光顯示面板的良率無法進一步提升。
本發明之目的之一在於提供一種電激發光顯示面板及其製造方法，以使得氧化物半導體層在微影製程中可準確對位，並減少相鄰之導線之間的寄生電容，以及使開關薄膜電晶體元件與驅動薄膜電晶體元件的元件特性維持穩定。
本發明之一實施例提供一種電激發光顯示面板，包含一基板以及 一或多個畫素結構。畫素結構設置於基板上，且畫素結構至少包括一第一多層結構層、一第二多層結構層、一保護層、一第三圖案化導電層、一發光層以及一第二電極部。第一多層結構層設置於基板上，其中第一多層結構層包括一第一圖案化導電層、一堆疊於第一圖案化導電層上之第一圖案化絕緣層以及一堆疊於第一圖案化絕緣層上之氧化物半導體層，且第一圖案化導電層、第一圖案化絕緣層與氧化物半導體層實質上具有相同之形狀。第一多層結構層至少具有一資料線部、一第一電容部、一第二電容部、一第一部分、一第二部分、一第一連接部、一第二連接部以及一第一延伸部。第一連接部位於第一部分與第二電容部之間且連接第一部分與第二電容部，第二連接部位於第二部分與第二電容部之間且連接第二部分與第二電容部，以及第一延伸部連接第一電容部，其中第一部分具有一第一源極區、一第一汲極區以及一位於第一源極區與第一汲極區間之第一通道區，以及第二部分具有一第二源極區、一第二汲極區以及一位於第二源極區與第二汲極區間之第二通道區。第二多層結構層設置於第一多層結構層上，其中第二多層結構層包括一第二圖案化絕緣層、以及一堆疊於第二圖案化絕緣層上之第二圖案化導電層，且第二圖案化絕緣層以及第二圖案化導電層實質上具有相同之形狀。第二多層結構層至少具有一掃描線部、一第一閘極部、一第二閘極部、一第三電容部、一第四電容部、一第二延伸部以及一第一電源線部。第一閘極部連接掃描線部且延伸至第一部分，第二閘極部連接第三電容部且延伸至第二部分，第三電容部堆疊於第一電容部上，第四電容部堆疊於第二電容部上，以及第二延伸部連接第三電容部且延伸至第一連接部。保護層設置且覆蓋於第一多層結構層、第二多層結構層以及基板上。保護層具有一暴露出資料線部之部份頂面與部份側面之第一接觸洞、一暴露出部份第一部分之汲極區之第二接觸洞、一暴露出部份第一部分之源極區之第三接觸洞、一暴露出部份第二延伸部之第四接觸洞、至少一分別暴露出部份第二部分之第二源極區、部份第四電容部與部份第一延伸部之第五接觸洞、一暴露出部份第二部分之該 第二汲極區之第六接觸洞、以及一暴露出部份第一電源線部之第七接觸洞。第三圖案化導電層設置於保護層上。第三圖案化導電層具有一第一汲極、第一源極、一第一電極部、一第二汲極以及一第二源極，其中第一汲極經由第一接觸洞與資料線部接觸以及第二接觸洞與第一部分之第一汲極區接觸，第一源極經由第三接觸洞與第一部分之第一源極區接觸以及第四接觸洞與第二延伸部接觸，第一電極部設置於第三電容部及第四電容部上並與第二源極連接，第二源極經由第五接觸洞分別接觸第二部分之第二源極區、第四電容部以及第一延伸部，以及第二汲極經由第六接觸洞與第七接觸洞分別接觸第二部分之第二汲極區與第一電源線部。發光層設置於第一電極部上。第二電極部設置於發光層上。
本發明之另一實施例提供一種電激發光顯示面板之製造方法，包含提供一基板，以及於基板上形成一或多個畫素結構。形成畫素結構之方法至少包括下列步驟。於基板上形成一第一多層結構層，第一多層結構層包括一第一圖案化導電層、一堆疊於第一圖案化導電層上之第一圖案化絕緣層以及一堆疊於第一圖案化絕緣層上之氧化物半導體層，且第一圖案化導電層、第一圖案化絕緣層與氧化物半導體層實質上具有相同之形狀。第一多層結構層至少具有一資料線部、一第一電容部、一第二電容部、一第一部分、一第二部分、一第一連接部、一第二連接部以及一第一延伸部。第一連接部位於第一部分與第二電容部之間且連接第一部分與第二電容部，第二連接部位於第二部分與第二電容部之間且連接第二部分與第二電容部，以及第一延伸部連接第一電容部。第一部分具有一第一源極區、一第一汲極區以及一位於第一源極區與第一汲極區間之第一通道區，以及第二部分具有一第二源極區、一第二汲極區以及一位於第二源極區與第二汲極區間之第二通道區。於第一多層結構層上形成一第二多層結構層，第二多層結構層包括一第二圖案化絕緣層、以及一堆疊於第二圖案化絕緣層上之第二圖案化導電層，且第二圖案 化絕緣層以及第二圖案化導電層實質上具有相同之形狀。第二多層結構層至少具有一掃描線部、一第一閘極部、一第二閘極部、一第三電容部、一第四電容部、一第二延伸部以及一第一電源線部，其中第一閘極部連接掃描線部且延伸至第一部分，第二閘極部連接第三電容部且延伸至第二部分，第三電容部堆疊於第一電容部上，第四電容部堆疊於第二電容部上，以及第二延伸部連接第三電容部且延伸至第一連接部。於第一多層結構層、第二多層結構層以及基板上形成一保護層。保護層具有一暴露出資料線部之部份頂面與部份側面之第一接觸洞、一暴露出部份第一部分之第一汲極區之第二接觸洞、一暴露出部份第一部分之第一源極區之第三接觸洞、一暴露出部份第二延伸部之第四接觸洞、一分別暴露出部份第二部分之第二源極區、部份第四電容部與部份第一延伸部之第五接觸洞、一暴露出部份第二部分之第二汲極區之第六接觸洞、以及一暴露出部份第一電源線部之第七接觸洞。於保護層上形成一第三圖案化導電層。第三圖案化導電層具有一第一汲極、第一源極、一第一電極部、一第二汲極以及一第二源極，其中第一汲極經由第一接觸洞與資料線部接觸以及第二接觸洞與第一部分之第一汲極區接觸，第一源極經由第三接觸洞與第一部分之第一源極區接觸以及第四接觸洞與第二延伸部接觸，第一電極部設置於第三電容部及第四電容部上並與第二源極連接，第二源極經由第五接觸洞分別接觸第二部分之第二源極區、第四電容部以及第一延伸部，以及第二汲極經由第六接觸洞與第七接觸洞分別接觸第二部分之第二汲極區與第一電源線部。於第一電極部上形成一發光層。於發光層上形成一第二電極部。
2‧‧‧步驟流程
4‧‧‧步驟流程
6‧‧‧步驟流程
8‧‧‧步驟流程
10‧‧‧步驟流程
12‧‧‧步驟流程
14‧‧‧步驟流程
20‧‧‧基板
22‧‧‧第一多層結構層
24‧‧‧第一圖案化導電層
26‧‧‧第一圖案化絕緣層
28‧‧‧氧化物半導體層
DL‧‧‧資料線部
C1‧‧‧第一電容部
C2‧‧‧第二電容部
P1‧‧‧第一部分
P2‧‧‧第二部分
X1‧‧‧第一連接部
X2‧‧‧第二連接部
E1‧‧‧第一延伸部
S1‧‧‧第一源極區
D1‧‧‧第一汲極區
CH1‧‧‧第一通道區
S2‧‧‧第二源極區
D2‧‧‧第二汲極區
CH2‧‧‧第二通道區
E3‧‧‧第三延伸部
30‧‧‧第二多層結構層
32‧‧‧第二圖案化絕緣層
34‧‧‧第二圖案化導電層
SL‧‧‧掃描線部
G1‧‧‧第一閘極部
G2‧‧‧第二閘極部
C3‧‧‧第三電容部
C4‧‧‧第四電容部
E2‧‧‧第二延伸部
PL1‧‧‧第一電源線部
36‧‧‧金屬層
38‧‧‧保護層
TH1‧‧‧第一接觸洞
TH2‧‧‧第二接觸洞
TH3‧‧‧第三接觸洞
TH4‧‧‧第四接觸洞
TH5‧‧‧第五接觸洞
TH6‧‧‧第六接觸洞
TH7‧‧‧第七接觸洞
TH8‧‧‧第八接觸洞
40‧‧‧第三圖案化導電層
DE1‧‧‧第一汲極
SE1‧‧‧第一源極
PE1‧‧‧第一電極部
DE2‧‧‧第二汲極
SE2‧‧‧第二源極
X3‧‧‧第三連接部
PL3‧‧‧第三電源線部
42‧‧‧圖案化堤壩
42A‧‧‧第一開口
44‧‧‧發光層
PE2‧‧‧第二電極部
1‧‧‧電激發光顯示面板
TH8’‧‧‧第八接觸洞
1’‧‧‧電激發光顯示面板
第1圖繪示了本發明之顯示面板的製造方法的流程圖。
第2圖至第10圖繪示了本發明之第一實施例之電激發光顯示面板的製造方法 的示意圖。
第11圖至第19圖繪示了本發明之第二實施例之電激發光顯示面板的製造方法的示意圖。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
請參考第1圖。第1圖繪示了本發明之顯示面板的製造方法的流程圖。如第1圖所示，本發明之顯示面板的製造方法包括下列步驟：步驟2：提供一基板；步驟4：於基板上形成一第一多層結構層，第一多層結構層包括一第一圖案化導電層、一堆疊於第一圖案化導電層上之第一圖案化絕緣層以及一堆疊於第一圖案化絕緣層上之氧化物半導體層，且第一圖案化導電層、第一圖案化絕緣層與氧化物半導體層實質上具有相同之形狀；其中，各相關元件及連接關係，請查閱下述詳細內容；步驟6：於第一多層結構層上形成一第二多層結構層，第二多層結構層包括一第二圖案化絕緣層、以及一堆疊於第二圖案化絕緣層上之第二圖案化導電層，且第二圖案化絕緣層以及第二圖案化導電層實質上具有相同之形狀；其中，各相關元件及連接關係，請查閱下述詳細內容；步驟8：於第一多層結構層、第二多層結構層以及基板上形成一保護層，其中保護層具有複數個接觸洞，且部分接觸洞暴露出氧化物半導體層之頂面與側面，以及第一圖案化導電層之側面；其中，各相關元件及連接關係，請查閱下述詳細內容；以及步驟10：於保護層上形成一第三圖案化導電層，第三圖案化導電 層具有一第一汲極、第一源極、一第一電極部、一第二汲極以及一第二源極；其中，各相關元件及連接關係，請查閱下述詳細內容；步驟12：於保護層上形成一發光層；以及步驟14：於發光層上形成一第二電極部。
本發明之顯示面板的製造方法可用以製造各種類型之顯示面板。下文之各實施例係以電激發光顯示面板例如有機發光二極體(OLED)顯示面板的製造方法為例，但不以此為限。
請參考第2圖至第10圖。第2圖至第10圖繪示了本發明之第一實施例之電激發光顯示面板的製造方法的示意圖，其中第2圖、第4圖、第6圖以及第8圖係為上視示意圖，而第3圖、第5圖、第7圖、第9圖以及第10圖係沿第2圖、第4圖、第6圖以及第8圖之剖線A-A’、B-B’、C-C’以及D-D’所繪示之剖面示意圖。如第2圖與第3圖所示，首先提供一基板20。基板20可包括硬式基板例如玻璃基板或可撓式基板例如塑膠基板，但不以此為限。接著，於基板20上形成一或多個畫素結構。本實施例之圖式係以形成單一個畫素結構為範例來說明。形成畫素結構之方法至少包括下列步驟。於基板20上形成一第一多層結構層22。第一多層結構層22包括一第一圖案化導電層24、一堆疊於第一圖案化導電層24上之第一圖案化絕緣層26以及一堆疊於第一圖案化絕緣層26上之氧化物半導體層28。第一多層結構層22至少具有一資料線部DL、一第一電容部C1、一第二電容部C2、一第一部分P1、一第二部分P2、一第一連接部X1、一第二連接部X2以及一第一延伸部E1。第一連接部X1位於第一部分P1與第二電容部C2之間且連接第一部分P1與第二電容部C2，第二連接部X2位於第二部分P2與第二電容部C2之間且連接第二部分P2與第二電容部C2，以及第一延伸部E1連接第一電容部C1。此外，第一部分P1具有一第一源極區S1、一第一汲極區D1以及一位 於第一源極區S1與第一汲極區D1間之第一通道區CH1，且第二部分P2具有一第二源極區S2、一第二汲極區D2以及一位於第二源極區S2與第二汲極區D2間之第二通道區CH2。此外，第一多層結構層22選擇性地更可包含一第三延伸部E3，連接第一連接部X1與第二電容部C2。在本實施例中，第一圖案化導電層24可為單層或多層結構，且其包括不透明圖案化導電材料可為金屬例如金(gold)、銀(silver)、銅(copper)、鋁(aluminum)、鈦(titanium)、鉬(molybdenum)、鈮(niobium)之其中至少一者，或上述材料之合金，或上述材料的氮化物，或上述氧化物，或上述材料的氮氧化物，或上述材料的有機導電化合物，但不以此為限。第一圖案化絕緣層26可為單層或多層結構，且其可包括無機絕緣材料例如氧化矽、氮化矽或氮氧化矽之至少一者或其它合適的材料，或有機絕緣材料例如光阻、苯並環丁烯(benzocyclobutene,BCB)、聚甲基丙烯酸甲酯(polymethylmethacrylate,PMMA)、聚醯亞胺(polyimide,PI)其中至少一種或其他合適的材料。氧化物半導體層28可為單層或多層結構，且其材料較佳包括氧化銦鎵鋅(indium gallium zinc oxide,IGZO)，但不以此為限。氧化物半導體層28之材料亦可包括例如氧化銦鋅錫(indium zinc tin oxide,IZTO)、氧化銦鋁鋅(indium aluminum zinc oxide,IAZO)、氧化銦鎵錫(indium gallium tin oxide,IGTO)、氧化鋁鋅(aluminum zinc oxide,AZO)、氧化銻錫(antimony tin oxide,ATO)、氧化鎵鋅(gallium zinc oxide,GZO)或其它氧化物半導體材料。在本實施例中，第一圖案化導電層24、第一圖案化絕緣層26以及氧化物半導體層28係使用同一道微影暨蝕刻製程(photo and etching process,PEP)定義出圖案，因此第一圖案化導電層24、第一圖案化絕緣層26與氧化物半導體層28實質上具有相同之形狀，例如：上述元件投影至一平面上時，上述元件實質上具有相同的輪廓。本實施例之第一圖案化導電層24為不透明圖案化導電層，在微影製程中可作為對位圖案之用，而使得微影機台可進行準確對位。
如第4圖與第5圖所示，接著於第一多層結構層22上形成一第二多層結構層30。第二多層結構層30包括一第二圖案化絕緣層32以及一堆疊於第二圖案化絕緣層30上之第二圖案化導電層34。第二多層結構層30至少具有一掃描線部SL、一第一閘極部G1、第二閘極部G2、一第三電容部C3、一第四電容部C4、一第二延伸部E2以及一第一電源線部PL1。第一閘極部G1連接掃描線部SL並延伸至第一部分P1，且第一閘極部G1實質上係對應第一通道區CH1。第二閘極部G2連接第三電容部C3且延伸至第二部分P2，且第二閘極部G2實質上係對應第二通道區CH2。第三電容部C3堆疊於第一電容部C1上，且第一電容部C1與第三電容部C3構成一儲存電容(或稱為第一儲存電容)。第四電容部C4堆疊於第二電容部C2上，且第二電容部C2與第四電容部C4構成另一儲存電容(或稱為第二儲存電容)。第二延伸部E2連接第三電容部C3且延伸至第一連接部X1。第二多層結構層30可選擇性地更可包含一第二電源線部PL2，其中第二電源線部PL2與第一電源線部PL1之電壓係不相同。舉例而言，第一電源線部PL1具有一驅動電壓，而第二電源線部PL2具有一參考電壓，其可為一固定電壓例如約0伏特或小於0伏特，或第二電源線部PL2亦可接地。第一多層結構層22之第三延伸部E3可延伸至第二電源線部PL2並與第二電源線部PL2部份重疊。第二圖案化絕緣層32可為單層或多層結構，且其可包括無機絕緣材料例如氧化矽、氮化矽或氮氧化矽之至少一者或其它合適的材料，或有機絕緣材料例如光阻、苯並環丁烯(benzocyclobutene,BCB)、聚甲基丙烯酸甲酯(polymethylmethacrylate,PMMA)、聚醯亞胺(polyimide,PI)其中至少一種或其他合適的材料。第二圖案化導電層34可為單層或多層結構，且其包括不透明圖案化導電材料可為金屬例如金、銀、銅、鋁、鈦、鉬、鈮之其中至少一者，或上述材料之合金，或上述材料的氮化物，或上述氧化物，或上述材料的氮氧化物，或上述材料的有機導電化合物，但不以此為限。在本實施例中，第二圖案化絕緣層32以及第二圖案化導電層34係使用同一道微影暨蝕刻製程定義出圖案，因此第二圖 案化絕緣層32以及第二圖案化導電層34實質上具有相同之形狀，例如：上述元件投影至一平面上時，上述元件實質上具有相同的輪廓。
在本實施例中，第二多層結構層30係覆蓋部分之第一多層結構層22，並暴露出部分之第一多層結構層22。舉例而言，第二多層結構層30暴露出第一多層結構層22之資料線部DL的一部份、第一源極區S1、第一汲極區D1、第二源極區S2、第二汲極區D2、第一連接部X1的一部份、第一延伸部E1以及第三延伸部E3的一部份。為了提升上述部分的導電性，本發明之方法可選擇性地進一步包括對第二多層結構層30所暴露出之第一多層結構層22進行導電性提升處理。如第5圖所示，本實施例之導電性提升處理可包括下列步驟。於基板20、第一多層結構層22與第二多層結構層30上形成一金屬層36(第4圖未示)，其中金屬層36係與部分之基板20、第二多層結構層30以及第二多層結構層30所暴露出之第一多層結構層22之氧化物半導體層28的一部份接觸。接著，對金屬層36進行一退火製程。在退火製程中，金屬層36會與通入的氧氣作用而形成金屬氧化物層，此外，金屬層36也會自氧化物半導體層28獲取氧原子而使得與金屬層36接觸之氧化物半導體層28的氧含量下降。由於低氧含量的氧化物半導體的導電性會高於高氧含量的氧化物半導體的導電性，因此上述製程可以有效提升第二多層結構層30所暴露出氧化物半導體層28的導電性。也就是說，第二多層結構層30所暴露出第一多層結構層22之資料線部DL的一部份、第一源極區S1、第一汲極區D1、第二源極區S2、第二汲極區D2、第一連接部X1的一部份、第一延伸部E1以及第三延伸部E3的一部份之導電性會高於第二多層結構層30所覆蓋之第一多層結構層22的導電性。上述導電性提升處理為自行對準(self aligned)製程，因此不需使用額外的遮罩，不會增加製造成本。此外，金屬氧化物層對於其覆蓋的元件亦有良好的保護效果。在本實施例中，金屬層36可包括例如一鋁層，但不以此為限。舉例而言，在材料的選擇上，金屬層36所 選用的材料的陰電性應高於氧化物半導體層28所含之金屬的陰電性。本發明之導電性提升處理並不上述實施例為限。舉例而言，導電性提升處理可包括利用離子植入製程對第二多層結構層30所暴露出之氧化物半導體層28進行摻雜、利用熱製程改變第二多層結構層30所暴露出之氧化物半導體層28的晶格排列，或利用雷射光束照射第二多層結構層30所暴露出之氧化物半導體層28等，以提升資料線部DL的一部份、第一源極區S1、第一汲極區D1、第二源極區S2、第二汲極區D2、第一連接部X1的一部份、第一延伸部E1以及第三延伸部E3的一部份之導電性。
如第6圖與第7圖所示，接著形成一保護層38，覆蓋第一多層結構層22、第二多層結構層30以及基板20。保護層38具有一第一接觸洞TH1，較佳地，對應資料線部DL之部份頂面與部份側面、一第二接觸洞TH2對應部份第一部分P1之第一汲極區D1、一第三接觸洞TH3對應部份第一部分P1之第一源極區S1、一第四接觸洞TH4對應部份第二延伸部E2、一第五接觸洞TH5對應部份第二部分P2之第二源極區S2、部份第四電容部C4與部份第一延伸部E1、一第六接觸洞TH6對應部份第二部分P2之第二汲極區D2、以及一第七接觸洞TH7對應部份第一電源線部PL1。另外，保護層38更可具有一第八接觸洞TH8對應部份第二電源線部PL2與部份第三延伸部E3。在本實施例中，保護層38可為一平坦層，其具有平坦之頂面。保護層38可為一單層結構或多層結構，且其材料可為有機絕緣材料，例如感光材料、苯並環丁烯(benzocyclobutene,BCB)、聚甲基丙烯酸甲酯(polymethylmethacrylate,PMMA)、聚醯亞胺(polyimide,PI)、壓克力、環氧樹脂其中至少一種或其他合適的材料，或無機絕緣材料例如氧化矽、氮化矽或氮氧化矽，或是其他合適的材料。在本實施例中，保護層38之材料可以感光材料為範例，其可利用曝光顯影製程形成上述接觸洞。接著，進行一蝕刻製程例如乾蝕刻製程去除上述接觸洞所暴露出之金屬層36，藉此第一接觸洞TH1較佳地會暴露出資料線 部DL之部份頂面與部份側面、第二接觸洞TH2會暴露出部份第一部分P1之第一汲極區D1、第三接觸洞TH3會暴露出部份第一部分P1之第一源極區S1、第四接觸洞TH4會暴露出部份第二延伸部E2、第五接觸洞TH5會暴露出部份第二部分P2之第二源極區S2、部份第四電容部C4與部份第一延伸部E1、第六接觸洞TH6會暴露出部份第二部分P2之第二汲極區D2、第七接觸洞TH7會暴露出部份第一電源線部PL1，以及第八接觸洞TH8會暴露出部份第二電源線部PL2與部份第三延伸部E3。在本實施例中，一部分的接觸洞例如第二接觸洞TH2、第三接觸洞TH3、第四接觸洞TH4、第六接觸洞TH6以及第七接觸洞TH7係與欲暴露出之導線的位置完全重疊，亦即僅暴露出欲暴露出之導線的頂面，而另一部分的接觸洞例如第一接觸洞TH1、第五接觸洞TH5以及第八接觸洞TH8其中至少一者的位置係與欲暴露出之導線的位置並非完全重疊，而是具有位置偏差。精確地說，較佳地，第一接觸洞TH1的一部分涵蓋資料線部DL的頂面，而另一部分則未涵蓋資料線部DL的頂面，因此第一接觸洞TH1可暴露出資料線部DL之部份頂面與部份側面。本實施例之資料線部DL為由第一圖案化導電層24、第一圖案化絕緣層26與氧化物半導體層28所堆疊出的三層結構，而第一接觸洞TH1與資料線部DL的偏移設計可以利用單一道蝕刻製程同時暴露出氧化物半導體層28的頂面與側面以及第一圖案化導電層24之側面，藉此後續形成的第一汲極可經由第一接觸洞TH1同時與第一圖案化導電層24以及氧化物半導體層28電性連接。同理，第五接觸洞TH5暴露出第一延伸部E1的部份頂面與部份側面，也就是暴露出氧化物半導體層28的頂面與側面以及第一圖案化導電層24之側面，藉此後續形成的第二源極可經由第五接觸洞TH5同時與第一圖案化導電層24以及氧化物半導體層28電性連接。此外，第八接觸洞TH8暴露出第二電源線部PL2與第三延伸部E3的部份側面，也就是暴露出第二圖案化導電層34之頂面、氧化物半導體層28的側面以及第一圖案化導電層24之側面，藉此後續形成的第三連接部可經由第八接觸洞TH8同時與第二圖案化導電層34、第 一圖案化導電層24以及氧化物半導體層28電性連接。另外，在本實施例中，第五接觸洞TH5可以是單一個接觸洞，同時暴露出第二源極區S2、部份第四電容部C4與部份第一延伸部E1，而在一變化實施例中，第五接觸洞TH5可以是複數個接觸洞，分別暴露出第二源極區S2、部份第四電容部C4與部份第一延伸部E1。
如第8圖與第9圖所示，隨後於保護層38上形成一第三圖案化導電層40。第三圖案化導電層40具有一第一汲極DE1、第一源極SE1、一第一電極部PE1、一第二汲極DE2以及一第二源極SE2。第一汲極DE1經由第一接觸洞TH1與資料線部DL接觸以及第二接觸洞TH2與第一部分P1之第一汲極區D1接觸，第一源極SE1經由第三接觸洞TH3與第一部分P1之第一源極區S1接觸以及第四接觸洞TH4與第二延伸部E2接觸，第一電極部PE1設置於第三電容部C3及第四電容部C4上並與第二源極SE2連接，第二源極SE2經由第五接觸洞TH5分別接觸第二部分P2之第二源極區S2、第四電容部C4以及第一延伸部E1，以及第二汲極DE2經由第六接觸洞TH6與第七接觸洞TH7分別接觸第二部分P2之第二汲極區D2與第一電源線部PL1。第一閘極部G1、第一通道區CH1、位於第一通道區CH1下方的第一圖案化導電層24(作為基極(base electrode))、第一汲極DE1以及第一源極SE1構成一四端點薄膜電晶體元件，作為開關薄膜電晶體元件；第二閘極部G2、第二通道區CH2、位於第二通道區CH2下方的第一圖案化導電層24(作為基極)、第二汲極DE2以及第二源極SE2構成另一四端點薄膜電晶體元件，作為驅動薄膜電晶體元件。此外，在本實施例中，第三圖案化導電層40可選擇性地更具有一第三連接部X3，其中第三連接部X3經由第八接觸洞TH8接觸第二電源線部PL2與第三延伸部E3。也就是說，第三連接部X3可經由第八接觸洞TH8將第二電源線部PL2與第一圖案化導電層24電性連接，使得位於第一通道區CH1下方的第一圖案化導電層24以及位於第二通道區CH2下方的第 一圖案化導電層24經由第三連接部X3與第三延伸部E3而與第二電源線部PL2電性連接。藉由第二電源線部PL2所提供的參考電壓，可以使開關薄膜電晶體元件與驅動薄膜電晶體元件的元件特性例如起始電壓(threshold voltage)維持穩定。第三圖案化導電層40更可具有一第三電源線部PL3，其中第三電源線部PL3與第三連接部X3連接，藉此第三電源線部PL3可經由第三連接部X3與第二電源線部PL2電性連接而傳遞參考電壓。第三電源線部PL3較佳可具有一網格(mesh)結構，藉此可具有較低的電阻而具有較佳的穩壓效果，但不以此為限。於其它實施例，第三電源線部PL3也可不是網格結構，但電阻會較高些且穩壓效果仍在可接受的設計範圍內。第三圖案化導電層40可為一單層或多層結構，且其可包括不透明圖案化導電材料可為金屬例如金、銀、銅、鋁、鈦、鉬、鈮之其中至少一者，或上述材料之合金，或上述材料的氮化物，或上述氧化物，或上述材料的氮氧化物，或上述材料的有機導電化合物，但不以此為限。
如第10圖所示，可選擇性地接著於第三圖案化導電層40上設置一圖案化堤壩(bank或稱為wall,barrier rib)42，其中圖案化堤壩42具有至少一第一開口42A，暴露出第一電極部PE1。也就是說，圖案化堤壩42至少會設置於資料線部DL與掃描線部SL上。於其它實施例中，也可不形成圖案化堤壩42。隨後，於第一電極部PE1上形成一發光層44，以及於發光層44上形成一第二電極部PE2，以製作出本實施例之電激發光顯示面板1。發光層44可受第一電極部PE1與第二電極部PE2的驅動而發光。發光層44可包括一電激發光層，例如有機發光層，且其可視所欲產生之光線的顏色而為紅光發光層、綠光發光層、藍光發光層、黃光發光層、白光發光層或可發出其它顏色之發光層。第二電極部PE2較佳係為透明電極，例如氧化銦錫(ITO)電極，則電激發光顯示面板1可稱為頂發光型(top emission)電激發光顯示面板，但不以此為限。於其它實施例，第一電極部PE1也可為透明電極，而第二電 極部PE2為不透明電極，則電激發光顯示面板1可稱為底發光型(bottom emission)電激發光顯示面板或者是第一電極部PE1與第二電極部PE2為透明電極，則電激發光顯示面板1可稱為雙面發光型電激發光顯示面板。第一電極部PE1、第二電極部PE2與發光層44構成一電激發光元件，且第一電極部PE1與第二電極部PE2係分別作為陽極與陰極之其中一者。另外，發光層44分別與第一電極部PE1及第二電極部PE2之間可依設計而設置其它膜層例如：電洞注入層、電洞傳輸層、電子注入層、電子傳輸層、電洞阻擋層、電子阻擋層、連接層或其它合適的膜層其中至少一者。
本實施例之電激發光顯示面板之製造方法係利用第一圖案化導電層24製作資料線部DL、利用第二圖案化導電層34製作掃描線部SL、第一電源線部PL1與第二電源線部PL2，以及利用第三圖案化導電層40製作第三電源線部PL3，因此在圖案化製程上具有較大的寬容度而可提高開口率。再者，第一圖案化導電層24為不透明圖案化導電層，在微影製程中可作為對位圖案之用，而使得微影機台可進行準確對位。此外，由於相鄰的資料線部DL與縱向的第三電源線部PL3之間會產生側向寄生電容，而本實施例之資料線部DL與第三電源線部PL3係由不同層的圖案化導電層所構成，因此可以減少相鄰的資料線部DL與縱向的第三電源線部PL3之間的側向寄生電容。另外，在本實施例中，由於位於開關薄膜電晶體元件之第一通道區CH1下方的第一圖案化導電層24以及位於驅動薄膜電晶體元件之第二通道區CH2下方的第一圖案化導電層24可經由第三連接部X3與第三延伸部E3與第二電源線部PL2電性連接。藉由第二電源線部PL2所提供的參考電壓，可以使開關薄膜電晶體元件與驅動薄膜電晶體元件的元件特性維持穩定。
本發明之電激發光顯示面板及其製造方法並不以上述實施例為限。下文將依序介紹本發明之其它實施例之電激發光顯示面板及其製造方 法，且為了便於比較各實施例之相異處並簡化說明，在下文之各實施例中使用相同的符號標注相同的元件，且主要針對各實施例之相異處進行說明，而不再對重覆部分進行贅述。
請參考第11圖至第19圖。第11圖至第19圖繪示了本發明之第二實施例之電激發光顯示面板的製造方法的示意圖，其中第11圖、第13圖、第15圖以及第17圖係為上視示意圖，而第12圖、第14圖、第16圖、第18圖以及第19圖係沿第11圖、第13圖、第15圖以及第17圖之剖線E-E’、F-F’、G-G’以及H-H’所繪示之剖面示意圖。如第11圖與第12圖所示，首先提供一基板20。接著於基板20上形成一第一多層結構層22。第一多層結構層22包括一第一圖案化導電層24、一堆疊於第一圖案化導電層24上之第一圖案化絕緣層26以及一堆疊於第一圖案化絕緣層26上之氧化物半導體層28。第一多層結構層22至少具有一資料線部DL、一第一電容部C1、一第二電容部C2、一第一部分P1、一第二部分P2、一第一連接部X1、一第二連接部X2以及一第一延伸部E1。第一連接部X1位於第一部分P1與第二電容部C2之間且連接第一部分P1與第二電容部C2，第二連接部X2位於第二部分P2與第二電容部C2之間且連接第二部分P2與第二電容部C2，以及第一延伸部E1連接第一電容部C1。此外，第一部分P1具有一第一源極區S1、一第一汲極區D1以及一位於第一源極區S1與第一汲極區D1間之第一通道區CH1，且第二部分P2具有一第二源極區S2、一第二汲極區D2以及一位於第二源極區S2與第二汲極區D2間之第二通道區CH2。不同於第一實施例，本實施例之第一多層結構層22未包含第三延伸部E3。在本實施例中，第一圖案化導電層24、第一圖案化絕緣層26以及氧化物半導體層28之材料可選自第一實施例所述的材料，但不以此為限。在本實施例中，第一圖案化導電層24、第一圖案化絕緣層26以及氧化物半導體層28係使用同一道微影暨蝕刻製程定義出圖案，因此第一圖案化導電層24、第一圖案化絕緣層26與氧化 物半導體層28實質上具有相同之形狀，例如：上述元件投影至一平面上時，上述元件實質上具有相同的輪廓。由於第一圖案化導電層24為不透明圖案化導電層，在微影製程中可作為對位圖案之用，而使得微影機台可進行準確對位。
如第13圖與第14圖所示，接著於第一多層結構層22上形成一第二多層結構層30。第二多層結構層30包括一第二圖案化絕緣層32以及一堆疊於第二圖案化絕緣層30上之第二圖案化導電層34。第二多層結構層30至少具有一掃描線部SL、一第一閘極部G1、第二閘極部G2、一第三電容部C3、一第四電容部C4、一第二延伸部E2以及一第一電源線部PL1。第一閘極部G1連接掃描線部SL並延伸至第一部分P1，且第一閘極部G1實質上係對應第一通道區CH1。第二閘極部G2連接第三電容部C3且延伸至第二部分P2，且第二閘極部G2實質上係對應第二通道區CH2。第三電容部C3堆疊於第一電容部C1上，且第一電容部C1與第三電容部C3構成一儲存電容(或稱為第一儲存電容)。第四電容部C4堆疊於第二電容部C2上並暴露出部分之第二電容部C2，且第二電容部C2與第四電容部C4構成另一儲存電容(或稱為第二儲存電容)。第二延伸部E2連接第三電容部C3且延伸至第一連接部X1。第二多層結構層30可選擇性地更包含一第二電源線部PL2，其中第二電源線部PL2與第一電源線部PL1之電壓係不相同。舉例而言，第一電源線部PL1具有一驅動電壓，而第二電源線部PL2具有一參考電壓，其可為一固定電壓例如約0伏特或小於0伏特，或第二電源線部PL2亦可接地。本實施例之第二圖案化絕緣層32以及第二圖案化導電層34之材料可選自第一實施例所述的材料，但不以此為限。在本實施例中，第二圖案化絕緣層32以及第二圖案化導電層34係使用同一道微影暨蝕刻製程定義出圖案，因此第二圖案化絕緣層32以及第二圖案化導電層34實質上具有相同之形狀，例如：上述元件投影至一平面上時，上述元件實質上具有相同的輪廓。
在本實施例中，第二多層結構層30係覆蓋部分之第一多層結構層22，並暴露出部分之第一多層結構層22。舉例而言，第二多層結構層30暴露出第一多層結構層22之資料線部DL的一部份、第一源極區S1、第一汲極區D1、第二源極區S2、第二汲極區D2、第一連接部X1的一部份以及第一延伸部E1。為了提升上述部分的導電性，本發明之方法可選擇性地進一步包括對第二多層結構層30所暴露出之第一多層結構層22進行導電性提升處理。本實施例之導電性提升處理可選自第一實施例所述的方法，但不以此為限。
如第15圖與第16圖所示，接著形成一保護層38，覆蓋於第一多層結構層22、第二多層結構層30以及基板20上。保護層38具有一第一接觸洞TH1，較佳地，對應資料線部DL之部份頂面與部份側面、一第二接觸洞TH2對應部份第一部分P1之第一汲極區D1、一第三接觸洞TH3對應部份第一部分P1之第一源極區S1、一第四接觸洞TH4對應部份第二延伸部E2、一第五接觸洞TH5對應部份第二部分P2之第二源極區S2、部份第四電容部C4與部份第一延伸部E1、一第六接觸洞TH6對應部份第二部分P2之第二汲極區D2、以及一第七接觸洞TH7對應部份第一電源線部PL1。另外，保護層38更可具有複數個第八接觸洞分別對應部份第二電源線部PL2與第四電容部C4所暴露出之第二電容部C2。舉例而言，保護層38之其中一個第八接觸洞TH8對應部分第二電源線部PL2，以及另一個第八接觸洞TH8’，較佳地，對應第二電容部C2的部分頂面與部分側面。在本實施例中，保護層38之材料可選自第一實施例所述的材料，例如可為感光材料，其可利用曝光顯影製程形成上述接觸洞，但不以此為限。接著，進行一蝕刻製程例如乾蝕刻製程去除上述接觸洞所暴露出之金屬層36，藉此第一接觸洞TH1較佳地會暴露出資料線部DL之部份頂面與部份側面、第二接觸洞TH2會暴露出部份第一部 分P1之第一汲極區D1、第三接觸洞TH3會暴露出部份第一部分P1之第一源極區S1、第四接觸洞TH4會暴露出部份第二延伸部E2、第五接觸洞TH5會暴露出部份第二部分P2之第二源極區S2、部份第四電容部C4與部份第一延伸部E1、第六接觸洞TH6會暴露出部份第二部分P2之第二汲極區D2、第七接觸洞TH7會暴露出部份第一電源線部PL1、第八接觸洞TH8會暴露出部分第二電源線部PL2，以及第八接觸洞TH8’會暴露出第二電容部C2的部分頂面與部分側面。在本實施例中，部分的接觸洞例如第一接觸洞TH1、第五接觸洞TH5以及第八接觸洞TH8’其中至少一者的位置係與欲暴露出之導線的位置並非完全重疊，而是具有位置偏差。精確地說，較佳地，第一接觸洞TH1的一部分涵蓋資料線部DL的頂面，而另一部分則未涵蓋資料線部DL的頂面，因此第一接觸洞TH1可暴露出資料線部DL之部份頂面與部份側面。本實施例之資料線部DL為由第一圖案化導電層24、氧化物半導體層28與金屬層36所堆疊出的三層結構，而第一接觸洞TH1與資料線部DL的偏移設計可以利用單一道蝕刻製程同時暴露出氧化物半導體層28的側面以及第一圖案化導電層24之側面，藉此後續形成的第一汲極可經由第一接觸洞TH1同時與第一圖案化導電層24以及氧化物半導體層28電性連接，而增加導電性。同理，第五接觸洞TH5暴露出第一延伸部E1的部份頂面與部份側面，也就是暴露出氧化物半導體層28的頂面與側面以及第一圖案化導電層24之側面，藉此後續形成的第二源極可經由第五接觸洞TH5同時與第一圖案化導電層24以及氧化物半導體層28電性連接。此外，第八接觸洞TH8’會暴露出第二電容部C2的部分頂面與部分側面，也就是暴露出氧化物半導體層28的頂面與側面以及第一圖案化導電層24之側面，藉此後續形成的第三連接部可經由第八接觸洞TH8同時與第一圖案化導電層24以及氧化物半導體層28電性連接。另外，在本實施例中，第五接觸洞TH5可以是單一個接觸洞，同時暴露出第二源極區S2、部份第四電容部C4與部份第一延伸部E1，而在一變化實施例中，第五接觸洞TH5可以是複數個接觸洞，分別暴露出第二源極區 S2、部份第四電容部C4與部份第一延伸部E1。
如第17圖與第18圖所示，隨後於保護層38上形成一第三圖案化導電層40。第三圖案化導電層40具有一第一汲極DE1、第一源極SE1、一第一電極部PE1、一第二汲極DE2以及一第二源極SE2。第一汲極DE1經由第一接觸洞TH1與資料線部DL接觸以及第二接觸洞TH2與第一部分P1之第一汲極區D1接觸，第一源極SE1經由第三接觸洞TH3與第一部分P1之第一源極區S1接觸以及第四接觸洞TH4與第二延伸部E2接觸，第一電極部PE1設置於第三電容部C3及第四電容部C4上並與第二源極SE2連接，第二源極SE2經由第五接觸洞TH5分別接觸第二部分P2之第二源極區S2、第四電容部C4以及第一延伸部E1，以及第二汲極DE2經由第六接觸洞TH6與第七接觸洞TH7分別接觸第二部分P2之第二汲極區D2與第一電源線部PL1。第一閘極部G1、第一通道區CH1、位於第一通道區CH1下方的第一圖案化導電層24(作為基極(base electrode))、第一汲極DE1以及第一源極SE1構成一四端點薄膜電晶體元件，作為開關薄膜電晶體元件；第二閘極部G2、第二通道區CH2、位於第二通道區CH2下方的第一圖案化導電層24(作為基極)、第二汲極DE2以及第二源極SE2構成另一四端點薄膜電晶體元件，作為驅動薄膜電晶體元件。此外，在本實施例中，第三圖案化導電層40可選擇性地更具有一第三連接部X3，其中第三連接部X3經由第八接觸洞TH8接觸第二電源線部PL2以及經由第八接觸洞TH8’接觸第二電容部C2。本實施例之第三連接部X3的位置以及第八接觸洞TH8,TH8’的數目與位置與第一實施例不同，但第三連接部X3仍可經由第八接觸洞TH8,TH8’將第二電源線部PL2與第一圖案化導電層24電性連接，使得位於第一通道區CH1下方的第一圖案化導電層24以及位於第二通道區CH2下方的第一圖案化導電層24與第二電源線部PL2電性連接。藉由第二電源線部PL2所提供的參考電壓，可以使開關薄膜電晶體元件與驅動薄膜電晶體元件的元件特性例如起始電壓 (threshold voltage)維持穩定。另外，第三圖案化導電層40更可具有一第三電源線部PL3，其中第三電源線部PL3與第三連接部X3連接，藉此第三電源線部PL3可經由第三連接部X3與第二電源線部PL2電性連接而傳遞參考電壓。第三電源線部PL3較佳可具有一網格(mesh)結構，藉此可具有較低的電阻而具有較佳的穩壓效果，但不以此為限。於其它實施例，第三電源線部PL3也可不是網格結構，但電阻會較高些且穩壓效果仍在可接受的設計範圍內。本實施例之第三圖案化導電層40之材料可選自第一實施例所述的材料，但不以此為限。
如第19圖所示，可選擇性地接著於第三圖案化導電層40上設置一圖案化堤壩(bank或稱為wall,barrier rib)42，其中圖案化堤壩42具有至少一第一開口42A，暴露出第一電極部PE1。也就是說，圖案化堤壩42至少會設置於資料線部DL與掃描線部SL上。於其它實施例中，也可不形成圖案化堤壩42。隨後，於第一電極部PE1上形成一發光層44，以及於發光層44上形成一第二電極部PE2，以製作出本實施例之電激發光顯示面板1’。第一電極部PE1、第二電極部PE2與發光層44構成一電激發光元件，第一電極部PE1與第二電極部PE2係分別作為陽極與陰極之其中一者，且第一電極部PE1與第二電極部PE2其中至少一者可為透明電極。本實施例之發光層44與第二電極部PE2的材料可選自第一實施例所述的材料，但不以此為限。
本實施例之電激發光顯示面板之製造方法係利用第一圖案化導電層24製作資料線部DL、利用第二圖案化導電層34製作掃描線部SL、第一電源線部PL1與第二電源線部PL2，以及利用第三圖案化導電層40製作第三電源線部PL3，因此在圖案化製程上具有較大的寬容度而可提高開口率。再者，第一圖案化導電層24為不透明圖案化導電層，在微影製程中可作為對位圖案之用，而使得微影機台可進行準確對位。此外，由於相鄰的資料線部DL 與縱向的第三電源線部PL3之間會產生側向寄生電容，而本實施例之資料線部DL與第三電源線部PL3係由不同層的圖案化導電層所構成，因此可以減少位在同一層膜層之相鄰的資料線部DL與縱向的第三電源線部PL3之間的側向寄生電容。另外，在本實施例中，由於位於開關薄膜電晶體元件之第一通道區CH1下方的第一圖案化導電層24以及位於驅動薄膜電晶體元件之第二通道區CH2下方的第一圖案化導電層24可經由第三連接部X3與第二電源線部PL2電性連接。藉由第二電源線部PL2所提供的參考電壓，可以使開關薄膜電晶體元件與驅動薄膜電晶體元件的元件特性維持穩定。
本發明之電激發光顯示面板及其製造方法並不以上述實施例為限。舉例而言，電激發光顯示面板之單一畫素不限於包括兩個薄膜電晶體元件與兩個儲存電容的架構(一般稱為2T2C架構)，其架構可視需要變更為2T1C架構、4T2C架構、5T1C架構、6T1C架構或其它架構。
20‧‧‧基板
22‧‧‧第一多層結構層
24‧‧‧第一圖案化導電層
26‧‧‧第一圖案化絕緣層
28‧‧‧氧化物半導體層
DL‧‧‧資料線部
C1‧‧‧第一電容部
C2‧‧‧第二電容部
P1‧‧‧第一部分
P2‧‧‧第二部分
X1‧‧‧第一連接部
X2‧‧‧第二連接部
E1‧‧‧第一延伸部
S1‧‧‧第一源極區
D1‧‧‧第一汲極區
CH1‧‧‧第一通道區
S2‧‧‧第二源極區
D2‧‧‧第二汲極區
CH2‧‧‧第二通道區
E3‧‧‧第三延伸部
30‧‧‧第二多層結構層
32‧‧‧第二圖案化絕緣層
34‧‧‧第二圖案化導電層
SL‧‧‧掃描線部
G1‧‧‧第一閘極部
G2‧‧‧第二閘極部
C3‧‧‧第三電容部
C4‧‧‧第四電容部
E2‧‧‧第二延伸部
PL1‧‧‧第一電源線部
36‧‧‧金屬層
38‧‧‧保護層
TH1‧‧‧第一接觸洞
TH2‧‧‧第二接觸洞
TH3‧‧‧第三接觸洞
TH4‧‧‧第四接觸洞
TH5‧‧‧第五接觸洞
TH6‧‧‧第六接觸洞
TH7‧‧‧第七接觸洞
TH8‧‧‧第八接觸洞
40‧‧‧第三圖案化導電層
DE1‧‧‧第一汲極
SE1‧‧‧第一源極
PE1‧‧‧第一電極部
DE2‧‧‧第二汲極
SE2‧‧‧第二源極
X3‧‧‧第三連接部
PL3‧‧‧第三電源線部
42‧‧‧圖案化堤壩
42A‧‧‧第一開口
44‧‧‧發光層
PE2‧‧‧第二電極部
1‧‧‧電激發光顯示面板

Claims (16)

  1. 一種電激發光顯示面板，包含：一基板；以及一或多個畫素結構，設置於該基板上，該一或多個畫素結構至少包括：一第一多層結構層，設置於該基板上，該第一多層結構層包括一第一圖案化導電層、一堆疊於該第一圖案化導電層上之第一圖案化絕緣層以及一堆疊於該第一圖案化絕緣層上之氧化物半導體層，且該第一圖案化導電層、該第一圖案化絕緣層與該氧化物半導體層實質上具有相同之形狀，其中，該第一多層結構層至少具有一資料線部、一第一電容部、一第二電容部、一第一部分、一第二部分、一第一連接部、一第二連接部以及一第一延伸部，該第一連接部位於該第一部分與第二電容部之間且連接該第一部分與該第二電容部，該第二連接部位於該第二部分與第二電容部之間且連接該第二部分與該第二電容部，以及該第一延伸部連接該第一電容部，其中，該第一部分具有一第一源極區、一第一汲極區以及一位於該第一源極區與該第一汲極區間之第一通道區，以及該第二部分具有一第二源極區、一第二汲極區以及一位於該第二源極區與該第二汲極區間之第二通道區；一第二多層結構層，設置於該第一多層結構層上，該第二多層結構層包括一第二圖案化絕緣層、以及一堆疊於該第二圖案化絕緣層上之第二圖案化導電層，且該第二圖案化絕緣層以及該第二圖案化導電層實質上具有相同之形狀，其中，該第二多層結構層至少具有一掃描線部、一第一閘極部、一第二閘極部、一第三電容部、一第四電容部、一第二延伸部以及一第一電源線部，該第一閘極部連接該掃描線部且延伸至該第一部分，該第二閘極部連接該第 三電容部且延伸至該第二部分，該第三電容部堆疊於該第一電容部上，該第四電容部堆疊於該第二電容部上，以及該第二延伸部連接該第三電容部且延伸至該第一連接部；一保護層，設置且覆蓋於該第一多層結構層、該第二多層結構層以及該基板上，其中，該保護層具有一暴露出該資料線部之部份頂面與部份側面之第一接觸洞、一暴露出部份該第一部分之該汲極區之第二接觸洞、一暴露出部份該第一部分之該源極區之第三接觸洞、一暴露出部份該第二延伸部之第四接觸洞、至少一分別暴露出部份該第二部分之該第二源極區、部份該第四電容部與部份該第一延伸部之第五接觸洞、一暴露出部份該第二部分之該第二汲極區之第六接觸洞、以及一暴露出部份該第一電源線部之第七接觸洞；一第三圖案化導電層，設置於該保護層上，其中，該第三圖案化導電層具有一第一汲極、第一源極、一第一電極部、一第二汲極以及一第二源極，該第一汲極經由該第一接觸洞與該資料線部接觸以及該第二接觸洞與該第一部分之該第一汲極區接觸，該第一源極經由該第三接觸洞與該第一部分之該第一源極區接觸以及該第四接觸洞與該第二延伸部接觸，該第一電極部設置於該第三電容部及該第四電容部上並與該第二源極連接，該第二源極經由該第五接觸洞分別接觸該第二部分之該第二源極區、該第四電容部以及該第一延伸部，以及該第二汲極經由該第六接觸洞與該第七接觸洞分別接觸該第二部分之該第二汲極區與該第一電源線部；一發光層，設置於該第一電極部上；以及一第二電極部，設置於該發光層上。
  2. 如請求項1所述的電激發光顯示面板，更包含一圖案化堤壩(bank)設置於 該第三圖案化導電層上，且其具有至少一第一開口，以暴露出該第一電極部，並使得至少一部份該發光層位於該第一開口中。
  3. 如請求項1所述的電激發光顯示面板，其中，該第二多層結構層更包含一第二電源線部，該第二電源線部與該第一電源線部之電壓係不相同。
  4. 如請求項3所述的電激發光顯示面板，其中，該第一多層結構層，更包含一第三延伸部，連接該第一連接部與該第二電容部，其中，該第三延伸部延伸至該第二電源線部，並與該第二電源線部部份重疊。
  5. 如請求項4所述的電激發光顯示面板，其中，該保護層更具有一暴露出部份該第二電源線部與部份該第三延伸部之第八接觸洞。
  6. 如請求項5所述的電激發光顯示面板，其中，該第三圖案化導電層更具有一第三連接部，該第三連接部經由該第八接觸洞接觸該第二電源線部與該第三延伸部。
  7. 如請求項3所述的電激發光顯示面板，其中，該保護層更具有一暴露出部份該第二電源線部與部份該第二電容部之第八接觸洞。
  8. 如請求項7所述的電激發光顯示面板，其中，該第三圖案化導電層更具有一第三連接部，該第三連接部經由該第八接觸洞接觸該第二電源線部與該第二電容部。
  9. 一種電激發光顯示面板之製造方法，包含：提供一基板；以及於該基板上形成一或多個畫素結構，其中形成該一或多個畫素結構之方法 至少包括：於該基板上形成一第一多層結構層，該第一多層結構層包括一第一圖案化導電層、一堆疊於該第一圖案化導電層上之第一圖案化絕緣層以及一堆疊於該第一圖案化絕緣層上之氧化物半導體層，且該第一圖案化導電層、該第一圖案化絕緣層與該氧化物半導體層實質上具有相同之形狀，其中，該第一多層結構層至少具有一資料線部、一第一電容部、一第二電容部、一第一部分、一第二部分、一第一連接部、一第二連接部以及一第一延伸部，該第一連接部位於該第一部分與該第二電容部之間且連接該第一部分與該第二電容部，該第二連接部位於該第二部分與該第二電容部之間且連接該第二部分與該第二電容部，以及該第一延伸部連接該第一電容部，其中該第一部分具有一第一源極區、一第一汲極區以及一位於該第一源極區與該第一汲極區間之第一通道區，以及該第二部分具有一第二源極區、一第二汲極區以及一位於該第二源極區與該第二汲極區間之第二通道區；於該第一多層結構層上形成一第二多層結構層，其中該第二多層結構層包括一第二圖案化絕緣層、以及一堆疊於該第二圖案化絕緣層上之第二圖案化導電層，且該第二圖案化絕緣層以及該第二圖案化導電層實質上具有相同之形狀，其中，該第二多層結構層至少具有一掃描線部、一第一閘極部、一第二閘極部、一第三電容部、一第四電容部、一第二延伸部以及一第一電源線部，該第一閘極部連接該掃描線部且延伸至該第一部分，該第二閘極部連接該第三電容部且延伸至該第二部分，該第三電容部堆疊於該第一電容部上，該第四電容部堆疊於該第二電容部上，以及該第二延伸部連接該第三電容部且延伸至該第一連接部；於該第一多層結構層、該第二多層結構層以及該基板上形成一保護 層，其中該保護層具有一暴露出該資料線部之部份頂面與部份側面之第一接觸洞、一暴露出部份該第一部分之該第一汲極區之第二接觸洞、一暴露出部份該第一部分之該第一源極區之第三接觸洞、一暴露出部份該第二延伸部之第四接觸洞、一分別暴露出部份該第二部分之該第二源極區、部份該第四電容部與部份該第一延伸部之第五接觸洞、一暴露出部份該第二部分之該第二汲極區之第六接觸洞、以及一暴露出部份該第一電源線部之第七接觸洞；於該保護層上形成一第三圖案化導電層，其中該第三圖案化導電層具有一第一汲極、第一源極、一第一電極部、一第二汲極以及一第二源極，該第一汲極經由該第一接觸洞與該資料線部接觸以及該第二接觸洞與該第一部分之該第一汲極區接觸，該第一源極經由該第三接觸洞與該第一部分之該第一源極區接觸以及該第四接觸洞與該第二延伸部接觸，該第一電極部設置於該第三電容部及該第四電容部上並與該第二源極連接，該第二源極經由該第五接觸洞分別接觸該第二部分之該第二源極區、該第四電容部以及該第一延伸部，以及該第二汲極經由該第六接觸洞與該第七接觸洞分別接觸該第二部分之該第二汲極區與該第一電源線部；於該第一電極部上形成一發光層；以及於該發光層上形成一第二電極部。
  10. 如請求項9所述的電激發光顯示面板之製造方法，更包含設置一圖案化堤壩(bank)，於該第三圖案化導電層上，且其具有至少一第一開口，以暴露出該第一電極部，並使得至少一部份該發光層位於該第一開口中。
  11. 如請求項9所述的電激發光顯示面板之製造方法，其中，該第二多層結構層更包含一第二電源線部，該第二電源線部與該第一電源線部之電壓 係不相同。
  12. 如請求項11所述的電激發光顯示面板之製造方法，其中，該第一多層結構層，更包含一第三延伸部，連接該第一連接部與該第二電容部，其中，該第三延伸部延伸至該第二電源線部，並與該第二電源線部部份重疊。
  13. 如請求項12所述的電激發光顯示面板之製造方法，其中，該保護層更具有一暴露出部份該第二電源線部與部份該第三延伸部之第八接觸洞。
  14. 如請求項13所述的電激發光顯示面板之製造方法，其中，該第三圖案化導電層更具有一第三連接部，該第三連接部經由該第八接觸洞接觸該第二電源線部與該第三延伸部。
  15. 如請求項11所述的電激發光顯示面板之製造方法，其中，該保護層更具有一暴露出部份該第二電源線部與部份該第二電容部之第八接觸洞。
  16. 如請求項15所述的電激發光顯示面板之製造方法，其中，該第三圖案化導電層更具有一第三連接部，該第三連接部經由該第八接觸洞接觸該第二電源線部與該第二電容部。
TW102114655A 2013-04-24 2013-04-24 電激發光顯示面板及其製造方法 TWI482287B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102114655A TWI482287B (zh) 2013-04-24 2013-04-24 電激發光顯示面板及其製造方法
CN201310247067.0A CN103441137B (zh) 2013-04-24 2013-06-20 电激发光显示面板及其制造方法
US14/088,447 US8921866B2 (en) 2013-04-24 2013-11-25 Electroluminescent display panel and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102114655A TWI482287B (zh) 2013-04-24 2013-04-24 電激發光顯示面板及其製造方法

Publications (2)

Publication Number Publication Date
TW201442246A TW201442246A (zh) 2014-11-01
TWI482287B true TWI482287B (zh) 2015-04-21

Family

ID=49694823

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102114655A TWI482287B (zh) 2013-04-24 2013-04-24 電激發光顯示面板及其製造方法

Country Status (3)

Country Link
US (1) US8921866B2 (zh)
CN (1) CN103441137B (zh)
TW (1) TWI482287B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI548100B (zh) * 2015-01-08 2016-09-01 友達光電股份有限公司 薄膜電晶體、顯示面板以及其製造方法
KR102302275B1 (ko) * 2015-02-28 2021-09-15 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101827464B1 (ko) * 2015-10-06 2018-02-08 동우 화인켐 주식회사 전극 접속부 및 이를 포함하는 터치 스크린 패널
TWI569426B (zh) * 2015-12-24 2017-02-01 財團法人工業技術研究院 畫素陣列結構、顯示面板以及畫素陣列結構的製作方法
TWI630590B (zh) 2017-07-05 2018-07-21 Industrial Technology Research Institute 畫素結構以及顯示面板
JP7057134B2 (ja) * 2018-01-10 2022-04-19 キヤノン株式会社 表示装置及び撮像装置
JP7289903B2 (ja) * 2020-12-31 2023-06-12 エルジー ディスプレイ カンパニー リミテッド 透明タッチディスプレイ装置
CN113345923B (zh) * 2021-06-01 2024-04-16 武汉天马微电子有限公司 一种显示面板及显示装置
TWI774532B (zh) * 2021-08-24 2022-08-11 友達光電股份有限公司 半導體裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120261671A1 (en) * 2005-04-15 2012-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
US20120305925A1 (en) * 2010-04-21 2012-12-06 Sharp Kabushiki Kaisha Thin-film transistor substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3466638B2 (ja) 1992-03-23 2003-11-17 キヤノン株式会社 薄膜トランジスタ及びその製造方法
US7339317B2 (en) * 2000-06-05 2008-03-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having triplet and singlet compound in light-emitting layers
US7256421B2 (en) * 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
KR101127218B1 (ko) * 2005-05-19 2012-03-30 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
CN100492617C (zh) * 2007-05-09 2009-05-27 友达光电股份有限公司 像素结构的制作方法以及像素结构
TWI609604B (zh) 2008-12-01 2017-12-21 半導體能源研究所股份有限公司 發光元件、發光裝置、照明裝置、及電子裝置
KR101746617B1 (ko) * 2010-09-24 2017-06-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN102097450A (zh) * 2010-11-02 2011-06-15 友达光电股份有限公司 一种有机发光二极管显示装置
CN102222780A (zh) * 2011-06-01 2011-10-19 友达光电股份有限公司 一种有源矩阵型有机发光二极管器件的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120261671A1 (en) * 2005-04-15 2012-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
US20120305925A1 (en) * 2010-04-21 2012-12-06 Sharp Kabushiki Kaisha Thin-film transistor substrate

Also Published As

Publication number Publication date
US8921866B2 (en) 2014-12-30
CN103441137A (zh) 2013-12-11
CN103441137B (zh) 2015-10-28
US20140319546A1 (en) 2014-10-30
TW201442246A (zh) 2014-11-01

Similar Documents

Publication Publication Date Title
TWI482287B (zh) 電激發光顯示面板及其製造方法
CN107579076B (zh) 有机发光显示装置及其制造方法
CN109728000B (zh) 一种透明显示基板和显示面板
KR101073552B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US7247878B2 (en) Dual panel-type organic electroluminescent device
TWI546955B (zh) 製造有機發光二極體顯示器之方法
WO2017206796A1 (zh) Oled阵列基板及其制备方法、阵列基板和显示装置
CN109087922A (zh) 阵列基板及其制作方法、显示面板
CN102820317B (zh) 有机电致发光显示器及其制造方法
US9837480B2 (en) Array substrate with double-gate TFT, method of fabricating the same, and display device
CN109920923B (zh) 有机发光二极管器件及制备方法、显示面板、显示装置
US20150060832A1 (en) Organic electroluminescent display device
TWI627744B (zh) 有機發光顯示裝置及製造該有機發光顯示裝置的方法
CN106803544A (zh) 有机发光显示装置
CN111725324A (zh) 薄膜晶体管、阵列基板及其制造方法
US11749788B2 (en) Display device and method of manufacturing the same
KR102709997B1 (ko) 유기 발광 표시 장치
US20120241745A1 (en) Display device, manufacturing method of display device and electronic equipment
CN103824809B (zh) 像素结构及其制造方法
KR102248402B1 (ko) 전계발광 표시장치 및 그 제조방법
TWI546954B (zh) 電激發光顯示面板之畫素結構及其製作方法
WO2015188472A1 (zh) 阵列基板及其制备方法
KR20220020483A (ko) 화소 및 이를 구비한 표시 장치
CN115497998A (zh) 显示基板及其制备方法、显示装置
CN115497974A (zh) 显示设备