CN101598876B - 用于液晶显示装置的阵列基板及其制造方法 - Google Patents

用于液晶显示装置的阵列基板及其制造方法 Download PDF

Info

Publication number
CN101598876B
CN101598876B CN2008101872702A CN200810187270A CN101598876B CN 101598876 B CN101598876 B CN 101598876B CN 2008101872702 A CN2008101872702 A CN 2008101872702A CN 200810187270 A CN200810187270 A CN 200810187270A CN 101598876 B CN101598876 B CN 101598876B
Authority
CN
China
Prior art keywords
pattern
layer
data line
patterns
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101872702A
Other languages
English (en)
Other versions
CN101598876A (zh
Inventor
金锡垣
扈源俊
权赫振
柳昌模
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101598876A publication Critical patent/CN101598876A/zh
Application granted granted Critical
Publication of CN101598876B publication Critical patent/CN101598876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开用于液晶显示装置的阵列基板及其制造方法。用于液晶显示装置的阵列基板的制造方法包括：在金属材料层上形成初始光致抗蚀剂(PR)图案；使用初始PR图案作为蚀刻掩模蚀刻金属材料层，以形成数据线和金属材料图案，其中，初始PR图案处于数据线上；在初始PR图案上执行第一灰化处理，以部分去除初始PR图案，从而形成第一灰化PR图案，第一灰化PR图案具有比初始PR图案更小的宽度和更小的厚度，使得通过第一灰化PR图案暴露出数据线的端部；通过第一干蚀刻处理蚀刻本征非晶硅层和掺杂质非晶硅层；在基板上形成源极和漏极。

Description

用于液晶显示装置的阵列基板及其制造方法 
本申请要求2008年6月2日在韩国申请的韩国专利申请No.10-2008-0051643的权益，该申请在此引作参考。 
技术领域
本发明涉及液晶显示(LCD)装置，更具体而言，涉及具有改善的开口率和亮度的阵列基板，以及阵列基板的制造方法。 
背景技术
由于液晶显示(LCD)装置具有轻重量、薄外观和低功耗的特性，LCD装置已经被广泛地使用，特别是用于电视机、计算机显视器、蜂窝电话显示器、个人数字助理(PDA)等中。在已知类型的LCD装置中，具有排列成矩阵形式的薄膜晶体管(TFT)的有源矩阵LCD(AM-LCD)装置是重点研究和发展的课题，这是因为它们具有高分辨率，并且在显示运动图像时具有优异的性能。 
通常，通过阵列基板制造过程，滤色镜基板制造过程和单元制造过程来制造LCD装置。在阵列基板制造过程中，在第一基板上形成诸如TFT和像素电极的阵列元件。在滤色镜基板制造过程中，在第二基板上形成滤色镜和公共电极。在单元制造过程中，将第一与第二基板彼此固定在一起，将液晶设置在它们之间。 
图1为现有技术LCD装置的分解透视图。该LCD装置包括第一和第二基板12和22，以及液晶层30。第一和第二基板12和22彼此面对，液晶层30被置于两者之间。 
第一基板12包括栅极线14，数据线16，TFT“Tr”和像素电极18。将包括这些元件的第一基板12称作阵列基板10。栅极线14与数据线16彼此交叉，从而在栅极线14与数据线16之间形成一个区域，将其限定为像素区域“P”。在栅极线14与数据线16之间的交叉部分处形成TFT“Tr”，像素电极18形成在像素区域“P”中，与TFT“Tr”连接。 
第二基板22包括黑色矩阵25，滤色镜层26和公共电极28。将包括这些元件的第二基板22称作滤色镜基板20。黑色矩阵25具有栅格形状，覆盖第一基板12的非显示区，诸如栅极线14，数据线16和TFT“Tr”。滤色镜层26包括第一，第二和第三子滤色镜26a，26b和26c。每个子滤色镜26a，26b和26c具有红色R，绿色G和蓝色B中的一种颜色，并且与每个像素区域“P”相应。在黑色矩阵25和滤色镜层26上形成公共电极28，覆盖第二基板22的整个表面。 
尽管没有示出，不过，为了防止液晶层30泄漏，可以沿着第一和第二基板12和22的边缘形成密封图案。在第一基板12与液晶层30之间，以及第二基板22与液晶层30之间可形成第一和第二取向层。可在第一和第二基板12和22的外表面上形成偏振片。 
LCD装置包括与第一基板12的外表面相对的背光组件，向液晶层30输送光。当将扫描信号施加给栅极线14，以便对TFT“Tr”进行控制时，通过数据线16将数据信号施加给像素电极18，从而在像素电极18与公共电极28之间感应出电场。从而，电场将液晶切换成导通，结果，LCD装置利用来自背光组件的光产生图像。 
图2为用于现有技术LCD装置的阵列基板的一个像素区域的剖面图。在基板59上形成栅极线和数据线79。栅极线与数据线79彼此相交，限定出像素区域P。在像素区域P中的开关区域TrA中形成与栅极线连接的栅极63。在栅极线和栅极63上形成栅极绝缘层66。在栅极绝缘层上，与栅极63相对应地形成包括有源层67和欧姆接触层74的半导体层76。在欧姆接触层74上形成源极82和漏极84。源极82与数据线79连接，漏极84与源极82分隔开。在开关区域TrA中，栅极63，栅极绝缘层66，半导体层76，源极82和漏极84构成TFT Tr。在数据线和TFT Tr上形成包括漏极接触孔87的钝化层86。漏极接触孔87暴露出漏极84的一部分。在每个像素区域P中，在钝化层86上形成像素电极88，并且像素电极88通过漏极接触孔87与漏极84接触。 
半导体层76伸出源极和漏极之外超过大约2微米的第一宽度“A1”。此外，包括第一图案72和第二图案68的半导体图案73在每一侧伸出数据线79之外超过大约2微米的第二宽度“A2”。这是由于阵列基板59是通过四道掩模处理而形成的。将参照附图解释四道掩模处理。 
图3A到3H的剖面图表示用于制造根据现有技术的阵列基板的四道掩模处理。 
在图3A中，在基板59上形成第一金属材料层。通过第一掩模处理将第一金属材料层图案化，形成栅极线和栅极63。栅极63处于开关区域TrA中。尽管图中没有示出，第一掩模处理包括形成光致抗蚀剂(PR)层的步骤，使用第一掩模对PR层进行曝光的步骤，将已曝光的PR层显影以便形成PR图案的步骤，使用PR图案作为蚀刻掩模蚀刻第一金属材料层以便形成栅极线和栅极63的步骤，以及剥离PR图案的步骤。 
在图3B中，在栅极线和栅极63上依次形成栅极绝缘层66，本征非晶硅层69，掺杂质非晶硅层70和第二金属材料层78。在第二金属材料层78上形成PR层，并使用第二掩模对PR层进行图案化，形成第一和第二PR图案91a和91b。第二掩模可以为折射性曝光掩模或半色调曝光掩模。第一PR图案91a具有第一厚度，并且与源极、漏极和数据线相对应。第二PR图案91b具有小于第一厚度的第二厚度，并且与栅极63的中心相对应。即，第二PR图案91b与源极和漏极之间的空间相对应。将处于其他部分的PR层完全去除，从而暴露出第二金属材料层78。 
在图3C中，使用蚀刻剂，利用第一和第二PR图案91a和91b作为蚀刻掩模对暴露出的第二金属材料层78(图3B)进行湿蚀刻，形成数据线79和金属材料图案80。在数据线79与金属材料图案80之间露出掺杂质的非晶硅层70。第二金属材料层78(图3B)可包括低阻抗金属材料。例如，第二金属材料层78(图3B)可包括铜(Cu)，Cu合金，铝(Al)，Al合金中的一种。当第二金属材料层78(图3B)包括Cu或Cu合金时，第二金属材料层78(图3B)对于蚀刻剂具有相对较高的蚀刻速度。因而，在第一PR图案91a下面，数据线79和金属材料图案80具有底切结构。即，数据线79的宽度小于第一PR图案91a的宽度，金属材料图案80的宽度小于开关区域TrA中第一和第二PR图案91a和91b的宽度。 
在图3D中，使用第一和第二PR图案91a和91b对暴露出的掺杂质非晶硅层70(图3C)和本征非晶硅层69(图3C)进行干蚀刻，在金属材料图案80下面形成欧姆接触图案71和有源层67。同时，在数据线79的下面形成掺杂质非晶硅的第一图案72和本征非晶硅的第二图案68。第一图案72和第二 图案68构成半导体图案73。由于使用第一和第二PR图案91a和91b作为蚀刻掩模形成欧姆接触图案71和有源层67，它们的宽度大于金属材料图案80的宽度。 
在图3E中，在基板59上执行灰化处理。结果，去除第二PR图案91b，使得金属材料图案80的一部分暴露在外。减小第一PR图案91a的厚度，从而形成第三PR图案92。第三PR图案92可具有与第一PR图案91a相同的宽度。在此情形中，在金属材料图案80上第三PR图案92的外端可以是欧姆接触图案71的重叠端，在数据线79上第三PR图案92的外端可以是第一图案72的重叠端。另一方面，由于灰化处理，第三PR图案92可具有小于第一PR图案91a的宽度。在此情形中，在金属材料图案80和数据线79上，第三PR图案92的外端分别处于欧姆接触图案71和第一图案72之内。 
在图3F中，使用蚀刻剂对通过去除第二PR图案91b(图3E)而暴露出的金属材料图案80(如3E)的部分进行湿蚀刻，形成源极82和漏极84。结果，源极82和漏极84处于欧姆接触图案71上，并且彼此间隔开。由于金属材料图案80(图3E)对于蚀刻剂具有相对较高的蚀刻速度，源极82、漏极84和数据线79对于第三PR图案92具有明显的底切效果。 
在图3G中，暴露在源极82与漏极84之间的欧姆接触图案71的部分被干蚀刻，在源极82和漏极84下面形成欧姆接触层74。同时，有源层67的一部分通过欧姆接触层74露出，限定出沟道。在开关区域TrA中，栅极63，栅极绝缘层66，包括有源层67和欧姆接触层74的半导体层76，源极82和漏极84构成TFT Tr。 
在图3H中，剥除第三PR图案92(图3G)。然后，通过第三掩模处理在数据线79和TFT Tr上形成包括漏极接触孔87的钝化层86。漏极接触孔87暴露出漏极84的一部分。通过第四道掩模处理在钝化层86上形成通过漏极接触孔87接触漏极84的像素电极88。通过上述四个掩模处理制造阵列基板。 
如上所述，在现有技术的阵列基板中，在数据线79下面，包括第一图案72和第二图案68的半导体图案73在每一侧伸出数据线79超过大约2微米的范围。由于像素电极88被设置成与半导体图案73分隔预定的距离，开口率会由于数据线79与像素电极88之间的距离而减小。从而，希望减小数据线79和像素电极88之间的距离，以改善开口率。 
发明内容
因而，本发明旨在提供用于液晶显示装置的阵列基板及其制造方法，基本上能够解决由于现有技术的限制和缺陷所引起的一个或多个问题。 
在随后的描述中将给出本发明的附加特征和优点，其一部分可由描述显然得出，或者可通过本发明的实施而获悉。通过文字描述和权利要求以及附图中具体给出的结构，将实现和获得本发明的目的和其他优点。 
为了实现这些和其他优点，根据本发明的目的，正如此处具体化和概括描述的，用于液晶显示装置的阵列基板的制造方法包括：在基板上形成栅极绝缘层，本征非晶硅层，掺杂质非晶硅层和金属材料层；在金属材料层上形成初始光致抗蚀剂(PR)图案；使用初始PR图案作为蚀刻掩模蚀刻金属材料层，以形成数据线和金属材料图案，其中，初始PR图案处于数据线上；在初始PR图案上执行第一灰化处理，以部分去除初始PR图案，从而形成第一灰化PR图案，第一灰化PR图案与初始PR图案相比具有更小宽度和更小厚度，从而通过第一灰化PR图案暴露出数据线的端部；使用数据线作为蚀刻掩模，通过第一干蚀刻处理蚀刻本征非晶硅层和掺杂质非晶硅层，以在数据线下面形成第一和第二图案；蚀刻金属材料图案的一部分，以在基板上形成源极和漏极；去除第一灰化PR图案；在源极、漏极和数据线上形成钝化层；以及在钝化层上形成像素电极。 
在本发明的另一方面，用于液晶显示装置的阵列基板的制造方法包括：在基板上形成栅极线和栅极，栅极与栅极线连接；在栅极线和栅极上依次形成栅极绝缘层，本征非晶硅层，掺杂质非晶硅层和金属材料层；在金属材料层上形成多个第一光致抗蚀剂(PR)图案和厚度小于每个第一PR图案的第二PR图案；使用第一和第二PR图案作为蚀刻掩模蚀刻金属材料层，以形成数据线和金属材料图案，数据线与栅极线相交，并且金属材料图案与栅极相对应，其中，第二PR图案和相邻于第二PR图案两侧设置的两个第一PR图案，处于金属材料图案上，第一PR图案中的一个处于数据线上，其中，金属材料图案和数据线的每一个相对于第一PR图案具有底切结构；在第一和第二PR图案上执行第一灰化处理，以部分地去除第一PR图案，完全去除第二PR图案，从而形成多个第三PR图案，每个第三PR图案具有比每个第一PR图案更小的宽 度和更小的厚度，从而通过第三PR图案暴露出数据线和金属材料图案的端部以及金属材料图案的中心部分；使用金属材料图案和数据线作为蚀刻掩模，通过第一干蚀刻处理蚀刻本征非晶硅层和掺杂质非晶硅层，以在金属材料图案下面形成欧姆接触图案和有源层，并且在数据线下面形成第一和第二图案，其中，欧姆接触图案和有源层中的每一个与金属材料图案具有相同的面积和形状，并且与金属材料图案完全重叠，第一和第二图案的每一个与数据线具有相同的面积和形状，并且与数据线完全重叠；蚀刻通过第三PR图案暴露出的金属材料图案的中心部分，以形成与数据线连接的源极和与源极分隔开的漏极，其中，源极、漏极和数据线的每一个相对于第三PR图案具有底切结构；使用第三PR图案作为蚀刻掩模蚀刻欧姆接触图案，以形成欧姆接触层；完全去除第三PR图案；在源极、漏极和数据线上形成钝化层，钝化层包括暴露出漏极的漏极接触孔；以及在钝化层上形成像素电极，像素电极通过漏极接触孔与漏极接触。 
在本发明的另一方面，用于液晶显示装置的阵列基板包括：处于基板上的栅极线；处于栅极线上的栅极绝缘层；处于栅极上并且与栅极线交叉的数据线；与栅极线和数据线连接的薄膜晶体管，该薄膜晶体管包括栅极，处于栅极上的有源层，处于有源层上的欧姆接触层，以及处于欧姆接触层上的源极和漏极，其中，栅极与栅极线连接，并且源极与数据线连接，且与漏极分隔开；第一图案，包括与有源层相同的材料并且设置在栅极绝缘层上；第二图案，包括与欧姆接触层相同的材料并且设置在数据线下面的第一图案上；处于薄膜晶体管上并且包括暴露出漏极的漏极接触孔的钝化层；以及处于钝化层上并且通过漏极接触孔与漏极接触的像素电极，其中，第二图案具有比第一图案小且比数据线大的宽度，并且第一图案，第二图案和数据线一起具有台阶形状。 
应当理解，上面的概括描述和后面的详细描述都是示例性和解释性的，意在提供对所要求保护的本发明的进一步解释。 
附图说明
附图并入本申请中构成本申请的一部分，以提供对本发明的进一步理解。附图示出了本发明的实施方式，并与说明一起用于解释本发明的原理。在附图中： 
图1为现有技术LCD装置的分解透视图； 
图2为现有技术LCD装置的阵列基板的一个像素区域的剖面图； 
图3A到3H是表示用于制造现有技术阵列基板的四道掩模处理的剖面图；以及 
图4A到4J是表示根据本发明的阵列基板的制造过程的剖面图。 
具体实施方式
现在将详细描述优选实施方式，附图中表示出其示例。 
图4A到4J的剖面图表示根据本发明的阵列基板的制造过程。形成薄膜晶体管(TFT)的区域被限定为像素区域P中的开关区域TrA。 
在图4A中，在基板101上形成第一金属材料层。通过第一掩模处理将第一金属材料层图案化，形成栅极线和栅极105。栅极105处于开关区域TrA中。尽管图中没有示出，第一掩模处理包括形成光致抗蚀剂(PR)层的步骤，使用第一掩模将PR层曝光的步骤，将已曝光的PR层显影以形成PR图案的步骤，使用PR图案作为蚀刻掩模蚀刻第一金属材料层以形成栅极线和栅极105的步骤，以及剥离PR图案的步骤。第一金属材料层可以具有多层结构。在此情形中，栅极线和栅极105均具有多层结构。 
在图4B中，在形成有栅极线和栅极105的基板101上沉积无机绝缘材料，诸如硅氧化物(例如SiO2)和硅氮化物(SiNx)，形成栅极绝缘层110。在栅极绝缘层110上依次形成本征非晶硅层115，掺杂质非晶硅层120和第二金属材料层125。本征非晶硅层115包括本征非晶硅，掺杂质非晶硅层120包括掺杂质非晶硅。第二金属材料层125优选包括铜(Cu)，Cu合金，铝(Al)和Al合金中的一种。然后，在第二金属材料层125上形成PR层180。如果将PR层180的已曝光部分去除，则这种PR层可以被称作正型。另一方面，可使用具有相反特性的负型PR层。在此情形中，切换掩模中透光区与阻光区的位置，可获得同样的结果。 
接下来，在PR层180上设置具有透光区TA，阻光区BA和半透光区HTA的第二掩模190。透光区TA具有相对较高的透射率，从而通过透光区TA的光能够使PR层180完全发生化学改变。阻光区BA完全阻挡光。半透光区HTA具有狭缝结构或半透光膜，以降低通过半透光区HTA的光的强度或透射率。 结果，半透光区HTA的透射率低于透光区TA，且高于阻光区BA的透射率。半透光区HTA和靠近半透光区HTA两侧设置的阻光区BA，对应于开关区域TrA。即，半透光区HTA对应栅极105的中心。阻光区BA对应待形成源极和漏极的部分，如下所述。此外，如下所述，阻挡区BA对应待形成数据线的部分。透光区TA对应其他部分。通过第二掩模190将PR层180曝光，以根据第二掩模190的结构有选择地去除PR层180。 
在图4C中，将PR层180(图4B)显影，在第二金属材料层125上形成第一和第二PR图案181a和181b。第一PR图案181a具有第一厚度，并且与源极、漏极和数据线相对应。第二PR图案181b具有小于第一厚度的第二厚度，并且与栅极105的中心相对应。即，第二PR图案181b对应源极与漏极之间的空间。在与透光区TA对应的其他部分中的PR层180(图4B)，被完全去除，从而暴露出第二金属材料层125。 
在图4D中，使用第一和第二PR图案181a和181b作为蚀刻掩模，用蚀刻剂对通过第一和第二PR图案181a和181b暴露出的第二金属材料层125(图4C)进行湿蚀刻，形成数据线127和金属材料图案130。金属材料图案130处于开关区域TrA中，并且与数据线127连接。在数据线127与金属材料图案130之间暴露出掺杂质非晶硅层120。当第二金属材料层125(图4C)包括Cu或Cu合金时，第二金属材料层125(图4C)对蚀刻剂具有相对较高的蚀刻速度。因而，数据线127和金属材料图案130相对于第一PR图案181a具有底切结构。即，数据线127的宽度小于数据线127上第一PR图案181a的宽度，并且金属材料图案130的宽度小于开关区域TrA中第一和第二PR图案181a和181b的宽度。 
在图4E中，在形成第一和第二PR图案181a和181b，数据线127和金属材料图案130的基板101上执行第一灰化处理。第一灰化处理具有各向同性特性。通过第一灰化处理，不仅去除了第二PR图案181b，而且还减小了第一PR图案181a的宽度。 
通过第一灰化处理去除第二PR图案181b，从而暴露出金属材料图案130的一部分。同时，减小第一PR图案181a的宽度和厚度，在金属材料图案130和数据线127上形成第三PR图案183。由于第三PR图案183具有比第一PR图案181a更小的宽度，金属材料图案130的两端被暴露出。此外，数据线127 的两端被暴露出。即，在第一灰化处理之后，数据线127具有比第一PR图案183更大的宽度。 
在本发明中，与现有技术的灰化处理相比，第一灰化处理可具有更短的处理时间，如图3E中所示。这样可增大输送给灰化处理室的功率，缩短处理时间。在现有技术的灰化处理中，在灰化处理期间栅极绝缘层66(图3E)被暴露出，以便去除第二PR图案91b(图3E)。用于栅极绝缘层的诸如硅氧化物和硅氮化物的材料具有较弱的静电特性。因而，如果使用增大的功率进行灰化处理，栅极绝缘层可能被破坏，从而可能对栅极绝缘层的绝缘性造成不利影响。栅极绝缘层被破坏的结果是，可能会导致栅极线与数据线之间，以及栅极与金属材料图案之间短路的问题。如果为了不产生上述问题而控制用于灰化处理的功率，则会增加处理时间。 
不过，在本发明中，在第一灰化处理期间栅极绝缘层110被掺杂质非晶硅层120覆盖。由于掺杂质非晶硅层120具有比栅极绝缘层110更高的导电性，如果利用增大的功率执行第一灰化处理，则不会破坏掺杂质非晶硅层120。因而，用高功率执行第一灰化处理，可减小处理时间。 
在图4F中，使用金属材料图案130和数据线127作为蚀刻掩模，通过第一干蚀刻处理，去除暴露在数据线127与金属材料图案130之间的掺杂质非晶硅层120(图4E)部分，以及处于暴露出的掺杂质非晶硅层120(图4E)下面的本征非晶硅层115部分，以便由掺杂质非晶硅层120(图4E)形成欧姆接触图案121，由本征非晶硅层115(图4E)形成有源层116。欧姆接触图案121和有源层116中的每一个与金属材料图案130具有相同的面积和形状，并且与金属材料图案130完全重叠。即，在这一阶段，欧姆接触图案121和有源层116均与金属材料图案130具有相同的端线。 
此外，在数据线127下面形成具有源于掺杂质非晶硅层120(图4E)的第一图案122和源于本征非晶硅层115(图4E)的第二图案117的半导体图案124。半导体图案127与数据线127具有相同的面积和形状，并且与数据线127完全重叠。即，在这一阶段，半导体图案127与数据线127具有相同的端线。 
在图4G中，通过湿蚀刻处理将暴露在第三PR图案183之间的金属材料图案130部分(图4F)图案化，以形成源极133和漏极135。源极133与数据线127连接，并且与漏极135分隔开。当数据线127和金属材料图案130(图 4F)包括Cu或Cu合金时，数据线127和金属材料图案130(图4F)对蚀刻剂具有相对较高的蚀刻速度。因而，数据线127，源极133和漏极均相对于第三PR图案183具有底切结构。 
另一方面，再次参照图4F，通过第一干蚀刻处理，有可能会破坏金属材料图案130。在此情形中，通过图4G中的湿蚀刻处理，有可能在金属材料图案130(图4F)中产生不需要的图案化。因此，尽管图中没有示出，在第一干蚀刻处理之后，通过具有各向同性特性的第二灰化处理，减小第三PR图案183的宽度，从而增大暴露出的金属材料图案130(图4F)的宽度，防止通过图4G中的湿蚀刻处理在金属材料图案130(图4F)中形成不需要的图案化。可省略第二灰化处理。 
在图4H中，通过第二干蚀刻处理将欧姆接触图案121(图4F)的通过源极133与漏极135之间的空间暴露出的部分去除，以形成欧姆接触层123，并且将有源层116的一部分暴露出。由于使用第三PR图案183作为蚀刻掩模执行第二干蚀刻处理，欧姆接触图案121伸出第三PR图案183以外的部分(图4G)和半导体图案124的第一图案122伸出第三PR图案183以外的部分(图4G)也被去除。栅极105，栅极绝缘层110，包括有源层123和欧姆接触层116的半导体层126，源极133和漏极135，构成开关区域TrA中的薄膜晶体管(TFT)。 
在本发明中，第二图案117，第一图案122和数据线127叠置在栅极绝缘层110上。第一图案122具有小于第二图案117且大于数据线127的宽度。因此，第二图案117，第一图案122和数据线127具有台阶状轮廓，如图4H中所示。换言之，第二图案117，第一图案122和数据线127一起形成台阶形状。数据线127下面的本征非晶硅的第二图案117具有超出数据线127以外大约1.5微米到大约1.8微米范围的伸出宽度。由于第二图案117，第一图案122和数据线127具有台阶状轮廓，掺杂质非晶硅的第一图案122超出数据线127以外的伸出宽度，小于第二图案117的伸出宽度。在本发明的实施方式中，第二图案117超出数据线127以外的伸出宽度，比现有技术中第二图案72超出数据线79的伸出宽度小大约2微米。 
类似地，在开关区域TrA中形成具有台阶状轮廓的有源层116，欧姆接触层123，源极133和漏极135。更详细而言，在有源层116上，源极133和一 部分欧姆接触层123具有台阶状轮廓或台阶形状；在有源层116上，漏极135和其他部分的欧姆接触层123具有台阶状轮廓或台阶形状。有源层116具有超出源极133和漏极135以外大约1.5微米到大约1.8微米范围的伸出宽度。此外，由于欧姆接触层123，源极133和漏极135具有台阶状轮廓或台阶形状，欧姆接触层123超出源极133和漏极135以外的伸出宽度要小于有源层116的伸出宽度。 
另一方面，尽管图中没有示出，紧接在第二干蚀刻处理之前，在包括源极和漏极的基板上可执行具有各向同性性质的第三灰化处理，以减小第三PR图案的宽度。结果，通过第三PR图案暴露出数据线，源极和漏极的端部。然后，通过第二干蚀刻处理将通过源极与漏极之间的空间暴露出的欧姆接触图案部分，以及超出源极和漏极以外的欧姆接触图案的伸出部分去除，以形成欧姆接触层，并且将有源层的一部分暴露出。结果，欧姆接触层与源极和漏极具有相同的面积和形状。欧姆接触层与源极和漏极完全重叠。因而，只有有源层具有超出源极和漏极以外大约1.5微米到大约1.8微米范围的伸出宽度。同时，通过第二干蚀刻去除半导体图案的第一图案超出数据线以外的伸出部分。结果，在数据线下面的半导体图案的第一图案与数据线具有相同的面积和形状。半导体图案的第一图案完美地与数据线重叠。因此，仅数据线下面的本征非晶硅的第二图案具有超出数据线以外大约1.5微米到大约1.8微米范围的伸出宽度。 
下面，在图4I中，在包括源极133，漏极135和处于源极133和漏极135下面的欧姆接触层123的基板101上实施剥离处理，以去除第三PR图案183(图4H)。然后，通过沉积无机绝缘材料，诸如硅氧化物(例如SiO2)和硅氮化物(SiNx)，在源极133，漏极135和数据线127上形成钝化层140。通过掩模处理将钝化层140图案化，形成将漏极135的一部分暴露出的漏极接触孔143。 
接下来，在图4J中，在钝化层140上通过沉积透明导电材料，诸如氧化铟锡(ITO)和氧化铟锌(IZO)，形成透明导电材料层。通过掩模处理将透明导电材料层图案化，以在每个像素区域P中形成像素电极150。像素电极150通过漏极接触孔143与漏极135接触。像素电极150可与前一条栅极线重叠，形成存储电容。 
与现有技术阵列基板59(图2)相比，本发明阵列基板101的半导体层 126超出源极133和漏极135以外的伸出宽度B1被减小。此外，半导体图案124超出数据线127以外的伸出宽度B2被减小。 
再次参照表示现有技术阵列基板的图2，有源层67和欧姆接触层74都伸出到源极82和漏极84以外大约2微米到2.5微米的宽度“A1”。本征非晶硅的第二图案68和掺杂质非晶硅的第一图案72也伸出到数据线79以外大约2微米到大约2.5微米的宽度“A2”。另一方面，再次参照表示本发明阵列基板的图4J，有源层116伸出到源极133和漏极135以外大约1.5微米到大约1.8微米的宽度“B1”。本征非晶硅的第二图案117伸出到数据线127以外大约1.5微米到1.8微米的宽度“B2”。即，在本发明的阵列基板中，有源层116和第二图案117具有的分别从源极133和漏极135以及数据线127露出的部分，比现有技术阵列基板要少。因而，可减小数据线127和像素电极150的距离，从而提高开口率。 
现有技术的缺点源于源极和漏极制造过程中的干蚀刻处理和灰化处理。再次参照表示现有技术阵列基板的制造过程的图3C和3F，紧接在Cu或Cu合金的第二金属材料层78上进行形成数据线79和金属材料图案80的湿蚀刻处理之后，执行干蚀刻处理以形成有源层67和第二图案68。在后续处理中，有源层67和第二图案68的宽度均没有发生改变。但是，在图3F中通过湿蚀刻处理来蚀刻数据线79和金属材料图案80。因而，增大了有源层67和第二图案68的伸出部分。 
另一方面，参照表示本发明阵列基板制造过程的图4E，在进行形成数据线127和金属材料图案130的湿蚀刻处理之后，且在进行形成有源层116，欧姆接触图案121，第一图案122和第二图案117的第一干蚀刻处理之前，执行第一灰化处理，以去除第二PR图案181b并形成第三PR图案183。通过第一灰化处理，不仅减小了第一PR图案181a的厚度，而且也减小了第一PR图案181a的宽度，使得第三PR图案183具有比第一PR图案181a更小的厚度和更小的宽度。因而，在基板101上执行第一干蚀刻处理之后，如图4F中所示，有源层116没有伸出到金属材料图案130以外。此外，半导体图案124的第二图案117没有伸出到数据线127以外。因而，如图4J中所示，有源层116超出源极133和漏极135以外的伸出宽度B1以及第二图案117超出数据线127以外的伸出宽度均得到最小化。 
在本发明的阵列基板中，由于在数据线下面的半导体图案的伸出宽度被最小化，可减小数据线127与像素电极150之间的距离。结果，包括根据本发明实施方式的阵列基板的LCD装置具有改善的开口率和亮度。 
所属领域技术人员在不偏离本发明精神或范围的条件下显然可对本发明作出多种变型和改变。因此，本发明意在涵盖落入所附权利要求范围及其等效范围内的变型和改变。 

Claims (20)

1.一种在用于液晶显示装置的阵列基板上制造数据线的方法，该方法包括如下步骤：
在基板上形成栅极绝缘层，本征非晶硅层，掺杂质非晶硅层和金属材料层；
在该金属材料层上形成初始光致抗蚀剂PR图案；
使用该初始PR图案作为蚀刻掩模蚀刻该金属材料层，以形成该数据线和金属材料图案，其中，该初始PR图案处于该数据线上；
在该初始PR图案上执行第一灰化处理，以部分去除该初始PR图案，从而形成第一灰化PR图案，该第一灰化PR图案具有比该初始PR图案更小的宽度和更小的厚度，从而该数据线的端部通过该第一灰化PR图案暴露出；
使用该数据线作为蚀刻掩模，通过第一干蚀刻处理蚀刻该本征非晶硅层和该掺杂质非晶硅层，以在该数据线下面形成第一和第二图案；
蚀刻该金属材料图案的一部分，以在该基板上形成源极和漏极；
去除该第一灰化PR图案；
在所述源极，漏极和数据线上形成钝化层；以及
在该钝化层上形成像素电极。
2.根据权利要求1所述的方法，还包括，紧接在蚀刻本征非晶硅层和掺杂质非晶硅层的步骤之后执行第二灰化处理，以部分去除该第一灰化PR图案，从而形成第二灰化PR图案，该第二灰化PR图案比第一灰化PR图案具有更小的宽度。
3.根据权利要求2所述的方法，还包括，紧接在用以形成源极和漏极的蚀刻步骤之前执行第三灰化处理，以部分去除该第二灰化PR图案，从而形成第三灰化PR图案，该第三灰化PR图案具有比该第二灰化PR图案更小的宽度。
4.根据权利要求1所述的方法，其中，该金属材料层包括铜和铜合金中的一种。
5.根据权利要求1所述的方法，其中，在该第一灰化处理期间，该掺杂质非晶硅层和本征非晶硅层叠置在该栅极绝缘层上。
6.根据权利要求1所述的方法，其中，用以形成像素电极的步骤包括： 
在该钝化层上沉积氧化铟锡和氧化铟锌中的一种，以形成透明导电材料层；以及
将该透明导电材料层图案化，以形成该像素电极。
7.根据权利要求1所述的方法，其中形成栅极绝缘层的步骤和形成钝化层的步骤中的至少一个步骤，包括沉积硅氮化物和硅氧化物中的一种。
8.一种用于液晶显示装置的阵列基板的制造方法，该方法包括如下步骤：
在基板上形成栅极线和栅极，所述栅极与栅极线连接；
在所述栅极线和栅极上依次形成栅极绝缘层，本征非晶硅层，掺杂质非晶硅层和金属材料层；
在该金属材料层上形成多个第一光致抗蚀剂PR图案和比每个第一PR图案具有更小厚度的第二PR图案；
使用所述第一和第二PR图案作为蚀刻掩模蚀刻该金属材料层，以形成数据线和金属材料图案，该金属材料图案与该栅极相对应，其中，该第二PR图案以及相邻于该第二PR图案的两侧设置的两个第一PR图案处于该金属材料图案上，一个第一PR图案处于该数据线上，其中，所述金属材料图案和数据线相对于该第一PR图案均具有底切结构；
在所述第一和第二PR图案上执行第一灰化处理，以部分去除所述第一PR图案和去除所述第二PR图案，从而形成多个第三PR图案，每个第三PR图案具有比每个第一PR图案更小的宽度和更小的厚度，从而使所述数据线和金属材料图案的端部以及该金属材料图案的中心部分通过该第三PR图案暴露出；
使用所述金属材料图案和数据线作为蚀刻掩模，通过第一干蚀刻处理蚀刻所述本征非晶硅层和掺杂质非晶硅层，以在该金属材料图案下面形成欧姆接触图案和有源层，在该数据线下面形成第一和第二图案，其中，所述欧姆接触图案和有源层均具有与该金属材料图案相同的面积和形状，并且与该金属材料图案重叠，所述第一和第二图案均与该数据线具有相同的面积和形状，并且与该数据线重叠；
蚀刻通过所述第三PR图案暴露出的金属材料图案的所述中心部分，以形成源极以及与该源极分隔开的漏极，其中，所述源极，漏极和数据线相对于所述第三PR图案均具有底切结构； 
使用所述第三PR图案作为蚀刻掩模蚀刻该欧姆接触图案，以形成欧姆接触层；
去除所述第三PR图案；
在所述源极，漏极和数据线上形成钝化层，该钝化层包括暴露出该漏极的漏极接触孔；以及
在该钝化层上形成像素电极。
9.根据权利要求8所述的方法，其中，该金属材料层包括铜和铜合金中的一种。
10.根据权利要求8所述的方法，还包括紧接在蚀刻本征非晶硅层和掺杂质非晶硅层的步骤之后执行第二灰化处理，以增大通过所述第三PR图案暴露出的数据线和金属材料图案的端部的宽度。
11.根据权利要求8所述的方法，还包括紧接在蚀刻金属材料图案的中心部分的步骤之前立即执行第三灰化处理，以减小所述第三PR图案的宽度，并且通过所述第三PR图案暴露出所述源极，漏极和数据线的端部。
12.根据权利要求8所述的方法，其中，该第一灰化处理具有各向同性特性。
13.根据权利要求8所述的方法，其中，在蚀刻欧姆接触图案的步骤中，使用所述第三PR图案作为蚀刻掩模蚀刻该数据线下面的第一图案，使得该第一图案具有小于该第二图案且大于该数据线的宽度，其中所述第一图案，第二图案和数据线一起形成台阶形状。
14.根据权利要求8所述的方法，其中，形成第一PR图案和第二PR图案的步骤包括：
在该金属材料层上形成PR层；
在该PR层上沉积具有透光区，阻光区和半透光区的掩模；以及
通过该掩模曝光和显影该PR层，以形成多个第一PR图案和第二PR图案，其中，每个第一PR图案与所述透光区和阻光区中的一个相对应，该第二PR图案与该半透光区相对应；
其中，该透光区的透射率高于该半透光区的透射率，并且该阻光区不透光。
15.根据权利要求8所述的方法，其中，在该第一灰化处理期间，在该栅极绝缘层上叠置所述掺杂质非晶硅层和本征非晶硅层。 
16.根据权利要求8所述的方法，其中，用以形成像素电极的步骤包括：
在该钝化层上沉积氧化铟锡和氧化铟锌中的一种，以形成透明导电材料层；以及
将该透明导电材料层图案化，以形成该像素电极。
17.根据权利要求8所述的方法，其中，用以形成栅极绝缘层和形成钝化层的步骤中的至少一个步骤包括沉积硅氮化物和硅氧化物中的一种。
18.根据权利要求8所述的方法，其中，该源极与一部分欧姆接触层一起在该有源层上形成台阶形状，并且该漏极与其他部分的欧姆接触层一起在该有源层上形成台阶形状。
19.一种用于液晶显示装置的阵列基板，该阵列基板包括：
处于基板上的栅极线；
处于该栅极线上的栅极绝缘层；
处于栅极上并且与该栅极线相交的数据线；
与所述栅极线和数据线连接的薄膜晶体管，其包括栅极，处于该栅极上的有源层，处于该有源层上的欧姆接触层，以及处于该欧姆接触层上的源极和漏极，其中，该栅极与该栅极线连接，该源极与该数据线连接且与该漏极分隔开；
第一图案，其包括与该有源层相同的材料并且设置在该栅极绝缘层上；
第二图案，其包括与该欧姆接触层相同的材料并且设置在该数据线下面的第一图案上；
处于该薄膜晶体管上的钝化层，其包括将该漏极暴露出的漏极接触孔；以及
处于该钝化层上的像素电极，该像素电极通过该漏极接触孔与该漏极接触，
其中，所述第二图案具有比该第一图案小且比该数据线大的宽度，所述第一图案，第二图案和数据线一起具有台阶形状。
20.根据权利要求19所述的阵列基板，其中该源极和一部分欧姆接触层一起在该有源层上具有台阶形状，所述漏极和其他部分的欧姆接触层一起在该有源层上具有台阶形状。 
CN2008101872702A 2008-06-02 2008-12-19 用于液晶显示装置的阵列基板及其制造方法 Active CN101598876B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080051643A KR101253497B1 (ko) 2008-06-02 2008-06-02 액정표시장치용 어레이 기판의 제조방법
KR1020080051643 2008-06-02
KR10-2008-0051643 2008-06-02

Publications (2)

Publication Number Publication Date
CN101598876A CN101598876A (zh) 2009-12-09
CN101598876B true CN101598876B (zh) 2011-04-06

Family

ID=41378658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101872702A Active CN101598876B (zh) 2008-06-02 2008-12-19 用于液晶显示装置的阵列基板及其制造方法

Country Status (4)

Country Link
US (1) US8183070B2 (zh)
KR (1) KR101253497B1 (zh)
CN (1) CN101598876B (zh)
TW (1) TWI382262B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101571803B1 (ko) * 2009-06-09 2015-11-26 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR20110067765A (ko) * 2009-12-15 2011-06-22 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102237305B (zh) 2010-05-06 2013-10-16 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN101957515A (zh) * 2010-09-04 2011-01-26 福建华映显示科技有限公司 半穿透半反射式液晶显示面板及其制作方法
CN102629575B (zh) * 2011-08-23 2014-09-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法
TWI459477B (zh) * 2011-11-16 2014-11-01 Chunghwa Picture Tubes Ltd 畫素結構及其製作方法
TWI460771B (zh) * 2011-12-08 2014-11-11 Innolux Corp 觸控面板及其形成方法與顯示系統
KR20130066247A (ko) 2011-12-12 2013-06-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101881857B1 (ko) 2012-08-27 2018-08-24 삼성전자주식회사 계단형 패턴 형성 방법
KR102084397B1 (ko) * 2013-11-04 2020-03-04 엘지디스플레이 주식회사 액정표시장치의 제조방법
CN104330911B (zh) * 2014-11-14 2017-11-14 合肥京东方光电科技有限公司 一种显示面板及其制作方法、显示装置
CN105093667A (zh) 2015-09-25 2015-11-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN109390413B (zh) 2018-10-29 2021-04-30 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN111952246A (zh) * 2020-08-19 2020-11-17 惠科股份有限公司 阵列基板的制造方法
WO2023097496A1 (zh) * 2021-11-30 2023-06-08 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480333B1 (ko) * 2002-04-08 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100870013B1 (ko) * 2002-08-27 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100560399B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101122228B1 (ko) * 2004-10-26 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101087750B1 (ko) * 2004-11-29 2011-11-30 엘지디스플레이 주식회사 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법
KR20060104707A (ko) * 2005-03-31 2006-10-09 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR101168728B1 (ko) * 2005-07-15 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
US7884364B2 (en) * 2006-12-12 2011-02-08 Lg Display Co., Ltd. Array substrate, method of manufacturing the same, and method of repairing line in the same
KR20080084084A (ko) * 2007-03-14 2008-09-19 엘지디스플레이 주식회사 박막트랜지스터와 이를 포함하는 액정표시장치용 어레이기판의 제조방법

Also Published As

Publication number Publication date
TW200951592A (en) 2009-12-16
KR20090125500A (ko) 2009-12-07
CN101598876A (zh) 2009-12-09
KR101253497B1 (ko) 2013-04-11
TWI382262B (zh) 2013-01-11
US8183070B2 (en) 2012-05-22
US20090294781A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
CN101598876B (zh) 用于液晶显示装置的阵列基板及其制造方法
KR100803566B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
CN102096255B (zh) 液晶显示设备的阵列基板及其制造方法
JP4751305B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
US8237903B2 (en) Method for manufacturing a liquid crystal display device having a composite data line with a line opening exposing the top surface and sidewalls
KR20020028430A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
KR20010046652A (ko) 컬러필터를 포함한 액정표시장치와 제조방법
CN102087449A (zh) 液晶显示设备的阵列基板和制造该阵列基板的方法
KR101056013B1 (ko) 액정표시장치용 어레이기판 제조방법
KR20020058270A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
CN100395598C (zh) 液晶显示器件的阵列基板及其制造方法
US6906760B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof
KR100776507B1 (ko) 액정표시장치 및 그 제조방법
CN113219749B (zh) 主动元件阵列基板以及显示面板
CN100570864C (zh) 像素结构及其制作方法
KR20040090401A (ko) Ｉｐｓ-ｌｃｄ 제조방법
KR100527086B1 (ko) 액정표시장치의 제조방법
KR20020056110A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20070115235A (ko) 개구율이 향상된 표시 장치 및 그 제조 방법
US20140001475A1 (en) Manufacturing method of array substrate, array substrate and lcd device
CN105304639A (zh) 薄膜晶体管阵列基板的制作方法
KR100417915B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR20050121811A (ko) 액정표시장치용 어레이기판 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant