KR0155787B1 - Formation method of contact hole in semiconductor device - Google Patents
Formation method of contact hole in semiconductor device Download PDFInfo
- Publication number
- KR0155787B1 KR0155787B1 KR1019940035978A KR19940035978A KR0155787B1 KR 0155787 B1 KR0155787 B1 KR 0155787B1 KR 1019940035978 A KR1019940035978 A KR 1019940035978A KR 19940035978 A KR19940035978 A KR 19940035978A KR 0155787 B1 KR0155787 B1 KR 0155787B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- etching
- contact window
- buried contact
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 238000005530 etching Methods 0.000 claims abstract description 67
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 75
- 125000006850 spacer group Chemical group 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 5
- 230000010354 integration Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 58
- 239000011810 insulating material Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
접촉창 형성방법에 대해 기재되어 있다. 이는 반도체기판에 트랜지스터를 형성하는 제1공정, 결과물 전면에 제1절연막을 형성하는 제2공정, 상기 제1절연막 상에 제1감광막을 형성하는 제3공정, 상기 제1감광막 상에 제2절연막을 형성하는 제4공정, 상기 제2절연막 상에 제2감광막을 형성하는 제5공정, 매몰접촉창이 형성될 영역의 상기 제2감광막을 제거하여 제2감광막 패턴을 형성하는 제6공정, 상기 제2감광막 패턴을 식각마스크로 하여 상기 제2절연막을 식각하는 제7공정, 상기 제2감광막 패턴을 제거함과 동시에, 매몰접촉창이 형성될 영역의 상기 제1감광막을 제거하여 제1감광막 패턴을 형성하는 제8공정, 결과물 전면에 제3절연막을 형성하는 제9공정, 및 상기 제3절연막 및 제2절연막을 이용하여 상기 제1절연막에 매몰접촉창을 형성하는 제10공정을 포함하는 것을 특징으로 한다. 최소피쳐사이즈 보다 더 작은 크기의 접촉창을 형성할 수 있어, 메모리장치의 집적도 향상을 용이하게 한다.A method of forming a contact window is described. This is a first step of forming a transistor on a semiconductor substrate, a second step of forming a first insulating film on the entire surface of the resultant, a third step of forming a first photosensitive film on the first insulating film, and a second insulating film on the first photosensitive film. A fourth process of forming a second photoresist film, a fifth process of forming a second photoresist film on the second insulating film, a sixth process of forming a second photoresist film pattern by removing the second photoresist film in a region where a buried contact window is to be formed, and the second process Forming a first photoresist pattern by removing the second photoresist pattern, and removing the first photoresist layer in a region where an buried contact window is to be formed; and removing the second photoresist pattern by using a second photoresist pattern as an etching mask. An eighth step, a ninth step of forming a third insulating film on the entire surface of the resultant, and a tenth step of forming a buried contact window in the first insulating film by using the third insulating film and the second insulating film. . A contact window of a smaller size than the minimum feature size can be formed, thereby facilitating the integration of the memory device.
Description
제1a도 및 제1b도는 종래 방법에 의한 반도체 메모리장치의 매몰접촉창 형성방법을 설명하기 위한 단면도들이다.1A and 1B are cross-sectional views illustrating a buried contact window forming method of a semiconductor memory device according to a conventional method.
제2a도 및 제2g도는 본 발명의 제1실시예에 의한 반도체 메모리장치의 매몰접촉창 형성방법을 설명하기 위한 단면도들이다.2A and 2G are cross-sectional views illustrating a method for forming a buried contact window in a semiconductor memory device according to a first embodiment of the present invention.
제3a도 및 제3b도는 본 발명의 제2실시예에 의한 반도체 메모리장치의 매몰접촉창 형성방법을 설명하기 위한 단면도들이다.3A and 3B are cross-sectional views illustrating a method of forming a buried contact window in a semiconductor memory device according to a second embodiment of the present invention.
제4a도 및 제4b도는 본 발명의 제3실시예에 의한 반도체 메모리장치의 매몰접촉창 형성방법을 설명하기 위한 단면도들이다.4A and 4B are cross-sectional views illustrating a method for forming a buried contact window in a semiconductor memory device according to a third embodiment of the present invention.
제5a도 및 제5d도는 본 발명의 제4실시예에 의한 반도체 메모리장치의 매몰접촉창 형성방법을 설명하기 위한 단면도들이다.5A and 5D are cross-sectional views illustrating a buried contact window forming method of a semiconductor memory device in accordance with a fourth embodiment of the present invention.
본 발명은 반도체 메모리장치의 제조방법에 관한 것으로, 특히 매몰접촉창의 크기를 한계해상도 이하의 크기로 형성하는 반도체 메모리장치의 메몰접촉창 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly, to a method of forming a buried contact window of a semiconductor memory device in which the size of the buried contact window is formed to a size less than or equal to the limit resolution.
반도체 메모리장치의 집적도가 증가될수록, 상부도전층과 하부도전층을 접속시키기 위한 접촉창의 크기는 더욱 작아지고 있다.As the degree of integration of semiconductor memory devices increases, the size of the contact window for connecting the upper conductive layer and the lower conductive layer becomes smaller.
특히, DRAM의 경우, 트랜지스터의 소오스와 접속되는 스토리지전극 및 드레인과 접속되는 비트라인을 형성하기 위해서는, 소오스 및 드레인상에 이를 위한 접촉창을 형성해야 하는데, 집적도의 증가에 의해 이들 접촉창들을 한계해상도 이하의 크기로 형성해야만 하는 문제가 발생한다.In particular, in the case of DRAM, in order to form a storage electrode connected to the source of the transistor and a bit line connected to the drain, a contact window for the same must be formed on the source and the drain. The problem that must be formed to a size below the resolution occurs.
이러한 문제를 해결하기 위해, 현재, 소오스 및 드레인을 노출시키는 접촉창을 자기정합적으로 형성한 후, 스토리전극 및 비트라인과의 용이한 접속을 위해, 표면으로 노출된 이들 소오스 및 드레인 상에 랜딩 패드를 형성하는 방법이 제안되고 있다.To solve this problem, presently, self-aligning contact windows exposing the source and drain are then landed on these exposed sources and drains for easy connection with story electrodes and bit lines. A method of forming a pad has been proposed.
제1a도 및 제1b도는 종래 방법에 의한 반도체 메모리장치의 매몰접촉창 형성방법을 설명하기 위한 단면도들이다.1A and 1B are cross-sectional views illustrating a buried contact window forming method of a semiconductor memory device according to a conventional method.
반도체기판(10)에 소오스(16), 드레인(18) 및 게이트전극(14)로 구성된 트랜지스터를 형성한 후, 소오스(16) 및 드레인(18)을 표면으로 노출시키는 접촉창을 자기정합적인 방법으로 형성한다. 이어서, 결과물 전면에 다결정실리콘을 증착/패터링하여 소오스(16)와 접속하는 제1패드(20) 및 드레인(18)과 접속하는 제1패드(22)를 형성한다. 제1절연막(24)는 제1 및 제2패드(20 및 22)를 형성한 후, 그 결과물 전면에, 산화막 또는 BPSG(Boro-phosphorus Silicate Glass)와 같은 절연물질을 도포하여 형성된다. 다음에, 제1절연막(24)상에 포토레지스트를 도포/현상하여 스토리전극을 소오스(16)에 접속시키기 위한 매몰접촉창 형성을 위한 패턴(26)을 형성한다(제1a도).After forming a transistor composed of the source 16, the drain 18, and the gate electrode 14 on the semiconductor substrate 10, a self-aligning method for exposing the contact window exposing the source 16 and the drain 18 to the surface. To form. Subsequently, polysilicon is deposited / patterned on the entire surface of the resultant to form a first pad 20 to be connected to the source 16 and a first pad 22 to be connected to the drain 18. The first insulating film 24 is formed by forming the first and second pads 20 and 22 and then applying an insulating material such as an oxide film or BPSG (Boro-phosphorus Silicate Glass) to the entire surface of the resultant. Next, a photoresist is applied / developed on the first insulating film 24 to form a pattern 26 for forming a buried contact window for connecting the story electrode to the source 16 (FIG. 1A).
패턴(26)을 식각마스크로 하고, 제1절연막(24)을 식각대상물로 한 이방성식각 공정으로, 상기 제1패드(20)상에 적층되어 있는 제1절연막을 부분적으로 제거함으로써 매몰접촉창(1)을 형성한다(제1b도).An anisotropic etching process using the pattern 26 as an etch mask and the first insulating film 24 as an etch target, by partially removing the first insulating film stacked on the first pad 20 to form a buried contact window ( 1) is formed (FIG. 1b).
소오스와 접속되는 패드를 형성하고, 이 패드 상에 매몰접촉창을 형성함으로써, 이 매몰접촉창을 통해 스토리지전극과 소오스를 용이하게 접속시키는 상술한 방법에 의하면, 매몰접촉창을 패드 상에 형성하므로 매몰접촉창 형성을 위한 공정마아진을 늘릴 수 있다.According to the above-described method of easily connecting the storage electrode and the source through the buried contact window by forming a pad connected to the source and forming a buried contact window on the pad, the buried contact window is formed on the pad. The process margin for forming a buried contact window can be increased.
즉, 매몰접촉창을 소오스 상에 직접 형성할 경우엔, 매몰접촉창의 측벽을 통해 게이트전극이 표면으로 노출되는 경우가 발생할 수도 있지만(제1b도의 점선 참조), 상술한 방법처럼, 패드층 상에 매몰접촉창을 형성할 경우엔, 게이트전극 사이의 간격보다 더 큰 크기로 형성되는 패드층에 의해 게이트전극의 노출현상은 발생하지 않는다 (제1b도 도면부호 1 참조).That is, when the buried contact window is directly formed on the source, the gate electrode may be exposed to the surface through the sidewall of the buried contact window (see dotted line in FIG. 1B), but as described above, In the case of forming the buried contact window, the exposure phenomenon of the gate electrode does not occur by the pad layer formed to have a size larger than the gap between the gate electrodes (see FIG. 1B).
그러나, 메모리장치의 집적도가 증가될수록, 3차원적 구조의 배선(집적도가 작을 때는 단일층 배선으로 형성되어도 되던 것이, 집적도가 클 때는 다층 배선으로 형성된다)형성등에 의해, 여러 가지 요소들이 반도체기판 상에 조밀하게 형성된다. 따라서, 접촉창 뿐만아니라 배선등의 다른 요소들도 그 크기를 줄여 공정마아진을 확보하는 것이 중요하다.However, as the degree of integration of a memory device increases, various elements are formed by the formation of a three-dimensional structure of wiring (which may be formed by single layer wiring when the density is small, or by forming multilayer wiring when the degree of integration is large). It is densely formed on the phase. Therefore, it is important to reduce the size of not only the contact window but also other elements such as wiring to secure process margin.
본 발명의 목적은 최소피쳐사이즈 보다 더 작은 크기의 매몰접촉창을 형성하는 반도체 메모리장치의 매몰접촉창 형성방법에 관한 것이다.An object of the present invention is a method of forming a buried contact window of a semiconductor memory device for forming a buried contact window of a size smaller than the minimum feature size.
상기 목적을 달성하기 위한, 본 발명에 의한 반도체 메모리장치의 매몰접촉창 형성방법은, 반도체기판에 트랜지스터를 형성하는 제1공정; 결과물 전면에 제1절연막을 형성하는 제2공정; 상기 제1절연막 상에 제1감광막을 형성하는 제3공정; 상기 제1감광막 상에 제2절연막을 형성하는 제4공정; 상기 제2절연막 상에 제2감광막을 형성하는 제5공정; 매몰접촉창이 형성될 영역의 상기 제2감광막을 제거하여 제2감광막 패턴을 형성하는 제6공정; 상기 제2감광막 패턴을 식각마스크로 하여 상기 제2절연막을 식각하는 제7공정; 상기 제2감광막 패턴을 제거함과 동시에, 매몰접촉창이 형성될 영역의 상기 제1감광막을 제거하여 제1감광막 패턴을 형성하는 제8공정; 결과물전면에 제3절연막을 형성하는 제9공정; 및 상기 제3절연막 및 제2절연막을 이용하여 상기 제1절연막에 매몰접촉창을 형성하는 제10공정을 포함하는 것을 특징으로 한다.In order to achieve the above object, a buried contact window forming method of a semiconductor memory device according to the present invention comprises: a first step of forming a transistor on a semiconductor substrate; Forming a first insulating film on the entire surface of the resultant material; A third step of forming a first photosensitive film on the first insulating film; A fourth step of forming a second insulating film on the first photosensitive film; A fifth step of forming a second photosensitive film on the second insulating film; A sixth step of forming a second photoresist film pattern by removing the second photoresist film in the region where the buried contact window is to be formed; A seventh step of etching the second insulating layer using the second photoresist pattern as an etching mask; An eighth step of removing the second photoresist pattern and simultaneously removing the first photoresist layer in a region where the buried contact window is to be formed to form a first photoresist pattern; A ninth step of forming a third insulating film on the entire surface of the resultant material; And a tenth step of forming a buried contact window in the first insulating layer by using the third insulating layer and the second insulating layer.
본 발명에 의한 반도체 메모리장치의 매몰접촉창 형성방법에 있어서, 상기 제1공정 이후에, 트랜지스터의 소오스 및 드레인과 접속하는 패드를 형성하는 공정을 더 포함하는 것이 바람직하다.In the method for forming a buried contact window of a semiconductor memory device according to the present invention, it is preferable to further include a step of forming a pad for connecting the source and the drain of the transistor after the first step.
본 발명의 일 실시예에 의한 반도체 메모리장치의 매몰접촉창 형성방법에 있어서, 상기 제10공정은, 제3절연막을 이방성식각하여 상기 제1감광막 패턴 측벽에 스페이서를 형성하는 공정 및 상기 제2절연막 및 스페이서를 식각함과 동시에 상기 제1절연막을 식각함으로써 매몰접촉창을 형성하는 공정으로 진행되는 것이 바람직하다.In the buried contact window forming method of a semiconductor memory device according to an embodiment of the present invention, the tenth step is anisotropically etching the third insulating film to form a spacer on the sidewall of the first photosensitive film pattern and the second insulating film And etching the spacer and simultaneously etching the first insulating layer to form a buried contact window.
본 발명의 다른 실시예에 의한 반도체 메모리장치의 매몰접촉창 형성방법에 있어서, 제2공정 이후에, 상기 제1절연막 상에 제1물질층을 형성하는 공정을 더 포함하는 것이 바람직하다. 이때, 상기 제10공정은, 상기 제3절연막을 식각하여 제1감광막 패턴 측벽에 스페이서를 형성하는 공정, 상기 스페이서 및 제2절연막을 식각마스크로 하여 상기 제1물질층을 식각함으로써 제1물질층 패턴을 형성하는 공정 및 상기 제1물질층 패턴을 식각마스크로 하여 상기 제1절연막을 식각함으로써 매몰 접촉창을 형성하는 공정으로 진행되는 것이 바람직하다.In the method of forming a buried contact window of a semiconductor memory device according to another embodiment of the present invention, it is preferable to further include forming a first material layer on the first insulating layer after the second step. In this case, the tenth step may include forming a spacer on the sidewalls of the first photoresist pattern by etching the third insulating layer, and etching the first material layer by using the spacer and the second insulating layer as an etching mask. The process of forming a pattern and the process of forming a buried contact window by etching the first insulating layer using the first material layer pattern as an etching mask are preferred.
본 발명에 의한 반도체 메모리장치의 매몰접촉창 형성방법에 있어서, 상기 절연막들을 구성하는 물질은, 소정의 식각에 대해 상기 제1물질층을 구성하는 물질과는 다른 식각율을 갖는 물질인 것이 바람직하고, 더욱 바람직하게는, 상기 절연막들을 구성하는 물질로 산화물을 사용하고, 상기 제1물질층을 구성하는 물질로 다결정실리콘 및 실리콘 나이트라이드 중 어느 하나를 사용한다.In the method for forming a buried contact window of a semiconductor memory device according to the present invention, the material constituting the insulating films is preferably a material having an etching rate different from that of the material constituting the first material layer for a predetermined etching. More preferably, an oxide is used as a material constituting the insulating layers, and one of polycrystalline silicon and silicon nitride is used as a material constituting the first material layer.
또한, 상기 목적을 달성하기 위한, 본 발명에 의한 반도체 메모리장치의 매몰접촉창 형성방법은, 반도체기판에 트랜지스터를 형성하는 제1공정; 결과물 전면에 제1절연막을 형성하는 제2공정; 상기 제1절연막 상에 제1물질층을 형성하는 제3공정; 상기 절연막상에 제1감광막을 형성하는 제4공정; 매몰접촉창이 형성될 영역의 상기 제1감광막을 제거하여 제1감광막 패턴을 형성하는 제5공정; 상기 제1감광막 패턴을 통해 표면으로 노출된 상기 제1물질층을 경사식각하는 제6공정; 및 경사식각된 상기 제1물질층을 식각마스크로 하여 상기 제1절연막을 식각함으로써 매몰접촉창을 형성하는 제7공정을 포함하는 것을 특징으로 한다.In addition, a method for forming a buried contact window of a semiconductor memory device according to the present invention for achieving the above object includes a first step of forming a transistor on a semiconductor substrate; Forming a first insulating film on the entire surface of the resultant material; A third step of forming a first material layer on the first insulating film; A fourth step of forming a first photosensitive film on the insulating film; A fifth process of forming a first photoresist film pattern by removing the first photoresist film in an area where a buried contact window is to be formed; A sixth step of etching the first material layer exposed to the surface through the first photoresist pattern; And a seventh step of forming a buried contact window by etching the first insulating layer using the inclined etched first material layer as an etch mask.
본 발명의 일 실시예에 의한 반도체 메모리장치의 매몰접촉창 형성방법에 있어서, 상기 제4공정 후에, 결과물 상에 제2절연막을 형성하는 공정, 상기 제2절연막 상에 제2감광막을 형성하는 공정, 매몰접촉창이 형성될 부분의 상기 제2감광막을 제거하여 제2감광막 패턴을 형성하는 공정 및 상기 제2감광막 패턴을 식각마스크로 하여 상기 제2절연막을 식각하는 공정을 더 포함하는 것이 바람직하다.A method of forming a buried contact window in a semiconductor memory device according to an embodiment of the present invention, comprising: forming a second insulating film on a resultant after the fourth step; forming a second photosensitive film on the second insulating film The method may further include forming a second photoresist layer pattern by removing the second photoresist layer of the portion where the buried contact window is to be formed, and etching the second insulation layer by using the second photoresist layer pattern as an etching mask.
이때, 상기 제7공정 시, 상기 제1절연막과 함께 상기 제2절연막도 함께 제거되는 것이 바람직하다.At this time, in the seventh process, it is preferable that the second insulating film is removed together with the first insulating film.
본 발명에 의한 반도체 메모리장치의 매몰접촉창 형성방법에 있어서, 상기 절연막들을 구성하는 물질은, 소정의 식각에 대해 상기 제1물질층을 구성하는 물질과는 다른 식각율을 갖는 물질인 것이 바람직하고, 더욱 바람직하게는, 상기 절연막들을 구성하는 물질로 산화물을 사용하고, 상기 제1물질층을 구성하는 물질로 다결정실리콘 및 실리콘 나이트라이드 중 어느 하나를 사용한다.In the method for forming a buried contact window of a semiconductor memory device according to the present invention, the material constituting the insulating films is preferably a material having an etching rate different from that of the material constituting the first material layer for a predetermined etching. More preferably, an oxide is used as a material constituting the insulating layers, and one of polycrystalline silicon and silicon nitride is used as a material constituting the first material layer.
따라서, 발명에 의한 반도체 메모리장치의 매몰접촉창 형성방법에 의하면, 접촉창 형성을 위한 최소피쳐사이즈의 패턴을 형성하고, 결과물 상에, 소정의 식각에 대해 식각대상물과 비슷한 식각율을 갖는 물질층을 형성한 후, 이방성식각으로 이 물질층과 동시에 식각대상물을 식각함으로써 최소피쳐사이지보다 더 작은 매몰접촉창을 형성할 수 있다.Therefore, according to the method of forming a buried contact window of the semiconductor memory device according to the present invention, a material layer having a minimum feature size pattern for forming a contact window and having a etch rate similar to that of an etch target for a predetermined etching on the resultant After forming, the buried contact window smaller than the minimum feature size may be formed by etching the object to be etched simultaneously with the material layer by anisotropic etching.
이하, 첨부된 도면을 참조하여, 본 발명의 일 실시예들을 더욱 자세하게 설명하고자 한다. 계속해서 소개되는 도면들에 있어서, 상기 제1a도 및 제1b도에서 설명된 도면부호와 동일한 도면부호는 동일부분을 의미한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail an embodiment of the present invention. In the figures continuously introduced, the same reference numerals as those described in FIGS. 1A and 1B mean the same parts.
[실시예 1]Example 1
제2a도 내지 제2g도는 본 발명의 제1실시예에 의한 반도체 메모리장치의 매몰접촉창 형성방법을 설명하기 위한 단면도들이다.2A to 2G are cross-sectional views illustrating a buried contact window forming method of a semiconductor memory device according to a first embodiment of the present invention.
먼저, 2a도는 트랜지스터 및 랜딩 패드(20 및 22)를 형성하는 공정을 도시한 것으로서, 이는 반도체기판(10)을 활성영역 및 비활성영역으로 한정하기 위한 필드산화막(12)을 형성하는 제1공정, 결과물 전면에 게이트산화막, 게이트전극 형성물질 및 산화막을 적층한 후, 패터닝하여 게이트전극(14)을 형성하는 제2공정, 불순물이온을 저농도로 도우프하는 제3공정, 결과물 전면에 산화막을 도포한 후, 이를 이방성식각하여 게이트전극(14)의 측벽에 스페이서를 형성함으로써 트랜지스터의 소오스 및 드레인이 형성될 영역을 표면으로 노출시키는 제4공정, 불순물이온을 고농도로 도우프하여 트랜지스터의 소오스(16) 및 드레인(18)을 형성하는 제5공정, 결과물 전면에, 예컨대 다결정실리콘과 같은 도전물질을 증착한 후, 이를 패터링하여 상기 소오스(16)와 연결되는 제1랜딩패드(20) 및 상기 드레인(18)과 연결되는 제2랜딩패트(22)를 형성하는 제6공정 및 결과물 전면에, 예컨대 산화막 또는 BPSG등을 도포하여 그 표면이 평탄한 제1절연막(24)을 형성하는 제7공정으로 진행된다.First, FIG. 2A illustrates a process of forming transistors and landing pads 20 and 22, which is a first process of forming a field oxide film 12 for limiting the semiconductor substrate 10 to an active region and an inactive region, A second step of forming a gate electrode 14 by laminating a gate oxide film, a gate electrode forming material and an oxide film on the entire surface of the resultant, a third process of doping impurity ions at a low concentration, and applying an oxide film on the entire surface of the resultant Thereafter, anisotropic etching is performed to form a spacer on the sidewall of the gate electrode 14 to expose the region where the source and the drain of the transistor are to be formed on the surface. And a fifth process of forming the drain 18, depositing a conductive material such as polycrystalline silicon on the entire surface of the resultant, and then patterning the conductive material to be connected to the source 16. The sixth process of forming the first landing pad 20 and the second landing pad 22 connected to the drain 18 and the entire surface of the resultant, for example, by applying an oxide film or BPSG, the first insulating film having a flat surface Proceeds to a seventh step of forming (24).
제2b도는 제1감광막(28), 제2절연막(30) 및 제2감광막패턴(32)을 형성하는 공정을 도시한 것으로서, 이는 상기 제1절연막(24)상에, 예컨대 포토레지스터와 같은 감광물질을 도포하여 제1감광막(28)을 형성하는 제1공정, 상기 제1감광막(28)상에, 예컨대 산화물과 같은 절연물질을 도포하여 제2절연막(30)을 형성하는 제2공정, 상기 제2절연막상에, 예컨대 포토레지스트와 같은 감광물질을 도포하여 제2감광막을 형성하는 제3공정 및 상기 제2감광막을 현상하여 매몰접촉창이 형성될 부분의 상기 제2절연막을 오픈시키는 모양의 제2감광막패턴(32)을 형성하는 제4공정으로 진행된다.FIG. 2B illustrates a process of forming the first photoresist film 28, the second insulating film 30, and the second photoresist film pattern 32, which are formed on the first insulation film 24, for example, a photoresist such as a photoresist. A first step of applying a material to form a first photosensitive film 28, a second step of forming a second insulating film 30 by applying an insulating material such as, for example, an oxide on the first photosensitive film 28, A third step of forming a second photoresist film by applying a photoresist such as, for example, a photoresist on the second insulation film, and developing the second photoresist film to open the second insulation film in a portion where a buried contact window is to be formed; The process proceeds to a fourth step of forming the two photoresist pattern 32.
제2c도는 제2절연막패턴(31) 및 제1감광막패턴(29)을 형성하는 공정을 도시한 것으로서, 이는 상기 제2감광막패턴을 식각마스크로 하고, 상기 제2절연막을 식각대상물로 한 이방성식각 공정을 행함으로써 상기 제2절연막패턴(31)을 형성하는 제1공정 및 상기 제2감광막패턴을 제거함과 동시에 표면으로 노출되어 있는 제1감광막을 제거함으로써 매몰접촉창이 형성될 부분의 상기 제1절연막(24)을 표면으로 노출시키는 제1감광막패턴(29)을 형성하는 제2공정으로 진행된다.FIG. 2C illustrates a process of forming the second insulating film pattern 31 and the first photoresist film pattern 29, which is an anisotropic etching using the second photoresist film pattern as an etching mask and the second insulating film as an etching target. Performing a step to remove the first step of forming the second insulating film pattern 31 and the second photosensitive film pattern, and simultaneously removing the first photosensitive film exposed to the surface to form the buried contact window. It proceeds to the 2nd process of forming the 1st photosensitive film pattern 29 which exposes 24 to the surface.
제2d도는 제3 절연막(34)을 형성하는 공정을 도시한 것으로서, 이는 제1 감광막패턴(29)이 형성되어 있는 결과물 전면에, 예컨대 산화물과 같은 절연물질을 도포하여 형성된다.FIG. 2D illustrates a process of forming the third insulating film 34, which is formed by applying an insulating material such as an oxide to the entire surface of the resultant film on which the first photoresist pattern 29 is formed.
제2e도는 스페이서(34a)를 형성하는 공정을 도시한 것으로서, 이는 상기 제3 절연막을 식각대상물로 한 이방성식각을 결과물 전면에 행하여 형성된다.FIG. 2E shows a process of forming the spacer 34a, which is formed by performing anisotropic etching using the third insulating film as an etching target on the entire surface of the resultant.
제2f도는 매몰접촉창(1)을 형성하는 공정을 도시한 것으로서, 이는 제2 절연막패턴, 스페이서 및 제1 절연막 (제2e도의 도면부호 31, 34a 및 24)을 식각대상물로 한 이방성식각을 결과물 전면에 행하여 형성된다.FIG. 2F illustrates a process of forming the buried contact window 1, which is the result of an anisotropic etching using the second insulating film pattern, the spacer, and the first insulating film (31, 34a, and 24 in FIG. 2e) as etching targets. It is formed on the front side.
본 발명의 일 실시예에서는, 제2 절연막패턴, 스페이서 및 제1 절연막을 모두 산화막으로 형성하였기 때문에, 상기 이방성식각에 대해 동시에 식각되므로, 제2 절연막패턴 및 스페이서가 제거됨과 동시에 상기 제1 절연막도 제거된다. 이때, 상기 제1 절연막은 제2 절연막 및 스페이서를 식각마스크로 하여 제거되므로, 매몰접촉창(1)은 제1 감광막패턴(29)의 간격 보다 스페이서 두께의 2배만큼 작은 크기이다.In one embodiment of the present invention, since the second insulating film pattern, the spacer, and the first insulating film are all formed of an oxide film, the second insulating film pattern and the spacer are removed at the same time, so that the second insulating film pattern and the spacer are removed. Removed. In this case, since the first insulating layer is removed by using the second insulating layer and the spacer as an etching mask, the buried contact window 1 is twice as small as the spacer thickness than the gap between the first photoresist pattern 29.
제2g도는 제1 감광막패턴을 제거한 후의 결과물을 도시한 것이다.2g shows the result after removing the first photoresist pattern.
따라서, 본 발명의 제1 실시예에 의하면, 매몰접촉창의 크기를 최소피쳐사이즈 (통상, 매몰접촉창 형성을 위한 제2 감광막패턴은 최소피쳐사이즈로 형성된다) 보다 더 작게 형성할 수 있다.Therefore, according to the first embodiment of the present invention, the size of the buried contact window can be made smaller than the minimum feature size (usually, the second photosensitive film pattern for forming the buried contact window is formed with the minimum feature size).
[실시예 2]Example 2
제3a도 및 제3b도는 본 발명의 제2 실시예에 의한 반도체 메모리장치의 매몰접촉창 형성방법을 설명하기 위한 단면도들이다.3A and 3B are cross-sectional views illustrating a method for forming a buried contact window in a semiconductor memory device according to a second embodiment of the present invention.
상기 제2a도의 제7 공정까지 행하여 상기 제1 절연막(24)을 형성한 후, 결과물 전면에, 소정의 식각에 대해 상기 제1 절연막을 구성하는 물질과는 다른 식각율을 갖는 물질, 예컨대 다결정실리콘 및 실리콘나이트라이드 중 어느 하나를 도포하여 제1물질층(36)을 형성하는 공정을 더 포함하고, 이 후, 제3절연막(34)을 형성하는 공정까지는 상기 제2d도까지의 공정과 동일하다 (제3a도).After the seventh step of FIG. 2A is performed to form the first insulating film 24, a material having an etching rate different from that of the material forming the first insulating film for a predetermined etching on the entire surface of the resultant, for example, polysilicon And forming a first material layer 36 by applying any one of silicon nitride, and then the process of forming the third insulating film 34 is the same as the process up to FIG. 2d. (Figure 3a).
이어서, 상기 제3절연막을 식각대상물로 한 이방성식각을 행하여 제1감광막패턴(29)측벽에 스페이서를 형성하는 제1공정, 제2절연막패턴(31) 및 스페이서를 식각마스크로 하여 상기 제1물질층(36)을 식각하여 제1물질층 패턴(37)을 형성하는 제2공정, 상기 제1물질층 패턴(37)상에 적층되어 있는 물질들을 제거하는 제3공정 및 상기 제1물질층 패턴(37)을 식각마스크로 하고, 상기 제1절연막(24)을 식각대상물로 한 이방성식각을 행하는 제4공정으로 진행함으로써 매몰접촉창(1)을 형성한다 (제3b도).Subsequently, an anisotropic etching is performed using the third insulating layer as an etching target to form a spacer on the sidewall of the first photoresist pattern 29, and the first material using the second insulating layer pattern 31 and the spacer as an etching mask. A second process of etching the layer 36 to form a first material layer pattern 37, a third process of removing materials stacked on the first material layer pattern 37, and the first material layer pattern The buried contact window 1 is formed by proceeding to the fourth step of performing anisotropic etching using the 37 as an etching mask and the first insulating film 24 as an etching target (FIG. 3B).
[실시예 3]Example 3
제4a도 및 제4b도는 본 발명의 제3실시예에 의한 반도체 메모리장치의 매몰접촉창 형성방법을 설명하기 위한 단면도들이다.4A and 4B are cross-sectional views illustrating a method for forming a buried contact window in a semiconductor memory device according to a third embodiment of the present invention.
제4a도는 제1물질층패턴(37a)을 형성하는 공정을 도시한 것으로서, 이는 상기 제2a도의 제7공정까지 행하여 제1절연막(24)까지 형성한 후, 결과물 상에, 소정의 식각에 대해 상기 제1절연막을 구성하는 물질과는 다른 식각을 갖는 물질, 예컨대 다결정실리콘 및 실리콘나이트라이드 중 어느 한 물질을 도포하여 제1물질층을 형성하는 제1공정과 상기 제1물질층 상에, 예컨대 포토레지스트의 같은 감광물질을 도포/현상하여 매몰접촉창이 형성될 부분의 상기 제1물질층을 표면으로 노출시키는 제1감광막패턴(29)을 형성하는 제2공정 및 제1감광막패턴(29)을 통해 표면으로 노출된 상기 제1물질층을 경사식각하여 그 직격이 하부로 내려갈수록 작아지는 창이 형성된 제1물질층 패턴(37a)을 형성하는 제3공정으로 진행된다.FIG. 4A illustrates a process of forming the first material layer pattern 37a, which is performed up to the seventh process of FIG. 2A to form the first insulating layer 24, and then on the resultant, for a predetermined etching. On the first material layer and the first process of forming a first material layer by applying a material having an etching different from the material constituting the first insulating layer, for example, any one of polycrystalline silicon and silicon nitride The second process and the first photoresist pattern 29 are formed by coating / developing the same photoresist of photoresist to form a first photoresist pattern 29 for exposing the first material layer on the surface where the buried contact window is to be formed. The first material layer exposed to the surface is obliquely etched to proceed to the third process of forming a first material layer pattern 37a having a window which becomes smaller as the direct line is lowered downward.
제4b도는 매몰접촉창(1)을 형성하는 공정을 도시한 것으로서, 이는 상기 제1물질층패턴(37a)상에 적층되어 있는 물질들을 제거하는 제1공정 및 상기 제1물질층패턴(37a)을 식각마스크로 하고 상기 제1절연막(24)을 식각대상물로 한 이방성식각을 행하여 진행된다.4B illustrates a process of forming the buried contact window 1, which is a first process of removing materials stacked on the first material layer pattern 37a and the first material layer pattern 37a. Is an etching mask and anisotropic etching is performed using the first insulating layer 24 as an etching target.
본 발명의 제3실시예에 의하면, 제1물질층을 경사식각하여, 최소직경이 제1감광막패턴의 직경보다 작은 직경의 제1물질층패턴을 형성한 후, 이를 식각마스크로 하여 제1절연막을 식각함으로써, 최소피쳐사이즈보다 더 작은 매몰접촉창을 형성할 수 있다.According to the third embodiment of the present invention, the first material layer is inclined etched to form a first material layer pattern having a diameter smaller than the diameter of the first photoresist pattern, and the first insulating layer is formed as an etch mask. By etching, the buried contact window smaller than the minimum feature size can be formed.
[실시예 4]Example 4
제5a도 및 제5d도는 본 발명의 제4실시예에 의한 반도체 메모리장치의 매몰접촉창 형성방법을 설명하기 위한 단면도들이다.5A and 5D are cross-sectional views illustrating a buried contact window forming method of a semiconductor memory device in accordance with a fourth embodiment of the present invention.
상기 제4a도의 제1공정까지 행하여 제1감광막(28)까지 형성한 후, 상기 제1감광막(28)상에, 예컨대 산화물과 같은 절연물질을 도포하여 제2절연막(30)을 형성하고, 이 제2절연막 상에, 예컨대 포토레지스트와 같은 감광물질을 도포하여 제2감광막을 형성한 후, 이를 현상하여 매몰접촉창이 형성될 부분의 제2절연막(30)을 표면으로 노출시키는 창이 형성된 제2감광막패턴(32)을 형성한다 (제5a도).After the first process shown in FIG. 4A is performed to form the first photosensitive film 28, an insulating material such as, for example, an oxide is coated on the first photosensitive film 28 to form a second insulating film 30. After forming a second photoresist film by applying a photoresist such as, for example, a photoresist on the second insulating film, the second photoresist film having a window for exposing the second insulating film 30 in the portion where the buried contact window is to be formed to the surface is developed. The pattern 32 is formed (FIG. 5A).
상기 제2감광막패턴(32)을 식각마스크로 하여 상기 제2절연막을 식각함으로써 제2절연막패턴(31)을 형성하고, 상기 제2감광막패턴(32) 및 제1감광막을 식각대상으로 한 식각공정을 행함으로써 매몰접촉창이 형성될 영역의 제1물질층을 표면으로 노출된 창이 형성된 제1감광막패턴(29)을 형성한다. 이어서, 상기 제4a도에서 설명한 방법과 같은 공정으로 상기 제1물질층을 경사식각하여 제1물질층패턴(37a)을 형성한다 (제5b도).The second insulating film pattern 31 is formed by etching the second insulating film by using the second photoresist pattern 32 as an etch mask, and the etching process using the second photoresist pattern 32 and the first photoresist film as an etching target. The first photosensitive film pattern 29 having the window exposed to the surface of the first material layer in the region where the buried contact window is to be formed is formed. Subsequently, the first material layer is inclined and etched in the same manner as described in FIG. 4A to form the first material layer pattern 37a (FIG. 5B).
상기 제2절연막패턴 및 제1절연막을 식각대상물로 한 이방성식각을 결과물 전면에 행함으로써 매몰접촉창(1)을 형성하고, 상기 제1절연막(24)상에 적층되어 있는 물질들을 제거한다 (제5c도 및 제5d도)An anisotropic etching using the second insulating film pattern and the first insulating film as an object to be etched is performed on the entire surface of the resultant to form a buried contact window 1 and to remove materials stacked on the first insulating film 24 (the 5c and 5d)
따라서, 본 발명에 의한 반도체 메모리장치의 매몰접촉창 형성방법에 의하면, 최소피쳐사이즈 보다 더 작은 크기의 접촉창을 형성할 수 있어, 메모리장치의 집적도 향상을 용이하게 한다.Therefore, according to the buried contact window forming method of the semiconductor memory device according to the present invention, it is possible to form a contact window smaller than the minimum feature size, thereby facilitating the improvement of the integration degree of the memory device.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical idea of the present invention.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940035978A KR0155787B1 (en) | 1994-12-22 | 1994-12-22 | Formation method of contact hole in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940035978A KR0155787B1 (en) | 1994-12-22 | 1994-12-22 | Formation method of contact hole in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026174A KR960026174A (en) | 1996-07-22 |
| KR0155787B1 true KR0155787B1 (en) | 1998-12-01 |
Family
ID=19402913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940035978A KR0155787B1 (en) | 1994-12-22 | 1994-12-22 | Formation method of contact hole in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0155787B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100679251B1 (en) * | 2000-07-11 | 2007-02-05 | 삼성전자주식회사 | Method for manufacturing capacitors of the semiconductor device |
-
1994
- 1994-12-22 KR KR1019940035978A patent/KR0155787B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026174A (en) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5279989A (en) | Method for forming miniature contacts of highly integrated semiconductor devices | |
| KR0168338B1 (en) | Semiconductor memory device fabrication method having landing pad | |
| US5284787A (en) | Method of making a semiconductor memory device having improved electrical characteristics | |
| JPH11330245A (en) | Method for contact formation of semiconductor device | |
| US5580811A (en) | Method for the fabrication of a semiconductor memory device having a capacitor | |
| JPH06318562A (en) | Semiconductor device and manufacture thereof | |
| US6274482B1 (en) | Semiconductor processing methods of forming a contact opening | |
| KR0183764B1 (en) | Landing pad | |
| JP3077454B2 (en) | Method for manufacturing semiconductor device | |
| KR0155787B1 (en) | Formation method of contact hole in semiconductor device | |
| JP3104666B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5160988A (en) | Semiconductor device with composite surface insulator | |
| KR100235960B1 (en) | Method of forming conducting line in semiconductor device | |
| KR940011733B1 (en) | Manufacturing method for contact hole of semiconductor device | |
| KR0166030B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR100209708B1 (en) | Method for forming wiring of semiconductor device | |
| KR100390458B1 (en) | method for fabricating capacitor in semiconductor device | |
| KR0166491B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR100230735B1 (en) | Process for fabricating semiconductor device | |
| KR950009935B1 (en) | Manufacturing method of semiconductor device | |
| KR100190304B1 (en) | Fabrication method of semiconductor device | |
| KR950008248B1 (en) | Capacitor manufacturing process in semiconductor device | |
| JP3076952B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| KR0166039B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR960006719B1 (en) | Method of forming a self-align contact in semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090714 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |