JP5305658B2 - ナノワイヤに注入されたドーパントイオンの活性化方法 - Google Patents

ナノワイヤに注入されたドーパントイオンの活性化方法 Download PDF

Info

Publication number
JP5305658B2
JP5305658B2 JP2007543123A JP2007543123A JP5305658B2 JP 5305658 B2 JP5305658 B2 JP 5305658B2 JP 2007543123 A JP2007543123 A JP 2007543123A JP 2007543123 A JP2007543123 A JP 2007543123A JP 5305658 B2 JP5305658 B2 JP 5305658B2
Authority
JP
Japan
Prior art keywords
nanowire
laser
nanowires
substrate
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007543123A
Other languages
English (en)
Other versions
JP2008522404A (ja
Inventor
ヤオリン・パン
デヴィッド・ピー．・スタンボ
Original Assignee
ナノシス・インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナノシス・インク． filed Critical ナノシス・インク．
Publication of JP2008522404A publication Critical patent/JP2008522404A/ja
Application granted granted Critical
Publication of JP5305658B2 publication Critical patent/JP5305658B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/901—Manufacture, treatment, or detection of nanostructure having step or means utilizing electromagnetic property, e.g. optical, x-ray, electron beamm
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/963—Miscellaneous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Manufacturing Of Electric Cables (AREA)

Description

関連出願の相互参照
本出願は、２００４年１１月２４日に出願された米国仮特許出願第６０／６３０，７４３号の利益を主張し、その出願は全体が本明細書に援用される。
連邦政府援助研究に関する声明
該当せず
本発明は、一般に、ナノスケール電界効果トランジスタの製造に関し、特に、たとえば様々なエレクトロニクス用途の薄膜トランジスタで用いられるナノワイヤ薄膜のための改善されたコンタクトドーピングおよびアニールシステムならびに方法に関する。
エレクトロニクスの発展は、物理的規模の点において、両極端に向かって進んできた。ムーアの法則によるマイクロエレクトロニクスの急速な微細化は、演算能力の著しい増加を招くと同時に、コストの削減を可能にした。同時に、比較すればそれほど注目されていないもう一方のマクロエレクトロニクスの分野において、発展がなされてきたが、この分野では、電子デバイスが、平方メートルの単位で測定されるサイズを備えた大面積基板上に集積される。現在のマクロエレクトロニクスは、主として、ガラス上の非晶質シリコン（ａ−Ｓｉ）または多結晶シリコン（ｐｏｌｙ−Ｓｉ）薄膜トランジスタ（ＴＦＴ）に基づいており、またフラットパネルディスプレイ（ＦＰＤ）、太陽電池、無線周波数識別タグ（ＲＦＩＤ）、画像センサアレイ、およびデジタルｘ線撮像装置を始めとする分野に重要な用途を見出している。
現在の技術は多くの観点から見て成功しているけれども、それが取り組める用途には限界がある。たとえば、プラスチックは軽量で、可撓性があり、耐衝撃性があって、低価格であるために、マクロエレクトロニクス用の基板としてプラスチックを用いることに関心が高まっている。しかしながら、プラスチック上に高性能ＴＦＴを製造することは、極めて困難である。なぜなら、全てのプロセスステップを、プラスチックのガラス転移温度未満で実行しなければならないからである。プラスチック上のＴＦＴに適した新素材（有機物および有機−無機ハイブリッドなど）または新しい製造方法を探し出すために、かなりの努力が向けられてきたが、限られた成功しかなかった。有機ＴＦＴは、プラスチック基板上のロールツーロール製造プロセスの可能性を約束するが、約１ｃｍ２／Ｖ・ｓの限られたキャリア移動度しか備えていない。材料および／または基板プロセス温度（特にプラスチックに関して）によってもたらされる限界は、低いデバイス性能につながり、デバイスは低周波用途に制限される。したがって、既存のＴＦＴ技術は、ほどほどの計算、制御または通信機能であっても、それらを必要とする用途に取り組むことができない。
個別半導体ナノワイヤ（ＮＷ）および単層カーボンナノチューブを用いて、最高品質の単結晶材料の性能に匹敵するかまたは場合によってはそれを超える電子的性能を備えたナノスケール電界効果トランジスタ（ＦＥＴ）を製造することができる。特に、ｐ−ＳｉＮＷの場合には３００ｃｍ２／Ｖ・ｓの、ｎ−インジウムのＩｎＰＮＷの場合には２０００〜４０００ｃｍ２／Ｖ・ｓの、単層カーボンナノチューブの場合には最大２０，０００ｃｍ２／Ｖ・ｓのキャリア移動度が実証されている。これらのナノＦＥＴは、前例のない性能を備えた究極の限界−分子レベル−までムーアの法則を推し進めることを約束する。
低いプロセス温度を必要とするガラス、プラスチック、および他の基板に施すことができるナノスケールＴＦＴの製造に非常に重要なのは、コンタクトドーピングおよびアニールプロセスであって、ナノワイヤにドーパントイオンを注入し、ナノワイヤのソースおよびドレインコンタクト領域でドーパントを活性化し、イオン注入によるいずれの結晶損傷も回復するコンタクトドーピングおよびアニールプロセスである。プラズマ浸漬イオン注入（ＰＩＩＩ）は、大面積および高スループットのドーピングツールであり、従来のビームイオン注入に勝る多くの固有の利点を有する。１９８０年代の終わりに導入されたとき、この技術は、に主として、金属表面の機械的特性を向上させるため用いられた。最近では、この技術は、極浅接合部の形成、選択的金属堆積、シリコン・オン・インシュレータ基板（ＳＩＭＯＸおよびＩｏｎ−Ｃｕｔ）の合成、ｐｏｌｙ−ＳｉＴＦＴの水素化を始めとする半導体処理のために、および高アスペクト比トレンチドーピングのために、用いられた。しかしながら、本発明者らが知る限りでは、ＰＩＩＩは、ナノワイヤ薄膜に基づくＴＦＴのコンタクトドーピングには適用されてこなかった。
さらに、パルスレーザアニール（ＰＬＡ）プロセスが、アクティブマトリックス型液晶ディスプレイ（ＡＭＬＣＤ）用のａ−Ｓｉおよびｐｏｌｙ−ＳｉＴＦＴの製造に用いられてきた。パルスレーザは、下にある基板を溶融させずに、ａ−Ｓｉおよびｐｏｌｙ−Ｓｉ膜を急速に加熱および冷却する。ＰＬＡと比較して、従来の炉アニールは、非常に遅くなりがちで、高サーマルバジェットを有し、プラスチック基板と親和性がない。代替として、高速熱アニール（ＶＲＴＡ）プロセスは、１秒のオーダの加熱期間を要し、また低温基板（たとえばガラスまたはプラスチック基板）と親和性がない高ピーク温度を必要とする。対照的に、ＰＬＡは、炉アニールおよびＶＲＴＡによって達成される性能よりはるかに優れたＴＦＴ性能をもたらすことができる。
希ガスハロゲンエキシマレーザは、それらのＵＶ帯域の短波長と、短い高強度パルスを生成する能力とゆえに、ａ−Ｓｉおよびｐｏｌｙ−Ｓｉ膜のための従来のパルスレーザアニールプロセスにおいて典型的に用いられてきた。ＡｒＦ（１９３ｎｍ）、ＫｒＦ（２４８ｎｍ）およびＸｅＣｌ（３０８ｎｍ）は、これらのレーザにおいて、ａ−Ｓｉおよびｐｏｌｙ−Ｓｉ薄膜のレーザ結晶化およびアニールのために最も普通に用いられるガス混合物である。短波長（たとえばＵＶ帯域）でレーザを用いることは、ａ−Ｓｉおよびｐｏｌｙ−Ｓｉ膜にとって有利である。なぜなら、これらの膜が、ＵＶにおいて極めて吸収性であるのに対して、ほとんどのガラス基板は、そうではないからである。しかしながら、より短波長のレーザ（たとえばＵＶ光範囲で放射するレーザ）の使用は、ＵＶ範囲で極めて吸収性で、かつ深ＵＶレーザ励起にさらされたときに熱的に損傷され得る（たとえば溶融する）ポリマーまたはプラスチックなどの他の基板でこれらのレーザが用いられるときには、問題である。
レーザフルエンスはまた、パルスレーザアニール後に結果として得られる膜の均一性に重要な役割を果たす。典型的には、ａ−Ｓｉおよびｐｏｌｙ−Ｓｉ膜の従来のレーザアニールは、約２５０ｍＪ／ｃｍ２のオーダまたはより高いレーザフルエンスを必要とする。たとえば約１００ｍＪ／ｃｍ２未満のレーザフルエンスでは、ａ−Ｓｉおよびｐｏｌｙ−Ｓｉ膜の表面は、溶融さえされず、膜のいくらかの加熱が生じるだけである。しかしながら、繰り返すと、かかる高レーザフルエンスの熱衝撃は、下にある低温基板材料に損傷を引き起こす可能性がある。
驚くべきことに、本出願の発明者（ら）は、次のことを発見した。すなわち、ナノワイヤの溶融閾値が、たとえばａ−Ｓｉまたはｐｏｌｙ−Ｓｉ膜などのバルクＳｉのそれよりずっと低く、このことは、ＮＷ−ＴＦＴで用いられるナノワイヤ（たとえばＮＷ薄膜に組み込まれた）が、ＰＩＩＩおよび後続する低レーザフルエンス（たとえば約１００ｍＪ／ｃｍ２未満、たとえば約５０ｍＪ／ｃｍ２未満、たとえば約２０ｍＪ／ｃｍ２未満、たとえば約２〜１８ｍＪ／ｃｍ２のレーザフルエンス）のパルスレーザアニールを用いて、効果的にドープおよびアニールされ得ることを示すということである。したがって、かかるレーザアニールは、プラスチック基板と親和性がある比較的長波長のレーザ（例として、約４００ｎｍより大きい、たとえば約５００ｎｍより大きい波長を有するＮｄ：ＹＡＧまたはＮｄ：ＹＬＦレーザをたとえば用いる）および／または低出力設定のより短波長のレーザ（たとえばエキシマレーザ）を用いて有利に実行し、かくして、ポリマー（また他の低融点）基板におけるＵＶ吸収の深い熱衝撃を回避することができる。かかるＰＩＩＩドーピングおよびパルスレーザアニール技術を用いれば、ナノワイヤトランジスタ上の低抵抗のオーム接触は、下にある低温（たとえばプラスチック）基板に熱損傷を引き起こす可能性がある、高価な従来のイオン注入および熱アニールプロセスを用いずに、作製することができる（たとえば、相互コンダクタンスおよび／またはコンタクト抵抗の改善につながる）。
国際公開第０２／１７３６２号パンフレット 国際公開第０２／４８７０１号パンフレット 国際公開第０１／０３２０８号パンフレット 米国特許出願第１０／１１２，５７８号明細書 米国特許出願第１０／６７４，０６０号明細書 米国特許出願公開第２００２／０１３０３１１号明細書 米国特許出願第６０／６０５，４５４号明細書
本発明の実施形態によれば、プラズマイオン注入浸漬（ＰＩＩＩ）を用いて、基板上のナノワイヤおよび他のナノ素子ベースデバイスをドープする。たとえば、試料上の少なくとも１つのナノワイヤにおける部分をドープするための方法が開示されるが、この方法には、一般に、少なくとも１つの露出した部分を有する少なくとも１つのナノワイヤを自身の上に含む試料をチャンバに封入することと、電位を試料に結合することと、ドーピング材料のイオンを含むプラズマがチャンバに供給され、それによって、プラズマからのイオンが、少なくとも１つのナノワイヤにおける少なくとも１つの露出した部分に注入されることと、が含まれる。試料には、たとえば、ナノワイヤ薄膜を自身の上に堆積した可撓性プラスチック基板（または他の低温基板）を含んでもよく、それにより、ＰＩＩＩコンタクトドーピングを用いて、たとえば、ナノワイヤ薄膜にドレインおよびソースコンタクト領域を形成することができる。
本発明の他の態様によれば、試料上の少なくとも１つのナノワイヤをアニールするための方法が開示されるが、この方法には、一般に、約１００ｍＪ／ｃｍ２未満、たとえば約５０ｍＪ／ｃｍ２未満、たとえば約２０ｍＪ／ｃｍ２未満のレーザフルエンスで、試料上の少なくとも１つのナノワイヤ（たとえばナノワイヤ薄膜に組み込まれた）の領域（たとえばドープされたソースおよびドレイン領域）を照射することが含まれる。ナノワイヤを溶融するのに必要なレーザフルエンスは非常に低いので、有利なことに、レーザアニールは、低温（たとえばプラスチック）基板によって容易に吸収されない（したがって深い熱衝撃を回避する）波長で可視光を放射するパルスＮｄ：ＹＬＦ（ネオジム：イットリウム・リチウム・フルオライド）レーザまたはＮｄ：ＹＡＧ（ネオジム：イットリウム・アルミニウム・ガーネット）レーザなどのより長波長のレーザを用いて実行することができ、またこれらのレーザは、市場で容易に入手可能であり、比較的安く、ナノワイヤデバイス製造プロセスフローに容易に統合される。さらに、レーザアニールはまた、エキシマレーザなどのより短波長のレーザで−プラスチック基板はより短波長（たとえばＵＶ光範囲における）では非常に吸収性であるという事実にもかかわらず−実行することができる。なぜなら、ナノワイヤを溶融させずにナノワイヤをアニールするのに必要なレーザフルエンスが、下にある基板に重大な熱損傷を引き起こさないほどに低いからである。レーザは、約２〜１８ｍＪ／ｃｍ２、たとえば約６〜１４ｍＪ／ｃｍ２のレーザフルエンスを有して、たとえば、ナノワイヤ（または下にある基板）を溶融させずに、ナノワイヤの選択された領域（たとえばソースおよびドレイン領域）のドーパントイオンを活性化させ、かつ／またはＰＩＩＩイオン注入後にナノワイヤの結晶損傷を回復するのが好ましい。アニールは、トランジスタ、ダイオード、抵抗器などの半導体デバイスを製造する際のドーパント活性化プロセスの一部として用いてもよい。
レーザエネルギで照射される少なくとも１つのナノワイヤの領域には、たとえばソースおよびドレイン領域を含んでもよく、または１つもしくは複数のゲート領域を含んでもよい。少なくとも１つのナノワイヤは、試料上に（たとえば溶液から）堆積されたナノワイヤ薄膜に組み込んでもよい。少なくとも１つのナノワイヤには、コア、および天然または堆積酸化物層などのコアの回りに配置された少なくとも１つのシェル層を含んでもよい。ナノワイヤの端部における少なくとも１つのシェル層の選択された部分は、ソースおよびドレイン領域で（たとえばエッチングにより）除去して、少なくとも１つのナノワイヤコアへの金属コンタクト（または他の適切な電気コンタクト）を作製してもよい。
レーザエネルギで試料を照射する前に少なくとも１つのナノワイヤにドーパントイオンを注入するために、たとえばプラズマ浸漬イオン注入を用いてドーパントイオンを注入してもよい。この方法には、Ａｒレーザなどの少なくとも第２のレーザでナノワイヤの選択された領域を照射することを任意に含んでもよいが、この場合に、第１のレーザは、ナノワイヤの半導体材料の核形成をもたらし、第２のレーザは、ナノワイヤの温度を維持して、ドーピングプロセス中に引き起こされたナノワイヤへのどんな損傷も修復する。試料は、アニール用レーザに対してほぼ透過性の、ガラスまたはプラスチック基板などの低融点材料を含んでもよく、それによってレーザは、試料によって実質的に吸収されない波長の光を放射する。
本発明の関連する態様において、試料上の少なくとも１つのナノワイヤをアニールするための方法が開示され、この方法には、一般に、試料上の少なくとも１つのナノワイヤの領域（たとえばドープされた領域）にレーザビームを放射して、少なくとも１つのナノワイヤのアニールをもたらすことが含まれるが、この場合に、レーザビームは、可視光範囲の波長を有する。この方法には、ドープされた領域のアニールをもたらすために、レーザビームをパルス化することを含んでもよい。レーザビームは、Ｎｄ：ＹＬＦ（ネオジム：イットリウム・リチウム・フルオライド）レーザ源もしくはＮｄ：ＹＡＧ（ネオジム：イットリウム・アルミニウム・ガーネット）レーザ源（または他の適切な長波長レーザ源）を含む群から選択されるレーザ源から放射してもよい。レーザビームは、約１００ｍＪ／ｃｍ２未満、たとえば約５０ｍＪ／ｃｍ２未満、たとえば約２０ｍＪ／ｃｍ２未満、たとえば約２〜１８ｍＪ／ｃｍ２、たとえば約６〜１４ｍＪ／ｃｍ２のフルエンスを有するのが好ましい。
本発明の別の態様において、デバイス基板の能動素子エリアに電界効果トランジスタを作製する方法が開示されるが、この方法には、一般に、デバイス基板上に少なくとも１つのナノワイヤを堆積することと、少なくとも１つのナノワイヤの少なくともソースおよびドレイン領域にドーパントイオンを注入して、ソースおよびドレインコンタクト接合部を形成することと、約１００ｍＪ／ｃｍ２未満のフルエンスを有するパルスレーザでレーザ熱アニールを実行して、ソースおよびドレインコンタクト接合部内のドーパントイオンを活性化することと、が含まれる。パルスレーザは、たとえば、Ｎｄ：ＹＬＦ（ネオジム：イットリウム・リチウム・フルオライド）レーザ、Ｎｄ：ＹＡＧ（ネオジム：イットリウム・アルミニウム・ガーネット）レーザ、またはエキシマレーザ（ＫｒＦレーザなど）を含む群から選択してもよい。パルスレーザは、約１００ｍＪ／ｃｍ２未満、たとえば約５０ｍＪ／ｃｍ２未満、たとえば約２０ｍＪ／ｃｍ２未満、たとえば約２〜１８ｍＪ／ｃｍ２、たとえば約６〜１４ｍＪ／ｃｍ２のフルエンスを有するのが好ましい。ドーパントイオン注入ステップには、たとえば、プラズマ浸漬イオン注入を用いてドーパントイオンを注入することを含んでもよい。
本発明の別の態様において、システムが開示されるが、このシステムには、一般に、自身の上に堆積された少なくとも１つのナノワイヤを含む基板と、約１００ｍＪ／ｃｍ２未満のフルエンスで、基板上の少なくとも１つのナノワイヤのドープされた領域にレーザビームを放射する少なくとも１つの第１のレーザ源であって、レーザビームが、ドープされた領域のアニールをもたらすようにパルス化されたレーザ源と、が含まれる。システムには、第２のレーザビームをドープされた領域に放射する第２のレーザ源をさらに含んでもよい。ドープされた領域には、少なくとも１つのナノワイヤのソースおよびドレイン領域、または１つもしくは複数のゲート領域を含んでもよい。基板には、少なくとも１つのナノワイヤの下にある基板に堆積された光学緩衝層（たとえば、可視光に対してほぼ透過性である）、および光学緩衝層の上または下に堆積された熱緩衝層をさらに含んでもよい。熱緩衝層は、光学緩衝層からのいかなる熱も放散する熱緩衝部の役割をして、基板の表面温度を低減する。少なくとも１つのナノワイヤは、基板に堆積されるナノワイヤ薄膜内に組み込んでもよい。
本発明のさらなる実施形態、特徴および利点が、本発明の様々な実施形態の構造および動作と同様に、添付の図面に関連して下記で詳細に説明される。
本明細書で図示し説明する特定のインプリメンテーションが、本発明の例であって、決して本発明の範囲を別の方法で限定しようと意図されたものでないことを理解されたい。実際には、簡潔化のために、システム（およびシステムにおける個別動作コンポーネントの構成要素）の従来の電子部品、製造方法、半導体デバイス、ならびにナノチューブ、ナノロッド、ナノワイヤおよびナノリボン技術、ならびに他の機能的側面は、本明細書では詳細に説明しない場合がある。さらに、簡潔化のために、本明細書において、本発明は、ナノワイヤを始めとする半導体トランジスタデバイスに関係するものとして説明されることが多い。しかしながら、本発明は、ナノワイヤに限定にされず、ナノチューブ、ナノロッド、ナノウィスカ、ナノリボンなどの他のナノ構造体を用いてもよい。さらに、ナノワイヤの数およびこれらのナノワイヤの間隔が、説明する特定のインプリメンテーションに対して提供されているけれども、これらのインプリメンテーションは、限定的なものとして意図されているのではなく、広範囲なナノワイヤの数および間隔をまた用いることができる。本明細書で説明する製造技術を用いて、任意の半導体デバイスタイプおよび他の電子部品タイプを作製することが可能であることを理解されたい。さらに、これらの技術は、電気システム、光学システム、家庭用電化製品、産業用電子機器、無線システム、航空宇宙分野または任意の他の用途での適用に適しているであろう。
本明細書で用いられる限りでは、「ナノワイヤ」なる用語は、一般に、任意の細長い導電性または半導電性材料を指すが、これらの材料は、５００ｎｍ未満、好ましくは１００ｎｍ未満の少なくとも１つの断面寸法を含み、かつ１０より大きい、より好ましくは５０より大きい、最も好ましくは１００より大きいアスペクト比（長さ：幅）を有する。かかるナノワイヤの例には、公開された国際特許出願である国際公開第０２／１７３６２号パンフレット、国際公開第０２／４８７０１号パンフレット、および第０１／０３２０８号パンフレットに説明されているような半導体ナノワイヤと、カーボンナノチューブと、同様の寸法の他の細長い導電性または半導電性構造体とが含まれる。
本明細書で説明する例示的なインプリメンテーションは、主にＳｉを用いているのに対して、半導電性ナノワイヤを始めとする他のタイプのナノワイヤ（およびナノリボン、ナノチューブ、ナノロッドなどの他のナノ構造体）を用いることができるが、これらの半導電性ナノワイヤは、たとえばＳｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅ、Ｂ、Ｃ（ダイヤモンドを含む）、Ｐ、Ｂ−Ｃ、Ｂ−Ｐ（ＢＰ６）、Ｂ−Ｓｉ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ、Ｓｉ−ＳｎおよびＧｅ−Ｓｎ、ＳｉＣ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡｌＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＢＮ／ＢＰ／ＢＡｓ、ＡｌＮ／ＡｌＰ／ＡｌＡｓ／ＡＩＳｂ、ＧａＮ／ＧａＰ／ＧａＡｓ／ＧａＳｂ、ＩｎＮ／ＩｎＰ／ＩｎＡｓ／ＩｎＳｂ、ＺｎＯ／ＺｎＳ／ＺｎＳｅ／ＺｎＴｅ、ＣｄＳ／ＣｄＳｅ／ＣｄＴｅ、ＨｇＳ／ＨｇＳｅ／ＨｇＴｅ、ＢｅＳ／ＢｅＳｅ／ＢｅＴｅ／ＭｇＳ／ＭｇＳｅ、ＧｅＳ、ＧｅＳｅ、ＧｅＴｅ、ＳｎＳ、ＳｎＳｅ、ＳｎＴｅ、ＰｂＯ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、ＢｅＳｉＮ２、ＣａＣＮ２、ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３（Ｃｕ、Ａｇ）（Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ）（Ｓ、Ｓｅ、Ｔｅ）２、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、（Ａｌ、Ｇａ、Ｉｎ）２（Ｓ、Ｓｅ、Ｔｅ）３、Ａｌ２ＣＯ、および２以上のかかる半導体の適切な組み合わせから選択される半導体材料で構成される。
ある態様において、半導体には、周期表のＩＩＩ族からのｐ型ドーパントと、周期表のＶ族からのｎ型ドーパントと、Ｂ、ＡｌおよびＩｎからなる群から選択されるｐ型ドーパントと、Ｐ、ＡｓおよびＳｂからなる群から選択されるｎ型ドーパントと、周期表のＩＩ族からのｐ型ドーパントと、Ｍｇ、Ｚｎ、ＣｄおよびＨｇからなる群から選択されるｐ型ドーパントと、周期表のＩＶ族からのｐ型ドーパントと、ＣおよびＳｉからなる群から選択されるｐ型ドーパントと、からなる群からのドーパントを含んでもよく、またはｎ型は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、ＳｅおよびＴｅからなる群から選択される。
さらに、ナノワイヤには、カーボンナノチューブまたは導電性もしくは半導電性有機ポリマー材料（たとえばペンタセンおよび遷移金属酸化物）を含むことができる。
したがって、本明細書の全体にわたって例証のために「ナノワイヤ」なる用語に言及しているけれども、本明細書の説明にはまたナノチューブの利用が含まれるように意図されている。本明細書でナノワイヤに対して説明しているように、ナノチューブは、単独でまたはナノワイヤと組み合わせて、ナノチューブの組み合わせ／薄膜として形成し、本明細書で説明する特性および利点を提供することができる。
さらに、本発明のナノワイヤ薄膜が、半導体ナノワイヤおよび／もしくはナノチューブ、ならびに／またはそれらの任意の組み合わせであって、異なる組成および／もしくは構造特性の組み合わせを含む「異種」膜であってもよいことに注目されたい。たとえば、「異種膜」は、可変直径および長さを備えたナノワイヤ／ナノチューブ、コア−シェルのナノワイヤ／ナノチューブ構造を始めとする可変特性を有する「ヘテロ構造」のナノワイヤおよび／またはナノチューブ、ならびに、たとえば、参照により全体の内容を本明細書に組み込んでいる、２００２年３月２９日に出願された「ナノ構造及びナノワイヤーの組立方法並びにそれらから組立てられた装置（Ｍｅｔｈｏｄｓ ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｎａｎｏｓｔｒｕｃｔｕｒｅｓ ａｎｄ Ｎａｎｏｗｉｒｅｓ ａｎｄ Ｄｅｖｉｃｅｓ Ｆａｂｒｉｃａｔｅｄ Ｔｈｅｒｅｆｒｏｍ）」なる名称の米国特許出願第１０／１１２，５７８号明細書に説明されているようなナノワイヤ／ナノチューブの長さに沿って異なる構成を有するナノワイヤ／ナノチューブを含んでもよい。
本発明の文脈において、詳細な説明の焦点は、プラスチック基板上でナノワイヤ薄膜を用いることに関するが、ナノワイヤが取り付けられる基板には、限定するわけではないが、均一な基板、たとえばシリコン、ガラス、石英、ポリマーなどの固体材料の基板と、たとえばガラス、石英、およびポリカーボネート、ポリスチレンのようなプラスチックなどの固体材料の大きな剛性シートと、を始めとする他の材料含んでもよく、またはたとえば構造的なもの、複合的なものなど、さらなる追加要素を含んでもよい。ポリオレフィン、ポリアミド等のプラスチックロールなどの可撓性基板、透明基板、またはこれらの特徴を組み合わせたものを用いることができる。さらに、基板には、最終的に所望されるデバイスの一部である他の回路または構造要素を含んでもよい。かかる要素の特定の例には、電気コンタクト、他のワイヤ、またはナノワイヤもしくは他のナノスケール導電性素子を始めとする導電性経路などの電気回路要素と、光学および／または光電気要素（たとえばレーザ、ＬＥＤ等）と、構造要素（たとえば、マイクロカンチレバー、ピット、ウェル、ポスト等）とが含まれる。
ほぼ「整列される」または「配向される」とは、ナノワイヤの集合体または集団内における大部分のナノワイヤの長手方向軸が、単一方向において３０度以内に配向されることを意味する。大部分とは、５０％を超えるナノワイヤの数であると見なすことができるけれども、様々な実施形態において、６０％、７５％、８０％、９０％または他の比率のナノワイヤを、そのように配向された大部分であると見なすことができる。ある好ましい態様では、大部分のナノワイヤは、所望の方向において１０度以内に配向される。追加的な実施形態では、大部分のナノワイヤは、所望の方向において他の数または範囲の角度内に配向してもよい。
本明細書でなされる空間的な説明（たとえば、「上に」、「下に」、「上側」、「下側」、「上部」、「下部」）が、例証のためだけのものであり、本発明のデバイスは、任意の向きまたは方法で空間的に配置できることを理解されたい。
Ｉ．改善されたコンタクトドーピングおよびアニールのための実施形態
本発明の実施形態が、改善されたコンタクトドーピングおよびアニールシステムならびにプロセスのために提供される。これらの実施形態は、例証のために提供され、限定的なものではない。本発明の追加的な動作および構造実施形態が、本明細書の説明から、当業者には明らかになるであろう。これらの追加的な実施形態は、本発明の範囲および趣旨内にある。
２００３年９月３０日に出願された「大面積ナノ可能マクロエレクトロニクス基板およびその使用（Ｌａｒｇｅ−Ａｒｅａ Ｎａｎｏｅｎａｂｌｅｄ Ｍａｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｓｕｂｓｔｒａｔｅｓ Ａｎｄ Ｕｓｅｓ Ｔｈｅｒｅｆｏｒ）」なる名称の、同時係属中で、本出願人に譲渡された米国特許出願第１０／６７４，０６０号明細書が、高性能大面積薄膜エレクトロニクスのための方法およびシステムを説明しているが、これらの薄膜エレクトロニクスは、シリコン基板の電子性能を提供するけれども、しかし可撓性プラスチック基板上において低温で大面積にわたって処理できる。その出願に説明されている基板には、基板に堆積されかつトランジスタとして動作するように構成された半導電性ナノワイヤ薄膜が組み込まれている。これらの薄膜トランジスタはまた、ナノバンドルトランジスタ（ＮＢＴ）と呼ぶことができる。
これらの薄膜トランジスタにより、ＣＭＯＳ（相補型金属酸化膜半導体）処理などの従来の半導体処理を用いて、可撓性基板上に低温で、高性能低電力大面積エレクトロニクスを形成すること−真の半導体オン・プラスチック技術が可能になる。例示的なＮＢＴは、ｌ００ｃｍ２／Ｖ−ｓを超える移動度、１０６を超えるオンオフ電流比、５Ｖ未満のデバイス動作電圧での１ｍＡのオン電流および１Ｖ未満の閾値電圧などの性能特性を有する。
ＮＢＴは、低温において可撓性基板上の大面積にわたる処理に親和性があるが、それらのソースおよびドレインコンタクトは、典型的には従来のイオンビームおよび高温熱アニール半導体プロセスを用いて作製される。かかるソースおよびドレインコンタクト形成プロセスは、ＮＢＴ用の低温可撓性基板とは親和性がない。このステップは、典型的には、高温を必要とする唯一の処理ステップであり、したがって、可撓性プラスチック基板の使用を妨げる主な障壁である。かくして、ナノワイヤトランジスタにオーム接触を形成するための新規の低温プロセスが望まれている。
図１のフローチャート１００は、ＮＢＴデバイスを製造するための例示的な従来のステップを示す。フローチャート１００のステップは、次のように簡潔に説明される。ステップ１０２において、ナノワイヤが、高温で合成される。たとえば、ナノワイヤは、シリコンを始めとする任意のタイプの半導体材料から作製してもよい。さらに、ナノワイヤは、単結晶または他のタイプであってもよい。ナノワイヤは、任意の方法で、合成／製造することができる。
ステップ１０４において、熱酸化を実行して、ナノワイヤの回りに薄い酸化物のシェル層をコンフォーマルに成長させる。トランジスタ用途では、シェル層は、一体化されたゲート−誘電体として働く。ステップ１０６において、ナノワイヤを基板に移して、均一な薄膜を形成する。たとえば、ステップ１０６は、室温または他の温度で実行することができる。ナノワイヤは、互いに対して整列させるか、または非整列でもよい。ナノワイヤは、高密度にパックするか、さもなければ特定の用途によって必要されるようにパックしてもよい。ステップ１０８において、ゲートが形成される。たとえば、ステップ１０８は、標準的な薄膜堆積およびリソグラフィプロセスによって用いられるような低温（＜１００℃）で実行することができる。ステップ１１０において、ブランクイオン注入（ｂｌａｎｋ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ）を実行して、ゲートおよびコンタクト領域（たとえばソースおよびドレイン領域）をドープする。ステップ１１２において、熱アニールプロセスを用いて、イオン注入中に引き起こされた結晶損傷を除去するためにナノワイヤ格子構造を再結晶化し、同様に、ドーパントを活性化させる。ステップ１１４において、誘電体膜堆積プロセスを実行して、デバイスを不動態化する。ステップ１１６において、ビア形成プロセスを実行して、コンタクトを開く。ステップ１１８において、金属化プロセスを実行し、必要に応じて相互接続部を形成する。
フローチャート１００のステップは、ステップ１０６（ナノワイヤ堆積）を除いて、従来のＴＦＴ（薄膜トランジスタ）製造技術を用いる。これは、ＮＢＴ技術の利点である。たとえば、シリコン材料の実施形態では、半導体ナノワイヤがシリコンで作製され、ゲート誘電体がＳｉＯ２で作製されるので、製造プロセスを変更する必要がない。このプロセスを用いれば、同程度にドープされた結晶シリコンＭＯＳデバイスの実行能力に近い実行能力を備えたＮＢＴ（たとえば、従来のｐ−ＭＯＳ単結晶シリコンデバイスの１．０μＳ／μｍと比較して、ｐ−ＭＯＳＮＢＴの０．７５μＳ／μｍの相互コンダクタンス）を形成することができる。
ＮＢＴのソースおよびドレイン領域への十分なコンタクトを備えることは、所望のデバイス性能特性を有することにとって基本的なことである。たとえば、かかる所望の特性には、たとえば低直列抵抗および高相互コンダクタンスが含まれる。従来の半導体プロセスでは、コンタクト形成には、コンタクトドーピング（たとえばフローチャート１００のステップ１１０）が含まれ、それに再結晶化およびドーパント活性化（たとえばフローチャート１００のステップ１１４）のための熱アニールが続く。高性能半導体デバイスにコンタクトを形成するための現在の方法は、低エネルギイオン注入および急速熱アニールを用いる。低イオンエネルギは、ドーパントプロファイル（すなわち、半導体全体にわたるドーパントの分布）を制御して、非常に浅い接合部の形成（たとえば５０ｎｍ未満）を可能にするために必要である。急速熱アニールは、ドーパント拡散を最小限にする低サーマルバジェットを可能にし、かつ良好な接合部プロファイル制御を可能にする。良好なコンタクトを形成するためのこれらの要件に加えて、ナノワイヤマクロエレクトロニクスの場合には、いくつかの追加的な要素が考慮される。これらには、次のことが含まれる。
低イオンエネルギは、浅い接合部の形成のために、およびドーパントプロファイルを制御して、（上記のように）ナノワイヤにおける格子構造の永久的な損傷を回避するために用いられる。たとえば、下にある結晶構造の一部をそのまま維持して再結晶化中の回復を容易にするために、ドーパントイオンは、イオン注入中にナノワイヤに完全には侵入すべきでない。
ナノワイヤは、３次元構造を有する。ナノワイヤのコンフォーマルイオンドーピングは、均一な表面ドーパントが、全ナノワイヤの周囲回りに形成されるように実行される。従来のビームイオン注入が、典型的には不均一なドーピングプロファイルに帰着するのは、集束ビームラインを用いてイオンが注入され、したがってビームを用いて、ナノワイヤをその周囲回りで均一にドープするのが難しいからであることが、注目される。
上記の技術を、ロールツーロールプロセスなどの大型エレクトロニクス用途に適用できることが望ましい。現在のイオンビーム注入方法を用いると、基板のサイズに対するほぼ線形的なプロセス時間依存性がある。したがって、大きな基板への拡大は、必ずしも経済的に実行可能だとは限らない。
低プロセス温度が、可撓性プラスチック基板上に作製されたナノワイヤデバイスには望ましい。従来の半導体熱プロセス（炉アニールまたは急速熱プロセス）は、プラスチック基板と親和性がない高温（たとえば５００℃を超える）を必要とする。
本発明の実施形態は、これらの上記の限界を克服する。実施形態において、プラズマイオン浸漬注入（ＰＩＩＩ）プロセスが、コンタクトドーピングのために用いられる。さらに、実施形態において、パルスレーザアニールプロセス（ＬＡＰ）が、再結晶化およびドーパント活性化のために用いられる。これらのプロセスによって、とりわけ下記の利点が提供される。
約１〜５マイクロ秒、たとえば１〜３マイクロ秒の負荷サイクルにおいて、低イオン注入エネルギ（たとえば約１〜２ｋＨｚで、たとえば５ｋＶ未満）を用いることができる。したがって、ナノワイヤへの潜在的な結晶構造損傷をよりよく制御することができる。低コンタクト抵抗および直列抵抗用に、ソース／ドレインコンタクトに多量にかつ制御可能にドープするために、高線量率の注入を実行することができる。ナノワイヤの中およびその回りにおける均一な表面キャリア濃度のために、コンフォーマルドーピングプロファイルを達成することができる。これらのプロセスは、ロールツーロール製造プロセスを始めとして、大型基板に容易に拡大することができる。真の低温プロセスを達成して、高温環境では処理できない可撓性プラスチック基板の使用を可能にできる。既存の高密度プラズマシステムを、低価格システムの実現のために活用することができる。
これらのプロセスは、ＣＭＯＳ技術と親和性がある。
下記のサブセクションでは、コンタクトドーピングのためのプラズマイオン浸漬注入（ＰＩＩＩ）プロセスならびに再結晶化およびドーパント活性化のためのパルスレーザアニールプロセス（ＬＡＰ）を用いた例示的実施形態を、さらに詳細に説明する。本発明の追加的な動作および構造実施形態が、下記の説明から当業者には明らかになるであろう。
ａ．ＰＩＩＩを用いてコンタクトを形成するための実施形態
本発明の実施形態によれば、ＰＩＩＩを用いて、基板上のナノワイヤおよび他のナノ素子ベースデバイスをドープする。たとえば、ＰＩＩＩは、従来のドーピング技術の代わりに、フローチャート１００のステップ１１０で用いることができる。図２は、本発明の実施形態に従ってコンタクトドーピングのために用いることができる従来のＰＩＩＩリアクタシステム２００を示す。システム２００には、ソースチャンバ２０２、プロセスチャンバ２０４、基板ホルダ２０８、プラズマ発生器または源２１０、および電圧／電位源２１２が含まれる。図２のプラズマ源２１０は、基板２０６を損傷せずに、基板２０６の所望領域における十分なドーパント注入のための、十分な高密度および十分な高エネルギのイオンを有するプラズマ２２０を発生する。
この例において、プラズマ源２１０には、マイクロ波源２１４、ガス源２１６および磁気コイル２１８が含まれる。たとえば、プラズマ源２１０は、商用のよく整った１５００ワットＥＣＲ（電子サイクロトロン共鳴）２．４５ＧＨｚマイクロ波源であってもよい。ガス源２１６によって、典型的には不活性ガスに含まれるドーパント材料ガスが供給される。マイクロ波源２１４は、ガスを照射してプラズマ形状にする。たとえば、ＴＥ１０の矩形からＴＭ０１の円形へのモード変換器を用いて、直径６インチのソースチャンバ２０２に電力を結合できるが、このモード変換器は、方位角におけるプラズマの非均一性を除去し、従来の結合方式に勝って半径方向における均一性の増加をもたらす。他の高密度プラズマ機器もまた、本発明の方法に従って、ＰＩＩＩドーピングの実行に用いてもよい。
プラズマ２２０は、ソースチャンバ２０２から、注入が行なわれる直径１８インチ、長さ３０インチのプロセスチャンバ２０４へと膨張する。基板２０６は、プロセスチャンバ２０４で発生されたプラズマイオン２２２を注入される。基板２０６は、基板ホルダ２０８によってチャンバ２０４に保持され、また基板ホルダ２０８は、電位源２１２に結合される。基板２０６に衝突するイオン２２２の基板電流（またはパルス当たりの電荷）は、ロゴウスキループなどによって監視することができる。１０１０〜１０１１／ｃｍ３のイオン密度を、１０００ワットのマイクロ波電力を用いて基板ホルダ２０８で達成することができる。現在の例では、最大線量率は、パルス動作を用いて１０１１／ｃｍ２−パルス、およびＤＣ動作を用いて１０１６／ｃｍ２−秒である。
イオン輸送光学装置および質量選択がないために、ＰＩＩＩは、高イオン流を供給することができる。それはまた、従来のビームイオン注入とは反対に、非「ラインオブサイト」プロセスである。したがって、これによって、ナノワイヤなどの非平面の均一なコンフォーマルドーピングプロファイルが可能になる。たとえば、この技術を用いれば、ナノワイヤは、その周囲回りで均一にドープされ得る。
ＰＩＩＩには、多数の利点および有益な特性がある。たとえば、ＰＩＩＩは、不純物溶融性などの普通の熱力学の制約を受けない。ＰＩＩＩ用に用いられる設備は、プラズマエッチャーまたは堆積の設備に似ていて、ビームイオン注入装置よりずっと簡単である。注入流は、比較的強くなり得る。同時的および連続的な注入、堆積およびエッチングなどの多数のプロセスが、機器パラメータを変えることにより可能である。
上記のように、ＮＢＴデバイスの製造中にナノワイヤにコンタクトを作製するステップが、ｐ＋／ｎ（または他のｐ／ｎドーピングレベル）接合部を作製するための、ナノワイヤのソース−ドレインドーピングである。ＰＩＩＩプロセスは、ＰＩＩＩを用いて低寄生抵抗を備えたナノワイヤＦＥＴのソース−ドレイン領域を形成するように、変更することができる。
たとえば、平面ＭＯＳＦＥＴドーピングは、１０ｎｍほどの浅い接合部をナノワイヤに形成することができる。ナノワイヤは、非平面（たとえば円形断面）を示す。ＰＩＩＩの場合には、イオン注入はプラズマを介して行なわれるが、プラズマは、本来、無指向性であり、表面に適合する。ドーピングの制御を実現するために、プラズマガス圧力を制御して、イオンガス衝突のための平均自由行程を制御することができる。これによって、プラズマシースを横断する運動エネルギをイオンが獲得するときに、イオン軌道のランダム化が可能になる。その結果、コンフォーマル注入が行なわれ、熱処理後のワイヤの深さにわたるドーピングプロファイルの均一性が見出される。代替として、注入中に、多数のバイアス波形を用いて、様々なイオン浸入深さをもたらすことができる。結果として生じる様々なイオン侵入深さの重なりによって、ナノワイヤ断面にわたってより均一な注入プロファイルが生成される。
例示的な実施形態において、ＮＢＴデバイスには、自己整列または非自己整列ポリシリコンゲートを組み込むことができる。ＰＩＩＩを用いれば、ソース／ドレインおよびゲート両方のドーピングのプロセスを同時に行なうことができる。約１０００Åまたはそれ未満のゲート厚さに対しては、ポリシリコン層にわたって均一なドーピングを達成するために、ナノワイヤへのイオン侵入深さは、コンタクトエリアにおいて５００Å未満にすべきである。ＰＩＩＩプロセス中の制御を用いて、ポリデプレッションなどの寄生効果を低減または最小化することができる。さらに、レーザアニールプロセス中にポリシリコンゲートの粒状構造を制御してドーピング効率を改善し、シート抵抗を低減することができる。
ｂ．コンタクト領域のためのレーザアニールプロセスの実施形態
パルスレーザアニール（ＰＬＡ）プロセスは、アクティブマトリックス型液晶ディスプレイ（ＡＭＬＣＤ）用途のためのポリシリコン薄膜トランジスタ（ＴＦＴ）の製造に用いられてきた。ＰＬＡに比較して、従来の炉アニールは、非常に遅い傾向があり、高サーマルバジェットを有し、プラスチック基板と親和性がない。代替として、高速熱アニール（ＶＲＴＡ）プロセスは、１秒のオーダの加熱期間を要し、低温基板（たとえばガラスまたはプラスチック基板）と親和性がない高いピーク温度を必要とする。
対照的に、ＰＬＡは、炉アニールおよびＶＲＴＡによって達成される性能よりはるかに優れたＴＦＴ性能をもたらすことができる。本発明の実施形態によれば、ＰＬＡは、基板上のナノワイヤおよび他のナノ素子ベースデバイスをアニールするために用いられる。たとえば、ＰＬＡは、従来のアニール技術の代わりに、フローチャート１００のステップ１１２で用いることができる。ＰＬＡを用いれば、プラスチック（または他の材料）基板上の高性能ＴＦＴを得ることができる。
ドープされたナノワイヤに対し、本発明に従ってパルスレーザアニールまたは加熱を用いて、ナノワイヤ材料を再結晶化させかつドーパント分布を活性化させる。イオンが格子構造に組み込まれるので、プラズマイオン注入後に、半導体結晶構造への損傷が生じる。再結晶化には、原子を、格子間位置から適切な原子位置へ戻して、ドーピングプロセス中に引き起こされた注入損傷を修復することが含まれる。また、このプロセスによって、固相ドーパント活性化を推進するエネルギが供給され、それによって、注入されたイオンは、電気性能を改善するために、半導体格子におけるより低いエネルギの格子間位置に化学結合する。
このように、ＰＬＡは、活性化のために、およびドーピングプロセス中に引き起こされた、ＮＢＴのソース−ドレインコンタクト領域への損傷を修復するために、用いられる。実施形態において、ＴＦＴ製造中に注入されない、ＮＢＴの高移動度ゲート領域は、既に完全な単結晶であり、したがって再結晶化を必要としない。しかしながら、代替実施形態では、ＰＬＡを用いてゲート領域をアニールすることができる。
本出願の発明者（ら）は、次の驚くべき発見をした。すなわち、従来のバルクＳｉ（たとえばａ−Ｓｉまたはｐｏｌｙ−Ｓｉ）用よりも低いレーザフルエンスで、たとえば約１００ｍＪ／ｃｍ２未満、つまりたとえば約５０ｍＪ／ｃｍ２未満、たとえば約２０ｍＪ／ｃｍ２未満、たとえば約２〜１６ｍＪ／ｃｍ２のレーザフルエンスを利用してレーザアニールを用い、ＮＷ−ＴＦＴに用いられるＮＷ薄膜を効果的にアニールし、かくして、より高いレーザフルエンスによる、ポリマー（また他の低融点）基板における熱衝撃を回避することができるという発見である。かかるパルスレーザアニール技術を用いれば、ナノワイヤトランジスタの低抵抗オーム接触を作製することができる（たとえば、相互コンダクタンスおよび／またはコンタクト抵抗の改善につながる）が、この場合に、たとえば、プラスチック基板と親和性があるより長波長のレーザ（可視光範囲の波長、たとえば約４００ｎｍより大きな波長、たとえば約５００ｎｍより大きな波長を有する、たとえばＮｄ：ＹＡＧまたはＮｄ：ＹＬＦレーザなど）を用いることによって、および／またはより低電力レベルでエキシマレーザなどのより短波長のレーザを用いることによって、高価なレーザ設備を必要とする、かつ下にある低温基板に熱損傷を引き起こす可能性がある従来の熱アニールプロセスを用いずに、作製することができる。特定の理論に縛られることなく、ナノワイヤをアニールするために必要なレーザフルエンスは、バルクシリコン薄膜（たとえばａ−Ｓｉまたはｐｏｌｙ−Ｓｉ膜）用のそれより著しく低いと信じられる。なぜなら、ナノワイヤは、それらの高い表面積対容量比ゆえに、バルクベースシステムに比べて高い熱レーザ結合効率を有し、断熱システムによく似てうまく熱を閉じ込めるからである。
図３は、本発明の実施形態による例示的なＰＬＡシステム３００を示す。ＰＬＡシステム３００には、レーザ源３０２が含まれる。レーザ源３０２は、対象試料３０４（基板または他の基体など）にレーザビーム３０６を向け、また対象試料３０４のアニールをもたらすようにパルス化される。たとえば、レーザ源３０２は、約５２４ｎｍの波長を有するＮｄ：ＹＬＦ（ネオジム：イットリウム・リチウム・フルオライド）レーザ、約５３２ｎｍの波長を有するＮｄ：ＹＡＧ（ネオジム：イットリウム・アルミニウム・ガーネット）レーザ、エキシマレーザ（たとえば、約２４８ｎｍの波長を有するＫｒＦレーザ）または他の適切なレーザ源である。光学装置３０８は、対象試料３０４にレーザビーム３０６を向ける際の助けとなるように、任意に存在することができる。典型的には短いパルス幅を用いるが、用途によってはより長いパルス幅を用いることができる。
パルス幅が短い（たとえば１００ナノ秒未満）場合には、対象試料３０４の表面は、十分に加熱されない。表面の温度侵入深さが浅い（たとえば０．１μｍ未満）ので、薄い緩衝熱絶縁膜を対象試料基板に任意に堆積して、基板の熱劣化を防ぐことができる。たとえば、熱絶縁膜は、基板上にナノワイヤ（または他のナノ素子）を配置する前に、基板に堆積することができる。熱絶縁膜は、アルミナ、二酸化ケイ素または他の絶縁材料を始めとする任意の絶縁材料であってもよい。任意に、可視光エネルギに対してほぼ透過性の光学緩衝層（たとえばＢａＴｉＯ３、ＭｇＯ２等）を熱絶縁膜の上または下に配置して、下にある基板への熱損傷を防ぐようにさらに支援してもよい。
対象試料３０４においてレーザ源３０２を支援するために、撮像装置３１０が存在できることに留意されたい。たとえば、撮像装置３１０には、カメラ、電荷結合素子（ＣＣＤ）、フォトダイオード、または画像試料３０４を捕捉するための他の撮像装置を含んでもよい。撮像装置３１０にはレーザなどの光源を含んで、試料３０４を照射し、捕捉すべき試料３０４の画像を作成することができる。撮像装置３１０には、プロセッサを始めとしてハードウェア、ソフトウェアおよび／またはファームウェアを含んで、得られた画像情報を処理し、かつレーザ源３０２に位置情報を供給／フィードバックすることができる。たとえば、同期された色素レーザを用いて、レーザアニールプロセスの時間分解された撮像を提供することができる。電荷結合素子（ＣＣＤ）カメラ（図示せず）または他の画像取得装置は、反射光を受け取って、位置決め情報を生成することができる。カメラに結合されたコンピュータによって位置決め情報を生成して、対象制御を提供することができる。
図４Ａ−Ｂに示す実施形態において、７．６ｍＪ／ｃｍ２（図４Ａの参照番号４０２）、１１．１ｍＪ／ｃｍ２（図４Ａの参照番号４０６）、１２．５ｍＪ／ｃｍ２（図４Ａの参照番号４０４）および１８．７ｍＪ／ｃｍ２（図４Ａの参照番号４０８）の様々なフルエンスにおいて、様々なパルス数（たとえば、図４Ｂの参照番号４１２および４１４は、１２．５および１１．１ｍＪ／ｃｍ２のレーザフルエンスで１パルスをそれぞれ示す。参照番号４１０および４１６は、１２．５および１１．１ｍＪ／ｃｍ２のレーザフルエンスで５パルスをそれぞれ示す）でエキシマレーザアニールを用い、石英基板上で、酸化物シェル（厚さが約１０ｎｍのオーダ）を備えたサンプルナノワイヤのホウ素ドーパント活性化を制御した。図示のような適切なレーザフルエンスでは、レーザアニールは、ナノワイヤを溶融させずに、ナノワイヤにおけるドーパント活性化をはっきりと示した。単一のレーザパルスでさえ、ホウ素ドーパント活性化レベルは、ナノワイヤにおけるオームドレイン／ソースコンタクトの形成に十分だった。しかしながら、拡散律速プロセスゆえに、所望の低オーム接触を達成するためには、パルスの数の増加が必要になり得る。
ＰＬＡによる加熱の程度を制御するために、ナノワイヤに印加されるエネルギの量、空間プロファイル、時間領域および分布を、与えられた範囲内で変化させることができる。たとえば、レーザパルスエネルギの時間領域は、ナノ秒および超高速（すなわちフェムト秒）の基準で制御することができる。ナノ秒の時間基準の場合には、エネルギ付与および温度発展が、基本的には熱プロセスによって推進される。しかしながら、冷却速度は、典型的には非常に速く（たとえば約１０１０Ｋ／ｓ）、それによって、再結晶化プロセスが支援される。対照的に、格子とフェムト秒レーザエネルギとの結合が、エネルギ付与を通してキャリアシステムに生じ、続いて衝突エネルギの格子への伝搬が生じる。
ナノワイヤが非平面ジオメトリを有しているので、ナノワイヤ材料へのレーザエネルギ結合は、ナノワイヤサイズ、波長（およびしたがって固有吸収の侵入深さ）、ナノワイヤ組成（たとえば固有のＳｉＯ２誘電性シェル厚さ）ならびに基板特性に依存する。ナノワイヤの散乱サイズパラメータＸは、次のように計算される。すなわち、
Ｘ＝πＤ／λ
であり、ここで、
Ｄ＝ナノワイヤ直径
Ａ＝レーザ光波長
である。
波長λは、１ミクロン未満であると見込まれる。時間領域有限差分法（ＦＤＴＤ）に基づいた電磁気理論モデリングを用いて、ナノワイヤにおけるレーザビーム吸収を定量化することができる。例示的な実施形態において、可視波長（たとえばλ＝５３２ｎｍ）のナノ秒レーザパルスを用いることができる。吸収の侵入深さは、可視波長では数十ｎｍになるが、これは、ナノワイヤの直径に匹敵する。レーザアニール中にドーパントの側方拡散および分離を制御することが望ましい。急速熱アニール（ＲＴＡ）プロセスは、急速な浅い接合部形成のための電気的活性化を非常に難しくする固溶度および望ましくないドーパント拡散のために、低い電気的活性化に制限されている。レーザアニールを用いて、急勾配の接合部プロファイルを形成することができる。レーザアニールプロセスにおいて、ドーパント拡散率は、固体シリコンより溶融シリコンにおいて約８桁高く、これは、ナノワイヤ全体にわたって急速に均一なドーパント分布プロファイルを形成するのには有用である。しかしながら、ドーパント分布がナノワイヤ内に完全に制限されるので、コンタクトおよびチャネル間の側方ドーパントプロファイルは、それほど制御されず、側方ドーパント拡散からのチャネル変化などの問題を潜在的に引き起こす可能性がある。この問題に取り組むために、ナノワイヤを溶融する必要がない一方で、やはりドーパントを活性化し、コンタクトエリアの結晶損傷を除去することができるように、温度を制御することができる。
低レーザフルエンスでの、ＮＢＴデバイスのレーザ活性化アニールは、局所的に生じ、かつ低温プラスチック基板が損傷されないようにナノワイヤに制限される。レーザパルスパラメータの修正に加えて、熱が基板へ直接移るのを防ぐ熱緩衝部（または障壁）として働くように保護層（単数または複数）をナノワイヤで用いることができる。さらに、保護層は、ナノワイヤおよび保護誘電体層間の界面で誘発される熱応力を低減するように、選択することができる。
ｃ．例示的なＰＩＩＩおよびレーザアニールプロセスステップの実施形態
図５Ａ−Ｇは、成長基板上にナノワイヤを成長させることと、ワイヤをデバイス基板に移すことと、本発明の実施形態に従い、ＰＩＩＩおよびパルスレーザアニールを用いて、ソースおよびドレインコンタクト領域をナノワイヤに形成することと、のための例示的なプロセスステップを示す。実施形態において、図５Ａに関連して最初に示すように、既知の直径を備えた金のナノ粒子（図示せず）を、溶液からの堆積および後続する直接蒸発による溶剤の蒸発によって、シリコン成長基板５０２上に分配することができる。１つまたは複数の洗浄ステップによってどんな残存有機残渣も除去した後で、基板を成長炉に配置して、シリコンナノワイヤ５０４を成長させることができる。たとえば、ＳｉＨ４またはＳｉＣｌ４を成長ガスとして用いることができる。成長ガス濃度、温度および時間を始めとする成長条件を調節することによって、長さが最大５０μｍ（またはより長い）ナノワイヤ５０４を得ることができる。次に、たとえばフッ化水素酸（ＨＦ）を用いた蒸気エッチングによって、ナノワイヤから天然酸化物を除去し、続いて、たとえば図５Ｂに示すように、ナノワイヤに、酸化物（たとえばＳｉＯ２）の一体化したゲート誘電体シェル５０６を成長させることができる。
結果として得られたＳｉ／ＳｉＯ２コア／シェルナノワイヤ５０４を取り外して、それを、ＳｉＯ２層５１０（たとえば約６０００Ａの厚さ）で被覆されたデバイス基板５０８に周囲温度で配置することができるが、これを、図５Ｃ（明瞭にするために、デバイス基板５０８に配置された単一のナノワイヤ５０４のみを示す）に示し、かつ下記でさらに説明する。ガラス、ステンレス鋼またはプラスチック積層基板などの低温基板は、電子ビーム蒸着またはスパッタリング堆積によって、約３００〜１０００Åの厚さの誘電体層５１１（たとえばＳｉＮ）で被覆することができる。ＳｉＮ層は、ナノワイヤが付着する中間層として働き、かつ基板への熱移動を最小限にするための一時的な熱障壁の役割をする。また、１つまたは複数の追加的な熱緩衝層および／または光学緩衝層（たとえばＡｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＢａＴｉＯ３等）（図示せず）を、たとえば薄膜コーティング法を用いて誘電体層５１１上に形成して、（たとえば基板の溶融を防ぐために）基板によるレーザエネルギ吸収を最小限にしてもよい。光学緩衝層は、用いられる場合には、高い熱容量を備えた可視光に対してほぼ透過性である（たとえば、深ＵＶ光範囲では光吸収が高い）のが好ましい。
ナノワイヤ５０４は、（たとえば溶融してナノワイヤ薄膜で）基板上に堆積することができ、次に、ＴＦＴデバイスを製造することができる。たとえば可撓性または剛性ディスプレイ、無線周波数識別タグ、ビームステアリングアンテナアレイ、スマートカードなどを始めとする任意のタイプの薄膜トランジスタデバイスを製造することができる。溶液から任意のタイプの基板上にナノワイヤの集合体を容易に集めて、ナノワイヤ薄膜を実現することができる。ナノワイヤの整列および非整列ならびに複合および非複合薄膜は、本発明に従って様々な方法で作製することができる。ナノワイヤのランダムに配向された薄膜は、様々な方法で得ることができる。たとえば、ナノワイヤは、適切な溶液（たとえばエタノールまたは他の溶液）に拡散させることができる。次に、ナノワイヤは、スピンキャスティング、ドロップアンドドライ、フラッドアンドドライ、浸漬塗布アプローチを用いて、所望の基板上に堆積することができる。これらのプロセスを複数回行なって、高度の被覆率を保証することができる。ナノワイヤが拡散された溶液が高分子溶液ならば、ナノワイヤ／ポリマー複合材料のランダムに配向された薄膜を、同様の方法で作製することができる。
ナノワイヤの整列された薄膜は、様々な方法で得ることができる。たとえば、ナノワイヤの整列された薄膜は、次の技術を用いて作製することができる。すなわち、（ａ）ラングミュア−ブロジェット（Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ）の膜整列と、（ｂ）流体フローアプローチであって、たとえば、リーバー（Ｌｉｅｂｅｒ）らの、２００２年９月１０日に出願された米国特許出願第１０／２３９，０００号明細書（代理人整理番号０１−０００５４０）、２００１年８月２２日に出願された米国特許出願公開第２００２／０１３０３１１号明細書、および２００４年８月３０日に出願された、「Ｐｒｏｃｅｓｓｅｓ ｆｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ， Ｈａｒｖｅｓｔｉｎｇ ａｎｄ Ｉｎｔｅｇｒａｔｉｎｇ Ｎａｎｏｗｉｒｅｓ ｉｎｔｏ Ｆｕｎｃｔｉｏｎａｌ Ｎａｎｏｗｉｒｅ Ｂａｓｅｄ Ｄｅｖｉｃｅｓ」なる名称の米国特許出願第６０／６０５，４５４号明細書（これらの全体的な内容が、それぞれ、参照によって本明細書に組み込まれている）説明されているようなアプローチと、（ｃ）機械的剪断力（たとえばグラビア塗布装置を用いた）の印加とである。たとえば、機械的剪断力は、第１および第２の表面間にナノワイヤを配置し、次に、第１および第２の表面を反対方向に動かしてナノワイヤを整列させることによって、用いることができる。ナノワイヤ／ポリマー複合材料の整列された薄膜は、これらの技術を用い、続いて、作製されたナノワイヤ薄膜上に所望のポリマーをスピンキャストすることによって、得ることができる。たとえば、液状ポリマー溶液でナノワイヤを堆積してもよく、次に、これらまたは他の整列プロセスの１つに従って整列を実現することができ、次に、整列されたナノワイヤを硬化させることができる（たとえばＵＶ硬化、架橋等）。ナノワイヤ／ポリマー複合材料の整列された薄膜はまた、ナノワイヤ／ポリマー複合材料のランダムに配向された薄膜を機械的に引き伸ばすことによって得ることができる。
ナノワイヤ薄膜は、基板に堆積された場合には、従来の電子デバイスにおいて非晶質シリコンまたは有機薄膜の代わりに用いられて、改善されたデバイス動作を達成する一方で、単純明快で安価な製造プロセスを可能にすることができる。本発明は、ナノワイヤ薄膜の使用を通して、大きな可撓性基板上に高性能低価格デバイスを作製することに特に適合されている。本明細書で説明するようなナノワイヤ薄膜は、広範囲の適切な表面エリアに形成することができる。たとえば、本発明のナノワイヤ薄膜は、１ｍｍ２より大きい、１ｃｍ２より大きい、１０ｃｍ２より大きい、１ｍ２より大きい機能面積、およびさらに大きいかまたは小さい面積を有するように形成することができる。
ナノワイヤ薄膜には、共に接近して位置する複数の個別ナノワイヤを含んでもよい。ナノワイヤ薄膜は、単一ナノワイヤの厚さ以上の様々な厚さ量を有することができる。たとえば、ナノワイヤ薄膜のナノワイヤは、それらの長軸が互いにほぼ平行であるように、整列される。代替実施形態において、ナノワイヤ薄膜のナノワイヤは、整列されず、代わりにランダムにかまたは別の方法で、互いに対して異なる方向に配向させ得ることに留意されたい。代替実施形態において、ナノワイヤ薄膜のナノワイヤは、等方的に配向させてもよく、その結果、あらゆる方向に高移動度が提供される。ナノワイヤ薄膜のナノワイヤは、特定の用途によって必要とされるように性能を向上させるために、電子流の方向に対して任意の方法で整列させてもよいことに留意されたい。
本明細書で説明する実施形態において、ナノワイヤ薄膜のナノワイヤ５０４は、下記でさらに説明するように、ソース電極５２４およびドレーン電極５２２（たとえば、図５Ｇを参照）間にずっと及ぶ単結晶半導体ナノワイヤである。ナノワイヤ薄膜を十分な数のナノワイヤで形成して、そこから形成される半導体デバイス（たとえば、抵抗器、トランジスタ、ダイオード等）にとって望ましい特性を提供することができる。たとえば、ナノワイヤ薄膜を十分な数のナノワイヤで形成して、特定の半導体デバイスにとって望ましい所望の電流密度または電流レベルを達成することができる。たとえば、本明細書で説明する図５Ａ−Ｇのトランジスタ例では、ナノワイヤ薄膜は、約２ナノアンペアより大きい、たとえば約１０ナノアンペアより大きい、チャネルにおける電流レベルを有するように形成することができる。
実施形態において、ナノワイヤ薄膜は、非対称移動度を有するように形成することができる。たとえば、これは、ナノワイヤ薄膜のナノワイヤを非対称的に整列させることによって、および／または特定の方法でナノワイヤをドープすることによって、達成することができる。かかる非対称移動度は、第２の方向より第１の方向でずっと大きくなるようにすることができる。たとえば、非対称移動度は、第２の方向より第１の方向で１０、１００、１０００および１００００倍のオーダで大きくなるように、またはこれらの値の間か、それらより大きいかもしくは小さい任意の他の非対称移動度の比率を有するように、形成することができる。
次に、図５Ｄに関連して、標準フォトリソグラフィ技術を用いことにより、ゲートマスク（図示せず）を用いてナノワイヤ５０４の選択された領域をマスクし、続いて、露出した領域にゲート材料５１２（たとえばａ−Ｓｉ）を堆積することができる。次に、ＰＩＩＩを用いれば、たとえば図５Ｅ（ここで下向きの矢印は、プラズマイオン注入エネルギを示す）に示すように、ナノワイヤ５０４は、ヘリウム（Ｈｅ）キャリアガスにおけるＢＦ３プラズマなどのｐ型ドーパント（またはホスフィン（ＰＨ３）などのｎ型ドーパント）など、プラズマによってドープすることができる。たとえば、１０秒未満の注入時間で、５ｋＶ未満のＰＩＩＩバイアス電圧を用いることができる。プラズマ密度およびバイアス波形は、プラズマシースを横断する静電結合がほとんどの印加バイアスを受け取るように調整される（基板ではない）。これは、パルス幅（たとえばデューティファクタ）および／またはプラズマ圧力を調節して、シース厚さを修正することによって、達成することができる。
ナノワイヤ薄膜のナノワイヤ５０４は、性能を改善するために、様々な方法でドープすることができる。本明細書では、ナノワイヤ５０４は、デバイス基板５０８上でドープされるように示されているが、ナノワイヤはまた、基板への堆積に先立ってドープすることができる。かかる単結晶ナノワイヤ５０４は、ｐまたはｎ形半導体のいずれかにドープすることができる。ナノワイヤ５０４は、その長軸の部分に沿って異なるようにドープすることができ、またナノワイヤ薄膜における他のナノワイヤとは異なるようにドープすることができる。ナノワイヤ５０４は、均一にドープされた単結晶ナノワイヤとするか、またはドープされた表面層を含むコア−シェル構造に従ってドープすることができるが、この表面層は、ナノワイヤ５０４の表面上の分子単層だけであることを始めとして、種々の厚さレベルを有することができる。かかる表面ドーピングは、ナノワイヤの導電性チャネルから不純物を分離し、かつ不純物関連の散乱現象を抑えることができ、かくして、キャリア移動度の大きな向上につながり得る。たとえば、ナノワイヤが、コア−シェル構造に従ってドープされた場合には、「弾道」輸送が、ナノワイヤの内部で実現され得る。「弾道」輸送は、電気キャリアが、ナノワイヤを通してほぼ抵抗なしに運ばれる場合である。
次に、約１００ｍＪ／ｃｍ２未満、たとえば約５０ｍＪ／ｃｍ２未満、たとえば約２〜１８ｍＪ／ｃｍ２のレーザフルエンスを有するパルスレーザを用いた、本明細書で説明するパルスレーザアニールプロセスは、ナノワイヤ５０４のソースおよびドレイン領域における固相の再結晶化およびドーパント活性化のために用いることができる。レーザアニールは、約４００ｎｍより大きな波長、たとえば約５００ｎｍより大きな波長を有するＮｄ：ＹＡＧまたはＮｄ：ＹＬＦレーザを用いるか、またはより短波長（たとえば約２４８ｎｍ）でエキシマレーザ（たとえば、フロリダ州フォートローダーデール（Ｆｏｒｔ Ｌａｕｄｅｒｄａｌｅ、ＦＬ）のラムダフィジーク・インク（Ｌａｍｂｄａ Ｐｈｙｓｉｋ，Ｉｎｋ．）から市販のＫｒＦレーザ）などのより短波長のレーザを用いることによって、実行することができる。これらの材料で製造されたナノワイヤの集合体は、高性能エレクトロニクス用の有用な構成要素である。ほぼ同じ方向に配向されたナノワイヤの集合体は、高移動度値を有する。たとえば、半導体デバイスに用いられるナノワイヤ薄膜は、高性能エレクトロニクスで用いるために、２、５、１０、１００、およびこれらの量の間かまたはそれらより大きな任意の他の数のナノワイヤを含むように、形成することができる。ナノワイヤはまた、ポリマー／任意のタイプの基板に柔軟にスピンキャストできる有機半導体材料などの材料と結合された場合に、高性能複合材料を作製するために使用できることに留意されたい。ナノワイヤ／ポリマー複合材料は、純粋なポリマー材料より優れた特性を提供することができる。
次に、熱酸化物／窒化物保護層５１６（たとえばＡｌＯなどの酸化物、ＳｉＮなどの窒化物等）は、標準リソグラフィ技術を用いて、アニールされたナノワイヤ５０４に堆積することができ、またビア５１８、５１９および５１９は、（たとえばリソグラフィ、フォトレジスト剥離等を用いて）保護層にパターン化することができるが、この場合に、ゲートコンタクト、ならびにナノワイヤへのソースおよびドレイン電気コンタクトを堆積することが望ましい。図５Ｇに示す実施形態において、コアナノワイヤ５０４の端部のシェル層５０６における部分を、（たとえば緩衝酸化物エッチング（ＢＯＥ）プロセスまたは他のドライエッチングプロセスを用いて）パターン化／除去して、ナノワイヤのコアを露出させ、ドレインコンタクト５２２およびソースコンタクト５２４がコアナノワイヤ５０４と接触できるようにすることが可能であることに留意されたい。
次に、図５Ｇに示すように、電気コンタクトは、ソース、ドレインおよびゲートコンタクト領域に堆積することができる。ドレインコンタクト５２２、ソースコンタクト５２４およびゲートコンタクト５２６は、有機（導電性ポリマー）または無機（たとえば金属または金属／合金の組み合わせ）を始めとする任意の適切な導体材料とすることができ、また本明細書の他の場所で説明または参照するかさもなければ周知のように、印刷、電気めっき、蒸着、スパッタ、スピンオンまたは塗布することができる。実施形態において、ナノワイヤ５０４の薄膜におけるナノワイヤは、ソースコンタクト５２４およびドレインコンタクト５２２間にずっと及ぶ。したがって、電気キャリアは、単結晶ナノワイヤを通って移動し、結果として、現在の非晶質およびポリシリコン技術では得ることが事実上不可能な高移動度を得ることができる。
上記のプロセスステップは、ロールツーロール処理、インクジェット印刷、マイクロコンタクト印刷などの様々な堆積技術を用いて、可撓性基板または剛性基板を始めとする様々な基板に適用することができる。たとえば、ロールツーロール処理は、可撓性プラスチックまたは金属箔のロールに電子デバイスを作製するプロセスである。最大数メートルの幅、５０ｋｍの長さになり得るこれらの大きな基板上に、薄膜ＮＷＴＦＴおよび他のデバイスで作製された大型回路を容易にパターン化することができる。これらのデバイスのうちのいくつかは、インクジェットプリンタがインクを堆積するのとそっくりに、直接パターン化することができる。本明細書で説明した上記のＰＩＩＩおよびレーザアニールプロセスステップは、たとえば図６に示すようなロールツーロールプロセスに容易に適合させることができる。図６において、前述のようにナノワイヤ薄膜（図示せず）が上に堆積されている可撓性基板５０８は、ローラ６０２および６０４の利用によって、ＰＩＩＩプロセスチャンバ６０６およびレーザアニールプロセスチャンバ６０８などの様々なプロセスチャンバを通して連続的な方法で移動させることができるが、これらのチャンバにおいて、本明細書で説明するように、ナノワイヤ薄膜を、ＰＩＩＩシステム２００を用いてドープしかつレーザアニールシステム３００を用いてアニールすることができる。図示のチャンバと直列に追加的なプロセスチャンバ（図示せず）を加えて、半導体デバイスにゲート、ソースおよびドレインコンタクトをパターン化／堆積するための従来のフォトリソグラフィステップを始めとする、ＮＷ−ＴＦＴ製造プロセスにおける様々な他のステップを実行することができる。
ＩＩ．例示的用途
本明細書で説明する実施形態は、ナノワイヤＴＦＴ技術に適用された場合に、非常に大型の撓性基板上に、従来の単結晶シリコンから製造されたトランジスタの性能特性に匹敵するかまたはそれを超える性能特性を備えたトランジスタを製造することを可能にする。これによって、超大規模で高密度の電気的統合が可能になり、真のシリコン・オン・プラスチック技術が提供される。軍事用途を始めとして、この技術の潜在的な用途は非常に広くて、ＲＦ通信、センサアレイ、Ｘ線撮像装置、無線周波数識別タグ、可撓性または剛性ディスプレイ、フェーズドアレイアンテナ、エレクトロニクスなどを始めとする様々な独特の用途の開発を含む。
たとえば、大面積電子反射器（ＬＡＥＲ）にナノワイヤＴＦＴを組み込むことによって、有向性の高利得ＲＦ送信または受信用のパラボラアンテナで「任意」の表面を電子的にモーフィングすることが可能になる。これは、水から家屋を最適に保護するような物理的形状の屋根を作製することに似ており、一方で屋根の電子形状は、非常に大型の衛星放送パラボナアンテナとして動作できる。凸形状は、電子的に凹面にすることが可能であり、したがって、送受信装置の効率を増加させ、かくして、トランシーバを動作させるかまたはそれらの活力もしくは有効範囲を向上させるのに必要な電力を低減する。さらに、飛行船（小形軟式飛行船など）の空気袋は、非常に大きなモーフィングアンテナ開口部として動作するように作製することができる。かかる飛行船は、高高度電子監視／発信機を打ち上げるための低コストの解決法である。飛行船空気袋の表面でＲＦ周波数で動作する埋め込みＴＦＴは、重量を低減し、飛行船の性能を向上させる。
本発明の様々な実施形態を上記で説明したが、それらは、限定としてではなく単に例として提示されたことを理解されたい。これらの実施形態において、本発明の趣旨および範囲から逸脱せずに、形状および詳細の様々な変更を行なうことができることは、当業者に明らかであろう。したがって、本発明の幅および範囲は、上記の例示的な実施形態のいずれによっても限定されるべきではなく、特許請求の範囲およびその均等物に従ってのみ定義されるべきである。
ナノワイヤ薄膜トランジスタデバイスを製造するための例示的な従来のステップを示す。 本発明の実施形態に従ってプラズマイオン浸漬注入（ＰＩＩＩ）を実行するためのシステム２００の例を示す。 本発明の実施形態による例示的なパルスレーザアニール（ＰＬＡ）システム３００を示す。 図４Ａ−Ｂは可変パルスで低レーザフルエンスを用いて、ナノワイヤのホウ素ドーパントを活性化するためにエキシマレーザアニールを利用することを示すグラフである。図４Ａはエキシマレーザアニールを用いた様々なレーザフルエンスでのナノワイヤ抵抗を示すグラフである。図４Ｂはナノワイヤ抵抗対エキシマレーザアニールを用いたレーザエネルギのパルス数を示すグラフである。 成長基板上でナノワイヤを成長させることと、ワイヤをデバイス基板に移すことと、本発明の実施形態に従い、ＰＩＩＩおよびパルスレーザアニールを用いて、ナノワイヤにソースおよびドレインコンタクト領域を形成することとのプロセスステップを示す概略図である。 成長基板上でナノワイヤを成長させることと、ワイヤをデバイス基板に移すことと、本発明の実施形態に従い、ＰＩＩＩおよびパルスレーザアニールを用いて、ナノワイヤにソースおよびドレインコンタクト領域を形成することとのプロセスステップを示す概略図である。 成長基板上でナノワイヤを成長させることと、ワイヤをデバイス基板に移すことと、本発明の実施形態に従い、ＰＩＩＩおよびパルスレーザアニールを用いて、ナノワイヤにソースおよびドレインコンタクト領域を形成することとのプロセスステップを示す概略図である。 成長基板上でナノワイヤを成長させることと、ワイヤをデバイス基板に移すことと、本発明の実施形態に従い、ＰＩＩＩおよびパルスレーザアニールを用いて、ナノワイヤにソースおよびドレインコンタクト領域を形成することとのプロセスステップを示す概略図である。 成長基板上でナノワイヤを成長させることと、ワイヤをデバイス基板に移すことと、本発明の実施形態に従い、ＰＩＩＩおよびパルスレーザアニールを用いて、ナノワイヤにソースおよびドレインコンタクト領域を形成することとのプロセスステップを示す概略図である。 成長基板上でナノワイヤを成長させることと、ワイヤをデバイス基板に移すことと、本発明の実施形態に従い、ＰＩＩＩおよびパルスレーザアニールを用いて、ナノワイヤにソースおよびドレインコンタクト領域を形成することとのプロセスステップを示す概略図である。 成長基板上でナノワイヤを成長させることと、ワイヤをデバイス基板に移すことと、本発明の実施形態に従い、ＰＩＩＩおよびパルスレーザアニールを用いて、ナノワイヤにソースおよびドレインコンタクト領域を形成することとのプロセスステップを示す概略図である。 本発明の方法を実行する際に利用できるロールツーロール処理システムの実施形態の概略図である。

Claims (13)

  1. プラスチック基板上の少なくとも１つのナノワイヤをアニールしてソース及びドレインコンタクト領域を形成するべく前記ナノワイヤに注入されたドーパントイオンを活性化するための方法であって、前記少なくとも１つのナノワイヤが、シリコンコアと前記シリコンコアの回りに配置された少なくとも１つのシェル層を備えるものであり、前記少なくとも１つのシェル層が天然または堆積酸化物層を含み、
    １００ｍＪ／ｃｍ2未満のレーザフルエンスを有する少なくとも第１のレーザで、前記プラスチック基板上の前記少なくとも１つの前記ナノワイヤにおける部分を照射することを含み、
    前記第１のレーザが、２〜１８ｍＪ／ｃｍ2のレーザフルエンスを有し、可視光範囲内で５００ｎｍより大きい波長を有する、方法。
  2. 前記第１のレーザが、６〜１４ｍＪ／ｃｍ2のレーザフルエンスを有する、請求項１に記載の方法。
  3. 前記第１のレーザが、１６ｍＪ／ｃｍ2未満のレーザフルエンスを有する、請求項１に記載の方法。
  4. 前記照射が、前記少なくとも１つのナノワイヤの全長に沿って照射することを含む、請求項１に記載の方法。
  5. 前記レーザがパルスレーザを含む、請求項１に記載の方法。
  6. 前記パルスレーザがエキシマレーザを含む、請求項５に記載の方法。
  7. 前記パルスレーザが、Ｎｄ：ＹＬＦ（ネオジム：イットリウム・リチウム・フルオライド）レーザまたはＮｄ：ＹＡＧ（ネオジム：イットリウム・アルミニウム・ガーネット）レーザを含む、請求項５に記載の方法。
  8. 前記レーザが、前記プラスチック基板によって吸収されない波長の光を放射する、請求項１に記載の方法。
  9. 前記少なくとも１つのナノワイヤにおける前記部分が、１つまたは複数のゲート領域をさらに含む、請求項１に記載の方法。
  10. 前記アニールが、半導体デバイスを製造する際にドーパント活性化プロセスの一部として用いられる、請求項１に記載の方法。
  11. 前記デバイスが、トランジスタ、ダイオードまたは抵抗器を含む、請求項１０に記載の方法。
  12. 前記少なくとも１つのナノワイヤが、前記プラスチック基板に堆積されたナノワイヤ薄膜内に組み込まれている、請求項１に記載の方法。
  13. 前記少なくとも１つのシェル層における部分が、ソースおよびドレインコンタクト領域において、前記少なくとも１つのナノワイヤの前記シリコンコアまで除去される、請求項１に記載の方法。
JP2007543123A 2004-11-24 2005-11-10 ナノワイヤに注入されたドーパントイオンの活性化方法 Expired - Fee Related JP5305658B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US63074304P 2004-11-24 2004-11-24
US60/630,743 2004-11-24
PCT/US2005/040710 WO2006057818A2 (en) 2004-11-24 2005-11-10 Contact doping and annealing systems and processes for nanowire thin films

Publications (2)

Publication Number Publication Date
JP2008522404A JP2008522404A (ja) 2008-06-26
JP5305658B2 true JP5305658B2 (ja) 2013-10-02

Family

ID=36498413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007543123A Expired - Fee Related JP5305658B2 (ja) 2004-11-24 2005-11-10 ナノワイヤに注入されたドーパントイオンの活性化方法

Country Status (8)

Country Link
US (1) US7569503B2 (ja)
EP (1) EP1820210A4 (ja)
JP (1) JP5305658B2 (ja)
KR (1) KR101172561B1 (ja)
CN (1) CN101263078B (ja)
AU (1) AU2005309906B2 (ja)
CA (1) CA2585009C (ja)
WO (1) WO2006057818A2 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7454295B2 (en) 1998-12-17 2008-11-18 The Watereye Corporation Anti-terrorism water quality monitoring system
US9056783B2 (en) 1998-12-17 2015-06-16 Hach Company System for monitoring discharges into a waste water collection system
US8958917B2 (en) 1998-12-17 2015-02-17 Hach Company Method and system for remote monitoring of fluid quality and treatment
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US8920619B2 (en) 2003-03-19 2014-12-30 Hach Company Carbon nanotube sensor
JP2009513368A (ja) * 2005-09-23 2009-04-02 ナノシス・インコーポレイテッド ナノ構造体のドーピング方法
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
US9087945B2 (en) * 2006-06-20 2015-07-21 The University Of Kentucky Research Foundation Nanowires, nanowire junctions, and methods of making the same
US7999251B2 (en) 2006-09-11 2011-08-16 International Business Machines Corporation Nanowire MOSFET with doped epitaxial contacts for source and drain
US7786024B2 (en) * 2006-11-29 2010-08-31 Nanosys, Inc. Selective processing of semiconductor nanowires by polarized visible radiation
US7680553B2 (en) * 2007-03-08 2010-03-16 Smp Logic Systems Llc Methods of interfacing nanomaterials for the monitoring and execution of pharmaceutical manufacturing processes
US20080237682A1 (en) * 2007-03-26 2008-10-02 Kuo-Ching Chiang Semiconductor memory with conductive carbon
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
US8404160B2 (en) 2007-05-18 2013-03-26 Applied Nanotech Holdings, Inc. Metallic ink
US7923310B2 (en) 2007-07-17 2011-04-12 Sharp Laboratories Of America, Inc. Core-shell-shell nanowire transistor and fabrication method
US8506849B2 (en) 2008-03-05 2013-08-13 Applied Nanotech Holdings, Inc. Additives and modifiers for solvent- and water-based metallic conductive inks
US20090286383A1 (en) * 2008-05-15 2009-11-19 Applied Nanotech Holdings, Inc. Treatment of whiskers
US9730333B2 (en) 2008-05-15 2017-08-08 Applied Nanotech Holdings, Inc. Photo-curing process for metallic inks
KR101735710B1 (ko) 2009-03-27 2017-05-15 어플라이드 나노테크 홀딩스, 인크. 광 및／또는 레이저 소결을 향상시키기 위한 버퍼층
US8422197B2 (en) 2009-07-15 2013-04-16 Applied Nanotech Holdings, Inc. Applying optical energy to nanoparticles to produce a specified nanostructure
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
EP2583312A2 (en) 2010-06-18 2013-04-24 Sionyx, Inc. High speed photosensitive devices and associated methods
US9362122B2 (en) 2011-04-07 2016-06-07 Yissum Research Development Company Of The Hebrew University Of Jerusalem Ltd. Process for contact doping
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
US8699831B2 (en) * 2011-10-28 2014-04-15 Hewlett-Packard Development Company, L.P. Process poling for material configuration
WO2013133420A1 (ja) * 2012-03-09 2013-09-12 昭和電工株式会社 透明導電パターンの製造方法
TW201419315A (zh) 2012-07-09 2014-05-16 Applied Nanotech Holdings Inc 微米尺寸銅粒子的光燒結法
CN103107071B (zh) * 2013-01-22 2015-09-02 武汉大学 一种离子束精确掺杂单根纳米带的方法
CN107359123B (zh) * 2013-05-22 2019-11-01 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其形成方法、半导体器件及其形成方法
US8889534B1 (en) * 2013-05-29 2014-11-18 Tokyo Electron Limited Solid state source introduction of dopants and additives for a plasma doping process
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
US10204764B2 (en) * 2014-10-28 2019-02-12 Applied Materials, Inc. Methods for forming a metal silicide interconnection nanowire structure
US10088931B2 (en) 2015-11-16 2018-10-02 Samsung Electronics Co., Ltd. Silver nanowires, production methods thereof, conductors and electronic devices including the same
CN107622941A (zh) * 2016-07-15 2018-01-23 南京励盛半导体科技有限公司 一种宽禁带半导体的掺杂方法
US10193090B2 (en) 2017-06-20 2019-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
CN108231877B (zh) * 2017-12-07 2022-05-24 华南理工大学 氮化镓电子器件的欧姆接触的制备方法
US11501972B2 (en) 2020-07-22 2022-11-15 Applied Materials, Inc. Sacrificial capping layer for passivation using plasma-based implant process
CN113903788B (zh) * 2021-09-24 2024-01-19 上海华虹宏力半导体制造有限公司 三维半导体器件的掺杂方法
CN114499277B (zh) * 2022-01-21 2024-07-16 西安交通大学 一种基于二维材料的高频电化学驱动器及其制备方法
CN116913768B (zh) * 2023-09-14 2023-12-05 中国科学院半导体研究所 多次脉冲亚熔化准分子激光退火方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4988879A (en) * 1987-02-24 1991-01-29 The Board Of Trustees Of The Leland Stanford Junior College Apparatus and method for laser desorption of molecules for quantitation
US4949348A (en) * 1989-08-25 1990-08-14 The United States Of America As Represented By The Department Of Energy Blue-green upconversion laser
US5962863A (en) 1993-09-09 1999-10-05 The United States Of America As Represented By The Secretary Of The Navy Laterally disposed nanostructures of silicon on an insulating substrate
US5731046A (en) * 1994-01-18 1998-03-24 Qqc, Inc. Fabrication of diamond and diamond-like carbon coatings
US6489589B1 (en) * 1994-02-07 2002-12-03 Board Of Regents, University Of Nebraska-Lincoln Femtosecond laser utilization methods and apparatus and method for producing nanoparticles
JP2500484B2 (ja) * 1994-07-11 1996-05-29 ソニー株式会社 薄膜トランジスタの製法
JPH08139331A (ja) * 1994-11-14 1996-05-31 Sony Corp 薄膜トランジスタの製造方法
WO1997049132A1 (en) 1996-06-20 1997-12-24 Jeffrey Frey Light-emitting semiconductor device
US6319566B1 (en) * 1997-11-12 2001-11-20 John C. Polanyi Method of molecular-scale pattern imprinting at surfaces
US6878417B2 (en) * 1997-11-12 2005-04-12 John C. Polanyi Method of molecular-scale pattern imprinting at surfaces
KR100277881B1 (ko) 1998-06-16 2001-02-01 김영환 트랜지스터
US6256767B1 (en) 1999-03-29 2001-07-03 Hewlett-Packard Company Demultiplexer for a molecular wire crossbar network (MWCN DEMUX)
US6815218B1 (en) 1999-06-09 2004-11-09 Massachusetts Institute Of Technology Methods for manufacturing bioelectronic devices
WO2001003208A1 (en) 1999-07-02 2001-01-11 President And Fellows Of Harvard College Nanoscopic wire-based devices, arrays, and methods of their manufacture
US6438025B1 (en) 1999-09-08 2002-08-20 Sergei Skarupo Magnetic memory device
KR100673367B1 (ko) 1999-10-27 2007-01-24 윌리엄 마쉬 라이스 유니버시티 탄소 나노튜브의 거시적 정돈 어셈블리
RU2173003C2 (ru) 1999-11-25 2001-08-27 Септре Электроникс Лимитед Способ образования кремниевой наноструктуры, решетки кремниевых квантовых проводков и основанных на них устройств
US6458430B1 (en) * 1999-12-22 2002-10-01 Axcelis Technologies, Inc. Pretreatment process for plasma immersion ion implantation
JP3998888B2 (ja) * 2000-03-08 2007-10-31 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR100360476B1 (ko) 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
WO2002003472A2 (en) 2000-06-29 2002-01-10 California Institute Of Technology Aerosol silicon nanoparticles for use in semiconductor device fabrication
US6798000B2 (en) 2000-07-04 2004-09-28 Infineon Technologies Ag Field effect transistor
US6447663B1 (en) 2000-08-01 2002-09-10 Ut-Battelle, Llc Programmable nanometer-scale electrolytic metal deposition and depletion
US6939434B2 (en) * 2000-08-11 2005-09-06 Applied Materials, Inc. Externally excited torroidal plasma source with magnetic control of ion distribution
US7301199B2 (en) 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
EP2360298A3 (en) 2000-08-22 2011-10-05 President and Fellows of Harvard College Method for depositing a semiconductor nanowire
KR100991573B1 (ko) 2000-12-11 2010-11-04 프레지던트 앤드 펠로우즈 오브 하버드 칼리지 나노센서
WO2002048432A2 (en) * 2000-12-15 2002-06-20 The Arizona Board Of Regents Method for patterning metal using nanoparticle containing precursors
US6423583B1 (en) 2001-01-03 2002-07-23 International Business Machines Corporation Methodology for electrically induced selective breakdown of nanotubes
US6593065B2 (en) 2001-03-12 2003-07-15 California Institute Of Technology Method of fabricating nanometer-scale flowchannels and trenches with self-aligned electrodes and the structures formed by the same
TW554388B (en) 2001-03-30 2003-09-21 Univ California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
JP4748873B2 (ja) * 2001-04-06 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7084507B2 (en) 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
JP2003017508A (ja) 2001-07-05 2003-01-17 Nec Corp 電界効果トランジスタ
US6896864B2 (en) 2001-07-10 2005-05-24 Battelle Memorial Institute Spatial localization of dispersed single walled carbon nanotubes into useful structures
US6672925B2 (en) 2001-08-17 2004-01-06 Motorola, Inc. Vacuum microelectronic device and method
NZ513637A (en) 2001-08-20 2004-02-27 Canterprise Ltd Nanoscale electronic devices & fabrication methods
EP1423861A1 (en) 2001-08-30 2004-06-02 Koninklijke Philips Electronics N.V. Magnetoresistive device and electronic device
JP2003108021A (ja) 2001-09-28 2003-04-11 Hitachi Ltd 表示装置
CN1615537A (zh) * 2001-12-12 2005-05-11 宾夕法尼亚州立大学 化学反应器模板:牺牲层的制备和模板的应用
JP2003209270A (ja) 2002-01-15 2003-07-25 Toyota Central Res & Dev Lab Inc 炭素系光電素子およびその製造方法
US7049625B2 (en) 2002-03-18 2006-05-23 Max-Planck-Gesellschaft Zur Fonderung Der Wissenschaften E.V. Field effect transistor memory cell, memory device and method for manufacturing a field effect transistor memory cell
US6872645B2 (en) 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
US20030189202A1 (en) 2002-04-05 2003-10-09 Jun Li Nanowire devices and methods of fabrication
US6760245B2 (en) 2002-05-01 2004-07-06 Hewlett-Packard Development Company, L.P. Molecular wire crossbar flash memory
US7494904B2 (en) * 2002-05-08 2009-02-24 Btu International, Inc. Plasma-assisted doping
KR100493156B1 (ko) * 2002-06-05 2005-06-03 삼성전자주식회사 나노입자를 이용한 비정질 실리콘의 결정화 방법
AU2003261205A1 (en) 2002-07-19 2004-02-09 President And Fellows Of Harvard College Nanoscale coherent optical components
JP2004063924A (ja) * 2002-07-31 2004-02-26 Mitsubishi Heavy Ind Ltd レーザアニール方法及び装置
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US7115916B2 (en) 2002-09-26 2006-10-03 International Business Machines Corporation System and method for molecular optical emission
US7067867B2 (en) 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
AU2003277033A1 (en) * 2002-09-30 2004-04-23 Nanosys, Inc. Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
US20040147070A1 (en) * 2003-01-24 2004-07-29 National Chiao-Tung University Ultra-shallow junction formation for nano MOS devices using amorphous-si capping layer
US7304005B2 (en) * 2003-03-17 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
JP3878571B2 (ja) * 2003-04-15 2007-02-07 株式会社ノリタケカンパニーリミテド 電子放出源の製造方法
KR100625999B1 (ko) * 2004-02-26 2006-09-20 삼성에스디아이 주식회사 도너 시트, 상기 도너 시트의 제조방법, 상기 도너 시트를이용한 박막 트랜지스터의 제조방법, 및 상기 도너 시트를이용한 평판 표시장치의 제조방법
US7011737B2 (en) * 2004-04-02 2006-03-14 The Penn State Research Foundation Titania nanotube arrays for use as sensors and method of producing
US7344961B2 (en) 2004-07-07 2008-03-18 Nanosys, Inc. Methods for nanowire growth

Also Published As

Publication number Publication date
AU2005309906A1 (en) 2006-06-01
EP1820210A4 (en) 2014-03-05
CN101263078B (zh) 2012-12-26
US20060234519A1 (en) 2006-10-19
CA2585009A1 (en) 2006-06-01
JP2008522404A (ja) 2008-06-26
EP1820210A2 (en) 2007-08-22
AU2005309906B2 (en) 2010-12-09
US7569503B2 (en) 2009-08-04
WO2006057818A3 (en) 2008-01-03
KR101172561B1 (ko) 2012-08-08
KR20070093070A (ko) 2007-09-17
CN101263078A (zh) 2008-09-10
CA2585009C (en) 2014-09-30
WO2006057818A2 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
JP5305658B2 (ja) ナノワイヤに注入されたドーパントイオンの活性化方法
US7786024B2 (en) Selective processing of semiconductor nanowires by polarized visible radiation
US20230197852A1 (en) Source/Drain Structure
US5654203A (en) Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
US7560366B1 (en) Nanowire horizontal growth and substrate removal
JP2008515654A (ja) 導電性ポリマー及び半導体ナノワイヤに基づいてプラスチック電子部品を製造するための完全に集積化された有機層プロセス
JP3522441B2 (ja) 半導体装置
AU2005336130A1 (en) Method, system, and apparatus for gating configurations and improved contacts in nanowire-based electronic devices
Howell et al. Poly-Si thin-film transistors on steel substrates
Kim et al. A new high-performance Poly-Si TFT by simple excimer laser annealing on selectively floating a-Si layer
US20080233718A1 (en) Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication
JP5232360B2 (ja) 半導体装置及びその製造方法
JP2009246235A (ja) 半導体基板の製造方法、半導体基板及び表示装置
US20070224741A1 (en) Semiconductor element, semiconductor device, and method of manufacturing the same
Lee et al. Gigantic Crystal Grain by Excimer Laser with a Pulse Duration of 200 ns and Its Application to TFT
Nguyen et al. Void-Defect Location Control of Laser-Crystallized Silicon Thin Films with Hole-Pattern
Lien et al. DEVICE PERFORMANCE OF POLY-Si THIN-FILM TRANSISTORS FABRICATED ON YSZ CRYSTALLIZATION-INDUCTION LAYER VIA A TWO-STEP IRRADIATION METHOD USING PULSED LASER
JP2007115786A (ja) 半導体基板の製造方法及び半導体基板
JP4333115B2 (ja) 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器
Ishihara et al. Single-grain Si TFTs for high-speed flexible electronics
Della Sala Electronic materials via laser radiation
Ishihara et al. A novel Selected Area Laser Assisted (SALA) system for crystallization and doping processes in low-temperature poly-Si thin-film transistors
JP2007095989A (ja) 薄膜トランジスタの製造方法
Ishihara et al. XX: Single-Crystalline Si TFTs Fabricated with ${\mu}-Czochralski $(grain-filter) process
JP2005166813A (ja) 結晶性半導体膜の形成方法及び結晶性半導体膜、並びに半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081021

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090727

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100830

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100915

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121210

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130625

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees