JP3123638B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3123638B2
JP3123638B2 JP07271791A JP27179195A JP3123638B2 JP 3123638 B2 JP3123638 B2 JP 3123638B2 JP 07271791 A JP07271791 A JP 07271791A JP 27179195 A JP27179195 A JP 27179195A JP 3123638 B2 JP3123638 B2 JP 3123638B2
Authority
JP
Japan
Prior art keywords
conductive
circuit pattern
semiconductor chip
semiconductor device
conductive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07271791A
Other languages
English (en)
Other versions
JPH0992752A (ja
Inventor
高士 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP07271791A priority Critical patent/JP3123638B2/ja
Priority to US08/641,351 priority patent/US5640047A/en
Publication of JPH0992752A publication Critical patent/JPH0992752A/ja
Application granted granted Critical
Publication of JP3123638B2 publication Critical patent/JP3123638B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、片面をトランスファー
・モールドしたＰＢＧＡ（プラスチック・ボール・グリ
ッド・アレイ）型の半導体装置に係る、詳細には、一面
側に、熱拡散機能及びアース機能を有するグランドプレ
ーンとソルダー・ボールを接続する外部接続端子ランド
とを隔離して備えた導体回路パターンを有する半導体チ
ップ搭載回路基板の構造に関する。
【０００２】
【従来の技術】近年、ＩＣ、ＬＳＩ等の半導体装置は、
半導体チップの微細化及び半導体装置のダウン・サイジ
ング化、低コスト化に対応してＢＧＡ（Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ）と称され、半導体装置の複数の外部
接続端子に格子状に配列されたソルダー・ボールを用
い、これを実装基板上に設けたマウンティング・パッド
に一括実装する方法が提案されている。
【０００３】この種のＢＧＡ型の半導体装置には、ポリ
イミド樹脂テープ又はガラス・クロス・エポキシ樹脂基
材（一例として、ＦＲ−４）から成り、その両面に銅箔
を圧着し、一方側の銅箔に半導体チップ搭載ステージと
その周辺に放射状に離間して配列された複数の第１の導
体リードとを具備する第１の導体回路パターン、他面側
に、前記複数の第１の導体リードと導通回路を形成する
バイアから分岐した第２の導体リードを有する第２の導
体回路パターンを有する半導体チップ搭載回路基板と、
前記半導体チップ搭載回路基板に搭載された半導体チッ
プと、前記半導体チップ面に形成された電極パッドと前
記導体リードのワイヤボンディングパッドとを接続して
電気的導通回路を形成するボンディングワイヤと、前記
半導体チップの搭載面側を封止する樹脂封止部材と、前
記導体回路パターンの導体リードの外部接続端子ランド
に電気的に接続され、半導体チップを外部接続するため
のソルダー・ボールとから構成されたものがある。ここ
で、前記導体リードは一端部にワイヤボンディングパッ
ドを設け、他端部には前記半導体チップ搭載回路基板を
貫通するバイアを設けたもである。
【０００４】
【発明が解決しようする課題】しかしながら、上記の従
来例に係るＰＢＧＡ型の半導体装置にあって、前記半導
体チップ搭載回路基板は、一方面側に、ワイヤボンディ
ングパッド、半導体チップ搭載回路基板を貫通するバイ
アを有する複数の第１の導体リードから成る第１の導体
回路パターン層と、その反対面側に前記バイアから分岐
し、端部に外部接続端子ランドを備えた複数の第２の導
体リードから成る第２の導体回路パターンとを有する構
成とされているので、半導体チップが発生する熱の熱拡
散特性、寄生電流によるクロストーク・ノイズの発生に
よる高周波応答特性、導電回路長さによる電気的効率特
性、樹脂基材の耐湿特性など、近来の１０Ｗ、１００Ｍ
Ｈｚ以上の半導体装置が要求する高機能特性に対応でき
ないと言う問題が生じていた。
【０００５】
【発明の目的】本発明の目的とするところは、従来技術
のもつ課題である導体回路パターン層に発生する寄生電
流によるクロストーク・ノイズの抑制及び熱拡散性の向
上並びに導電回路を短縮することにより、電磁ノイズの
発生によって生じる半導体装置の動作不良を防ぎ、高機
能特性の要求に対応する半導体装置を提供することにあ
る。
【０００６】さらに、第２の目的は、片面トランスファ
モールドされたレジンパッケージと半導体チップ搭載回
路基板との密着性を向上させることにある。
【０００７】
【課題を解決するための手段】上記の目的を達成させる
請求項１記載の半導体装置は、半導体チップ搭載ステー
ジに設けた前記第２のバイアに接続され、半導体チップ
の発生する熱を拡散する熱拡散機能と電磁ノイズの発生
を抑制するアース機能を有するグランドプレーンと、該
グランドプレーンと同一平面内にあって、導体リードに
設けた前記第１のバイアに直結し、第２の誘電体層を介
して前記グランドプレーンから隔離された外部接続端子
ランドとから成る第２の導体回路パターンを具備する図
３に示す構成としたことを特徴とするものである。ここ
で、前記半導体チップ搭載ステージの周辺部を半導体チ
ップの電極パッドのアースパッドと接続する共通端子部
として用いた構成とすることもできる。
【０００８】さらに、請求項２記載の半導体装置は、請
求項１記載の半導体装置にあって、半導体チップ搭載回
路基板の両面側からその所定部分を包有する第１の誘電
体層と第２の誘電体層とを具備する図１に示す構成とし
たことを特徴とするものである。
【０００９】また、請求項３記載の半導体装置は、請求
項２記載の半導体装置にあって、前記第１及び第２の誘
電体層は、シルクスクリーン印刷法により形成されたソ
ルダーレジスト・マスク層であることを特徴とするもの
である。
【００１０】また、請求項４記載の半導体装置は、請求
項２又は３記載の半導体装置にあって、前記第１の誘電
体層には、複数のアンカーホールを散在させて成ること
を特徴とするものである。
【００１１】また、請求項５記載の半導体装置は、請求
項１記載の半導体装置にあって、前記第１、第２のバイ
アが、前記半導体チップ搭載回路基板を貫通するスルー
ホール内に銅の無電解めっき層の導通回路と導電性ペー
ストとで充填されて成ることを特徴とするものである。
【００１２】また、請求項６記載の半導体装置は、請求
項１記載の半導体装置にあって、前記第１、第２のバイ
アが、前記半導体チップ搭載回路基板を貫通するスルー
ホールに直接導電性ペーストが充填されて成ることを特
徴とするものである。
【００１３】また、請求項７記載の半導体装置は、請求
項５又は６記載の半導体装置にあって、前記導電性ペー
ストが、銅ペースト又はＡｇペーストから成ることを特
徴とするものである。
【００１４】
【作用】本発明に係る請求項１〜７記載の半導体装置に
おいて、半導体チップ搭載回路基板面に形成された前記
第２の導体回路パターンに、前記第１の導体回路パター
ンの複数の導体リードの他端に設けた第１のバイアに直
接的に接続する外部接続端子ランドをグランドプレーン
と同一平面上に隔離した状態で形成された構成とされて
いるので、信号伝送経路を短縮させることができ、その
結果として電気的効率を向上させることができると共
に、半導体装置の安定動作が可能となる。
【００１５】さらに、前記グランドプレーンが熱拡散機
能及びアース機能を有する構成としているので、半導体
チップが発生する熱を効率よく拡散すると共に、導体回
路パターンに発生する寄生電流を抑制することができ
る。その結果として、半導体チップの破壊やクロストー
クなどの磁気ノイズの発生を抑制することができる。
【００１６】また、請求項２、３及び４記載の半導体装
置において、前記半導体チップ搭載回路基板は、ソルダ
ーレジストから成る第１及び第２の誘電体層間に内有さ
れ、第１の誘電体層には複数のアンカーホール（ディン
プル）を設けているので、従来技術のＯＭＰＡＣ（オー
バー・モールド・パッケージ）で生じていた導体回路基
板とモールド・レジン間の剥離の発生を防ぐと共に、磁
気ノイズの漏洩を防止しすることができる。その結果と
して、密着性が良くなり、半導体装置の耐湿性を著しく
向上させることができる。
【００１７】また、請求項５、７記載の半導体装置にお
いて、スルーホールの内周壁に銅の無電解めっき層の導
通回路が形成され、その空洞部に銅ペースト又はＡｇペ
ーストから成る導電性ペーストが充填されたバイアを有
する構成とされているので、外部導電回路を形成するソ
ルダー・ボールの接続を容易に行うことができ、且つ第
１の導体回路パターンと第２の導体回路パターン間の熱
的、電気的な伝送効率をより向上させることができる。
【００１８】また、請求項６、７記載の半導体装置にお
いて、前記バイアが、前記半導体チップ搭載回路基板を
貫通するスルーホールに直接導電性ペーストが充填され
た構成とされているので、スルーホールの内周壁に銅の
無電解めっき層の導通回路を形成する必要がなくなり、
作業性を著しく向上させることができる。
【００１９】
【実施例】続いて、添付した図面を参照しつつ本発明に
係る半導体装置の一実施例につき詳細に説明する。
【００２０】図１は本発明の実施例に係る半導体装置の
構成を説明する要部断面図、図２は本発明の実施例に係
る半導体装置のレジン・パッケージ面側を示す平面図、
図３は本発明の実施例に係る半導体装置のソルダー・ボ
ール搭載面側を示す平面図、図４は本発明の実施例に係
るバイア及びソルダー・ボールの接続状態を示す導通回
路の構成を示す断面図である。
【００２１】まず、図１、図２、図３によれば、本発明
の実施例に係る半導体装置の主要構成は、樹脂基板の一
例であるガラスクロス・エポキシ樹脂基板１１（ＦＲ−
４、ＢＴレジン）からなり、前記基板の一面側に、第２
のバイア１２を設けた半導体チップ搭載ステージ１４
と、一端部に前記ステージ１４を取り囲むようにその周
辺に沿って配列された複数のワイヤボンディングパッド
１５と他端部にエリア・アレイ状に配列された第１のバ
イア１６とこれらを連接する複数の導体リード１７とを
有する図２に示す第１の導体回路パターン１８を有し、
その他面側に、プリント配線基板（ＰＷＢ）のモールデ
ィングパッドに接続し、電気的導通回路を形成するソル
ダー・ボールを接続する外部接続端子ランド３０とアー
ス機能及び熱拡散機能として作用するグランド端子ラン
ド３０ａを備えたグランドプレーン２９とを有する図３
に示す第２の導体回路パターン１９とを具備する半導体
チップ搭載回路基板２０と、前記第１の導体回路パター
ン１８及び第２の導体回路パターン１９の所要部分をマ
スキングして前記半導体チップ搭載回路基板２０を内有
する第１の誘電体層２１及び第２の誘電体層２２と、前
記第１の導体回路パターン１８の半導体チップ搭載ステ
ージ面に導電性ペースト２５を介して搭載され、複数の
電極パッド２３を有する半導体チップ２４と、前記半導
体チップ２４の複数の電極パッド２３と第１の導体回路
パターン１８間を１対１で接続し、電気的導通回路を形
成するボンディング・ワイヤ２６と、前記半導体チップ
２４、前記ボンディング・ワイヤ２６及び前記第１の導
体回路パターン１８を、トランスファ・レジンモールド
でその片面を密封したレジン・パッケージ２７と、前記
第２の誘電体層２２側に突出した状態で、前記第１のバ
イア１６に接続された外部接続端子ランド３０及び前記
第２のバイア１２に接続されたグランドプレーン２９に
設けたグランド端子ランド３０ａに接続され、外部導通
回路を形成するソルダー・ボール２８とを具備するもの
である。
【００２２】ここで、前記第１のバイア１６及び第２の
バイア１２は、図４（ａ）に示すように、前記半導体チ
ップ搭載回路基板２０を貫通するスルーホール１３の内
壁に銅の無電解めっき層を形成し、その空洞部に導電性
ペースト２５ａを充填した導通路であって、前記第１の
導体回路パターン１８と前記第２の導体回路パターン１
９の間に熱的、電気的な導通路を形成するものである。
また、前記第１のバイア１６及び第２のバイア１２は、
図４（ｂ）に示すように、スルーホールに直接導電性ペ
ースト２５ａが充填された構成としたものであっても良
い。これによって、スルーホールの内周壁に銅の無電解
めっき層の導通回路を形成する必要がなくなり、作業性
を著しく向上させることができる。
【００２３】上記の構成により、外部のプリント配線基
板と半導体チップの接続経路は、前記第１の導体回路パ
ターン１８の導体リード１７と外部接続端子ランド３０
が第１のバイア１６に接続形成されているので、プリン
ト配線基板のモールディングパッド（図示していな
い）、これに接続するソルダー・ボール２８、直接第１
のバイア１６、導体リード１７、ボンディング・ワイヤ
２６、半導体チップ２４とを経由する接続経路が形成さ
れている。これによって、接続経路が短縮され、電気的
な伝送効率を向上させることができる。
【００２４】さらに、半導体チップ２４が発生する熱の
拡散経路は、前記半導体チップ搭載ステージ１４とグラ
ンドプレーン２９が第２のバイア１２を介して接続され
ているので、半導体チップ２４、導電性ペースト２５、
半導体チップ搭載ステージ１４、第２のバイア１２、グ
ランドプレーン２９とを経由する接続経路が形成され、
熱拡散機能を有するグランドプレーン２９に拡散させる
ことができる。また、グランドプレーン２９からソルダ
ー・ボール２８を経由し、図示していない外部のプリン
ト配線基板に設けたクランドプレーンから放熱すること
もできる。これによって、半導体装置の熱衝撃による破
損や動作不良を防止することができる。
【００２５】さらに、グランドプレーン２９のアース接
続経路は、半導体チップ搭載ステージ１４と前記第１の
導体回路パターン１８に対応するグランドプレーン２９
と図示していないプリント配線基板のグランド層に接続
するソルダー・ボール２８が第２のバイア１２を介して
接続されているので、半導体チップ２４、導電性ペース
ト２５、前記半導体チップ搭載ステージ１４、グランド
プレーン２９、ソルダー・ボール２８、プリント配線基
板のグランド層の接続経路が形成される。これによっ
て、前記グランドプレーン２９、半導体チップ搭載ステ
ージ１４とがプリント配線基板のグランド層と同電位と
なり、それぞれアースとして機能し、クロストーク等の
磁気ノイズの発生を抑制して半導体装置を安定動作させ
ることができる。
【００２６】さらに、前記プリント配線基板のモールデ
ィングパッドに接続し、熱的、電気的導通回路を形成す
るソルダー・ボール２８は、外部接続端子ランド３０、
グランド端子ランド３０ａに対応して設けた導通穴に露
出したそれぞれの前記ランド３０、３０ａにフラックス
を介して接続され、図４に示す構成とされたものであ
る。ここで、前記ランドは、金めっき層を形成したもの
であってもよい。これによって、さらに、ソルダー・ボ
ール２８との接続性がより向上する。
【００２７】また、前記第１の誘電体層２１は、誘電体
層の一例であるソルダーレジスト又は光硬化性ドライフ
ィルム・ソルダーレジストからなり、前記ワイヤボンデ
ィングパッド１５と半導体チップ搭載ステージ１４を露
出する開口部と、前記開口部から離間した位置に散在す
るか複数のアンカーホール３２とを具備するものであ
る。これによって、片面側を密封したレジン・パッケー
ジ２７（オーバー・モールド・パッケージ）の剥離の発
生を防ぎ、密着性を著しく向上させることができる。
【００２８】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、グランドプレーンが熱拡散機能及びアース
機能として働き、半導体チップ搭載回路基板に発生する
電磁ノイズの発生を防止すると共に、半導体チップが発
生する熱を拡散、放熱し、半導体装置に要求される熱拡
散性、高周波応答特性及び電気特性に対応することがで
きる。
【００２９】さらに、半導体チップ搭載回路基板に形成
された第１、第２の導体回路パターン面の所要部分を第
１、第２の誘電体層で被覆しているので、搬送や整列な
どの加工工程の取り扱いによって生じていた微細な導体
回路パターンを物理的な変形や化学的な損傷から保護す
ると共に、前記誘電体層がバリア層として働き、電磁ノ
イズの漏れや入りを防ぎ半導体装置の動作が安定し、高
機能の半導体装置を低コストで提供することができる。
【図面の簡単な説明】
【図１】本発明の実施例に係る半導体装置を示す要部断
面図である。
【図２】本発明の実施例に係る半導体装置のレジン・パ
ッケージ面側を示す平面図である。
【図３】本発明の実施例に係る半導体装置のソルダー・
ボール搭載面側を示す平面図である。
【図４】本発明の実施例に係る導通回路の構成を示す部
分断面図である。
【符号の説明】
１１：ガラスクロス・エポキシ樹脂基板、１２：第２の
バイア、１３：スルーホール、１４：半導体チップ搭載
ステージ、１５：ワイヤボンディングパッド、１６：第
１のバイア、１７：導体リード、１８：第１の導体回路
パターン、１９：第２の導体回路パターン、２０：半導
体チップ搭載回路基板、２１：第１の誘電体層、２２：
第２の誘電体層、２３：電極パッド、２４：半導体チッ
プ、２５：導電性ペースト、２５ａ：導電性ペースト、
２６：ボンディング・ワイヤ、２７：レジン・パッケー
ジ、２８：ソルダー・ボール、２９：グランドプレー
ン、３０：外部接続端子ランド、３０ａ：グランド端子
ランド、３２：アンカーホール

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 樹脂基板からなり、半導体チップ搭載ス
    テージとそれを取り囲むように配列された複数の導体リ
    ードから成る第１の導体回路パターンとその反対面に前
    記樹脂基板を貫通する複数の第１のバイアに連接する外
    部接続端子ランドを設けた第２の導体回路パターンとを
    有する半導体チップ搭載回路基板と、 前記第１の導体回路パターンに搭載され、複数の電極パ
    ッドを有する半導体チップと、 前記複数の導体リードと前記複数の電極パッドとを１対
    １で接続し、電気的導通回路を形成するボンディング・
    ワイヤと、 前記ボンディング・ワイヤ、半導体チップを設けた前記
    第１の導体回路パターンの片面側をトランスファ・モー
    ルドで密封されたレジン・パッケージと、 前記第２の導体回路パターン側に突出した状態で接続さ
    れ、プリント配線基板上に形成されたモールディングパ
    ッドに接続するソルダー・ボールとから成る半導体装置
    であって、 前記第２の導体回路パターンは、前記第１の導体回路パ
    ターンの前記半導体チップ搭載ステージと第２のバイア
    を介して熱的及び電気的に導通するグランドプレーン
    と、前記グランドプレーンから隔離され、前記第１の導
    体回路パターンの前記導体リードと前記第１のバイアを
    介して電気的に導通する複数の前記外部接続端子ランド
    とが同一平面状に形成されて成る構成としたことを特徴
    とする半導体装置。
  2. 【請求項２】 前記半導体チップ搭載回路基板は、前記
    第１の導体回路パターン面と前記第２の導体回路パター
    ン面の所定部分をオーバーコートする第１及び第２の誘
    電体層の間に包有されて成ることを特徴とする請求項１
    記載の半導体装置。
  3. 【請求項３】 前記第１及び第２の誘電体層は、光硬化
    性ドライフィルム・ソルダー・レジスト・マスク層又は
    シルクスクリーン印刷法により形成されたソルダーレジ
    スト・マスク層であることを特徴とする請求項２記載の
    半導体装置。
  4. 【請求項４】 前記第１の誘電体層には、複数のアンカ
    ーホールを散在させて成ることを特徴とする請求項２又
    は３記載の半導体装置。
  5. 【請求項５】 前記第１、第２のバイアが、前記半導体
    チップ搭載回路基板を貫通するスルーホール内に銅の無
    電解めっき層の導通回路と導電性ペーストとで充填され
    て成ることを特徴とする請求項１記載の半導体装置。
  6. 【請求項６】 前記第１、第２のバイアが、前記半導体
    チップ搭載回路基板を貫通するスルーホールに直接導電
    性ペーストが充填されて成ることを特徴とする請求項１
    記載の半導体装置。
  7. 【請求項７】 前記導電性ペーストが、銅ペースト又は
    Ａｇペーストから成ることを特徴とする請求項５又は６
    記載の半導体装置。
JP07271791A 1995-09-25 1995-09-25 半導体装置 Expired - Fee Related JP3123638B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP07271791A JP3123638B2 (ja) 1995-09-25 1995-09-25 半導体装置
US08/641,351 US5640047A (en) 1995-09-25 1996-04-30 Ball grid assembly type semiconductor device having a heat diffusion function and an electric and magnetic shielding function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07271791A JP3123638B2 (ja) 1995-09-25 1995-09-25 半導体装置

Publications (2)

Publication Number Publication Date
JPH0992752A JPH0992752A (ja) 1997-04-04
JP3123638B2 true JP3123638B2 (ja) 2001-01-15

Family

ID=17504909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07271791A Expired - Fee Related JP3123638B2 (ja) 1995-09-25 1995-09-25 半導体装置

Country Status (2)

Country Link
US (1) US5640047A (ja)
JP (1) JP3123638B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7191324B2 (ja) 2019-03-12 2022-12-19 株式会社片山製作所 冷却体の加工治具

Families Citing this family (195)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2679681B2 (ja) * 1995-04-28 1997-11-19 日本電気株式会社 半導体装置、半導体装置用パッケージ及びその製造方法
JPH08316364A (ja) * 1995-05-16 1996-11-29 Toshiba Corp 半導体装置
JPH0917919A (ja) * 1995-06-29 1997-01-17 Fujitsu Ltd 半導体装置
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
US5936848A (en) * 1995-12-20 1999-08-10 Intel Corporation Electronics package that has a substrate with an array of hollow vias and solder balls that are eccentrically located on the vias
JP3080579B2 (ja) * 1996-03-06 2000-08-28 富士機工電子株式会社 エアリア・グリッド・アレイ・パッケージの製造方法
US5764485A (en) * 1996-04-19 1998-06-09 Lebaschi; Ali Multi-layer PCB blockade-via pad-connection
JPH09312374A (ja) * 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
JP3679199B2 (ja) * 1996-07-30 2005-08-03 日本テキサス・インスツルメンツ株式会社 半導体パッケージ装置
JP2825084B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置およびその製造方法
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
JP2975979B2 (ja) * 1996-12-30 1999-11-10 アナムインダストリアル株式会社 ボールグリッドアレイ半導体パッケージ用可撓性回路基板
US5866442A (en) 1997-01-28 1999-02-02 Micron Technology, Inc. Method and apparatus for filling a gap between spaced layers of a semiconductor
US6083340A (en) * 1997-02-28 2000-07-04 Hokuriku Electric Industry Co., Ltd. Process for manufacturing a multi-layer circuit board
US6323065B1 (en) 1997-05-07 2001-11-27 Signetics Methods for manufacturing ball grid array assembly semiconductor packages
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
US6215184B1 (en) * 1998-02-19 2001-04-10 Texas Instruments Incorporated Optimized circuit design layout for high performance ball grid array packages
US5796163A (en) * 1997-05-23 1998-08-18 Amkor Technology, Inc. Solder ball joint
US5900669A (en) * 1997-06-30 1999-05-04 Motorola, Inc. Semiconductor component
US6395582B1 (en) 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
KR100309957B1 (ko) * 1997-09-08 2002-08-21 신꼬오덴기 고교 가부시키가이샤 반도체장치
JPH1197573A (ja) * 1997-09-19 1999-04-09 Sony Corp 半導体パッケージ
US6818110B1 (en) * 1997-09-30 2004-11-16 Symyx Technologies, Inc. Combinatorial electrochemical deposition and testing system
US6034426A (en) * 1997-10-30 2000-03-07 Hewlett-Packard Co. Testable low inductance integrated circuit package
US6476486B1 (en) 1997-10-30 2002-11-05 Agilent Technologies, Inc. Ball grid array package with supplemental electronic component
JP3031323B2 (ja) * 1997-12-26 2000-04-10 日本電気株式会社 半導体装置とその製造方法
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
JPH11307689A (ja) * 1998-02-17 1999-11-05 Seiko Epson Corp 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
JPH11233684A (ja) * 1998-02-17 1999-08-27 Seiko Epson Corp 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP3028799B2 (ja) * 1998-02-19 2000-04-04 日本電気株式会社 半導体装置の製造方法
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US7270867B1 (en) 1998-06-10 2007-09-18 Asat Ltd. Leadless plastic chip carrier
US8330270B1 (en) 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
US6002169A (en) * 1998-06-15 1999-12-14 Lsi Logic Corporation Thermally enhanced tape ball grid array package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6175152B1 (en) * 1998-06-25 2001-01-16 Citizen Watch Co., Ltd. Semiconductor device
JP3602968B2 (ja) * 1998-08-18 2004-12-15 沖電気工業株式会社 半導体装置およびその基板接続構造
US6281568B1 (en) 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6963626B1 (en) 1998-10-02 2005-11-08 The Board Of Trustees Of The Leland Stanford Junior University Noise-reducing arrangement and method for signal processing
US6448633B1 (en) 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
JP3554212B2 (ja) * 1998-12-21 2004-08-18 沖電気工業株式会社 半導体装置
US6160713A (en) * 1998-12-21 2000-12-12 Motorola, Inc. Circuit in a selective call radio with improved electromechanical interconnects
EP1030366B1 (en) * 1999-02-15 2005-10-19 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
JP3844936B2 (ja) * 1999-03-26 2006-11-15 富士通株式会社 半導体装置
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3398721B2 (ja) * 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US6430047B2 (en) * 1999-05-28 2002-08-06 Agere Systems Guardian Corp. Standardized test board for testing custom chips
US6077766A (en) * 1999-06-25 2000-06-20 International Business Machines Corporation Variable thickness pads on a substrate surface
US6271599B1 (en) * 1999-08-03 2001-08-07 International Business Machines Corporation Wire interconnect structure for electrically and mechanically connecting an integrated circuit chip to a substrate
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
US6274474B1 (en) * 1999-10-25 2001-08-14 International Business Machines Corporation Method of forming BGA interconnections having mixed solder profiles
US6580159B1 (en) * 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6476478B1 (en) 1999-11-12 2002-11-05 Amkor Technology, Inc. Cavity semiconductor package with exposed leads and die pad
US6204559B1 (en) * 1999-11-22 2001-03-20 Advanced Semiconductor Engineering, Inc. Ball grid assembly type semiconductor package having improved chip edge support to prevent chip cracking
KR100421774B1 (ko) 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
JP2003518743A (ja) * 1999-12-21 2003-06-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 信頼性のあるフリップチップ接続のためのはんだによる有機パッケージ
US6229207B1 (en) 2000-01-13 2001-05-08 Advanced Micro Devices, Inc. Organic pin grid array flip chip carrier package
US6265768B1 (en) * 2000-01-31 2001-07-24 Advanced Semiconductor Engineering, Inc. Chip scale package
US6404059B1 (en) * 2000-02-08 2002-06-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a mounting structure and fabrication method thereof
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100559664B1 (ko) 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6372540B1 (en) 2000-04-27 2002-04-16 Amkor Technology, Inc. Moisture-resistant integrated circuit chip package and method
US6407458B1 (en) * 2000-05-04 2002-06-18 Amkor Technology, Inc. Moisture-resistant integrated circuit chip package and method
JP3488888B2 (ja) 2000-06-19 2004-01-19 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用回路基板の製造方法及びそれを用いた半導体パッケージ用回路基板
JP2002064265A (ja) * 2000-08-18 2002-02-28 Toshiba It & Control Systems Corp Ｂｇａ実装方法
TW462121B (en) * 2000-09-19 2001-11-01 Siliconware Precision Industries Co Ltd Heat sink type ball grid array package
US6515352B1 (en) 2000-09-25 2003-02-04 Micron Technology, Inc. Shielding arrangement to protect a circuit from stray magnetic fields
US6403896B1 (en) * 2000-09-27 2002-06-11 Advanced Semiconductor Engineering, Inc. Substrate having specific pad distribution
EP1346411A2 (en) * 2000-12-01 2003-09-24 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
KR100394030B1 (ko) * 2001-01-15 2003-08-06 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US20050146025A1 (en) * 2001-02-26 2005-07-07 John Gregory Method of forming an opening or cavity in a substrate for receiving an electronic component
US6377475B1 (en) 2001-02-26 2002-04-23 Gore Enterprise Holdings, Inc. Removable electromagnetic interference shield
US6449169B1 (en) * 2001-02-28 2002-09-10 Siliconware Precision Industries Co., Ltd. Ball grid array package with interdigitated power ring and ground ring
US6605865B2 (en) 2001-03-19 2003-08-12 Amkor Technology, Inc. Semiconductor package with optimized leadframe bonding strength
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6756658B1 (en) 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US6611047B2 (en) 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6906396B2 (en) * 2002-01-15 2005-06-14 Micron Technology, Inc. Magnetic shield for integrated circuit packaging
US6798046B1 (en) 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
US6885086B1 (en) 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
US6744640B2 (en) 2002-04-10 2004-06-01 Gore Enterprise Holdings, Inc. Board-level EMI shield with enhanced thermal dissipation
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6573595B1 (en) * 2002-04-24 2003-06-03 Scientek Corp. Ball grid array semiconductor package with resin coated metal core
US6627977B1 (en) 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
US6841414B1 (en) 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
US6867071B1 (en) 2002-07-12 2005-03-15 Amkor Technology, Inc. Leadframe including corner leads and semiconductor package using same
US7732914B1 (en) 2002-09-03 2010-06-08 Mclellan Neil Cavity-type integrated circuit package
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6717276B2 (en) * 2002-09-10 2004-04-06 Texas Instruments Incorporated Two-metal layer ball grid array and chip scale package having local interconnects used in wire-bonded and flip-chip semiconductor assembly
US6919620B1 (en) 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
TWI220782B (en) * 2002-10-14 2004-09-01 Siliconware Precision Industries Co Ltd Cavity-down ball grid array package with heat spreader
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
TWI243455B (en) * 2002-11-27 2005-11-11 Siliconware Precision Industries Co Ltd Ball grid array semiconductor package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
JP2005032901A (ja) * 2003-07-10 2005-02-03 Fcm Kk 導電性シート
US7033517B1 (en) 2003-09-15 2006-04-25 Asat Ltd. Method of fabricating a leadless plastic chip carrier
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7091581B1 (en) 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
US7411289B1 (en) 2004-06-14 2008-08-12 Asat Ltd. Integrated circuit package with partially exposed contact pads and process for fabricating the same
DE102004029584A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Anordnung zur Erhöhung der Zuverlässigkeit von substratbasierten BGA-Packages
US7097462B2 (en) * 2004-06-29 2006-08-29 Intel Corporation Patch substrate for external connection
TWI270189B (en) * 2004-09-20 2007-01-01 Siliconware Precision Industries Co Ltd Semiconductor package, and fabrication method and carrier thereof
US7595225B1 (en) 2004-10-05 2009-09-29 Chun Ho Fan Leadless plastic chip carrier with contact standoff
US7358119B2 (en) * 2005-01-12 2008-04-15 Asat Ltd. Thin array plastic package without die attach pad and process for fabricating the same
US8022532B2 (en) * 2005-06-06 2011-09-20 Rohm Co., Ltd. Interposer and semiconductor device
US7348663B1 (en) 2005-07-15 2008-03-25 Asat Ltd. Integrated circuit package and method for fabricating same
KR100606654B1 (ko) 2005-08-01 2006-08-01 삼성전자주식회사 전자파 장해 저감용 페라이트 차폐 구조를 구비하는 반도체패키지 및 그 제조 방법
US7410830B1 (en) 2005-09-26 2008-08-12 Asat Ltd Leadless plastic chip carrier and method of fabricating same
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7262369B1 (en) 2006-03-09 2007-08-28 Laird Technologies, Inc. Combined board level EMI shielding and thermal management
US20080080160A1 (en) * 2005-12-16 2008-04-03 Laird Technologies, Inc. Emi shielding assemblies
US7463496B2 (en) * 2006-03-09 2008-12-09 Laird Technologies, Inc. Low-profile board level EMI shielding and thermal management apparatus and spring clips for use therewith
US7623360B2 (en) 2006-03-09 2009-11-24 Laird Technologies, Inc. EMI shielding and thermal management assemblies including frames and covers with multi-position latching
US7317618B2 (en) * 2006-03-09 2008-01-08 Laird Technologies, Inc. Combined board level shielding and thermal management
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
JP2008205132A (ja) * 2007-02-19 2008-09-04 Nec Corp プリント配線板及びこれとフレキシブルプリント基板とのはんだ接続構造並びに方法
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
JP2009295958A (ja) * 2008-05-09 2009-12-17 Panasonic Corp 半導体装置
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8477499B2 (en) 2009-06-05 2013-07-02 Laird Technologies, Inc. Assemblies and methods for dissipating heat from handheld electronic devices
US7965514B2 (en) 2009-06-05 2011-06-21 Laird Technologies, Inc. Assemblies and methods for dissipating heat from handheld electronic devices
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8227903B2 (en) * 2010-09-15 2012-07-24 Stats Chippac Ltd Integrated circuit packaging system with encapsulant containment and method of manufacture thereof
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
KR20120124319A (ko) * 2011-05-03 2012-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
JP2014207145A (ja) * 2013-04-12 2014-10-30 タイコエレクトロニクスジャパン合同会社 平板状コネクタおよび隔壁実装構造
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5160779A (en) * 1989-11-30 1992-11-03 Hoya Corporation Microprobe provided circuit substrate and method for producing the same
JPH0777258B2 (ja) * 1990-03-16 1995-08-16 株式会社東芝 半導体装置
US5293072A (en) * 1990-06-25 1994-03-08 Fujitsu Limited Semiconductor device having spherical terminals attached to the lead frame embedded within the package body
US5172303A (en) * 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
EP0526992B1 (en) * 1991-07-25 1996-05-01 Ncr International Inc. Multilayer carrier for mounting an integrated circuit and method of making the same
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JP3267409B2 (ja) * 1992-11-24 2002-03-18 株式会社日立製作所 半導体集積回路装置
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5442230A (en) * 1994-09-16 1995-08-15 National Semiconductor Corporation High density integrated circuit assembly combining leadframe leads with conductive traces
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7191324B2 (ja) 2019-03-12 2022-12-19 株式会社片山製作所 冷却体の加工治具

Also Published As

Publication number Publication date
JPH0992752A (ja) 1997-04-04
US5640047A (en) 1997-06-17

Similar Documents

Publication Publication Date Title
JP3123638B2 (ja) 半導体装置
US6218731B1 (en) Tiny ball grid array package
US5903052A (en) Structure for semiconductor package for improving the efficiency of spreading heat
KR100228557B1 (ko) 반도체 장치용 적층 패키지 구조물과 이를 포함하는 반도체 장치
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
KR100391093B1 (ko) 히트 싱크가 부착된 볼 그리드 어레이 패키지
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US6599779B2 (en) PBGA substrate for anchoring heat sink
US5835355A (en) Tape ball grid array package with perforated metal stiffener
US20020034066A1 (en) Heat dissipation ball grid array package
JP2008172267A (ja) 集積回路パッケージの製造方法および集積回路パッケージ
US7109573B2 (en) Thermally enhanced component substrate
KR20070010915A (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JP3877095B2 (ja) 半導体装置
KR100675030B1 (ko) 집적 회로 패키지
JPH09326450A (ja) 半導体装置およびその製造方法
US20080032454A1 (en) Thermally Enhanced BGA Package Substrate Structure and Methods
KR200254077Y1 (ko) 열방출용 구리랜드를 갖는 윈도우 칩 스케일 패키지용인쇄회로기판
JP2765632B2 (ja) 半導体装置用パッケージ
KR100216063B1 (ko) 메탈 볼 그리드 어레이 패키지
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
JPH1131713A (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071027

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees