JPH09326450A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09326450A JPH09326450A JP16231896A JP16231896A JPH09326450A JP H09326450 A JPH09326450 A JP H09326450A JP 16231896 A JP16231896 A JP 16231896A JP 16231896 A JP16231896 A JP 16231896A JP H09326450 A JPH09326450 A JP H09326450A
- Authority
- JP
- Japan
- Prior art keywords
- reinforcing plate
- integrated circuit
- circuit chip
- conductor pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】集積回路チップで発生した熱を外部に効率良く
放散する熱抵抗の低いテープＢＧＡパッケージを提供す
る。 【解決手段】本発明は、一面側に複数の半田バンプを形
成した可撓性絶縁基板上に集積回路チップを搭載したテ
ープＢＧＡパッケージに関するものである。テープＢＧ
Ａパッケージ１は、可撓性絶縁基板３上に補強板８を有
している。集積回路チップ２は、この補強板８上に搭載
され、その電極パッド２ａは補強板の開口８ａを介して
可撓性絶縁基板上の導体パターン４と接続される。その
上で、集積回路チップは樹脂１０により封止される。さ
らに、補強板と半田バンプのうちの一部５ａとを熱的に
接続する。集積回路チップ２の熱は、補強板のダイパッ
ド８ｂからブリッジ８ｃを通って樹脂で覆われない周辺
部８ｄに至る。熱の一部は、周辺部８ｄの表面から空気
中へ放熱され、一部は半田バンプ５ａを介して外部基板
側へ放熱される。
放散する熱抵抗の低いテープＢＧＡパッケージを提供す
る。 【解決手段】本発明は、一面側に複数の半田バンプを形
成した可撓性絶縁基板上に集積回路チップを搭載したテ
ープＢＧＡパッケージに関するものである。テープＢＧ
Ａパッケージ１は、可撓性絶縁基板３上に補強板８を有
している。集積回路チップ２は、この補強板８上に搭載
され、その電極パッド２ａは補強板の開口８ａを介して
可撓性絶縁基板上の導体パターン４と接続される。その
上で、集積回路チップは樹脂１０により封止される。さ
らに、補強板と半田バンプのうちの一部５ａとを熱的に
接続する。集積回路チップ２の熱は、補強板のダイパッ
ド８ｂからブリッジ８ｃを通って樹脂で覆われない周辺
部８ｄに至る。熱の一部は、周辺部８ｄの表面から空気
中へ放熱され、一部は半田バンプ５ａを介して外部基板
側へ放熱される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特にパッケージに搭載される半導体
集積回路チップの放熱構造を備えたテープＢＧＡパッケ
ージおよびその製造方法に関する。
の製造方法に関し、特にパッケージに搭載される半導体
集積回路チップの放熱構造を備えたテープＢＧＡパッケ
ージおよびその製造方法に関する。
【０００２】
【従来の技術】半導体集積回路パッケージの小型化、多
ピン化の要求に伴い、従来のＱＦＰ(Quad Flat Packag
e)やＴＣＰ(Tape Carrier Package)に変わるものとして
ＢＧＡパッケージが注目を集めている。ＢＧＡ(Ball Gr
id Array)は、集積回路チップを実装した基板の底面側
に、接続端子である半田バンプを２次元的に配列した表
面実装型のパッケージである。接続端子を２次元的に配
列したため、多ピン化を図っても端子ピッチを１ｍｍ以
上とすることができ、従来の一括リフロー実装技術を使
用し簡易に実装し得る点もＢＧＡの利点の一つである。
ピン化の要求に伴い、従来のＱＦＰ(Quad Flat Packag
e)やＴＣＰ(Tape Carrier Package)に変わるものとして
ＢＧＡパッケージが注目を集めている。ＢＧＡ(Ball Gr
id Array)は、集積回路チップを実装した基板の底面側
に、接続端子である半田バンプを２次元的に配列した表
面実装型のパッケージである。接続端子を２次元的に配
列したため、多ピン化を図っても端子ピッチを１ｍｍ以
上とすることができ、従来の一括リフロー実装技術を使
用し簡易に実装し得る点もＢＧＡの利点の一つである。
【０００３】ＢＧＡパッケージの一種に、テープＢＧＡ
パッケージがある。これは、集積回路チップを搭載する
基板をＴＣＰのように、ポリイミドの可撓性テープで構
成したものである。テープ上のチップは、樹脂により覆
われ封止される。テープＢＧＡは、量産性、加工性の点
において他のＢＧＡパッケージよりも優れている。しか
しながらテープＢＧＡパッケージにおいても、他の高集
積化されたチップを搭載するパッケージと同様に、解決
されなければならない問題がある。それは、搭載した集
積回路チップの放熱性の問題である。チップの高集積化
に伴って一層パッケージの放熱性の問題が重要になって
きている。テープＢＧＡにおいて集積回路チップは、絶
縁性のポリイミドテープ及び絶縁性の樹脂によって覆わ
れている。よってチップから発生した熱はこれらを介し
て外気中に放散されなければならない。これら絶縁性の
素材は、チップを外部の汚染された環境から守るという
面においては優れた性能を発揮するが、チップの熱を外
部に放出するという面においては良好には機能しない。
パッケージがある。これは、集積回路チップを搭載する
基板をＴＣＰのように、ポリイミドの可撓性テープで構
成したものである。テープ上のチップは、樹脂により覆
われ封止される。テープＢＧＡは、量産性、加工性の点
において他のＢＧＡパッケージよりも優れている。しか
しながらテープＢＧＡパッケージにおいても、他の高集
積化されたチップを搭載するパッケージと同様に、解決
されなければならない問題がある。それは、搭載した集
積回路チップの放熱性の問題である。チップの高集積化
に伴って一層パッケージの放熱性の問題が重要になって
きている。テープＢＧＡにおいて集積回路チップは、絶
縁性のポリイミドテープ及び絶縁性の樹脂によって覆わ
れている。よってチップから発生した熱はこれらを介し
て外気中に放散されなければならない。これら絶縁性の
素材は、チップを外部の汚染された環境から守るという
面においては優れた性能を発揮するが、チップの熱を外
部に放出するという面においては良好には機能しない。
【０００４】
【発明が解決しようとする課題】本発明の目的は、搭載
した集積回路チップで発生した熱を外部に効率良く放散
する熱抵抗の低いテープＢＧＡパッケージを提供するこ
とである。
した集積回路チップで発生した熱を外部に効率良く放散
する熱抵抗の低いテープＢＧＡパッケージを提供するこ
とである。
【０００５】
【課題を解決するための手段】本発明は、一面側に複数
の半田バンプを形成した可撓性絶縁基板上に集積回路チ
ップを搭載した半導体装置に関するものである。本発明
の半導体装置は、可撓性絶縁基板上に補強板を有してい
る。補強板は基本的には、パッケージとしての十分な強
度を持たない可撓性絶縁基板を補強するためのものであ
る。集積回路チップは、この補強板上に搭載され、その
電極パッドは可撓性絶縁基板上の導体パターンと接続さ
れる。その上で、集積回路チップはその接続箇所を含め
て樹脂により封止される。
の半田バンプを形成した可撓性絶縁基板上に集積回路チ
ップを搭載した半導体装置に関するものである。本発明
の半導体装置は、可撓性絶縁基板上に補強板を有してい
る。補強板は基本的には、パッケージとしての十分な強
度を持たない可撓性絶縁基板を補強するためのものであ
る。集積回路チップは、この補強板上に搭載され、その
電極パッドは可撓性絶縁基板上の導体パターンと接続さ
れる。その上で、集積回路チップはその接続箇所を含め
て樹脂により封止される。
【０００６】上記電極パッドと導体パターンとを接続す
るために補強板上に開口を形成し、この開口を介して導
体ワイヤで接続をすることが効率的である。もっとも他
の方法、例えば補強板にこの補強板とは絶縁された導体
ビアを形成しこれを介して導通を得る方法も可能であろ
う。この場合にフリップチップにより集積回路チップを
搭載する方法も可能であろう。
るために補強板上に開口を形成し、この開口を介して導
体ワイヤで接続をすることが効率的である。もっとも他
の方法、例えば補強板にこの補強板とは絶縁された導体
ビアを形成しこれを介して導通を得る方法も可能であろ
う。この場合にフリップチップにより集積回路チップを
搭載する方法も可能であろう。
【０００７】補強板上に開口を形成した場合には、集積
回路チップ下の補強板の領域（この部分は樹脂で覆われ
ている）は、他の補強板の領域（樹脂で覆われていな
い）と幾つかのブリッジを介して連続している。集積回
路チップの熱は、それが接している補強板の領域から上
記ブリッジを通って、外気に対し露出した補強板の領域
に至り発散される。補強板は一定の強度を得るため及び
集積回路チップの熱を効率良く外部へ放出するために熱
伝導率の高い金属、例えば銅とすることが好ましい。放
熱効率をよくするために、補強板の上にさらにヒートシ
ンクを設けることが可能である。
回路チップ下の補強板の領域（この部分は樹脂で覆われ
ている）は、他の補強板の領域（樹脂で覆われていな
い）と幾つかのブリッジを介して連続している。集積回
路チップの熱は、それが接している補強板の領域から上
記ブリッジを通って、外気に対し露出した補強板の領域
に至り発散される。補強板は一定の強度を得るため及び
集積回路チップの熱を効率良く外部へ放出するために熱
伝導率の高い金属、例えば銅とすることが好ましい。放
熱効率をよくするために、補強板の上にさらにヒートシ
ンクを設けることが可能である。
【０００８】放熱性という面からは集積回路チップは補
強板に接していれば足り、必ずしも補強板の上に搭載さ
れなくともよい。すなわち、補強板のチップ搭載位置に
開口を形成し、この中にチップを納める。チップは熱伝
導性の接着剤を介して補強板に熱的に接続されるという
構成を採ることもできる。パッケージの高さを低くする
ためにこのような構造が採用される。
強板に接していれば足り、必ずしも補強板の上に搭載さ
れなくともよい。すなわち、補強板のチップ搭載位置に
開口を形成し、この中にチップを納める。チップは熱伝
導性の接着剤を介して補強板に熱的に接続されるという
構成を採ることもできる。パッケージの高さを低くする
ためにこのような構造が採用される。
【０００９】本発明は集積回路チップの放熱を図るため
に、更に特徴的な構成を有することができる。すなわ
ち、可撓性絶縁基板に形成される半田バンプのうちのい
くつかを、上記補強板に対し熱的に接続することができ
る。そのために対象となっている半田バンプの部分で、
可撓性絶縁基板と補強板を接着するための接着剤の層を
除去する。この半田バンプは補強板に直接又は熱伝導性
接着剤を介して接続される。上記補強板に集積回路チッ
プから伝わってきた熱は、この半田バンプを通して印刷
回路基板上の導体パターンに放散される。放熱用に選択
される半田バンプは、集積回路チップの電源用に用いら
れるもの、すなわち電源電位又は接地電位の供給用とす
ることができる。この場合、補強板は電源又は接地電位
と同電位に保たれ、インピーダンス整合が図られる。ま
た放熱効率をよくするためには、集積回路チップの直下
の補強板の領域に熱的に接する半田バンプを設けること
が効果的であろう。
に、更に特徴的な構成を有することができる。すなわ
ち、可撓性絶縁基板に形成される半田バンプのうちのい
くつかを、上記補強板に対し熱的に接続することができ
る。そのために対象となっている半田バンプの部分で、
可撓性絶縁基板と補強板を接着するための接着剤の層を
除去する。この半田バンプは補強板に直接又は熱伝導性
接着剤を介して接続される。上記補強板に集積回路チッ
プから伝わってきた熱は、この半田バンプを通して印刷
回路基板上の導体パターンに放散される。放熱用に選択
される半田バンプは、集積回路チップの電源用に用いら
れるもの、すなわち電源電位又は接地電位の供給用とす
ることができる。この場合、補強板は電源又は接地電位
と同電位に保たれ、インピーダンス整合が図られる。ま
た放熱効率をよくするためには、集積回路チップの直下
の補強板の領域に熱的に接する半田バンプを設けること
が効果的であろう。
【００１０】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照しつつ説明する。図１〜５に本発明を適用した２５
６ピン対応のテープＢＧＡパッケージを示す。半導体装
置１は、方形のパッケージの中央に半導体集積回路チッ
プ２を搭載する。図１及び図２はこのパッケージの一部
を切欠いて示す斜視図である。本半導体装置１の最も下
面の層は、ポリイミドからなる可撓性絶縁基板３の層で
ある。可撓性絶縁基板３は、その上面に導体パターン４
が印刷されている。多くの導体パターン４の一端は、集
積回路チップ２が搭載される領域を残して、基板の中心
に向かって延びている。導体パターンのこの内側の端部
をインナーリード部４ａと呼ぶ。各インナーリード部４
ａは、搭載される集積回路チップ２の各電極パッド２ａ
と導体ワイヤ６を介して電気的に接続される。導体パタ
ーン４の他端は、可撓性絶縁基板３の下面に形成される
半田バンプ５の位置に対応する位置に延びている。導体
パターンのこの外側の端部をアウターリード部４ｂと呼
ぶ。図５には可撓性絶縁基板３上の導体パターン４の配
列が簡略化して示されている。図３及び図４で明らかな
ように、アウターリード部４ｂの直下の可撓性絶縁基板
３の部分には、ビア３ａが形成される。各半田バンプ５
はこのビア３ａを通して導体パターンのアウターリード
４ｂと電気的に接続される。
参照しつつ説明する。図１〜５に本発明を適用した２５
６ピン対応のテープＢＧＡパッケージを示す。半導体装
置１は、方形のパッケージの中央に半導体集積回路チッ
プ２を搭載する。図１及び図２はこのパッケージの一部
を切欠いて示す斜視図である。本半導体装置１の最も下
面の層は、ポリイミドからなる可撓性絶縁基板３の層で
ある。可撓性絶縁基板３は、その上面に導体パターン４
が印刷されている。多くの導体パターン４の一端は、集
積回路チップ２が搭載される領域を残して、基板の中心
に向かって延びている。導体パターンのこの内側の端部
をインナーリード部４ａと呼ぶ。各インナーリード部４
ａは、搭載される集積回路チップ２の各電極パッド２ａ
と導体ワイヤ６を介して電気的に接続される。導体パタ
ーン４の他端は、可撓性絶縁基板３の下面に形成される
半田バンプ５の位置に対応する位置に延びている。導体
パターンのこの外側の端部をアウターリード部４ｂと呼
ぶ。図５には可撓性絶縁基板３上の導体パターン４の配
列が簡略化して示されている。図３及び図４で明らかな
ように、アウターリード部４ｂの直下の可撓性絶縁基板
３の部分には、ビア３ａが形成される。各半田バンプ５
はこのビア３ａを通して導体パターンのアウターリード
４ｂと電気的に接続される。
【００１１】可撓性絶縁基板３の上面には、接着剤の層
７を介して補強板８が接着される。一つの実施例では、
補強板８は厚さ約0.25mmの銅板である。接着剤の層７
は、絶縁性のもので、導電性の補強板を可撓性絶縁基板
３の導体パターン４から電気的に分離する。集積回路チ
ップ２はこの補強板８の中央に搭載される。補強板８の
集積回路チップ２を搭載する領域の周囲には、チップの
四辺に沿って４つの開口８ａが形成されている。各開口
８ａからはその下の可撓性絶縁基板３の上面が臨め、導
体パターン４のインナーリード部４ａが露出している。
言い換えれば開口８ａは、集積回路チップの電極パッド
２ａとインナーリード部４ａとを空間的に連通させるた
めのものであり、インナーリード部４ａが露出するよう
に開口８ａの位置が決定される。各インナーリード部４
ａと集積回路チップの電極パッド２ａは、この開口８ａ
を通して配される導体ワイヤ６を通常のワイヤボンディ
ングの方法により配線することにより電気的に接続され
る。
７を介して補強板８が接着される。一つの実施例では、
補強板８は厚さ約0.25mmの銅板である。接着剤の層７
は、絶縁性のもので、導電性の補強板を可撓性絶縁基板
３の導体パターン４から電気的に分離する。集積回路チ
ップ２はこの補強板８の中央に搭載される。補強板８の
集積回路チップ２を搭載する領域の周囲には、チップの
四辺に沿って４つの開口８ａが形成されている。各開口
８ａからはその下の可撓性絶縁基板３の上面が臨め、導
体パターン４のインナーリード部４ａが露出している。
言い換えれば開口８ａは、集積回路チップの電極パッド
２ａとインナーリード部４ａとを空間的に連通させるた
めのものであり、インナーリード部４ａが露出するよう
に開口８ａの位置が決定される。各インナーリード部４
ａと集積回路チップの電極パッド２ａは、この開口８ａ
を通して配される導体ワイヤ６を通常のワイヤボンディ
ングの方法により配線することにより電気的に接続され
る。
【００１２】４つの開口８ａによって補強板８の中央に
は、島が形成され、集積回路チップ２はこの部分に搭載
される。以下、この島の部分をダイパッド８ｂと呼ぶ。
集積回路チップ２は銀ペースト又は伝熱性接着剤を介し
てダイパッド８ｂ上に固定される。このダイパッド８ｂ
の部分と周囲の補強板８ｄの部分とは、４本のブリッジ
８ｃによって繋がっている。ブリッジ８ｃは、次の２つ
の働きを持つという意味で重要である。第一に、ブリッ
ジ８ｃは、周囲の補強板８ｄに対しダイパッド８ｂを支
持する構造的な機能を果たす。ブリッジ８ｃによって周
囲の補強板８ｄとダイパッド８ｂが一体的にされていな
ければ、ダイパッド８ｂ上に搭載された集積回路チップ
２は可撓性絶縁基板２上に支持されるだけの不安定な状
態になり、導体ワイヤ６の断線やパッケージにひび割れ
が生じるおそれがある。第二に、ブリッジ８ｃは、集積
回路チップ２から発生した熱を周囲の補強板８ｄ上に逃
がす機能を果たす。集積回路チップ２の熱は、ダイパッ
ド８ｂに伝わり、４本のブリッジ８ｃから補強板８ｄに
至る。ダイパッド８ｂと周囲の補強板８ｄとの間の熱抵
抗は、ブリッジ８ｃの長さ及び断面積に比例する。熱抵
抗を低くするためには、できるだけブリッジ８ｃの長さ
を短くし、断面積を広くするのが良い。しかしブリッジ
の寸法は、開口８ａの大きさによって必然的に決定され
る。開口８ａの大きさは、導体ワイヤ６のボンディング
に支障のない広さが必要であり一定の制限がある。一つ
の実施例では、各ブリッジを、長さ約3mm、厚さ約0.25m
m、太いところの幅約0.7mm、細いところの幅約0.2mmで
成型した。また図６に示す他の実施例では、ブリッジを
長さ約0.9mm、厚さ約0.25mm、幅約0.25mmで成型した。
は、島が形成され、集積回路チップ２はこの部分に搭載
される。以下、この島の部分をダイパッド８ｂと呼ぶ。
集積回路チップ２は銀ペースト又は伝熱性接着剤を介し
てダイパッド８ｂ上に固定される。このダイパッド８ｂ
の部分と周囲の補強板８ｄの部分とは、４本のブリッジ
８ｃによって繋がっている。ブリッジ８ｃは、次の２つ
の働きを持つという意味で重要である。第一に、ブリッ
ジ８ｃは、周囲の補強板８ｄに対しダイパッド８ｂを支
持する構造的な機能を果たす。ブリッジ８ｃによって周
囲の補強板８ｄとダイパッド８ｂが一体的にされていな
ければ、ダイパッド８ｂ上に搭載された集積回路チップ
２は可撓性絶縁基板２上に支持されるだけの不安定な状
態になり、導体ワイヤ６の断線やパッケージにひび割れ
が生じるおそれがある。第二に、ブリッジ８ｃは、集積
回路チップ２から発生した熱を周囲の補強板８ｄ上に逃
がす機能を果たす。集積回路チップ２の熱は、ダイパッ
ド８ｂに伝わり、４本のブリッジ８ｃから補強板８ｄに
至る。ダイパッド８ｂと周囲の補強板８ｄとの間の熱抵
抗は、ブリッジ８ｃの長さ及び断面積に比例する。熱抵
抗を低くするためには、できるだけブリッジ８ｃの長さ
を短くし、断面積を広くするのが良い。しかしブリッジ
の寸法は、開口８ａの大きさによって必然的に決定され
る。開口８ａの大きさは、導体ワイヤ６のボンディング
に支障のない広さが必要であり一定の制限がある。一つ
の実施例では、各ブリッジを、長さ約3mm、厚さ約0.25m
m、太いところの幅約0.7mm、細いところの幅約0.2mmで
成型した。また図６に示す他の実施例では、ブリッジを
長さ約0.9mm、厚さ約0.25mm、幅約0.25mmで成型した。
【００１３】上記ダイパッド８ｂ及びブリッジ８ｃは、
その上に搭載した集積回路チップ２の放熱をするために
重要なものであるが、これらは他にも重要な働きをす
る。後述する樹脂ポッティングの際あるいは半田リフロ
ーの際にパッケージは高温に晒され、ポリイミドの可撓
性絶縁基板３に収縮や歪みを生じることがある。可撓性
絶縁基板３の面に接着されたダイパッド８ｂ及びブリッ
ジ８ｃは、熱による可撓性絶縁基板３の収縮や歪みを抑
える働きをする。
その上に搭載した集積回路チップ２の放熱をするために
重要なものであるが、これらは他にも重要な働きをす
る。後述する樹脂ポッティングの際あるいは半田リフロ
ーの際にパッケージは高温に晒され、ポリイミドの可撓
性絶縁基板３に収縮や歪みを生じることがある。可撓性
絶縁基板３の面に接着されたダイパッド８ｂ及びブリッ
ジ８ｃは、熱による可撓性絶縁基板３の収縮や歪みを抑
える働きをする。
【００１４】集積回路チップ２は樹脂をその上からポッ
ティングすることにより封止される。樹脂による層１０
は、集積回路チップ２、導体ワイヤ６及び補強板８の４
つの開口８ａを完全に覆う。集積回路チップ２から発生
する熱は、樹脂の層１０を通って幾らかが放熱されるけ
れども、その殆どは先に説明したダイパッド８ｂからブ
リッジ８ｃを通って周囲の補強板８ｄに放熱される。本
発明のこのような構造によって、集積回路チップ及び周
囲の接続回路を外部の汚染された環境から保護しつつ
も、効率的なチップの放熱が実現される。
ティングすることにより封止される。樹脂による層１０
は、集積回路チップ２、導体ワイヤ６及び補強板８の４
つの開口８ａを完全に覆う。集積回路チップ２から発生
する熱は、樹脂の層１０を通って幾らかが放熱されるけ
れども、その殆どは先に説明したダイパッド８ｂからブ
リッジ８ｃを通って周囲の補強板８ｄに放熱される。本
発明のこのような構造によって、集積回路チップ及び周
囲の接続回路を外部の汚染された環境から保護しつつ
も、効率的なチップの放熱が実現される。
【００１５】次に本発明のもう一つの特徴的構造につい
て説明する。可撓性絶縁基板３の下面に形成される半田
バンプ５は、本来集積回路チップ２内の回路を外部基板
に電気的に接続し、チップへの電力の供給及び信号の受
け渡しをするためのものである。本発明において一部の
半田バンプは、集積回路チップ２の熱を外部基板上に放
散するために機能する。先の実施形態において、半導体
装置１の四隅の幾つかの半田バンプ５ａは、放熱用のも
のである。図２においてこれらの半田バンプ５ａに斜線
を付して電気接続用のものと区別した。
て説明する。可撓性絶縁基板３の下面に形成される半田
バンプ５は、本来集積回路チップ２内の回路を外部基板
に電気的に接続し、チップへの電力の供給及び信号の受
け渡しをするためのものである。本発明において一部の
半田バンプは、集積回路チップ２の熱を外部基板上に放
散するために機能する。先の実施形態において、半導体
装置１の四隅の幾つかの半田バンプ５ａは、放熱用のも
のである。図２においてこれらの半田バンプ５ａに斜線
を付して電気接続用のものと区別した。
【００１６】放熱用の半田バンプ５ａは、図３及び図４
で明らかなように、その基部が補強板８の裏面に直接接
している。すなわち、電気接続用の半田バンプ５の場合
と異なり、半田バンプ５ａの位置のアウターリード部４
ｂと接着層７は製造段階で除去されている。従って、半
田バンプの形成前においては、可撓性絶縁基板３のビア
３ａからは、導体パターンではなく、補強板８が覗いて
いる。ここに、半田バンプ５ａを形成する。実施例で
は、接地電位供給用の半田バンプを放熱用として補強板
８に接触させた。放熱用の半田バンプ５ａは、半導体装
置１が実装される外部基板１１上の回路パターンのラン
ド１２に、他の半田バンプ５と同様にはんだ付けされ
る。集積回路チップ２からブリッジ８ｃを伝わって補強
板８の周囲部分８ｄに至った熱は、その一部がその表面
から空気中に放散されると共に、他の一部はこの放熱用
の半田バンプ５ａから外部基板１１の回路パターンに放
散される。
で明らかなように、その基部が補強板８の裏面に直接接
している。すなわち、電気接続用の半田バンプ５の場合
と異なり、半田バンプ５ａの位置のアウターリード部４
ｂと接着層７は製造段階で除去されている。従って、半
田バンプの形成前においては、可撓性絶縁基板３のビア
３ａからは、導体パターンではなく、補強板８が覗いて
いる。ここに、半田バンプ５ａを形成する。実施例で
は、接地電位供給用の半田バンプを放熱用として補強板
８に接触させた。放熱用の半田バンプ５ａは、半導体装
置１が実装される外部基板１１上の回路パターンのラン
ド１２に、他の半田バンプ５と同様にはんだ付けされ
る。集積回路チップ２からブリッジ８ｃを伝わって補強
板８の周囲部分８ｄに至った熱は、その一部がその表面
から空気中に放散されると共に、他の一部はこの放熱用
の半田バンプ５ａから外部基板１１の回路パターンに放
散される。
【００１７】実施例では、半導体装置１の四隅に位置す
る半田バンプを放熱用のものとした。この実施例に示さ
れた形状の半導体装置においては、四隅付近の半田バン
プは、半田リフロー時や環境変化によるパッケージの反
りや歪みによって、外部基板側との接続が良好に行われ
なくなる確率が最も高い。従って、この部分に電気接続
用の半田バンプを配置することはできるだけ避けること
が好ましい。放熱用の半田バンプは、仮にその幾つかが
外部基板側と良好に接続されなくても、半導体装置の機
能に重大な影響を与えることはない。従って実施例のよ
うな放熱用半田バンプ５ａの配列は、一つの好適な態様
である。しかしながら、放熱用の半田バンプを他の位置
に配置することに技術的な問題はない。実施例において
可撓性絶縁基板３下面の中央の空いた領域に、放熱用の
半田バンプを形成することもできる。一般に、ＢＧＡパ
ッケージにおいて全面格子型のパッケージは、実施例の
ような周辺格子型のパッケージに比して敬遠されがちで
ある。なぜならば内側の半田バンプからの配線の引き出
しが困難であり、外部基板の層数を増やす必要が生じる
からである。内側の半田バンプを放熱用とした場合に
は、必ずしもその配線の引き出しは重要ではない。半田
バンプを接地させるランドがあれば足りる。
る半田バンプを放熱用のものとした。この実施例に示さ
れた形状の半導体装置においては、四隅付近の半田バン
プは、半田リフロー時や環境変化によるパッケージの反
りや歪みによって、外部基板側との接続が良好に行われ
なくなる確率が最も高い。従って、この部分に電気接続
用の半田バンプを配置することはできるだけ避けること
が好ましい。放熱用の半田バンプは、仮にその幾つかが
外部基板側と良好に接続されなくても、半導体装置の機
能に重大な影響を与えることはない。従って実施例のよ
うな放熱用半田バンプ５ａの配列は、一つの好適な態様
である。しかしながら、放熱用の半田バンプを他の位置
に配置することに技術的な問題はない。実施例において
可撓性絶縁基板３下面の中央の空いた領域に、放熱用の
半田バンプを形成することもできる。一般に、ＢＧＡパ
ッケージにおいて全面格子型のパッケージは、実施例の
ような周辺格子型のパッケージに比して敬遠されがちで
ある。なぜならば内側の半田バンプからの配線の引き出
しが困難であり、外部基板の層数を増やす必要が生じる
からである。内側の半田バンプを放熱用とした場合に
は、必ずしもその配線の引き出しは重要ではない。半田
バンプを接地させるランドがあれば足りる。
【００１８】ある実験では従来のパッケージにおいて７
４℃／Ｗの熱抵抗が測定された。図１に示す半導体装置
において、同様の測定を行った結果、熱抵抗は６２℃／
Ｗであった。
４℃／Ｗの熱抵抗が測定された。図１に示す半導体装置
において、同様の測定を行った結果、熱抵抗は６２℃／
Ｗであった。
【００１９】次に上記半導体装置の製造工程について述
べる。可撓性絶縁基板はＴＡＢテープの形で与えられ
る。可撓性絶縁基板の半田バンプが形成される位置に対
応してビアが開けられ、表面には成膜、写真製版の工程
によって導体パターンが形成される。別の工程で銅板に
穴開けを行い補強板を形成する。可撓性絶縁基板の導体
パターンを形成した面に接着剤を塗布し、補強板を接着
する。このときに補強板の開口から導体パターンのイン
ナーリードが臨めるように両者は位置決めされる。
べる。可撓性絶縁基板はＴＡＢテープの形で与えられ
る。可撓性絶縁基板の半田バンプが形成される位置に対
応してビアが開けられ、表面には成膜、写真製版の工程
によって導体パターンが形成される。別の工程で銅板に
穴開けを行い補強板を形成する。可撓性絶縁基板の導体
パターンを形成した面に接着剤を塗布し、補強板を接着
する。このときに補強板の開口から導体パターンのイン
ナーリードが臨めるように両者は位置決めされる。
【００２０】可撓性絶縁基板のビアのうち、各四隅に位
置する６個のビアから覗く導体パターンの層及びその下
に位置する接着剤の層をエッチングにより除去する。こ
れによってこれらのビア内に補強板の裏面が露出する。
もっとも、除去される導体パターン及び接着剤の層の部
分を初めから形成しない、すなわちこの部分を避けて導
体パターン及び接着剤層を形成する方法を採ることもで
きる。この場合は上記除去のための工程が省略される。
補強板のダイパッドの上に集積回路チップを銀ペースト
又は伝熱性接着剤により固着する。補強板の開口を介し
て集積回路チップの電極パッドと可撓性絶縁基板上のイ
ンナーリードとをワイヤボンディングする。そして集積
回路チップ、導体ワイヤ、補強板の開口を覆うように、
樹脂をポッティングする。
置する６個のビアから覗く導体パターンの層及びその下
に位置する接着剤の層をエッチングにより除去する。こ
れによってこれらのビア内に補強板の裏面が露出する。
もっとも、除去される導体パターン及び接着剤の層の部
分を初めから形成しない、すなわちこの部分を避けて導
体パターン及び接着剤層を形成する方法を採ることもで
きる。この場合は上記除去のための工程が省略される。
補強板のダイパッドの上に集積回路チップを銀ペースト
又は伝熱性接着剤により固着する。補強板の開口を介し
て集積回路チップの電極パッドと可撓性絶縁基板上のイ
ンナーリードとをワイヤボンディングする。そして集積
回路チップ、導体ワイヤ、補強板の開口を覆うように、
樹脂をポッティングする。
【００２１】上記可撓性絶縁基板の各ビアの位置に、半
田バンプを形成する。半田バンプの形成は、予め作って
おいた半田ボールを移載し溶融する方法、クリーム半田
を印刷、リフローしバンプにする方法などを用いること
ができる。外部基板上のランドに半田バンプを載置し、
一括リフローにより接合する一般的な方法で、半導体装
置を基板上に実装する。
田バンプを形成する。半田バンプの形成は、予め作って
おいた半田ボールを移載し溶融する方法、クリーム半田
を印刷、リフローしバンプにする方法などを用いること
ができる。外部基板上のランドに半田バンプを載置し、
一括リフローにより接合する一般的な方法で、半導体装
置を基板上に実装する。
【００２２】図７及び図８は本発明の他の実施形態を示
している。この実施形態では補強板のダイパッドの部分
の構成のみが先の実施形態と異なっている。図８に示す
ように、補強板１３は先の実施形態と同様の４つの開口
１３ａの他に、開口１３ａに囲まれた領域に別の開口１
３ｅを有している。開口１３ｅは、搭載される集積回路
チップ２の寸法よりも一回り大きく形成されている。図
２に示すように集積回路チップ２は銀ペースト又は伝熱
性接着剤９を介して、この開口１３ｅ内で可撓性絶縁基
板３上に取り付けられる。ここで銀ペースト又は伝熱性
接着剤９は、集積回路チップ２の側面と補強板の開口１
３ｅ内壁間に至り、それによってチップと補強板の一部
１３ｂとを熱的に接続していることが重要である。集積
回路チップ２で発生した熱は、銀ペーストを介して補強
板１３の内側１３ｂに至り、ブリッジ１３ｃを伝わって
補強板１３の周囲の部分１３ｄに放熱される。熱抵抗の
低下及び製造の簡素化の上では、先の実施形態の方がよ
り好適であるということが言えるが、補強板に対する集
積回路チップ２の位置を下げることによってパッケージ
全体の厚さを薄くする上で、本実施形態は意義がある。
している。この実施形態では補強板のダイパッドの部分
の構成のみが先の実施形態と異なっている。図８に示す
ように、補強板１３は先の実施形態と同様の４つの開口
１３ａの他に、開口１３ａに囲まれた領域に別の開口１
３ｅを有している。開口１３ｅは、搭載される集積回路
チップ２の寸法よりも一回り大きく形成されている。図
２に示すように集積回路チップ２は銀ペースト又は伝熱
性接着剤９を介して、この開口１３ｅ内で可撓性絶縁基
板３上に取り付けられる。ここで銀ペースト又は伝熱性
接着剤９は、集積回路チップ２の側面と補強板の開口１
３ｅ内壁間に至り、それによってチップと補強板の一部
１３ｂとを熱的に接続していることが重要である。集積
回路チップ２で発生した熱は、銀ペーストを介して補強
板１３の内側１３ｂに至り、ブリッジ１３ｃを伝わって
補強板１３の周囲の部分１３ｄに放熱される。熱抵抗の
低下及び製造の簡素化の上では、先の実施形態の方がよ
り好適であるということが言えるが、補強板に対する集
積回路チップ２の位置を下げることによってパッケージ
全体の厚さを薄くする上で、本実施形態は意義がある。
【００２３】図９は本発明の更に他の実施形態を示して
いる。本実施形態は、図１に示された半導体装置の補強
板８上に、ヒートシンク１４を備えたものである。ヒー
トシンク１４は伝熱性の接着剤によって補強板８の表面
に取り付けられる。集積回路チップ２から補強板８に伝
わってきた熱は、ヒートシンク１４から効率良く放熱さ
れる。
いる。本実施形態は、図１に示された半導体装置の補強
板８上に、ヒートシンク１４を備えたものである。ヒー
トシンク１４は伝熱性の接着剤によって補強板８の表面
に取り付けられる。集積回路チップ２から補強板８に伝
わってきた熱は、ヒートシンク１４から効率良く放熱さ
れる。
【００２４】
【発明の効果】以上の如く本発明によれば、補強板を介
して集積回路チップの放熱が効率良く行われる。補強板
上にヒートシンクを備えることによってさらに、熱抵抗
を下げることができる。熱抵抗の低いパッケージは、半
導体装置の信頼性を向上させる。
して集積回路チップの放熱が効率良く行われる。補強板
上にヒートシンクを備えることによってさらに、熱抵抗
を下げることができる。熱抵抗の低いパッケージは、半
導体装置の信頼性を向上させる。
【００２５】また、本発明の構造では集積回路チップ下
に補強板が位置するので、パッケージ全体の強度が増
す。そのため、パッケージの反りや、半田りフロー又は
樹脂ポッティングの際の可撓性絶縁基板の収縮などを防
止することができる。
に補強板が位置するので、パッケージ全体の強度が増
す。そのため、パッケージの反りや、半田りフロー又は
樹脂ポッティングの際の可撓性絶縁基板の収縮などを防
止することができる。
【００２６】本発明はまた、上記補強板と半田バンプの
いくつかを熱的に接続することによって、集積回路チッ
プから補強板に伝わってきた熱を更に外部基板側へ放熱
することができ、一層の熱抵抗の低下が実現される。
いくつかを熱的に接続することによって、集積回路チッ
プから補強板に伝わってきた熱を更に外部基板側へ放熱
することができ、一層の熱抵抗の低下が実現される。
【００２７】本発明は、上記補強板上に集積回路チップ
を搭載する構成に代えて、補強板に形成した開口内に集
積回路チップを配置し、補強板と熱的に接続した構成を
採ることができる。本構成により上記放熱の効果を維持
しながら、パッケージ全体の厚さを薄くすることができ
る。
を搭載する構成に代えて、補強板に形成した開口内に集
積回路チップを配置し、補強板と熱的に接続した構成を
採ることができる。本構成により上記放熱の効果を維持
しながら、パッケージ全体の厚さを薄くすることができ
る。
【図１】本発明を２５６ピン対応のテープＢＧＡパッケ
ージに適用した一実施形態を一部を破断して示す斜視図
である。
ージに適用した一実施形態を一部を破断して示す斜視図
である。
【図２】図１の半導体装置を底面側から見た斜視図であ
る。
る。
【図３】図１の半導体装置を外部基板に実装した状態で
示す断面図である。
示す断面図である。
【図４】図３の要部を拡大して示す断面図である。
【図５】図１の半導体装置の要部を取出して示す分解斜
視図である。
視図である。
【図６】補強板の他の実施形態を示す斜視図である。
【図７】本発明の他の実施形態に係るテープＢＧＡパッ
ケージの断面図である。
ケージの断面図である。
【図８】図７の半導体装置に用いられる補強板の斜視図
である。
である。
【図９】ヒートシンクを備えた本発明の更に他の実施形
態を示す断面図である。
態を示す断面図である。
１ 半導体装置 ２ 集積回路チップ ２ａ 電極パッド ３ 可撓性絶縁基板 ３ａ ビア ４ 導体パターン ４ａ インナーリード部 ４ｂ アウターリード部 ５ 半田バンプ ５ａ 放熱用半田バンプ ６ 導体ワイヤ ７ 接着剤層 ８ 補強板 ８ａ 開口 ８ｂ ダイパッド ８ｃ ブリッジ ８ｄ 補強板周辺部 ９ 銀ペースト又は伝熱性接着剤 １０ 樹脂層 １１ 外部基板 １２ 回路パターン
Claims (10)
- 【請求項１】 表面に導体パターンを形成した可撓性絶
縁基板と、 上記可撓性絶縁基板の一面側に設けられ上記導体パター
ンと電気的に接続される複数の半田バンプと、 上記可撓性絶縁基板の上記半田バンプを設けた面と反対
側の面に設けられる補強板と、 上記補強板上に搭載されその電極パッドを上記導体パタ
ーンと電気的に接続した集積回路チップと、を備え、上
記集積回路チップから発生する熱を上記補強板から放散
させる半導体装置。 - 【請求項２】 上記補強板上に上記集積回路チップの電
極パッドと上記導体パターンを空間的に連通させる開口
を形成した請求項１記載の半導体装置。 - 【請求項３】 上記補強板に形成した開口を介して上記
集積回路チップの電極パッドと上記導体パターンを導体
ワイヤにより接続した請求項２記載の半導体装置。 - 【請求項４】 上記集積回路チップ及び導体ワイヤを樹
脂で封止した請求項３記載の半導体装置。 - 【請求項５】 上記補強板を銅板とした請求項１、２、
３又は４記載の半導体装置。 - 【請求項６】 上記補強板上にヒートシンクを設けた請
求項１、２、３、４又は５記載の半導体装置。 - 【請求項７】 上記補強板と上記複数の半田バンプのう
ちの一部を熱的に接続した請求項１、２、３、４、５又
は６記載の半導体装置。 - 【請求項８】 上記補強板の上記集積回路チップを搭載
した領域と該領域下に位置する半田バンプを熱的に接続
した請求項７記載の半導体装置。 - 【請求項９】 表面に導体パターンを形成した可撓性絶
縁基板と、 上記可撓性絶縁基板の一面側に設けられ上記導体パター
ンと電気的に接続される複数の半田バンプと、 集積回路チップの大きさの開口を有し上記可撓性絶縁基
板の上記半田バンプを設けた面と反対側の面に設けられ
る補強板と、 上記補強板の開口内に設けられその一部が補強板に接触
する伝熱性接着剤と、 上記伝熱性接着剤によって上記補強板の開口内に固定さ
れその電極パッドを上記導体パターンと電気的に接続し
た集積回路チップと、を備え、上記集積回路チップから
発生する熱を上記補強板から放散させる半導体装置。 - 【請求項１０】 半田バンプを接合する位置に対応して
複数のビアホールを形成した可撓性絶縁基板の表面に導
体パターンを形成する工程と、 上記可撓性絶縁基板の導体パターンを形成した面に、上
記導体パターンの集積回路チップと接続をする領域に対
応して開口を形成した補強板を接着する工程と、 上記複数のビアホールのうち電源用として用いられるも
ののいくつかから臨める導体パターン及び接着剤を除去
して上記補強板を露出させる工程と、 上記補強板上に集積回路チップを搭載する工程と、 上記集積回路チップの電極パッドと上記導体パターンを
上記補強板の開口を介して電気的に接続する工程と、 上記集積回路チップ及び上記補強板の開口を樹脂で封止
する工程と、 上記可撓性絶縁基板のビアホールを介して半田バンプを
上記導体パターン又は上記補強板に接合する工程と、を
含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16231896A JPH09326450A (ja) | 1996-06-03 | 1996-06-03 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16231896A JPH09326450A (ja) | 1996-06-03 | 1996-06-03 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09326450A true JPH09326450A (ja) | 1997-12-16 |
Family
ID=15752257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16231896A Withdrawn JPH09326450A (ja) | 1996-06-03 | 1996-06-03 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09326450A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078506A (en) * | 1997-02-13 | 2000-06-20 | Nec Corporation | Tape-ball grid array type semiconductor device having reinforcement plate with slits |
| SG81246A1 (en) * | 1998-09-05 | 2001-06-19 | Advanced Systems Automation | Flex tape assembly for use in bga packaging |
| US6285553B1 (en) | 1998-08-11 | 2001-09-04 | Nec Corporation | Mounting structure for an LSI |
| US6774478B2 (en) | 2002-01-04 | 2004-08-10 | Kabushiki Kaisha Toshiba | Stacked semiconductor package |
| JP2009117489A (ja) * | 2007-11-02 | 2009-05-28 | Sharp Corp | 半導体素子パッケージ及び実装基板 |
| JP4955648B2 (ja) * | 2006-03-07 | 2012-06-20 | 日本電気株式会社 | 電子デバイスパッケージ、モジュール、および電子機器 |
| JPWO2012029526A1 (ja) * | 2010-08-30 | 2013-10-28 | 住友ベークライト株式会社 | 半導体パッケージおよび半導体装置 |
| KR20150146399A (ko) * | 2014-06-19 | 2015-12-31 | 가부시키가이샤 제이디바이스 | 반도체 패키지 및 그 제조 방법 |
| CN114721188A (zh) * | 2022-03-29 | 2022-07-08 | 颀中科技（苏州）有限公司 | 覆晶封装结构的形成方法、覆晶封装结构及显示装置 |
-
1996
- 1996-06-03 JP JP16231896A patent/JPH09326450A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078506A (en) * | 1997-02-13 | 2000-06-20 | Nec Corporation | Tape-ball grid array type semiconductor device having reinforcement plate with slits |
| US6285553B1 (en) | 1998-08-11 | 2001-09-04 | Nec Corporation | Mounting structure for an LSI |
| SG81246A1 (en) * | 1998-09-05 | 2001-06-19 | Advanced Systems Automation | Flex tape assembly for use in bga packaging |
| US6774478B2 (en) | 2002-01-04 | 2004-08-10 | Kabushiki Kaisha Toshiba | Stacked semiconductor package |
| JP4955648B2 (ja) * | 2006-03-07 | 2012-06-20 | 日本電気株式会社 | 電子デバイスパッケージ、モジュール、および電子機器 |
| JP2009117489A (ja) * | 2007-11-02 | 2009-05-28 | Sharp Corp | 半導体素子パッケージ及び実装基板 |
| JPWO2012029526A1 (ja) * | 2010-08-30 | 2013-10-28 | 住友ベークライト株式会社 | 半導体パッケージおよび半導体装置 |
| KR20150146399A (ko) * | 2014-06-19 | 2015-12-31 | 가부시키가이샤 제이디바이스 | 반도체 패키지 및 그 제조 방법 |
| CN114721188A (zh) * | 2022-03-29 | 2022-07-08 | 颀中科技（苏州）有限公司 | 覆晶封装结构的形成方法、覆晶封装结构及显示装置 |
| CN114721188B (zh) * | 2022-03-29 | 2024-05-17 | 颀中科技（苏州）有限公司 | 覆晶封装结构的形成方法、覆晶封装结构及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| EP1374305B1 (en) | Enhanced die-down ball grid array and method for making the same | |
| US5578525A (en) | Semiconductor device and a fabrication process thereof | |
| US5583377A (en) | Pad array semiconductor device having a heat sink with die receiving cavity | |
| JP3627158B2 (ja) | 低プロファイル・ボール・グリッド・アレイ半導体パッケージおよびその製造方法 | |
| JP3123638B2 (ja) | 半導体装置 | |
| US5903052A (en) | Structure for semiconductor package for improving the efficiency of spreading heat | |
| US5847458A (en) | Semiconductor package and device having heads coupled with insulating material | |
| US6285086B1 (en) | Semiconductor device and substrate for semiconductor device | |
| KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JPH0846085A (ja) | 半導体装置及びその製造方法 | |
| US6130477A (en) | Thin enhanced TAB BGA package having improved heat dissipation | |
| KR100357803B1 (ko) | 다중 칩 패키지 제조 방법 | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JP3587043B2 (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| JPH09330994A (ja) | 半導体装置 | |
| US6437430B2 (en) | Semiconductor apparatus and frame used for fabricating the same | |
| KR100474193B1 (ko) | 비지에이패키지및그제조방법 | |
| KR20030012994A (ko) | 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지 | |
| KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| JPH07183425A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030805 |