JPH11307689A - 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器 - Google Patents

半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器

Info

Publication number
JPH11307689A
JPH11307689A JP10342368A JP34236898A JPH11307689A JP H11307689 A JPH11307689 A JP H11307689A JP 10342368 A JP10342368 A JP 10342368A JP 34236898 A JP34236898 A JP 34236898A JP H11307689 A JPH11307689 A JP H11307689A
Authority
JP
Japan
Prior art keywords
hole
semiconductor device
core layer
insulating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10342368A
Other languages
English (en)
Inventor
Akihiro Murata
昭浩 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10342368A priority Critical patent/JPH11307689A/ja
Priority to KR10-1999-0004791A priority patent/KR100524437B1/ko
Priority to TW088102336A priority patent/TW408454B/zh
Priority to SG9900575A priority patent/SG81960A1/en
Priority to US09/250,284 priority patent/US6400010B1/en
Publication of JPH11307689A publication Critical patent/JPH11307689A/ja
Priority to US09/944,218 priority patent/US6586274B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1438—Treating holes after another process, e.g. coating holes after coating the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 平坦性及び放熱性に優れた基板が使用され、
かつ、製造コストの上昇を抑えられる半導体装置を提供
することにある。 【解決手段】 金属部１０ａ及び樹脂部１４ａを含み樹
脂部１４ａに複数のスルーホール１８が形成される基板
１６と、スルーホール１８内に形成される導電部材２０
と、基板１６の一方の面に取り付けられる半導体素子２
６と、基板１６の他方の面に設けられる複数のハンダボ
ール２８と、を有し、半導体素子２６とハンダボール２
８とは、導電部材２０を介して電気的に接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、半導
体装置用基板及びこれらの製造方法並びに電子機器に関
する。
【０００２】
【発明の背景】半導体装置の高機能化に伴う多ピン化及
び小型化の要求に応えるため、ＢＧＡ（ Ball Grid Arr
ay）型や、ＣＳＰ（ Chip Size/Scale Package）型のパ
ッケージが注目されている。これらのパッケージでは、
基板に配線パターン及び外部端子が形成され、配線パタ
ーンに半導体素子がボンディングされるととに樹脂封止
されている。
【０００３】従来、これらのパッケージで使用される基
板は、樹脂で形成されていたので、平坦性及び放熱性に
劣るという問題があった。平坦性に劣ると実装基板との
実装不良が生じ、放熱性に劣ると半導体装置としての性
能が劣る。そして、基板には、平坦性を確保するために
スティフナが貼り付けられるとともに、放熱性を補うた
めにヒートスプレッダが貼り付けられていた。
【０００４】したがって、基板を使用するパッケージで
は、スティフナ及びヒートスプレッダが必要となること
が多く、製造コストが高くなるという問題があった。
【０００５】なお、金属製の基板を使用すれば、平坦性
及び放熱性の問題を解消できる。しかし、金属製の基板
によれば、配線パターン及び外部端子を反対側の面に形
成する場合に、電気的絶縁を図ることが難しかった。つ
まり、配線パターンと外部端子とは、基板に形成された
スルーホールを介して電気的に接続されるが、金属製の
基板では、スルーホール内での電気的絶縁を図ることが
難しかった。
【０００６】本発明は、この問題点を解決するものであ
り、その目的は、平坦性及び放熱性に優れた基板が使用
され、かつ、製造コストの上昇を抑えられる半導体装
置、半導体装置用基板及びこれらの製造方法並びに電子
機器を提供することにある。
【０００７】
【課題を解決するための手段】（１）本発明に係る半導
体装置は、放熱を促進する金属部材からなるコア層と、
該コア層に形成されるスルーホール形成部と、該スルー
ホール形成部に形成される複数のスルーホールと、前記
コア層の両面に形成される絶縁層と、該絶縁層上に形成
されるとともに前記スルーホールを介して前記コア層の
一方の面から他方の面まで電気的導通が図られる配線
と、を有する半導体装置用基板と、前記半導体装置用基
板上に設けられ、前記配線に電極が電気的に接続される
半導体素子と、を有する。
【０００８】本発明によれば、コア層によって基板の平
坦性及び放熱性が確保される。また、コア層の両面を電
気的に接続する配線は、コア層とは別部材のスルーホー
ル形成部のスルーホールに形成されているので、配線と
コア層との電気的な絶縁が図られている。本発明で、放
熱を促進する金属部材として、熱伝導率が高くて所定の
表面積を有する金属部材を使用することができる。
【０００９】（２）前記コア層には、開口部が形成さ
れ、前記スルーホール形成部は、前記開口部内に絶縁性
部材が充填されてなり、前記スルーホールは、前記絶縁
性部材に形成されてもよい。
【００１０】こうすることで、開口部によって絶縁性部
材が区画されるので、スルーホール形成部を容易に形成
することができる。
【００１１】（３）前記絶縁性部材として樹脂を使用し
てもよい。
【００１２】（４）前記開口部は、前記コア層の外周部
及び中央部の少なくともいずれか一方に形成されてもよ
い。
【００１３】このように、開口部の形成位置は特に限定
されない。
【００１４】（５）前記半導体素子は、前記コア層の前
記中央部上に配置されるとともに前記スルーホールのう
ちの少なくとも一つの上に搭載されてもよい。
【００１５】このように、スルーホールを半導体素子の
下に形成することによって、多くのスルーホールを形成
することができる。
【００１６】（６）前記半導体素子は、前記スルーホー
ル上に接着剤を介して接続されてもよい。この場合、ス
ルーホールは空気抜きの機能も果たす。
【００１７】（７）前記接着剤として、熱伝導性部材を
使用してもよい。この場合には、接着剤から伝わる熱が
スルーホールにおいて冷却されるようになる。
【００１８】（８）前記スルーホールは、千鳥状に配置
されてもよい。
【００１９】こうすることで、多くのスルーホールを形
成できるので、多ピン化の要求に応えることができる。
【００２０】（９）前記開口部は、前記コア層の外周部
に側辺に沿って形成され、かつ、前記コア層の中央領域
近くよりも周辺領域近くの開口端が長く形成され、前記
スルーホールは、前記開口部の長さ方向に並列に延びる
複数の仮想線上に全体として千鳥状をなして形成され、
前記コア層の周辺領域近くの仮想線上に形成される前記
スルーホールは、前記コア層の中央領域近くの仮想線上
に形成される前記スルーホールよりも数が多くてもよ
い。
【００２１】これによれば、開口部が、コア層の中央領
域近くよりも周辺領域近くの開口端が長くなるように形
成されている。このことにより、開口部におけるコア層
の周辺領域近くに、コア層の中央領域近くより、多くの
スルーホールを形成することができる。また、スルーホ
ールが千鳥状になっているので、配線の引き回しを容易
に行うことができる。そして、スルーホールを千鳥状に
配置することで、多くのスルーホールを形成できるの
で、多ピン化の要求に応えることができる。
【００２２】（１０）前記配線は、前記スルーホールか
ら前記コア層の中央側に向けて形成されて前記半導体素
子の電極に接続されるインナーリードを含んでもよい。
【００２３】これによれば、千鳥状のスルーホールから
インナーリードが引き回される。したがって、開口部に
おけるコア層の外側近くに形成されたスルーホールから
引かれたインナーリードは、コア層の中央側近くに形成
されたスルーホールを避けやすくなる。
【００２４】（１１）本発明に係る半導体装置用基板
は、放熱を促進する金属部材からなるコア層と、該コア
層の一部に形成されるスルーホール形成部と、該スルー
ホール形成部に形成される複数のスルーホールと、前記
コア層の両面に形成される絶縁層と、該絶縁層上に形成
されるとともに前記スルーホールを介して前記コア層の
一方の面から他方の面まで電気的導通が図られる配線
と、を有する。
【００２５】本発明によれば、コア層によって平坦性及
び放熱性が確保され、コア層とは別の部材からなるスル
ーホール形成部にスルーホールを形成することで配線と
コア層との電気的絶縁を図ることができる。本発明で、
放熱を促進する金属部材として、熱伝導率が高くて所定
の表面積を有する金属部材を使用することができる。
【００２６】（１２）前記コア層には、開口部が形成さ
れ、前記スルーホール形成部は、前記開口部内に絶縁性
部材が充填されてなり、前記スルーホールは、前記絶縁
性部材に形成されてもよい。
【００２７】こうすることで、開口部によって絶縁性部
材が区画されるので、スルーホール形成部を容易に形成
することができる。
【００２８】（１３）前記絶縁性部材として樹脂を使用
してもよい。
【００２９】（１４）前記開口部は、前記コア層の外周
部及び中央部の少なくともいずれか一方に形成されても
よい。
【００３０】このように、開口部の形成位置は特に限定
されない。
【００３１】（１５）前記スルーホールは、千鳥状に配
置されてもよい。
【００３２】この半導体装置用基板には、多くのスルー
ホールを形成できるので、多ピン化の要求された半導体
装置に使用することができる。
【００３３】（１６）前記開口部は、前記コア層の外周
部に側辺に沿って形成され、かつ、前記コア層の中央領
域近くよりも周辺領域近くの開口端が長く形成され、前
記スルーホールは、前記開口部の長さ方向に並列に延び
る複数の仮想線上に全体として千鳥状をなして形成さ
れ、前記コア層の周辺領域近くの仮想線上に形成される
前記スルーホールは、前記コア層の中央領域近くの仮想
線上に形成される前記スルーホールよりも数が多くても
よい。
【００３４】これによれば、開口部が、コア層の中央領
域近くよりも周辺領域近くの開口端が長くなるように形
成されている。このことにより、開口部におけるコア層
の周辺領域近くに、コア層の中央領域近くより、多くの
スルーホールを形成することができる。また、スルーホ
ールが千鳥状になっているので、配線の引き回しを容易
に行うことができる。そして、スルーホールを千鳥状に
配置することで、多くのスルーホールを形成できるの
で、多ピン化の要求に応えることができる。
【００３５】（１７）前記配線は、前記スルーホールか
ら前記コア層の中央方向に延びるインナーリードと、前
記スルーホールから前記コア層の外方向に延びるメッキ
リードと、を含んでもよい。
【００３６】これによれば、千鳥状のスルーホールから
インナーリード及びメッキリードが引き回される。した
がって、開口部におけるコア層の外側近くに形成された
スルーホールから引かれたインナーリードは、コア層の
中央側近くに形成されたスルーホールを避けやすくな
る。また、開口部におけるコア層の中央側近くに形成さ
れたスルーホールから引かれたメッキリードは、コア層
の外側近くに形成されたスルーホールを避けやすくな
る。なお、ここで、メッキリードは、電解メッキを施す
ときに使用される。
【００３７】（１８）前記コア層には、中央部に位置す
る第１の開口部と、外周部に位置する第２の開口部とが
形成され、前記スルーホール形成部は、前記第１及び第
２の開口部内に絶縁性部材が充填されてなり、前記スル
ーホールの第１のグループは、前記第１の開口部内の前
記絶縁性部材に千鳥状に形成され、前記スルーホールの
第２のグループは、前記第２の開口部内の前記絶縁性部
材に千鳥状に形成され、前記配線の第１のグループは、
前記第１のグループのスルーホールから前記第２の開口
部の手前に至るまで形成され、前記配線の第２のグルー
プは、前記第２のグループのスルーホールから前記第１
の開口部の手前に至るまで形成され、かつ、前記第１及
び第２のグループの配線は、交互に配置されてもよい。
【００３８】（１９）本発明に係る半導体装置用基板
は、放熱を促進する金属部材からなるコア層と、前記コ
ア層の両面に形成される絶縁層と、該コア層において複
数の半導体素子の搭載領域のそれぞれの周囲に形成され
る複数のスルーホール形成部と、各スルーホール形成部
の中央部の両側に形成される複数のスルーホールと、そ
れぞれのスルーホール形成部の前記中央部の上を通るメ
ッキ線と、前記メッキ線から前記スルーホールに接続さ
れるメッキリードと、前記スルーホールから前記スルー
ホール形成部の外の前記絶縁層上に至るまで形成される
インナーリードと、を有する。
【００３９】本発明によれば、コア層によって平坦性及
び放熱性が確保され、コア層とは別の部材からなるスル
ーホール形成部にスルーホールを形成することで配線と
コア層との電気的絶縁を図ることができる。
【００４０】また、本発明では、複数の半導体素子を搭
載し、所定の位置を切断して個々の半導体装置を製造で
きるようになっている。半導体素子の搭載領域の周囲に
は、複数のスルーホール形成部が形成され、スルーホー
ル形成部の中央部の両側に複数のスルーホールが形成さ
れており、スルーホールからインナーリードが形成され
ている。スルーホール形成部の中央部で、この半導体装
置用基板を個片に切断すると、それぞれの個片は、スル
ーホールから引き出されたインナーリードを有するよう
になる。また、スルーホールにはメッキリードが接続さ
れ、それぞれのメッキリードは、メッキ線に接続されて
いる。したがって、メッキ線及びメッキリードを介し
て、インナーリードに電解メッキを施すことができる。
しかも、メッキ線がスルーホール形成部の中央部に形成
されているので、この位置を、メッキ線よりも太い幅で
切削しながら、この半導体装置用基板を切断すれば、各
メッキリードの導通がなくなり、インナーリードの導通
もなくなる。本発明で、放熱を促進する金属部材とし
て、熱伝導率が高くて所定の表面積を有する金属部材を
使用することができる。
【００４１】（２０）前記コア層には、開口部が形成さ
れ、前記スルーホール形成部は、前記開口部内に絶縁性
部材が充填されてなり、前記スルーホールは、前記絶縁
性部材に形成されてもよい。
【００４２】こうすることで、開口部によって絶縁性部
材が区画されるので、スルーホール形成部を容易に形成
することができる。
【００４３】（２１）本発明に係る半導体装置の製造方
法は、金属部及び絶縁部を含む基板を用意する工程と、
前記絶縁部に複数のスルーホールを形成する工程と、前
記スルーホール内に導電部材を設ける工程と、前記基板
の一方の面に半導体素子を取り付ける工程と、前記基板
の他方の面に外部端子を設ける工程と、前記半導体素子
と前記外部端子とを、前記導電部材を介して電気的に接
続する配線を、絶縁層を介して前記金属部の上に形成す
る工程と、を含む。
【００４４】本発明によれば、基板の平坦性及び放熱性
が確保され、導電部材と金属部との電気的絶縁が図られ
た半導体装置を得ることができる。
【００４５】（２２）前記基板を用意する工程は、金属
板に穴を形成する工程と、前記穴に前記絶縁部を形成す
る工程と、を含んでもよい。
【００４６】こうして、金属部及び絶縁部を含む基板を
得ることができる。
【００４７】（２３）前記基板を用意する工程及び前記
配線を形成する工程は、前記金属板の両面及び前記穴の
内側に、前記絶縁部及び前記絶縁層の材料となる接着剤
を設けるとともに、前記配線の材料となる金属箔を貼り
付けて、前記金属箔をエッチングすることで行われても
よい。
【００４８】このように、接着剤を介して金属箔を貼り
付けるだけで、簡単に絶縁部を形成できるとともに、絶
縁層を介して金属部の上に配線を形成することができ
る。
【００４９】（２４）本発明に係る半導体装置の製造方
法は、複数の半導体素子の搭載領域を有する金属部と、
それぞれの半導体素子の搭載領域の周囲に形成された複
数の絶縁部と、を含む基板を用意する工程と、前記絶縁
部を横断する仮想線を挟む両側に複数のスルーホールを
形成する工程と、それぞれの絶縁部の前記仮想線上を通
るメッキ線と、前記メッキ線から前記スルーホールに接
続されるメッキリードと、前記スルーホールから絶縁層
を介して前記金属部上に至るインナーリードと、を含む
配線を形成する工程と、前記スルーホール内に導電部材
を設ける工程と、前記基板の一方の面に前記半導体素子
を取り付けて電極を前記インナーリードに接続する工程
と、前記メッキ線を切削しながら、前記基板を複数の個
片に切断する工程と、を含む。
【００５０】本発明によれば、複数の半導体素子を金属
部に搭載し、その所定の位置を切断して個々の半導体装
置を製造できるようになっている。半導体素子の搭載領
域の周囲には、複数の絶縁部が形成されている。絶縁部
の仮想線を挟む両側に複数のスルーホールを形成し、ス
ルーホールからインナーリードを形成する。絶縁部を挟
む仮想線で、この基板を個片に切断すると、それぞれの
個片は、スルーホールから引き出されたインナーリード
を有するようになる。また、スルーホールにはメッキリ
ードが接続され、それぞれのメッキリードは、メッキ線
に接続されている。したがって、メッキ線及びメッキリ
ードを介して、インナーリードに電解メッキを施すこと
ができる。しかも、メッキ線が絶縁部を挟む仮想線上に
形成されており、この位置で、メッキ線を切削しながら
基板を切断するので、各メッキリードの導通がなくな
り、インナーリードの導通もなくなる。
【００５１】（２５）前記基板を用意する工程は、金属
板に穴を形成する工程と、前記穴に前記絶縁部を形成す
る工程と、を含んでもよい。
【００５２】こうして、金属部及び絶縁部を含む基板を
得ることができる。
【００５３】（２６）前記基板を用意する工程及び前記
配線を形成する工程は、前記金属板の両面及び前記穴の
内側に、前記絶縁部及び前記絶縁層の材料となる接着剤
を設けるとともに、前記配線の材料となる金属箔を貼り
付けて、前記金属箔をエッチングすることで行われても
よい。
【００５４】このように、接着剤を介して金属箔を貼り
付けるだけで、簡単に絶縁部を形成できるとともに、絶
縁層を介して金属部の上に配線を形成することができ
る。
【００５５】（２７）本発明に係る半導体装置用基板の
製造方法は、金属板に穴を形成する工程と、前記穴に絶
縁部を形成する工程と、前記絶縁部に複数のスルーホー
ルを形成する工程と、を含む。
【００５６】本発明によれば、平坦性及び放熱性が確保
され、導電部材と金属部との電気的絶縁が図られた半導
体装置用基板を得ることができる。
【００５７】（２８）本発明に係る半導体装置用基板の
製造方法は、金属板を用意し、前記金属板の複数の半導
体素子の搭載領域の周囲に複数の穴を形成し、前記穴に
絶縁部を形成する工程と、前記絶縁部を横断する仮想線
を挟む両側に複数のスルーホールを形成する工程と、そ
れぞれの絶縁部の前記仮想線上を通るメッキ線と、前記
メッキ線から前記スルーホールに接続されるメッキリー
ドと、前記スルーホールから絶縁層を介して前記金属板
の上に至るインナーリードと、を含む配線を形成する工
程と、前記スルーホール内に導電部材を設ける工程と、
を含む。
【００５８】本発明は、複数の半導体素子を金属板に搭
載し、その所定の位置を切断して個々の半導体装置を製
造できる半導体装置用基板の製造方法である。半導体素
子の搭載領域の周囲には、複数の絶縁部が形成されてい
る。絶縁部を横断する仮想線を挟む両側に複数のスルー
ホールを形成し、スルーホールからインナーリードを形
成する。絶縁部の仮想線上で、この基板を個片に切断す
ると、それぞれの個片は、スルーホールから引き出され
たインナーリードを有するようになる。また、スルーホ
ールにはメッキリードが接続され、それぞれのメッキリ
ードは、メッキ線に接続されている。したがって、メッ
キ線及びメッキリードを介して、インナーリードに電解
メッキを施すことができる。しかも、メッキ線が絶縁部
の仮想線上に形成されており、この位置で、メッキ線よ
りも太い幅で切削しながら基板を切断すれば、各メッキ
リードの導通がなくなり、インナーリードの導通もなく
なる。
【００５９】（２９）前記絶縁部を形成する工程及び前
記配線を形成する工程は、前記金属板の両面及び前記穴
の内側に、前記絶縁部及び前記絶縁層の材料となる接着
剤を設けるとともに、前記配線の材料となる金属箔を貼
り付けて、前記金属箔をエッチングすることで行われて
もよい。
【００６０】（３０）本発明に係る電子機器は、上述し
た半導体装置が実装された回路基板を有する。
【００６１】
【発明の実施の形態】以下、本発明の実施形態を、図面
を参照して説明する。
【００６２】（第１実施形態）図１（Ａ）〜図２（Ｂ）
は、本発明の第１実施形態に係る半導体装置の製造方法
を示す図である。
【００６３】まず、図１（Ａ）に示すように、金属板１
０に複数の穴（開口部）１２を形成する。金属板１０
は、銅、スレンレス鋼又はアルミニウムなどの比較的導
電率及び熱伝導率が高くて硬質の金属から構成される。
また、金属板１０の両方の表面には、保護膜としても機
能する絶縁膜（保護層）１３（図２（Ａ）参照）が形成
されている。
【００６４】各穴１２は、矩形をなす金属板１０の各辺
に沿って形成された穴（例えば長穴）であって、隣同士
の穴１２が連続して金属板１０の中央部が分離されない
ように、角部を避けて形成されている。また、穴１２
は、例えば、打ち抜き加工などの工程により製造され
る。
【００６５】そして、各穴１２に、電気的絶縁性を有す
る樹脂１４を、ポッティング等により充填する。樹脂１
４として、例えば、ケトン樹脂やエポキシ樹脂などが挙
げられる。
【００６６】こうして、図１（Ｂ）に示す基板１６が得
られる。基板１６は、金属板１０から構成される金属部
（コア層）１０ａと、各穴１２に充填された樹脂１４か
らなる樹脂部（スルーホール形成部）１４ａと、を有す
る。
【００６７】次に、図１（Ｃ）に示すように、基板１６
の各樹脂部１４ａに、複数のスルーホール１８を形成す
る。各スルーホール１８は、例えば、ドリルやレーザな
どを使用して形成される。
【００６８】そして、各スルーホール１８内に、導電部
材２０（図２（Ｂ）参照）を設ける。導電部材２０は、
スルーホール１８内に金又は銅の無電解メッキを施し
て、さらに金又は銅の電解メッキを施して形成される。
【００６９】次に、図２（Ａ）に示すように、基板１６
の両面において、絶縁膜（図示せず）上に配線２２を形
成する。配線２２は、各スルーホール１８に形成された
導電部材２０に接続されて、基板１６の中央方向に延び
ている。配線２２の先端には、パッド２２ａが形成され
ている。本実施形態では、基板１６の両面に、同様の配
線２２が形成されているが、必要に応じて配線２２の形
状を各面において異ならせてもよい。
【００７０】なお、導電部材２０の形成工程と、配線２
２の形成工程とは、逆の順序で行ってもよい。
【００７１】そして、図２（Ｂ）に示すように、パッド
２２ａを避けてソルダレジスト２４を基板１６の両面に
塗布し、基板１６の一方の面に半導体素子２６をボンデ
ィングし、他方の面に外部端子としてのハンダボール２
８を設ける。なお、半導体素子２６は、パッド２２ａに
対してフェースダウンボンディング方式にて接合されて
いる。
【００７２】さらに、半導体素子２６と基板１６との接
合部に、モールド樹脂２９を設けて密封する。
【００７３】こうして得られた半導体装置１によれば、
金属部１０ａによって、基板１６の平坦性及び放熱性が
確保される。また、半導体素子２６がボンディングされ
る配線２２と、ハンダボール２８が設けられる配線２２
と、を電気的に接続する導電部材２０は、樹脂部１４ａ
のスルーホール１８に形成されている。したがって、樹
脂部１４ａによって、導電部部材２０と金属部１０ａと
の電気的な絶縁が図られている。こうして、スティフナ
を省略することができるので、製造コストを抑えること
ができる。また、金属部１０ａの放熱性が高いことで、
ヒートスプレッダを省略することもできる。ただし、さ
らに熱放散性能を高めるためにヒートスプレッダを設け
ることを妨げない。
【００７４】本発明は、上記実施形態に限定されるもの
ではなく、種々の変形が可能である。例えば、本実施形
態では、フェースダウン方式で半導体素子がボンディン
グされているが、ワイヤボンディングを適用してもよ
い。
【００７５】（第２実施形態）図３は、本発明の第２実
施形態に係る半導体装置用基板を示す図である。同図に
おいて、基板３０は、金属板を打ち抜いて形成される金
属部（コア層）３２と、樹脂部３４、３６（スルーホー
ル形成部）と、を有する。樹脂部３４は、基板３０の矩
形外形の各辺に沿って形成された穴（長穴）３８に、樹
脂が充填されて形成されている。樹脂部３６は、基板３
０の中央に形成された矩形の穴３９に樹脂が充填されて
形成されている。
【００７６】図３には、基板３０の一部を拡大した図が
示されている。この拡大図に示すように、基板３０の一
方の面には、複数の配線４０が形成されている。各配線
４０は、樹脂部３４、３６のいずれか一方から、金属部
３２に至るまで形成されている。また、配線４０には、
金属部３２上にパッド４０ａが形成されている。
【００７７】樹脂部３４、３６には、複数のスルーホー
ル４２が千鳥状をなして配列されている。こうすること
で、多数のスルーホール４２を形成することができる。
各スルーホール４２には導電部材４４が設けられてい
る。
【００７８】基板３０の他方の面にも図示しない配線が
形成されており、導電部材４４を介して、一方の面の配
線４０と他方の面の配線（図示せず）とが電気的に接続
されている。なお、図３の拡大図では、樹脂部３６にお
けるいくつかの導電部材４４から引かれる配線４０が省
略されているが、全ての導電部材４４から配線４０が形
成されている。
【００７９】この基板３０の一方の面には半導体素子５
０が取り付けられ、ワイヤボンディング方式によって、
その電極とパッド４０ａとが接続される。また、基板３
０の他方の面においては、図示しない配線に形成された
パッドにハンダボールが形成される。こうして、基板３
０を用いて半導体装置を製造することができる。
【００８０】なお、半導体素子５０の下には、少なくと
も一つのスルーホール４２及び導電部材４４が位置す
る。このように、半導体素子５０の下にもスルーホール
４２及び導電部材４４を形成することで、多数のスルー
ホール４２及び導電部材４４の形成が可能となる。そし
て、半導体素子５０が多数の電極を有するときにも、多
数の配線４０及びこれに導通する多数の導電部材を形成
することができる。また、半導体素子５０は、熱伝導性
の接着剤５２を介してスルーホール４２上に接続されて
いる。この場合、スルーホール４２は、空気抜きになる
とともに、接着剤５２から伝わる熱を冷却する機能も果
たす。
【００８１】本実施形態によっても、金属部３２によっ
て、基板３０の平坦性及び放熱性が確保される。また、
導電部材４４は、樹脂部３４、３６によって、金属部３
２との電気的な絶縁が図られている。その他の詳細は、
第１実施形態と同様である。
【００８２】本実施形態では、ワイヤボンディング方式
で半導体素子がボンディングされる例を挙げたが、フェ
ースダウン方式で半導体素子をボンディングしてもよ
い。
【００８３】（第３実施形態）図４は、本発明の第３実
施形態に係る半導体装置用基板の製造方法を示す図であ
る。本実施形態では、図１（Ａ）の工程の代わりに、図
４に示すように、金属板１０に配線材料（金属箔）６２
を貼り付ける。配線材料６２には、予め絶縁性の接着剤
６４が塗布されている。具体的には、この配線材料６２
を、金属板１０の両側から挟み込み、例えば５ｋｇ／ｍ
ｍ2 以上の圧力で加圧して接着を行う。なお、接着剤６
４としては、ケトン樹脂やエポキシ樹脂などを使用し、
配線材料６２としては、銅やアルミニウム等の一般的な
基板用の材料を使用することが好ましい。
【００８４】本実施形態によれば、配線材料６２を貼り
付けるときに、予め塗布された接着剤６４が、金属板１
０の穴（開口部）１２に入り込む。この穴１２に入り込
んだ接着剤６４は、絶縁性も有するので樹脂部（スルー
ホール形成部）を構成することになる。また、接着剤６
４は、金属板１０を覆う絶縁膜ともなる。
【００８５】そして、接着剤６４を固化させた後、図１
（Ｃ）と同様にスルーホールを形成し、配線材料６２を
エッチングして配線を形成し、スルーホール内を導電化
して金属板１０の両面の配線を導通させれば、図２
（Ａ）に示すものと同様の基板が得られる。
【００８６】本実施形態によれば、配線材料６２を貼り
付ける工程が、樹脂部（スルーホール形成部）を形成す
る工程を兼ねるので、工程の省略が可能となる。また、
金属板１０は絶縁膜１３（図２（Ｂ）参照）を有する
が、絶縁膜を有しない金属板を使用することもできる。
この場合、接着剤６４が絶縁膜となる。
【００８７】（第４実施形態）図５は、本発明の第４実
施形態に係る半導体装置用基板を示す図である。この半
導体装置用基板１００は、金属部（コア層）１０２と、
金属部１０２の複数箇所に形成されるスルーホール形成
部１０４と、金属部１０２の表面を覆う絶縁層１０６
と、インナーリード１０８及びメッキリード１１０を含
む配線と、を含む。
【００８８】金属部１０２は、開口部１１６が形成され
た金属板からなる。開口部１１６には、絶縁性部材が充
填されてスルーホール形成部１０４が構成される。絶縁
性部材として樹脂を使用することができ、その場合に
は、スルーホール形成部１０４は樹脂部となる。
【００８９】半導体装置用基板１００は、中央部に半導
体素子の搭載領域１１４が確保されており、その周囲
に、複数のスルーホール形成部１０４が形成されてい
る。例えば、矩形の半導体素子の形状に対応させて、矩
形の各辺に対応する位置にスルーホール形成部１０４が
形成されている。隣同士のスルーホール形成部１０４に
よってＬ字が描かれている。なお、隣同士のスルーホー
ル形成部１０４は、連続しないように間隔が開けられて
いる。この間隔を最小限の大きさにとどめることで、ス
ルーホール形成部１０４の大きさを広くすることができ
る。
【００９０】それぞれのスルーホール形成部１０４は、
金属部１０２の外周部において、側辺に沿って長く形成
されている。金属部１０２が矩形をなすときには、矩形
の各辺に沿って、スルーホール形成部１０４は長く形成
されている。また、スルーホール形成部１０４は、金属
部１０２の中央領域近くよりも、周辺領域近くにおいて
長くなっている。すなわち、スルーホール形成部１０４
は、金属部１０２の中央領域近くにおいて短く、周辺領
域近くにおいて長い台形をなしている。特に、隣同士の
スルーホール形成部１０４によってＬ字が描かれる場合
には、当然に、Ｌ字の内角側が外角側よりも狭いので、
この形状にスルーホール形成部１０４をすることで、隣
同士のスルーホール形成部１０４の端部を接近させるこ
とができる。
【００９１】それぞれのスルーホール形成部１０４は、
上記形状であるから、開口部１１６も同じ形状となって
いる。それぞれのスルーホール形成部１０４には、複数
のスルーホール１１２が形成されている。スルーホール
１１２は、スルーホール形成部１０４の長さ方向に延び
る複数の線Ｌ１、Ｌ２のうちのいずれかの上に並んでい
る。線Ｌ１、Ｌ２は直線とすることができる。線Ｌ１、
Ｌ２の一方は、スルーホール形成部１０４における金属
部１０２の外側近くに位置し、他方は、中央部側近くに
位置している。また、線Ｌ１、Ｌ２の一方の上のスルー
ホール１１２と、線Ｌ１、Ｌ２の他方の上のスルーホー
ル１１２とは、線Ｌ１、Ｌ２に交差する方向に並ばない
ようになっている。すなわち、スルーホール１１２は、
千鳥状に並んでいる。こうすることで、インナーリード
１０８及びメッキリード１１０を、中央方向又は外方向
に向けて形成するときに、他のスルーホール１１２が妨
げとならない。
【００９２】上述したように、スルーホール形成部１０
４が台形をなしているので、台形の長辺に近い線Ｌ１上
のスルーホール１１２の数を、台形の短辺に近い線Ｌ２
上のスルーホール１１２の数よりも多くすることができ
る。スルーホール１１２には、図示しない導電部材が設
けられる。
【００９３】スルーホール１１２から、金属部１０２の
中央部方向に向けてインナーリード１０８が形成されて
いる。インナーリード１０８は、スルーホール形成部１
０４を超えて形成されている。ワイヤボンディングが適
用される場合には、半導体素子の搭載領域１１４の手前
まで、インナーリード１０８が形成される。インナーリ
ード１０８の先端は、ワイヤボンディング用のパッドと
して、大きく形成される。スルーホール１１２は千鳥状
をなしているので、金属部１０２の外側近くに位置する
スルーホール１１２から引かれたインナーリード１０８
は、金属部１０２の中央部側近くに位置するスルーホー
ル１１２を避けて、中央部方向に向けて形成することが
できる。また、金属部１０２が絶縁層１０６にて覆われ
ており、インナーリード１０８は、絶縁層１０６の上に
形成されているので、金属部１０２との電気的な絶縁が
図られている。
【００９４】スルーホール１１２から、金属部１０２の
外側方向に向けてメッキリード１１０が形成されてい
る。メッキリード１１０は、インナーリード１０８にメ
ッキを施すとともに、スルーホール１１２内にメッキを
施して導電部材を形成するためのものである。メッキリ
ード１１０は、スルーホール形成部１０４を超えて、金
属部１０２の外周端部に至るまで形成されている。スル
ーホール１１２は千鳥状をなしているので、金属部１０
２の中央部近くに位置するスルーホール１１２から引か
れたメッキリード１１０は、金属部１０２の外側近くに
位置するスルーホール１１２を避けて、外方向に向けて
形成することができる。また、金属部１０２が絶縁層１
０６にて覆われており、メッキリード１１０は、絶縁層
１０６の上に形成されているので、金属部１０２との電
気的な絶縁が図られている。
【００９５】なお、図５には、半導体装置用基板１００
の一方の面のみが示されており、他方の面については、
第１実施形態と同様の配線が形成される。そして、スル
ーホール１１２内に形成された導電部材を介して、両面
の配線が接続されるようになっている。
【００９６】本実施形態は、上記のように構成されてお
り、第１実施形態又は第３実施形態で説明した方法によ
り製造することができる。そして、半導体装置用基板１
００における半導体素子の搭載領域１１４に、半導体素
子を搭載して、半導体素子の電極とインナーリード１０
８のパッドとをワイヤボンディングする。また、半導体
素子とは反対側の面に外部端子を設ける。こうして、半
導体装置を製造することができる。なお、半導体素子は
フェースダウンボンディングされてもよい。
【００９７】（第５実施形態）図６は、本発明の第５実
施形態に係る半導体装置用基板を示す図である。この半
導体装置用基板２００は、金属部（コア層）２０２と、
金属部２０２の複数箇所に形成される複数のスルーホー
ル形成部２０４と、金属部２０２の表面を覆う絶縁層２
０８と、インナーリード２１０、メッキリード２１２及
びメッキ線２１４を含む配線と、を含む。
【００９８】半導体装置用基板２００には、複数の半導
体素子の搭載領域２１６が確保されている。すなわち、
半導体装置用基板２００は、複数の個片に切断されて、
それぞれの個片に半導体素子が搭載されるようになって
いる。図７は、半導体装置用基板２００から切断された
個片の一方の面を示し、図８は他方の面を示す。そし
て、図９は、半導体装置用基板から切断された個片に半
導体素子を搭載して得られた半導体装置を示す図であ
る。
【００９９】それぞれの半導体素子の搭載領域２１６
は、スルーホール形成部２０４によって囲まれている。
半導体素子が矩形である場合には、その形状に対応し
て、矩形の各辺に対応する位置にスルーホール形成部２
０４が形成される。
【０１００】金属部２０２は、開口部２２４が形成され
た金属板からなる。開口部２２４は、金属部２０２に形
成された穴である。スルーホール形成部２０４は、開口
部２２４に絶縁性部材が充填されて形成される。絶縁性
部材として樹脂を使用することができ、その場合には、
スルーホール形成部は樹脂部となる。スルーホール形成
部２０４は、図５に示す２つの台形のスルーホール形成
部１０４の長辺を合わせた形状で、一方向に長い六角形
をなしている。したがって、スルーホール形成部２０４
は、その半分の形状において、図５に示すスルーホール
形成部１０４と同様の効果を達成できる。
【０１０１】半導体素子の搭載領域２１６が矩形をなす
ときには、各搭載領域２１６を囲むスルーホール形成部
２０４のうち、隣同士のスルーホール形成部２０４によ
ってＬ字が描かれている。なお、隣同士のスルーホール
形成部２０４は、連続しないように間隔が開けられてい
る。この間隔を最小限の大きさにとどめることで、スル
ーホール形成部２０４の大きさを広くすることができ
る。
【０１０２】それぞれのスルーホール形成部２０４に
は、複数のスルーホール２０６が形成されている。スル
ーホール２０６の配列は、図５に示すスルーホール１１
２の配列と同様である。すなわち、スルーホール２０６
は、スルーホール形成部２０４の長さ方向に延びる複数
の線（図示せず）のうちのいずれかに上に並んでいる。
また、スルーホール２０６は千鳥状に配列されている。
その他の詳細は、第４実施形態で説明した内容が適用さ
れ、その効果も同様である。
【０１０３】スルーホール形成部２０４には、メッキ線
２１４が形成されている。スルーホール形成部２０４
は、一方向に長い六角形をなし、幅方向の例えば中央部
において長さ方向に延びる仮想線上に、メッキ線２１４
が形成されている。メッキ線２１４は、所定の箇所にメ
ッキを施すために使用される。
【０１０４】スルーホール２０６から、メッキ線２１４
とは反対側の方向であって、半導体素子の搭載領域２１
６に向けてインナーリード２１０が形成されている。イ
ンナーリード２１０は、スルーホール形成部２０４を超
えて形成されている。ワイヤボンディングが適用される
場合には、半導体素子の搭載領域２１６の手前まで、イ
ンナーリード２１０が形成される。インナーリード２１
０の先端は、ワイヤボンディング用のパッドとして、大
きく形成される。金属部２０２が絶縁層２０８にて覆わ
れており、インナーリード２１０は、絶縁層２０８の上
に形成されているので、金属部２０２との電気的な絶縁
が図られている。
【０１０５】スルーホール２０６から、メッキ線２１４
に向けてメッキリード２１２が形成され、メッキ線２１
４とメッキリード２１２とは接続されている。こうする
ことで、メッキ線２１４、メッキリード２１２及びイン
ナーリード２１０が電気的に導通するので、メッキ線２
１４を介して、インナーリード２１０にメッキを施すと
ともに、スルーホール２０６内にメッキを施して導電部
材２３６（図９参照）を形成することができる。
【０１０６】半導体装置用基板２００の主要部は、上記
構成をなしており、これを切断することで図７及び図８
に示す個片の基板が得られる。具体的には、図６に示す
メッキ線２１４上で、このメッキ線２１４を切削しなが
ら半導体装置用基板２００を個片に切断する。例えば、
メッキ線２１４を８０μｍ程度の幅で形成して、刃の厚
みが１６０μｍ程度のダイサを使用して、メッキ線２１
４上を切断すれば、ダイサの精度を考慮しても、メッキ
線２１４を切削して除去しながら切断することができ
る。
【０１０７】各スルーホール２０６から、インナーリー
ド２１０及びメッキリード２１２が形成されており、そ
れぞれのメッキリード２１２がメッキ線２１４に接続さ
れているので、メッキ線２１４を除去することで、イン
ナーリード２１０同士の電気的な導通をなくすことがで
きる。
【０１０８】こうして得られた個片は、図７に示すよう
に、一方の面に上述したインナーリード２１０を有す
る。また、他方の面にも、図８に示すように、スルーホ
ール２０６からインナーリード２１０が形成されてお
り、その先端にパッドが形成されている。このパッド
は、外部端子を設けるために使用される。一方の面のイ
ンナーリード２１０と他方の面のインナーリード２１０
とは、スルーホール２０６内に設けられた導電部材２３
６（図９参照）によって、電気的に接続されている。
【０１０９】また、図７に示すように、半導体装置用基
板２００の一方の面には、網状の導電パターン２１８が
形成されている。導電パターン２１８は、半導体素子の
搭載領域２１６を含む領域に形成され、インナーリード
２１０を介してスルーホール２０６に接続されている。
そして、スルーホール２０６内の導電部材２３６（図９
参照）を介して、反対側の面のインナーリード２１０に
接続されて、その先端のパッドを介して外部端子２３８
（図９参照）に接続される。導電パターン２１８の外周
部は、幅の広い枠状になっているので、導電パターン２
１８上に搭載された半導体素子２３０（図９参照）の電
極２３２から枠状の外周部にワイヤボンディングを行う
ことができる。この枠状の外周部は、半導体素子２３０
の周囲を囲むので、どの位置の電極２３２からもワイヤ
ボンディングが可能である。導電パターン２１８は、例
えば、ＧＮＤなどの電位にされる。
【０１１０】また、導電パターン２１８は、金属部２０
２を貫通するスルーホール２２２を介して、金属部２０
２に電気的に接続されている。すなわち、導電パターン
２１８の一部がスルーホール２２２の開口端に至るまで
形成されており、導電パターン２１８の表面及びスルー
ホール２２２の内面にメッキが施されることで、このメ
ッキが導電部材２３６（図９参照）となって、導電パタ
ーン２１８と金属部２０２とが電気的に導通する。した
がって、比較的大きい金属部２０２が導電パターン２１
８と電気的に導通するので、その容量が大きくなり電位
が安定する。
【０１１１】導電パターン２１８の周囲には、これに導
通しないように、別の導電パターン２２０が形成されて
いる。この導電パターン２２０も、導電パターン２１８
の一部を避けるための領域を除き、半導体素子２３０
（図９参照）の周囲を囲む形状をなしているので、どの
位置の電極２３２からもワイヤボンディングが可能であ
る。導電パターン２２０は、例えば、電源の電位にされ
る。
【０１１２】図９は、上記個片に切断された半導体装置
用基板２００を使用して得られた半導体装置を示す図で
ある。同図に示すように、半導体装置用基板２００に
は、半導体素子２３０が搭載され、いずれかの電極２３
２とインナーリード２１０とがワイヤ２３４にて接続さ
れている。他の電極２３２と導電パターン２１８、２２
０もワイヤ（図示せず）にて接続されている。また、イ
ンナーリード２１０の表面、導電パターン２１８、２２
０の表面、スルーホール２０６、２２２の内面には、メ
ッキによって導電部材２３６が形成されている。半導体
素子２３０が搭載された面とは反対側の面では、インナ
ーリード２１０の先端に形成されたパッドに、例えばハ
ンダボール等の外部端子２３８が設けられている。この
ように構成されているので、半導体素子２３０の電極２
３２は、いずれかの外部端子２３８に接続される。
【０１１３】また、少なくとも外部端子２３８を設ける
ためのパッドを除く領域に、ソルダレジスト等の保護材
料２４０が設けられている。この保護材料２４０は、ス
ルーホール２０６、２２２の内部に入り込んでも良い。
【０１１４】本実施形態は、上記のように構成されてお
り、以下その製造方法を説明する。本実施形態では、第
１及び第２のいずれの実施形態に係る製造方法を適用し
てもよいが、第２の実施形態に係るものを例にとり説明
する。
【０１１５】この場合、まず、金属板に開口部２２４に
相当する穴を形成して金属部２０２を構成する。そし
て、予め接着剤が塗布された金属箔を、金属部２０２の
両面に貼り付けて所定の圧力を加える。こうして、金属
部２０２の開口部２２４には、接着剤から樹脂部が構成
され、この領域はスルーホール形成部２０４となる。ま
た、金属部２０２の両面には、接着剤からなる絶縁層２
０８が形成される。
【０１１６】次に、上述した位置に、スルーホール２０
６、２２２を形成する。金属箔をエッチングして、イン
ナーリード２１０、メッキリード２１２、メッキ線２１
４、導電パターン２１８、２２０を含む配線を形成す
る。続いて、メッキの前処理液を塗ってから、配線の表
面及びスルーホール２２０、２２２の内面にメッキを施
して導電部材２３６を設ける。なお、スルーホール２０
６は、絶縁部材からなるスルーホール形成部２０４に形
成されているので、スルーホール２０６の内面にメッキ
を施しても、導電部材２３６と金属部２０２との電気的
な導通がない。これに対して、スルーホール２２２は、
金属部２０２を貫通して形成されているので、メッキが
施されると、導電部材２３６と金属部２０２とが電気的
に導通する。
【０１１７】こうして、図６に示す半導体装置用基板２
００が得られる。次に、メッキ線２１４を切削しなが
ら、この半導体装置用基板２００を切断する。この工程
により、図７及び図８に示す個片が得られるとともに、
メッキ線２１４が除去されて、各インナーリード２１０
同士の電気的な導通がなくなる。
【０１１８】そして、図９に示すように、半導体素子２
３０をその搭載領域２１６に搭載し、ワイヤボンディン
グを施す。そして、保護材料２４０を所定の箇所に塗布
し、さらに必要があれば、ワイヤ２３４を含む領域を樹
脂封止してもよい。以上の工程により、半導体装置を得
ることができる。なお、本実施形態でも、ワイヤボンデ
ィングの代わりにフェースダウンボンディングを適用し
てもよい。
【０１１９】図１０には、本発明に係る方法により製造
された半導体装置１１００を実装した回路基板１０００
が示されている。回路基板には例えばガラスエポキシ基
板等の有機系基板を用いることが一般的である。回路基
板には例えば銅からなる配線パターンが所望の回路とな
るように形成されていて、それらの配線パターンと半導
体装置のバンプとを機械的に接続することでそれらの電
気的導通を図る。
【０１２０】そして、この回路基板１０００を備える電
子機器として、図１１には、ノート型パーソナルコンピ
ュータ１２００が示されている。
【０１２１】なお、本願発明は、半導体装置に関連する
技術に適用したものであるが、半導体以外の材料を使用
した集積回路装置にも応用することができる。
【０１２２】
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｃ）は、本発明の第１実施
形態に係る半導体装置の製造方法を示す図である。
【図２】図２（Ａ）及び図２（Ｂ）は、本発明の第１実
施形態に係る半導体装置の製造方法を示す図である。
【図３】図３は、本発明の第２実施形態に係る半導体装
置用基板を示す図である。
【図４】図４は、本発明の第３実施形態に係る半導体装
置用基板の製造方法を示す図である。
【図５】図５は、本発明の第４実施形態に係る半導体装
置用基板を示す図である。
【図６】図６は、本発明の第５実施形態に係る半導体装
置用基板を示す図である。
【図７】図７は、本発明の第５実施形態に係る半導体装
置用基板から切断された個片を示す図である。
【図８】図８は、本発明の第５実施形態に係る半導体装
置用基板から切断された個片を示す図である。
【図９】図９は、本発明の第５実施形態に係る半導体装
置用基板を使用して製造された半導体装置を示す図であ
る。
【図１０】図１０は、本発明を適用した半導体装置を実
装した回路基板を示す図である。
【図１１】図１１は、本発明に係る電子機器を示す図で
ある。
【符号の説明】
１０ 金属板 １０ａ 金属部（コア層） １２ 穴（開口部） １４ａ 樹脂部（スルーホール形成部） １６ 基板（半導体装置用基板） １８ スルーホール ２０ 導電部材 ２２ 配線 ２６ 半導体素子 ２８ ハンダボール（外部端子）

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 放熱を促進する金属部材からなるコア層
    と、該コア層に形成されるスルーホール形成部と、該ス
    ルーホール形成部に形成される複数のスルーホールと、
    前記コア層の両面に形成される絶縁層と、該絶縁層上に
    形成されるとともに前記スルーホールを介して前記コア
    層の一方の面から他方の面まで電気的導通が図られる配
    線と、を有する半導体装置用基板と、 前記半導体装置用基板上に設けられ、前記配線に電極が
    電気的に接続される半導体素子と、 を有する半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記コア層には、開口部が形成され、 前記スルーホール形成部は、前記開口部内に絶縁性部材
    が充填されてなり、 前記スルーホールは、前記絶縁性部材に形成される半導
    体装置。
  3. 【請求項３】 請求項２記載の半導体装置において、 前記絶縁性部材は樹脂である半導体装置。
  4. 【請求項４】 請求項２又は請求項３記載の半導体装置
    において、 前記開口部は、前記コア層の外周部及び中央部の少なく
    ともいずれか一方に形成される半導体装置。
  5. 【請求項５】 請求項４記載の半導体装置において、 前記半導体素子は、前記コア層の前記中央部上に配置さ
    れるとともに前記スルーホールのうちの少なくとも一つ
    の上に搭載されてなる半導体装置。
  6. 【請求項６】 請求項５記載の半導体装置において、 前記半導体素子は、前記スルーホール上に接着剤を介し
    て接続されてなる半導体装置。
  7. 【請求項７】 請求項６記載の半導体装置において、 前記接着剤は、熱伝導性部材である半導体装置。
  8. 【請求項８】 請求項１から請求項７のいずれかに記載
    の半導体装置において、 前記スルーホールは、千鳥状に配置される半導体装置。
  9. 【請求項９】 請求項４から請求項７のいずれかに記載
    の半導体装置において、 前記開口部は、前記コア層の外周部に側辺に沿って形成
    され、かつ、前記コア層の中央領域近くよりも周辺領域
    近くの開口端が長く形成され、 前記スルーホールは、前記開口部の長さ方向に並列に延
    びる複数の仮想線上に全体として千鳥状をなして形成さ
    れ、 前記コア層の周辺領域近くの仮想線上に形成される前記
    スルーホールは、前記コア層の中央領域近くの仮想線上
    に形成される前記スルーホールよりも数が多い半導体装
    置。
  10. 【請求項１０】 請求項９記載の半導体装置において、 前記配線は、前記スルーホールから前記コア層の中央側
    に向けて形成されて前記半導体素子の電極に接続される
    インナーリードを含む半導体装置。
  11. 【請求項１１】 放熱を促進する金属部材からなるコア
    層と、該コア層の一部に形成されるスルーホール形成部
    と、該スルーホール形成部に形成される複数のスルーホ
    ールと、前記コア層の両面に形成される絶縁層と、該絶
    縁層上に形成されるとともに前記スルーホールを介して
    前記コア層の一方の面から他方の面まで電気的導通が図
    られる配線と、を有する半導体装置用基板。
  12. 【請求項１２】 請求項１１記載の半導体装置用基板に
    おいて、 前記コア層には、開口部が形成され、 前記スルーホール形成部は、前記開口部内に絶縁性部材
    が充填されてなり、 前記スルーホールは、前記絶縁性部材に形成される半導
    体装置用基板。
  13. 【請求項１３】 請求項１２記載の半導体装置用基板に
    おいて、 前記絶縁性部材は樹脂である半導体装置用基板。
  14. 【請求項１４】 請求項１２又は請求項１３記載の半導
    体装置用基板において、 前記開口部は、前記コア層の外周部及び中央部の少なく
    ともいずれか一方に形成される半導体装置用基板。
  15. 【請求項１５】 請求項１１から請求項１４のいずれか
    に記載の半導体装置用基板において、 前記スルーホールは、千鳥状に配置される半導体装置用
    基板。
  16. 【請求項１６】 請求項１４記載の半導体装置用基板に
    おいて、 前記開口部は、前記コア層の外周部に側辺に沿って形成
    され、かつ、前記コア層の中央領域近くよりも周辺領域
    近くの開口端が長く形成され、 前記スルーホールは、前記開口部の長さ方向に並列に延
    びる複数の仮想線上に全体として千鳥状をなして形成さ
    れ、 前記コア層の周辺領域近くの仮想線上に形成される前記
    スルーホールは、前記コア層の中央領域近くの仮想線上
    に形成される前記スルーホールよりも数が多い半導体装
    置用基板。
  17. 【請求項１７】 請求項１６記載の半導体装置用基板に
    おいて、 前記配線は、前記スルーホールから前記コア層の中央方
    向に延びるインナーリードと、前記スルーホールから前
    記コア層の外方向に延びるメッキリードと、を含む半導
    体装置用基板。
  18. 【請求項１８】 請求項１１記載の半導体装置用基板に
    おいて、 前記コア層には、中央部に位置する第１の開口部と、外
    周部に位置する第２の開口部とが形成され、 前記スルーホール形成部は、前記第１及び第２の開口部
    内に絶縁性部材が充填されてなり、 前記スルーホールの第１のグループは、前記第１の開口
    部内の前記絶縁性部材に千鳥状に形成され、前記スルー
    ホールの第２のグループは、前記第２の開口部内の前記
    絶縁性部材に千鳥状に形成され、 前記配線の第１のグループは、前記第１のグループのス
    ルーホールから前記第２の開口部の手前に至るまで形成
    され、前記配線の第２のグループは、前記第２のグルー
    プのスルーホールから前記第１の開口部の手前に至るま
    で形成され、かつ、前記第１及び第２のグループの配線
    は、交互に配置される半導体装置用基板。
  19. 【請求項１９】 放熱を促進する金属部材からなるコア
    層と、 前記コア層の両面に形成される絶縁層と、 該コア層において複数の半導体素子の搭載領域のそれぞ
    れの周囲に形成される複数のスルーホール形成部と、 各スルーホール形成部の中央部の両側に形成される複数
    のスルーホールと、 それぞれのスルーホール形成部の前記中央部の上を通る
    メッキ線と、 前記メッキ線から前記スルーホールに接続されるメッキ
    リードと、 前記スルーホールから前記スルーホール形成部の外の前
    記絶縁層上に至るまで形成されるインナーリードと、 を有する半導体装置用基板。
  20. 【請求項２０】 請求項１９記載の半導体装置用基板に
    おいて、 前記コア層には、開口部が形成され、 前記スルーホール形成部は、前記開口部内に絶縁性部材
    が充填されてなり、 前記スルーホールは、前記絶縁性部材に形成される半導
    体装置用基板。
  21. 【請求項２１】 金属部及び絶縁部を含む基板を用意す
    る工程と、 前記絶縁部に複数のスルーホールを形成する工程と、 前記スルーホール内に導電部材を設ける工程と、 前記基板の一方の面に半導体素子を取り付ける工程と、 前記基板の他方の面に外部端子を設ける工程と、 前記半導体素子と前記外部端子とを、前記導電部材を介
    して電気的に接続する配線を、絶縁層を介して前記金属
    部の上に形成する工程と、 を含む半導体装置の製造方法。
  22. 【請求項２２】 請求項２１記載の半導体装置の製造方
    法において、 前記基板を用意する工程は、金属板に穴を形成する工程
    と、前記穴に前記絶縁部を形成する工程と、を含む半導
    体装置の製造方法。
  23. 【請求項２３】 請求項２２記載の半導体装置の製造方
    法において、 前記基板を用意する工程及び前記配線を形成する工程
    は、前記金属板の両面及び前記穴の内側に、前記絶縁部
    及び前記絶縁層の材料となる接着剤を設けるとともに、
    前記配線の材料となる金属箔を貼り付けて、前記金属箔
    をエッチングすることで行われる半導体装置の製造方
    法。
  24. 【請求項２４】 複数の半導体素子の搭載領域を有する
    金属部と、それぞれの半導体素子の搭載領域の周囲に形
    成された複数の絶縁部と、を含む基板を用意する工程
    と、 前記絶縁部を横断する仮想線を挟む両側に複数のスルー
    ホールを形成する工程と、 それぞれの絶縁部の前記仮想線上を通るメッキ線と、前
    記メッキ線から前記スルーホールに接続されるメッキリ
    ードと、前記スルーホールから絶縁層を介して前記金属
    部上に至るインナーリードと、を含む配線を形成する工
    程と、 前記スルーホール内に導電部材を設ける工程と、 前記基板の一方の面に前記半導体素子を取り付けて電極
    を前記インナーリードに接続する工程と、 前記メッキ線を切削しながら、前記基板を複数の個片に
    切断する工程と、 を含む半導体装置の製造方法。
  25. 【請求項２５】 請求項２４記載の半導体装置の製造方
    法において、 前記基板を用意する工程は、金属板に穴を形成する工程
    と、前記穴に前記絶縁部を形成する工程と、を含む半導
    体装置の製造方法。
  26. 【請求項２６】 請求項２５記載の半導体装置の製造方
    法において、 前記基板を用意する工程及び前記配線を形成する工程
    は、前記金属板の両面及び前記穴の内側に、前記絶縁部
    及び前記絶縁層の材料となる接着剤を設けるとともに、
    前記配線の材料となる金属箔を貼り付けて、前記金属箔
    をエッチングすることで行われる半導体装置の製造方
    法。
  27. 【請求項２７】 金属板に穴を形成する工程と、前記穴
    に絶縁部を形成する工程と、前記絶縁部に複数のスルー
    ホールを形成する工程と、を含む半導体装置用基板の製
    造方法。
  28. 【請求項２８】 金属板を用意し、前記金属板の複数の
    半導体素子の搭載領域の周囲に複数の穴を形成し、前記
    穴に絶縁部を形成する工程と、 前記絶縁部を横断する仮想線を挟む両側に複数のスルー
    ホールを形成する工程と、 それぞれの絶縁部の前記仮想線上を通るメッキ線と、前
    記メッキ線から前記スルーホールに接続されるメッキリ
    ードと、前記スルーホールから絶縁層を介して前記金属
    板の上に至るインナーリードと、を含む配線を形成する
    工程と、 前記スルーホール内に導電部材を設ける工程と、 を含む半導体装置用基板の製造方法。
  29. 【請求項２９】 請求項２８記載の半導体装置用基板の
    製造方法において、 前記絶縁部を形成する工程及び前記配線を形成する工程
    は、前記金属板の両面及び前記穴の内側に、前記絶縁部
    及び前記絶縁層の材料となる接着剤を設けるとともに、
    前記配線の材料となる金属箔を貼り付けて、前記金属箔
    をエッチングすることで行われる半導体装置用基板の製
    造方法。
  30. 【請求項３０】 請求項１から請求項１０のいずれかに
    記載の半導体装置が実装された回路基板を有する電子機
    器。
JP10342368A 1998-02-17 1998-11-16 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器 Withdrawn JPH11307689A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP10342368A JPH11307689A (ja) 1998-02-17 1998-11-16 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
KR10-1999-0004791A KR100524437B1 (ko) 1998-02-17 1999-02-11 반도체 장치, 반도체 장치용 기판 및 이들의 제조방법 및 전자기기
TW088102336A TW408454B (en) 1998-02-17 1999-02-12 Semiconductor device, semiconductor device board, manufacture of them, and electronic equipment
SG9900575A SG81960A1 (en) 1998-02-17 1999-02-12 Semiconductor device, substrate for a semiconductor device, method of manufacture thereof, and electronic instrument
US09/250,284 US6400010B1 (en) 1998-02-17 1999-02-16 Substrate including a metal portion and a resin portion
US09/944,218 US6586274B2 (en) 1998-02-17 2001-09-04 Semiconductor device, substrate for a semiconductor device, method of manufacture thereof, and electronic instrument

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5135798 1998-02-17
JP10-51357 1998-02-17
JP10342368A JPH11307689A (ja) 1998-02-17 1998-11-16 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器

Publications (1)

Publication Number Publication Date
JPH11307689A true JPH11307689A (ja) 1999-11-05

Family

ID=26391888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10342368A Withdrawn JPH11307689A (ja) 1998-02-17 1998-11-16 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器

Country Status (5)

Country Link
US (2) US6400010B1 (ja)
JP (1) JPH11307689A (ja)
KR (1) KR100524437B1 (ja)
SG (1) SG81960A1 (ja)
TW (1) TW408454B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168487A (ja) * 2016-03-14 2017-09-21 ローム株式会社 半導体装置

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981880A (en) * 1996-08-20 1999-11-09 International Business Machines Corporation Electronic device packages having glass free non conductive layers
JPH11307689A (ja) * 1998-02-17 1999-11-05 Seiko Epson Corp 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
US7247516B1 (en) * 2000-11-15 2007-07-24 Skyworks Solutions, Inc. Method for fabricating a leadless chip carrier
JP3675364B2 (ja) * 2001-05-30 2005-07-27 ソニー株式会社 半導体装置用基板その製造方法および半導体装置
JP2003007921A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003100947A (ja) * 2001-09-20 2003-04-04 Mitsubishi Electric Corp 半導体装置及び半導体装置モジュール
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US6774486B2 (en) 2001-10-10 2004-08-10 Micron Technology, Inc. Circuit boards containing vias and methods for producing same
US20030153119A1 (en) * 2002-02-14 2003-08-14 Nathan Richard J. Integrated circuit package and method for fabrication
US7535093B1 (en) * 2002-03-08 2009-05-19 Raytheon Company Method and apparatus for packaging circuit devices
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2004311784A (ja) * 2003-04-08 2004-11-04 Fuji Xerox Co Ltd 光検出装置、及びその実装方法
DE10325029B4 (de) * 2003-06-02 2005-06-23 Infineon Technologies Ag Substratbasiertes Chip-Package
TWI299551B (en) * 2003-06-25 2008-08-01 Via Tech Inc Quad flat no-lead type chip carrier
DE10341404B4 (de) * 2003-09-05 2006-06-01 Siemens Ag Schaltungsvorrichtung mit einem Schaltungsträger
JP4340517B2 (ja) 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP4436706B2 (ja) * 2004-03-25 2010-03-24 三洋電機株式会社 混成集積回路装置
EP1739739A4 (en) * 2004-03-26 2010-02-24 Fujikura Ltd TRAVERSATION WIRING PLATE AND METHOD OF PRODUCING THE SAME
US20050257957A1 (en) * 2004-05-15 2005-11-24 Kaluk Vasoya Printed wiring board with conductive constraining core including resin filled channels
US7097462B2 (en) * 2004-06-29 2006-08-29 Intel Corporation Patch substrate for external connection
JP2006100631A (ja) * 2004-09-30 2006-04-13 Tdk Corp 配線基板及びその製造方法
JP4945919B2 (ja) * 2005-04-25 2012-06-06 凸版印刷株式会社 Ｂｇａ型多層回路配線板
JP4241756B2 (ja) * 2005-05-13 2009-03-18 オムロン株式会社 部品実装基板構造
USRE45637E1 (en) 2005-08-29 2015-07-28 Stablcor Technology, Inc. Processes for manufacturing printed wiring boards
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
KR100751286B1 (ko) * 2006-04-11 2007-08-23 삼성전기주식회사 반도체 실장용 기판 및 반도체 패키지 제조방법
KR100783459B1 (ko) * 2006-05-23 2007-12-07 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
EP2272794A1 (en) * 2006-07-14 2011-01-12 STMicroelectronics S.r.l. Semiconductor package substrate, in particular for MEMS devices
US7462038B2 (en) * 2007-02-20 2008-12-09 Qimonda Ag Interconnection structure and method of manufacturing the same
JP4474431B2 (ja) * 2007-03-26 2010-06-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよび該製造方法
JP5188110B2 (ja) * 2007-06-27 2013-04-24 三洋電機株式会社 回路装置
US8502371B2 (en) * 2007-12-27 2013-08-06 Stats Chippac Ltd. Integrated circuit package system with extended corner leads
US8072047B2 (en) * 2008-05-21 2011-12-06 Stats Chippac Ltd. Integrated circuit package system with shield and tie bar
US8125064B1 (en) * 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
US8367473B2 (en) * 2009-05-13 2013-02-05 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
TWI425603B (zh) * 2009-09-08 2014-02-01 Advanced Semiconductor Eng 晶片封裝體
US8786062B2 (en) 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP2011146513A (ja) * 2010-01-14 2011-07-28 Renesas Electronics Corp 半導体装置
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
WO2013018330A1 (ja) * 2011-07-29 2013-02-07 三洋電機株式会社 素子搭載用基板および半導体パワーモジュール
TWI485788B (zh) * 2012-01-13 2015-05-21 Chi Ming Chan Near-field communication components of the substrate tilt flip-chip process
US9824958B2 (en) * 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
US9332632B2 (en) 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
JP2016096297A (ja) * 2014-11-17 2016-05-26 イビデン株式会社 金属塊内蔵配線板及びその製造方法
JP6711229B2 (ja) 2016-09-30 2020-06-17 日亜化学工業株式会社 プリント基板の製造方法及び発光装置の製造方法
US10319654B1 (en) * 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
DE102019214998A1 (de) * 2019-09-30 2021-04-01 Rolls-Royce Deutschland Ltd & Co Kg Organischer Schaltungsträger und dessen Anwendung bei Stromrichtern und in Fahrzeugen

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
US6262477B1 (en) * 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
USH1471H (en) * 1993-04-26 1995-08-01 Braun David J Metal substrate double sided circuit board
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
US5635671A (en) * 1994-03-16 1997-06-03 Amkor Electronics, Inc. Mold runner removal from a substrate-based packaged electronic device
AU3415095A (en) * 1994-09-06 1996-03-27 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
US5581122A (en) * 1994-10-25 1996-12-03 Industrial Technology Research Institute Packaging assembly with consolidated common voltage connections for integrated circuits
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5872338A (en) * 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
US5808873A (en) * 1997-05-30 1998-09-15 Motorola, Inc. Electronic component assembly having an encapsulation material and method of forming the same
US6574858B1 (en) * 1998-02-13 2003-06-10 Micron Technology, Inc. Method of manufacturing a chip package
JPH11307689A (ja) * 1998-02-17 1999-11-05 Seiko Epson Corp 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
US6337228B1 (en) * 1999-05-12 2002-01-08 Amkor Technology, Inc. Low-cost printed circuit board with integral heat sink for semiconductor package
US6531335B1 (en) * 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168487A (ja) * 2016-03-14 2017-09-21 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US6586274B2 (en) 2003-07-01
KR19990072580A (ko) 1999-09-27
SG81960A1 (en) 2001-07-24
US6400010B1 (en) 2002-06-04
US20020030266A1 (en) 2002-03-14
TW408454B (en) 2000-10-11
KR100524437B1 (ko) 2005-10-26

Similar Documents

Publication Publication Date Title
JPH11307689A (ja) 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
US9472485B2 (en) Hybrid thermal interface material for IC packages with integrated heat spreader
US5889324A (en) Package for a semiconductor device
CN101228625B (zh) 具有镀金属连接部的半导体封装
JP2012104790A (ja) 半導体装置
KR100606295B1 (ko) 회로 모듈
JP4379693B2 (ja) 半導体装置およびその製造方法
JP5341339B2 (ja) 回路装置
JP2000232186A (ja) 半導体装置およびその製造方法
JP2000323610A (ja) フィルムキャリア型半導体装置
JP3587043B2 (ja) Ｂｇａ型半導体装置及び該装置に用いるスティフナー
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
JP2006228897A (ja) 半導体装置
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
JP2016219535A (ja) 電子回路装置
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JPH09266266A (ja) 半導体装置およびその製造方法並びに半導体装置のキャップ
US20070209830A1 (en) Semiconductor chip package having a slot type metal film carrying a wire-bonding chip
JP3728317B2 (ja) 半導体装置とその製造方法
JP2001267460A (ja) 半導体装置
JP2005064327A (ja) 高放熱型プラスチックパッケージ
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
KR19980068016A (ko) 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JP3714388B2 (ja) 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051014

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060712

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060908