JP2985789B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2985789B2
JP2985789B2 JP8230368A JP23036896A JP2985789B2 JP 2985789 B2 JP2985789 B2 JP 2985789B2 JP 8230368 A JP8230368 A JP 8230368A JP 23036896 A JP23036896 A JP 23036896A JP 2985789 B2 JP2985789 B2 JP 2985789B2
Authority
JP
Japan
Prior art keywords
film
silicon oxide
wiring
oxide film
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8230368A
Other languages
English (en)
Other versions
JPH1074835A (ja
Inventor
賢一 小柳
光司 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8230368A priority Critical patent/JP2985789B2/ja
Priority to US08/920,906 priority patent/US6037278A/en
Publication of JPH1074835A publication Critical patent/JPH1074835A/ja
Application granted granted Critical
Publication of JP2985789B2 publication Critical patent/JP2985789B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に多層配線構造を有する半導体装置の製
造方法に関するものである。
【０００１】
【従来の技術】集積回路の高集積化に伴い、半導体装置
の構成には多層配線の採用が必須となっている。多層配
線を有する半導体装置の層間絶縁膜には、配線間の寄生
容量を低減する目的から、酸化シリコン系の絶縁膜が多
く用いられている。特にプラズマ化学気相成長法により
形成する酸化シリコン膜は、５００℃以下の比較的低温
で形成できて、かつ良好な膜質を有するために、アルミ
ニウム系の配線上の層間絶縁膜として広く用いられてい
る。以下に、１９９３年、ブイエルエスアイ・マルチレ
ベル・インターコネクション・カンファレンス（ＶＬＳ
Ｉ Ｍｕｌｔｉｌｅｖｅｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ
ｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ）において、Ｂ．Ｍ．Ｓ
ｏｍｅｒｏらによって示されている、多層配線構造の形
成法を示す。
【０００２】図９（ａ）に示すように、半導体基板２０
１上に下層配線を形成する。配線は積層構造になってお
り、まず、スパッタ法により第１のチタン膜２０２と第
１の窒化チタン膜２０３を、同一チャンバ内で連続して
成膜する。チタン膜及び窒化チタン膜は配線の耐マイグ
レーション特性を向上させるために用いられている。次
に銅含有アルミニウム膜２０４と第２の窒化チタン膜２
０５をスパッタ法により形成する。アルミニウム膜に銅
を含有しているのも、やはり耐マイグレーション特性を
向上させるためのものである。最上層の窒化チタン膜２
０５は、配線形成のためのフォトリソグラフィー工程に
おいて、露光時に光がアルミニウム膜上で反射すると所
望のパターンが得られないために、反射防止用として用
いられるものである。
【０００３】下層配線を形成後、図９（ｂ）に示すよう
に、テトラエチルオルソシリケートと酸素を原材料とし
て、平行平板型のプラズマ化学気相成長法により、プラ
ズマ酸化シリコン膜２０６を形成する。
【０００４】プラズマ酸化シリコン膜２０６表面は、下
層配線の形状を反映して平坦ではないため、そのまま上
層配線を形成すると、配線切れなど、配線の信頼性が劣
化する。従って良好な平坦性を得るために、本実施例で
はプラズマ酸化シリコン膜２０６上にフォトレジストを
塗布し、熱処理したあとに全面エッチバックして図９
（ｃ）に示す形状を得る。本従来例では、上記の方法を
用いているがその他にも、スピンオングラス膜を用いる
方法や、化学的機械研磨法を用いる方法などがある。
【０００５】第１の酸化シリコン膜表面を平坦化した
後、フォトリソグラフィー法により下層配線と電気的に
接続するための接続孔（ビアホール）２０９を形成する
ことで、図９（ｄ）に示す構造を得る。ビアホールを開
口する際には、接触抵抗を低減するために下層配線の最
上層の第２の窒化チタン膜２０５もエッチングして、ビ
アホール底部に第１の銅含有アルミニウム膜２０４が露
出されるようにする。
【０００６】次に、図１０（ａ）のように、スパッタ法
により第２のチタン膜２１０および第３の窒化チタン膜
２１１を形成する。第２のチタン膜２１０はビアホール
底部の接触抵抗を低減するために必要不可欠である。ア
ルミニウムは大変酸化しやすいため、ビアホール底部の
銅含有アルミニウム配線上に酸化物が形成してしまう
と、ビアホール抵抗が上昇してしまう。一方でチタンは
強い還元性を示す。従って、薄いチタン膜を形成すると
チタンがアルミニウムの酸化物を還元するため、抵抗の
上昇を抑えることができる。チタンの酸化物も高抵抗で
あるが、アルミニウムの酸化膜とは異なりビアホール底
部全面には形成されず、一部分に凝集するために抵抗は
上昇しない。
【０００７】第３の窒化チタン膜２１１は、次に形成す
るタングステン膜の剥がれ防止用、及びタングステン膜
を成膜した後の全面エッチバック法を行う場合のストッ
パー層として用いる。チタン膜２１０上に直接タングス
テン膜を成膜すると、タングステン膜は剥がれてしま
う。また、窒化チタンとタングステンはドライエッチン
グ時のエッチングレートの差が大きいため、タングステ
ンをビアホール内部にのみ残すために全面エッチバック
をする際に、ビアホール以外のところにタングステンを
残さずにエッチングすることが可能となる。
【０００８】次にビアホール２０９の中をタングステン
２１２で埋め込んで、図１０（ｂ）の構造を得る。タン
グステンは、まず化学気相成長法によりウェハ全面に形
成した後に、全面エッチバック法によりビアホール２０
９内部にのみタングステンを残すことで、図１０（ｂ）
に示す構造を得ることができる。
【０００９】その後、下層配線と同様に、第２の銅含有
アルミニウム膜と、第４の窒化チタン膜をスパッタ法に
より形成し、所望の配線パターンを形成することで図１
０（ｃ）に示す、多層配線構造を得ることができる。
【００１０】しかしこの方法では、下層配線の配線間隔
が狭くなると、プラズマ酸化シリコン膜２０８の下層配
線間に空隙（す）２０７が発生する。これは、プラズマ
酸化シリコン膜の成膜速度が、配線側壁や、配線間底部
よりも、配線の上部の角の部分の方が大きいために生じ
る。配線間に空隙が発生すると、その後のプロセスで加
熱、冷却される際に空隙内に含まれる気体が膨張、収縮
を繰り返す。層間絶縁膜は、この空隙内の気体の体積膨
張、収縮を吸収できるほど柔軟性を持っていないため、
その力が配線に加わることになる。加熱、冷却時に配線
に大きな力が加わると、配線の信頼性は、ストレスマイ
グレーションなどにより大きく劣化する。従って、配線
間に空隙が発生しない層間絶縁膜形成技術が必要であ
る。
【００１１】この空洞が発生しない方法として、基板に
高周波電力を印加しながら成膜する高密度プラズマＣＶ
Ｄ法がある。この方法では成膜と同時にスパッタエッチ
ングを行う。スパッタエッチングでは、配線上部の角の
部分が、他の部分よりも効果的にエッチングされる。そ
の結果、配線上部の角の部分の成膜速度が小さく、配線
間に空隙を発生しにくい。
【００１２】この方法では、成膜と同時にエッチングを
する結果、成膜速度が遅くなってしまう。このため、高
密度のプラズマを発生させて効果的に成膜材料を分解
し、成膜速度を上げる方法（高密度プラズマＣＶＤ法）
が一般的である。以後、基板にバイアスを印加しながら
高密度プラズマＣＶＤ法により成膜する方法を、単に高
密度プラズマＣＶＤ法と呼ぶことにする。
【００１３】高密度プラズマＣＶＤ法には、１９９３年
のブイエルエスアイ・マルチレベル・インターコネクシ
ョン・カンファレンス（ＶＬＳＩ−Ｍｕｌｔｉｌｅｖｅ
ｌ−Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ−Ｃｏｎｆｅｒｅ
ｎｃｅ）において、Ｓ．Ｅ．Ｌａｓｓｉｇらによって報
告されている、電子サイクロトロン共鳴を用いるＥＣＲ
プラズマＣＶＤ法、１９９５年のダイエレクトリック・
フォー・ブイエルエスアイ／ユーエルエスアイ・マルチ
レベル・インターコネクション・カンファレンス（Ｄｉ
ｅｌｅｃｔｒｉｃ ｆｏｒ ＶＬＳＩ／ＵＬＳＩ Ｍｕ
ｌｔｉｌｅｖｅｌ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ
Ｃｏｎｆｅｒｅｎｃｅ）において、Ｔ．Ｔａｍｕｒａら
によって報告されている、ヘリコン波を用いるヘリコン
プラズマＣＶＤ法、また、１９９４年のＳＥＭＩテクノ
ロジーシンポジウムにおいて、Ｗ．ｖａｎ ｄｅｎ Ｈ
ｏｅｋらによって報告されている、誘導結合型プラズマ
を用いるＩＣＰ−ＣＶＤ法などがある。
【００１４】こうした高密度プラズマＣＶＤ法により層
間絶縁膜を成膜すると、図１１に示すように狭い配線間
でも酸化シリコン膜中に空隙のない、多層配線構造を得
ることができるが、様々な問題点がある。
【００１５】
【発明が解決しようとする課題】従来例で示した多層配
線構造に、高密度プラズマＣＶＤ法により形成した層間
絶縁膜を用いると、上層配線と下層配線を電気的に接続
するための接続孔（ビアホール）の信頼性が劣化する。
【００１６】その理由は、層間絶縁膜として用いた高密
度プラズマＣＶＤ酸化シリコン膜に多量の水素が含ま
れ、多層配線構造を形成した後にその水素が外方拡散し
脱離することによる。
【００１７】従来例として説明した、高密度プラズマＣ
ＶＤ法により成膜した酸化シリコン膜を層間絶縁膜とし
て用い、図１１に示す２層配線構造を形成して、その時
のビアホール抵抗特性を以下の方法により評価をした。
【００１８】図１１の構造を形成した後その信頼性を評
価するために、形成直後のビアホール抵抗を測定した後
に、窒素雰囲気中で４５０℃で６０分、５００℃で６０
分、および５００℃、１０時間の順に熱処理（高温試
験）を行い、その都度ビアホール抵抗を評価した。ビア
ホールは２０００個のチェーンになっており、一個あた
りの抵抗として示した。図１２に示すように窒素雰囲気
中で５００℃、１０時間の高温試験を行った後では、ビ
アホール抵抗が高温試験前よりも約２２倍高くなった。
その原因は以下の通りと考えられる。
【００１９】先ず、熱処理時の層間絶縁膜の変化を調べ
るために、シリコン基板上に高密度プラズマＣＶＤ法の
一つであるＩＣＰ−ＣＶＤ法により酸化シリコン膜を６
００ｎｍ成膜した後に、昇温脱離スペクトル分析（ＴＤ
Ｓ法）を行った。成膜には６インチのシリコン基板を用
いた。成膜条件は、モノシラン、酸素、アルゴンの流量
がそれぞれ３０ｓｃｃｍ、４０ｓｃｃｍ、３０ｓｃｃｍ
とした。高密度のプラズマを発生させるためにプラズマ
源へは２．０ＭＨｚの周波数で、３０００Ｗの電力の高
周波を印加した。また、自己バイアスを発生させるため
の高周波を基板に印加した。その時の周波数は１．８Ｍ
Ｈｚ、電力は１５００Ｗとした。
【００２０】図１３の昇温脱離スペクトルに見られるよ
うに、質量数２つまり水素が多量に脱離しており、その
水素の脱離は４００℃以下の所でピークを持つことがわ
かった。従って、高密度プラズマＣＶＤ法により成膜し
た酸化シリコン膜は、形成される膜中に多量の水素が含
まれ、高温試験の最中には水素が多量に脱離していると
考えられる。この水素は、高密度プラズマＣＶＤ中に酸
化シリコン膜中に取り込まれたものと考えられる。即ち
高密度プラズマＣＶＤ法では成膜時に基板に大きなＲＦ
パワーを印加する。そのために基板には大きな自己バイ
アスが加わるが、この自己バイアスはプラズマに対して
基板が負に帯電するように加わる。成膜材料のＳｉＨ4
が分解して発生した水素イオンは正イオンであるため、
基板に強く引き寄せられ、多量に酸化シリコン膜中に取
り込まれることになる。
【００２１】水素はチタンと反応すると、揮発性のＴｉ
Ｈx が発生することが知られている。従って層間絶縁膜
とチタンが接する構造を有する場合は、水素が多量に発
生するとその界面付近のチタンが脆くなる危険性があ
る。
【００２２】また、図１２に示した多層配線構造の信頼
性の測定をする際に、それぞれの高温試験前後でのウェ
ハの反りを測定した。図１４に示すように高温試験前後
で反りの変化は非常に大きく、高温試験前では約２７μ
ｍ反っていたのに対して、窒素雰囲気中で４５０℃、６
０分の高温試験を行った直後では、ウェハの反りは約１
６μｍと約１１μｍ減少した。更に、５００℃、１０時
間の高温試験後では、ウェハの反りは約４μｍと、試験
前と比較して約２３μｍ減少した。これは、上述のよう
に高密度プラズマＣＶＤ法により形成した酸化シリコン
膜から、熱処理を行うことにより多量の水素が脱離する
ためと考えられる。一方、高温試験後に放置することで
反りが大きくなるのは、水素が脱離することで切れた結
合手に、放置した雰囲気中の水が吸着して反りが戻った
ためと考えられる。従って、高温試験を行うことでウェ
ハは大きく反りが変化して、ビアホールには非常に大き
な力が加わることがわかる。
【００２３】５００℃、１０時間の高温試験後のビアホ
ール抵抗を測定した後に、ビアホール部分の断面を走査
電子顕微鏡（ＳＥＭ）によって観察したところ、図１５
に示すように、高温試験前（図１１）と比較して、ビア
ホール底部が下層配線から剥がれてはいないものの、下
層配線の反射防止膜の下にあったはずのビアホール底部
が、反射防止膜の上に存在した。これは、５００℃の高
温試験を行うことで、ビアホールに力が加わり、ビアホ
ール底部が持ち上がったと考えられる。測定パターンは
ビアホールが２０００個チェーンになっているので、全
部のビアホールを確認することは困難である。従って、
観察箇所は断線していなかったものの、中には部分的に
剥がれて高抵抗となっているビアホールもあることが考
えられる。
【００２４】以上の結果より、高温で長時間保持した際
にビアホール抵抗が大きく劣化したのは、高密度プラズ
マＣＶＤ酸化シリコン膜からの余剰水素の脱離により、
ビアホール内部でチタンが脆くなりビアホール底部とア
ルミニウム配線との界面の密着性が劣化したうえに、熱
処理時にウェハの反りが大きく変化することでビアホー
ルに大きな力が加わったために、ビアホール底部が下層
配線から浮き上がり、その結果として、ビアホール抵抗
が高くなったと考えられる。高密度プラズマＣＶＤ法に
より酸化シリコン膜を形成すると、前述のようにどうし
ても余剰水素が膜中に含まれてしまう。従って、層間絶
縁膜として高密度プラズマＣＶＤ法により形成する酸化
シリコン膜を用いるときは、成膜後にあらかじめ膜中の
水素を取り除いておくことが効果的であると考えられ
る。
【００２５】本発明の目的は、微細な配線間を埋設する
ことができる高密度プラズマＣＶＤ法により形成した酸
化シリコン膜を層間絶縁膜として用いたときに、高い信
頼性を有するビアホールを形成した多層配線構造を提供
することにある。
【００２６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に複数の下層配線と層間絶縁膜
と最下層がチタンからなる積層構造を有する上層配線と
を順次形成する半導体装置の製造方法において、前記下
層配線を形成する工程と、前記下層配線上に高密度プラ
ズマ化学気相成長法により、少なくともシラン系ガスと
酸素を原料とし、前記半導体基板に高周波電力を印加し
て前記層間絶縁膜として酸化シリコン膜を形成する工程
と、酸素を含む雰囲気中における熱処理により前記酸化
シリコン膜中の余剰水素を取り除く工程と、前記層間絶
縁膜に前記上層配線と前記下層配線とを電気的に接続す
るための接続孔を形成する工程と、前記余剰水素を取り
除く工程の後、前記上層配線を形成する工程とを有す
る。また、前記高密度プラズマを発生する方法は、電子
サイクロトロン共鳴を用いる方法、ヘリコン波を用いる
方法、もしくは誘導結合プラズマを用いる方法のいずれ
かである。また好ましくは、前記熱処理は温度が３５０
℃以上、５００℃以下で、１０分以上行う。さらに好ま
しくは、前記接続孔を形成した後に、窒素、アルゴン、
ヘリウムのうち、少なくとも一つを含む不活性ガス雰囲
気中で３５０℃以上、５００℃以下の温度で、１０分以
上熱処理する。
【００２７】シリコン基板上に、誘導結合型プラズマに
よる高密度プラズマＣＶＤ法（ＩＣＰ−ＣＶＤ法）によ
り酸化シリコン膜を６００ｎｍ成膜した後に、窒素雰囲
気中で４００℃、６０分、もしくは酸素雰囲気中で４０
０℃、６０分の熱処理をして、その後に２次イオン質量
分析法により酸化シリコン膜中の水素濃度を測定した。
この時の酸化シリコン膜の成膜条件は、モノシラン、酸
素、アルゴンの流量はそれぞれ３０ｓｃｃｍ、４０ｓｃ
ｃｍ、３０ｓｃｃｍとした。プラズマは２．０ＭＨｚの
高周波で３０００Ｗの電力を投入して発生した。また、
シリコン基板には１．８ＭＨｚで１５００Ｗの高周波を
印加した。
【００２８】図１に示すように、熱処理前には約３×１
０20ａｔｏｍｓ／ｃｃであった水素濃度が、窒素雰囲気
中で４００℃、６０分熱処理した後では、約８×１０19
ａｔｏｍｓ／ｃｃ、酸素雰囲気中で４００℃、６０分熱
処理した後では、約５×１０19ａｔｏｍｓ／ｃｃと大幅
に減少している。従って、成膜後に熱処理することで酸
化シリコン膜中の余剰水素を取り除くことができること
がわかった。特に、酸素等の酸化性雰囲気中で熱処理す
ると、その効果はさらに大きい。
【００２９】同様の条件でシリコン基板上に、ＩＣＰ−
ＣＶＤ法により酸化シリコン膜を６００ｎｍ成膜した後
に、昇温脱離法により酸化シリコン膜中の水素の脱離を
測定した。温度は、室温から３５０℃まで１０分間で昇
温し、３５０℃に達したところでそのまま１０分間保持
した。その結果、図２の昇温脱離曲線に示すように１０
分間の保持で水素の脱離が観測されなくなった。従っ
て、酸化シリコン膜から脱離する水素を取り除くために
は、高温に少なくとも１０分間保持する必要がある。
【００３０】
【発明の実施の形態】図３〜５は、本発明の一実施の形
態を説明するための半導体装置の製造過程の断面図であ
る。
【００３１】まず半導体基板（シリコン基板）１０１上
にスパッタ法により、第１のチタン膜１０２と第１の窒
化チタン膜１０３、及び第１の銅含有アルミニウム配線
１０４と第２の窒化チタン膜１０５をそれぞれ同一のチ
ャンバ内で積層して形成した。それぞれの膜厚は、第１
のチタン膜１０２は５０ｎｍ、第１の窒化チタン膜１０
３は１００ｎｍ、第１の銅含有アルミニウム配線１０４
は５００ｎｍ、そして第２の窒化チタン膜１０５は５０
ｎｍとした。従って下層配線の高さは７００ｎｍとな
る。第１のチタン膜１０２、及び第１の窒化チタン膜１
０３は配線の耐マイグレーション性を向上させるために
形成した。アルミニウムに銅を含有したのも、耐マイグ
レーション性を向上させる目的を有している。また、第
２の窒化チタン膜１０５は、次に行うフォトリソグラフ
ィーを行う際に、光が反射すると所望のパターンが得ら
れないため、反射防止膜として用いた。従って、光の反
射を抑えられる膜であれば他のものでもよい。ひき続い
て、フォトリソグラフィー法により所望の下層配線構造
を形成して、図３（ａ）の構造を得た。
【００３２】次に誘導結合型プラズマを用いた高密度プ
ラズマＣＶＤ法（ＩＣＰ−ＣＶＤ法）により、材料とし
てモノシラン、酸素、アルゴンを用いて、酸化シリコン
膜１０６を２μｍ形成して図３（ｂ）の構造を得た。成
膜時の各材料の流量は、モノシランが３０ｓｃｃｍ、酸
素が４０ｓｃｃｍ、そしてアルゴンが３０ｓｃｃｍとし
た。また、成膜時には基板に１５００Ｗのパワーで１．
８ＭＨｚの高周波を印加した。
【００３３】この実施の形態では、高密度プラズマＣＶ
Ｄ法としてＩＣＰ−ＣＶＤ法を用いたが、その他の方法
を用いてもよいことは言うまでもない。その時は、成膜
条件は当然異なり、その装置に見合った条件を用いる。
【００３４】次に基板表面を平坦化するために、化学的
機械研磨（ＣＭＰ）法により表面を研磨して、図３
（ｃ）の構造を得た。ＣＭＰ後の平坦化した酸化シリコ
ン膜１０７の膜厚は、幅１００μｍの広い配線上で１μ
ｍであった。
【００３５】次に図４（ａ）に示すように、窒素雰囲気
中で４００℃、６０分間の熱処理を行った。熱処理には
縦形の熱処理炉を用いた。
【００３６】その後、図４（ｂ）に示すように、フォト
リソグラフィー法とドライエッチング法を用いて、接続
孔（ビアホール）１０９を開口した。ドライエッチング
により開口する際には、下層配線の最上層の反射防止膜
もエッチングし、ビアホール底部に銅含有アルミニウム
膜１０４が露出するようにした。
【００３７】ビアホール１０９を開口した後、スパッタ
法により第２のチタン膜１１０と第３の窒化チタン膜１
１１を同一装置内で連続的に成膜した。この時のチタン
膜１１０の膜厚は５０ｎｍ、窒化チタン膜１１１の膜厚
は１００ｎｍとした。この時のチタン膜は、ビアホール
底部の抵抗を低減するために用いた。また窒化チタン膜
１１１は、次に形成するタングステン膜の剥がれ防止
用、及びタングステン膜を成膜した後の全面エッチバッ
ク法を行う場合のストッパー層として用いる。チタン膜
２１０上に直接タングステン膜を成膜すると、タングス
テン膜は剥がれてしまう。また、窒化チタンとタングス
テンはドライエッチング時のエッチングレートの差が大
きいため、タングステンをビアホール内部にのみ残すた
めに全面エッチバックをする際に、ビアホール以外のと
ころにタングステンを残さずにエッチングすることが可
能となる。
【００３８】次に、ビアホール内にタングステン膜を基
板上に全面に成膜し、その後全面エッチバック法を用い
てビアホール内部にのみタングステンを残して、図５
（ａ）に示す構造を得た。
【００３９】ビアホール内をタングステンで埋設した後
に、スパッタ法により第２の銅含有アルミニウム膜と第
４の窒化チタン膜を形成し、フォトリソグラフィー法と
ドライエッチング法により所望のパターンの上層配線を
形成して図５（ｂ）に示す多層配線構造が完成した。ド
ライエッチング時には、第２のチタン膜１１０及び第３
の窒化チタン膜１１１も同時にエッチングをした。第２
の銅含有アルミニウム配線１１３の膜厚は５００ｎｍ、
反射防止膜１１４は５０ｎｍとした。また、第４の窒化
チタン膜１１４は下層配線と同様に反射防止を目的とし
ている。したがって、フォトリソグラフィー時の光の反
射を抑えられれば、他の材料でも問題はない。
【００４０】以上の実施の形態によって形成した多層配
線構造において、形成直後と窒素雰囲気中において５０
０℃、６０分の高温試験後とで、ビアホール抵抗を測定
した。この時の測定試料は２０００個のビアホールが上
層配線と下層配線を介してつながっており、抵抗値はビ
アホール１個あたりの抵抗として示した。
【００４１】その結果、図８に示すように、高温試験前
後でビアホール抵抗は約４．５倍増加しただけにとどま
り、高密度プラズマＣＶＤ法により形成した酸化シリコ
ン膜を成膜処理後に熱処理をすることで従来技術より大
幅に信頼性が向上した。
【００４２】次に、第２の実施の形態を説明する。本発
明の第２の実施の形態においては、上記の第１の実施の
形態において行った、酸化シリコン膜の熱処理を、図６
に示すように酸素雰囲気中において行う。酸素雰囲気中
で熱処理すると、図１に示すように窒素雰囲気中で熱処
理する場合よりも、酸化シリコン膜中の水素が少なくな
るので、更に高信頼性を有するビアホールを形成するこ
とができる。
【００４３】酸素雰囲気中において酸化シリコン膜の熱
処理を行った結果、熱処理前のビアホールの抵抗は、わ
ずかに上昇した。この抵抗上昇は、デバイス適応上問題
のない程度であった。窒素雰囲気中で５００℃、６０分
の高温試験の結果、図８に示すように、高温試験前の約
２．８増と窒素雰囲気中で熱処理したときよりも、さら
に信頼性の高いビアホールを形成することができた。
【００４４】次に、本発明の第３の実施の形態において
は、上記第１又は第２の実施の形態における熱処理に加
え、図７に示すようにビアホールを開口した後に熱処理
を加えることで、更に高い信頼性を有するビアホールを
形成することが可能となる。その時の熱処理の雰囲気は
不活性ガスである必要がある。ビアホール開口後は下層
配線が露出しているので、酸化性雰囲気中で熱処理する
と、下層配線が酸化されて抵抗が増加してしまうからで
ある。
【００４５】ビアホール開口後に窒素雰囲気中で４００
℃、６０分の熱処理を行った後の、高温試験前後のビア
ホール抵抗を測定した結果、図８に示すように酸化シリ
コン膜を窒素雰囲気中で熱処理した場合で、約３．５倍
増、酸素雰囲気中で熱処理した場合で約２．５倍増と更
に高い信頼性を得ることができた。
【００４６】
【発明の効果】第１の効果は、高密度プラズマ−バイア
スＣＶＤ法により形成した酸化シリコン膜を層間絶縁膜
として用いても、ビアホールの信頼性が劣化しないこと
である。
【００４７】その理由は、高密度プラズマ−バイアスＣ
ＶＤ法により形成した酸化シリコン膜は、その膜中に多
量の余剰水素を含み、その水素が脱離することで信頼性
を劣化させるが、成膜後に不活性ガスもしくは酸素雰囲
気中で熱処理をしてその余剰水素を除去することで、そ
の後に熱処理をしたときの酸化シリコン膜からの水素の
脱離を抑えることができるからである。層間絶縁膜とし
て用いた酸化シリコン膜中に余剰水素が多量に含まれて
いる場合、その水素は酸化シリコン膜形成後の熱処理に
おいて脱離する。チタンは水素と反応すると揮発性のＴ
ｉＨx を形成する。また、水素の脱離に伴ってウェハの
反りの量は大きく変化する。ビアホールの底部にチタン
膜が存在する場合、ビアホールの底部の接触が弱くなる
上に、ウェハの反りの変化に伴ってビアホール底部に大
きな力が加わるために、ビアホール底部の一部が剥がれ
て、ビアホールの抵抗が大きくなる。従って、酸化シリ
コン膜中の余剰水素をあらかじめ除去することで、ビア
ホール抵抗が上昇しない多層配線構造を形成することが
可能となる。
【図面の簡単な説明】
【図１】２次イオン質量分析のグラフ。
【図２】ＴＤＳスペクトル図。
【図３】本発明の実施の形態を説明するための半導体装
置の製造工程の断面模式図。
【図４】本発明の実施の形態を説明するための半導体装
置の製造工程の断面模式図。
【図５】本発明の実施の形態を説明するための半導体装
置の製造工程の断面模式図。
【図６】本発明の実施の形態の他の方法を示す半導体装
置の製造工程の断面模式図。
【図７】本発明の実施の形態の他の方法を示す半導体装
置の製造工程の断面模式図。
【図８】本発明の効果を説明するためのグラフであり、
ビアホール抵抗の信頼性評価の結果を示す。
【図９】従来の技術の製造工程の断面模式図。
【図１０】従来の技術の製造工程の断面模式図。
【図１１】従来の技術の製造工程の断面模式図。
【図１２】従来の技術の問題点を説明するための図であ
り、ビアホール抵抗の信頼性試験の結果を示すグラフ。
【図１３】昇温脱離ガススペクトル図。
【図１４】従来の技術の問題点を説明するための図であ
り、信頼性試験におけるウェハの反りの変化を表す図。
【図１５】従来の技術の問題点を説明するための図であ
り、信頼性試験後のビアホール部の断面ＳＥＭ観察時の
断面模式図。
【符号の説明】
１０１，２０１ 半導体基板 １０２，２０２ 第１のチタン膜 １０３，２０３ 第１窒化チタン膜 １０４，２０４ 銅含有アルミニウム膜 １０５，２０５ 第２の窒化チタン膜 １０６ ＥＣＲ−ＣＶＤ酸化シリコン膜 １０７ 平坦化された酸化シリコン膜 １０８ 熱処理された酸化シリコン膜 １０９，２０９ ビアホール １１０，２１０ 第２のチタン膜 １１１，２１１ 第３の窒化チタン膜 １１２，２１２ タングステン １１３，２１３ 第２の銅含有アルミニウム膜 １１４，２１４ 第４の窒化チタン膜 ２０６ プラズマ酸化シリコン膜 ２０７ 「す」 ２０８ 平坦化されたプラズマ酸化シリコン膜 ２１５ ＨＤＰ−ＣＶＤ酸化シリコン膜 ２１６ ボイドのところ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−286122（ＪＰ，Ａ) 特開 平６−232402（ＪＰ，Ａ) 特開 平４−100233（ＪＰ，Ａ) 特開 平５−343534（ＪＰ，Ａ) 特開 平９−289247（ＪＰ，Ａ) 特開 平８−288285（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/31 - 21/3213 H01L 21/768

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に複数の下層配線と層間絶
    縁膜と最下層がチタンからなる積層構造を有する上層配
    線とを順次形成する半導体装置の製造方法において、前
    記下層配線を形成する工程と、 前記下層配線上に高密度プラズマ化学気相成長法によ
    り、少なくともシラン系ガスと酸素を原料とし、前記半
    導体基板に高周波電力を印加して前記層間絶縁膜として
    酸化シリコン膜を形成する工程と、 前記酸化シリコン膜中の余剰水素を取り除く工程と、 前記層間絶縁膜に前記上層配線と前記下層配線とを電気
    的に接続するための接続孔を形成する工程と、 前記余剰水素を取り除く工程の後、前記上層配線を形成
    する工程とを有し、 前記高密度プラズマを発生する方法が、電子サイクロト
    ロン共鳴を用いる方法、ヘリコン波を用いる方法、もし
    くは誘導結合プラズマを用いる方法のいずれかであり、
    前記酸化シリコン膜中の水素を取り除く工程が、酸素を
    含む雰囲気中における熱処理である ことを特徴とする半
    導体装置の製造方法。
  2. 【請求項２】 前記熱処理が温度が３５０℃以上、５０
    ０℃以下で、１０分間以上行うものであることを特徴と
    する請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 前記接続孔を形成した後に、不活性ガス
    雰囲気中で３５０℃以上、５００℃以下の温度で、１０
    分間以上熱処理することを特徴とする請求項２記載の半
    導体装置の製造方法。
  4. 【請求項４】 前記ガスが、窒素、アルゴン、ヘリウム
    のうち、少なくとも一つを含むことを特徴とする請求項
    ３記載の半導体装置の製造方法。
JP8230368A 1996-08-30 1996-08-30 半導体装置の製造方法 Expired - Fee Related JP2985789B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8230368A JP2985789B2 (ja) 1996-08-30 1996-08-30 半導体装置の製造方法
US08/920,906 US6037278A (en) 1996-08-30 1997-08-29 Method of manufacturing semiconductor devices having multi-level wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8230368A JP2985789B2 (ja) 1996-08-30 1996-08-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1074835A JPH1074835A (ja) 1998-03-17
JP2985789B2 true JP2985789B2 (ja) 1999-12-06

Family

ID=16906770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8230368A Expired - Fee Related JP2985789B2 (ja) 1996-08-30 1996-08-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6037278A (ja)
JP (1) JP2985789B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354637A (ja) * 1998-06-11 1999-12-24 Oki Electric Ind Co Ltd 配線の接続構造及び配線の接続部の形成方法
KR100484253B1 (ko) * 1998-06-27 2005-07-07 주식회사 하이닉스반도체 반도체 장치의 타이타늄막 형성방법
US6271112B1 (en) 1998-11-13 2001-08-07 Advanced Micro Devices, Inc. Interlayer between titanium nitride and high density plasma oxide
US6383915B1 (en) * 1999-02-03 2002-05-07 Applied Materials, Inc. Tailoring of a wetting/barrier layer to reduce electromigration in an aluminum interconnect
US6849923B2 (en) * 1999-03-12 2005-02-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
JP4270632B2 (ja) * 1999-03-12 2009-06-03 株式会社東芝 ドライエッチングを用いた半導体装置の製造方法
US20060017162A1 (en) * 1999-03-12 2006-01-26 Shoji Seta Semiconductor device and manufacturing method of the same
JP4011870B2 (ja) 2001-08-09 2007-11-21 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6943114B2 (en) * 2002-02-28 2005-09-13 Infineon Technologies Ag Integration scheme for metal gap fill, with fixed abrasive CMP
US20040058531A1 (en) * 2002-08-08 2004-03-25 United Microelectronics Corp. Method for preventing metal extrusion in a semiconductor structure.
US6902960B2 (en) * 2002-11-14 2005-06-07 Sharp Laboratories Of America, Inc. Oxide interface and a method for fabricating oxide thin films
JP4225249B2 (ja) 2004-07-21 2009-02-18 セイコーエプソン株式会社 絶縁膜の評価方法
KR100567531B1 (ko) * 2004-11-24 2006-04-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
TWI467702B (zh) 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
KR20170072965A (ko) 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
CN103828061B (zh) * 2011-10-07 2018-02-13 应用材料公司 使用氩气稀释来沉积含硅层的方法
FR3122525B1 (fr) * 2021-04-28 2024-01-19 Commissariat Energie Atomique Procédé de formation des espaceurs d'une grille d'un transistor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687966B2 (ja) * 1990-08-20 1997-12-08 富士通株式会社 半導体装置の製造方法
JP3049796B2 (ja) * 1991-03-15 2000-06-05 富士通株式会社 絶縁膜の形成方法
JPH05343534A (ja) * 1992-06-10 1993-12-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置および半導体装置の層間膜形成方法
JP3494304B2 (ja) * 1993-02-01 2004-02-09 富士ゼロックス株式会社 薄膜半導体装置の製造方法
KR0143873B1 (ko) * 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JPH08288285A (ja) * 1995-04-18 1996-11-01 Sony Corp 絶縁膜の形成方法
JP3371188B2 (ja) * 1995-09-22 2003-01-27 ソニー株式会社 絶縁膜の成膜方法
JP2978746B2 (ja) * 1995-10-31 1999-11-15 日本電気株式会社 半導体装置の製造方法
JPH09289247A (ja) * 1996-04-19 1997-11-04 Sony Corp コンタクト形成方法
US5827769A (en) * 1996-11-20 1998-10-27 Intel Corporation Method for fabricating a transistor with increased hot carrier resistance by nitridizing and annealing the sidewall oxide of the gate electrode

Also Published As

Publication number Publication date
JPH1074835A (ja) 1998-03-17
US6037278A (en) 2000-03-14

Similar Documents

Publication Publication Date Title
JP2985789B2 (ja) 半導体装置の製造方法
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US6091081A (en) Insulating film comprising amorphous carbon fluoride, a semiconductor device comprising such an insulating film
US7799693B2 (en) Method for manufacturing a semiconductor device
US6261951B1 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
JP3141827B2 (ja) 半導体装置の製造方法
KR100495896B1 (ko) 실리콘 카바이드 접착 프로모터 층을 이용하여 저유전상수플루오르화 비결정 탄소에 대한 실리콘 질화물의 접착을강화하는 방법
US7071107B2 (en) Method for manufacturing a semiconductor device
US6479407B2 (en) Semiconductor device and process for producing the same
US6479881B2 (en) Low temperature process for forming intermetal gap-filling insulating layers in silicon wafer integrated circuitry
JPWO2004061931A1 (ja) 多層配線構造を有する半導体装置およびその製造方法
JP2000114252A (ja) 半導体装置及びその製造方法
JPH10223760A (ja) アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法
JP2003045959A (ja) 半導体装置およびその製造方法
US6372664B1 (en) Crack resistant multi-layer dielectric layer and method for formation thereof
JP3781175B2 (ja) コンタクトホールの形成方法
JPH11219950A (ja) 半導体集積回路の製造方法並びにその製造装置
JP3737366B2 (ja) 半導体装置及びその製造方法
US7338897B2 (en) Method of fabricating a semiconductor device having metal wiring
WO2002046489A1 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
JPH10135198A (ja) 薄膜形成方法
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
JP2981366B2 (ja) 半導体装置の製造方法
JP2636715B2 (ja) 半導体装置の製造方法
JP2000223485A (ja) 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees