TWI467702B - 記憶裝置和其製造方法 - Google Patents

記憶裝置和其製造方法 Download PDF

Info

Publication number
TWI467702B
TWI467702B TW95110562A TW95110562A TWI467702B TW I467702 B TWI467702 B TW I467702B TW 95110562 A TW95110562 A TW 95110562A TW 95110562 A TW95110562 A TW 95110562A TW I467702 B TWI467702 B TW I467702B
Authority
TW
Taiwan
Prior art keywords
layer
organic compound
region
conductive layer
memory device
Prior art date
Application number
TW95110562A
Other languages
English (en)
Other versions
TW200703569A (en
Inventor
Yoshinobu Asami
Tamae Takano
Masayuki Sakakura
Ryoji Nomura
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200703569A publication Critical patent/TW200703569A/zh
Application granted granted Critical
Publication of TWI467702B publication Critical patent/TWI467702B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/22—Subject matter not provided for in other groups of this subclass including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/80—Interconnections, e.g. terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

記憶裝置和其製造方法
本發明與能傳送和接收數據的半導體裝置與其驅動方法有關。
應注意的是，在本說明中使用的名詞"半導體裝置"通常是指能透過利用半導體特性操作的裝置，以及在半導體裝置內包含的光電裝置，半導體電路，和電子裝置。
近年來，利用一電磁場或者一電波，傳送並且接收數據而不需接觸的半導體裝置已被發展出來。這樣的半導體裝置被稱為RF(射頻)標籤，無線標籤，電子標籤，一發射應答器，諸如此類。目前實際被使用的大多數半導體裝置使用包含一半導體基板的電路(這樣的電路也被稱為IC(積體電路)晶片)以及一天線。在IC晶片中，可以整合記憶體和控制電路。
雖然能傳送並且接收數據而不需接觸的半導體裝置已經在部分的一些鐵路票卡，電子錢卡片，等等中盛行，供應廉價的半導體裝置以更進一步地普及化是本發明的首要任務之一。
由於上述的現存技術問題，本發明的目標之一係為提供包含一簡單結構記憶體之半導體裝置，以提供廉價半導體裝置和其製造方法。
本發明的另一個目標係在製造包含記憶體的半導體裝置之方法中，降低其步驟的數目。
本發明的一個特徵係為一記憶裝置，其包含具有有機化合物之一層體，其中在記憶裝置內的TFT之一源極電極或一汲極電極可用作一導電層，形成記憶裝置的位元線。與透過一連接電極連接TFT的源極電極或汲極電極至記憶裝置之導電層的結構相比，本發明中的TFT的源極電極或汲極電極與記憶裝置的位元線可由一導線做成，進而降低接觸電阻和導線阻抗。因此，本發明能降低一半導體裝置的功耗。
另一特徵係為在記憶單元部分中的TFT之源極電極或源極電極可藉由蝕刻記憶裝置之位元線的導電層形成。
在說明中所揭露，本發明的另一個例子係為一記憶裝置，其中的一個例子，如第1圖中所示，包含一位元線，向一第一個方向延伸；一字元線，向與第一方向垂直的一第二方向延伸；以及一記憶胞，包含一記憶單元，此記憶單元包含形成此位元線的一導電層，一有機化合物層，和形成此字元線的一導電層之一層疊結構，形成此位元線之導電層係為與一薄膜電晶體之一半導體層接觸的電極。
本發明之另一個例子係為一記憶裝置，其中的一個例子，如第2圖中所示，包含一位元線，向一第一個方向延伸；一字元線，向與第一方向垂直的一第二方向延伸；以及一記憶胞，包含一記憶單元，記憶單元包含形成字元線的一導電層之一層疊結構，一有機化合物層，和形成位元線的一導電層，形成位元線之導電層係為與一薄膜電晶體之一半導體層接觸的電極，形成位元線之導電層包含一第一區域，具有二金屬膜層疊於其上，和一第二區域，具有三金屬膜層疊於其上。
本發明之另一個例子係為一記憶裝置，其中的一個例子，如第3圖中所示，包含一位元線，向一第一個方向延伸；一字元線，向與第一方向垂直的一第二方向延伸；以及一記憶胞，包含一記憶單元，其中，記憶單元包含形成字元線的一導電層之一層疊結構，一有機化合物層，和形成位元線的一導電層，形成位元線之導電層係為與一薄膜電晶體之一半導體層接觸的電極，形成位元線之導電層包含一第一區域，具有一金屬膜層疊於其上，和一第二區域，具有三金屬膜層疊於其上。
本發明之另一個例子係為一記憶裝置，其中的一個例子，如第4圖中所示，包含一位元線，向一第一個方向延伸；一字元線，向與第一方向垂直的一第二方向延伸；以及一記憶胞，包含一記憶單元，其中，記憶單元包含形成字元線的一導電層之一層疊結構，一有機化合物層，和形成位元線的一導電層，形成位元線之導電層係與一薄膜電晶體之一半導體層接觸為的電極，形成位元線之導電層包含一第一區域，具有二金屬膜層疊於其上，一第二區域，具有三金屬膜層疊於其上，和位於第一區域和第二區域之間的一邊界被一絕緣膜層所覆蓋。
本發明之另一個例子係為一記憶裝置，包含一位元線，向一第一個方向延伸；一字元線，向與第一方向垂直的一第二方向延伸；以及一記憶胞，包含一記憶單元，記憶單元包含形成字元線的一導電層之一層疊結構，一有機化合物層，和形成位元線的一導電層，形成位元線之導電層係與一薄膜電晶體之一半導體層接觸的電極，形成位元線之導電層包含一第一區域，具有一金屬膜層疊於其上，一第二區域，具有三金屬膜層疊於其上，位於第一區域和第二區域之間的一邊界被一絕緣膜層所覆蓋。
在每一上述例子中，形成位元線的導電層係為一單層膜，其包含選自Ti，Al，Ag，Ni，W，Ta，Nb，Cr，Pt，Zn，Sn，In，以及Mo或者包含上述元素之一合金或者以其主要成分之化合物材料或其一層疊膜。
在每一上述例子中，形成位元線之導電層和形成字元線之導電層的其一或兩者可以包含一光傳輸特性。另外，薄膜電晶體可以是有機電晶體。
在每一上述例子中，在形成字元線的有機化合物層和導電層之間或者形成位元線的有機化合物層和導電層之間的一部件包含一整流特性。應注意的是，因為此部件具有整流特性，薄膜電晶體，二極體或此類的閘極電極和汲極電極可以彼此連接。
在每一上述例子中，一緩衝層或一有機化合物層可以與形成位元線的導電層之第一區域接觸。
在每一上述例子中，記憶裝置更進一步包含控制記憶單元的控制電路與一天線。
另外，本發明也包含一種製造記憶裝置的方法。此製造一記憶裝置之方法，包含一位元線，向一第一個方向延伸，一字元線，向與第一方向垂直的一第二方向延伸，以及一記憶胞，包含一記憶單元，其包含以下步驟：形成一位元線，其包含層疊金屬層；形成一絕緣膜層，覆蓋至少位元線的一端部分；透過使用絕緣膜層作為一掩模進行蝕刻，以修薄部分位元線，藉此在位元線中，形成具有一傾斜側表面的一凹部；形成一包含一有機化合物之層體於絕緣膜層和凹部之上；以及形成一字元線於包含有機化合物的層體之上。
另外，另一種製造記憶裝置的方法係為一種用於製造一記憶裝置之方法，包含一位元線，向一第一個方向延伸，一字元線，向與第一方向垂直的一第二方向延伸，以及一記憶胞，包含一記憶單元，其包含以下步驟：形成包含一半導體層之一薄膜電晶體；形成一絕緣膜層，覆蓋此薄膜電晶體；形成一包含層疊金屬層之電極，與半導體層接觸，位於絕緣膜層之上；除去部分電極，藉此形成一第一區域和一第二個區域，其中在第二區域的許多層疊金屬層比在第一區域的大；形成一絕緣膜層，覆蓋在電極的第二區域和第一與第二區域之間的一邊界；形成一緩衝層於第一區域之上；形成一包含一有機化合物之層體於緩衝層之上；以及形成一字元線於包含此有機化合物的層體之上。
本發明在用於製造包含主動式矩陣類型記憶裝置之半導體裝置的方法中，可以降低其步驟的數目。
在下文，本發明的實施例之模式將參照所附之圖示說明。不過，本發明可以在許多不同的模式下進行。熟悉此技藝之人士可以輕易地知道，本發明的模式和細節可以在沒有背離本發明的精神和範圍內被修改。因此，本發明並非只限於下列所描述之實施例模式。必須注意的是下列的圖示中，相同的參考編號表示相同的部分或者具有相似功能的部分，並且對此部分的重複描述將被省略。
(實施例模式1)第1圖係為一剖面示意圖，描述本發明之半導體裝置的例子，特別是，包含大量記憶單元的記憶裝置，每一記憶單元內置有一有機化合物層(此裝置在下文也稱為一有機記憶體或一有機記憶裝置)。
在第1圖中，在一個基板10上方，具有一絕緣表面的TFT(n通道TFT或者p通道TFT)係為一元件，用於控制流至一記憶胞的有機化合物層20b的電流，並且，參考標號13和14表示源極或者汲極區域。
一底絕緣膜層11(其中，一上層體係為一氮化物絕緣膜層和一下層體係為氧化物絕緣膜層)形成並覆蓋基板10，以及一閘極絕緣膜層12被置於一閘極電極15和一半導體層之間。另外，一閘極電極15的側面配置有一側壁22。更進一步，參考編號16表示一層間絕緣膜層，其由非有機材料之單層體，如矽氧化物，矽氮化物，矽氮氧化物，鋁氮化物或者鋁氮氧化物或者其複數層疊層體形成。雖然未顯示於圖中，除在圖示中顯示的TFT之外，一記憶胞可以配置有一或更多TFTs(n通道TFT或者p通道TFT)。而且，其中雖顯示包含一通道形成區域的TFT，這並不表示有特別的限制。其中也可以使用包含大量通道形成區域的TFT。
如第1圖所示，一個低摻雜汲極區域(LDD)結構，可以使用包含在通道形成區域和源極或者汲極區域之間的LDD區域23和24。在此結構中，通道形成區域和加入高濃度雜質元素形成的源極或汲極區域之間，加入低濃度雜質元素以形成一區域。此區域稱為一LDD區域。
參考編號18a至18c表示複數層體，包含一第一電極層，也就是，形成記憶單元之位元線的一導電層。第一電極層具有三層體結構。其中，依順序形成層疊，作為導電層18a的一鈦薄層，包含以鋁為主要成分的一層體18b和一鈦薄層之層體18c。因為可以降低接觸電阻，所以一般會使用一鈦薄層為層體18a和源極或者汲極區域形成接觸。以鋁為主要成分的一薄層具有低電阻特性；因此，當在此三層結構中，其具有最大厚度時，會具有可以降低整個導線電阻的優點。另外，以鋁為主要成分的一薄層會容易被氧化，並且，當遇到加熱或是在稍後步驟中的類似情況，會產生如一小丘的突起部。因此，最好層疊一鈦薄層，以防止氧化和產生突起部。當被氧化後，以鋁為主要成分的一薄層會變成一絕緣膜層，相反的，鈦薄層即使被氧化，仍然會具有半導體特性。因此，一鈦薄層可以克服以鋁為主要成分的薄層所產生的增加電阻。考慮到這些情形，作為層體18a的鈦薄層，包含鋁為主要成分之薄層的層體18b，以及作為鈦薄層的層體18c儘可能是連續形成，且需防止其暴露於空氣當中。
另外，包含層體17a至17c的一源極線也形成為相同之層疊結構(全部三層)。此層疊結構(全部三層)包含以鋁為主要成分的一薄層，其可作為低電阻線路，並且連接部分的層體25a至25c的連接線路也在相同時間形成。
除在記憶單元部分中的TFTs之外，也形成用於記憶單元部分控制操作之電路。更進一步地說，在相同的層疊結構(全部三層體)中，也可以形成驅動電路的導線，以使驅動電路可以具有一低電阻導線。透過一低電阻導線組成驅動電路，可以降低驅動電路的功耗。用於記憶單元部分之控制操作的驅動電路可以是，例如，解碼器，一讀出放大器，一選擇器，一緩衝器，一讀取電路，一寫入電路，或類似電路。
在記憶胞之間具有一絕緣膜層19。絕緣膜層19位於鄰近記憶胞之間的邊界，以圍繞並覆蓋包含18a至18c層體之第一電極層的週邊。如同絕緣膜層19，一包含氧或氮之無機材料的單層結構，例如矽氧化物(SiOX )，矽氮化物(SiNX )，矽氧氮化物(SiOX NY )(X>Y)，或者矽氮氧化物(SiNX OY )(X>Y)，等等，或者也可以使用其層疊結構。或者，絕緣膜層19可以由單層體或層疊結構形成，其中包含有機材料，如聚亞醯胺(polyimide)，聚醯胺(polyamide)，聚乙烯基苯酚(polyvinylphenol)，苯環丁烯(benzocyclobutene)，丙烯酸(acryl)，或環氧(epoxy)，或者其類似材料。更進一步地說，它可以由有機材料與無機材料之層疊結構形成。
一第二電極層21，可以使用一單層體或者也可以被使用由黃金(Au)，銀(Ag)，鉑(Pt)，鎳(Ni)，鎢(W)，鉻(Cr)，鉬(Mo)，鐵(Fe)，鈷(Co)，銅(Cu)，鈀(Pd)，碳(C)，鋁(Al)，錳(Mn)，鈦(Ti)，以及鉭(Ta)中選出來的一元素或者包含大量元素的一合金之層疊結構。
另外，在包含層體18a至18c之第一電極層與第二電極層21之間具有包含有機化合物(一第一層體(緩衝層20a)與一第二層體(有機化合物層20b)之一層疊層體)之層疊層體。
緩衝層20a係為一合成層體，包含有機化合物和無機化合物，其對此有機化合物表現出可接受電子之特性，更進一步說，一合成層體包含一金屬氧化物和一有機化合物。此緩衝層也能提供極好的傳導性，另外在耐熱性方面也有改善，也就是透過混入一無機化合物之方式加以改善。
更特別地說，緩衝層20a係為一合成層體，包含金屬氧化物(例如，鉬氧化物，鎢氧化物或者錸氧化物)和一有機化合物(如具有電洞傳送特性材料(如，化合物4,4’－bis[N－(3－methyphenyl)－N－phenylamino]biphenyl(縮寫：TPD)，4,4’－bis[N－(1－naphthyl)－N－phenylamino]biphenyl(縮寫：α－NPD)，4,4’－{N－[4－(N,N－di－m－tolylamino)phenyl]－N－phenylamino}biphenyl(縮寫：DNTPD)，或類似化合物))。
透過在第一電極層上提供緩衝層，第一電極層內之第三層體和記憶單元內之第二電極層之間的距離可以增大，並且，由於金屬電極表面不平所引起的記憶單元之短路，或類似問題的初期故障可以被排除。
當有機化合物層20b，也就是第二層體，可由一種具有導電性之有機化合物材料之一單層體或層疊層體形成。一種具有傳遞載子特性的材料，可以為具有導電性之有機化合物材料的具體例子之一。
如果在第一電極層之第三層體和第二層體20b彼此之間不具有適當的黏附性，當緩衝層被置放於其界面之間時，可以改善其黏附性。因為緩衝層是包含金屬氧化物和有機化合物的合成層體，它對由金屬形成的第一電極層和由有機化合物形成的第二層體皆具有極佳的黏附性。
雖然在此的說明係以一頂端閘極TFT為例，本發明可以使用於非TFT結構中，例如，一底端閘極(倒置交錯)TFT和一交錯TFT。而且，本發明不侷限於單一閘極結構的TFT，並且，也可使用具有大量通道形成區域的多閘極TFT，例如，雙閘極TFT。
在本說明中，TFT之主動半導體層可為一半導體膜層，包含主要成分為矽，一半導體膜層，包含主要成分為一有機材料，或者一半導體膜層，包含主要部件為金屬氧化物。當此半導體膜層使用矽作為其主要成分時，可使用非晶形半導體膜層，具有晶體結構之半導體膜層，具有非晶形結構之化合物半導體膜層，或類似膜層。特別的是，非晶形矽，微晶矽，多晶矽，或類似物質可用於主要部件為矽的半導體膜層中。當此半導體膜層使用有機材料作為其主要成分，一個半導體膜可以包含，定量的碳或者碳之同素異形物(除了鑽石)，其以與另一元素之結合作為其主要成分。具體的說，可以被使用五苯碳基有機物質(pentacene)，四苯碳基有機物質(tetracene)，吩類寡聚合物之衍生物(thiophen oligomer derivative)，伸苯基衍生物(phenylene derivative)，酞花青(phthalocyanine)化合物，聚乙炔(polyacetylene)衍生物，聚吩(polythiophene)衍生物，花青(cyanine)染料，或類似物質。更進一步說，主要成分為金屬氧化物之半導體膜層，可以使用氧化鋅(ZnO)；鋅，鎵和銦的氧化物(In－Ga－Zn－O)；或者其類似物質。
而且，可以使用一種剝離技術，將其轉移至撓性基板。舉例來說，可以先形成一剝離層或一分離層至一第一基板，例如，一玻璃基板，之後再形成一TFT和一記憶裝置。然後，剝離層或分離層可被移除，並且從第一基板剝離的TFT和記憶裝置可以被轉移至一第二基板，也就是一撓性基板。
(實施例模式2)在此實施例模式中，以一記憶裝置為例，其顯示於第2圖中，具有不同於實施例模式1之結構。
在第2圖中所顯示的結構，包含一第一區域，其中一第一電極層之部分，由於使用一絕緣膜層219作為掩膜以進行蝕刻而變的較薄，並且，第一區域和一記憶胞之一層疊結構層體接觸，其包含有機化合物(一緩衝層220a和一有機化合物層220b)。絕緣膜層219位於鄰近記憶胞間之邊界與週邊，並且覆蓋第一電極層之週邊。
包含層體218a至218c的一第一電極層係為形成記憶單元之位元線的一導電層。包含218a至218c層體的第一電極層具有包含兩層體218a，218b的一第一區域，具有三層體218a至218c的一第二區域，以及一斷階，其位於第一區域和第二區域之間的邊界。在此，作為層體218a之一鈦薄層，包含鋁為主要成分之一薄層218b和鈦薄層層體218c依順序形成層疊結構。
另外，包含層體217a至217c的一源極線也形成相同層疊結構(全部三層)。層疊結構(全部三層)包含以鋁作為其主要成分的一薄層，其可形成一低電阻導線，和一包含連接部分層體225a至225c的一連接導線也同時形成。
在第2圖中應注意的是，在具有一絕緣表面的基板210上方，置有一TFT(n通道TFT或者p通道TFT)係為一元件，用於控制流至記憶胞的有機化合物層220b之電流，並且參考標號213和214表示源極或汲極區域。另外，在第2圖裡顯示的TFT，在通道形成區域和源極或汲極區域之間，具有低摻雜汲極區域(LDD)區域223和224。
一底絕緣膜層211(在此，其底部層體係為氮化物絕緣膜層，其上部層體係為氧化物絕緣膜層)形成於基板210之上方，並且，一閘極絕緣膜層212位於一閘極電極215和一半導體層之間。另外，閘極電極215的側表面配置有一側壁222。更進一步地說，一參考標號216表示一層間絕緣膜層，由一單層無機材料形成，如矽氧化物，矽氮化物，矽氮氧化物，鋁氮化物或者鋁氮氧化物或者其層疊層體。
透過提供緩衝層220a於第一電極層上，記憶單元內之第一電極層和第二電極層221之間的距離可以增加，並且，由於金屬電極表面不平所引起的記憶單元之初期短路故障，或其類似問題可以被排除。如果第一電極層的第二層體218b和有機化合物層220b之間並沒有良好的黏附性，緩衝層220a可以在層體之間改善黏附性。在第2圖裡顯示的結構中，第一電極層的第二層體218b和緩衝區220a層彼此接觸，並且部分第一絕緣層218c被除去。由於在結構中，部分第一絕緣層218c被除去，並且，具有主要成分為鋁之一薄層和緩衝層220a彼此接觸，可以降低此記憶單元的電阻。
有機化合物層220b，也就是第二層體，係由具有傳導性的有機化合物材料之一單層或層疊結構形成。具有傳送載子特性之材料為有機化合物材料具有傳導性的具體例子之一。
必須注意的是，如果沒有特別的需要，不一定要使用緩衝層220a。
第2圖裡顯示的結構中，第二電極層221係在連接部分中與第一電極層之第二層體接觸。對於第二電極層221和第一電極層之第二層體，使用具有相同金屬元素之材料為其主要成分，也可以使其具有低接觸電阻。
此實施例模式可以任意地與實施例模式1相結合。
(實施例模式3)在此實施例模式中，以一記憶裝置為例，其具有和第一與第二實施例模式不同的結構，顯示於第3圖中。
在第3圖中所顯示的結構，包含一第一區域，其中一第一電極層之部分，由於使用一絕緣膜層319作為掩膜以進行蝕刻而變的較薄，並且，第一區域和一記憶胞之一層疊結構層體接觸，其包含有機化合物(一緩衝層320a和一有機化合物層320b)。絕緣膜層319位於鄰近記憶胞間之邊界與週邊，並且覆蓋第一電極層之週邊。
包含層體318a至318c的一第一電極層係為形成記憶單元之位元線的一導電層。包含層體318a至318c的第一電極層具有包含一單一層體的一第一區域，具有三層體的一第二區域，以及一斷階，其位於第一區域和第二區域之間的邊界。在此，作為層體318a之一鈦薄層，包含鋁為主要成分之一薄層318b和鈦薄層層體318c依順序形成層疊結構。
另外，包含層體317a至317c的一源極線也形成相同層疊結構(全部三層)。層疊結構(全部三層)包含以鋁作為其主要成分的一薄層，其可形成一低電阻導線，和一包含連接部分層體325a至325c的一連接導線也同時形成。
在第3圖中應注意的是，在具有一絕緣表面的基板310上方，一TFT(n通道TFT或者p通道TFT)係為一元件，用於控制流至記憶胞的有機化合物層320b之電流，並且參考標號313和314表示源極或汲極區域。另外，在第3圖裡顯示的TFT，在通道形成區域和源極或汲極區域之間，具有低摻雜汲極區域(LDD)區域323和324。
一底絕緣膜層311(在此，其底部層體係為氮化物絕緣膜層，其上部層體係為氧化物絕緣膜層)形成於基板310之上方，並且，一閘極絕緣膜層312位於一閘極電極315和一半導體層之間。另外，閘極電極315的側表面配置有一側壁322。更進一步地說，參考標號316表示一層間絕緣膜層，由一單層無機材料形成，如矽氧化物，矽氮化物，矽氮氧化物，鋁氮化物或者鋁氮氧化物或者其層疊層體。
透過提供緩衝層320a於第一電極層上，記憶單元內之第一電極層和第二電極層321之間的距離可以增加，並且，由於金屬電極表面不平所引起的記憶單元之初期短路故障，或其類似問題可以被排除。
有機化合物層320b，也就是第二層體，係由具有傳導性的有機化合物材料之一單層或其層疊結構形成。具有傳送載子特性之材料為有機化合物材料中具有傳導性的具體例子之一。
必須注意的是，如果沒有特別的需要，不一定要使用緩衝層320a。
在第3圖裡顯示的結構中，因為在平坦的絕緣膜層316上方形成一薄層，第一電極層的第一層體318a可以具有相對較平的平面。因此，由於金屬電極表面不平所引起之記憶單元的初期短路故障，或其類似問題，可以被排除。
在連接部分中，第二電極層321和第一電極層的第一層體325a彼此接觸，並且，一第二層體325b的側表面也與第二電極層321接觸。透過使用如第3圖中所顯示的結構，可以增加在連接部分的接觸面積。
此實施例模式可以任意地與實施例模式1相結合。
(實施例模式4)在此實施例模式中，以一記憶裝置為例，其顯示於第4圖中，具有部分不同於實施例模式2之結構。
在實施例模式2中，描述使用一絕緣膜層作為掩膜，進行蝕刻的例子，在此，實施例模式描述使用另一掩膜進行蝕刻，以除去部分第一電極層之一第三層體的例子。
在第4圖中所顯示的結構，包含一第一區域，其中一第一電極層之部分，由於使用一掩膜以進行蝕刻而變的較薄，並且，第一區域和一記憶胞之一層疊結構層體接觸，其包含有機化合物(一緩衝層420a和一有機化合物層420b)。絕緣膜層419位於鄰近記憶胞間之邊界與週邊，並且覆蓋第一電極層之週邊。
包含層體418a至418c的一第一電極層係為形成記憶單元之位元線的一導電層。包含層體418a至418c的第一電極層具有包含兩層體418a，418b的一第一區域，具有三層體418a至418c的一第二區域，以及一斷階，其位於第一區域和第二區域之間的邊界。在此，作為層體418a之一鈦薄層，包含鋁為主要成分之一薄層418b和鈦薄層層體418c依順序形成層疊結構。
在第4圖中，位於第一區域和第二區域之間的邊界之斷階，也為絕緣膜層419所覆蓋。
另外，包含層體417a至417c的一源極線也形成相同之層疊結構(全部三層)。層疊結構(全部三層)包含以鋁作為其主要成分的一薄層，其可形成一低電阻導線，和一包含連接部分層體425a至425c的一連接導線也同時形成。
在第4圖中應注意的是，在具有一絕緣表面的基板410上方，一TFT(n通道TFT或者p通道TFT)係為一元件，用於控制流至記憶胞的有機化合物層420b之電流，並且參考標號413和414表示源極或汲極區域。另外，在第4圖裡顯示的TFT，在通道形成區域和源極或汲極區域之間，具有低摻雜汲極區域(LDD)區域423和424。
一底絕緣膜層411(在此，其底部層體係為氮化物絕緣膜層，其上部層體係為氧化物絕緣膜層)形成於基板410之上方，並且，一閘極絕緣膜層412位於一閘極電極415和一半導體層之間。另外，閘極電極415的側表面配置有一側壁422。更進一步地說，參考標號416表示一層間絕緣膜層，由一單層無機材料形成，如矽氧化物，矽氮化物，矽氮氧化物，鋁氮化物或者鋁氮氧化物或者其層疊層體。
透過提供緩衝層420a於第一電極層上，記憶單元內之第一電極層和第二電極層421之間的距離可以增加，並且，由於金屬電極表面不平所引起的記憶單元之初期短路故障，或其類似問題可以被排除。如果第一電極層的第二層體418b和有機化合物層420b之間並沒有良好的黏附性，緩衝層420a可以在層體之間改善其黏附性。
有機化合物層420b，也就是第二層體，係由具有傳導性的有機化合物材料之一單層或其層疊結構形成。具有傳送載子特性之材料為有機化合物材料中具有傳導性的具體例子之一。
必須注意的是，如果沒有特別的需要，不一定要使用緩衝層420a。
此實施例模式可以任意地與實施例模式1相結合。
(實施例模式5)在此實施例模式中，以一記憶裝置為例，其顯示於第5圖中，具有部分不同於實施例模式4之結構。
在實施例模式4中，描述移除部分第一電極層之一第三層體的例子，在這裡，此實施例模式描述一第一電極層之層體數目為四之例子，其部分的第四層體和第三層體被移除。
在第5圖中所顯示的結構，包含一第一區域，其中第一電極層之部分，由於進行蝕刻而變的較薄，並且，第一區域和一記憶胞之一層疊結構層體接觸，其包含有機化合物(一緩衝層520a和一有機化合物層520b)。絕緣膜層519位於鄰近記憶胞間之邊界與週邊，並且覆蓋第一電極層之週邊。
包含層體518a至518d的一第一電極層係為形成記憶單元之位元線的一導電層。包含層體518a至518d的第一電極層具有包含兩層體518a，518b的一第一區域，具有四層體518a至518d的一第二區域，以及一斷階，其位於第一區域和第二區域之間的邊界。在此，作為層體518a之一鈦薄層，作為層體518b之一鈦薄層，包含鋁為主要成分之一薄層518c和鈦薄層層體518d依順序形成層疊結構。
在第5圖中，位於第一區域和第二區域之間的邊界之斷階，也為絕緣膜層519所覆蓋。
另外，包含層體517a至517d的一源極線也形成相同之層疊結構(全部四層)。層疊結構(全部四層)包含以鋁作為其主要成分的一薄層，其可形成一低電阻導線，和一包含連接部分層體525a至525d的一連接導線也同時形成。
在第5圖中應注意的是，在具有一絕緣表面的基板510上方，一TFT(n通道TFT或者p通道TFT)係為一單元，用於控制流至記憶胞的有機化合物層520b之電流，並且參考標號513和514表示源極或汲極區域。另外，在第5圖裡顯示的TFT，在通道形成區域和源極或汲極區域之間，具有低摻雜汲極區域(LDD)區域523和524。
一底絕緣膜層511(在此，其底部層體係為氮化物絕緣膜層，其上部層體係為氧化物絕緣膜層)形成於基板510之上方，並且，一閘極絕緣膜層512位於一閘極電極515和一半導體層之間。另外，閘極電極515的側表面配置有一側壁522。更進一步地說，參考標號516表示一層間絕緣膜層，由一單層無機材料形成，如矽氧化物，矽氮化物，矽氮氧化物，鋁氮化物或者鋁氮氧化物或者其層疊層體。
透過提供緩衝層520a於第一電極層上，記憶單元內之第一電極層和第二電極層521之間的距離可以增加，並且，由於金屬電極表面不平所引起的記憶單元之初期短路故障，或其類似問題可以被排除。如果第一電極層的第二層體518b和有機化合物層520b之間並沒有良好的黏附性，緩衝層520a可以在層體之間改善其黏附性。
有機化合物層520b，也就是第二層體，係由具有傳導性的有機化合物材料之一單層或層疊結構形成。具有傳送載子特性之材料為有機化合物材料中具有傳導性的具體例子之一。
必須注意的是，如果沒有特別的需要，不一定要使用緩衝層520a。
此實施例模式可以任意地與實施例模式1相結合。
(實施例模式6)在此實施例模式中，描述一有機記憶體結構的例子。第6A圖顯示在此實施例模式中，描述一有機記憶體結構的例子，其包含一記憶胞陣列1222，其中記憶胞1221被置於陣列中；一位元線驅動電路1226，其包含一行排解碼器1226a，一讀取電路1226b和一選擇器1226c；一字元線驅動電路1224，其包含一列排解碼器1224a和一位準偏移器1224b；以及具有寫入電路等等，和與外部相互作用之一介面1223。應注意的是，其中所描述的一記憶裝置1216之結構只是其中的一個例子。另外的電路，如一讀出放大器，一輸出電路，或者一緩衝器也可以被包含在內，並且寫入電路可以被置於位元線驅動電路中。
此記憶胞1221具有一第一繞線1231，形成一字元線Wy(1≦y≦n)，一第二繞線1232，形成一位元線Bx(1≦x≦m)，一電晶體1240，以及一記憶單元1241。記憶單元1241具有一結構，其中在一對導電層體之間置有一有機化合物層。
在第6B圖中顯示另一個例子，係為一記憶胞陣列1222的上表層結構。
在記憶胞陣列1222中，第一繞線1231，在一第一個方向上延伸，並且，在陣列中，第二繞線1232在與第一方向垂直的一第二方向上延伸。第一繞線連接一電晶體1240的源極或汲極電極，並且第二繞線連接電晶體1240的閘極電極。更進一步地說，一第一電極層1243連接不被第一繞線連結的電晶體1240之一源極或汲極電極，並且，一記憶單元係由第一電極層1243，有機化合物層和第二導電層之層疊結構形成。
此實施例模式可以任意地與實施例模式1至5中之任一相結合。
(實施例模式7)在此實施例模式中，參照第7圖，說明一種包含天線之有機記憶體的製造方法。應注意的是，第7圖顯示一實施例，其使用實施例模式1中所描述的記憶單元部分和連接部分，並且，其與第1圖中相同的部件，使用相同的參考編號。
應注意的是，除記憶單元部分和連接部分之外，第7圖更顯示一積體電路部分，例如，位元線驅動電路和一天線。
首先，一剝離層(也稱為一分離層)在一玻璃基板上方形成，並且，也形成一底絕緣膜層11。然後，在底絕緣膜層上，形成大量電晶體作為記憶單元部分的開關元件，以及，形成積體電路部分之金氧半(CMOS)電路內所包含的一n通道TFT 27和一p通道TFT 26。在此實施例模式中應注意的是，在記憶單元內，每一電晶體之源極和汲極之一，皆具有像包含層體18a至18c的一第一電極層之功能。包含層體18a至18c的第一電極層可以藉由使用一種氣相沈積方法，一種濺鍍方法，一種化學氣相沈積(CVD)方法，液滴放電方法，一種旋轉塗層方法或者各種印刷方法，例如絲網印刷方法和凹板印刷而形成。
另外，如同包含層體18a至18c之第一導電層的形成步驟，形成一連接電極28，其連接於稍後步驟中所形成的一天線。
接下來，形成一絕緣膜層19，覆蓋包含層體18a至18c之第一電極層的一端部分。另外，絕緣膜層19也覆蓋住積體電路部分的n通道TFT 27和p通道TFT 26。可以使用液滴放電方法，印刷方法，或者旋轉塗層方法形成絕緣膜層19。如有必要，絕緣膜層19可以使用刻樣方法形成一個特定形狀。
接下來，一緩衝層20a和包含有機化合物的層體20b在包含層體18a至18c的第一電極層上方形成。應注意到緩衝層20a和包含有機化合物的層體20b可以全部被使用，或者選擇性的被使用，因此，在各自的記憶胞內的有機化合物層可以彼此分離。
然後，第二導電層21形成於包含有機化合物的層體20b上方。第二導電層21可以使用使用一種氣相沈積方法，一種濺鍍方法，一種化學氣相沈積(CVD)方法，液滴放電方法，一種旋轉塗層方法或者各種印刷方法，例如絲網印刷方法和凹板印刷而形成，就如同形成第一導電層之方法。一記憶單元藉由一層疊結構形成，其包含至少具有層體18a至18c的第一導電層，包含有機化合物的層體20b和第二導電層21。
在積體電路部分內，一電極29在相同步驟中與第二導電層21同時形成。電極29與在一天線連接部分內的一連接電極之間具有電性連結。另外，電極29能改善在稍後步驟中形成的天線和絕緣膜層19之間的黏附性。
接下來，天線30在電極29上方形成。於此，描述天線30形成於絕緣膜層19之上的例子；然而，本發明並不侷限於此結構。此天線可以形成於包含層體18a至18c的第一導電層之下或者在其相同的層體。
應注意的是，有兩種方法可以形成用於數據傳輸的天線。一個是，在由具有大量部件和記憶單元的一基板上方形成一天線；另一個是，形成一末端部分於具有大量部件和記憶單元的一基板上方，並且連結此一端部分至另一基板上的天線。
接下來，包含大量記憶單元的記憶單元部分，連接部分，積體電路部分和天線連接部分，都形成於剝離層上方，並且，被完全的從玻璃基板上剝離。然後，一撓性基板32被貼附在具有一接著層31的底絕緣膜層11上。對應於此步驟完成之後的一剖面圖顯示於第7圖中。
撓性基板32可以是一層疊膜層，其可以是由一聚丙烯，聚酯，乙烯樹脂，聚乙烯氟化物，氯乙稀，或類似物質做成的薄層，可以是由一種纖維製材料做成的紙，或者一基礎材料薄層(聚酯，聚醯胺，無機沈積薄層，紙，或類似物質)以及一黏著性合成樹脂薄層(丙烯酸合成樹脂，環氧合成樹脂，或類似物質)，等等。對於接著層31，可以使用不同類型之加強黏著劑，例如，一反應黏著劑，熱固性黏著劑，光學黏著劑，例如接受紫外線之黏著劑，一厭氧性黏著劑，等等。
作為保護層體的一絕緣層可以藉由如一種玻璃板整合系統(SOG)方法或液滴放電方法形成，以覆蓋天線30。作為一保護層的絕緣層可以藉由包含碳，例如DLC(如類似鑽石的碳)層體形成，包含矽氮化物的層體，包含矽氮氧化物的層體，或者一有機材料，其中較適合的為，環氧樹脂。
此剝離方法和轉置方法，並不成為本發明的一種限制。例如，附有天線的一邊之表面可以附在一第一基底上，並且，將玻璃基板完全的剝離。接下來，暴露的底絕緣膜層11之表面可以被固定到一撓性基板32上，也就是具有接著層31的一第二基底上。如此，接下來可以對其中之一或兩者進行熱處理和壓力處理，以將第一基底和第二基底與記憶單元部分密封。
應注意到的是，此剝離層可以由濺鍍方法或者離子電漿化學氣相沈積(CVD)方法產生之一單層體或層疊層體形成，其可由選自元素鎢(W)，鉬(Mo)，鈦(Ti)，鉭(Ta)，鈮(Nd)，鎳(Ni)，鈷(Co)，鋯(Zr)，鋅(Zn)，釕(Ru)，銠(Rh)，鉛(Pd)，鋨(Os)，銥(Ir)，以及矽(Si)或者其合金或者包含其元素為主要成分之化合物材料。一包含矽的晶體結構之層體可以是任意非晶形，微晶形，和多晶形結構。
當剝離層具有單層體結構時，舉例來說，可以由一鎢層體，一鉬層體，或者包含鎢和鉬之混合物的一層體形成。或者，可以由包含鎢之氧化物或者氧氮化物的一層體，包含鉬之氧化物或氧氮化物的一層體，或者包含鎢和鉬之混合物的氧化物或氧氮化物的一層體形成。應注意到的是，此鎢和鉬之混合物，舉例來說，可以是一種鎢和鉬的合金。另外，鎢的氧化物在某些情況中可稱為鎢氧化物。
當剝離層具有一層疊結構時，其中一鎢層體，一鉬層體，或者包含鎢和鉬的混合物之一層體可以形成一第一層體，並且，包含鎢，鉬，或者鎢和鉬之混合物的氧化物，氮化物，氧氮化物，或者氮氧化物可以形成一第二層體。
當以一鎢層體作為剝離層時，在剝離層上形成底絕緣膜層和其單元之後，透過使用機械力，其基板和底絕緣膜層可以在剝離層內或者在其界面彼此分離。
當剝離層係透過蝕刻被除去時，最好使用照相石版術方法先蝕刻絕緣層，以形成可到達剝離層之一開口。
應注意的是，在形成包含鎢之層體和包含鎢之氧化物的層體之層疊結構時，可以透過形成包含鎢之層體和包含矽氧化物之層體，而在一鎢層體和一矽氧化物層體之間的界面形成包含鎢之氧化物的一層體。這也適用於形成包含鎢的氮化物，氧氮化物和氮氧化物之層體。形成包含鎢之層體後，一矽氮化物層，一矽氧氮化物層，和一矽氮氧化物層可以接著形成。鎢的氧化物可以被表示為WOx 。X可為2至3，並且X可以是2(WO2 )，X可以是2.5(W2 O5 )，X可以是2.75(W4 O1 1 )，X可以是3(WO3 )，等等。在形成鎢的氧化物之過程中，上述給的X值並不是特別的限制，何種氧化物被形成可以透過蝕刻速率或類似方法加以確認。應注意的是，具有較佳蝕刻比率的係為透過給予氧氣壓之情形下，以濺鍍方法形成的包含鎢之氧化物(WOx ，0<X<3)的層體。因此，最好是使用給予氧氣壓之情形下，以濺鍍方法形成的包含鎢之氧化物的層體以減少製造時間。
另外，也可以使用另一種剝離方法，其中非晶形矽(或者多矽晶)可被使用為一剝離層，並且透過以鐳射光照射，釋放包含在非晶形矽內的氫，可以產生一間距，以分開基板。
根據上述步驟，可以製造出包含記憶單元部分和一天線之半導體裝置。另外，根據上述步驟，可以獲得一可彎曲的半導體裝置。
更進一步的說，透過使用大尺寸基板(具有尺寸，例如，680×880毫米，730×920毫米，或者更大)，可以大量製造包含記憶單元部分和天線的半導體裝置。應注意到的是，在單一基板上形成大量半導體裝置的情況下，便需要一個分割步驟。
此實施例模式可以任意地與實施例模式1至6中之任一相結合。
(實施例模式8)在此實施例模式中，第8A至8C圖描述使用本發明之半導體裝置，作為不需接觸且能傳送和接收數據的無線晶片。
一無線晶片1310具有不需接觸就能具有數據通訊的功能，並且包含電源電路1301，時脈產生電路1302，資料解調變/調變電路1303，用於控制另一電路之控制電路1304，介面電路1305，記憶裝置1306，資料匯流排1307，以及一天線(一種天線線圈)1308(第8A圖)。
根據自天線1308輸入的一AC信號，一電路，也就是電源電路1301，會產生半導體裝置內各電路所需的各種電源。根據自天線1308輸入的一AC信號，藉由時脈產生電路1302，係為另一電路，可以產生各種時脈信號至半導體裝置內之各電路。資料解調變/調變電路1303具有資料解調變/調變功能，其可與一讀取/撰寫器1309進行通訊。控制電路1304具有一控制記憶裝置1306的功能。天線1308具有傳送和接收一電磁場或者電波的功能。讀取/撰寫器1309控制此半導體裝置之通訊，此半導體裝置之控制，以及其資料的處理過程。
在實施例模式1至5中，記憶裝置1306可以由任意有機記憶體結構形成。應注意到的是，一無線晶片結構並不侷限於上述結構。例如，具有另一部件的結構，例如電源電壓的一限制器電路或者用於密碼處理的硬體，也可以被使用。
另外，無線晶片可以把電源電壓提供至每一電路，其可透過一電波而不需在其上安裝電源(電池)，或在其上安裝電源(電池)以代替天線，或同時一起使用電波和電源(電池)。
當本發明之半導體裝置用作為無線晶片或類似裝置時，具有數種優點，包含可以不需接觸而進行通訊，可以讀取大量數據，可以寫入數據至無線晶片內，無線晶片可以具有各種各樣的形狀，無線晶片可具有廣大的方向特性和，取決於選擇頻率，具有廣大的反應範圍等等。無線晶片能被用作為一種IC標籤，可用於不需接觸而可由無線通信確認的有關人和貨物之各種訊息，一種標籤，其可透過貼附在一個物體上執行標定處理，用於特定事件或者娛樂用途的一種手環，或類似用途。更進一步地說，此無線晶片可以使用樹脂材料形成各種形狀，或者可以被貼附至會妨礙無線通信的金屬上。而且，此無線晶片可以用於一種操作系統中，如入口/出口管理系統與會計制度系統。
接著，將說明將此半導體裝置作為無線晶片之實際用途的一種模式。包含一顯示部分1321的一可攜式終端機的側面配置有一讀取/撰寫器1320，並且一物品1322的側面配置有無線晶片1323(第8B圖)。
當讀取/撰寫器1320被置於物品1322內的無線晶片1323上，關於物品1322的資訊，如其原料，原產地，每個製造過程中的檢查結果，運送的經過，或者此物品的說明可以顯示在顯示部分1321上。如果此無線晶片在一撓性基板上形成，此無線晶片可以被貼附於產品的彎曲表面上，可以看出來這是非常方便的。
進一步地說，當傳送帶運送一產品1326時，產品1326可以使用一讀取/撰寫器1324檢查，並且，一無線晶片1325可以置於產品1326上(第8C圖)。因此，在一系統中使用無線晶片，可以容易地獲得訊息，改進功能，並且增加系統的價值。
應注意到的是，本發明的無線晶片可以被置於紙狀鈔票，硬幣，証券，證明書，持有人契約，包裝貨櫃，書，記錄媒介，個人物品，車輛，食品，衣服，保健品，商品，藥，電子儀器，等等。
此實施例模式可以任意地與實施例模式1－7中之任一相結合。
本發明能在包含有機記憶體之半導體裝置的大量製造過程中，降低步驟的數目。更進一步地說，包含有機記憶體的半導體裝置可以使用一大小尺寸為680×880 mm，730×920 mm或更大的基板，大量製造。
10．．．基板
11．．．底絕緣膜層
12．．．閘極絕緣膜層
13．．．源級或汲極區域
14．．．源級或汲極區域
15．．．閘極電極
16．．．層間絕緣膜層
17a．．．層體
17b．．．層體
17c．．．層體
18a．．．層體
18b．．．層體
18c．．．層體
19．．．絕緣膜層
20a．．．緩衝層
20b．．．有機化合物層
21．．．第二電極層
22．．．側壁
23．．．低摻雜汲極區域
24．．．低摻雜汲極區域
25a．．．層體
25b．．．層體
25c．．．層體
26．．．p通道薄膜電晶體
27．．．n通道薄膜電晶體
28．．．連接電極
29．．．電極
30．．．天線
31．．．接著層
32．．．撓性基板
91．．．有機記憶體
210．．．基板
211．．．底絕緣膜層
212．．．閘極絕緣膜層
213．．．源級或汲極區域
214．．．源級或汲極區域
215．．．閘極電極
216．．．層間絕緣膜層
217a．．．層體
217b．．．層體
217c．．．層體
218a．．．層體
218b．．．層體
218c．．．層體
219．．．絕緣膜層
220a．．．緩衝層
220b．．．有機化合物層
221．．．第二電極層
222．．．側壁
223．．．低摻雜汲極區域
224．．．低摻雜汲極區域
225a．．．層體
225b．．．層體
225c．．．層體
310．．．基板
311．．．底絕緣膜層
312．．．閘極絕緣膜層
313．．．源級或汲極區域
314．．．源級或汲極區域
315．．．閘極電極
316．．．層間絕緣膜層
317a．．．層體
317b．．．層體
317c．．．層體
318a．．．層體
318b．．．層體
318c．．．層體
319．．．絕緣膜層
320a．．．緩衝層
320b．．．有機化合物層
321．．．第二電極層
322．．．側壁
323．．．低摻雜汲極區域
324．．．低摻雜汲極區域
325a．．．層體
325b．．．層體
325c．．．層體
410．．．基板
411．．．底絕緣膜層
412．．．閘極絕緣膜層
413．．．源級或汲極區域
414．．．源級或汲極區域
415．．．閘極電極
416．．．層間絕緣膜層
417a．．．層體
417b．．．層體
417c．．．層體
418a．．．層體
418b．．．層體
418c．．．層體
419．．．絕緣膜層
420a．．．緩衝層
420b．．．有機化合物層
421．．．第二電極層
422．．．側壁
423．．．低摻雜汲極區域
424．．．低摻雜汲極區域
425a．．．層體
425b．．．層體
425c．．．層體
510．．．基板
511．．．底絕緣膜層
512．．．閘極絕緣膜層
513．．．源級或汲極區域
514．．．源級或汲極區域
515．．．閘極電極
516．．．層間絕緣膜層
517a．．．層體
517b．．．層體
517c．．．層體
517d．．．層體
518a．．．層體
518b．．．層體
518c．．．層體
518d．．．層體
519．．．絕緣膜層
520a．．．緩衝層
520b．．．有機化合物層
521．．．第二電極層
522．．．側壁
523．．．低摻雜汲極區域
524．．．低摻雜汲極區域
525a．．．層體
525b．．．層體
525c．．．層體
525d．．．層體
1216．．．記憶裝置
1221．．．記憶胞
1222．．．記憶胞陣列
1223．．．介面
1224．．．字元線驅動電路
1224a．．．列排解碼器
1224b．．．位準偏移器
1226．．．位元線驅動電路
1226a．．．行排解碼器
1226c．．．選擇器
1226b．．．讀取電路
1231．．．第一繞線
1232．．．第二繞線
1240．．．電晶體
1241．．．記憶單元
1243．．．第一電極層
1301．．．電源電路
1302．．．時脈產生電路
1303．．．資料解調變/調變電路
1304．．．控制電路
1305．．．介面電路
1306．．．記憶裝置
1307．．．資料匯流排
1308．．．天線線圈
1309．．．讀取器/撰寫器
1310．．．無線晶片
1320．．．讀取器/撰寫器
1321．．．顯示部份
1322．．．物品
1323．．．無線晶片
1324．．．讀取器/撰寫器
1325．．．無線晶片
1326．．．產品
第1圖係為一剖面示意圖，描述實施例之模式1。
第2圖係為一剖面示意圖，描述實施例之模式2。
第3圖係為一剖面示意圖，描述實施例之模式3。
第4圖係為一剖面示意圖，描述實施例之模式4。
第5圖係為一剖面示意圖，描述實施例之模式5。
第6A和6B圖係為一頂視圖，描述一主動式矩陣類型有機記憶裝置(實施例之模式6)。
第7圖係為一剖面示意圖，描述包含有機記憶裝置和天線的一半導體裝置(實施例之模式7)。
第8A至8C圖係為描述無線晶片之方塊圖，和此無線晶片之使用方法的例子之示意圖。
10．．．基板
11．．．底絕緣膜層
12．．．閘極絕緣膜層
13．．．源級或汲極區域
14．．．源級或汲極區域
15．．．閘極電極
16．．．層間絕緣膜層
17a．．．層體
17b．．．層體
17c．．．層體
18a．．．層體
18b．．．層體
18c．．．層體
19．．．絕緣膜層
20a．．．緩衝層
20b．．．有機化合物層
21．．．第二電極層
22．．．側壁
23．．．低摻雜汲極區域
24．．．低摻雜汲極區域
25a．．．層體
25b．．．層體
25c．．．層體

Claims (16)

  1. 一種記憶裝置，包含：一記憶胞，其包含一記憶單元，以及具有一半導體層的一薄膜電晶體，一第一導電層，在該半導體層上並直接接觸於該半導體層；一絕緣層，在該第一導電層上，該絕緣層包含與該第一導電層重疊的一開口；一有機化合物層，在該第一導電層上；和一第二導電層，在該有機化合物層上；其中該記憶單元包含該第一導電層，該有機化合物層，和該第二導電層之一層疊結構，其中該有機化合物層包含一第一層和一第二層，其中該第一層包含一金屬氧化物和一第一有機化合物，其中該第二層包含一第二有機化合物並且與該第二導電層接觸，和其中該第一導電層包含：一第三層，直接接觸於該半導體層；一第四層，在該第三層上，並直接接觸於該第三層；和一第五層，在該第四層上，並直接接觸於該第四層；其中該有機化合物層直接接觸於該第五層的一上表 面；和其中該第一導電層延伸至且直接接觸於該半導體層的一汲極區域。
  2. 如申請專利範圍第1項所述之記憶裝置，其中該第一導電層包含選自於由Ti，Al，Ag，Ni，W，Ta，Nb，Cr，Pt，Zn，Sn，In，以及Mo所組成之群組中之一元素。
  3. 如申請專利範圍第1項所述之記憶裝置，其中該第一導電層包含一合金或者一化合物材料，其包含選自於由Ti，Al，Ag，Ni，W，Ta，Nb，Cr，Pt，Zn，Sn，In，以及Mo所組成之群組中之一元素作為主要成分。
  4. 如申請專利範圍第1項所述之記憶裝置，其中該記憶裝置更包含一控制電路，用於控制該記憶單元和一天線。
  5. 如申請專利範圍第1項所述之記憶裝置，其中該第一導電層包含一第一區域，其具有二個金屬膜層疊於其上，和一第二區域，其具有三個金屬膜層疊於其上。
  6. 如申請專利範圍第1項所述之記憶裝置，其中該第一導電層包含一第一區域，其具有二個金屬膜層疊於其上，和一第二區域，其具有三個金屬膜層疊於其上，以及其中提供該有機化合物層與該第一導電層之該第一區域接觸。
  7. 如申請專利範圍第1項所述之記憶裝置，其中該第一導電層包含由單一金屬膜層組成的一第一 區域，和具有三個金屬膜層疊於其上的一第二區域。
  8. 如申請專利範圍第1項所述之記憶裝置，其中該第一導電層包含一第一區域，其具有二個金屬膜層疊於其上，和一第二區域，其具有三個金屬膜層疊於其上，以及其中位於該第一區域和該第二區域之間的一邊界被一絕緣膜所覆蓋。
  9. 一種記憶裝置，包含：一記憶胞，其包含一記憶單元，以及具有一半導體層的一薄膜電晶體，一第一導電層，在該半導體層上並直接接觸於該半導體層；一絕緣層，在該第一導電層上，該絕緣層包含與該第一導電層重疊的一開口；一有機化合物層，在該第一導電層上；和一第二導電層，在該有機化合物層上；其中該記憶單元包含該第一導電層，該有機化合物層，和該第二導電層之一層疊結構，其中該有機化合物層包含一第一層和一第二層，其中該第一層包含一金屬氧化物和一第一有機化合物，其中該第二層包含一第二有機化合物並且與該第二導電層接觸，其中該第一導電層延伸至且直接接觸於該半導體層的 一汲極區域，和其中該第一導電層包含：一第三層，直接接觸於該半導體層；一第四層，在該第三層上，並直接接觸於該第三層；和一第五層，在該第四層上，並直接接觸於該第四層；其中該有機化合物層直接接觸於該第五層的一上表面；和其中該第一導電層包含由單一金屬膜層組成的一第一區域，和具有三個金屬膜層疊於其上的一第二區域。
  10. 如申請專利範圍第9項所述之記憶裝置，其中該第一導電層包含選自於由Ti，Al，Ag，Ni，W，Ta，Nb，Cr，Pt，Zn，Sn，In，以及Mo所組成之群組中之一元素。
  11. 如申請專利範圍第9項所述之記憶裝置，其中該第一導電層包含一合金或者一化合物材料，其包含選自於由Ti，Al，Ag，Ni，W，Ta，Nb，Cr，Pt，Zn，Sn，In，以及Mo所組成之群組中之一元素作為主要成分。
  12. 如申請專利範圍第9項所述之記憶裝置，其中提供該有機化合物層與該第一區域接觸。
  13. 如申請專利範圍第9項所述之記憶裝置，其中該記憶裝置更包含一控制電路，用於控制該記憶單元和一天線。
  14. 如申請專利範圍第9項所述之記憶裝置， 其中在該第一與該第二區域之間的一邊界係以一絕緣膜來覆蓋。
  15. 如申請專利範圍第1項所述之記憶裝置，其中該金屬氧化物是鉬氧化物，鎢氧化物或錸氧化物，和其中該第一有機化合物是一具有電洞傳送特性的材料。
  16. 如申請專利範圍第9項所述之記憶裝置，其中該金屬氧化物是鉬氧化物，鎢氧化物或錸氧化物，和其中該第一有機化合物是一具有電洞傳送特性的材料。
TW95110562A 2005-03-28 2006-03-27 記憶裝置和其製造方法 TWI467702B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005091318 2005-03-28

Publications (2)

Publication Number Publication Date
TW200703569A TW200703569A (en) 2007-01-16
TWI467702B true TWI467702B (zh) 2015-01-01

Family

ID=37034231

Family Applications (2)

Application Number Title Priority Date Filing Date
TW95110562A TWI467702B (zh) 2005-03-28 2006-03-27 記憶裝置和其製造方法
TW099113058A TWI475667B (zh) 2005-03-28 2006-03-27 記憶裝置和其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW099113058A TWI475667B (zh) 2005-03-28 2006-03-27 記憶裝置和其製造方法

Country Status (3)

Country Link
US (6) US8030643B2 (zh)
JP (14) JP2010183088A (zh)
TW (2) TWI467702B (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001282935A1 (en) 2000-08-01 2002-02-13 First Usa Bank, N.A. System and method for transponder-enabled account transactions
US8033457B2 (en) 2003-01-03 2011-10-11 American Express Travel Related Services Company, Inc. Metal-containing transaction card and method of making the same
US7588184B2 (en) * 2003-01-03 2009-09-15 American Express Travel Related Services Company, Inc. Metal-containing transaction card and method of making the same
US7823777B2 (en) 2003-01-03 2010-11-02 American Express Travel Related Services Company, Inc. Metal-containing transaction card and method of making same
US7530491B2 (en) 2003-01-03 2009-05-12 American Express Travel Related Services Company, Inc. Metal-containing transaction card and method of making the same
KR101322747B1 (ko) * 2005-03-25 2013-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 전자기기
TWI467702B (zh) 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
WO2006118294A1 (en) * 2005-04-27 2006-11-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7679107B2 (en) * 2005-04-28 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Memory device that utilizes organic layer with a compound that can photoisomerize between conductive layers; at least one of which is light transmitting
US7700984B2 (en) * 2005-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device including memory cell
US8212238B2 (en) * 2005-12-27 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102222765B (zh) * 2006-03-10 2012-12-12 株式会社半导体能源研究所 存储元件以及半导体器件
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
EP1850378A3 (en) * 2006-04-28 2013-08-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and semicondutor device
US7719001B2 (en) * 2006-06-28 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with metal oxides and an organic compound
EP1883109B1 (en) * 2006-07-28 2013-05-15 Semiconductor Energy Laboratory Co., Ltd. Memory element and method of manufacturing thereof
JP2009178843A (ja) * 2006-08-22 2009-08-13 Rynne Group Llc 識別カードおよびその識別カードを使用した識別カード取引システム
US8044813B1 (en) 2006-11-16 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same
KR101416876B1 (ko) * 2006-11-17 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조방법
US7988057B2 (en) 2006-11-28 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2008066091A1 (en) * 2006-11-29 2008-06-05 Semiconductor Energy Laboratory Co., Ltd. Device, and method for manufacturing the same
KR101509663B1 (ko) * 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8513678B2 (en) 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8450732B2 (en) * 2007-06-19 2013-05-28 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
EP2107571B1 (en) * 2008-04-03 2012-04-25 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
USD635186S1 (en) 2008-06-30 2011-03-29 Jpmorgan Chase Bank, N.A. Metal transaction device
US9305292B1 (en) 2008-07-03 2016-04-05 Jpmorgan Chase Bank, N.A. Systems and methods for providing an adaptable transponder device
KR102078248B1 (ko) * 2008-07-10 2020-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
USD636021S1 (en) 2008-07-17 2011-04-12 Jpmorgan Chase Bank, N.A. Eco-friendly transaction device
KR20110069831A (ko) * 2008-10-03 2011-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 변조회로 및 그것을 갖는 반도체장치
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR20220122778A (ko) * 2009-09-24 2022-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
WO2011052366A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
JP5762723B2 (ja) 2009-11-20 2015-08-12 株式会社半導体エネルギー研究所 変調回路及びそれを備えた半導体装置
WO2011074393A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
WO2011081041A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101780748B1 (ko) 2010-02-19 2017-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복조회로 및 복조회로를 이용한 ｒｆｉｄ 태그
WO2011108367A1 (en) 2010-03-02 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Boosting circuit and rfid tag including boosting circuit
KR20130036739A (ko) 2010-04-09 2013-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 메모리 장치
CN103069837B (zh) 2010-08-18 2016-05-04 三菱电机株式会社 电气设备以及控制方法
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012090799A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5993141B2 (ja) * 2010-12-28 2016-09-14 株式会社半導体エネルギー研究所 記憶装置
US8941112B2 (en) * 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
TWI657580B (zh) * 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9601178B2 (en) * 2011-01-26 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8643007B2 (en) * 2011-02-23 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
JP5912844B2 (ja) * 2011-05-31 2016-04-27 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
JP5890251B2 (ja) 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 通信方法
JP6104522B2 (ja) * 2011-06-10 2017-03-29 株式会社半導体エネルギー研究所 半導体装置
US8517850B1 (en) 2012-12-11 2013-08-27 Cobra Golf Incorporated Golf club grip with device housing
US8995218B2 (en) * 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8987047B2 (en) 2012-04-02 2015-03-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
US10861978B2 (en) 2012-04-02 2020-12-08 Samsung Display Co., Ltd. Display device
KR20130111872A (ko) 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
TW202422663A (zh) 2012-09-14 2024-06-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US10566455B2 (en) 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102360783B1 (ko) 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
WO2016099580A2 (en) 2014-12-23 2016-06-23 Lupino James John Three dimensional integrated circuits employing thin film transistors
US20160232438A1 (en) 2015-02-06 2016-08-11 American Express Travel Related Services Company, Inc. Ceramic-containing transaction cards
KR102417119B1 (ko) 2015-02-11 2022-07-06 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102273053B1 (ko) * 2015-02-16 2021-07-06 삼성디스플레이 주식회사 디스플레이 장치
WO2017199777A1 (ja) * 2016-05-16 2017-11-23 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
KR20240015740A (ko) 2017-06-02 2024-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
US10665604B2 (en) 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device
CN109872999B (zh) * 2017-12-04 2021-06-08 上海和辉光电股份有限公司 一种防止银迁移的方法、阵列电极和显示面板
USD849166S1 (en) 2017-12-07 2019-05-21 Ssg International, Llc Golf putter grip
US10099101B1 (en) 2017-12-07 2018-10-16 Ssg International, Llc Golf club grip with sensor housing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030197466A1 (en) * 2002-04-23 2003-10-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US20040026690A1 (en) * 2000-09-13 2004-02-12 Adolf Bernds Organic memory, identification marker (rfid-tag) with organic memory and uses of an organic memory
US20040057323A1 (en) * 2002-07-12 2004-03-25 Takahisa Tanabe Organic thin-film switching memory device and memory device

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US952789A (en) * 1909-06-14 1910-03-22 Thomas Volney Dimon Mold-handling apparatus.
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JP2533414B2 (ja) * 1991-04-09 1996-09-11 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JPH06104672A (ja) 1992-09-22 1994-04-15 Mitsubishi Electric Corp クランプ回路
JPH0822024A (ja) * 1994-07-05 1996-01-23 Mitsubishi Electric Corp アクティブマトリクス基板およびその製法
JP2710221B2 (ja) * 1995-01-25 1998-02-10 日本電気株式会社 半導体装置及びその製造方法
US5759445A (en) * 1995-05-24 1998-06-02 Matsushita Electric Industrial Co., Ltd. Lipid-dispersed solution and process for producing the same
US5650634A (en) * 1995-09-01 1997-07-22 The United States Of America As Represented By The Secretary Of The Army Interchannel nonequilibrium confined-phonon exchange device
JPH09162370A (ja) 1995-12-14 1997-06-20 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10178095A (ja) * 1996-07-09 1998-06-30 Nippon Steel Corp 半導体装置及びその製造方法
JP2985789B2 (ja) * 1996-08-30 1999-12-06 日本電気株式会社 半導体装置の製造方法
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US5952789A (en) * 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
TW424215B (en) * 1997-04-22 2001-03-01 Matsushita Electric Ind Co Ltd Liquid crystal display device with image reading function, the image reading method, and the manufacturing method thereof
JP4609867B2 (ja) * 1998-07-29 2011-01-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4860021B2 (ja) * 1999-01-11 2012-01-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW518650B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US6507010B1 (en) * 1999-05-11 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Contact area sensor
TW484117B (en) 1999-11-08 2002-04-21 Semiconductor Energy Lab Electronic device
JP2001222256A (ja) * 1999-11-08 2001-08-17 Semiconductor Energy Lab Co Ltd 発光装置
JP3838332B2 (ja) 2000-01-24 2006-10-25 日本電気株式会社 透過型液晶表示装置及び液晶プロジェクタ装置
JP4731715B2 (ja) * 2000-04-19 2011-07-27 株式会社半導体エネルギー研究所 発光装置の作製方法
US6706544B2 (en) 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
US6577531B2 (en) * 2000-04-27 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and semiconductor device
TW554637B (en) * 2000-05-12 2003-09-21 Semiconductor Energy Lab Display device and light emitting device
JP2001345431A (ja) 2000-05-31 2001-12-14 Japan Science & Technology Corp 有機強誘電体薄膜及び半導体デバイス
JP2002026282A (ja) 2000-06-30 2002-01-25 Seiko Epson Corp 単純マトリクス型メモリ素子の製造方法
JP2002026283A (ja) 2000-06-30 2002-01-25 Seiko Epson Corp 多層構造のメモリ装置及びその製造方法
JP2002043517A (ja) 2000-07-21 2002-02-08 Sony Corp 半導体装置およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4149647B2 (ja) * 2000-09-28 2008-09-10 株式会社東芝 半導体記憶装置及びその製造方法
WO2002037500A1 (en) 2000-10-31 2002-05-10 The Regents Of The University Of California Organic bistable device and organic memory cells
JP4038641B2 (ja) * 2000-12-04 2008-01-30 セイコーエプソン株式会社 強誘電体メモリ素子の製造方法
JP2002198496A (ja) 2000-12-26 2002-07-12 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法ならびに強誘電体メモリ装置
US6773857B2 (en) * 2001-10-09 2004-08-10 Fuji Xerox Co., Ltd. Electrophotographic photoreceptor, processes for producing the same, process cartridge, and electrophotographic apparatus
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US6759146B2 (en) * 2001-11-08 2004-07-06 Xerox Corporation Organic devices
JP2003243631A (ja) 2002-02-18 2003-08-29 Mitsubishi Electric Corp 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP3940014B2 (ja) * 2002-03-29 2007-07-04 富士通株式会社 半導体集積回路、無線タグ、および非接触型ｉｃカード
JP4156431B2 (ja) * 2002-04-23 2008-09-24 株式会社半導体エネルギー研究所 発光装置およびその作製方法
JP4683825B2 (ja) * 2002-04-24 2011-05-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US7786496B2 (en) 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
TWI263339B (en) 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
JP4391126B2 (ja) * 2002-05-15 2009-12-24 株式会社半導体エネルギー研究所 発光装置の作製方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7897979B2 (en) 2002-06-07 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4401688B2 (ja) * 2002-06-07 2010-01-20 株式会社半導体エネルギー研究所 発光装置およびその作製方法、並びに電子機器
JP2004128471A (ja) 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
JP4748986B2 (ja) * 2002-11-01 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4296769B2 (ja) 2002-11-06 2009-07-15 株式会社デンソー 半導体装置及びその製造方法
JP2004165526A (ja) * 2002-11-15 2004-06-10 Renesas Technology Corp 半導体装置およびその製造方法
JP4711595B2 (ja) 2002-12-10 2011-06-29 株式会社半導体エネルギー研究所 Ｅｌディスプレイ及び電子機器
JP4089544B2 (ja) 2002-12-11 2008-05-28 ソニー株式会社 表示装置及び表示装置の製造方法
JP2004213910A (ja) * 2002-12-26 2004-07-29 Semiconductor Energy Lab Co Ltd 発光装置とその作製方法
JP4671600B2 (ja) 2002-12-27 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7230316B2 (en) 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
JP4566578B2 (ja) 2003-02-24 2010-10-20 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
US7075105B2 (en) * 2003-03-19 2006-07-11 Masataka Kano Organic bistable element, organic bistable memory device using the same, and method for driving said organic bistable element and organic bistable memory device
JP4585209B2 (ja) * 2003-03-19 2010-11-24 大日本印刷株式会社 有機双安定性メモリ装置
US7354647B2 (en) 2003-03-19 2008-04-08 Dai Nippon Printing Co., Ltd. Organic bistable element, organic bistable memory device using the same, and method for driving said organic bistable element and organic bistable memory device
JP5110414B2 (ja) 2003-03-19 2012-12-26 大日本印刷株式会社 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法
JP4141309B2 (ja) * 2003-04-15 2008-08-27 シャープ株式会社 半導体装置およびその製造方法
JP4449332B2 (ja) * 2003-04-28 2010-04-14 パナソニック株式会社 Ｉｃカード接続装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
TWI407829B (zh) * 2003-09-26 2013-09-01 Semiconductor Energy Lab 發光元件和其製法
US7915723B2 (en) * 2004-01-29 2011-03-29 Casio Computer Co., Ltd. Transistor array, manufacturing method thereof and image processor
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) * 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7642573B2 (en) * 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7499305B2 (en) 2004-10-18 2009-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
CN100592520C (zh) * 2004-10-22 2010-02-24 株式会社半导体能源研究所 半导体器件及包括其的显示装置
US7795617B2 (en) * 2004-10-29 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, IC card, IC tag, RFID, transponder, paper money, valuable securities, passport, electronic device, bag, and clothes
US9734901B2 (en) * 2004-10-29 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Display device with semiconductor memory cell
JP4249691B2 (ja) * 2004-11-08 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR101187400B1 (ko) * 2004-11-26 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7768014B2 (en) * 2005-01-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
TWI467702B (zh) * 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
TWI395321B (zh) * 2005-03-31 2013-05-01 Semiconductor Energy Lab 半導體裝置及其驅動方法
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
CN101577282A (zh) * 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011118741A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040026690A1 (en) * 2000-09-13 2004-02-12 Adolf Bernds Organic memory, identification marker (rfid-tag) with organic memory and uses of an organic memory
US20030197466A1 (en) * 2002-04-23 2003-10-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US20040057323A1 (en) * 2002-07-12 2004-03-25 Takahisa Tanabe Organic thin-film switching memory device and memory device

Also Published As

Publication number Publication date
US8030643B2 (en) 2011-10-04
JP2013080945A (ja) 2013-05-02
US20100149851A1 (en) 2010-06-17
JP2020036018A (ja) 2020-03-05
US8238152B2 (en) 2012-08-07
JP6632661B2 (ja) 2020-01-22
JP5401574B2 (ja) 2014-01-29
US8526216B2 (en) 2013-09-03
JP2019186578A (ja) 2019-10-24
JP2021119636A (ja) 2021-08-12
JP2016042594A (ja) 2016-03-31
TW201032323A (en) 2010-09-01
JP2012160742A (ja) 2012-08-23
JP2017143316A (ja) 2017-08-17
TWI475667B (zh) 2015-03-01
US9129866B2 (en) 2015-09-08
JP7075527B2 (ja) 2022-05-25
JP2018157225A (ja) 2018-10-04
US20140014953A1 (en) 2014-01-16
JP2014209666A (ja) 2014-11-06
JP6838119B2 (ja) 2021-03-03
US20140346505A1 (en) 2014-11-27
JP2021141334A (ja) 2021-09-16
US20060214008A1 (en) 2006-09-28
US9786669B2 (en) 2017-10-10
TW200703569A (en) 2007-01-16
US20160005740A1 (en) 2016-01-07
US8804404B2 (en) 2014-08-12
JP2022179606A (ja) 2022-12-02
US20120273778A1 (en) 2012-11-01
JP2022179605A (ja) 2022-12-02
JP2013042154A (ja) 2013-02-28
JP2010183088A (ja) 2010-08-19

Similar Documents

Publication Publication Date Title
TWI467702B (zh) 記憶裝置和其製造方法
JP5008323B2 (ja) メモリ装置
CN102163546B (zh) 半导体器件及其制造方法
JP5323382B2 (ja) 半導体装置
CN1905164B (zh) 半导体装置及其制造方法
CN101097935B (zh) 半导体器件及其制造方法
JP5635165B2 (ja) 半導体装置及び配線
JP2006270077A (ja) 半導体装置およびその作製方法
KR20080072567A (ko) 반도체 장치 및 그것의 제작 방법
JP5127178B2 (ja) 半導体装置の作製方法
JP5100012B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees