JP3737366B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3737366B2
JP3737366B2 JP2000607255A JP2000607255A JP3737366B2 JP 3737366 B2 JP3737366 B2 JP 3737366B2 JP 2000607255 A JP2000607255 A JP 2000607255A JP 2000607255 A JP2000607255 A JP 2000607255A JP 3737366 B2 JP3737366 B2 JP 3737366B2
Authority
JP
Japan
Prior art keywords
film
gas
degrees
wcn
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000607255A
Other languages
English (en)
Inventor
上 紀 明 吹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Application granted granted Critical
Publication of JP3737366B2 publication Critical patent/JP3737366B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、配線層を銅により形成した半導体装置において、配線層から絶縁膜への銅の拡散を防止する技術に関する。
【０００２】
【従来の技術】
半導体デバイスの高集積化を図るために、パターンの微細化、回路の多層化といった工夫が進められており、そのうちの一つとして配線を多層化する技術がある。多層配線構造をとるためには、ｎ番目の配線層とｎ＋１番日の配線層との間を導電層で接続すると共に、導電層以外の領域は層間絶縁膜と呼ばれる薄膜が形成される。
【０００３】
従来より配線層としてはアルミニウム（Ａl）層が用いられているが、近年Ａlより低抵抗であり、エレクトロマイグレーションに強い銅（Ｃu）を配線材料として用いることが検討されている、このＣuは拡散係数がＡlよりもはるかに大きく、シリコン及び酸化膜中に拡散しやすい。
【０００４】
このためＣuを配線に使用する場合には、デバイスヘのＣu拡散を防ぐために、絶縁膜とＣu配線層との間に例えば２００オングストローム程度の厚さのバリア膜を形成する必要がある。バリア膜の材料としては、ＴiＮ、ＴaＮ、ＷＮ等を用いることが考えられているが、近年の半導体デバイスの集積度の向上に伴ってビアホール等のアスペクト比が大きくなってきていることから、よりカバレッジの良いＷＣｘＮｙを用いることが提案されている（例えば特開平１０−２０９０７３号参照）。
【０００５】
ここに開示された技術は、ＷＦ６、Ｗ(Ｎ(ＣＨ３)２)６もしくはＷ(Ｎ(Ｃ２Ｈ５)２)６等のＷを含む原料ガスとＣＨ４等の炭化水素ガスと、窒化プラズマ等の窒素供給源とを反応させて、アモルファス構造のＷＣｘＮｙの薄膜を堆積させるというものである。
【０００６】
しかしながら上述の方法で得られるＷＣｘＮｙ膜は、アモルファス構造であるため、温度に応じてアモルファス構造から結晶化し、この膜の構造変化によってバリア性が劣化してしまうという問題がある。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、バリア性の高い銅拡散防止膜を備えた半導体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、基板上に形成された絶縁膜と、この絶縁膜上に形成された銅よりなる配線層と、タングステン、炭素および窒素を含む結晶質の膜からなり、配線層から絶縁膜へ銅が拡散することを防止するために、絶縁膜と配線層との間に形成された銅拡散防止膜と、を備えた半導体装置を提供する。
【０００９】
銅拡散防止膜は、Ｘ線回折において３６度以上３８度以下の第１の位置と、４２度以上４４度以下の第２の位置とにピークを有する結晶質の膜であることが好ましい。銅拡散防止膜の結晶性が高いほどバリア性は高くなる。結晶性はピークの半値幅で表現することができる。銅拡散防止膜は、前記３６度以上３８度以下の第１の位置のピークの半値幅が３．２度以下であることが好ましく、前記４２度以上４４度以下の第２の位置のピークの半値幅が２．６度以下であることが好ましい。
【００１０】
また、本発明は、タングステンと炭素と窒素と水素とを含むガスをプラズマ化し、このプラズマにより、タングステンと炭素と窒素とを含み、Ｘ線回折において、３６度以上３８度以下の第１の位置と、４２度以上４４度以下の第２の位置とにピークを有する結晶質の銅拡散防止膜を形成する工程を含む半導体装置の製造方法であって、銅拡散防止膜を形成する際のプロセス温度を２５０℃以上、好ましくは２５０℃〜５００℃とした半導体装置の製造方法を提供する。
【００１１】
更に、本発明は、タングステンと炭素と窒素と水素とを含むガスをプラズマ化し、このプラズマにより、タングステンと炭素と窒素とを含み、Ｘ線回折において３６度以上３８度以下の第１の位置と、４２度以上４４度以下の第２の位置とにピークを有する結晶質の銅拡散防止膜を形成する工程を含む半導体装置の製造方法であって、銅拡散防止膜を形成する際のプロセス圧力を１０Ｐａ以下、好ましくは５Ｐａ以下とした半導体装置の製造方法を提供する。
【００１２】
ここで、前記のタングステンと炭素と窒素と水素とを含むガスは、炭化水素ガスを含んでいることが好ましい。なおこの場合、炭化水素ガスは多重結合を有したものであることが好ましい。また、前記のタングステンと炭素と窒素と水素とを含むガスが、炭素とフッ素との化合物ガスを含んでいることも好適である。
【００１３】
本発明による方法を実施する際には、高周波と磁界の相互作用によりプラズマを発生させ、このプラズマを用いてガスをプラズマ化することが好適である。
【００１４】
【発明の実施の形態】
まず、本発明による半導体装置の具体的構造について図１を参照して説明する。この図は半導体装置の一部を示すものである。図中の符号１１〜１４は、ＳiＯ２膜からなり、例えば５０００オングストローム程度の厚さの層間絶縁膜である。符号１５，１６は例えば５０００オングストローム程度の厚さのＣu層からなる配線層である。符号１７，１８は、Ｃu層よりなり、Ｃu配線層１５，１６の間を接続する接続層である。
【００１５】
またＣu配線層１５，１６やＣu接続層１７，１８とＳiＯ２膜１１〜１４との間、つまりＣu配線層１５，１６やＣu接続層１７，１８の側壁及び底壁には、ＷとＣとＮとを含む結晶質の膜であるＷＣＮ膜よりなり、例えば２００オングストローム程度の厚さの銅拡散防止膜であるバリア膜２が形成されている。さらにこの例では上下に隣接するＳiＯ２膜同士の間に例えば２００オングストローム程度の厚さのＳiＮ膜１９が形成されている。
【００１６】
続いてこのような半導体装置の製造方法の一例について図２〜図４を参照して説明する。まず図２（ａ）に示すように、基板３の表面にＳiＯ２膜１１を形成する。このＳiＯ２膜１１は例えば後述するＥＣＲ（電子サイクロトロン共鳴）を利用したＥＣＲプラズマ装置（図５参照）において、例えばプラズマガスとしてＡｒガス、成膜ガスとしてＳiＨ４ガスとＯ２ガスとを用い、当該成膜ガスをプラズマ化することにより形成される。
【００１７】
ここでＥＣＲプラズマ処理が行われるＥＣＲプラズマ装置について図５を用いて簡単に説明する。プラズマ室４Ａと成膜室４Ｂとからなる真空容器４の内部には、高周波電源部４１から導波管４２及び透過窓４３を介して例えば２．４５ＧＨｚの高周波（マイクロ波）Ｍが供給される。プラズマ室４Ａの周囲と成膜室４Ｂの下部側にそれぞれ設けられた主電磁コイル４４ａと補助電磁コイル４４ｂとにより、プラズマ室４Ａから成膜室４Ｂに向かい、ＥＣＲポイントＰ付近にて磁場の強さが８７５ガウスとなる磁場Ｂが形成される。こうして磁場Ｂとマイクロ波Ｍとの相互作用により前記ＥＣＲポイントＰにて電子サイクロトロン共鳴が生じる。
【００１８】
この装置でＳiＯ２膜１１を形成するときには、予め所定の真空雰囲気に維持された、真空容器４内の成膜室４Ｂに設けられた載置台４５上に基板、例えば半導体ウエハ（以下「ウエハ」という）１０を載置する。そして、プラズマ室４Ａにプラズマガス供給管４８を介してプラズマガス、例えばＡｒガスを導入する。そして高周波電源部４１から真空容器４内に例えば２．４５ＧＨｚのマイクロ波Ｍを供給すると共に、主電磁コイル４４ａと補助電磁コイル４４ｂとにより磁場Ｂを形成する。続いて成膜室４Ｂに成膜ガス供給部４９を介して成膜ガスを導入し、この後、載置台４５に高周波電源部４６よりバイアス電圧を印加する。こうして成膜ガスを電子サイクロトロン共鳴によりプラズマ化して成膜処理を行う。
【００１９】
続いてＳiＯ２膜１１にＣu接続層１７を形成するための処理を行う。この処理では、まず図２（ｂ）に示すように、ＳiＯ２膜１１表面のＣuの接続線を形成しようとする部分にＣuを埋め込むためのビアホール３１を形成する。このビアホール３１はＳiＯ２膜１１の表面に所定のパターンを形成し、図示しないエッチング装置においてエッチング処理を行うことにより形成される。
【００２０】
この後図２（ｃ）に示すように、ビアホール３１が形成されたＳiＯ２膜１１の表面全体にＷＣＮ膜２を形成する。そのときには、プラズマガスとして例えばＡｒ（アルゴン）ガス、成膜ガスとしてタングステン（Ｗ）と窒素（Ｎ）と水素（Ｈ）と炭素（Ｃ）とを含むガス、例えばＷＦ６ガスとＮ２ガスとＣ２Ｈ４ガスとＨ２ガスとを用いる。具体的なプロセス条件の一例は、マイクロ波電力２.７ｋＷ、主電磁コイル電流８３Ａ、補助電磁コイル電流０Ａ、導入ガスの流量がＷＦ６／Ｎ２／Ｃ２Ｈ４／Ｈ２／Ａｒ＝８．３／８．３／８．３／８３．３／１００（いずれも単位はｓｃｃｍ）、ウエハ温度３３０℃、プロセス圧力０．２７Ｐａである。このプロセス条件下にて前記成膜ガスをプラズマ化し、このプラズマを用いてＳiＯ２膜１１の表面全体にビアホール３１の内壁面も含めてＷＣＮ膜２を形成する。
【００２１】
本発明はバリア膜としてＷＣＮ膜、特に結晶質のＷＣＮ膜を用いることに特徴がある。ＷＣＮ膜の組成はＷＣｘＮｙで示されるものであるが、本明細書では便宜上ＷＣＮ膜と記載している。なお、ＷＣＮ膜の組成は各成膜ガスの流量比を変えることにより所定の範囲に設定することができる。
【００２２】
次いで図２（ｄ）に示すように、ＷＣＮ膜２等の表面にＣu層３２を形成して、ビアホール３１にＣuを埋め込む処理を行う。その後、図２（ｅ）に示すように、図示しないＣＭＰ装置においてＣＭＰ処理（研磨処理）を行ない、ＳiＯ２膜１１の表面の不要なＣu層３２とＷＣＮ膜２、つまりビアホール３１の内壁面以外の
ＷＣＮ膜２を研磨して除去する。こうしてＳiＯ２膜１１に形成されたビアホール３１にＷＣＮ膜２を介してＣuを埋め込み、Ｃu接続層１７を形成する。
【００２３】
続いてこのようにＣu接続層１７が形成されたＳiＯ２膜１１の表面にＣu配線層１５を形成するための処理を行う。この処理ではまず図３（ａ）に示すように、ＳiＯ２膜１１の表面にＳiＮ膜１９を形成する。この処理は前記ＥＣＲプラズマ装置を用いて、プラズマガスとしてＡｒガス、成膜ガスとしてＳiＨ４ガスとＮ２ガスとを用い、成膜ガスをプラズマ化することにより行われる。
【００２４】
次に図３（ｂ）に示すように、例えば図２（ａ）に示す工程と同様の手法にて、ＳiＮ膜１９の表面にＳiＯ２膜１２を形成する。この際ＳiＯ２膜１１とＳiＯ２膜１２との間にはＳiＮ膜１９が介装されているので、Ｃu接続層１７からＳiＯ２膜１２へのＣuの拡散が防止される。
【００２５】
次いで図３（ｃ）に示すように、例えば図２（ｂ）に示す工程と同様の手法にて、ＳiＯ２膜１２表面のＣuの配線を形成しようとする部分にＣuを埋め込むためのトレンチ３３を形成する。続いて図４（ａ）に示すように、例えば図２（ｃ）に示す工程と同様の手法にて、トレンチ３３が形成されたＳiＯ２膜１２の表面全体にＷＣＮ層２を形成する。
【００２６】
この後図４（ｂ）に示すように、ＷＣＮ膜２の表面にＣu層３４を形成して、トレンチ３３にＣuを埋め込む処理を行った後、図４（ｃ）に示すように、ＣＭＰ処理を行なってＣu配線層１５を形成する。
【００２７】
このようにして製造された半導体装置では、ＷＣＮ膜２からなるバリア膜が形成されているので、後述の実験結果から明らかなように、Ｃu配線層１５やＣu接続層１７から層間絶縁膜であるＳiＯ２膜１１等へのＣuの拡散が防止される。このため絶縁膜へのＣuの拡散が原因となる素子のダメージが抑えられ、半導体装置の信頼性が高められて、半導体装置の質が向上する。
【００２８】
ここで、実際にＷＣＮ膜を形成し、その膜の特性をＸ線回折法により測定してみた。なお、ＷＣＮ膜は、図５に示すＥＣＲプラズマ装置を用いて、マイクロ波電力２．７ｋＷ、主電磁コイル電流８３Ａ、補助電磁コイル電流０Ａ、導入ガスの流量がＷＦ６／Ｎ２／Ｃ２Ｈ４／Ｈ２／Ａｒ＝８．３／８．３／４．２／８３．３／１００(いずれも単位ははｓｃｃｍ)、ウエハ温度３３０℃、プロセス圧力０.２６Ｐａのプロセス条件で形成した。その結果、このＷＣＮ膜は結晶質であることが確認された。つまりＸ線回析法にて、ＣuのＸ線管球を使用してＷＣＮ膜を測定したところ、図６に示すように、３６．５７７度と４２．３６３度にピークを持つスペクトルが得られた。
【００２９】
ＷＣＮ膜の詳細な構造は不明ではあるが、Ｗ ２ ＮのピークはＡＳＴＭデータにより３７．７７度と４３．８９度に現れることが知られている。Ｗ２Ｎ構造にＣが含まれることにより、構造が変化してピーク位置がシフトし、数度離れた位置にピークが現れると考えられるので、この２つのピークはＷＣＮに起因するものと推察され、これにより当該ＷＣＮ膜は結晶構造を有することが理解される。またピーク高さをｈとした場合、その半分の高さ（ｈ／２）のところの幅をいう半値幅は、３６．５７７度のピークにおいては１．５５４度、４２．３６３度のピークにおいては０．８４１度であった、
【００３０】
続いてＷＣＮ膜の結晶性と銅拡散防止性（バリア性）との関係を確認するために行った実験例について説明する。図５に示すＥＣＲプラズマ装置にて、マイクロ波電力２．７ｋＷ、主電磁コイル電流８３Ａ、補助電磁コイル電流０Ａ、導入ガスの流量がＷＦ６／Ｎ２／Ｃ２Ｈ４／Ｈ２／Ａｒ＝８．３／８．３／０〜３３．３／８３.３／１００（いずれも単位はｓｃｃｍ）、ウエハ温度３３０℃、プロセス圧力２.５〜２.８Ｐａのプロセス条件でＷＣＮ膜を形成した。このとき、Ｃ２Ｈ４の流量を０〜３３．３ｓｃｃｍの範囲で変化させ、各条件で形成したＷＣＮ膜についてＸ線回折を行うと共にＣuに対するバリア性を測定した。
【００３１】
なお、バリア性は、下記の方法で評価した。すなわち、まずシリコン基板上に５００オングストロームの厚さのＷＣＮ膜を上記プロセス条件で成膜し、このＷＣＮ膜の上に５０００オングストロームの厚さのＣuをスパッタ法にて成膜したサンプルを作成した。このサンプルをＮ２雰囲気中で６００℃の温度で３０分アニールしたものについてＳＩＭＳ（二次イオン質量分析法）によりＣu、ＷＣＮおよびＳiの量の分析を行なった。また、同サンプルについてアニール後のＣuの表面を顕微鏡で観察した。
【００３２】
その結果を図７、図８及び図９に示す。図７は、ＷＣＮ膜に起因する３６度〜３８度のピークすなわち「第１のピーク」および４２度〜４４度のピークすなわち「第２のピーク」のそれぞれの半値幅とＣ２Ｈ４の流量との関係を示している。図８はＣ２Ｈ４の流量とＷＣＮ膜の結晶性とバリア性との関係を示している。図９はＳＩＭＳの分析結果を示している。
【００３３】
図８において、ＷＣＮ膜の結晶性は、ＷＣＮ膜に起因するＸ線回折における２つのピークの半値幅で示している。また、ＷＣＮ膜のバリア性は、前述した顕微鏡観察により評価したものである。バリア性は○、△、×の三段階で評価した。○はバリア性が「優れている」、△はバリア性が「許容範囲内である」、×はバリア性が「悪い」ことをそれぞれ示している。図１０はＣuがシリコン基板まで拡散することによりＣu表面にピットＰが生じる様子を模式的に示したものである。図１０（ａ）のようにＣu表面にピットＰが大量に発生している場合はバリア性が「悪い」（×）、図１０（ｂ）のようにピットＰが少ない場合にはバリア性が「許容範囲内」（△）、図１０（ｃ）のようにピットＰの発生が認められない場合はバリア性が「優れている」（○）と評価した。
【００３４】
図７に示すように、Ｃ２Ｈ４の流量の増加に伴い、第１のピーク及び第２のピーク共に半値幅が大きくなることが確認された。ここで半値幅が狭いほど結晶性が良いためということは既知であり、Ｃ２Ｈ４の添加量が少ないほど結晶性が良好になることがわかる。
【００３５】
また図８より、第１のピークの半値幅が３．１以下の場合にはバリア性が許容範囲内であり、特に２．３以下の場合にはＣuの拡散を防止できてバリア性が優れていることがわかる。また、第２のピークの半値幅が２．５以下の場合にはバリア性が許容範囲内であり、特に１．８以下の場合にはＣuの拡散を防止できてバリア性が優れていることがわかる。既述のように半値幅が狭いほど結晶性が良いことから、結晶性が良好なＷＣＮ膜はＣuに対するバリア性も良好であることがわかる。
【００３６】
さらに図９の分析結果では、横軸はサンプルの深さ方向の位置、縦軸は単位体積中におけるＣu等のイオンの数をそれぞれ示している。図９から、「ＣuはＷＣＮ膜の表面もしくはその途中まで存在するもののある深さで止まっており、Ｓi基板に相当する深さでは存在していない」ということがわかる。この結果からも ＣuはＳi基板へは拡散しないことが認められ、ＷＣＮ膜のバリア性が高いことがわかる。
【００３７】
このように結晶質のＷＣＮ膜はバリア性が良好である。その理由は、結晶の配列により膜が綴密になっており、Ｃuが通り抜けにくいためと考えられる。また結晶質であることから温度上昇に伴う膜の構造変化が起こらず、これによりバリア性の変化が起こらないからと考えられる。
【００３８】
ところで、上述のプロセスでは、ＷＣＮ膜の成膜ガスとしてＣ２Ｈ４を添加しているが、このＣ２Ｈ４は二重結合を持つ炭化水素ガスである。ここで、このような二重結合や三重結合の炭化水素ガスを添加した場合のＷＣＮ膜の結晶性とバリア性への影響を確認する実験を行った。図５に示すＥＣＲプラズマ装置を用いて、マイクロ波電力２．０ｋＷ、主電磁コイル電流８３Ａ、補助電磁コイル電流０Ａ、ウエハ温度３３０℃、プロセス圧力２．５〜２．８Ｐａのプロセス条件でＷＣＮ膜を形成した。この際プラズマガスとしてＡｒガスを用い、炭化水素以外の成膜ガスとしてＷＦ６ガスとＮ２ガスとＨ２ガスを用い、炭化水素ガスとして一重結合を有するＣ２Ｈ６ガス、二重結合を有するＣ２Ｈ４ガスおよび三重結合を有するＣ２Ｈ２ガスのいずれかを用いてＷＣＮ膜を形成した。導入ガスの流量はＷＦ６／Ｎ２／炭化水素ガス／Ｈ２／Ａｒ＝８．３／８．３／８．３／８３．３／１００（いずれも単位はｓｃｃｍ）とした。こうしてた得られた各々のＷＣＮ膜についてＸ線回折を行うと共に、上述の方法にてＣuに対するバリア性を確認した。
【００３９】
その結果を図１１に示す。第１および第２のピークとも半値幅はＣ２Ｈ２ガス＜Ｃ２Ｈ４ガス＜Ｃ２Ｈ６ガスの順で大きくなることがわかった。すなわち二重結合や三重結合を持つ炭化水素ガスを用いる方が一重結合持つ炭化水素ガスに比べて結晶性が良くなること、そしてこれに対応してＣuに対するバリア性も向上することがわかる。
【００４０】
図８および図１１に示す実験結果を併せて考察すると、Ｃuに対するバリア性に関しては、第１のピークの半値幅が３．２以下の場合にはバリア性が許容範囲内であり、特に２．３以下の場合にはバリア性が優れていること、第２のピークの半値幅が２．６以下の場合にはバリア性が許容範囲内であり、特に１．８以下の場合にはバリア性が優れていることがわかった。
【００４１】
上述の手法にて形成されたＷＣＮ膜は、バリア性のみならずカバレッジも良好である。ここでカバレッジとは、図１２に示ように、凹部の肩部の膜厚をＡ、凹部の側壁の膜厚をＢ、凹部の底壁中央部の膜厚をＣとしたときに、Ｂ／ＡおよびＣ／Ａで示される指標であり、この値が大きい程カバレッジが良好ということになる。
【００４２】
ここで、従来からバリア膜として考えられていたＷＮ膜とＷＣＮ膜とについて、アスペクト比が５．２（深さが２．２μｍ、幅が０．４２５μｍ）の凹部に対しての成膜カバレッジについて比較する実験を行った。
【００４３】
この際、ＷＣＮ膜の成膜は、図５に示すＥＣＲプラズマ装置を用いて行い、プロセス条件は、マイクロ波電力２．７ｋＷ、主電磁コイル電流８３Ａ、補助電磁コイル電流０Ａ、導入ガスの流量がＷＦ６／Ｎ２／Ｃ２Ｈ４／Ｈ２／Ａｒ＝８．３／８．３／８．３／８３．３／１００（いずれも単位はｓｃｃｍ）、ウエハ温度３３０℃、プロセス圧力０．２７Ｐａとした。またＷＮ膜の成膜は、同じＥＣＲプラズマ装置を用い、プロセス条件は、マイクロ波電力２．７ｋＷ、主電磁コイル電流８３Ａ、補助電磁コイル電流０Ａ、導入ガスの流量がＷＦ６／Ｎ２／Ｈ２／Ａｒ＝８．３／８．３／８３．３／１００（いずれも単位はｓｃｃｍ）、ウエハ温度３３０℃、プロセス圧力０．２７Ｐａとした。
【００４４】
その結果、Ａ部の膜厚はＷＣＮ膜は２５００オングストロームであり、ＷＮ膜は１２５０オングストロームであった。また各部位のカバレッジを図１３に示す。図中Ｄは凹部の底壁の側壁近傍の膜厚である。これにより凹部の全ての部位においてＷＣＮ膜の方がＷＮ膜よりカバレッジが良好であることが認められた。
【００４５】
このようにカバレッジが良好である理由は次のように考えられる、ＷＦ６とＮ２との反応について考察すると、
ＷＦ６＋Ｎ２→ＷＮ＋ＮＦ３…式（１）
ＷＦ６＋Ｎ２＋Ｈ２→ＷＮ＋ＨＦ…式（２）
ＷＦ６＋Ｎ２＋Ｃ２Ｈ４→ＷＣＮ＋ＨＦ…式（３）
となりＷＣＮ膜は式（３）の反応により形成され、ＷＮ膜は式（１）および式（２）の反応により形成される。
【００４６】
ここで反応の熱エネルギーの大きさは、式（１）＞式（２）＞式（３）であり、最も式（３）の反応が低い熱エネルギーであって熱反応が起こり易い。ところで上述のプロセスではＷＣＮ膜やＷＮ膜をプラズマＣＶＤにより成膜しているが、プラズマは凹部の側壁部（Ｂ部）には当たらないので、当該側壁部は熱反応で成膜される。従って、前記側壁部の成膜は、最も熱反応が起こりやすい式（３）の反応が有利であり、このためＷＣＮ膜の方がカバレッジが良好になると推察される。また凹部の肩部（Ａ部）や底部（Ｃ部、Ｄ部）にはプラズマが当たり、このプラズマにより成膜されるが、前記側壁部のカバレッジ（Ｂ／Ａ）を大きくすると、前記底部のカバレッジ（Ｃ／Ａ，Ｄ／Ａ）も大きくなるので、既述のように前記側壁部のカバレッジが問題となる。
【００４７】
このように凹部の側壁部のカバレッジが良好になると、当該側壁部のＷＣＮ膜の膜厚が大きくなるので、Ｃu配線層と当該Ｃu配線層が形成されているＳiＯ２膜との間で、Ｃu配線層の横方向への拡散が抑えられるという効果が得られる。
【００４８】
さらに上述の手法にて形成されるＷＣＮ膜は絶縁膜に対する密着性が良好である。ここでＷＣＮ膜及びＷＮ膜のＳiＯ２膜及びＳiＮ膜に対する密着性について比較する実験を行った。ここで密着性の評価対象となる相手をＳiＯ２膜とＳiＮ膜としたのは、図１に示す半導体装置においてＷＣＮ膜と接触するのはこれらの膜だからである。
【００４９】
カバレッジの比較試験の際と同様のプロセス条件でＷＣＮ膜とＷＮ膜とを形成し、スタッドプル法により密着力を測定した。その結果、図１４に示す結果が得られ、ＳiＯ２膜及びＳiＮ膜に対してはＷＣＮ膜の方が密着性が大きいことが認められた。このようにＷＣＮ膜の密着性が良好である理由は、ＷＣＮ膜のＣとＳiＯ２やＳiＮ膜のＳiとの結合性が良く、ＷＣＮ膜とＳiＯ２膜等との間にＣ−Ｓi結合が生成され、この結合により両者の間の剥離が抑えられるためと考えられる。このようにＳiＯ２膜やＳiＮ膜等のＷＣＮ膜が接触している絶縁膜との密着性が良好になると、両者の間の膜剥がれが抑えられるという効果が得られる。
【００５０】
続いてＷＣＮ膜のＣ及びＮの組成比と密着性との関係を確認するために次のような実験を行った。ここでは、プラズマガスとしてＡｒガス、成膜ガスとしてＷＦ６ガスとＣ２Ｈ４ガスとＮ２ガスとＨ２ガスとを用いた。図５に示すＥＣＲプラズマ装置を用いて、プロセス条件、マイクロ波電力２．７ｋＷ、主電磁コイル電流８３Ａ、補助電磁コイル電流０Ａ、ウエハ温度３３０℃、プロセス圧力０.２７ＰａにてＷＣＮ膜を形成した。この際、ＷＦ６ガスの流量は８．３ｓｃｃｍ（一定）、Ｈ２ガスの流量は８３．３ｓｃｃｍ（一定）とし、Ｃ２Ｈ４ガスの流量を０ｓｃｃｍ〜４１．７ｓｃｃｍ、Ｎ２ガスの流量を０ｓｃｃｍ〜１６．７ｓｃｃｍの範囲で変化させた。これにより、Ｃ／Ｗ比が０〜１．２３、Ｎ／Ｗ比が０〜０．７９の組成の異なるＷＣＮ膜を形成した。そして各条件にて作成したＷＣＮ膜のＳiＯ２膜及びＳiＮ膜に対する密着性を、スタッドプル法により測定した。
【００５１】
その結果を図１５及び図１６に示す。図１６中縦軸はＣ／Ｗ比、横軸はＮ／Ｗ比をそれぞれ示しており、（○）はＳiＯ２膜及びＳiＮ膜に対する密着性が各々３ｋｐｓｉ以上であることを、（×）は３ｋｐｓｉ以下であることを示している。
【００５２】
この結果より、ＷＣＮ膜とＳiＯ２膜及びＳiＮ膜との間の密着性はＣ及びＮの組成比に依存し、ＳiＯ２膜及びＳiＮ膜に対して３ｋｐｓｉ以上の密着性を得るためには、０．１２＜Ｃ／Ｗ＜１．２３の範囲、０＜Ｎ／Ｗ＜０．４９の範囲に設定することが望ましいことがわかった。
【００５３】
また上述の手法で形成されたＷＣＮ膜は、ＷＮ膜に対して低抵抗である。このことを確認する試験を行った。カバレッジを評価した際と同一のプロセス条件で、１０００オングストロームの厚さのＷＣＮ膜とＷＮ膜を形成した。そしてこれらＷＣＮ膜とＷＮ膜のそれぞれ面内の４９ポイントについて比抵抗を測定した。その平均値は、ＷＣＮ膜が１４５μΩｃｍ、ＷＮ膜は２３７μΩｃｍであった。
【００５４】
なお、本発明のＷＣＮ膜は、成膜ガスのうちのＣを含むガスとして、炭化水素ガスの代わりにＣとＦとの化合物ガス(以下「ＣＦ系ガス」という）例えばＣＦ４ガスを用いてもよく、この場合にはカバレッジをさらに向上させることができる。
【００５５】
ここで炭化水素ガスを用いてＷＣＮ膜を形成する場合と、ＣＦ系ガスを用いてＷＣＮ膜を形成する場合とについて、アスペクト比が５．２の凹部に対しての成膜カバレッジを比較する実験を行った。
【００５６】
ＣＦ系ガスを用いてＷＣＮ膜を形成する際には、図５に示すＥＣＲプラズマ装置を用い、プロセス条件は、マイクロ波電力２．７ｋＷ、主電磁コイル電流８３Ａ、補助電磁コイル電流０Ａ、導入ガスの流量がＷＦ６／Ｎ２／ＣＦ４／Ｈ２／Ａｒ＝８．３／８．３／０〜１６．７／８３．３／１００(いずれも単位はｓｃｃｍ）、ウェハ温度３３０℃、プロセス圧力２．５〜２．７Ｐａとした。この際ＣＦ４ガスの流量を０ｓｃｃｍ〜１６．７ｓｃｃｍの範囲で変化させた。一方、炭化水素ガスを用いた場合のプロセス条件は、先に述べたカバレッジ評価試験の場合と同一とした。
【００５７】
その結果を図１７に夫々示す。これによりＣＦ系ガスを用いてＷＣＮ膜を形成ることにより、凹部の全ての部位においてカバレッジが向上することが認められた。この理由は、Ｃ２Ｈ４よりもＣＦ４の方が気相中でのＷＣＮ形成反応が少なく、表面反応が多くなっているためと考えられる。
【００５８】
またＣＦ系ガスを用いて上記プロセス条件で形成したＷＣＮ膜についてＸ線回折を行ったところ、前述した第１及び第２のピークが存在することが確認できた。このことから、ＣＦ系ガスを用いた場合であっても結晶質のＷＣＮ膜を形成できることが確認できた。さらにこのＷＣＮ膜について、Ｃuのバリア性と、ＳiＯ２膜及びＳiＮ膜に対する密着性を評価した。その結果、炭化水素ガスを用いた場合と同様のバリア性と密着性を有することが認められた。
【００５９】
本発明による半導体装置では、層間絶縁膜としてＳiＯ２膜の他に、ＳiＯＦ膜やＣＦ膜等を用いるようにしてもよい。前記ＣＦ膜は低比誘電率の膜として着目されているが、密着性が低いという問題があるので、このＣＦ膜とＷＣＮ膜との密着性について次のように評価した。
【００６０】
ＳiＮ膜の表面に７０００オングストロームのＣＦ膜を形成し、このＣＦ膜の表面に１０００オングストロームのＷＣＮ膜を形成したサンプルを作成した。ＷＣＮ膜の表面にテープを貼って当該テープを剥がし、テープを剥がすときにＣＦ膜とＷＣＮ膜との間で剥離が起こるかどうかを目視で確認した。比較のために、ＷＣＮ膜の代わりにＷＮ膜を形成したサンプルにても同様の評価を行った。
【００６１】
この結果ＣＦ膜とＷＣＮ膜との間では剥離が認められなかったが、ＣＦ膜とＷＮ膜との間で剥離が認められ、ＷＣＮ膜はＷＮ膜よりもＣＦ膜に対する密着力が大きいことがわかった。この際ＷＣＮ膜とＷＮ膜のプロセス条件は、上述のカバレッジの評価の場合と同様とした。またＣＦ系ガスを用いて形成したＷＣＮ膜及びＷＣ膜について同様の評価を行ったところ、これらの膜とＣＦ膜との間では剥離が認められなかった。
【００６２】
このようにＷＣＮ膜とＣＦ膜との密着性は良好であるが、ＣＦ膜等の層間絶縁膜との表面に数十オングストロームのＷＣＮ膜やＷＣ膜を形成し、この表面にＷＮ膜を形成するようにしても良好な密着性が得られる。
【００６３】
さらにまた本発明では、ＷＣＮ膜の成膜ガスである、Ｗを含むガスとしては、ＷＦ６ガス以外にＷＣｌ６ガス、（Ｃ５Ｈ５）２ＷＨ２ガス、[（ＣＨ３）２Ｎ]６Ｗ２ガス、Ｗ[Ｎ（ＣＨ３）２］６ガス、Ｗ［Ｎ（Ｃ２Ｈ５）２］６ガス、（Ｃ３Ｈ７Ｃ５Ｈ５）２ＷＨ２ガス等を用いることができる。また炭化水素ガスとしては、Ｃ２Ｈ４ガス、Ｃ２Ｈ２ガス、Ｃ２Ｈ６ガス以外に、ＣＨ４ガスやＣ６Ｈ６ガス、（Ｃ６Ｈ５）ＣＨ３ガス等を用いることができる。さらにＮとＨとを含むガスとしてＮＨ３ガスを用いることができる。またＣＦ系ガスとしては、ＣＦ４ガス以外に、Ｃ２Ｆ６ガス、Ｃ４Ｆ８ガス、Ｃ５Ｆ８ガス、Ｃ６Ｆ６ガス、Ｃ６Ｆ１０ガス、Ｃ６Ｆ５ＣＦ３(パーフロロトルエン)ガス等を用いることができ、Ｃ２Ｈ２Ｆ４ガス、ＣＨＦ３ガス、Ｃ２Ｈ２Ｆ２ガス、Ｃ６Ｈ４（ＣＦ３）２（１，４一ビストリフロロメチルベンゼン）ガス等のＣＨＦ系ガスを用いてもよい。
【００６４】
また本発明の成膜プロセスでは、成膜初期にＷとＣとＮとＨとを含む成膜ガスを用いて成膜を行い、この後ＷとＮとＨとを含む成膜ガスを用いて成膜を行うようにしてもよい。この場合には絶縁膜の表面にはＷＣＮ膜が形成され、ＷＣＮ膜の上面にＷＮ膜が形成されることになるが、絶縁膜の表面にはＷＣＮ膜が形成されているのでカバレッジや絶縁膜との密着性が良好であり、またＣuに対するバリア性も良好なものとなる。
【００６５】
さらに本発明では、プラズマ源としてＥＣＲを用いてＷＣＮ膜を形成したが、プラズマ源としては、例えばＩＣＰ（Inductive Coupled Plasma）等と呼ばれている、ドーム状の容器に巻かれたコイルから電界及び磁界を処理ガスに与える方法等によりプラズマを生成する装置を用いてもよい。さらにヘリコン波プラズマ等と呼ばれている例えば１３．５６ＭＨｚのヘリコン波と磁気コイルにより印加された磁場との相互作用によりプラズマを生成する装置や、マグネトロンプラズマ等と呼ばれている２枚の平行なカソードにほぼ平行をなすように磁界を印加することによってプラズマを生成する装置を用いてもよい。
【００６６】
さらに、平行平板形と呼ばれている互いに対向する電極間に高周波電力を印加してプラズマを生成する装置を用いてもよい。ここで図１８に示すような平行平板形プラズマ処理装置を用いてＷＣＮ膜を形成する試験を行った。まず、使用した平行平板形プラズマ処理装置について簡単に説明する。平行平板形プラズマ処理装置の真空容器５１内の下部にはヒータ、静電チャック、および下部電極（図示せず）を有する載置台５２が設けられている。載置台５２の下部電極には、下部ＲＦ電源５３によりＲＦ電力が供給される。真空容器５１内の上部には、上部ＲＦ電源５５によりＲＦ電力が供給される上部電極（図示せず）を有するシャワーヘッド５４が設けられている。真空容器５１内は図示しない真空ポンプにより減圧することができるようになっている。また、図示しないガス供給源からシャワーヘッド５４を介して真空容器５１内に各種ガスを導入することができる。
【００６７】
ＷＣＮ膜を成膜する際のプロセス条件は、上部電極に６０ＭＨｚで１．５ｋＷ、ＲＦ電力を与え、（下部電極にはＲＦ電力は与えなかった）、導入ガスの流量がＷＦ６／Ｎ２／Ｃ２Ｈ４／Ｈ２／Ａｒ＝８．３／８．３／４．２／８３．３／１００（いずれも単位はｓｃｃｍ）、ウエハ温度３６０℃、プロセス圧力０．７Ｐａとした。その結果、ＥＣＲプラズマ装置を用いた場合と、ほぼ等しい特性を持つＷＣＮ膜が得られることが確認できた。
【００６８】
最後に、ＷＣＮ膜の結晶性に与えるプロセス温度（ウエハ温度）およびプロセス圧力の影響について試験を行った。その結果について説明する。ＷＣＮ膜の成膜は、図５に示すＥＣＲプラズマ装置を用いて行い、プロセス条件のうち、ウエハ温度を２０９〜４７６℃の範囲で、プロセス圧力を０．３３〜２０Ｐａの範囲で、マイクロ波電力を１〜４ｋＷの範囲で変化させた。他のプロセス条件は、主電磁コイル電流７９Ａ、補助電磁コイル電流０Ａ、導入ガスの流量がＷＦ６／Ｎ２／Ｃ２Ｈ４／Ｈ２／Ａｒ＝４．７／２．３／４．７／９３／１００（いずれも単位はｓｃｃｍ）で一定とした。その結果得られたデータに基づいて、プロセス圧力およびプロセス温度と比抵抗との関係を示したのが図１９のグラフである。
【００６９】
また、図５に示すＥＣＲプラズマ装置を用いて、プロセス条件のうち、ウエハ温度を２０９〜４７６℃の範囲で、プロセス圧力を０.３３〜２０Ｐａの範囲で変化させ、他のプロセス条件は、マイクロ波電力を２.７ｋＷ、主電磁コイル電流７９Ａ、補助電磁コイル電流０Ａ、導入ガスの流量がＷＦ６／Ｎ２／Ｃ２Ｈ４／Ｈ２／Ａｒ＝４．７／２．３／４．７／９３／１００（いずれも単位はｓｃｃｍ）で一定として、ＷＣＮ膜の成膜を行った。その結果得られたデータに基づいて、比抵抗と第１および第２のピークとの関係を示したのが図２０の表である。
【００７０】
まず、図２０を参照すると、比抵抗が小さくなるほど、第１および第２のピークの半値幅が小さくなってゆくこと、すなわち膜の結晶性が高くなってゆくことがわかる。ここで、図２０を図８と比較参照する。図８には、第１および第２のピークの半値幅がそれぞれ３．１０および２．５０の場合にバリア性が許容範囲であることが示されている。一方、図２０には第１および第２のピークの半値幅がそれぞれ３．０５および２．３９の場合の比抵抗が３４７μΩｃｍであることが示されている。このことから、比抵抗が少なくとも３４７μΩｃｍ以下の場合には、バリア性は許容範囲内にあることがわかる。また、値３．１０と値３．０５との差、値２．５０と値２．３９の差を考慮すると、比抵抗は少なくとも３５０μΩｃｍ以下であれば、許容できるバリア性を持ったＷＣＮ膜を得ることができると結論付けられる。また、図８には、第１および第２のピークの半値幅がそれぞれ２．３０および１．８０の場合にバリア性が優れていることが示されている。一方、図２０には第１および第２のピークの半値幅がそれぞれ２．３１および１．６５の場合の比抵抗が２７５μΩｃｍであることが示されている。このことから、比抵抗が少なくとも２７５μΩｃｍ以下の場合には、バリア性は優れていることがわかる。
【００７１】
以上の前提のもとで図１９のグラフを検討する。図１９のグラフにおいて、縦軸は比抵抗であり、横軸はプロセス圧力およびプロセス温度である。図１９からわかるように、比抵抗を３５０μΩｃｍ以下とするには、すなわち許容範囲のバリア性を有するＷＣＮ膜を得るためにはプロセス圧力を１０Ｐａ以下とすればよいことがわかる。また、プロセス圧力が５．８Ｐａのときに比抵抗が２７４．７μΩｃｍとなることから、優れたバリア性を有するＷＣＮ膜を得るためにはプロセス圧力を５Ｐａ以下とすればよいことがわかる。なお図１９のグラフのみを見ると、ＷＣＮ膜の結晶性を高めるためにはプロセス圧力は低いほどよいと思われるが、実際にはプロセス圧力が低すぎるとプラズマの生成に問題が生じてくるため、プロセス圧力は０．０５Ｐａ以上であることが好ましい。
【００７２】
同様に図１９からわかるように、比抵抗を３５０μΩｃｍ以下とするには、すなわち許容範囲のバリア性を有するＷＣＮ膜を得るためにはプロセス温度を２５０℃以上とすればよいことがわかる。なお、優れたバリア性を有するＷＣＮ膜を得るためにはプロセス温度を３００℃以上とすることが好ましい。なお、図１９からはプロセス温度が高いほど優れたバリア性を有するＷＣＮ膜が得られることがわかるが、プロセス温度の上限は５００℃以下とすることが好ましい。その理由は、ＷＣＮ膜より前に形成される他の層、例えば下層のＣｕ配線層、最下層のトランジスタのＰ等のドープした拡散層の特性を変化させるからである。
【００７３】
【発明の効果】
本発明によれば、バリア性の高い銅拡散防止膜を備えた半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一例の構造の一部を示す断面図である。
【図２】本発明の半導体装置の製造方法の一例を示す工程図である。
【図３】本発明の半導体装置の製造方法の一例を示す工程図である。
【図４】本発明の半導体装置の製造方法の一例を示す工程図である。
【図５】ＷＣＮ膜の成膜処理を行うためのＥＣＲプラズマ装置を示す断面図である。
【図６】ＷＣＮ膜のＸ線回折の測定結果を示すグラフである。
【図７】Ｃ２Ｈ４流量と半値幅との関係を示すグラフである。
【図８】Ｃ２Ｈ４流量と半値幅とＣuに対するバリア性との関係を示す表である。
【図９】半導体装置のＳＩＭＳ分析の結果を示すグラフである。
【図１０】Ｃuに対するバリア性の評価方法を説明するための模式図である。
【図１１】炭化水素ガスと半値幅とＣuに対すバリア性との関係を示す表である。
【図１２】カバレッジを説明するための断面図である。
【図１３】ＷＣＮ膜とＷＮ膜のカバレッジを比較するための表である。
【図１４】ＷＣＮ膜とＷＮ膜の密着性を比較するための表である。
【図１５】ＷＣＮ膜のＣとＮの組成比と密着性との関係を示す表である。
【図１６】ＷＣＮ膜のＣとＮの組成比と密着性との関係を示すグラフである。
【図１７】ＣＦ４流量とカバレッジとめ関係を示す表である。
【図１８】ＷＣＮ膜の成膜処理を行うための平行平板形プラズマ装置の構成を概略的に示す図である。
【図１９】プロセス温度およびプロセス圧力と得られるＷＣＮ膜の比抵抗との関係を説明するグラフである。
【図２０】結晶性と比抵抗との関係を示す表である。
【符号の説明】
２ 銅拡散防止膜
３ 基板
１１，１２，１３，１４ 層間絶縁膜
１５，１６ 配線層

Claims (12)

  1. 基板上に形成された絶縁膜と、
    前記絶縁膜上に形成された銅からなる配線層と、
    タングステン、炭素および窒素を含む膜からなり、前記配線層から絶縁膜へ銅が拡散するのを防止するために、前記絶縁膜と前記配線層との間に形成された結晶質の銅拡散防止膜と、を備えたことを特徴とする半導体装置。
  2. 前記銅拡散防止膜は、Ｘ線回折において３６度以上３８度以下の第１の位置と、４２度以上４４度以下の第２の位置とにピークを有することを特徴とする、請求項１記載の半導体装置。
  3. 前記銅拡散防止膜は、前記３６度以上３８度以下の第１の位置のピークの半値幅が３．２度以下であることを特徴とする、請求項２に記載の半導体装置。
  4. 前記銅拡散防止膜は、前記４２度以上４４度以下の第２の位置のピークの半値幅が２．６度以下であることを特徴とする、請求項２に記載の半導体装置。
  5. タングステンと炭素と窒素と水素とを含むガスをプラズマ化し、このプラズマにより、タングステンと炭素と窒素とを含み、Ｘ線回折において、３６度以上３８度以下の第１の位置と、４２度以上４４度以下の第２の位置とにピークを有する結晶質の銅拡散防止膜を形成する工程を含む半導体装置の製造方法であって、
    前記銅拡散防止膜を形成する際のプロセス温度を２５０℃以上とすることを特徴とする半導体装置の製造方法。
  6. 前記プロセス温度を２５０℃〜５００℃とすることを特徴とする、請求項５に記載の半導体装置の製造方法。
  7. タングステンと炭素と窒素と水素とを含むガスをプラズマ化し、このプラズマにより、タングステンと炭素と窒素とを含み、Ｘ線回折において３６度以上３８度以下の第１の位置と、４２度以上４４度以下の第２の位置とにピークを有する結晶質の銅拡散防止膜を形成する工程を含む半導体装置の製造方法であって、
    前記銅拡散防止膜を形成する際のプロセス圧力を１０Ｐａ以下とすることを特徴とする半導体装置の製造方法。
  8. 前記プロセス圧力を５Ｐａ以下とすることを特徴とする、請求項７に記載の半導体装置の製造方法。
  9. タングステンと炭素と窒素と水素とを含む前記ガスは、炭化水素ガスを含むことを特徴とする、請求項５乃至８のいずれか一項に記載の半導体装置の製造方法。
  10. 炭化水素ガスは多重結合を有することを特徴とする、請求項９に記載の半導体装置の製造方法。
  11. タングステンと炭素と窒素と水素とを含むガスは、炭素とフッ素との化合物ガスを含むことを特徴とする、請求項５乃至８のいずれか一項に記載の半導体装置の製造方法。
  12. 高周波と磁界の相互作用によりプラズマを発生させ、このプラズマを用いてガスをプラズマ化することを特徴とする請求項５乃至８のいずれか一項に記載の半導体装置の製造方法。
JP2000607255A 1999-03-19 2000-03-17 半導体装置及びその製造方法 Expired - Fee Related JP3737366B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7622499 1999-03-19
PCT/JP2000/001664 WO2000057462A1 (fr) 1999-03-19 2000-03-17 Dispositif a semi-conducteur et procede de production associe

Publications (1)

Publication Number Publication Date
JP3737366B2 true JP3737366B2 (ja) 2006-01-18

Family

ID=13599219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000607255A Expired - Fee Related JP3737366B2 (ja) 1999-03-19 2000-03-17 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US6753610B1 (ja)
EP (1) EP1170784A4 (ja)
JP (1) JP3737366B2 (ja)
KR (1) KR100443628B1 (ja)
TW (1) TW521323B (ja)
WO (1) WO2000057462A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4063619B2 (ja) * 2002-03-13 2008-03-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3974470B2 (ja) * 2002-07-22 2007-09-12 株式会社東芝 半導体装置
KR100546209B1 (ko) * 2003-07-09 2006-01-24 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성 방법
JP4178295B2 (ja) * 2004-07-14 2008-11-12 富士通マイクロエレクトロニクス株式会社 銅からなる配線を有する半導体装置及びその製造方法
US8012872B2 (en) * 2004-11-08 2011-09-06 Nxp B.V. Planarising damascene structures
US7138714B2 (en) * 2005-02-11 2006-11-21 International Business Machines Corporation Via barrier layers continuous with metal line barrier layers at notched or dielectric mesa portions in metal lines
US7449409B2 (en) * 2005-03-14 2008-11-11 Infineon Technologies Ag Barrier layer for conductive features
US7713866B2 (en) * 2006-11-21 2010-05-11 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
KR100910225B1 (ko) * 2006-12-28 2009-07-31 주식회사 하이닉스반도체 반도체 소자의 다층 금속배선 형성방법
WO2018013874A1 (en) 2016-07-13 2018-01-18 Alligant Scientific, LLC Electrochemical methods, devices and compositions

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052931A (ko) * 1995-12-11 1997-07-29 김광호 텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법
JPH09260306A (ja) * 1996-03-19 1997-10-03 Toshiba Corp 薄膜形成方法
JP3583562B2 (ja) * 1996-10-18 2004-11-04 株式会社東芝 半導体装置
TW365685B (en) * 1996-10-31 1999-08-01 Texas Instruments Inc Low-temperature processes for depositing barrier films containing tungsten and nitrogen
JP3003607B2 (ja) * 1997-01-20 2000-01-31 日本電気株式会社 バリア膜の形成方法と半導体装置
US5858873A (en) * 1997-03-12 1999-01-12 Lucent Technologies Inc. Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
JP3361971B2 (ja) * 1997-09-29 2003-01-07 富士通株式会社 窒化金属変換方法および半導体装置の製造方法
US6144096A (en) * 1998-10-05 2000-11-07 Advanced Micro Devices, Inc. Low resistivity semiconductor barrier layers and manufacturing method therefor

Also Published As

Publication number Publication date
KR20020007335A (ko) 2002-01-26
KR100443628B1 (ko) 2004-08-09
WO2000057462A1 (fr) 2000-09-28
EP1170784A4 (en) 2004-09-29
EP1170784A1 (en) 2002-01-09
TW521323B (en) 2003-02-21
US6753610B1 (en) 2004-06-22

Similar Documents

Publication Publication Date Title
US7799693B2 (en) Method for manufacturing a semiconductor device
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
JP3201967B2 (ja) 低誘電率非晶質フッ素化炭素層を含む絶縁体及び相互接続構造
US7154178B2 (en) Multilayer diffusion barrier for copper interconnections
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
US6720659B1 (en) Semiconductor device having an adhesion layer
US20030036280A1 (en) Low dielectric constant etch stop films
US6479881B2 (en) Low temperature process for forming intermetal gap-filling insulating layers in silicon wafer integrated circuitry
US20050009319A1 (en) Method of forming buried wiring in semiconductor device
US20040166676A1 (en) Method and apparatus for forming damascene structure, and damascene structure
US7923819B2 (en) Interlayer insulating film, wiring structure and electronic device and methods of manufacturing the same
US20020028579A1 (en) Low resistivity tantalum
JP2985789B2 (ja) 半導体装置の製造方法
JP3737366B2 (ja) 半導体装置及びその製造方法
US7223692B2 (en) Multi-level semiconductor device with capping layer for improved adhesion
US20090134518A1 (en) Semiconductor device and manufacturing method of semiconductor device
US6566757B1 (en) Stabilization of low dielectric constant film with in situ capping layer
US20020060362A1 (en) Wiring structure in semiconductor device and method for forming the same
JP2000332106A (ja) 半導体装置およびその製造方法
WO2000042652A1 (fr) Dispositif a semiconducteur et procede de fabrication
US6599838B1 (en) Method for forming metal filled semiconductor features to improve a subsequent metal CMP process
WO2002046489A1 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US6281584B1 (en) Integrated circuit with improved adhesion between interfaces of conductive and dielectric surfaces
JP3780204B2 (ja) バリアメタル膜又は密着層形成方法及び配線形成方法
US8691709B2 (en) Method of forming metal carbide barrier layers for fluorocarbon films

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051026

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081104

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees