TWI552157B - 移位暫存器，顯示裝置及其驅動方法 - Google Patents

移位暫存器，顯示裝置及其驅動方法 Download PDF

Info

Publication number
TWI552157B
TWI552157B TW099133861A TW99133861A TWI552157B TW I552157 B TWI552157 B TW I552157B TW 099133861 A TW099133861 A TW 099133861A TW 99133861 A TW99133861 A TW 99133861A TW I552157 B TWI552157 B TW I552157B
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
flip
flop
electrically connected
Prior art date
Application number
TW099133861A
Other languages
English (en)
Other versions
TW201128650A (en
Inventor
小山潤
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201128650A publication Critical patent/TW201128650A/zh
Application granted granted Critical
Publication of TWI552157B publication Critical patent/TWI552157B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

移位暫存器，顯示裝置及其驅動方法
本發明係有關移位暫存器及包含該移位暫存器之顯示裝置。
形成於諸如玻璃基板等通常用在液晶顯示裝置之平板上之薄膜電晶體(TFT)一般使用諸如非晶矽或多晶矽之半導體材料來形成。雖然使用非晶矽形成之TFT具有低場效遷移率，此一TFT卻可形成於更大玻璃基板的上方。另一方面，使用多晶矽形成之TFT具有高場效遷移率，惟此一TFT需要諸如雷射退火之結晶步驟，且不恆適用來形成於更大玻璃基板的上方。
有鑑於以上，使用氧化物半導體作為半導體材料形成之TFT受到矚目。例如，專利文獻1及2各揭露一種技術，其中TFT使用氧化鋅或In-Ga-Zn-O(銦-鎵-鋅-氧)系氧化物半導體作為半導體材料形成，並用於影像顯示裝置中的開關元件。
於氧化物半導體中形成有通道形成區之TFT可具有較使用非晶矽形成之TFT具有更高之電場遷移率。又，氧化物半導體膜可藉由濺鍍方法等在300℃或更低的溫度下形成，且使用氧化物半導體形成TFT之製程較使用聚晶矽形成TFT之製程簡單。
使用氧化物半導體形成之TFTs期望應用於像素部中所含開關元件、諸如液晶顯示、電致發光顯示之顯示裝置之驅動器電路、以及電子紙。例如，非專利文獻1揭示一種技術，藉此，像素部及顯示裝置之驅動器電路包含使用以上氧化物半導體形成之TFTs。
須知，使用氧化物半導體形成之TFT均非n通道電晶體。因此，於使用以氧化物半導體形成之TFT形成驅動器電路情況下，驅動器電路僅包含非n通道TFTs(後文稱為單極TFTs)。
[專利文獻1]日本公開專利申請案2007-123861
[專利文獻2]日本公開專利申請案2007-096055
[非專利文獻1] T.Osada等人，SID 09文摘184-187頁(2009)
驅動器電路包含移位暫存器、緩衝器等。例如，在移位暫存器僅包含單極TFTs情況下，有信號減少或增加與TFT之臨限電壓同量的問題。因此，自舉操作經常在發生此問題的部分進行。具體而言，自舉操作經常在類比開關中進行，藉此類比開關，顯示裝置中的信號線或掃瞄線被驅動。
又，在使用自舉電路之驅動器電路之負荷很重情況下，驅動器電路所含TFT之閘極寬度須作成更大。因此，TFT所造成之寄生電容變得更大。特別是，寄生電容在TFT中變得更大，於該TFT中，用來作為閘極端子之導電層及用來作為源極或汲極端子之導電層須相互重疊，而閘極絕緣層設於其間(例如所謂的顛倒錯置TFT)。結果，有輸入至驅動器電路之時脈信號之耗電因寄生電容而變大的問題。
有鑑於以上問題，本發明之一實施例之目的在於減少移位暫存器或包含移位暫存器之顯示裝置之耗電。
以上問題可藉由將移位暫存器中所含時脈信號線分割成複數條脈波信號線來解決。換言之，移位暫存器中所含複數個正反器不電連接至一時脈信號線；以及設有複數條脈波信號線，且複數個正反器之一部分電連接至複數條脈波信號線之一。脈波信號線於移位暫存器之一部分操作期間而非於移位暫存器之全部操作期間內供應時脈信號。因此，可減少供應時脈信號至移位暫存器所造成之電容負荷，從而造成移位暫存器之耗電之減少。
本發明之一實施例係一種移位暫存器，該移位暫存器包括：第一脈波信號線，用來作為於第一期間，周期性供應時脈信號之配線，此信號在高電源電位與低電源電位間交錯；第二脈波信號線，用來作為於第二期間，供應時脈信號之配線；第三脈波信號線，用來作為於第三期間，供應屬於時脈信號之反轉之反轉時脈信號之配線；第四脈波信號線，用來作為於第四期間，供應反轉時脈信號之配線；第一正反器，電連接至第一脈波信號線，並於第一期間供應高電源電位；第二正反器，電連接至第二脈波信號線，並於第二期間供應高電源電位；第三正反器，電連接至第一正反器及第三脈波信號線，並於第三期間供應高電源電位；以及第四正反器，電連接至第二正反器及第四脈波信號線，並於第四期間供應高電源電位；從該第一線將時脈信號供應至該第一正反器。第三期間與該第一期間重疊，且第四期間與該第二期間重疊。
本發明之另一實施例係具有上述構造之位移暫存器，其中第一脈波信號線用來作為於除了第一期間以外的期間內供應低電源電位之配線；第二脈波信號線用來作為於除了第二期間以外的期間內供應低電源電位之配線；第三脈波信號線用來作為於除了第三期間以外的期間內供應低電源電位之配線；以及第四脈波信號線用來作為於除了第四期間以外的期間內供應低電源電位之配線。
本發明之另一實施例係具有上述構造之任一者之位移暫存器，其中正反器包含一電晶體，其通道形成區使用氧化物半導體來形成。
本發明之另一實施例係具有上述構造之任一者之位移暫存器，其中脈波信號線經由一電晶體連接至參考時脈信號線或反相參考信號線，該電晶體於脈波信號線供應時脈信號或反相時脈信號之期間內保持導通。
本發明之另一實施例係具有上述構造之任一者之位移暫存器，其中脈波信號線經由一電晶體連接至用來供應低電源電位之配線，該電晶體於脈波信號線不供應時脈信號或反相時脈信號之期間內保持導通。
本發明之另一實施例係一顯示裝置，其包含具有上述構造之任一者之位移暫存器。
在本發明之一實施例之位移暫存器中，時脈信號藉複數條配線而非藉一條配線供應。複數條配線之任一者於位移暫存器之一部分操作期間而非位移暫存器之全部操作期間供應時脈信號。因此，可減少時脈信號供應所造成之電容負荷，從而導致位移暫存器之耗電之減少。
此後將參考附圖詳細說明本發明之實施例。須知，本發明不限於以下說明，且熟於本技藝人士容易瞭解，在不悖離本發明之精神及範疇下，可作各種不同變化及修改。因此，本發明不得被解釋為限於以下實施例之說明。
須知，很難判定電晶體的哪一個端子是源極端子或汲極端子，因為其依電晶體的構造、操作狀態等而定。因此，於本文獻中，為加以區別，源極端子和汲極端子之一稱為第一端子，另一者則稱為第二端子。
須知，在某些情況下，為求簡明，誇大實施例中圖式所示各構造之層或區域的厚度。因此，本發明不限於此等比例。又，於本說明書中，使用諸如“第一”、“第二”及“第三”，以免於組件間混淆，且用辭不會在數字上限制組件。
(實施例1)
於本實施例中，參考第1A及1B圖、第2A及2B圖、第3A及3B圖、第4A及4B圖、第5A至5C圖、第6A至6C圖以及第7A及7B圖，說明移位暫存器之構造及操作例子。具體而言，說明包含脈波信號線及正反器之移位暫存器。脈波信號線用來作為於移位暫存器之一部分操作期間內，供應時脈信號之配線，並用來作為於其他期間內，供應低電源電位之配線。正反器電連接至脈波信號線。
(移位暫存器之構造例)
本實施例中的移位暫存器包含第一至第六脈波信號線及第一至第十正反器。
第一脈波信號線(PS1)電連接至第一正反器(FF1)及第三正反器(FF3)。第二脈波信號線(PS2)電連接至第五正反器(FF5)及第七正反器(FF7)。第三脈波信號線(PS3)電連接至第九正反器(FF9)。第四脈波信號線(PS4)電連接至第二正反器(FF2)及第四正反器(FF4)。第五脈波信號線(PS5)電連接至第六正反器(FF6)及第八正反器(FF8)。第六脈波信號線(PS6)電連接至第十正反器(FF10)(參考第1A圖)。
各正反器之輸出端子電連接至後續正反器之輸入端子。須知，第一正反器(FF1)之輸入端子電連接至用以供應起動脈波(SP)之配線。
於第一期間(t1)，第一脈波信號線(PS1)用來作為供應時脈信號之配線，該時脈信號周期性交錯於低電源電位與高電源電位間。於第二期間(t2)，第二脈波信號線(PS2)用來作為供應時脈信號之配線。於第三期間(t3)，第三脈波信號線(PS3)用來作為供應時脈信號之配線。於第四期間(t4)，第四脈波信號線(PS4)用來作為供應反相時脈信號之配線，該反相時脈信號係時脈信號之反相。於第五期間(t5)，第五脈波信號線(PS5)用來作為供應反相時脈信號之配線。於第六期間(t6)，第六脈波信號線(PS6)用來作為供應反相時脈信號之配線(參考第1B圖)。
(移位暫存器之操作例)
以下說明本實施例中移位暫存器之操作。
高電源電位信號輸入至第一正反器(FF1)之輸入端子，作為起動脈波(SP)。第一正反器(FF1)根據輸入信號操作，並輸出高電源電位信號，作為具有半時脈循環延遲之第一正反器之輸出信號(FF1out)。
輸出信號(FF1out)輸入至第二正反器(FF2)之輸入端子。如同第一正反器(FF1)，第二正反器(FF2)根據輸入信號操作，並輸出高電源電位信號，作為具有半時脈循環延遲之第二正反器之輸出信號(FF2out)。
同樣地，如其他正反器，高電源電位信號輸入至後續正反器之輸入端子，且正反器輸出具有半時脈循環延遲之高電源電位信號。
(正反器之具體例)
於第2A圖中顯示本實施例中正反器之電路配置例。須知，為方便，於第2A圖中僅顯示第一正反器(FF1)及第二正反器(FF2)之配置。
第一正反器(FF1)包含電晶體101至106。須知，於此情況下，電晶體101至106為n通道電晶體。
電晶體101之閘極端子電連接至第二正反器(FF2)之輸出端子。電晶體101之第一端子電連接至用來供應高電源電位之配線(VDD)(後文亦稱為高電源電位線)。
電晶體102之閘極端子電連接至用來供應起動脈波(SP)之配線(後文亦稱為起動脈波線)。電晶體102之第一端子電連接至電晶體101之第二端子。電晶體102之第二端子電連接至用來供應低電源電位之配線(VSS)(後文亦稱為低電源電位線)。
電晶體103之閘極端子電連接至起動脈波線。電晶體103之第一端子電連接至高電源電位線。
電晶體104之閘極端子電連接至電晶體101之第二端子及電晶體102之第一端子。電晶體104之第一端子電連接至電晶體103之第二端子。電晶體104之第二端子電連接至低電源電位線。
電晶體105之閘極端子電連接至電晶體103之第二端子及電晶體104之第一端子。電晶體105之第一端子電連接至第一脈波信號線(PS1)。
電晶體106之閘極端子電連接至電晶體101之第二端子、電晶體102之第一端子及電晶體104之閘極端子。電晶體106之第一端子電連接至電晶體105之第二端子。電晶體106之第二端子電連接至低電源電位線。
須知，後文為了方便，將電晶體101之第二端子、電晶體102之第一端子、電晶體104之閘極端子及電晶體106之閘極端子電連接之節點稱為節點A；將電晶體103之第二端子、電晶體104之第一端子、電晶體105之閘極端子及電晶體106之閘極端子相互電連接之節點稱為節點B。
除了以上配置外，電容器可設在電晶體105之閘極端子與源極端子間。設有電容器，俾可確實進行下述自舉操作。
(正反器之操作例)
以下參考第2B圖說明第一正反器(FF1)之操作，作為上述正反器之操作例。
首先，電連接至第一正反器(FF1)之起動脈波線之電位增至高位準(後文稱為H位準)。因此，H位準信號輸入至電晶體102及103之閘極端子。從而，電晶體102及103導通。接著，節點A之電位減至低位準(後文稱為L位準)，且節點A之電位增至H位準。據此，電晶體105亦導通。結果，輸出屬於此期間內第一脈波信號線(PS1)之電位之L位準，作為第一正反器之輸出信號(FF1out)。
於後續期間，起動脈波線之電位減至L位準。因此，電晶體102及103切斷。結果，節點A之電位及節點B之電位進入浮起狀態。此時，在電晶體105之源極端子與閘極端子間有L位準至H位準之電位差，且由於節點B進入浮起狀態，因此，保持該電位差。亦即，不管源極端子之狀態如何，電晶體105保持導通。而且，第一脈波信號線(PS1)之電位增至H位準。因此，在此期間內，處於浮起狀態及電連接至電晶體105之閘極端子之節點B之電位進一步增加第一脈波信號線(PS1)之H位準電位。藉由如上述電晶體105之源極端子與電連接至處在浮起狀態之節點B之閘極端子之電容耦接增加節點B之電位的操作稱為自舉。因此，輸出屬於第一脈波信號線(PS1)之電位之H位準電位，作為第一正反器之輸出信號(FF1out)。
須知，於此情況下，電晶體105係n通道電晶體。如此，於第一脈波信號線(PS1)之電位設定為H位準之該期間內，電連接至第一正反器(FF1)之輸出信號之電晶體105之端子用來作為源極端子，電連接至第一脈波信號線(PS1)之電晶體105之端子用來作為汲極端子。依源極端子與閘極端子間之電位差而定，電晶體導通或切斷。因此，在經由未發生自舉之n通道電晶體，輸出第一脈波信號線(PS1)之H位準電位情況下，輸出之電位從H位準電位減低n通道電晶體之臨限電壓(Vth).然而，由於自舉發生於電晶體105，因此，可輸出第一正反器之輸出信號(FF1out)而未減少第一脈波信號線(PS1)之電位。
將屬於第一正反器(FF1)之之輸出信號之H位準信號輸入至第二正反器(FF2)。於此情況下，除了替代第一脈波信號線(PS1)，第四脈波信號線(PS4)電連接至第二正反器(FF2)外，第二正反器(FF2)具有與第一正反器(FF1)者相同的構造。因此，第一正反器(FF1)之以上說明適用於第二正反器(FF2)之電路操作之詳細說明。於此期間內，第二正反器(FF2)輸出L位準電位，其係此期間內第四脈波信號線(PS4)之電位。
於後續期間內，第一脈波信號線(PS1)之電位減至L位準，且第四脈波信號線(PS4)之電位增至H位準。結果，第一正反器之輸出信號(FF1out)減至L位準。輸出屬於第四脈波信號線(PS4)之電位之H位準電位，作為第二正反器之輸出信號(FF2out)。
第二正反器之輸出信號(FF2out)輸入至第三正反器(未圖示)及第一正反器(FF1)所含電晶體101之閘極端子。因此，第一正反器(FF1)所含電晶體101導通，接著，將節點A之電位設定為H位準。因此，電晶體104及106亦導通。由於電晶體104導通，節點B之電位減至L位準。亦即，電晶體105之閘極端子之電位減至L位準。因此，電晶體105切斷。此外，由於電晶體106導通，因此，於此期間內，第一正反器之輸出信號(FF1out)從經由電晶體105之第一脈波信號線(PS1)之L位準變成經由電晶體106之低電源電位(VSS)之L位準。換言之，第一正反器之輸出信號(FF1out)經由不同電晶體輸出而未實質改變。
於後續期間內，第四脈波信號線(PS4)之電位減至L位準。亦即，第二正反器之輸出信號(FF2out)減至L位準。如此，第一正反器(FF1)中所含電晶體101即切斷。結果，電連接至電晶體104之閘極端子之節點及電晶體106之閘極端子之節點進入浮起狀態，同時此等節點保持H位準信號。如此，電晶體104及106保持導通且第一正反器之輸出信號(FF1out)保持於L位準。此一狀態持續至H位準電位再度輸入至第一正反器(FF1)之輸入端子為止。
以上述方式，第2A圖中所顯示之第一正反器(FF1)可輸出以半時脈循環延遲輸入之信號。
〈脈波信號線例子〉
第一脈波信號線(PS1)至第六脈波信號線(PS6)各用來作為於一部分操作期間內供應時脈信號之配線，且第一至第六脈波信號線各用來作為於其他操作期間內供應低電源電位之配線。參考第3A和3B圖以及4A和4B圖說明具有此種功能之配線例子。
第3A圖所示第一脈波信號線(PS1)至第六脈波信號線(PS6)之每一者經由時脈信號選擇電晶體111、112及113及反相時脈信號選擇電晶體114、115及116之任一者之源極端子和汲極端子，電連接至參考時脈信號線(CK)及反相參考時脈信號線(CKB)。須知，於此情況下，時脈信號選擇電晶體111、112及113及反相時脈信號選擇電晶體114、115及116為n通道電晶體。
具體而言，時脈信號選擇電晶體111之閘極端子電連接至控制端子a。時脈信號選擇電晶體111之第一端子電連接至第一脈波信號線(PS1)。時脈信號選擇電晶體111之第二端子電連接至參考時脈信號線(CK)。時脈信號選擇電晶體112之閘極端子電連接至控制端子b。時脈信號選擇電晶體112之第一端子電連接至第二脈波信號線(PS2)。時脈信號選擇電晶體112之第二端子電連接至參考時脈信號線(CK)。時脈信號選擇電晶體113之閘極端子電連接至控制端子c。時脈信號選擇電晶體113之第一端子電連接至第三脈波信號線(PS3)。時脈信號選擇電晶體113之第二端子電連接至參考時脈信號線(CK)。
反相時脈信號選擇電晶體114之閘極端子電連接至控制端子d。反相時脈信號選擇電晶體114之第一端子電連接至第四脈波信號線(PS4)。反相時脈信號選擇電晶體114之第二端子電連接至反相參考時脈信號線(CKB)。反相時脈信號選擇電晶體115之閘極端子電連接至控制端子e。反相時脈信號選擇電晶體115之第一端子電連接至第五脈波信號線(PS5)。反相時脈信號選擇電晶體115之第二端子電連接至反相參考時脈信號線(CKB)。反相時脈信號選擇電晶體116之閘極端子電連接至控制端子f。反相時脈信號選擇電晶體116之第一端子電連接至第六脈波信號線(PS6)。反相時脈信號選擇電晶體116之第二端子電連接至反相參考時脈信號線(CKB)。
如於第3B圖中所示，參考時脈信號線係用來不管期間為何，供應時脈信號之配線，該時脈信號交錯於高電源電位與低電源電位間，且反相參考時脈信號線係用來不管期間為何，供應反相時脈信號之配線，該反相時脈信號係時脈信號之反相。
控制端子a之電位設定為在第一期間(t1)為H位準，並設定為在其他期間為L位準。因此，在第一期間(t1)，第一脈波信號線(PS1)可用來作為供應時脈信號之配線。換言之，第一期間(t1)係控制端子a之電位設定為H位準之期間。
同樣地，控制端子b至f之電位分別設定為在第二期間(t2)至第六期間(t6)為H位準，並設定為在其他期間為L位準。因此，在第二期間，第二脈波信號線，在第三期間，第三脈波信號線可用來作為供應時脈信號之配線；在第四期間，第四脈波信號線，在第五期間，第三脈波信號線，以及在第六期間，第六脈波信號線可用來作為供應時脈信號之配線。換言之，第二期間(t2)至第六期間(t6)係各別控制端子b至f之電位設定為H位準之期間。
第4A圖所示第一脈波信號線(PS1)至第六脈波信號線(PS6)之每一者經由低電源電位選擇電晶體121至126之一者之源極端子和汲極端子，電連接至低電源電位(VSS)之配線。須知，於此情況下，低電源電位選擇電晶體121至126為n通道電晶體。
低電源電位選擇電晶體121之閘極端子電連接至控制端子g。低電源電位選擇電晶體121之第一端子電連接至第一脈波信號線(PS1)。低電源電位選擇電晶體121之第二端子電連接至用以供應低電源電位(VSS)之配線。低電源電位選擇電晶體122之閘極端子電連接至控制端子h。低電源電位選擇電晶體122之第一端子電連接至第二脈波信號線(PS2)。低電源電位選擇電晶體122之第二端子電連接至用以供應低電源電位(VSS)之配線。低電源電位選擇電晶體123之閘極端子電連接至控制端子i。低電源電位選擇電晶體123之第一端子電連接至第三脈波信號線(PS3)。低電源電位選擇電晶體123之第二端子電連接至用以供應低電源電位(VSS)之配線。低電源電位選擇電晶體124之閘極端子電連接至控制端子j。低電源電位選擇電晶體124之第一端子電連接至第四脈波信號線(PS4)。低電源電位選擇電晶體124之第二端子電連接至用以供應低電源電位(VSS)之配線。低電源電位選擇電晶體125之閘極端子電連接至控制端子k。低電源電位選擇電晶體125之第一端子電連接至第五脈波信號線(PS5)。低電源電位選擇電晶體125之第二端子電連接至用以供應低電源電位(VSS)之配線。低電源電位選擇電晶體126之閘極端子電連接至控制端子1。低電源電位選擇電晶體126之第六端子電連接至第二脈波信號線(PS6)。低電源電位選擇電晶體126之第二端子電連接至用以供應低電源電位(VSS)之配線。
控制端子g之電位設定成在第一期間(t1)為L位準，並設定成在其他期間為H位準。如此，於除了第一期間(t1)外的期間內，第一脈波信號線(PS1)可用來作為供應低電源電位之配線(VSS)。
同樣地，控制端子h至1之電位設定成在第二期間(t2)至第六期間(t6)分別為L位準，並設定成在其他期間為H位準。如此，第二脈波信號線於除了第二期間外的期間內，第三脈波信號線於除了第三期間外的期間內，第四脈波信號線於除了第四期間外的期間內，第五脈波信號線於除了第五期間外的期間內，第六脈波信號線於除了第六期間外的期間內，可用來作為供應低電源電位之配線(VSS)。
於本實施例之移位暫存器中，藉複數條配線而非藉一條配線供應時脈信號。又，複數條配線之任一者在移位暫存器之一部分期間而非全部操作期間供應時脈信號。因此，可減少時脈信號供應所造成之電容負荷，從而導致移位暫存器之耗電的減少。
〈修改例〉
上述移位暫存器係本實施例之例子，且於本實施例中包含具有異於上述之點之移位暫存器。
例如，在以上移位暫存器中，二正反器電連接至脈波信號線之每一者(參閱第1A圖)；然而，更大數目之正反器可電連接至脈波信號線之每一者。具體而言，如於第5A圖中所示，x(x為3或更大之自然數)正反器可電連接至脈波信號線之每一者。
又，六條脈波信號線包含於以上移位暫存器中(參閱第1A圖)，然而，可包含更大數目之脈波信號線。具體而言，可使用第5B圖中所示構造，其包含第一脈波信號線(PS1)至第y(y為4或更大之自然數)脈波信號線(PSy)，其在一部分操作期間供應時脈信號；以及第(y+1)脈波信號線(PSy+1)至第2y脈波信號線(PS2y)，其在一部分操作期間供應反相時脈信號。二正反器電連接至第5B圖所示構造中脈波信號線之每一者。
而且，二正反器電連接至脈波信號線之每一者，且在以上移位暫存器中包含六條脈波信號線(參閱第1A圖)；然而，更大數目之正反器可電連接至脈波信號線之每一者，且可包含更大數目之脈波信號線。具體而言，可使用第5C圖中所示之構造：例如包含第一脈波信號線(PS1)至第y(y為4或更大之自然數)脈波信號線(PSy)，其在一部分操作期間供應時脈信號；以及第(y+1)脈波信號線(PSy+1)至第2y脈波信號線(PS2y)，其在一部分操作期間供應反相時脈信號；以及x正反器可電連接至脈波信號線之每一者。
在以上移位暫存器中，電連接至脈波信號線之每一者之正反器的數目相同(參閱第1A圖及5A至5C圖)；惟電連接至脈波信號線之每一者之正反器的數目可因脈波信號線而異。具體而言，如於第6A圖中所示，x正反器可電連接至第一脈波信號線(PS1)及第四脈波信號線(PS4)，且z(z為2或更大之自然數且異於x)正反器可電連接至第二脈波信號線(PS2)及第五脈波信號線(PS5)。
在以上移位暫存器中，電連接至第一脈波信號線(PS1)之正反器的數目與電連接至第四脈波信號線(PS4)之正反器的數目相同(參閱第1A圖、第5A圖及第6A圖)，惟電連接至第一脈波信號線(PS1)之正反器的數目與電連接至第四脈波信號線(PS4)之正反器的數目可相異。具體而言，如於第6B圖中所示，x正反器可電連接至第一脈波信號線(PS1)，且(x+z)正反器可電連接至第四脈波信號線(PS4)。
在以上移位暫存器中，第一期間(t1)與第二期間(t2)不相互重疊(參閱第1B圖)，惟第一期間(t1)與第二期間(t2)可相互重疊。具體而言，如於第6C圖中所示，例如可提供第一期間(t1)與第二期間(t2)相互重疊之期間(t)。如於第1B圖及第6C圖中所示，須提供複數條脈波信號線之至少一者用來作為供應時脈信號之配線以及複數條脈波信號線之至少一者用來作為供應反相時脈信號之配線之期間。
第2A圖中所示正反器之電路配置係一例子，且可使用任何電路配置，只要將輸入信號延遲輸出即可。具體而言，可適用第7A圖中所示之電路於本實施例中的正反器。
第7A圖中所示之第一正反器(FF1)包含電晶體131至134。須知，於此情況下，電晶體131至134為n通道電晶體。
電晶體131之閘極端子及第一端子電連接至起動脈波線。
電晶體132之閘極端子電連接至第二正反器(FF2)之輸出端子，電晶體132之第一端子電連接至電晶體131之第二端子，電晶體132之第二端子電連接至低電源電位線。
電晶體133之閘極端子電連接至電晶體131之第二端子及電晶體132之第一端子，且電晶體133之第一端子電連接至第一脈波信號線(PS1)。
電晶體134之閘極端子電連接至第二正反器(FF2)之輸出端子，電晶體134之第一端子電連接至電晶體133之第二端子，且電晶體134之第二端子電連接至低電源電位線。
須知，後文為了方便，將電晶體131之第二端子、電晶體132之第一端子、電晶體133之閘極端子相互電連接之節點稱為節點C。
以下參考第7B圖說明第7A圖中所示第一正反器(FF1)之操作。
首先，電連接至第一正反器(FF1)之起動脈波線之電位增至H位準。因此，H位準信號輸入至電晶體131之閘極端子及電晶體131之第一端子，且二極體連接之電晶體131導通。從而，節點C之電位增至H位準。因此，電晶體133亦導通。結果，輸出屬於此期間內第一脈波信號線(PS1)之電位之L位準，作為第一正反器之輸出信號(FF1out)。
於後續期間，起動脈波線之電位減至L位準。因此，電晶體131切斷。結果，節點C之電位進入浮起狀態。此時，在電晶體131之源極端子與閘極端子間有L位準至H位準之電位差，且由於節點C進入浮起狀態，因此，保持該電位差。亦即，不管源極端子之狀態如何，電晶體131保持導通。而且，第一脈波信號線(PS1)之電位增至H位準。因此，在此期間內，處於浮起狀態及電連接至電晶體133之閘極端子之節點C之電位進一步增加第一脈波信號線(PS1)之H位準電位。因此，輸出屬於第一脈波信號線(PS1)之電位之H位準電位，作為第一正反器之輸出信號(FF1out)。
將屬於第一正反器(FF1)之輸出信號之H位準信好輸入至第二正反器(FF2)。於此情況下，除了替代第一脈波信號線(PS1)，第四脈波信號線(PS4)電連接至第二正反器(FF2)，第二正反器(FF2)具有與第一正反器(FF1)相同的構造。因此，第一正反器(FF1)之上述說明適用於第二正反器(FF2)之電路操作之詳細說明。於此期間內，第二正反器(FF2)輸出在該期間內屬於第四脈波信號線(PS4)之電位的L位準電位。
於後續期間內，第一脈波信號線(PS1)之電位減至L位準，且第四脈波信號線(PS4)之電位增至H位準。結果，第一正反器之輸出信號(FF1out)減至L位準。輸出屬於第四脈波信號線(PS4)之電位之H位準電位，作為第二正反器之輸出信號(FF2out)。
將第二正反器之輸出信號(FF2out)輸入至第三正反器(未圖示)及第一正反器(FF1)所含電晶體132及134之閘極端子。因此，第一正反器(FF1)所含電晶體132及134導通。據此，電晶體132之閘極端子(節點C)之電位設定為L位準，且第一正反器之輸出信號(FF1out)從此其間內經由電晶體133之第一脈波信號線(PS1)之L位準變成經由電晶體134之低電源電位(VSS)之L位準。
於後續期間內，第四脈波信號線(PS4)之電位減至L位準。亦即，第二正反器之輸出信號(FF2out)減至L位準。因此，第一正反器(FF1)所含電晶體132及134切斷。此一狀態持續至H位準電位再度輸入至第一正反器(FF1)之輸入端子為止。
以上述方式，第7A圖所述第一正反器(FF1)可輸出以半時脈循環延遲輸入之信號。因此，第一正反器(FF1)可適用於本實施例中的正反器。
須知，本實施例或本實施例之一部分可和其他實施例或其他實施例之一部分自由組合。
(實施例2)
於本實施例中將說明適用於實施例1所說明移位暫存器之電晶體例子。
將參考第8A至8C圖說明本實施例之電晶體之構造例。第8A至8C圖顯示本實施例之電晶體之構造例。第8A圖係俯視圖，且第8B圖係沿第8A圖之Z1-Z2線所取橫剖視圖。
第8A及8B圖於基板201上方包含一導電層211，於導電層211上方包含一絕緣層202，於絕緣層202上方包含一氧化物半導體層213，於氧化物半導體層213上方包含一導電層215a及導電層215b。
須知，於電晶體中，導電層211用來作為閘極端子，絕緣層202用來作為閘極絕緣層，導電層215a及導電層215b之一用來作為源極端子，且導電層215a及導電層215b之另一者用來作為汲極端子。氧化物半導體層213包含通道形成區。氧化物半導體層213在形成時接受脫水或脫氫處理。
又，如第8A及8B圖中之電晶體，氧化物半導體層213接受脫水或脫氫處理，而且，氧化物絕緣層207形成與氧化物半導體層213之一部分接觸。於包含氧化物半導體層213作為通道形成區且係在進行脫水或脫氫處理後形成氧化物絕緣層207之電晶體中，長期使用及大負荷所造成之臨限電壓(Vth)位移幾乎不會發生，並因此可靠度很高。
須知，氮化物絕緣層可在氧化物絕緣層207上方。較佳係氮化物絕緣層與設在氧化物絕緣層207下方之絕緣層202或用來作為基底之絕緣層接觸，以免諸如濕氣、氫離子及OH-從基板之側面附近進入。特別是，使用氮化矽於絕緣層202以與氧化物絕緣層207或用來作為基底之絕緣層接觸很有效。亦即，當設置氮化矽層以圍繞氧化物半導體層213之下表面、上表面及側表面時，電晶體之可靠度得到改進。
又，可於氧化物絕緣層207上方設置平面化絕緣層(在設有氮化物絕緣層情況下，於氮化物絕緣層上方)。
替代地，如於第8C圖中所示，電晶體可具有氮化物導電層214a及氮化物導電層214b設在氧化物半導體層213之一部分上方，設置導電層215a來與氮化物導電層214a接觸並設置氮化物導電層214b來與氮化物導電層214b接觸之構造。
氮化物導電層214a及氮化物導電層214b具有較氧化物半導體層213更高之導電性，且用來作為電晶體251之源極區(亦稱為低電阻源極區)和汲極區(亦稱為低電阻汲極區)。
可使用相對於可見光具有光通過特性，諸如In-Sn-Zn-O(銦-錫-鋅-氧)系金屬氧化物、In-Al-Zn-O(銦-鋁-鋅-氧)系金屬氧化物、Sn-Ga-Zn-O(錫-鎵-鋅-氧)系金屬氧化物、Al-Ga-Zn-O(鋁-鎵-鋅-氧)系金屬氧化物、Sn-Al-Zn-O(錫-鋁-鋅-氧)系金屬氧化物、In-Zn-O(銦-鋅-氧)系金屬氧化物、Sn-Zn-O(錫-鋅-氧)系金屬氧化物、Al-Zn-O(鋁-鋅-氧)系金屬氧化物、In-Sn-O(銦-錫-氧)系金屬氧化物、In-O(銦-氧)系金屬氧化物、Sn-O(錫-氧)系金屬氧化物或Zn-O(鋅-氧)系金屬氧化物之導電材料，作為用來形成氮化物導電層214a及氮化物導電層214b之氧化物導電膜之材料。在大於或等於1nm及小於或等於300nm之範圍內適當選擇氧化物導電膜之厚度。在使用濺鍍方法情況下，使用含大於或等於2wt%及小於或等於10wt%之SiO2之靶材，進行膜沉積，俾在光傳輸導電膜含有阻止結晶化之SiOx(x>0)。因此，氧化物半導體層213可避免在稍後進行用以脫水或脫氫之熱處理中結晶化。
例如，在使用In-Ga-Zn-O(銦-鎵-鋅-氧)系金屬氧化物於氧化物半導體層情況下，用來形成作為通道形成區之氧化物半導體層213及氮化物導電層214a及氮化物導電層214b可於不同沉積條件下個別形成。
例如，在藉由濺鍍方法進行沉積情況下，使用於氬氣中形成之氧化物半導體膜所形成之氮化物導電層214a及氮化物導電層214b各具有n型導電性及大於或等於0.01eV及小於或等於0.1eV之啟動能量(△E)。
須知，於本實施例中，氮化物導電層214a及214b為In-Ga-Zn-O(銦-鎵-鋅-氧)系金屬氧化物且包含至少非晶矽成份。而且，氮化物導電層214a及214b可包含晶粒(奈米晶體)。氮化物導電層214a及214b中之晶粒具有約1nm至10nm，通常約2nm至4nm之直徑。
無須設置氮化物導電層214a及214b，不過，當氮化物導電層214a及214b設在用來形成作為通道形成區之氧化物半導體層213及用來作為源極端子和汲極端子之導電層215a至215d間時，可獲得良好電連結，且電晶體可穩定操作。又，即使汲極電壓高，仍可保持優良的遷移率。
替代地，第8A及8B圖中之電晶體可具第9A及9B圖中之構造，其中導電層217設在氧化物半導體層213的上方，氧化物絕緣層207置於其間(在設置氮化物絕緣層情況下，氧化物絕緣層207及氮化物絕緣層置於其間)。第9A及9B圖顯示本實施例之電晶體之構造。第9A圖係俯視圖，且第9B圖係沿第9A圖之Z1-Z2線所取橫剖視圖。導電層217用來作為第二閘極端子。第二閘極施加於導電層217，俾可控制電晶體251之臨限電壓。於設有平面化絕緣層情況下，導電層217可設在平面化絕緣層上方。
例如，當第二閘極端子之電壓高於源極端子之電壓時，電晶體之臨限電壓位移至負側；當電壓低於源極端子之電壓時，電晶體之臨限電壓位移至正側。
如於第8A至8C圖及第9A及9B圖中舉例所示，本實施例之電晶體係各包含氧化物半導體層之電晶體，該氧化物半導體層用來作為通道形成區。因此，電晶體具有較在通道形成區包含有非晶矽之習知電晶體更高之遷移率，從而，可高速操作。
將參考第10A及10B圖說明於第8A至8C圖中使用複數個電晶體之情形。第10A及10B圖舉例顯示複數個電晶體之構造，其可適用於本發明之一實施例之移位暫存器。第10A圖係二電晶體之俯視圖，且第10B圖係沿第10A圖之X1-X2線所取橫剖視圖。
電晶體251及電晶體252顯示於第10A圖中。須知，舉例顯示的是氧化物導電層設在氧化物半導體層與用來作為源極端子或汲極端子間之構造。
電晶體251係第8A及8C圖中所示電晶體。因此，將提及以上說明。
電晶體252包含位於基板201上方之導電層211；位於導電層211上方之絕緣層202；位於絕緣層202上方之導電層211；位於氧化物半導體層213上方之氮化物導電層214a及214b；以及導電層215a至215d。
於電晶體252中，導電層211用來作為閘極端子，絕緣層202用來作為閘極絕緣層，導電率高於氧化物半導體層213之氮化物導電層214a及214b各用來作為源極區(亦稱為低電阻源極區)或汲極區(亦稱為低電阻汲極區)，且導電層215a至215d各用來作為源極端子或汲極端子。氧化物半導體層213包含通道形成區。須知，當形成氧化物半導體層213時，氧化物半導體層213接受脫水或脫氫處理。
第10A及10B圖中的電晶體251及252設有氧化物絕緣層207，以除了氧化物半導體層上進行脫水或脫氫處理外，分別與氧化物半導體層213之一部分接觸，以及與氧化物半導體層2132之一部分接觸。
又，電晶體251之導電層211與形成於絕緣層202之開口部中的導電層215b接觸。因此，獲得有利的接觸，這導致接觸阻力的減少。因此，可減少開口數，這造成開口所佔面積的減少。因此，例如可使用二電晶體，形成具有該構造之邏輯電路(例如，反相器)。
如於第10A及10B圖中所示，在實施例1之移位暫存器中，用來作為電晶體之閘極端子之導電層可電連接至形成在用來作為閘極絕緣層之絕緣層之開口部中另一電晶體的源極端子或汲極端子。
其次，參考第11A至11D圖說明用以製造第8A及8B圖中所示電晶體之方法例。第11A至11D圖係顯示第8A及8B圖中所示電晶體之方法例之剖視圖。
在以下說明中，“膜”一詞意指形成在待於後續光微刻步驟等中加工成所欲形狀之基板之整個表面上者，以及在加工前形成者。“層”一詞意指藉由利用光微刻步驟等將“膜”加工及形成為所欲形狀者，或待形成於基板之整個表面上者。
首先，製備基板201。導電膜形成於基板201上方，且接著藉由第1光微刻步驟(參閱第11A圖)形成導電層211。須知，導電層211以漸尖細較佳。當導電層211漸尖細時，可增加導電層211與形成於導電層211上之膜之附著。
基板201須具有絕緣表面以及高到足以耐至少是稍後待進行之熱處理之熱阻。例如，可使用玻璃基板等作為基板201。
於稍後待進行之熱處理之溫度高情況下，較佳係使用應變點為730℃或更高者作為玻璃基板。使用矽化鋁玻璃、硼化鋁玻璃或硼化鋇玻璃作為玻璃基板。一般而言，藉由氧化鋇(BaO)含量較硼酸(B2O3)大，可獲得更實際之熱阻玻璃。因此，較佳係使用含有BaO及B2O3而BaO含量大於B2O3之玻璃基板。
須知，可使用絕緣體形成之基板，像是陶瓷基板、石英基板或藍寶石基板，以取代玻璃基板。替代地，可使用結晶化之玻璃基板等。
可設置用來作為基底層之絕緣層於基板201與導電層211之間。基底層具有防止雜質自基板201擴散之功能，並可形成具有單一層構造或氮化矽層、氧化矽層、氮化氧化矽層、及氮化氧矽層之一或更多者之堆疊構造。
可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、鈮及鈧之金屬材料或含有此等元素之任一者作為主成份之合金，作為用以形成導電層211之導電膜材料例子。用以形成導電層211之導電膜可藉含有此等元素之任一或更多者之單一膜或其堆疊膜形成。
較佳係使用依序堆疊鈦層、鋁層及鈦層之三層堆疊膜或依序堆疊鉬層、鋁層及鉬層之三層堆疊膜，作為用以形成導電層211之導電膜。亦可使用單層膜、二層堆疊膜或四或更多層堆疊膜，作為導電膜。當使用鈦層、鋁層及鈦層之堆導電膜作為導電膜時，可藉由使用氯氣之乾蝕方法進行蝕刻。
其次，絕緣層202形成於導電層211上方。
絕緣層202可藉由CVD方法、濺鍍方法等形成單層之氧化矽層、氮化矽層或氧氮化矽層或其堆疊層。例如，可藉由電漿CVD方法，使用SiH4、氧及氮作為沉積氣體，形成氧氮化矽層。絕緣層202之厚度大於或等於100nm及小於或等於500nm；於使用堆疊層形成絕緣層202情況下，堆疊具有大於或等於50nm及小於或等於200nm之厚度之第1絕緣層與具有大於或等於5nm及小於或等於300nm之厚度之第2絕緣層。當使用以掺有磷或硼之矽靶材形成之氧化矽膜於絕緣層202時，可抑制雜質進入(諸如濕氣、氫離子及OH-)。
於本實施例中，藉由作為例子之CVD方法，使用具有200nm厚度之氮化矽膜，形成絕緣層202。
其次，氧化物半導體膜形成於絕緣層202上方。氧化物半導體膜之厚度以大於或等於2nm及小於或等於200nm較佳。例如，當氧化物半導體膜之厚度小至50nm或更小時，即使於氧化物半導體膜形成後進行用以脫水或脫氫之熱處理，氧化物半導體膜仍可處於非晶狀態。藉由使氧化物半導體膜之厚度很小，可在氧化物半導體膜形成後進行熱處理時，抑制氧化物半導體膜之結晶化。
須知，在藉由濺鍍方法形成氧化物半導體膜之前，可藉由導入氬氣及電漿之逆濺鍍，移除附著於絕緣層202表面上之粒子。逆濺鍍係指不施加電壓於靶材側，於氬氛圍下，使用RF電源，施加電壓於基板側，俾電漿產生於基板附近以修改表面。須知，可使用氮氛圍、氦氛圍、氧氛圍等替代氬氛圍。
可使用以下任一者作為氧化物半導體膜：In-Ga-Zn-O(銦-鎵-鋅-氧)系氧化物半導體膜、In-Sn-Zn-O(銦-錫-鋅-氧)系氧化物半導體膜、In-Al-Zn-O(銦-鋁-鋅-氧)系氧化物半導體膜、Sn-Ga-Zn-O(錫-鎵-鋅-氧)系氧化物半導體膜、Al-Ga-Zn-O(鋁-鎵-鋅-氧)系氧化物半導體膜、Sn-Al-Zn-O(錫-鋁-鋅-氧)系氧化物半導體膜、In-Zn-O(銦-鋅-氧)系氧化物半導體膜、Sn-Zn-O(錫-鋅-氧)系氧化物半導體膜、Al-Zn-O(鋁-鋅-氧)系氧化物半導體膜、In-Sn-O(銦-錫-氧)系氧化物半導體膜、In-O(銦-氧)系氧化物半導體膜、Sn-O(錫-氧)系氧化物半導體膜及Zn-O(鋅-氧)系氧化物半導體膜。於本實施例中，藉由濺鍍方法，使用In-Ga-Zn-O(銦-鎵-鋅-氧)系金屬氧化物半導體靶材，形成氧化物半導體膜。替代地，可藉由濺鍍方法，在稀有氣體(通常為氬)氛圍、氧氛圍或稀有氣體(通常為氬)與氧之混合氛圍下形成氧化物半導體膜。在使用濺鍍方法情況下，可使用含大於或等於2wt%及小於或等於10wt%之SiO2之靶材，進行膜沉積，且在光傳輸導電膜中含有阻止結晶化之SiOx(x>0)。因此，氧化物半導體層可避免在稍後進行用以脫水或脫氫之熱處理中結晶化。
在此，於以下條件下，使用供沉積之含In、Ga及Zn(銦、鎵及鋅)(In2O3：Ga2O3：ZnO之化合比例=1：1：1[莫耳]In：Ga：Zn=1：1：0.5[原子])之金屬氧化物半導體靶材，形成氧化物半導體膜：基板與靶材之距離為100mm，壓力為0.6帕，直流(DC)電源為0.5kW且氛圍為氧(氧氣流之比例為100%)。須知，脈衝直流(DC)電源較佳，此乃因為在膜沉積時產生之粉末物質(亦稱為粒子)可減少，且膜厚可均勻。於本實施例中，藉由濺鍍方法，使用In-Ga-Zn-O(銦-鎵-鋅-氧)系金屬氧化物半導體靶材於膜沉積，形成In-Ga-Zn-O(銦-鎵-鋅-氧)系膜，作為氧化物半導體膜。
可使用(In2O3：Ga2O3：ZnO=1：1：0.5[莫耳]In2O3：Ga2O3：ZnO=1：1：0.25[原子]Ga2O3：ZnO=1：1：2[莫耳]In2O3：Ga2O3：ZnO=1：1：1[原子])等作為金屬氧化物半導體靶材之化合比例，替代上述化合比例。
濺鍍方法之例子包含使用高頻電源作為濺鍍電源之RF濺鍍方法、DC濺鍍方法以及以脈波方式施加偏壓之脈波DC濺鍍方法。RF濺鍍方法主要用於形成絕緣膜情況下，DC濺鍍方法主要用於形成金屬導電膜情況下。
又，亦有多源濺鍍設備，於其中可定有複數個不同材料之標靶。藉多源濺鍍設備，可在相同室中形成不同材料膜供堆疊，或可藉由同時放電，在相同室中形成不同材料種類的膜。
而且，有一種濺鍍設備，其在室內部設有磁系統，且用於磁控濺鍍方法，以及一種濺鍍設備，其用於ECR濺鍍方法，其中使用微波而不使用輝光放電來產生電漿。
就使用濺鍍方法之膜沉積方法而言，有一種反應濺鍍方法，其中於膜形成期間，標靶物質與濺鍍氣體成份相互化學反應，以形成化合物薄膜，以及一種偏壓濺鍍方法，其中在膜沉積期間，亦施加電壓於基板。
較佳係使用冷凍泵作為進行濺鍍之沉積室之排出機構。當使用冷凍泵於排出時，可移除沉積室中諸如濕氣之雜質。
其次，藉由第二光微刻步驟將氧化物半導體膜加工成島形，以形成氧化物半導體層213(參閱第11B圖)。須知，在第二光微刻步驟後，氧化物半導體層213可在惰性氣體氛圍(例如氮、氦或氬)中接受熱處理(在高於或等於400℃及低於700℃下)，以移除層中所含諸如氫及水之雜質。
其次，氧化物半導體層213脫水或脫氫。在高於或等於400℃及低於750℃下，較佳在高於或等於425℃及低於750℃下進行用於脫水或脫氫之第一熱處理。須知，於溫度為425℃或更高情況下，熱處理可能1小時或更短，惟在溫度低於425℃情況下，熱處理則在1小時以上。於本實施例中，將基板導入屬於熱處理設備之一的電爐內，於氮氛圍下，在氧化物半導體層213上進行熱處理。接著，使氧化物半導體層213不暴露於空氣，這可避免水及氫進入氧化物半導體層213內。於本實施例中，在一爐中進行緩慢冷卻，從氧化物半導體層213接受脫水或脫氫之加熱溫度降至低到足以防止水再度進入之溫度，具體而言，降至低於加熱溫度達100℃或高多之溫度。氛圍不限於氮氛圍，且可使用任何氛圍，只要其係諸如氮、氦或氬之惰性氣體氛圍即可。
須知，熱處理設備不限於電爐，可具有一加熱裝置，藉由來自諸如電阻加熱元件之加熱元件之熱導或熱輻射將一物品加熱。例如，可使用諸如氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)設備之快速熱退火(RTA)設備。LRTA設備係藉發自諸如鹵素燈、金屬鹵素燈、氙電弧燈、碳電弧燈、高壓鈉燈或高壓水銀燈之光輻射(電磁波)，對待加工物品加熱之設備。GRTA設備係用來藉高溫氣體進行熱處理之設備。使用不會與待藉由熱處理加工之物品反應之惰性氣體作為氣體。例如，使用氮或諸如氬之稀有氣體。
當氧化物半導體層213接受高於或等於400℃及低於750℃之熱處理時，可達成氧化物半導體層之脫水或脫氫；因此，可避免稍後氧化物半導體層中再度含有水(H2O)。
於第一熱處理中，較佳係於氮或諸如氦、氖或氬氬之稀有氣體中不含水、氫等。又，導入熱處理設備之氮或諸如氦、氖或氬氬之稀有氣體之純度大於或等於6N(99.9999%)，尤佳為大於或等於7N(99.99999%)(亦即雜質濃度較佳為低於或等於1 ppm，尤佳為低於或等於0.1 ppm)。
氧化物半導體層213包含微晶粒及非晶區，或依第一熱處理之條件或導電層211之材料而定，僅包含微晶粒。例如，氧化物半導體層213可變成具有90%或更大，或80%或更大之微晶半導體層。又，依第一熱處理之條件或導電層211之材料而定，氧化物半導體層213可變成不含微晶粒之非晶氧化物半導體層。
在第一熱處理後，氧化物半導體層213變成缺氧型，俾達到低光阻。第一熱處理後之氧化物半導體膜具有較形成後不久之氧化物絕緣層更高之載子濃度，且較佳地，具有1×1018/cm3或更高之載子濃度。
須知，導電層211在某些情況下，依第一熱處理之條件或導電層211之材料而定，變成微晶層或多晶層。例如，在使用氧化銦及氧化錫之合金膜作為導電層211情況下，其藉由在450℃下進行第一熱處理1小時結晶化，而在使用含氧化矽之氧化銦及氧化錫之合金膜作為導電層211情況下，則不結晶化。
可在未加工成島形氧化物絕緣層之氧化物半導體層213上進行第一熱處理。於此情況下，在第一熱處理後，自熱處理設備取出基板，接著進行光微刻步驟。
其次，導電膜形成於絕緣層202及氧化物半導體層213上方。
可使用選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鈮(Nd)及鈧(Sc)之元素，含有此等元素之任一者作為成份之合金，或含有此等元素組合之任一者之化合物等於導電膜。導電膜不限於含以上元素之單一層，並可形成為二或更多層之堆疊層。於本實施例中，形成三層導電膜，其中堆疊鈦膜(具有100nm之厚度)、鋁膜(具有200nm之厚度)及鈦膜(具有100nm之厚度)。可使用氮化鈦膜來替代鈦膜。
於稍後在200℃至600℃下進行熱處理情況下，較佳地，導電膜具有高到足以耐熱處理之熱阻。例如，較佳係使用添加避免形成小丘之元素的鋁合金，或堆疊熱阻導電膜之導電膜。使用濺鍍方法、真空蒸發方法(例如電子束蒸發方法)、電弧放電離子電鍍方法或噴灑方法作為導電膜之形成方法。替代地，導電膜可藉由以網版印刷、噴墨方法等，將導電之銀、金、銅等之奈米糊放電以及烘烤奈米糊形成。
其次，進行第三光微刻步驟，以形成光阻掩模233a及光阻掩模233b。接著，選擇性蝕刻導電膜，以形成導電層215a及導電層215b。
於第三光微刻步驟中，僅選擇性移除位於氧化物半導體層213上之部分。例如，當使用過氧化氨混合物(於重量比中，過氧化氫：氨：水=5：2：2)作為鹼蝕刻劑，俾僅選擇性移除位於In-Ga-Zn-O(銦-鎵-鋅-氧)系氧化物半導體層上之金屬導電膜之部分，金屬導電膜可選擇性移除，且可留下氧化物半導體形成之氧化物半導體層。
於第三光微刻步驟中，在依蝕刻條件而定情況下，蝕刻氧化物半導體層213之曝光區。於此情況下，夾在導電層215a與導電層215b間之區域之氧化物半導體層較與導電層211上方之導電層215a及導電層215b重疊之區域更薄。
其次，氧化物絕緣層207形成於絕緣層202及氧化物半導體層213。於此階段，氧化物半導體層213之一部分與氧化物絕緣層207接觸。須知，與導電層211重疊而絕緣層202置於其間之氧化物半導體層之區域係通道形成區。
氧化物絕緣層207可適當地藉由使諸如水及氫之雜質不混入氧化物絕緣層之方法，像是濺鍍方法，形成具有至少1nm之厚度。於本實施例中，藉由濺鍍方法，形成氧化矽膜作為氧化物絕緣層。沉積中之基板溫度可高於或等於室溫以及低於或等於300℃。於本實施例中，基板溫度為100℃。氧化矽膜可藉由濺鍍方法，於稀有氣體(通常為氬)氛圍、氧氛圍或含稀有氣體(通常為氬)及氧之氛圍下形成。而且，可使用氧化矽靶材或矽靶材作為靶材。例如，藉由使用矽靶材，氧化矽膜可用濺鍍方法，於含氧及稀有氣體之混合氛圍中形成。形成來與光阻減低之氧化物半導體層接觸之氧化物絕緣層使用不含諸如濕氣、氫離子及OH-及阻止此等雜質從外側進入之無機絕緣膜形成；通常使用氧化矽膜、氮化氧化矽膜、氧化鋁膜、氮氧化鋁膜等。須知，藉由濺鍍方法形成之氧化物絕緣層特別厚，甚至可使用單一層作為保護層以抑制雜質擴散入與其接觸之層的現象。亦可使用掺有磷(P)或硼(B)之靶材，俾添加磷(P)或硼(B)於氧化物絕緣層。
於本實施例中，藉由脈波DC濺鍍方法，使用柱形聚晶、具有6N純度(電阻為0.01Ω.cm)之掺硼矽靶材，進行膜沉積，其中基板與靶材間之距離(T-S距離)為89mm，壓力為0.4帕，直流(DC)電流6kW，且氛圍為氧(氧氣流之比例為100%)。膜厚為300nm。
氧化物絕緣層207設在氧化物半導體層213之通道形成區上，其亦用來作為通道保護層。
其次，可於惰性氣體氛圍或氮氛圍中進行第二熱處理(例如在高於或等於200℃以及低於或等於400℃下，較佳地，在高於或等於250℃以及低於或等於350℃下)。例如，於氮氛圍中，在250℃下進行第二熱處理1小時。當進行第二熱處理時，氧化物半導體層213被加熱，其一部分與氧化物絕緣層207接觸，其他部分與導電層215a及215b接觸。
當進行第二熱處理，而在第一熱處理中光阻減少之氧化物半導體層213與氧化物絕緣層207接觸時，與氧化物絕緣層207接觸之區域變成氧過多狀態。因此，與氧化物絕緣層207接觸之氧化物半導體層213之區域沿氧化物半導體層213之深度方向增加光阻(變成i型)(參閱第11D圖)。
進行第二熱處理之時序不限於光微刻步驟後不久之時序，只要其在第三光微刻步驟之後即可。
因此，於第8A及8B圖中顯示電晶體。
須知，本實施例或本實施例之一部分可和其他實施例或其他實施例之一部分自由組合。
(實施例3)
於本實施例中，將說明適用於實施例1及異於實施例2中所述電晶體之另一電晶體例。
將參考第12A及12B圖說明本實施例之電晶體構造例。第12A及12B圖顯示本實施例之電晶體構造例。第12A圖係電晶體之俯視圖，且第12B圖係沿第12A圖之Z1-Z2線所取橫剖視圖。
第12A及12B圖所示電晶體包含於基板201上方之導電層211；導電層211上方之絕緣層202；絕緣層202上方之導電層215a及215b；絕緣層202及導電層215a及215b上方之氧化物半導體層213。
於電晶體中，導電層211用來作為閘極端子，絕緣層202用來作為閘極導電層，導電層215a及215b之一用來作為源極端子，導電層215a及215b之另一者用來作為汲極端子。氧化物半導體層213包含通道形成區。須知，當形成氧化物半導體層213時，氧化物半導體層213接受脫水或脫氫處理。
又，就第12A及12B圖中的電晶體而言，氧化物半導體層213接受脫水或脫氫處理，而且，氧化物絕緣層207形成與氧化物半導體層213之一部分接觸。包含有進行接受脫水或脫氫處理且接著與形成於其之氧化物絕緣層207接觸之氧化物半導體層213的電晶體用來作為通道形成區，具有極高可靠度，此乃因為長期使用或高負荷所致臨限電壓位移(V-th)幾乎不發生。
須知，氮絕緣層可設在氧化物絕緣層207上方。較佳係氮絕緣層與設於氧化物絕緣層207下方之絕緣層202或用來作為基底之絕緣層接觸，以避免諸如濕氣、氫離子及OH-之雜質從基板之側表面進入。特別是，使用氮化矽層於絕緣層202來與氧化物絕緣層207或用來作為基底之絕緣層接觸很有效。亦即，當設置氮化矽層來圍繞氧化物半導體層213之下表面、上表面及側表面時，電晶體之可靠度得到改進。
又，平面化絕緣層可設在氧化物絕緣層207上方(於設置氮絕緣層情況下，在氮絕緣層上方)。
如於第9A及9B圖中，第12A及12B圖中的電晶體251具有導電層設在與氧化物絕緣層207上方(於設置平面化絕緣層情況下，在平面化絕緣層上方)之氧化物半導體層213重疊之區域中的構造。導電層用來作為第二閘極端子。第二閘極電壓施加於導電層，俾可控制電晶體之臨限電壓。
須知，無須設置平面化絕緣層。當不設置平面化絕緣層時，可在氧化物絕緣層207上方設置用來作為第二閘極端子之導電層(於設置氮絕緣層情況下，在氮絕緣層上方)。
例如，當第二閘極端子之電位高於源極端子之電位時，電晶體之臨限電壓朝負方向位移。當第二閘極端子之電位低於源極端子之電位時，電晶體之臨限電壓朝正方向位移。
如於第12A及12B圖中所示，本實施例中之電晶體係所謂的底部接觸電晶體，其中氧化物半導體層設在用來作為源極端子或汲極端子之導電層上方。因此，可進行高速操作，此乃由於本實施例之電晶體具有較在通道形成區包含有非晶矽之習知電晶體者更高的遷移率。又，應用底部接觸電晶體，俾可增加氧化物半導體層與用來作為源極端子或汲極端子之導電層接觸之面積，這導致避免剝離等。
須知，本實施例或本實施例之一部分可和其他實施例或其他實施例之一部分自由組合。
(實施例4)
於本實施例中將說明適用於實施例1所說明移位暫存器且異於實施例2及3所說明電晶體之其他電晶體例子。
將參考第13A及13B圖說明本實施例之電晶體構造例。第13A及13B圖顯示本實施例之電晶體構造例。第13A圖係俯視圖，且第13B圖係沿第13A圖之Z1-Z2線所取橫剖視圖。
如於第8A至8C圖中所示電晶體，第13A及13B圖所示電晶體包含於基板201上方之導電層211，導電層211上方之絕緣層202，絕緣層202上方之氧化物半導體層213，氧化物半導體層213上方之導電層215a及215b。
於電晶體中，導電層211用來作為閘極端子，絕緣層202用來作為閘極導電層，導電層215a及215b之一用來作為源極端子，導電層215a及215b之另一者用來作為汲極端子。氧化物半導體層213包含通道形成區。須知，當形成氧化物半導體層213時，氧化物半導體層213接受脫水或脫氫處理。
又，就第13A及13B圖中的電晶體而言，氧化物半導體層213接受脫水或脫氫處理，而且，氧化物絕緣層207設在導電層215a及215b之下方，俾氧化物絕緣層207與氧化物半導體層213之一部分接觸。第13A及13B圖中之氧化物絕緣層207具有通道保護層之功能。
氮絕緣層可設在氧化物絕緣層207及導電層215a及215b上方。較佳係氮絕緣層與設於氧化物絕緣層207下方之絕緣層202或用來作為基底之絕緣層接觸，以避免諸如濕氣、氫離子及OH-之雜質從基板之側表面進入。特別是，使用氮化矽層於絕緣層202來與氧化物絕緣層207或用來作為基底之絕緣層接觸很有效。亦即，當設置氮化矽層來圍繞氧化物半導體層213之下表面、上表面及側表面時，電晶體之可靠度得到改進。
又，平面化絕緣層可設在氧化物絕緣層207及導電層215a及215b上方(於設置氮絕緣層情況下，在氮絕緣層上方)。
又，導電層可設在氧化物絕緣層207上方(於設置平面化絕緣層情況下，在平面化絕緣層上方)，俾氧化物絕緣層207夾在導電層與氧化物半導體層213間。導電層用來作為第二閘極端子。第二閘極電壓施加於導電層，俾可控制電晶體251之臨限電壓。
須知，無須設置平面化絕緣層。當不設置平面化絕緣層時，可在氧化物絕緣層207上方設置用來作為第二閘極端子之導電層(於設置氮絕緣層情況下，在氮絕緣層上方)。
例如，當第二閘極端子之電位高於源極端子之電位時，電晶體之臨限電壓朝負方向位移。當第二閘極端子之電位低於源極端子之電位時，電晶體之臨限電壓朝正方向位移。
又，如於第8C圖中的電晶體，本實施例中之電晶體可具有用來作為緩衝層之一對氧化物半導體層設在氧化物半導體層213上方，且用來作為一對電極之導電層215a及215b設成與該對氧化物半導體層接觸。
如以上說明，本實施例之電晶體係所謂的通道保護電晶體，其各在氧化物半導體層的一部分上方包含有用來作為通道形成層之絕緣層。因此，電晶體具有較在通道形成區包含有非晶矽之習知電晶體更高的遷移率，從而，可作更高速之操作。
須知，本實施例或本實施例之一部分可和其他實施例或其他實施例之一部分自由組合。
(實施例5)
於本實施例中將參考第14A至14C圖說明包含實施例1所說明移位暫存器之顯示裝置例子。
提供諸如液晶顯示裝置或電致(後文稱為EL)顯示裝置之多種不同顯示裝置作為包含實施例1所說明移位暫存器之顯示裝置。參考第14A圖說明本實施例中顯示裝置之構造。第14A圖係顯示本實施例中顯示裝置之構造之方塊圖，第14A圖所示顯示裝置包含像素部701、掃瞄線驅動器電路702及信號線驅動器電路703。
像素部701具有點矩陣構造，其中設有複數個像素704。具體而言，沿列及行方向配置複數個像素704。像素704之每一者透過掃瞄線705，電連接至掃瞄線驅動器電路702，並透過掃瞄線706，電連接至信號線驅動器電路703。
掃瞄線驅動器電路702係用來選擇像素704，被輸入資料信號之電路，其並透過掃瞄線705，將選擇信號輸出至信號線驅動器電路703。
信號線驅動器電路703係用來輸出寫至像素704之資料以作為信號之電路，並透過信號線706將作為信號之像素資料輸出至掃瞄線驅動器電路702所選擇之像素704。
像素704包含至少一顯示元件及一開關元件。例如，可適用液晶元件或諸如EL元件之發光元件於顯示元件。例如，可適用電晶體於開關元件。
其次，參考第14B至14C圖說明掃瞄線驅動器電路702及信號線驅動器電路703之構造例。第14B及14C圖係顯示驅動器電路之構造之方塊圖。第14B圖係顯示掃瞄線驅動器電路702之構造之方塊圖。第14C圖係顯示信號線驅動器電路703之構造之方塊圖。
如於第14B圖中所示，掃瞄線驅動器電路702包含移位暫存器900、位準移位器901及緩衝器902。
將諸如掃瞄線驅動器電路啟動脈波信號(GPS)及掃瞄線驅動器電路參考時脈信號(GCK)輸入至移位暫存器900，且接著從序列邏輯電路依序輸出選擇信號。如於實施例1中所示，本實施例之移位暫存器900包含複數條用來於一部分操作期間內供應掃瞄線驅動器電路參考時脈信號(GCK)之配線。
如於第14C圖中所示，信號線驅動器電路703包含移位暫存器903、第一閂鎖電路904、第二閂鎖電路905、位準移位器906及緩衝器907。
將諸如信號線驅動器電路啟動脈波信號(SSP)及信號線驅動器電路參考時脈信號(SCK)輸入至移位暫存器903，且接著從序列邏輯電路依序輸出選擇信號。如於實施例1中，本實施例之移位暫存器903包含複數條用來於一部分操作期間內供應信號線驅動器電路參考時脈信號(SCK)之配線。
須知，實施例1中所說明之移位暫存器可僅用於移位暫存器900及移位暫存器903之一。
將資料信號(DATA)輸入至第一閂鎖電路904。可使用邏輯電路來構成第一閂鎖電路904。
緩衝器907具有放大信號之功能並包含操作放大器等。緩衝器907可使用邏輯電路構成。
第二閂鎖電路905可暫時保持閂鎖(LAT)信號，並立即將所保持之閂鎖信號輸出至第14A圖中之像素部701。這稱為線順序驅動。因此，在使用進行點順序驅動而非線順序驅動之像素情況下，無需第二閂鎖電路905。第二閂鎖電路905可使用邏輯電路構成。
其次，說明本實施例中顯示裝置之操作。
首先，藉掃瞄線驅動器電路702選擇掃瞄線705。資料信號自信號線驅動器電路703經由信號線706輸入至電連接至所選擇掃瞄線705之像素704。因此，資料被寫至像素704，且像素704進入顯示狀態。掃瞄線705藉掃瞄線驅動器電路702依序選擇；從而，資料被寫至所有像素704。以上係本實施例中顯示裝置之操作。
第14A至14C圖中所示顯示裝置之電路可設在一基板上方。又，第14A至14C圖中所示顯示裝置之電路可使用具有相同導電型之電晶體來配置。設置電路於一基板上方會導致顯示裝置之尺寸之減小，且使用具有相同導電型之電晶體可簡化製程。
須知，本實施例或本實施例之一部分可和其他實施例或其他實施例之一部分自由組合。
(實施例6)
於本實施例中參考第15A至15C圖說明實施例5所述顯示裝置例子，即液晶顯示裝置。
第15A圖係本實施例之液晶顯示裝置所含像素之電路圖。第15A圖所示像素包含電晶體821、液晶元件822及電容器823。
電晶體821之閘極端子電連接至掃瞄線804，且電晶體821之第一端子電連接至信號線805。須知，電晶體821用來作為控制對像素所含液晶元件822之電壓施加之選擇電晶體。
液晶元件822之一端子電連接至電晶體821之第二端子，液晶元件822之另一端子電連接至用來供應共用電位(Vcom)之配線(共用電位線)。液晶元件822包含：第1電極，用來作為一端子之一部分或全部；第2電極，用來作為另一端子之一部分或全部；以及包含液晶分子之層，此等液晶分子之對準藉由施加電壓於第1電極與第2電極間改變(此一層稱為液晶層)。
電容器823之一端子電連接至電晶體821之第二端子，且電容器823之另一端子電連接至共用電位線。電容器823包含：第1電極，用來作為一端子之一部分或全部；第2電極，用來作為另一端子之一部分或全部；以及介電質層，設在第1電極與第2電極間。電容器823具有像素中儲存電容器之功能。須知，雖然無須設置電容器823，電容器823之設置卻可減少因電晶體821之漏電而產生之反效果。
提供扭轉向列(TN)模式、平面轉換(IPS)模式、邊緣電場切換(FFS)模式、多域垂直對準(MVA)模式、圖案化垂直對準(PVA)模式、軸對稱對準微胞(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、抗鐵電液晶(AFLC)模式等，作為本實施例中用以驅動液晶顯示裝置之液晶之方法。
替代地，可使用無需對準膜之藍相液晶。藍相係一種液晶相，並出現在膽固醇液晶之溫度昇高時，自膽固醇相至各向同性相之相變遷前。由於藍相僅出現在狹窄溫度範圍內，因此，使用混合5wt.%或更多旋光性材料之液晶混合物，以改進溫度範圍。含有藍相液晶及旋光性材料之液晶混合物具有以下特徵：反應速度是很短的10μs至100μs；因光學各向同性；視角相關性低。
當信號輸入至像素時，選擇寫入資料之像素，且在所選擇像素中，藉來自掃瞄線804之信號使電晶體821導通。
此時，來自信號線805之資料信號經由電晶體821輸入至像素，且液晶元件822之一端子之電位對應於資料信號之電位。因此，依施加於一端子與另一端子間之電壓設定液晶元件822之對轉狀態。在資料寫入後，藉自掃瞄線804輸入之信號切斷電晶體821，在顯示期間內維持液晶元件822之對準狀態，且像素進入顯示狀態。以上操作於每一掃瞄線804並於液晶顯示裝置所含的所有像素中依序進行。
在液晶顯示裝置中顯示移動影像方面，有因液晶分子本身之反應緩慢而發生之餘像或動作模糊的問題。為改進液晶顯示裝置之移動影像特徵，有一種稱為黑插入之驅動技術，其中每隔一幀整個螢幕顯示成黑。
又有一種稱為雙幀速率驅動之驅動技術，其中垂直同步頻率為1.5次或更多，較佳地如正常垂直同步頻率高達2次或更多。
又，為改進液晶顯示裝置之移動影像特徵，有一種驅動技術，其中使用複數個LED(發光二極體)光源、複數個EL光源等作為背照光，以形成區域光源，且在一幀期間獨立地間歇點亮形成區域光源之光源。可使用三種或更多種LED或發出白光之LED於區域光源。由於可獨立控制複數個LED，LED發光之時序可與液晶層改變之光學調變時序同步。於該驅動技術中，可切斷部分LED，俾特別是於顯示一影像，其中黑顯示區在一螢幕佔大面積情況下，可減少耗電。
藉由組合此等驅動技術，液晶顯示裝置之諸如移動影像特徵之顯示特徵即可較習知液晶顯示裝置者更加改進。
其次，參考第15B及15C圖說明本實施例中顯示裝置之構造，其包含以上像素。第15B及15C圖顯示本實施例之顯示裝置中像素之構造。第15B圖係像素之俯視圖，且第15C圖係沿第15B圖之A1-A2及B1-B2線所取橫剖視圖。
第15B及15C圖所示液晶顯示裝置於剖視A1-A2中，包含：導電層2001，設在基板2000上方；絕緣層2002，設在導電層2001上方；氧化物半導體層2003，設在絕緣層2002上方；一對導電層2005a及2005b，設在氧化物半導體層2003上方；氧化物絕緣層2007，設在導電層2005a及2005b及氧化物半導體層2003上方；以及透明導電層2020，其透過設於氧化物絕緣層2007中之開口，與導電層2005b接觸。
須知，導電層2001用來作為閘極端子，絕緣層2002用來作為閘極絕緣層，導電層2005a及2005b之一用來作為第一端子，導電層2005a及2005b之另一用來作為第二端子。雖然在此使用實施例2所說明之電晶體(參閱第8B圖)，卻可使用實施例3或4所說明之電晶體作為電晶體。
第15B及15C圖所示液晶顯示裝置於剖視B1-B2中，包含：導電層2008，設在基板2000上方；絕緣層2002，設在導電層2008上方；氧化物半導體層2007，設在絕緣層2002上方；以及透明導電層2020，設在氧化物半導體層2007上方。
又，本實施例中之液晶顯示裝置包含導電層2022、透明導電層2029、導電層2023、導電層2024及透明導電層2028，其等用來作為供連接撓性印刷電路(FPC)之電極或配線。
透明導電層2020、2029及2028藉由濺鍍方法、真空蒸發方法等，使用氧化銦(In2O3)、氧化銦與氧化錫之合金(In2O3-SnO2，稱為ITO)等形成。此材料以鹽酸系溶液蝕刻。須知，由於ITO之蝕刻有留下殘留物的傾向，因此，可使用氧化銦與氧化錫(In2O3-SnO2)之合金來改進蝕刻可加工性。
須知，本實施例或本實施例之一部分可和其他實施例或其他實施例之一部分自由組合。
(實施例7)
於本實施例中參考第16A和16B圖以及第17A和17B圖說明實施例5所述顯示裝置例子，即包含使用電致發光之發光元件之發光顯示裝置。
根據發光材料為有機化合物或無機化合物來將使用電致發光之發光元件歸類。一般而言，前者稱為有機EL元件，後者稱為無機EL元件。
於有機EL元件中，藉由施加電壓於發光元件，電子及電洞個別地從一對電極射入含發光有機化合物之層，造成電流流動。接著，重組載子(電子及電洞)，藉此，發出光。根據此一機制，將此發光元件稱為電流-激勵發光元件。
無機EL元件根據元件構造分成分散無機EL元件及薄膜無機EL元件。分散無機EL元件包含一發光層，其中發光材料之粒子分散於黏著劑中，且其發光機制係使用施者位準及受者位準之施者-受者重組發光。薄膜無機EL元件具有發光層夾在介電質層間並進一步夾在電極間之構造，且其發光機制係使用金屬離子之內殼電子遷移之局部化發光。須知，在此說明有機EL元件作為發光元件。
第16A圖係顯示本實施例之發光顯示裝置中像素之電路配置之電路圖。
如於第16A圖中所示，本實施例中顯示裝置之像素包含電晶體851、用來作為像素中儲存電容器之電容器852、電晶體853及發光元件854。
電晶體851之閘極端子電連接至掃瞄線855。電晶體851之第一端子電連接至信號線856。
電容器852之一端子電連接至電晶體851之第二端子。電容器852之另一端子電連接至低電源電位線。
電晶體853之閘極端子電連接至電晶體851之第二端子及電容器852之一端子。電晶體853之第一端子電連接至低電源電位線。
發光元件854之第一端子電連接至電晶體853之第二端子。發光元件854之第二端子電連接至高電源電位線。
當信號輸入至像素時，首先，選擇寫入資料之像素。於所選像素中，電晶體851藉自掃瞄線855輸入之掃瞄信號導通，且屬於固定電壓之視頻信號(亦稱為資料信號)自信號線856輸入至電晶體853之閘極端子。
電晶體853藉電位，響應輸入至閘極端子之資料信號導通或切斷。此時，依施加於發光元件854之一端子與另一端子間之電壓而定，電流流動，且發光元件854響應流經之電流量，發射有亮度的光。又藉電容器852保持電晶體853之閘極電壓某一期間；如此，發光元件854維持發光狀態某一期間。
當自信號線856輸入至像素之資料信號係數位時，藉由電晶體之on及off切換，控制像素之發光狀態。因此，漸層可藉由面積比灰階方法或時間比灰階方法表示。面積比灰階方法係指一種驅動方法，藉此，一像素被分成複數個次像素，且具有第16A圖所示構造之次像素之每一者根據資料信號獨立驅動，以表示漸層之驅動方法。又，時間比灰階方法係指一種驅動方法，藉此，控制像素處於發光狀態之期間，以表示漸層之驅動方法。
由於發光元件之響應速度高於液晶元件等之響應速度，因此，相對於液晶元件，發光元件較適於時間比灰階方法。具體而言，當藉由時間比灰階方法進行顯示時，一幀期間被分成複數個子幀期間。接著，根據視頻信號，於各子幀期間控制發光元件之發光狀態。藉由將一幀期間分成複數個子幀期間，可藉視頻信號控制於一幀期間內像素實際發光之期間總長，並可表示漸層。
其次，參考第16B至16D圖說明發光元件之構造。在此，舉例說明於電晶體為n通道電晶體情況下，像素之橫剖構造。須知，第16B至16D圖所示發光顯示裝置所用電晶體853為驅動電晶體。
為擷取自發光元件854發射的光，陽極和陰極之至少一者須透明。電晶體及發光元件形成於基板上方。有多種發光元件，其具有頂部發射構造，其中光透過與基板相對的表面擷取，具有底部發射構造，其中光透過基板側上之表面擷取，並具有雙發射構造，其中光透過基板側上之表面以及與基板相對的表面擷取。本發明之像素構造可適用於具有此等發射構造之任一者之發光元件。
參考第16B圖說明具有頂部發光裝置之發光元件。
第16B圖係於電晶體853為驅動電晶體，為n通道電晶體，且發自發光元件854之光行經陽極7005情況下，像素之橫剖視圖。於第16B圖中，發光元件854之陰極7003及屬於驅動電晶體之電晶體853相互電連接，且發光層7004及陽極7005依序堆疊於陰極7003上方。可使用任何導電膜作為陰極7003，只要其具有低工作功能並反射光。例如，較佳地，使用Ca,Al,CaF,MgAg,AlLi等。發光層7004可使用單層或藉由堆疊複數層形成。當使用複數層形成時，發光層7004藉由依序堆疊電子注射層、電子搬送層、發光層、電洞搬送層及電洞注射層於陰極7003上方形成。須知，無須形成所有此等層。陽極7005使用諸如含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(後文稱為ITO)、氧化銦鋅或添加氧化矽之氧化銦錫之材料形成。
發光元件854對應發光層7004夾在陰極7003與陽極7005間之區域。在第16B圖所示像素中，如箭頭所示，光自發光元件854發射至陽極7005。
其次，參考第16C圖說明具有底部發光構造之發光元件。第16C圖係在電晶體853係n通道電晶體且光自發光元件854發射至陰極7013側情況下，像素之剖視圖。於第16C圖中，發光元件854之陰極7013形成於透光導電層7017上方，該透光導電層7017電連接至電晶體853，且發光層7014及陽極7015依序堆疊於陰極7013上方。須知，當陽極7015具有透光性質時，可形成用以反射或阻擋光之阻光層7016以覆蓋陽極7015。如於第16B圖情形下，可使用多種不同材料於陰極7013，只要材料係具有低工作功能之導電材料即可。須知，陰極7013具有可透射光之厚度(較佳約5nm至30nm)。例如，可使用20nm厚之鋁層作為陰極7013。發光層7014可如第16B圖所示，使用單層或藉由堆疊複數層形成。發光層7024可如第16B圖所示，使用單層或藉由堆疊複數層形成。陽極7015無須透射光，惟可如第16B圖所示，使用透光導電材料形成。阻光層7016可例如使用反射光之金屬形成；然而，本發明之一實施例不限於金屬。例如可使用添加黑色素之樹脂。
發光元件854對應發光層7014夾在陰極7013與陽極7015間之區域。在第16C圖所示像素中，如箭頭所示，光自發光元件854發射至陰極7013。
其次，參考第16D圖說明具有雙發光構造之發光元件。於第16D圖中，發光元件854之陰極7023形成在電連接至電晶體853之透光導電層7027上方，且發光層7024及陽極7025依序堆疊於陰極7023上方。如第16B圖之情形，可使用多種不同材料於陰極7023，只要材料係具有低工作功能之導電材料即可。須知，陰極7023具有可透射光之厚度。例如，可使用20nm厚之鋁層作為陰極7023。發光層7024可如第16B圖所示，使用單層或藉由堆疊複數層形成。陽極7025可如第16B圖所示，使用透光導電材料形成。
發光元件854對應陰極7023、發光層7024與陽極7025相互重疊之區域。在第16D圖所示像素中，如箭頭所示，光自發光元件854發射至陽極7025及陰極7023側。
須知，雖然在此說明有機EL元件為發光元件，亦可提供無機EL元件作為發光元件。
須知，於本實施例中，說明控制發光元件之電晶體(亦稱為驅動電晶體)電連接至發光元件之例子；替代地，可使用供控制電流之電晶體連接至驅動電晶體與發光元件間之構造。
其次，參考第17A及17B圖說明本實施例中發光顯示裝置(亦稱為發光面板)之外觀及橫截面。第17A及17B圖係發光顯示裝置之俯視圖，其中形成於第一基板上方之電晶體及發光元件藉密封材料，密封在第一基板與第二基板間。第17B圖係沿第17A圖之H-I線所取橫剖視圖。
提供密封材料4505，以圍繞設在第一基板4501上方之像素部4502、信號線驅動器電路4503a和4503b以及掃瞄線驅動器電路4504a和4504b。而且，第二基板4506設在像素部4502、信號線驅動器電路4503a和4503b以及掃瞄線驅動器電路4504a和4504b之上方。因此，像素部4502、信號線驅動器電路4503a和4503b以及掃瞄線驅動器電路4504a和4504b藉第一基板4501、密封材料4505及第二基板4502，與濾色器4507密封在一起。以此方式，較佳係以保護膜(諸如附著膜或可紫外線固化樹脂膜)或具有高氣密性和低脫氣性之覆蓋材料封裝(密封)像素部4502、信號線驅動器電路4503a和4503b以及掃瞄線驅動器電路4504a和4504b，俾像素部4502、信號線驅動器電路4503a和4503b以及掃瞄線驅動器電路4504a和4504b不會暴露於空氣。
形成於第一基板4501上方之像素部4502、信號線驅動器電路4503a和4503b以及掃瞄線驅動器電路4504a和4504b各包含複數個電晶體。於第17B圖中舉例顯示像素部4502所含電晶體4510及信號線驅動器電路4503a所含電晶體4509及4555。
可使用包含氧化物半導體層作為半導體層之實施例2至4中所述極可靠電晶體之任一者作為電晶體4509、4510及4555。於本實施例中，電晶體4509、4510及4555係n通道電晶體。絕緣層4542形成於電晶體4509、4510及4555上方。絕緣層4544形成於絕緣層4542上方。導電層4540形成於電晶體4509上方，絕緣層4542及4544設於其間。導電層4540具有第二閘極端子的功能。
須知，於像素部4502中，偏光絕緣層4545設在絕緣層4542上方，且絕緣層4543設在偏光絕緣層4545上方。
而且，元件符號4511標示發光元件。屬於發光元件4511中所含像素電極之第1電極4517電連接至電晶體4510之第二端子。須知，發光元件4511具有第1電極4517、發光層4512及第2電極4513之堆疊構造；然而，發光元件之構造不限於本實施例中所示者。發光元件4511之構造可依光線自發光元件4511擷取的方向等適當改變。
使用有機樹脂膜、無機樹脂膜或有機聚矽氧烷形成堰堤4520。特別是，較佳係使用光敏材料，使之具有開口部，形成堰堤4520於第1電極4517上方，且開口部之側壁形成為具有連續曲線之傾斜表面。
發光層4512可使用單層或複數層之堆疊形成。
為避免氧、氫、濕氣、二氧化碳等進入發光元件4511，可形成保護層於第2電極4513及堰堤4520上方。可形成氮化矽層、氮化氧化矽層DLC(鑽石狀碳)等作為保護層。
又，從FPC 4518a及4518b供應多種不同信號及電壓於信號線驅動器電路4503a和4503b及掃瞄線驅動器電路4504a和4504b或像素部4502。
於第17A及17B圖所示發光顯示裝置中，使用與用以形成發光元件4511中所含第1電極4517之導電膜相同的導電膜，形成連接端子電極4515。使用與用以形成電晶體4509、4510及4555之源極電極和汲極電極中所含第1電極4517之導電膜相同的導電膜，形成端子電極4516。
連接端子電極4515透過各向異性導電層4519電連接至FPC 4518a之端子。
位於光自發光元件4511擷取之方向之基板須具有透光性質。於此情況下，使用玻璃、塑膠或丙烯酸膜作為透光材料。
可在異於諸如氮或氬之惰性氣體下，使用可紫外線固化或熱固化樹脂，作為濾色器4507。例如，可使用聚氯乙烯(PVC)、丙烯酸、聚醯亞胺、環氧樹脂、矽樹脂、聚丁烯(PVB)或乙烯醋酸乙烯酯(EVA)。於本實施例中，使用氮於濾色器4507。
必要的話，諸如偏光板之光學膜、圓偏光板(包含橢圓偏光板)、延遲板(1/4波板或1/2波板)或濾色器適當地設在發光元件之發光表面上。又，偏光板或圓偏光板可設有抗反射膜。
使用單晶半導體層或多晶半導體層形成之驅動器電路可安裝在個別製備之基板上，作為信號線驅動器電路4503a和4503b以及掃瞄線驅動器電路4504a和4504b。替代地，可僅有信號線驅動器電路4503a和4503b或其一部分，或掃瞄線驅動器電路4504a和4504b或其一部分形成來安裝。該實施例不限於第17A及17B圖中的構造。
可透過以上步驟，製造發光顯示裝置(顯示面板)。
須知，本實施例或本實施例之一部分可和其他實施例或其他實施例之一部分自由組合。
(實施例8)
於本實施例中，參考第18A至18C圖及第19圖，說明無需諸如FPC之外部連接線即可顯示影像之電子紙，作為實施例5中所說明顯示裝置之例子。
須知，本實施例中之電子紙具有用以保持影像之期間(影像保持期間)及用以重寫影像之期間(影像重寫期間)。在影像保持期間內，無需用以保持影像之電力。因此，電子紙係較少耗電之顯示裝置。
電子紙包含顯示元件；可藉由施加電壓於顯示元件，控制顯示，並維持電壓不施加於顯示元件之狀態。顯示元件之例子包含使用電泳(電泳元件)之元件、使用扭轉珠之粒子旋轉型元件、使用充電著色劑或Electronic Liquid Powder(註冊商標)之元件、藉磁性表示色階之磁泳元件、液體轉換型元件、光散射元件及相變元件。於本實施例中，舉包含電泳元件之電子紙為電子紙之例子加以說明。
電泳元件例子係具有微囊之元件，該微囊裝有充以正電之第一粒子、充以負電而顯示異於第一粒子之顏色之第二粒子以及用來作為溶劑之液體。藉由施加電壓於電泳元件，收集第一粒子或第二粒子於微囊之一側；從而，可進行顯示。須知，在不施加電壓於電泳元件之狀態下，第一粒子及第二粒子不轉移。亦即，維持電泳元件之顯示。替代地，例如可使用具有微囊之元件作為電泳元件，該微囊裝有充以正電或負電之粒子及顯示異於此等粒子之顏色及用來作為溶劑之液體。
須知，可使用導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電變色材料或磁泳材料之一或複合材料於微囊中充以正電或負電之粒子。
其次，參考第18A至18C圖說明本實施例中電子紙之構造例。須知，第18A圖係電子紙之像素之電路圖，第18B圖係像素之俯視圖，且第18C圖係沿第18B圖之A-B線所取橫剖視圖。
本實施例中電子紙之像素包含電晶體601、電容器602及電泳元件603(參閱第18A圖)。電晶體601之閘極端子電連接至掃瞄線630。電晶體601之第一端子電連接至信號線631。電容器602之一端子電連接至電晶體601之第二端子。電容器602之另一端子電連接至共用電位線。電泳元件603之一端子電連接至電晶體601之第二端子及電容器602之一端子。電泳元件603之另一端子電連接至共用電位線。須知，於本實施例中，提供接地電位0V2等作為共用電位(Vcom)。
像素包含基板600、設在基板600上方之電晶體601及電容器602、設在電晶體601及電容器602上方之電泳元件603以及設在電泳元件603上方之基板604(參閱第18B及C圖)。須知，於第18B圖中未顯示電泳元件603。
電晶體601包含：導電層610，電連接至掃瞄線630；絕緣層611，在導電層610上方；半導體層612，在絕緣層611上方；以及導電層613及614，在半導體層612上方，電連接至信號線631。須知，導電層610用來作為閘極端子，絕緣層611用來作為閘極絕緣層，導電層613用來作為第一端子，導電層614用來作為第二端子。又，導電層610及導電層613可分別表示為掃瞄線630之一部分及信號線631之一部分。
電容器602包含導電層614、絕緣層611及電連接至共用電位線632之導電層615。須知，導電層614用來作為一端子，絕緣層611用來作為介電質，導電層615用來作為另一端子。導電層615可表示為共用電位線632之一部分。
電泳元件603包含：像素電極616，電連接至設在絕緣層620之開口部中之導電層614；反電極617，被施加與導電層615相同之電壓；以及層618，其包含充電粒子，且設在導電層615與反電極617間。須知，像素電極616用來作為一端子，反電極617用來作為另一端子。
於本實施例之電子紙中，控制施加於包含充電粒子之層618之電壓；因此，可控制擴散於層618之充電粒子之轉移。本實施例中電子紙之反電極617及基板604具有光透射性質。亦即，本實施例中之顯示裝置係反射顯示裝置，其中基板604側對應顯示表面。
以下提供可用來作為本實施例中電子紙之成份之材料。
基板600之例子包含半導體基板(例如單晶基板或矽基板)、SOI基板、玻璃基板、石英基板、頂面設有絕緣層之導電基板、諸如塑膠基板、接合膜、含纖維材料之紙及底膜之撓性基板。玻璃基板之例子有矽酸硼鋇玻璃基板、矽酸硼鋁玻璃基板及鹼石灰玻璃基板。撓性基板之例子有諸如聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)及丙烯酸所代表之塑膠之撓性合成樹脂。
可使用選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鈮(Nd)及鈧(Sc)之元素，含有此等元素之任一者或含有此等元素之任一者之氮化物，作為導電層610及615、掃瞄線630及共用電位線632。亦可使用此等材料之堆疊構造。
可使用諸如氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鉭之絕緣體作為絕緣層611。亦可使用此等材料之堆疊構造。須知，氮氧化矽係指含較氮多的氧，並含分別為55原子%至65原子%、1原子%至20原子%、25原子%至35原子%、0.1原子%至10原子%之預定濃度之氧、氮、矽及氫之物質，其中原子之總百分比為100%。又，氮氧化矽又指含較氧多的氮，並含分別為15原子%至30原子%、20原子%至35原子%、25原子%至35原子%及15原子%至25原子%之預定濃度之氧、氮、矽及氫之物質，其中原子之總百分比為100%。
可例如使用以半導體材料之任一者形成半導體層612：含屬於週期表之族14，諸如矽(Si)鍺(Ge)之元素，作為其主要成份；諸如矽鍺(SiGe)或鎵砷(GaAs)之化合物；諸如氧化鋅(ZnO)或含銦(In)及鎵(Ga)之氧化鋅之氧化物；或呈現半導體特徵之有機化合物。亦可使用以此等半導體材料形成層疊構造。
可使用選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鈮(Nd)及鈧(Sc)之元素，含有此等元素之任一者或含有此等元素之任一者之氮化物，作為導電層613及614及信號線631。亦可使用此等材料之堆疊構造。
可使用諸如氧化矽、氮氧化矽、氮化矽、氮化氧化矽、氧化鋁、氧化鉭之絕緣體作為絕緣層620。又，亦可使用諸如聚醯亞胺、聚醯胺、聚乙烯酚、苯併環丁烯、丙烯酸或環氧之有機材料；諸如矽氧烷樹脂之矽氧烷材料；惡唑樹脂等，形成絕緣層620。須知，矽氧烷材料對應於具有Si-O-Si之材料。矽氧烷具有一有矽(Si)及氧(O)鍵之骨架。可使用有機族(例如烷基族或芳香烴)或氟族作為替代品。有機族可包含氟族。
可使用選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鈮(Nd)及鈧(Sc)之元素，含有此等元素之任一者或含有此等元素之任一者之氮化物，作為像素電極。亦可使用此等材料之堆疊構造。又可使用諸如含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫、氧化鋅錫或添加氧化矽之氧化銦錫之光透過導電材料。
就包含充電粒子之層618中所含充電粒子而言，可使用氧化鈦作為充以正電之粒子，並使用碳黑作為充以負電之粒子。此外，亦可使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電變色材料或磁泳材料之單一材料或使用此等材料之任一者形成之複合材料。
可使用諸如含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫、氧化鋅錫或添加氧化矽之氧化銦錫之光透過導電材料作為反電極617。
可使用光透過基板作為基板604。光透過基板的代表有使用矽酸硼鋇玻璃、矽酸硼鋁玻璃、鹼石灰玻璃等之玻璃基板；或使用聚對苯二甲酸乙二醇酯(PET)等形成之撓性基板。
本實施例中的電子紙可用於各種不同領域中顯示資訊之電子設備。例如，電子紙可適用於電子書讀取機(電子書)、海報、諸如火車之車輛上之廣告或諸如信用卡之各種卡上之顯示。此一電子設備例子顯示於第19圖中。第19圖顯示電子書讀取機之例子。
如於第19圖中所示，電子書讀取機2700具有二殼體2701及2703。殼體2701及2703以軸部2711結合，且殼體2701及2703能以軸部2711為軸啟閉。藉此一構造，電子書讀取機2700可如紙製書操作。
顯示部2705裝入殼體2701內。顯示部2707裝入殼體2703內。顯示部2705及2707可顯示一影像或不同影像。當顯示部顯示不同影像時，例如本文可顯示在右顯示部(第19圖中之顯示部2705)，影像可顯示在左顯示部(第19圖中之顯示部2707)。
又，第19圖顯示殼體2701設有操作部等之例子。例如，殼體2701設有電源開關2721、操作鍵2723、揚聲器2725等。可藉操作鍵2723翻頁。須知，可在殼體中顯示部之同側上設置鍵盤、指標裝置等。而且，可在殼體之後表面或側表面設置供外部連接之端子(例如耳機端子、USB端子以及可連接諸如AC配接器與USB電纜線之多種不同電纜線之端子)、用以插入記錄媒體等之部分。而且，電子書讀取機2700可用來作為電子辭典。
此外，電子書讀取機2700可無線發送及接收資訊。電子書讀取機2700可具有從電子書伺服器無線購買及下載所欲書籍資料等之構造。
須知，本實施例或本實施例之一部分可和其他實施例或其他實施例之一部分自由組合。
(實施例9)
實施例5至8中所說明之顯示裝置可適用於各種不同的電子設備(包含娛樂機器)。電子設備之例子有電視裝置(亦稱為電視或電視接收器)、用於電腦等之監視器、諸如數位相機及數位視頻相機之相機、數位相框、行動電話裝置(亦稱為行動電話或手機)、可攜式遊樂機器、可攜式資訊端子、聲音再生裝置及諸如鋼珠機器之大型遊樂機器。
第20A圖顯示電視裝置例。於電視裝置9600中，顯示部9603裝入殼體9601。顯示部9603可顯示影像。又，在此，殼體9601藉支架9605支撐。
電視裝置9600可藉殼體9601之操作開關或個別遙控器9610操作。頻道及音量可藉遙控器9610之操作鍵9609控制，俾可控制顯示於顯示部9603上之影像。又，遙控器9610可設有顯示部9607，以顯示自遙控器9610輸出之資料
須知，電視裝置9600設有接收器、數據機等。藉接收器，可接收一般電視廣播。又，當電視裝置9600經由數據機連接至有線或無線連接之通訊網路，可進行單向(從發送器至接收器)或雙向(發送器與接收器間或接收器間)資料通訊。
第20B圖顯示一數位相框例。例如，於數位相框9700中，顯示部9703裝入殼體9701內。顯示部9703可顯示多種不同影像。例如，顯示部9703可顯示以數位相機等拍攝之影像資料，並用來作為正常相框。
須知，數位相框9700設有操作部、外部連接部(例如USB端子，或可連接至諸如USB電纜線之各種不同電纜線之端子)、記錄媒體插入部等。雖然此等組件可設在設有顯示部之表面上，不過，較佳係將其等設在側表面或後表面上以設計數位相框9700。例如，儲存數位相機所拍影像資料之記憶體被插入記錄媒體插入部，且影像資料可被轉送且接著顯示於顯示部9703上。
又，數位相框9700可配置成無線發送及接收資料。可使用轉送所欲影像資料以顯示之構造。
第21A圖係可攜式遊戲機，並包含殼體9881及殼體9891二殼體，其等與結合部9893連接，俾可攜式遊戲機可開啟及摺疊。顯示部9882裝入殼體9881，且顯示部9883裝入殼體9891。而且，第21A圖所示可攜式遊戲機設有揚聲器9890、輸入機構(操作鍵9885、連接端子9887、感測器9888(具有測量力量、位移、位置、速度、加速、角速度、轉數、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流速、濕度、漸層、氣味、振動或紅外線)、麥克風9889)等。無庸贅言，可攜式遊戲機之構造不限於上述。可攜式遊戲機可具有適當設置之額外附屬設備，只要至少設置顯示裝置即可。第21A圖中之可攜式遊戲機具有讀取儲存於記錄媒體以顯示其於顯示部上之程式或資料之功能，以及藉由無線通訊，與其他可攜式遊戲機分享資訊之功能。須知，第21A圖中之可攜式遊戲機之功能不限於上述，且可攜式遊戲機可具有多種不同功能。
第21B圖顯示屬於大型娛樂機器之投幣機例子。於投幣機9900中，顯示部9903裝入殼體9901。而且，投幣機9900設有諸如起動桿及停止開關、投幣槽、揚聲器等之操作機構。無庸贅言，投幣機9900之構造不限於以上構造。投幣機可具有適當設置之額外附屬設備，只要在以上實施例之任一者中至少設置顯示裝置即可。
第22A圖顯示行動電話例。行動電話9000設有裝入殼體9001之顯示部9002、操作按鈕9003、外連接部9004、揚聲器9005、麥克風9006等。
當以手指等接觸第22A圖所示行動電話9000之顯示部9002時，資料可輸入行動電話9000。又，可藉由以手指等接觸顯示部9002，進行諸如通話及傳簡訊之操作。
主要有三個顯示部9002之螢幕模式。第一模式係主要用來顯示影像之顯示模式。第二模式係主要用來輸入諸如本文之資料之輸入模式。第三模式係二模式之組合，亦即顯示模式與輸入模式之組合之顯示及輸入模式。
例如，在通話或傳簡訊情況下，選擇供輸入簡訊之簡訊輸入模式於顯示部9002，俾可輸入文字於螢幕上。於此情況下，較佳係顯示鍵盤或數字鍵於顯示部9002之螢幕之幾乎所有區域上。
當設置包含用以偵測傾斜之感測器，像是陀螺儀或加速感測器之偵測裝置於行動電話9000內部時，顯示部9002之螢幕上之顯示可藉由判定行動電話9000之位向自動改變(是否行動電話9000站直或側躺下)。
藉由接觸顯示部9002之或使用殼體9001之操作按鈕9003，改變螢幕模式。替代地，螢幕模式可依顯示於顯示部9002之影像種類改變。例如，當顯示於顯示部9002之影像信號係移動影像之資料時，螢幕模式改成顯示模式。當信號係簡訊資料時，螢幕模式改成輸入模式。
又，於輸入模式中，當不進行接觸顯示部9002之輸入某一期間，同時於顯示部9002偵出光學感測器所偵出之信號時，可控制螢幕模式，從輸入模式變為顯示模式。
顯示部9002亦可用來作為影像感測器。例如，當以手掌或手指接觸顯示部9002時，取得掌紋或指紋之影像，藉此，可進行個人辨識。又，當在顯示部中設有發出紅外線之背照光或感測光時，可取得掌紋或指紋之影像。
第22B圖顯示另一行動電話例。第22B圖中之行動電話包含：顯示裝置9410，位於殼體9411中，包含顯示部9412及操作按鈕9413；以及通訊裝置9400，位於殼體9401中，包含掃瞄按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405及在收到電話時發出光之發光部9406。具有顯示功能之顯示裝置9410可沿箭頭所示二方向自具有電話功能之通訊裝置9400卸下或附裝於其上。因此，顯示裝置9410與通訊裝置9400之短軸可相互附裝，或者顯示裝置9410與通訊裝置9400之長軸可相互附裝。又，當僅需要顯示功能時，顯示裝置9410可自通訊裝置9400卸下，俾可使用顯示裝置9410本身。通訊裝置9400與顯示裝置9410可藉由無線通訊或有線通訊相互發送及接收或輸入資訊，且通訊裝置9400及顯示裝置9410具有可再充電電池。
須知，本實施例或本實施例之一部分可和其他實施例或其他實施例之一部分自由組合。
本申請案係根據2009年10月9日對日本特許廳所提日本特許申請案2009-234845號，在此併提其全文內容供參考。
101．．．電晶體
102．．．電晶體
104．．．電晶體
105．．．電晶體
106．．．電晶體
111．．．時脈信號選擇電晶體
112．．．時脈信號選擇電晶體
113．．．時脈信號選擇電晶體
114．．．時脈信號選擇電晶體
115．．．時脈信號選擇電晶體
116．．．時脈信號選擇電晶體
121．．．低電源電位選擇電晶體
122．．．低電源電位選擇電晶體
123．．．低電源電位選擇電晶體
124．．．低電源電位選擇電晶體
125．．．低電源電位選擇電晶體
126．．．低電源電位選擇電晶體
131．．．電晶體
132．．．電晶體
133．．．電晶體
134．．．電晶體
201．．．基板
202．．．絕緣層
207．．．氧化物半導體層
211．．．導電層
213．．．氧化物半導體層
214a．．．氧化物導電層
214b．．．氧化物導電層
215a．．．導電層
215b．．．導電層
215c．．．導電層
217．．．導電層
233a．．．光阻掩模
233b．．．光阻掩模
251．．．電晶體
252．．．電晶體
600．．．基板
601．．．電晶體
602．．．電容器
603．．．電泳元件
604．．．基板
610．．．導電層
611．．．絕緣層
612．．．半導體層
613．．．導電層
614．．．導電層
615．．．導電層
616．．．像素電極
617．．．反電極
618．．．包含充電粒子之層
620．．．絕緣層
630．．．掃瞄線
631．．．信號線
632．．．共用電位線
701．．．像素部
702．．．掃瞄線驅動器電路
703．．．信號線驅動器電路
704．．．像素
705．．．掃瞄線
706．．．信號線
804．．．掃瞄線
805．．．信號線
821．．．電晶體
822．．．液晶元件
823．．．電容器
851．．．電晶體
852．．．電容器
853．．．電晶體
854．．．發光元件
855．．．掃瞄線
856．．．信號線
900．．．移位暫存器
901．．．位準位移器
902．．．緩衝器
903．．．移位暫存器
904．．．閂鎖電路
905．．．閂鎖電路
906．．．位準位移器
907．．．緩衝器
2000．．．基板
2001．．．導電層
2002．．．絕緣層
2003．．．氧化物半導體層
2005a．．．導電層
2005b．．．導電層
2007．．．氧化物導電層
2008．．．導電層
2020．．．透明導電層
2022．．．導電層
2023．．．導電層
2024．．．導電層
2028．．．透明導電層
2029．．．透明導電層
2112．．．導電層
2132．．．氧化物導電層
2142a．．．氧化物導電層
2142b．．．氧化物導電層
2700．．．電子書讀取機
2701．．．殼體
2703．．．殼體
2705．．．顯示部
2707．．．顯示部
2711．．．軸部
2721．．．電源開關
2723．．．操作鍵
2725．．．揚聲器
4501．．．基板
4502．．．像素部
4503a．．．信號線驅動器電路
4503b．．．信號線驅動器電路
4504a．．．掃瞄線驅動器電路
4504b．．．掃瞄線驅動器電路
4505．．．密封材料
4506．．．基板
4507．．．填充劑
4509．．．電晶體
4510．．．電晶體
4511．．．發光元件
4512．．．發光層
4513．．．電極
4515．．．連接端子電極
4516．．．端子電極
4517．．．電極
4518a．．．FPC
4518b．．．FPC
4519．．．各向異性導電層
4520．．．堰堤
4540．．．導電層
4542．．．絕緣層
4543．．．絕緣層
4544．．．絕緣層
4545．．．平面化絕緣層
4555．．．電晶體
7003．．．陰極
7004．．．發光層
7005．．．陽極
7013．．．陰極
7014．．．發光層
7015．．．陽極
7016．．．光阻層
7017．．．導電層
7023．．．陰極
7024．．．發光層
7025．．．陽極
7027．．．導電層
9000．．．行動電話裝置
9001．．．殼體
9002．．．顯示部
9004．．．外部連接部
9005．．．揚聲器
9006．．．麥克風
9400．．．通訊裝置
9401．．．殼體
9402．．．操作鈕
9403．．．外部輸入端子
9404．．．麥克風
9405．．．揚聲器
9406．．．發光部
9410．．．顯示裝置
9411．．．殼體
9412．．．顯示部
9413．．．操作鈕
9600．．．電視裝置
9601．．．殼體
9603．．．顯示部
9605．．．立架
9607．．．顯示部
9609．．．操作鍵
9610．．．遙控器
9700．．．數位相框
9701．．．殼體
9703．．．顯示部
9881．．．殼體
9882．．．顯示部
9883．．．顯示部
9884．．．揚聲器
9885．．．操作鍵
9886．．．記錄媒體插入部
9887．．．連接端子
9888．．．感測器
9889．．．麥克風
9890．．．LED燈
9891．．．殼體
9893．．．結合部
9900．．．投幣機
9901．．．殼體
9903．．．顯示部
於附圖中：
第1A及1B圖分別係顯示實施例1中所述移位暫存器之配置例及時序圖之圖式；
第2A及2B圖分別係顯示實施例1中所述正反器之配置例及時序圖之圖式；
第3A及3B圖分別係顯示實施例1中所述移位暫存器之配置例及時序圖之圖式；
第4A及4B圖分別係顯示實施例1中所述脈波信號線之配置例及時序圖之圖式；
第5A至5C圖係顯示實施例1中所述移位暫存器之修改例之圖式；
第6A及6B圖係顯示實施例1中所述移位暫存器之修改例之圖式，第6C圖則係其時序圖；
第7A及7B圖分別係顯示實施例2中所述正反器之修改例之圖式及時序圖之圖式；
第8A至8C圖分別係顯示實施例2中所述電晶體之俯視圖及剖視圖；
第9A及9B圖分別係實施例2中所述電晶體之俯視圖及剖視圖；
第10A及10B圖分別係實施例2中所述複數個電晶體之俯視圖及剖視圖；
第11A至11D圖係顯示製造實施例2中所述電晶體之程序之剖視圖；
第12A及12B圖分別係實施例3中所述複數個電晶體之俯視圖及剖視圖；
第13A及13B圖分別係實施例4中所述複數個電晶體之俯視圖及剖視圖；
第14A至14C圖分別係顯示實施例5中所述掃瞄線驅動器電路之方塊圖，信號線驅動器電路之方塊圖以及顯示裝置之方塊圖；
第15A至15C圖分別係實施例6中所述液晶顯示裝置之像素之電路圖、俯視圖及剖視圖；
第16A圖係電路圖，且第16B至16D圖係實施例7中所述發光顯示裝置之像素之剖視圖；
第17A及17B圖分別係實施例7中所述發光顯示裝置之俯視圖及剖視圖；
第18A至18C圖分別係實施例7中所述電子紙之像素之電路圖、俯視圖及剖視圖；
第19圖係實施例8中所述電子書例子之圖式。
第20A及20B圖係各顯示實施例8中所述一電子設備例之圖式。
第21A及21B圖係各顯示實施例9中所述一電子設備例之圖式。
第22A及22B圖係各顯示實施例9中所述一電子設備例之圖式。
FF1．．．第一正反器
FF2．．．第二正反器
FF3．．．第三正反器
FF4．．．第四正反器
FF5．．．第五正反器
FF6．．．第六正反器
FF7．．．第七正反器
FF8．．．第八正反器
FF9．．．第九正反器
FF10．．．第十正反器
FF1out-FF10out．．．輸出信號
PS1．．．第一脈波信號線
PS2．．．第二脈波信號線
PS3．．．第三脈波信號線
PS4．．．第四脈波信號線
PS5．．．第五脈波信號線
PS6．．．第六脈波信號線
SP．．．起動脈波

Claims (10)

  1. 一種移位暫存器，包括：第一線；第二線；第三線；第四線；第一正反器，其電連接至該第一線；第二正反器，其電連接至該第二線；第三正反器，其電連接至該第三線；第四正反器，其電連接至該第四線；第一選擇電晶體，該第一選擇電晶體之第一端子電連接至該第一線；第二選擇電晶體，該第二選擇電晶體之第一端子電連接至該第三線；第三選擇電晶體，該第三選擇電晶體之第一端子電連接至該第二線；及第四選擇電晶體，該第四選擇電晶體之第一端子電連接至該第四線，其中，該第一線配置成於第一期間供應第一時脈信號，並且於第二期間供應第一恆定電位，其中，該第二線配置成於該第一期間供應該第一時脈信號的第一反相時脈信號，並且於該第二期間供應第二恆定電位，其中，該第三線配置成於該第二期間供應第二時脈信 號，並且於該第一期間供應第三恆定電位，其中，該第四線配置成於該第二期間供應該第二時脈信號的第二反相時脈信號，並且於該第一期間供應第四恆定電位，其中，該第一正反器之輸出端子電連接至該第二正反器之輸入端子，其中，該第二正反器之輸出端子可操作地連接至該第三正反器之輸入端子，其中，該第三正反器之輸出端子電連接至該第四正反器之輸入端子，且其中，該第一選擇電晶體至該第四選擇電晶體各者之第二端子電連接至用以供應低電源電位之配線。
  2. 一種移位暫存器，包括：第一線；第二線；第三線；第四線；第一正反器，其電連接至該第一線；第二正反器，其電連接至該第二線；第三正反器，其電連接至該第一線；第四正反器，其電連接至該第二線；第五正反器，其電連接至該第三線；以及第六正反器，其電連接至該第四線，其中，該第一線配置成於第一期間供應第一時脈信 號，並且於第二期間供應第一恆定電位，其中，該第二線配置成於該第一期間供應該第一時脈信號的第一反相時脈信號，並且於該第二期間供應第二恆定電位，其中，該第三線配置成於該第二期間供應第二時脈信號，並且於該第一期間供應第三恆定電位，其中，該第四線配置成於該第二期間供應該第二時脈信號的第二反相時脈信號，並且於該第一期間供應第四恆定電位，其中，該第一正反器之輸出端子電連接至該第二正反器之輸入端子，其中，該第二正反器之輸出端子電連接至該第三正反器之輸入端子，其中，該第三正反器之輸出端子電連接至該第四正反器之輸入端子，其中，該第四正反器之輸出端子電連接至該第五正反器之輸入端子，且其中，該第五正反器之輸出端子電連接至該第六正反器之輸入端子。
  3. 如申請專利範圍第1項之移位暫存器，其中，該第一正反器、該第二正反器、該第三正反器及該第四正反器之各者包括電晶體，該電晶體包含氧化物半導體膜。
  4. 如申請專利範圍第2項之移位暫存器， 其中，該第一正反器、該第二正反器、該第三正反器、該第四正反器、該第五正反器及該第六正反器之各者包括電晶體，該電晶體包含氧化物半導體膜。
  5. 如申請專利範圍第1或2項之移位暫存器，其中，該第一正反器包括第一電晶體及第二電晶體，其中，該第一電晶體之第一端子電連接至該第一線，其中，該第一電晶體之第二端子電連接至該第一正反器之該輸出端子及該第二電晶體之第一端子，其中，該第二電晶體之第二端子電連接至用以供應低電源電位之配線，以及其中，該第一電晶體及該第二電晶體各包括氧化物半導體膜。
  6. 如申請專利範圍第1或2項之移位暫存器，其中，該第一正反器包括第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體及第六電晶體，其中，該第四電晶體之閘極端子電連接至該第五電晶體之閘極端子，其中，該第一電晶體之閘極端子電連接至該第五電晶體之第二端子及該第六電晶體之第一端子，其中，該第一電晶體之第一端子電連接至該第一線，並且其中，該第一電晶體之第二端子電連接至該第一正反器之該輸出端子。
  7. 如申請專利範圍第1或2項之移位暫存器， 其中，該第一正反器包括第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體及第六電晶體，其中，該第三電晶體及該第五電晶體各者之第一端子電連接至用以供應高電源電位之配線，其中，該第三電晶體之第二端子電連接至該第四電晶體之第一端子以及該第六電晶體及該第二電晶體各者之閘極端子，其中，該第四電晶體、該第六電晶體及該第二電晶體各者之第二端子電連接至用以供應低電源電位之配線，其中，該第六電晶體之第一端子電連接至該第五電晶體之第二端子及該第一電晶體之閘極端子，其中，該第一電晶體之第一端子電連接至該第一線，其中，該第一電晶體之第二端子電連接至該第一正反器之該輸出端子及該第二電晶體之第一端子，且其中，該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體及該第六電晶體之每一者包括氧化物半導體膜。
  8. 如申請專利範圍第1或2項之移位暫存器，進一步包括：第七電晶體；第八電晶體；第九電晶體；以及第十電晶體，其中，該第七電晶體之第一端子電連接至該第一線， 且該第七電晶體之第二端子電連接至參考時脈信號線，其中，該第八電晶體之第一端子電連接至該第三線，且該第八電晶體之第二端子電連接至該參考時脈信號線，其中，該第九電晶體之第一端子電連接至該第二線，且該第九電晶體之第二端子電連接至反相參考時脈信號線，且其中，該第十電晶體之第一端子電連接至該第四線，且該第十電晶體之第二端子電連接至反相參考時脈信號線。
  9. 如申請專利範圍第2項之移位暫存器，進一步包括：第一選擇電晶體；第二選擇電晶體；第三選擇電晶體；以及第四選擇電晶體，其中，該第一選擇電晶體之第一端子電連接至該第一線，其中，該第二選擇電晶體之第一端子電連接至該第三線，其中，該第三選擇電晶體之第一端子電連接至該第二線，其中，該第四選擇電晶體之第一端子電連接至該第四線，且其中，該第一選擇電晶體至該第四選擇電晶體各者之 第二端子電連接至用以供應低電源電位之配線。
  10. 一種顯示裝置，包括如申請專利範圍第1或2項之移位暫存器。
TW099133861A 2009-10-09 2010-10-05 移位暫存器，顯示裝置及其驅動方法 TWI552157B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009234845 2009-10-09

Publications (2)

Publication Number Publication Date
TW201128650A TW201128650A (en) 2011-08-16
TWI552157B true TWI552157B (zh) 2016-10-01

Family

ID=43854837

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105120962A TWI631567B (zh) 2009-10-09 2010-10-05 移位暫存器，顯示裝置及其驅動方法
TW099133861A TWI552157B (zh) 2009-10-09 2010-10-05 移位暫存器，顯示裝置及其驅動方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105120962A TWI631567B (zh) 2009-10-09 2010-10-05 移位暫存器，顯示裝置及其驅動方法

Country Status (6)

Country Link
US (5) US8526567B2 (zh)
JP (13) JP2011100532A (zh)
KR (2) KR101843558B1 (zh)
CN (4) CN107195328B (zh)
TW (2) TWI631567B (zh)
WO (1) WO2011043215A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153341B2 (en) * 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
US9171640B2 (en) * 2009-10-09 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device
CN107195328B (zh) * 2009-10-09 2020-11-10 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR101820776B1 (ko) 2010-02-19 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011102233A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5778960B2 (ja) * 2011-03-29 2015-09-16 株式会社Ｊｏｌｅｄ 表示パネル、表示装置および電子機器
JP5946683B2 (ja) 2011-04-22 2016-07-06 株式会社半導体エネルギー研究所 半導体装置
US8698551B2 (en) 2011-05-13 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a circuit configured to hold an offset voltage
US8718224B2 (en) * 2011-08-05 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
WO2013042562A1 (en) * 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10014068B2 (en) 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013130802A (ja) * 2011-12-22 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置、画像表示装置、記憶装置、及び電子機器
TWI462075B (zh) * 2012-01-20 2014-11-21 Hung Ta Liu 一種驅動方法及使用該方法之顯示裝置
CN103474039B (zh) * 2013-08-20 2016-09-28 北京京东方光电科技有限公司 栅线驱动方法、栅极驱动电路以及显示装置
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
JP6830765B2 (ja) 2015-06-08 2021-02-17 株式会社半導体エネルギー研究所 半導体装置
JP2017041877A (ja) * 2015-08-21 2017-02-23 株式会社半導体エネルギー研究所 半導体装置、電子部品、および電子機器
US10297331B2 (en) 2015-10-30 2019-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN205263423U (zh) * 2015-12-30 2016-05-25 京东方科技集团股份有限公司 一种基板及显示装置
TWI621997B (zh) * 2016-02-04 2018-04-21 速博思股份有限公司 高效能指紋辨識裝置
KR102642016B1 (ko) * 2016-11-29 2024-02-28 엘지디스플레이 주식회사 반사 영역을 포함하는 디스플레이 장치
CN108806588B (zh) * 2017-04-28 2020-06-12 昆山国显光电有限公司 一种发光控制电路、发光控制方法以及移位寄存器
KR20240015740A (ko) 2017-06-02 2024-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
CN107833550A (zh) * 2017-10-27 2018-03-23 友达光电（苏州）有限公司 显示装置及其时脉产生器
CN107731150B (zh) * 2017-11-30 2021-06-22 武汉天马微电子有限公司 扫描电路、及其驱动方法和显示面板
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
US11139562B2 (en) * 2018-09-14 2021-10-05 Innolux Corporation Antenna device
KR20230008129A (ko) 2020-05-27 2023-01-13 아사히 가세이 가부시키가이샤 수지 조성물, 변성 수소 첨가 블록 공중합체의 제조 방법 및 성형체
CN114495833B (zh) * 2022-03-21 2023-07-04 上海中航光电子有限公司 驱动电路及其驱动方法、显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09182004A (ja) * 1995-12-21 1997-07-11 Sharp Corp 走査回路および画像表示装置
JP2001035180A (ja) * 1999-07-21 2001-02-09 Casio Comput Co Ltd シフトレジスタ及び電子装置
US20040140839A1 (en) * 2003-01-17 2004-07-22 Shou Nagao Pulse output circuit, shift register and electronic equipment
US6963327B2 (en) * 2000-10-24 2005-11-08 Alps Electronics Co., Ltd. Shift register circuit including first shift register having plurality of stages connected in cascade and second shift register having more stages
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20050285840A1 (en) * 2004-06-29 2005-12-29 Yong-Ho Jang Driving circuit including shift register and flat panel display device using the same
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
US20090027083A1 (en) * 2006-06-02 2009-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
US7511709B2 (en) * 2003-07-18 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Display device
US7586478B2 (en) * 2001-04-27 2009-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (220)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839747B2 (ja) 1976-08-10 1983-09-01 ニチバン株式会社 粘着テ−プ供給装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS61260597A (ja) 1985-05-15 1986-11-18 株式会社アイ・ライテイング・システム 定電力放電灯点灯装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5079606A (en) * 1989-01-26 1992-01-07 Casio Computer Co., Ltd. Thin-film memory element
US5053347A (en) * 1989-08-03 1991-10-01 Industrial Technology Research Institute Amorphous silicon thin film transistor with a depletion gate
JP2867492B2 (ja) * 1989-11-17 1999-03-08 ソニー株式会社 液晶ディスプレイ装置
US5136622A (en) * 1991-02-28 1992-08-04 Thomson, S.A. Shift register, particularly for a liquid crystal display
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06202156A (ja) * 1992-12-28 1994-07-22 Sharp Corp ドライバーモノリシック駆動素子
US5410583A (en) 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3412277B2 (ja) * 1994-08-23 2003-06-03 カシオ計算機株式会社 薄膜トランジスタおよびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4202502B2 (ja) 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
KR100312755B1 (ko) * 1999-06-03 2001-11-03 윤종용 멀티싱크를 위한 액정 표시 장치 및 디스플레이 장치와 각각의 구동 장치
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6611248B2 (en) * 2000-05-31 2003-08-26 Casio Computer Co., Ltd. Shift register and electronic apparatus
TWI237802B (en) * 2000-07-31 2005-08-11 Semiconductor Energy Lab Driving method of an electric circuit
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
EP1343134A4 (en) * 2000-12-06 2008-07-09 Sony Corp TIME CONTROL GENERATION CIRCUIT FOR A DISPLAY AND DISPLAY THEREOF
KR20020057768A (ko) * 2001-01-06 2002-07-12 윤종용 소비 전류의 감소가 가능한 박막 트랜지스터형 액정 표시장치 드라이버
TW525139B (en) 2001-02-13 2003-03-21 Samsung Electronics Co Ltd Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof
KR100752602B1 (ko) 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
US6753654B2 (en) 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4731718B2 (ja) * 2001-04-27 2011-07-27 株式会社半導体エネルギー研究所 表示装置
JP4439761B2 (ja) 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US6845140B2 (en) * 2002-06-15 2005-01-18 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
TW564429B (en) * 2002-08-08 2003-12-01 Au Optronics Corp Shift register circuit
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005108930A (ja) 2003-09-29 2005-04-21 Sony Corp 薄膜トランジスタの製造方法および薄膜トランジスタ
KR101124999B1 (ko) * 2003-12-02 2012-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제조 방법
JP4620046B2 (ja) * 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US20060166415A1 (en) * 2004-06-07 2006-07-27 Sharp Laboratories Of America, Inc. Two-transistor tri-state inverter
DE602005015965D1 (de) * 2004-06-14 2009-09-24 Semiconductor Energy Lab Schieberegister und halbleiter-displayeinrichtung
EP1624333B1 (en) 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
CN101023553A (zh) * 2004-09-22 2007-08-22 爱德万测试株式会社 高频电路装置
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
EP1815530B1 (en) * 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
CN100545726C (zh) * 2004-11-29 2009-09-30 友达光电股份有限公司 液晶显示装置及其制造方法
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
CN101694766A (zh) 2005-05-02 2010-04-14 株式会社半导体能源研究所 发光器件、以及电子器具
EP1720148A3 (en) 2005-05-02 2007-09-05 Semiconductor Energy Laboratory Co., Ltd. Display device and gray scale driving method with subframes thereof
CN100592358C (zh) 2005-05-20 2010-02-24 株式会社半导体能源研究所 显示装置和电子设备
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US8629819B2 (en) * 2005-07-14 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4873528B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR100759686B1 (ko) * 2005-11-04 2007-09-17 삼성에스디아이 주식회사 쉬프트 레지스터 회로
CN101577282A (zh) * 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
CN101079325B (zh) * 2006-05-24 2010-12-29 奇美电子股份有限公司 移位寄存器电路
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5386069B2 (ja) * 2006-06-02 2014-01-15 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7832647B2 (en) * 2006-06-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5079425B2 (ja) * 2006-08-31 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
TWI651701B (zh) 2006-09-29 2019-02-21 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP5468196B2 (ja) 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TWI346929B (en) * 2006-10-13 2011-08-11 Au Optronics Corp Gate driver and driving method of liquid crystal display device
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140490A (ja) * 2006-12-04 2008-06-19 Seiko Epson Corp シフトレジスタ、走査線駆動回路、電気光学装置及び電子機器
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
CN100590744C (zh) * 2006-12-13 2010-02-17 中华映管股份有限公司 移位寄存器以及使用其的驱动电路与显示装置
JP2008151963A (ja) 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5090008B2 (ja) * 2007-02-07 2012-12-05 三菱電機株式会社 半導体装置およびシフトレジスタ回路
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5465825B2 (ja) * 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
JP5042077B2 (ja) * 2007-04-06 2012-10-03 株式会社半導体エネルギー研究所 表示装置
CN101632179B (zh) * 2007-04-06 2012-05-30 夏普株式会社 半导体元件及其制造方法、以及包括该半导体元件的电子器件
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
CN101308705B (zh) * 2007-05-15 2011-04-06 中华映管股份有限公司 移位暂存器及其移位暂存装置
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8566502B2 (en) 2008-05-29 2013-10-22 Vmware, Inc. Offloading storage operations to storage hardware using a switch
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US7972898B2 (en) * 2007-09-26 2011-07-05 Eastman Kodak Company Process for making doped zinc oxide
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
WO2009081796A1 (ja) * 2007-12-20 2009-07-02 Konica Minolta Holdings, Inc. 電子デバイスおよび電子デバイスの製造方法
KR20090069806A (ko) 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법
KR20090075554A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 액정 표시 장치와 그 제조 방법
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP2009198703A (ja) * 2008-02-20 2009-09-03 Sony Corp 液晶表示装置およびその製造方法
CN102067281B (zh) 2008-04-25 2013-06-12 株式会社半导体能源研究所 半导体器件及其制造方法
KR101510212B1 (ko) * 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5047359B2 (ja) * 2008-07-30 2012-10-10 シャープ株式会社 比較回路およびこれを備えた表示装置
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI626744B (zh) 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI518800B (zh) 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
US20100072435A1 (en) * 2008-09-20 2010-03-25 Konica Minolta Holdings, Inc. Production method of metal oxide precursor layer, production method of metal oxide layer, and electronic device
KR101623958B1 (ko) * 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20160072845A (ko) 2008-10-24 2016-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101341005B1 (ko) * 2008-12-19 2013-12-13 엘지디스플레이 주식회사 쉬프트 레지스터
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101604577B1 (ko) 2009-06-30 2016-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101732859B1 (ko) * 2009-06-30 2017-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101968855B1 (ko) * 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102319490B1 (ko) 2009-07-10 2021-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
KR101801500B1 (ko) 2009-07-10 2017-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011007677A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI604594B (zh) * 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9171640B2 (en) 2009-10-09 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device
CN107195328B (zh) * 2009-10-09 2020-11-10 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR20120116403A (ko) 2009-11-06 2012-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널 및 터치 패널의 구동 방법
US8102962B2 (en) * 2010-01-11 2012-01-24 Au Optronics Corporation Bidrectional shifter register and method of driving same
KR102581069B1 (ko) 2010-02-05 2023-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09182004A (ja) * 1995-12-21 1997-07-11 Sharp Corp 走査回路および画像表示装置
JP2001035180A (ja) * 1999-07-21 2001-02-09 Casio Comput Co Ltd シフトレジスタ及び電子装置
US6963327B2 (en) * 2000-10-24 2005-11-08 Alps Electronics Co., Ltd. Shift register circuit including first shift register having plurality of stages connected in cascade and second shift register having more stages
US7586478B2 (en) * 2001-04-27 2009-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20040140839A1 (en) * 2003-01-17 2004-07-22 Shou Nagao Pulse output circuit, shift register and electronic equipment
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
US7511709B2 (en) * 2003-07-18 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Display device
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20050285840A1 (en) * 2004-06-29 2005-12-29 Yong-Ho Jang Driving circuit including shift register and flat panel display device using the same
US20090027083A1 (en) * 2006-06-02 2009-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same

Also Published As

Publication number Publication date
CN112242173B (zh) 2024-08-20
JP7507220B2 (ja) 2024-06-27
TW201637023A (zh) 2016-10-16
US20130341618A1 (en) 2013-12-26
CN102687204A (zh) 2012-09-19
JP2020091932A (ja) 2020-06-11
US20220216242A1 (en) 2022-07-07
US11296120B2 (en) 2022-04-05
JP6239699B2 (ja) 2017-11-29
JP2017027649A (ja) 2017-02-02
CN112242173A (zh) 2021-01-19
JP6982705B2 (ja) 2021-12-17
KR101693816B1 (ko) 2017-01-06
JP5980402B2 (ja) 2016-08-31
US20230326928A1 (en) 2023-10-12
JP2015057750A (ja) 2015-03-26
JP2016076287A (ja) 2016-05-12
JP2017156757A (ja) 2017-09-07
JP2018063746A (ja) 2018-04-19
JP2018081310A (ja) 2018-05-24
JP6255126B2 (ja) 2017-12-27
JP2021101247A (ja) 2021-07-08
TW201128650A (en) 2011-08-16
JP6129396B2 (ja) 2017-05-17
JP5839747B2 (ja) 2016-01-06
KR20170001754A (ko) 2017-01-04
KR20120093922A (ko) 2012-08-23
JP6574824B2 (ja) 2019-09-11
US20180061866A1 (en) 2018-03-01
JP2022033795A (ja) 2022-03-02
CN107180608A (zh) 2017-09-19
US20110085635A1 (en) 2011-04-14
TWI631567B (zh) 2018-08-01
JP6756694B2 (ja) 2020-09-16
JP2017076453A (ja) 2017-04-20
JP6850839B2 (ja) 2021-03-31
CN107195328B (zh) 2020-11-10
WO2011043215A1 (en) 2011-04-14
US8526567B2 (en) 2013-09-03
JP2023039950A (ja) 2023-03-22
CN107195328A (zh) 2017-09-22
JP2024111089A (ja) 2024-08-16
CN107180608B (zh) 2020-10-02
KR101843558B1 (ko) 2018-03-30
JP2011100532A (ja) 2011-05-19

Similar Documents

Publication Publication Date Title
JP6850839B2 (ja) 液晶表示装置
TWI591646B (zh) 半導體裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees