JP5105842B2 - 酸化物半導体を用いた表示装置及びその製造方法 - Google Patents

酸化物半導体を用いた表示装置及びその製造方法 Download PDF

Info

Publication number
JP5105842B2
JP5105842B2 JP2006328307A JP2006328307A JP5105842B2 JP 5105842 B2 JP5105842 B2 JP 5105842B2 JP 2006328307 A JP2006328307 A JP 2006328307A JP 2006328307 A JP2006328307 A JP 2006328307A JP 5105842 B2 JP5105842 B2 JP 5105842B2
Authority
JP
Japan
Prior art keywords
insulating layer
display device
layer
transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006328307A
Other languages
English (en)
Other versions
JP2008141119A5 (ja
JP2008141119A (ja
Inventor
政史 佐野
健治 ▲高▼橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006328307A priority Critical patent/JP5105842B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Priority to KR1020097013546A priority patent/KR101126129B1/ko
Priority to US12/515,190 priority patent/US8164256B2/en
Priority to PCT/JP2007/073619 priority patent/WO2008069286A2/en
Priority to EP07850227.5A priority patent/EP2084746B1/en
Priority to EP17000733.0A priority patent/EP3249694B1/en
Priority to CN200780045082XA priority patent/CN101548383B/zh
Priority to TW096146104A priority patent/TWI373133B/zh
Publication of JP2008141119A publication Critical patent/JP2008141119A/ja
Publication of JP2008141119A5 publication Critical patent/JP2008141119A5/ja
Priority to US13/417,483 priority patent/US8541944B2/en
Application granted granted Critical
Publication of JP5105842B2 publication Critical patent/JP5105842B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Shift Register Type Memory (AREA)

Description

本発明は、酸化物半導体を用いた表示装置及びその製造方法に係り、特にトップエミッション型若しくはボトムエミッション型又は両面発光型の有機ＥＬ表示装置や無機ＥＬ表示装置に関する。
ＩＴＯ（Indium Tin Oxide)は、透明電極として透過型の液晶デバイスなどに用いられているが、ＩＴＯの主原料であるＩｎ２Ｏ３は希少金属であり、今後も継続的に、所望の供給ができるかどうかが懸念されている。そこで、Ｉｎ２Ｏ３の含有量を低く抑え、低抵抗かつ光学吸収端が紫外域にあり、青色透過性に優れた新規な透明導電体材料の製造方法及び電極材が提案されている（特許文献１参照）。
また、ＩＴＯに代替し得る材料の研究開発が盛んに行われている。例えば、酸化亜鉛膜（ＺｎＯ）、亜鉛―インジウム系酸化物（例えば、特許文献２参照）、亜鉛―インジウム系酸化物に所定量のガリウムなどを加えた酸化物（特許文献３参照）が提案されている。
また、近年では、電極のみならず、例えばトランジスタのチャネル層（「活性層」、「能動層」等とも言う。）も透明な膜で形成しようとする試みもある。例えば、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）の開発が活発に行われている（特許文献４参照）。
また、近年では、有機ＥＬの発光素子の研究開発が活発であるが、この有機ＥＬをディスプレイに応用する場合には、アクティブマトリックス型で駆動されるのが主流である。このアクティブマトリックス駆動には、通常アモルファスシリコン若しくはポリシリコンを用いたＴＦＴが利用されている。
また、駆動素子の劣化を阻止し、かつ、テレビジョン映像表示を可能にする高画質・高輝度ディスプレイの実現を目的とした有機ＥＬディスプレイが開示されている（特許文献５参照）。これによると、アクティブマトリックスの有機ＥＬディスプレイにおいて、単結晶シリコンを活性層に用いたＭＯＳ（Metal Oxide Semiconductor）電界効果トランジスタを二つ用いることで、高画質で駆動素子の劣化を阻止している。
また、最近、亜鉛―インジウム系酸化物に所定量のガリウムなどを加え電子キャリア濃度を１０１８／ｃｍ３未満に制御した、非晶質酸化物で電界効果型トランジスタを作製し、画像表示装置或は発光装置に応用した例が開示されている（特許文献６、７参照）。
特開２０００−０４４２３６号公報 特開平７−２３５２１９号公報 特開２０００−０４４２３６号公報 特開２００２−７６３５６号公報 特開平０９−１１４３９８号公報 特開２００６−１６５５２８号公報 特開２００６−１８６３１９号公報
従来の有機発光表示装置は、駆動用トランジスタの活性層（チャネル層）として、アモルファスシリコンやポリシリコンが主に用いられているため、そのゲート絶縁層と層間絶縁層を区別することなく用いることも可能であった。また、もともと活性層であるアモルファスシリコンやポリシリコン中にも水素原子を含んでいるので、絶縁層中の水素の拡散はほとんど問題とならなかった。むしろ、プラズマＣＶＤ（Chemical Vapor Deposition）法で作製したａ−ＳｉＮ：Ｈ膜中の水素は、アモルファスシリコン中の欠陥を補償する効果があると言われていた。
一方で、酸化物半導体を駆動トランジスタの活性層として用いた場合、特に問題なく駆動している場合と、長時間使用した時に、原因は不明であるがオフ電流が上昇してくるという現象が見つかった。この現象は、酸化物半導体活性層に接する絶縁層の形成方法に依存しているようでもあるが、その原因は明らかではなかった。そのため、これに起因して、時として、特性低下を引き起こすという課題があった。また、その特性低下は、長時間アクティブマトリックス駆動させている時に集中していた。
上記のように従来の酸化物半導体は、それを積層型のデバイスとして使用する場合、絶縁層に水素を多く含有すると、その水素の拡散により、特性低下を引き起こしやすいという課題があった。この課題は、とくにＴＦＴの活性層に酸化物半導体を用いた表示装置の場合に顕著であった。この場合には、長時間安定して駆動し、高精細で画像欠陥が少ない画像を表示することができないという課題があった。
本発明は、上記課題を解決するもので、酸化物半導体が持っている高移動度、高特性を低下させることが無く、長時間安定して駆動でき、高精細で画像欠陥が少ない画像を表示することができる表示装置及びその製造方法を提供することを目的とする。
上記目的を達成するため、本発明に係る表示装置は、活性層を有するトランジスタと、マトリックス配線部を構成する、走査電極線、信号電極線、及び第１の絶縁層とを有し、前記活性層は、少なくとも一部が非晶質であるＩｎとＺｎとを含む酸化物からなり、前記活性層と前記第１の絶縁層との間に、前記活性層に接し、含有水素量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満である第２の絶縁層を有し、前記第一の絶縁層の含有水素量よりも、前記第２の絶縁層の含有水素量が少ないことを特徴とする。また、前記表示装置において、更に、発光層と、前記発光層を挟む一対の電極とを有し、前記一対の電極の一方が前記トランジスタに電気的に接続されていることも特徴の一つとする。
また本発明に係る表示装置の製造方法は、走査電極線、第１の絶縁層、及び信号電極線を有するマトリックス配線部を形成する工程と、少なくとも一部が非晶質であるＩｎとＺｎとを含む酸化物からなる活性層を有するトランジスタを形成する工程と、前記第１の絶縁層と前記活性層の間に、前記活性層に接し、含有水素量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満である第２の絶縁層を形成する工程とを有し、前記第一絶縁層は水素を含有し、前記第一の絶縁層の含有水素量よりも、前記第２の絶縁層の含有水素量が少ないことを特徴とする。また、前記表示装置の製造方法は、更に、発光層、及び前記発光層を挟む一対の電極を形成する工程を含むことも特徴の一つとする。
本発明によれば、少なくとも一部が非晶質であるＩｎとＺｎとを含む酸化物からなる活性層を有するトランジスタが、長時間安定して駆動し、高精細で画像欠陥が少ない画像が表示できる表示装置を提供可能となる。これによれば、長期安定性に優れたボトムエッミッションタイプ、トップエミッションタイプ又は両面発光が可能な高輝度表示装置を提供できる。
以下、本発明に係る表示装置の実施形態について、図面を参照して具体的に説明する。
まず、本発明の概要について説明する。
本発明者らは、ＴＦＴの酸化物半導体活性層、ゲート絶縁層、層間絶縁層及びこれに関する膜の成長条件に関する研究開発を精力的に進めた。その結果、成膜時の酸素雰囲気の条件を制御すること、及び、ゲート絶縁層、層間絶縁層中の水素含有量を制御することで、長期安定性に優れたＴＦＴを作製することに成功した。
詳述すると、本発明者らは、例えば、所望の電子キャリア濃度を有する酸化物半導体活性層とＹ２Ｏ３絶縁層とから、優れた移動度を有するノーマリーオフ型のＴＦＴを作成し、発光素子などの画像表示装置に適用できることを見出した。その後、長時間繰り返し発光試験等を行うことで、正常動作を示さないものもまれに確認され、特にマトリックス配線をした素子に多く見られる傾向を見つけた。
更にその後、マトリックス配線部の層間絶縁層が低温のプラズマＣＶＤで形成されたａ−ＳｉＮｘ：Ｈの時にその変化が大きいことが発見され、更に鋭意検討した。その結果、スパッタ法を用いて、水素含有量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満の絶縁層を形成し、その絶縁層上にＴＦＴの酸化物半導体活性層を形成することにより、ＴＦＴの長時間安定性に顕著な効果があることを発見した。同様の効果は、ＴＦＴの酸化物半導体活性層のソース電極及びドレイン電極に接する部分以外を、上記と同様の水素含有量をもつ絶縁層で覆う形態でも得られた。
ここで、酸化物半導体活性層に接する絶縁層は、含有水素量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満となるように制御しながら形成する。この絶縁層の形成方法は、スパッタ法を用いることで実現できるが、本発明はスパッタ法に何ら限定されるものではない。例えば、低温プラズマＣＶＤ法でアモルファス窒化シリコン（ａ−ＳｉＮｘ：Ｈ）を形成し、ラピッドサーマルアニール法で４５０℃に加熱することにより、含有水素量を３×１０２１（ａｔｏｍｓ／ｃｍ３）未満に制御することもできる。また、高温プラズマＣＶＤ法によっても作製可能である。
本発明は、このような知見をもとに完成されたもので、上記の膜を用いて表示装置を提供するものである。以下、本発明の表示装置の実施形態について具体的に説明する。
本実施形態に係る表示装置は、１）ＴＦＴ、２）発光層、３）発光層を挟む下部電極及び上部電極（一対の電極）、４）走査電極線、第１の絶縁層、信号電極線を有するマトリックス配線部とを備える。この構成において、ＴＦＴの活性層が少なくとも一部が非晶質であるＩｎとＺｎとを含む酸化物からなり、活性層と第１の絶縁層との間に含有水素量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満である第２の絶縁層を有する。
この構成では、第１の絶縁層の含有水素量よりも、第２の絶縁層の含有水素量が少ないことが好ましい。また、ＴＦＴの活性層のうちソース電極及びドレイン電極に接する部分以外の部分は、少なくとも水素含有量が第２の絶縁層で覆われていてもよい。また、第１の絶縁層の水素含有量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満であってもよい。また、ＴＦＴは、走査電極線、第１の絶縁層、信号電極線からなるマトリックス配線部の上部に直列状に又は隣接部に並列状に配置されていてもよい。さらに、ＴＦＴは、走査電極線、第１の絶縁層、信号電極線からなるマトリックス配線部の上部又は隣接部に、スパッタ工程により形成された第２の絶縁層をゲート絶縁層として構成されてもよい。第１の絶縁層は、マトリックス配線部の層間絶縁層に対応する。第２の絶縁層は、主にＴＦＴのゲート絶縁層に対応するが、これに限定されず、ＴＦＴのソース電極及びドレイン電極に接する部分以外の部分を全て覆う絶縁層で構成してもよい。
本実施形態の表示装置の製造方法を説明すると、１）マトリックス配線部を形成する工程、２）ＴＦＴを形成する工程、３）第２の絶縁層を形成する工程、４）発光層を形成する工程、５）発光層を挟む一対の電極（上部電極、下部電極）を形成する工程を有する。マトリックス配線部は、走査電極線、層間絶縁層（第１の絶縁層）、及び信号電極線を有する。ＴＦＴは、少なくとも一部が非晶質であるＩｎとＺｎとを含む酸化物からなる活性層を有する。第２の絶縁層は、含有水素量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満の絶縁層である。一対の電極は、発光層を挟む上部電極及び下部電極である。
本実施形態の表示装置では、次のような製造方法を採用することが可能である。
１）走査電極線、層間絶縁層、信号電極線からなるマトリックス配線部を先に形成する。その後に活性層と、スパッタ工程により形成された第２の絶縁層とを有するＴＦＴを形成する。そして、下部電極と、発光層と、上部電極とを形成する。
２）走査電極線、第１の絶縁層、信号電極線からなるマトリックス配線部と、下部電極とを先に形成する。その後に、活性層、及びスパッタ工程により形成された第２の絶縁層を有するＴＦＴと、発光層と、上部電極とを形成する。
３）走査電極線、第１の絶縁層、信号電極線からなるマトリックス配線部を先に形成する。その後に、活性層のソース電極及びドレイン電極以外が、スパッタ工程により形成された第２の絶縁層で覆われたＴＦＴと、発光層と、下部電極と、上部電極とを形成する。
４）走査電極線、第１の絶縁層、信号電極線からなるマトリックス配線部と、下部電極とを先に形成する。その後に、活性層のソース電極及びドレイン電極以外が、スパッタ工程により形成された第２の絶縁層で覆われたＴＦＴと、発光層と、上部電極とを形成する。
以下、本実施形態の表示装置について、酸化物半導体活性層と、含有水素量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満の第２の絶縁層とを中心にして、その詳細を説明する。
（透明アモルファス酸化物膜）
まず、酸化物半導体活性層として、本発明者らが作製することに成功した電子キャリア濃度が１０１８／ｃｍ３未満の透明アモルファス酸化物膜について詳述する。
上記透明アモルファス酸化物膜とは、具体的には、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含み構成され、結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表され、電子キャリア濃度が１０１８／ｃｍ３未満であるものである。なお、この膜において、電子移動度が１ｃｍ２／（Ｖ・秒）以上にすることも好ましい形態である。
上記膜をＴＦＴのチャネル層（活性層）に用いれば、トランジスタオフ時のゲート電流が０．１μＡ未満のノーマリーオフで、オン・オフ比が１０３超のトランジスタ特性を持ち、かつ可視光に透明でフレキシブルなＴＦＴを作成することができる。なお、上記透明アモルファス酸化物膜は、伝導電子数の増加とともに、電子移動度が大きくなる。透明アモルファス酸化物膜を形成する基板としては、金属基板、金属薄板、ガラス基板、プラスチック基板又はプラスチックフィルムなどを用いることができる。
本発明者らは、この透明アモルファス酸化物膜は、伝導電子数の増加とともに、電子移動度が大きくなるという特異な特性を見出した。そして、その膜を用いてＴＦＴを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性がさらに向上することを見出した。
透明アモルファス酸化物膜を薄膜トランジスタのチャネル層として用いると、電子移動度が１ｃｍ２／（Ｖ・秒）以上、かつ電子キャリア濃度が１０１８／ｃｍ３未満とすることが好ましい。さらに、好ましくは５ｃｍ２／（Ｖ・秒）以上、かつ１０１６／ｃｍ３未満とすることが好ましい。この範囲に電子移動度と電子キャリア濃度を制御することにより、オフ時（ゲート電圧無印加時）のドレイン・ソース端子間の電流を、１０μＡ未満、好ましくは０．１μＡ未満にすることができる。
また、該薄膜を用いれば、電子移動度が１ｃｍ２／（Ｖ・秒）以上、好ましくは５ｃｍ２／（Ｖ・秒）以上の時は、ピンチオフ後の飽和電流を１０μＡ超にできる。そしてオン・オフ比を１０３以上とすることができる。ＴＦＴでは、ピンチオフ状態では、ゲート端子に高電圧が印加され、チャネル中には高密度の電子が存在している。
したがって、本発明によれば、電子移動度が増加した分だけより飽和電流値を大きくすることができる。この結果、オン・オフ比の増大、飽和電流の増大、スイッチング速度の増大など、ほとんど全てのトランジスタ特性が向上する。なお、通常の化合物中では、電子数が増大すると、電子間の衝突により電子移動度は減少する。
上記ＴＦＴの構造としては、半導体チャネル層の上にゲート絶縁膜とゲート端子とを順に形成するスタガ（トップゲート）構造が採用できる。さらに、ゲート端子の上にゲート絶縁膜と半導体チャネル層を順に形成する逆スタガ（ボトムゲート）構造が採用できる。
（膜組成について）
結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表される透明アモルファス酸化物薄膜は、ｍの値が６未満の場合は８００℃以上の高温までアモルファス状態が安定に保たれる。しかし、ｍの値が大きくなるにつれＩｎＧａＯ３に対するＺｎＯの比が増大し、ＺｎＯ組成に近づくにつれ結晶化しやすくなる。したがって、アモルファスＴＦＴのチャネル層としては、ｍの値が６未満であることが好ましい。
（透明アモルファス酸化物膜中への水素イオン打ち込みについて）
Ｉｎ−Ｇａ−Ｚｎのアモルファス酸化物を得るには、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）を有する多結晶焼結体をターゲットとして、雰囲気ガスとして、アルゴンガスと酸素ガスを用いたスパッタ蒸着法で作成した。基板温度は室温にコントロールし、スパッタ圧力は０．４８Ｐａとし、酸素ガス比が５％で成膜した。この堆積膜である透明アモルファス酸化物（ａ−ＩｎＧａＺｎ：Ｏ）膜中に水素イオンを注入し、その水素イオン注入量（１／ｃｍ３）に対する抵抗率（Ωｍ）の変化を調べた。その結果を図１に示す。
これによると、図１に示すように、この透明アモルファス酸化物膜では、水素イオン注入量が１０１９／ｃｍ３付近で、抵抗率が４―５桁変化し、水素イオン注入量の増加に伴い、低抵抗な膜となってしまうことが分かった。これにより、透明アモルファス酸化物（ａ−ＩｎＧａＺｎ：Ｏ）膜中への水素イオンの効果が明らかとなった。ただし、水素イオン注入量１０１９／ｃｍ３の値が、絶対的な数値ではなく、作製条件や、作成方法によって、抵抗率が変化する水素イオン注入量は変わる。
（絶縁層中の水素原子濃度について）
プラズマＣＶＤ法、或はスパッタ法で作製した、ａ−ＳｉＮ：Ｈ、ａ−ＳｉＮｘ、ａ−ＳｉＯｘ：Ｈ、ａ−ＳｉＯｘ中に含有される水素原子濃度を、ＳＩＭＳ（Secondary Ion Mass Spectrometry）測定装置を用いて測定した。その結果を図２に示す。これによると、図２に示すように、プラズマＣＶＤ法で作製した、ａ−ＳｉＮ：Ｈ膜中の水素原子濃度は、１×１０２２（ａｔｏｍｓ／ｃｍ３）程度であり、そのａ−ＳｉＮ：Ｈ膜中から、ａ−ＩｎＧａＺｎ：Ｏ膜中に、水素原子が拡散していくことが分かった。
また、スパッタ工程で作製した絶縁層中の水素原子濃度を同様に測定した。その結果を図３に示した。これによると、スパッタ法で作製した、絶縁層（ａ−ＳｉＯｘ）中の水素原子濃度は、３×１０２１（ａｔｏｍｓ／ｃｍ３）未満であった。
この測定結果から、絶縁層作製条件及び方法等により、絶縁層中の水素原子濃度を低減できることが確認された。
（ＴＦＴ特性のゲート絶縁層中の水素原子量依存性について）
水素原子を多く含む（水素原子濃度は、１×１０２２（ａｔｏｍｓ／ｃｍ３））ゲート絶縁層からなるＴＦＴの経時変化をＩｄ−Ｖｇ特性で比較した。その結果を図４に示す。これによると、時間とともに、オフ電流が大きくなり、最後はオンオフしない状態になることが分かった。
一方、ゲート絶縁層中の水素原子が少ない（水素含有量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満）ＴＦＴの経時変化を図５に示す。こちらは、ほとんど変化が見られず、良好な特性を維持した。
また、ゲート絶縁層中の水素原子濃度と、作成２０日後のＴＦＴ特性におけるオン／オフ比の関係を図６に示した。この結果から、水素原子濃度は、少なくとも３×１０２１（ａｔｏｍｓ／ｃｍ３）未満にした方が良い特性を示していた。これは、先の結果からも、水素の酸化物半導体層への拡散により、酸化物半導体が低抵抗となり、オン／オフ比が取れなくなったものと考えられる。
以上のように、透明アモルファス酸化物膜を用いた薄膜トランジスタに用いるゲート絶縁膜としては、ＳｉＯｘ、ＳｉＮｘ、が好ましい。ただし、長時間安定性を保つためには、絶縁層中の水素含有量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満であることが不可欠であり、水素含有量が多い膜では、経時的変化が現れ、オフ電流が増加してくることが分かった。また、他の絶縁層、例えば、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＨｆＯ２、膜中の水素含有量についても同様であると容易に予測される。また、本発明者らの知見によれば、絶縁層中に含まれる水素含有量は、３×１０２１（ａｔｏｍｓ／ｃｍ３）未満であれば本発明の効果が得られるため、特に下限値は存在しない。したがって、絶縁層中に含まれる水素含有量の下限値は、理想的には０である。
また、ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。
また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。
また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、ＴＦＴ構造として、スタガ構造及び逆スタガ構造のいずれも形成することができる。
ＴＦＴは、ゲート端子、ソース端子及びドレイン端子を備えた３端子素子である。そして、セラミックス、ガラス又はプラスチックなどの絶縁基板上に成膜した半導体薄膜を、電子又はホールが移動するチャネル層として用いる。動作時にはゲート端子に電圧を印加して、チャンネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。
次に、本発明の実施形態に係る表示装置について具体的に説明する。
本実施形態は、上記透明アモルファス酸化物膜を用いた表示装置に関する。具体的には、上記透明アモルファス酸化物膜である半導体を用いたＴＦＴにより駆動される表示装置に関するものであり、特に有機ＥＬを駆動して発光させる光源やディスプレイに関するものである。これにより、軽量で割れにくいプラスティックス等の基板でも表示装置を提供できる。
次に、本実施形態に係る表示装置の基本的構成を図７を用いて説明する。
図中、４００は基板、４０１は電源供給線、４０２はＧＮＤ（接地）線、４０３は信号電極線、４０４は第１の絶縁層（層間絶縁層）、４０５はそれぞれのコンタクトホールに埋め込んだコンタクト電極である。また、４０６はゲート電極、４０７は走査電極線、４０８は第２の絶縁層、４０９はアモルファス酸化物半導体、４１０はソース電極及びドレイン電極、４１１は下部電極、４１２は第３の絶縁層、４１３は発光層、４１４は上部電極である。このうち、第２の絶縁層４０８及び第３の絶縁層４１２が、本発明の第２の絶縁層を構成する。
まず、基板４００上に、電源供給線４０１、ＧＮＤ線４０２、信号電極線４０３をパターニングし、その後、第１の絶縁層４０４を堆積し、その第１の絶縁層４０４内の所望の位置にコンタクトホールを開け、更に所望の位置にコンタクト電極４０５を埋め込む。
次に、第１の絶縁層４０４上に、ゲート電極４０６、走査電極線４０７をパターニングする。このとき、必要数のトランジスタに応じて、ゲート電極４０６を所望の位置に配置し、かつ必要数のコンデンサの電極（非図示）もパターニングする。このように、トランジスタの形成前に、マトリックス配線部を形成することも本発明の特徴の一つである。
次いで、スパッタ工程により、水素含有量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満の第２の絶縁層４０８を形成する。更に、第２の絶縁層４０８内の所望の位置にコンタクトホールを開け、そのコンタクトホール内にコンタクト電極を埋め込む。
次いで、発光部の下部電極４１１を、コンタクト電極４０５を介して電源供給線４０１と接合し、第２の絶縁層４０８上にアモルファス酸化物半導体４０９をパターニングする。その後、ソース電極及びドレイン電極４１０を形成し、その内の一方の電極を、コンタクト電極を介してＧＮＤ線４０２と接合する。
次に、トランジスタのチャネル部保護のために、スパッタ工程により水素含有量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満の第３の絶縁層４１２を形成する。次いで、下部電極４１１上に、不図示のホール輸送層、発光部、電子輸送層等からなる発光層４１３を形成する。次いで、発光層４１３上に上部電極４１４を堆積し、その上部電極４１４を、ソース電極及びドレイン電極４１０の内の他方の電極に接合する。
なお、発光層４１３は、この構成に何ら限定されるものではない。また、ＴＦＴがＯＮ状態の時には、発光層４１３には電圧が印加されて発光に至る。上部電極４１４は、発光素子がボトムエッミッションとして使用する場合には、金属電極を使用し、両面発光をさせるには、透明電極を使用してもよい。その発光素子の目的によって変更することができる。
次に、本実施形態で用いた表示装置の各構成要素について詳しく説明する。
１．基板
一般的に画像表示装置にはガラス基板が用いられているが、本発明に用いる基板としては、基本的には平坦性があれば構わない。本発明で用いているＴＦＴは低温で形成可能であるので、一般的にはアクティブマトリックスでは使用が困難であるプラスチック基板が使用可能である。これにより軽量で壊れにくい画像表示装置が得られるが、ある程度ならば曲げることも可能になる。
これ以外にも、勿論Ｓｉの様な半導体基板やセラミックス基板も利用可能である。また平坦であれば金属基板上に絶縁層を設けた基板も利用可能である。
２．トランジスタ
活性層としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体を用いる。この組成にＭｇなどを置換若しくは添加することが可能であるが、所望の特性すなわち電子キャリア濃度が１０１８／ｃｍ３未満であり、電子移動度が１ｃｍ２／（Ｖ・秒）超であれば構わない。
活性層の形成には、前述通りスパッタ法やパルスレーザー蒸着法が適しているが、生産性に有利な各種スパッタリング法がより好ましい。また、この活性層と基板の間には適宜バッファー層を挿入することも有効である。
ゲート絶縁膜には、前述したＡｌ２Ｏ３、Ｙ２Ｏ３、ＨｆＯ２、ＳｉＯｘ、ＳｉＮｘ、が好ましい。ただし、長時間安定性を保つためには、前記絶縁層中の水素含有量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満であることが必要不可欠である。
３．下部電極
発光層が有機ＥＬに代表される電流注入型のものの場合には、その構成により好ましい電極を採用する。例えば、下部電極に接続される発光層が陽極の場合には、仕事関数の大きな透明電極であることが好ましい。例としては、電子キャリア濃度が１０１８／ｃｍ３以上のＩＴＯや導電性ＺｎＯ、Ｉｎ−Ｚｎ−Ｏ、などが挙げられる。また、電子キャリア濃度が１０１８／ｃｍ３以上のＩｎ−Ｇａ−Ｚｎ−Ｏ系も利用可能である。この場合には、ＴＦＴの場合とは異なり、キャリア濃度は多いほど、例えば１０１９／ｃｍ３以上が好ましい。
４．発光層
発光層としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のＴＦＴで駆動できるものであれば限定されるものではないが、特に有機ＥＬが好都合である。
本発明に用いる発光層は、一般的には、
１）ホール輸送層／発光部＋電子輸送層（電子輸送機能を有する発光部の意味）、
２）ホール輸送層／発光部／電子輸送層、
３）ホール注入層／ホール輸送層／発光部／電子輸送層、
４）ホール注入層／ホール輸送層／発光部／電子輸送層／電子注入層、
などの複数層の構成となっている。この他、電子障壁層や付着改善層なども挿入する場合がある。このうち、ホール輸送層／発光部／電子輸送層が、発光層の代表的な構成例である。なお、本発明の発光層は、これらの構成に限定されるものではない。
発光層には、蛍光とりん光を用いる場合があるが、発光効率からりん光を用いるのが有効である。りん光材料としては、イリジウム錯体が有用である。また、用いる分子としては低分子系及び高分子系の双方が利用可能であり、低分子系では一般的に蒸着で、高分子系はインクジェットや印刷で形成可能である。例としては、低分子系では、アミン錯体、アントラセン類、希土類錯体、貴金属錯体、高分子系としては、π共役系と色素含有ポリマーが挙げられる。
電子注入層としては、アルカリ金属やアルカリ土類金属及びそれらの化合物やアルカリ金属をドープした有機層などが挙げられる。また、電子輸送層としては、アルミ錯体やオキサジアゾール、トリアゾール類、フェナントロリン類などが挙げられる。また、ホール注入層としては、アリールアミン類、フタロシアニン類、ルイス酸ドープ有機層が挙げられる。さらに、ホール輸送層としては、アリールアミン類が挙げられる。
５．上部電極
上部電極は、両面発光タイプかボトムエミッションタイプか、及び陰極か陽極かで好ましい材料が異なってくる。
両面発光タイプでは、透明であることが必要である。例えば、ＩｎとＺｎの内、少なくとも１原子以上を含み、かつ電子キャリア濃度が１０１８／ｃｍ３以上となるよう酸素流量等の堆積条件を調整し、かつ少なくとも一部が非晶質の酸化物である導電性ＺｎＯ、Ｉｎ−Ｚｎ−Ｏ、或は、ＩＴＯなどが挙げられる。また、電子キャリア濃度が１０１８／ｃｍ３以上のＩｎ−Ｇａ−Ｚｎ−Ｏ系も利用可能である。また、アルカリ金属やアルカリ土類金属をドープした合金を数１０ｎｍ以下に形成して、その上部に透明電極を形成することにより上部電極とすることができる。
ボトムエミッションタイプの場合には、透明である必要がないので陽極の場合には仕事関数の大きなＡｕ合金やＰｔ合金等が、陰極の場合にはＡｇ添加Ｍｇ、Ｌｉ添加Ａｌ、シリサイド、ホウ化物、窒化物などが利用可能である。
本実施形態によれば、予めマトリックス配線部（通常層間絶縁膜は、Ｐ−ＣＶＤによるａ−ＳｉＯｘ：Ｈ、又はａ−ＳｉＮｘ：Ｈ、ａ−ＳｉＮＯｘ：Ｈ等が用いられる）を形成する。その後、絶縁層に水素を含有しにくい方法で別途絶縁層を形成し、その後、酸化物半導体層を形成して画素回路を作製する。このように水素含有量が少ない絶縁層で形成、或は保護されたＴＦＴを用いるため、従来の酸化物半導体を積層型のデバイスとして使用する場合、絶縁層に水素を多く含有すると、その水素の拡散により、特性低下を引き起こしやすいという課題を解決できる。これにより、酸化物半導体が持っている高移動度、高特性を低下させることが無く、安定した表示装置を提供できる。
（適用例）
上記実施形態を複数のマトリックス配線を有する表示装置に適用した構成例を、図８を用いて説明する。
図中、５５は画素を選択する選択用トランジスタであり、５６は発光層５８を駆動する駆動用トランジスタである。また、コンデンサ５７は選択された状態を保持するためのものであり、ＧＮＤ線５３と選択用トランジスタ５５のソース電極との間に電荷を蓄え、駆動用トランジスタ５６のゲートの信号を保持している。画素選択は、走査電極線５１と信号電極線５２により決定される。
より具体的に説明すると、画像信号がドライバー回路（不図示）から走査電極線５１を通してゲート電極へパルス信号で印加される。これと同時に、別のドライバー回路（不図示）から信号電極線５２を通して、やはりパスル信号で選択用トランジスタ５５へと印加されて画素が選択される。そのとき、選択用トランジスタ５５がＯＮとなり、ＧＮＤ線５３と選択用トランジスタ５５のソースの間にあるコンデンサ５７に電荷が蓄積される。これにより、駆動用トランジスタ５６のゲート電圧が所望の電圧に保持され、駆動用トランジスタ５６はＯＮになる。この状態は、次の信号を受け取るまで保持される。駆動用トランジスタ５６がＯＮである状態の間、発光層５８には電圧、電流が供給され続け、発光が維持されることになる。
この図８の例では、１画素に２個のトランジスタと１個のコンデンサを有する構成であるが、性能を向上させるために更に多くのトランジスタ等を組み込んでも構わない。本質的なのは、トランジスタの活性層の部分に少なくともＩｎとＺｎを含むアモルファス酸化物半導体を用い、水素含有量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満の絶縁層を用いていればよい。また、走査電極線、信号電極線、電源供給線等のマトリックス配線部が、トランジスタ部分より先に形成されていればよい。こうすることにより、長時間繰り返し特性に優れた画像表示装置を得られる。
（他の実施形態）
次に、本発明の別の実施形態に係る表示装置の基本的構成を図９を用いて説明する。
図中、６００は基板、６０１は下部電極、６０２は電源供給線、６０３は信号電極線、６０４はＧＮＤ線、６０５は第１の絶縁層（層間絶縁層）である。また、６０６はゲート電極、６０７は第２の絶縁層、６０８はアモルファス酸化物半導体、６０９はソース電極及びドレイン電極、６１０は第３の絶縁層、６１１はバンク、６１２は発光層、６１３は上部電極である。このうち、第２の絶縁層６０７及び第３の絶縁層６１０が、本発明の第２の絶縁層を構成する。
まず、図中、基板６００上に、発光層６１２の下部電極６０１をパターニングし、更に金属層を堆積後、電源供給線６０２、信号電極線６０３、ＧＮＤ線６０４もパターニングする。このとき、電源供給線６０２を下部電極６０１と接するようにパターニングする。
次いで、第１の絶縁層６０５を堆積し、パターニング後、その第１の絶縁層６０５内の所望の位置にコンタクトホールを開け、そのコンタクトホール内にコンタクト電極を埋め込む。次いで、第１の絶縁層６０５上の所望の位置にゲート電極６０６及び走査電極線（非図示）をパターニングする。このとき、必要数のトランジスタに応じて、ゲート電極６０６を配置し、かつ必要数のコンデンサの電極（非図示）もパターニングする。このように、トランジスタの形成前に、マトリックス配線部を形成することも本発明の特徴の一つである。
次に、水素含有量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満の第２の絶縁層６０７を形成し、更にその第２の絶縁層６０７内の所望の位置にコンタクトホールを開け、そのコンタクトホール内にコンタクト電極を埋め込む。そして、第２の絶縁層６０７上に、トランジスタの活性層となるアモルファス酸化物半導体６０８をパターニングする。その後、ソース電極及びドレイン電極６０９を形成し、その内の一方の電極を、コンタクト電極を介してＧＮＤ線６０４と接合する。次に、トランジスタのチャネル部保護のために、スパッタ工程により水素含有量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満の第３の絶縁層６１０を形成する。次いで、発光層の下部電極６０１上に、不図示のホール輸送層、発光部、電子輸送層等からなる発光層６１２を形成する。次いで、上部電極６１３を堆積し、その上部電極６１３を、ソース電極及びドレイン電極６０９の内の他方の電極に接合する。
なお、発光層６１２は、この構成に何ら限定されるものではない。また、ＴＦＴがＯＮ状態の時には、発光層６１２には電圧が印加されて発光に至る。上部電極６１３は、発光素子がボトムエッミッションとして使用する場合には、金属電極を使用し、両面発光をさせるには、透明電極を使用してもよい。その発光素子の目的によって変更することができる。
以下、本発明の表示装置及びその製造方法の各種実施例について詳しく説明する。
最初に、本発明の実施例１について説明する。
まず、被成膜基板として、ＳｉＯ２ガラス基板（コーニング社製１７３７）を用意した。成膜前処理としては、この基板の超音波脱脂洗浄をアセトン、ＩＰＡ（イソプロピルアルコール）、超純水により各５分ずつ行った後、空気中１００℃で乾燥させた。
次に、ターゲット材料として、Ａｌ−Ｓｉ（５％）を用い、ＤＣ（直流）スパッタ法で、２００ｎｍ堆積し、フォトリソグラフィー法とドライプロセス法により、電源供給線と、ＧＮＤ線と、信号電極線とを所望の位置にパターニングした。
次に、プラズマＣＶＤ法を用い、基板温度３００℃で、ａ−ＳｉＮｘ：Ｈ膜を、層間絶縁層として、６００ｎｍ堆積した。その後、所望の位置にコンタクトホールを開け、電源供給線と、ＧＮＤ線、信号電極線に、コンタクトを取るための電極を埋め込んだ、
更に、ターゲット材料としてＡｕ及びＴｉを用い、ＤＣスパッタ法でＴｉ／Ａｕ／Ｔｉをそれぞれ５ｎｍ／４０ｎｍ／５ｎｍ堆積した。そして、フォトリソグラフィー法とリフトオフ法により、所望の位置に走査電極線と、ＴＦＴのゲート電極２ヶ所と、コンデンサ用の電極とを設けた。
このようにして、基板上にマトリックス配線部を作成し、その後にＴＦＴのゲート電極と、コンデンサ用の電極とを作製した。
次に、マトリックス配線部を作製した基板上に、水素含有量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満の第２の絶縁層を作成する。ターゲット材料としては、ＳｉＯ２組成を有する焼結体（サイズ９８ｍｍΦ５ｍｍｔ）を用いた。堆積室内の到達真空は、２．０×１０−４Ｐａである。成膜前にＡｒガスフローを１３３Ｐａで２０分行い、更にプレスパッタを５分行った後、成膜中の全圧を０．１Ｐａで一定の値とし、Ａｒガス１０ｓｃｃｍフローし、ターゲットと被成膜基板間の距離は、７５（ｍｍ）であった。投入電力は、ＲＦ４００Ｗであり、成膜レートは、７（ｎｍ／ｍｉｎ）で行った。第２の絶縁層の堆積膜厚は、２００ｎｍとした。更に、ドライエッチングでコンタクトホールを開けた。ドライエッチングは、ＣＦ４ガス２０ｓｃｃｍ、５Ｐａ、ＲＦ１５０Ｗ、エッチングレート４１（ｎｍ／ｍｉｎ）で５．５分行った。
次に、ＴＦＴの活性層としてアモルファス酸化物半導体を作製する。ターゲット材料としては、ＩｎＧａＯ３（ＺｎＯ）４組成を有する多結晶焼結体（サイズ９８ｍｍΦ５ｍｍｔ）を用いた。この焼結体は出発原料として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ（各４Ｎ試薬）を湿式混合（溶媒：エタノール）し、仮焼結（１０００度：２ｈ）乾式粉砕、本焼結（１５００℃：２ｈ）を経て作製した。このターゲットの電気伝導度は１２（Ｓ／ｃｍ）であり、半絶縁体状態であった。堆積室内の到達真空は、３．０×１０−４Ｐａであり、成膜中の全圧を０．５Ｐａで一定の値とし、酸素ガス比を５％で行った。また、ターゲットと被成膜基板間の距離は７５（ｍｍ）であった。投入電力は、ＲＦ２００Ｗであり、成膜レートは、７．１（ｎｍ／ｍｉｎ）で行った。アモルファス酸化物半導体の堆積膜厚は、４０ｎｍとした。更に、ＨＣｌ：水（１：１０）の塩酸でウエットエッチングをして、アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏのパターニングを行った。
次に、ＴＦＴのソース電極及びドレイン電極と、発光層の下部電極とを作成する。ターゲット材料としては、ＩＴＯ（Ｓｎ：５％）組成を有する焼結体（サイズ９８ｍｍΦ５ｍｍｔ）を用いた。堆積室内の到達真空は、３．０×１０−４Ｐａである。成膜中の全圧を０．３Ｐａで一定の値とし、Ａｒガス１０ｓｃｃｍフローし、ターゲットと被成膜基板間の距離は７５（ｍｍ）であった。投入電力は、ＲＦ３００Ｗであり、成膜レートは、６０（ｎｍ／ｍｉｎ）で行った。膜厚は、１００ｎｍとし、フォトリソグラフィー法とリフトオフ法により、所望の位置にパターニングし、ソース電極及びドレイン電極、発光層の下部電極を形成した。
次に、アモルファス酸化物半導体上に、第２の絶縁層の作成方法と同じ方法で、２００ｎｍのＳｉＯｘをスパッタ法にて積層し、フォトリソグラフィー法とリフトオフ法により、所望の位置にパターニングし、第３の絶縁層を形成した。
次に、発光層の下部電極上に、発光層を形成した。抵抗蒸発法により、ホール注入層として、４，４’−ビス［Ｎ，Ｎ−ジアミノ］−４”−フェニルートリフェニルアミンを４５ｎｍ成膜した。その上にホール輸送層である４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル膜を２５ｎｍ成膜した。次に、発光層として４，４’−ビス（２，２−ジフェニルビニル膜を３０ｎｍ、更にその上に電子輸送層としてトリス（８−キノリノール）アルミニウム膜を１５ｎｍ形成して全体で有機ＥＬ発光層とした。
更に、抵抗加熱蒸着法によりＡｌとＡｇの合金を５０ｎｍ形成し、その上にＡｌを２００ｎｍ成膜して発光層の上部電極とした。上部電極は、ＴＦＴのドレイン電極と接続した。
その後、不図示の乾燥剤を含んだガラスキャプで封止し、基本構成が図７と同様な表示装置を作製した。
上記した素子の電源供給線、ＧＮＤ線、信号電極線、走査電極線にそれぞれ所望の電圧及び信号を与え、ＴＦＴを駆動すると、基板下面から、即ちボトムエミッションタイプで青色の発光が得られた。また、ＴＦＴを１００万回動作させたが、特に発光において、異常は見られなかった。
（比較例１）
本比較例として、実施例１と同様の構成のうち、水素含有量３×１０２１（ａｔｏｍｓ／ｃｍ３）未満の第２の絶縁層を用いずに層間絶縁層をＴＦＴのゲート絶縁層とする表示装置を形成した。ＴＦＴを動作していく内に、次第に本来の動作から外れ、本来電荷が保持され、発光が確認できていたところが、次第にリーク電流が増え、発光が点滅するようになった。
次に、本発明の実施例２について説明する。
まず、基板として、予め比抵抗１．４×１０−４Ω・ｃｍ、１００ｎｍのＩＴＯが成膜された、ＳｉＯ２ガラス基板（コーニング社製１７３７）を用意した。成膜前処理としては、この基板の超音波脱脂洗浄をアセトン、ＩＰＡ、超純水により各５分ずつ行った後、空気中１００℃で乾燥させた。
次に、フォトリソグラフィー法とウエットプロセス法により、発光層の下部電極をパターニングした。
次に、ターゲット材料としてＡｌ−Ｓｉ（５％）を用い、ＤＣスパッタ法で２００ｎｍ堆積し、フォトリソグラフィー法とドライプロセス法により、電源供給線とＧＮＤ線、信号電極線を所望の位置にパターニングした。この時、下部電極と電源供給線が接するようにパターニングした。
次に、プラズマＣＶＤ法を用い、基板温度２５０℃で、ａ−ＳｉＮｘ：Ｈ膜を、層間絶縁層として、７００ｎｍ堆積した。その後、所望の位置にコンタクトホールを開け、ＧＮＤ線、信号電極線に、コンタクトを取るための電極を埋め込んだ。
更に、ターゲット材料としてＡｕ及びＴｉを用い、ＤＣスパッタ法でＴｉ／Ａｕ／Ｔｉをそれぞれ５ｎｍ／４０ｎｍ／５ｎｍ堆積し、フォトリソグラフィー法とリフトオフ法により、所望の位置に走査電極線と、ゲート電極２ヶ所と、コンデンサ用の電極とを設けた。
このようにして、基板上にマトリックス配線部と、発光層の下部電極とを作成し、その後で、ＴＦＴのゲート電極と、コンデンサ用の電極とを作製した。
次に、マトリックス配線部を作製した基板上に、水素含有量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満の第２の絶縁層を作成する。ターゲット材料としては、ＳｉＯ２組成を有する焼結体（サイズ９８ｍｍΦ５ｍｍｔ）を用いた。堆積室内の到達真空は、２．０×１０−４Ｐａである。成膜前にＡｒガスフローを１３３Ｐａで２５分行い、更にプレスパッタを５分行った後、成膜中の全圧を０．１Ｐａで一定の値とし、Ａｒガス１０ｓｃｃｍフローし、ターゲットと被成膜基板間の距離は７５（ｍｍ）であった。投入電力は、ＲＦ４００Ｗであり、成膜レートは、７（ｎｍ／ｍｉｎ）で行った。第２の絶縁層の堆積膜厚は、２２０ｎｍとした。更に、ドライエッチングでコンタクトホールを開けた。ドライエッチングは、ＣＦ４ガス２０ｓｃｃｍ、５Ｐａ、ＲＦ１５０Ｗ、エッチングレート４１（ｎｍ／ｍｉｎ）で６．０分行った。
次に、ＴＦＴの活性層としてアモルファス酸化物半導体を作製する。ターゲット材料としては、ＩｎＧａＯ３（ＺｎＯ）４組成を有する多結晶焼結体（サイズ９８ｍｍΦ５ｍｍｔ）を用いた。この焼結体は出発原料として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ（各４Ｎ試薬）を湿式混合（溶媒：エタノール）し、仮焼結（１０００度：２ｈ）乾式粉砕、本焼結（１５００℃：２ｈ）を経て作製した。このターゲットの電気伝導度は１２（Ｓ／ｃｍ）であり、半絶縁体状態であった。堆積室内の到達真空は、３．０×１０−４Ｐａであり、成膜中の全圧を０．５Ｐａで一定の値とし、酸素ガス比を５．５％で行った。また、ターゲットと被成膜基板間の距離は７５（ｍｍ）であった。投入電力は、ＲＦ２００Ｗであり、成膜レートは、７．１（ｎｍ／ｍｉｎ）で行った。アモルファス酸化物半導体の堆積膜厚は、３５ｎｍとした。更に、ＨＣｌ：水（１：１０）の塩酸でウエットエッチングをして、アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏのパターニングを行った。
次に、ＴＦＴのソース電極及びドレイン電極を作成する。ターゲット材料としては、Ａｕ及びＴｉを用い、ＤＣスパッタ法で、Ｔｉ／Ａｕ／Ｔｉをそれぞれ５ｎｍ／１００ｎｍ／５ｎｍ堆積し、フォトリソグラフィー法とリフトオフ法により、所望の位置にソース電極及びドレイン電極を形成した。
次に、アモルファス酸化物半導体上に、前記第２の絶縁層の作成方法と同じ方法で、３００ｎｍのＳｉＯｘをスパッタ法にて積層し、フォトリソグラフィー法とリフトオフ法により、所望の位置にパターニングし、第３の絶縁層を形成した。
次に、発光層の下部電極上に、発光層を形成した。抵抗蒸発法によりホール注入層として４，４’−ビス［Ｎ，Ｎ−ジアミノ］−４”−フェニルートリフェニルアミンを４５ｎｍ成膜した。その上にホール輸送層である４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル膜を２５ｎｍ成膜した。次に、発光層として４，４’−ビス（２，２−ジフェニルビニル膜を３０ｎｍ、更にその上に電子輸送層としてトリス（８−キノリノール）アルミニウム膜を１５ｎｍ形成して全体で有機ＥＬ発光層とした。
更に、抵抗加熱蒸着法によりＡｌとＡｇの合金を５０ｎｍ形成し、その上Ａｌを２００ｎｍ成膜して発光層の上部電極とした。上部電極は、前記ＴＦＴのドレイン電極と接続した。
その後、不図示の乾燥剤を含んだガラスキャプで封止し、基本構成が図９と同様な表示装置を作製した。
上記した素子の電源供給線、ＧＮＤ線、信号電極線、走査電極線にそれぞれ所望の電圧及び信号を与え、ＴＦＴを駆動すると、基板下面から、即ちボトムエミッションタイプで青色の発光が得られた。また、ＴＦＴを１００万回動作させたが、特に発光において、異常は見られなかった。
（比較例２）
本比較例として、実施例２と同様の構成のうち、水素含有量３×１０２１（ａｔｏｍｓ／ｃｍ３）未満の第２の絶縁層を用いずに層間絶縁層をＴＦＴのゲート絶縁層とする表示装置を形成した。ＴＦＴを動作していく内に、次第に本来の動作から外れ、本来電荷が保持され、発光が確認できていたところが、次第にリーク電流が増え、発光が点滅するようになった。
次に、本発明の実施例３について説明する。
本実施例では、マトリックス配線部までは実施例１と同様に作製した。次に、マトリックス配線部を作製した基板上に、水素含有量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満の第２の絶縁層を作成する。ターゲット材料としては、Ｓｉ３Ｎ４組成を有する焼結体（サイズ９８ｍｍΦ５ｍｍｔ）を用いた。堆積室内の到達真空は、２．５×１０−４Ｐａである。成膜前にＡｒガスフローを１３３Ｐａで２０分行い、更にプレスパッタを５分行った後、成膜中の全圧を０．１Ｐａで一定の値とし、Ａｒガス１５ｓｃｃｍフローし、ターゲットと被成膜基板間の距離は７５（ｍｍ）であった。投入電力は、ＲＦ４００Ｗであり、成膜レートは、６（ｎｍ／ｍｉｎ）で行った。第２の絶縁層の堆積膜厚は、２００ｎｍとした。更に、ドライエッチングでコンタクトホールを開けた。ドライエッチングは、ＣＦ４ガス２０ｓｃｃｍ、５Ｐａ、ＲＦ１６０Ｗ、エッチングレート３５（ｎｍ／ｍｉｎ）で７分行った。
次に、ＴＦＴの活性層としてアモルファス酸化物半導体を作製する。ターゲット材料としては、ＩｎＧａＯ３（ＺｎＯ）４組成を有する多結晶焼結体（サイズ９８ｍｍΦ５ｍｍｔ）を用いた。この焼結体は出発原料として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ（各４Ｎ試薬）を湿式混合（溶媒：エタノール）し、仮焼結（１０００度：２ｈ）乾式粉砕、本焼結（１５００℃：２ｈ）を経て作製した。このターゲットの電気伝導度は１２（Ｓ／ｃｍ）であり、半絶縁体状態であった。堆積室内の到達真空は、３．０×１０−４Ｐａであり、成膜中の全圧を０．５Ｐａで一定の値とし、酸素ガス比を５％で行った。また、ターゲットと被成膜基板間の距離は７５（ｍｍ）であった。投入電力は、ＲＦ２００Ｗであり、成膜レートは、７．１（ｎｍ／ｍｉｎ）で行った。アモルファス酸化物半導体の堆積膜厚は、３０ｎｍとした。更に、ＨＣｌ：水（１：１０）の塩酸でウエットエッチングをして、アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏのパターニングを行った。
その後のプロセスは、実施例１と同様に行い、基本構成が図７と同様な表示装置を作製した。
上記した素子の電源供給線、ＧＮＤ線、信号電極線、走査電極線にそれぞれ所望の電圧及び信号を与え、ＴＦＴを駆動すると、基板下面から、即ちボトムエミッションタイプで青色の発光が得られた。また、ＴＦＴを１００万回動作させたが、特に発光において、異常は見られなかった。
次に、本発明の実施例４について説明する。
本実施例では、マトリックス配線部までは実施例２と同様に作製した。次に、マトリックス配線部を作製した基板上に、水素含有量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満の第２の絶縁層を作成する。ターゲット材料としては、Ｓｉ３Ｎ４組成を有する焼結体（サイズ９８ｍｍΦ５ｍｍｔ）を用いた。堆積室内の到達真空は、２．５×１０−４Ｐａである。成膜前にＡｒガスフローを１３３Ｐａで２０分行い、更にプレスパッタを５分行った後、成膜中の全圧を０．１Ｐａで一定の値とし、Ａｒガス２０ｓｃｃｍ、Ｏ２ガス３ｓｃｃｍフローし、ターゲットと被成膜基板間の距離は７５（ｍｍ）であった。投入電力は、ＲＦ４２０Ｗであり、成膜レートは、６（ｎｍ／ｍｉｎ）で行った。第２の絶縁層の堆積膜厚は、２００ｎｍとした。更に、ドライエッチングでコンタクトホールを開けた。ドライエッチングは、ＣＦ４ガス２０ｓｃｃｍ、５Ｐａ、ＲＦ１８０Ｗ、エッチングレート３２（ｎｍ／ｍｉｎ）で７分行った。
次に、ＴＦＴの活性層としてアモルファス酸化物半導体を作製する。ターゲット材料としては、ＩｎＧａＯ３（ＺｎＯ）４組成を有する多結晶焼結体（サイズ９８ｍｍΦ５ｍｍｔ）を用いた。この焼結体は出発原料として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ（各４Ｎ試薬）を湿式混合（溶媒：エタノール）し、仮焼結（１０００度：２ｈ）乾式粉砕、本焼結（１５００℃：２ｈ）を経て作製した。このターゲットの電気伝導度は１２（Ｓ／ｃｍ）であり、半絶縁体状態であった。堆積室内の到達真空は、３．０×１０−４Ｐａであり、成膜中の全圧を０．５Ｐａで一定の値とし、酸素ガス比を５．５％で行った。また、ターゲットと被成膜基板間の距離は７５（ｍｍ）であった。投入電力は、ＲＦ２２０Ｗであり、成膜レートは、７．１（ｎｍ／ｍｉｎ）で行った。アモルファス酸化物半導体の堆積膜厚は、３０ｎｍとした。更に、ＨＣｌ：水（１：１０）の塩酸でウエットエッチングをして、アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏのパターニングを行った。
その後のプロセスは、実施例２と同様に行い、基本構成が図９と同様な表示装置を作製した。
上記した素子の電源供給線、ＧＮＤ線、信号電極線、走査電極線にそれぞれ所望の電圧及び信号を与え、ＴＦＴを駆動すると、基板下面から、即ちボトムエミッションタイプで青色の発光が得られた。また、ＴＦＴを１００万回動作させたが、特に発光において、異常は見られなかった。
本発明に係る表示装置は、プラスチックフィルムをはじめとするフレキシブル素材に半導体の薄膜を形成し、フレキシブル表示装置にも応用できる。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス膜中への水素イオン注入量と膜抵抗率との関係を示すグラフである。 絶縁層中に含まれる水素原子のＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス膜中への分布拡散を示すグラフである。 本発明の絶縁層中の水素原子濃度を示すグラフである。 含有水素量が多いゲート絶縁層を用いたＴＦＴのＩｄ−Ｖｇ特性を示すグラフである。 本発明の含有水素量が少ないゲート絶縁層を用いたＴＦＴのＩｄ−Ｖｇ特性を示すグラフである。 本発明のゲート絶縁層中の水素原子濃度とＴＦＴ特性におけるオン／オフ比の関係を示すグラフである。 （ａ）は本発明の実施形態に係る表示装置に用いた代表的な画素部の上面図、（ｂ）は（ａ）中のＡ−Ａ線に沿った断面図、（ｃ）は（ａ）中のＢ−Ｂ線に沿った断面図である。 本発明の実施形態を複数のマトリックス配線を有する表示装置に適用した回路図である。 （ａ）は本発明の他の実施形態に係る表示装置に用いた代表的な画素部の上面図、（ｂ）は（ａ）中のＣ−Ｃ線に沿った断面図である。
符号の説明
５１ 走査電極線
５２ 信号電極線
５３ ＧＮＤ線
５４ 電源供給線
５５ 選択用トランジスタ
５６ 駆動用トランジスタ
５７ コンデンサ（保持容量）
５８ 発光層
４００ 基板
４０１ 電源供給線
４０２ ＧＮＤ線
４０３ 信号電極線
４０４ 第１の絶縁層（層間絶縁層）
４０５ コンタクトホールに埋め込んだ電極
４０６ ゲート電極
４０７ 走査電極線
４０８ 第２の絶縁層（本発明の第２の絶縁層）
４０９ アモルファス酸化物半導体
４１０ ソース電極及びドレイン電極
４１１ 下部電極
４１２ 第３の絶縁層（本発明の第２の絶縁層）
４１３ 発光層
４１４ 上部電極
６００ 基板
６０１ 下部電極
６０２ 電源供給線
６０３ 信号電極線
６０４ ＧＮＤ線
６０５ 第１の絶縁層（層間絶縁層）
６０６ ゲート電極
６０７ 第２の絶縁層（本発明の第２の絶縁層）
６０８ アモルファス酸化物半導体
６０９ ソース電極及びドレイン電極
６１０ 第３の絶縁層（本発明の第２の絶縁層）
６１１ バンク
６１２ 発光層
６１３ 上部電極

Claims (16)

  1. 活性層を有するトランジスタと、
    マトリックス配線部を構成する、走査電極線、信号電極線、及び第１の絶縁層とを有し、
    前記活性層は、少なくとも一部が非晶質であるＩｎとＺｎとを含む酸化物からなり、
    前記第１の絶縁層は水素を含有し、
    前記活性層と前記第１の絶縁層との間に、前記活性層に接し、含有水素量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満である第２の絶縁層を有し、
    前記第一の絶縁層の含有水素量よりも、前記第２の絶縁層の含有水素量が少ないことを特徴とする表示装置。
  2. 前記トランジスタは、前記活性層に接するソース電極及びドレイン電極を有し、
    前記活性層のうち前記ソース電極及び前記ドレイン電極に接する部分以外の部分を覆う第３の絶縁層を有することを特徴とする請求項１に記載の表示装置。
  3. 前記第３の絶縁層は、水素含有量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満であることを特徴とする請求項２に記載の表示装置。
  4. 前記マトリックス配線部と前記トランジスタとは、直列状又は並列状に配置され、
    前記第１の絶縁層と前記活性層とは、前記第２の絶縁層を介して接していることを特徴とする請求項１乃至３のいずれか１項に記載の表示装置。
  5. 更に、発光層と、
    前記発光層を挟む一対の電極とを有し、
    前記一対の電極の一方が前記トランジスタに電気的に接続されていることを特徴とする請求項１乃至３のいずれか１項に記載の表示装置。
  6. 前記第２の絶縁層はゲート絶縁膜として機能することを特徴とする請求項１乃至５のいずれか１項に記載の表示装置。
  7. 前記第１の絶縁層は、酸化シリコン、窒化シリコン、及び窒化酸化シリコンから選ばれる少なくとも１つを含み、
    前記第２の絶縁層は、酸化アルミニウム、酸化イットリウム、酸化ハフニウム、酸化シリコン、及び窒化シリコンから選ばれる少なくとも１つを含むこと特徴とする請求項１乃至６のいずれか１項に記載の表示装置。
  8. 走査電極線、第１の絶縁層、及び信号電極線を有するマトリックス配線部を形成する工程と、
    少なくとも一部が非晶質であるＩｎとＺｎとを含む酸化物からなる活性層を有するトランジスタを形成する工程と、
    前記第１の絶縁層と前記活性層の間に、前記活性層に接し、含有水素量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満である第２の絶縁層を形成する工程とを有し、
    前記第一絶縁層は水素を含有し、
    前記第一の絶縁層の含有水素量よりも、前記第２の絶縁層の含有水素量が少ないことを特徴とする表示装置の製造方法。
  9. 前記トランジスタを形成する工程は、前記マトリックス配線部を形成した後に前記トランジスタを形成する工程であることを特徴とする請求項８に記載の表示装置の製造方法。
  10. 更に、発光層、及び前記発光層を挟む一対の電極を形成する工程とを有することを特徴とする請求項８に記載の表示装置の製造方法。
  11. 前記トランジスタを形成する工程は、前記マトリックス配線部と、前記一対の電極のうちの一方とを形成した後に前記トランジスタを形成する工程であることを特徴とする請求項１０に記載の表示装置の製造方法。
  12. 前記トランジスタは、前記活性層に接するソース電極及びドレイン電極を有し、
    前記第２の絶縁層を形成する工程の後に、前記活性層のうち前記ソース電極及び前記ドレイン電極に接する部分以外を覆うように第３の絶縁層を形成する工程を有することを特徴とする請求項８乃至１１のいずれか１項に記載の表示装置の製造方法。
  13. 前記第３の絶縁層は、水素含有量が３×１０２１（ａｔｏｍｓ／ｃｍ３）未満であることを特徴とする請求項１２に記載の表示装置の製造方法。
  14. 前記第２の絶縁層の作成工程は、前記トランジスタの作成工程に含まれることを特徴とする請求項８乃至１３のいずれか１項に記載の表示装置の製造方法。
  15. 前記第２の絶縁層は、スパッタ法により形成されることを特徴とする請求項８乃至１４いずれか１項に記載の表示装置の製造方法。
  16. 前記第１の絶縁層は、酸化シリコン、窒化シリコン、及び窒化酸化シリコンから選ばれる少なくとも１つを含み、
    前記第２の絶縁層は、酸化アルミニウム、酸化イットリウム、酸化ハフニウム、酸化シリコン、及び窒化シリコンから選ばれる少なくとも１つを含むこと特徴とする請求項８乃至１５のいずれか１項に記載の表示装置の製造方法。
JP2006328307A 2006-12-05 2006-12-05 酸化物半導体を用いた表示装置及びその製造方法 Active JP5105842B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2006328307A JP5105842B2 (ja) 2006-12-05 2006-12-05 酸化物半導体を用いた表示装置及びその製造方法
US12/515,190 US8164256B2 (en) 2006-12-05 2007-11-30 Display apparatus using oxide semiconductor and production method thereof
PCT/JP2007/073619 WO2008069286A2 (en) 2006-12-05 2007-11-30 Display apparatus using oxide semiconductor and production method thereof
EP07850227.5A EP2084746B1 (en) 2006-12-05 2007-11-30 Display apparatus using oxide semiconductor and production method thereof
EP17000733.0A EP3249694B1 (en) 2006-12-05 2007-11-30 Field effect transistor using oxide semiconductor and display apparatus therewith
CN200780045082XA CN101548383B (zh) 2006-12-05 2007-11-30 使用氧化物半导体的显示设备及其制造方法
KR1020097013546A KR101126129B1 (ko) 2006-12-05 2007-11-30 산화물 반도체를 이용한 표시장치 및 그 제조방법
TW096146104A TWI373133B (en) 2006-12-05 2007-12-04 Display apparatus,production method thereof and a transistor
US13/417,483 US8541944B2 (en) 2006-12-05 2012-03-12 Display apparatus using oxide semiconductor and production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006328307A JP5105842B2 (ja) 2006-12-05 2006-12-05 酸化物半導体を用いた表示装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012180035A Division JP5553868B2 (ja) 2012-08-15 2012-08-15 酸化物半導体を用いた表示装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2008141119A JP2008141119A (ja) 2008-06-19
JP2008141119A5 JP2008141119A5 (ja) 2012-03-01
JP5105842B2 true JP5105842B2 (ja) 2012-12-26

Family

ID=39110785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006328307A Active JP5105842B2 (ja) 2006-12-05 2006-12-05 酸化物半導体を用いた表示装置及びその製造方法

Country Status (7)

Country Link
US (2) US8164256B2 (ja)
EP (2) EP2084746B1 (ja)
JP (1) JP5105842B2 (ja)
KR (1) KR101126129B1 (ja)
CN (1) CN101548383B (ja)
TW (1) TWI373133B (ja)
WO (1) WO2008069286A2 (ja)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101753574B1 (ko) 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR20160063402A (ko) 2008-09-12 2016-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
EP2202802B1 (en) * 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
DE102009007947B4 (de) * 2009-02-06 2014-08-14 Universität Stuttgart Verfahren zur Herstellung eines Aktiv-Matrix-OLED-Displays
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102342672B1 (ko) * 2009-03-12 2021-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101732859B1 (ko) 2009-06-30 2017-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101342179B1 (ko) 2009-09-24 2013-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN107195328B (zh) * 2009-10-09 2020-11-10 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
WO2011043206A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102081795B1 (ko) 2009-10-16 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
KR101291488B1 (ko) * 2009-10-21 2013-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101969279B1 (ko) * 2009-10-29 2019-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20240042253A (ko) * 2009-10-29 2024-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
CN102668096B (zh) 2009-10-30 2015-04-29 株式会社半导体能源研究所 半导体装置及其制造方法
CN104485341A (zh) * 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体装置
KR102433801B1 (ko) * 2009-11-13 2022-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
CN102668097B (zh) 2009-11-13 2015-08-12 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011065209A1 (en) * 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
KR101895080B1 (ko) 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101797253B1 (ko) * 2009-12-04 2017-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011068106A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
WO2011068032A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102640207A (zh) 2009-12-18 2012-08-15 株式会社半导体能源研究所 液晶显示装置及其驱动方法
KR101874779B1 (ko) * 2009-12-25 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 장치, 반도체 장치, 및 전자 장치
KR101698537B1 (ko) * 2010-01-15 2017-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2524395A4 (en) * 2010-01-15 2014-06-18 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND CONTROL METHOD THEREFOR
WO2011086871A1 (en) * 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI594173B (zh) * 2010-03-08 2017-08-01 半導體能源研究所股份有限公司 電子裝置及電子系統
KR101840797B1 (ko) * 2010-03-19 2018-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 메모리 장치
WO2011118509A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011118741A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20180082636A (ko) 2010-04-28 2018-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145484A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011249674A (ja) * 2010-05-28 2011-12-08 Fujifilm Corp 薄膜トランジスタおよびその製造方法
CN102939658B (zh) * 2010-06-01 2014-03-26 夏普株式会社 薄膜晶体管
JP5771079B2 (ja) * 2010-07-01 2015-08-26 株式会社半導体エネルギー研究所 撮像装置
KR101885691B1 (ko) 2010-07-27 2018-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5864163B2 (ja) * 2010-08-27 2016-02-17 株式会社半導体エネルギー研究所 半導体装置の設計方法
CN103140920B (zh) * 2010-09-28 2016-05-04 凸版印刷株式会社 薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置
JP5647860B2 (ja) * 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
TWI593115B (zh) 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
KR101832361B1 (ko) * 2011-01-19 2018-04-16 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101995682B1 (ko) 2011-03-18 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 반도체 장치, 및 반도체 장치의 제작 방법
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8956944B2 (en) 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9012904B2 (en) 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101922397B1 (ko) * 2011-05-20 2018-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9130044B2 (en) 2011-07-01 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5740270B2 (ja) * 2011-09-27 2015-06-24 株式会社東芝 薄膜トランジスタ、その製造方法、および表示装置
CN103828061B (zh) * 2011-10-07 2018-02-13 应用材料公司 使用氩气稀释来沉积含硅层的方法
KR102084274B1 (ko) 2011-12-15 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI584383B (zh) 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5687638B2 (ja) * 2012-01-26 2015-03-18 株式会社東芝 表示装置の製造方法
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR102022886B1 (ko) * 2012-12-28 2019-09-19 엘지디스플레이 주식회사 유기발광장치
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
JP2015036797A (ja) 2013-08-15 2015-02-23 ソニー株式会社 表示装置および電子機器
JP5770236B2 (ja) * 2013-09-18 2015-08-26 株式会社ジャパンディスプレイ 表示装置
KR102528615B1 (ko) 2014-03-13 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
KR102380829B1 (ko) 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
WO2017115208A1 (en) 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Device, television system, and electronic device
KR102624111B1 (ko) * 2016-01-13 2024-01-12 서울바이오시스 주식회사 자외선 발광소자
JP6715312B2 (ja) * 2018-12-04 2020-07-01 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3179287B2 (ja) 1993-12-28 2001-06-25 出光興産株式会社 導電性透明基材およびその製造方法
JPH09114398A (ja) 1995-10-24 1997-05-02 Idemitsu Kosan Co Ltd 有機ｅｌディスプレイ
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6559594B2 (en) * 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
TWI247182B (en) * 2000-09-29 2006-01-11 Toshiba Corp Flat panel display device and method for manufacturing the same
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
CN1499643A (zh) * 2002-11-11 2004-05-26 友达光电股份有限公司 主动式有机发光显示器及其制造方法
US7381579B2 (en) * 2004-02-26 2008-06-03 Samsung Sdi Co., Ltd. Donor sheet, method of manufacturing the same, method of manufacturing TFT using the donor sheet, and method of manufacturing flat panel display device using the donor sheet
US7125758B2 (en) 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
JP4488184B2 (ja) 2004-04-21 2010-06-23 出光興産株式会社 酸化インジウム−酸化亜鉛−酸化マグネシウム系スパッタリングターゲット及び透明導電膜
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
KR100700643B1 (ko) * 2004-11-29 2007-03-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
JP4984416B2 (ja) 2005-03-31 2012-07-25 凸版印刷株式会社 薄膜トランジスタの製造方法
JP4873528B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製造方法
JP4732080B2 (ja) * 2005-09-06 2011-07-27 キヤノン株式会社 発光素子
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5328083B2 (ja) * 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4785721B2 (ja) * 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
KR100787464B1 (ko) * 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
JP4934599B2 (ja) 2007-01-29 2012-05-16 キヤノン株式会社 アクティブマトリクス表示装置

Also Published As

Publication number Publication date
CN101548383B (zh) 2011-04-13
US8164256B2 (en) 2012-04-24
TW200847421A (en) 2008-12-01
EP3249694B1 (en) 2020-02-26
WO2008069286A3 (en) 2008-08-07
KR101126129B1 (ko) 2012-03-29
CN101548383A (zh) 2009-09-30
WO2008069286A2 (en) 2008-06-12
EP2084746A2 (en) 2009-08-05
EP3249694A1 (en) 2017-11-29
EP2084746B1 (en) 2017-06-07
JP2008141119A (ja) 2008-06-19
US20100045179A1 (en) 2010-02-25
US20120168749A1 (en) 2012-07-05
KR20090095612A (ko) 2009-09-09
TWI373133B (en) 2012-09-21
US8541944B2 (en) 2013-09-24

Similar Documents

Publication Publication Date Title
JP5105842B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
JP4732080B2 (ja) 発光素子
JP5016831B2 (ja) 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
JP5467728B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
JP5538797B2 (ja) 電界効果型トランジスタ及び表示装置
US8785240B2 (en) Light-emitting apparatus and production method thereof
US8450732B2 (en) Oxide semiconductors and thin film transistors comprising the same
TWI406418B (zh) 薄膜電晶體及其製造方法
CN102097487B (zh) 氧化物半导体薄膜晶体管及其制造方法
KR101815324B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100858821B1 (ko) 박막 트랜지스터와 그 제조 방법 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치와 그 제조방법
KR101552975B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
WO2008126879A1 (en) Light-emitting apparatus and production method thereof
JP5224676B2 (ja) 表示装置の製造方法
WO2015119385A1 (ko) 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치
JP5553868B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
JP2010016072A (ja) 薄膜トランジスタ
KR20130029272A (ko) 박막 트랜지스터
KR101519480B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
TW202317788A (zh) 氧化物半導體濺射靶及使用其之薄膜電晶體的製造方法
KR20140090452A (ko) 산화 갈륨 및 산화 게르마늄을 함유하는 산화 인듐계 스퍼터링 타겟, 이를 이용한 박막 트랜지스터, 및 디스플레이 장치
KR20100047036A (ko) 산화물 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090323

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100617

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100730

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120620

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120727

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120730

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120815

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121002

R151 Written notification of patent or utility model registration

Ref document number: 5105842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3