TWI480952B - 半導體裝置和其製造方法 - Google Patents

半導體裝置和其製造方法 Download PDF

Info

Publication number
TWI480952B
TWI480952B TW101128232A TW101128232A TWI480952B TW I480952 B TWI480952 B TW I480952B TW 101128232 A TW101128232 A TW 101128232A TW 101128232 A TW101128232 A TW 101128232A TW I480952 B TWI480952 B TW I480952B
Authority
TW
Taiwan
Prior art keywords
layer
electrode layer
thin film
film transistor
semiconductor
Prior art date
Application number
TW101128232A
Other languages
English (en)
Other versions
TW201246384A (en
Inventor
Shunpei Yamazaki
Hidekazu Miyairi
Kengo Akimoto
Kojiro Shiraishi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201246384A publication Critical patent/TW201246384A/zh
Application granted granted Critical
Publication of TWI480952B publication Critical patent/TWI480952B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置和其製造方法
本發明係關於一種具有由將氧化物半導體膜用作通道形成區的薄膜電晶體(以下稱為TFT)構成的電路的半導體裝置及其製造方法。例如，本發明係關於一種將以液晶顯示面板為代表的電光裝置或具有有機發光元件的發光顯示裝置作為部件而安裝的電子設備。
另外，本說明書中的半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，並且電光裝置、半導體電路以及電子設備都是半導體裝置。
近年來，對在配置為矩陣狀的每個顯示像素中設置由TFT構成的開關元件的主動矩陣型顯示裝置(液晶顯示裝置、發光顯示裝置、電泳顯示裝置)正在積極地進行研究開發。由於主動矩陣型顯示裝置在每個像素(或每個點)中設置有開關元件，與單純矩陣方式相比，在增加像素密度的情況下能夠以低電壓進行驅動而具有優勢。
另外，將氧化物半導體膜用於通道形成區來形成薄膜電晶體(TFT)等並且將其應用於電子裝置或光學裝置的技術受到關注。例如，可以舉出將氧化鋅(ZnO)用作氧化物半導體膜的TFT、將InGaO3 (ZnO)m 用作氧化物半導體膜的TFT。在專利文獻1及專利文獻2中公開有如下技術：將使用這些氧化物半導體膜的TFT形成在具有透 光性的基板上並且將其應用於圖像顯示裝置的開關元件等。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
將氧化物半導體膜用於通道形成區的薄膜電晶體要求十分快的工作速度、比較簡單的製成、足夠的可靠性。
當形成薄膜電晶體時，作為源極電極及汲極電極，使用低電阻的金屬材料。尤其是，當製造進行大面積顯示的顯示裝置時，起因於佈線的電阻的信號延遲問題較為明顯。所以，作為佈線或電極的材料，較佳的使用電阻值低的金屬材料。當採用由電阻值低的金屬材料構成的源極電極及汲極電極與氧化物半導體膜直接接觸的薄膜電晶體結構時，有可能導致接觸電阻增高。可以認為以下原因是導致接觸電阻增高的要因之一：在源極電極及汲極電極與氧化物半導體膜的接觸面上形成肖特基接面。
除此以外，在源極電極及汲極電極與氧化物半導體膜直接接觸的部分形成電容，頻率特性(稱為f特性)降低，而有可能妨礙薄膜電晶體的高速工作。
本發明的一種實施例的課題之一在於提供一種使用包含銦(In)、鎵(Ga)及鋅(Zn)的氧化物半導體膜的薄 膜電晶體，其中減小了源極電極或汲極電極的接觸電阻，並且還提供其製造方法。
此外，本發明的一種實施例的課題之一還在於提高使用包含In、Ga及Zn的氧化物半導體膜的薄膜電晶體的工作特性和可靠性。
此外，本發明的一種實施例的課題之一還在於降低使用包含In、Ga及Zn的氧化物半導體膜的薄膜電晶體的電特性的不均勻性。尤其是，在液晶顯示裝置中，在各元件間的不均勻性較大的情況下，有可能發生起因於該TFT特性的不均勻性的顯示不均勻。
此外，也在具有發光元件的顯示裝置中，當以向像素電極流過一定的電流的方式配置的TFT(驅動電路中的TFT或者配置在像素中的對發光元件供應電流的TFT)的導通電流(Ion )的不均勻性較大時，有可能引起顯示畫面的亮度不均勻。
本發明的一種實施例的要點在於包括一種反交錯型(底閘結構)薄膜電晶體，其中，作為半導體層而使用包含In、Ga及Zn的氧化物半導體膜，並且在半導體層與源極電極層及汲極電極層之間設置有緩衝層。
在本說明書中，將使用包含In、Ga及Zn的氧化物半導體膜來形成的半導體層也記作“IGZO半導體層”。
源極電極層和IGZO半導體層需要歐姆接觸，並且較佳的盡可能降低該接觸電阻。與此相同，汲極電極層和IGZO半導體層需要歐姆接觸，並且較佳的儘可能降低該 接觸電阻。
因此，藉由在源極電極層及汲極電極層與IGZO半導體層之間意圖性地設置與IGZO半導體層相比載子濃度高的緩衝層，形成歐姆接觸。
作為緩衝層，使用具有n型導電型的金屬氧化物。作為金屬氧化物，例如可以使用氧化鈦、氧化鉬、氧化鋅、氧化銦、氧化鎢、氧化鎂、氧化鈣、氧化錫等。緩衝層也可以包含賦予n型或p型導電型的雜質。作為雜質元素，可以使用銦、鎵、鋁、鋅、錫等。
緩衝層的載子濃度比IGZO半導體層的載子濃度高並且其導電性比IGZO半導體層的導電性優越，所以與源極電極或汲極電極與半導體層直接接合的情況相比，可以降低接觸電阻。
緩衝層還可以稱為汲區或源區。
為了降低薄膜電晶體的電特性的不均勻性，較佳的使IGZO半導體層處於非晶狀態。
本說明書所公開的半導體裝置的一種實施例包括薄膜電晶體，該薄膜電晶體包括閘極電極層、該閘極電極層上的閘極絕緣層、該閘極絕緣層上的源極電極層及汲極電極層、源極電極層及汲極電極層上的具有n型導電型的緩衝層、以及該緩衝層上的半導體層，其中，重疊於閘極電極層的半導體層的一部分與閘極絕緣層上接觸並設置在源極電極層和汲極電極層之間，並且，半導體層是包含銦、鎵及鋅的氧化物半導體層，並且，緩衝層包含具有n型導電 型的金屬氧化物，並且，半導體層與源極電極層及汲極電極層隔著緩衝層而電連接。
本發明的一種實施例解決上述課題中的至少一個。
在上述結構中，還可以在半導體層和緩衝層之間設置其載子濃度高於半導體層並且低於緩衝層的第二緩衝層。將第二緩衝層用作n- 層。
在上述結構中，較佳的使緩衝層包含鈦。此外，源極電極層及汲極電極層較佳的使用鈦膜。例如，當使用由鈦膜、鋁膜、鈦膜構成的疊層時，電阻低，並且不容易在鋁膜中發生小丘。
此外，源極電極層的側面和相對於該側面的汲極電極層的側面由緩衝層覆蓋。從而，薄膜電晶體的通道長度L相當於覆蓋源極電極層的第一緩衝層和覆蓋汲極電極層的第二緩衝層的間隔。
此外，為了實現上述結構的發明結構是一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極層；在該閘極電極層上形成閘極絕緣層；在該閘極絕緣層上形成源極電極層及汲極電極層；在源極電極層及汲極電極層上形成具有n型導電型的緩衝層；以及在該緩衝層上形成半導體層，其中該半導體層藉由使用包含銦、鎵及鋅的氧化物半導體層來形成，並且緩衝層藉由使用具有n型導電型的金屬氧化物來形成，並且緩衝層的載子濃度高於半導體層的載子濃度，並且半導體層與源極電極層及汲極電極層中間夾著緩衝層而電連接。
注意，在上述製造方法中，半導體層的一部分與重疊於閘極電極層的閘極絕緣層上接觸並且形成在源極電極層和汲極電極層之間。
半導體層、具有n型導電型的緩衝層、源極電極層及汲極電極層藉由利用濺射法來形成，即可。較佳的在氧氣氛下(或氧為90以上，並且稀有氣體(氬)為10以下)形成閘極絕緣層及半導體層，並且在稀有氣體(氬)氣氛下形成具有n型導電型的緩衝層。
濺射法還有將高頻電源用於濺射用電源的RF濺射法、DC濺射法，以及以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於形成絕緣膜的情況，並且DC濺射法主要用於形成金屬膜的情況。
此外，還有能夠設置多個材料不同的靶的多元濺射裝置(multi-source sputtering apparatus)。多元濺射裝置既可以在同一個反應室內層疊形成不同的材料膜，又可以在同一個反應室內使多種材料同時放電來形成膜。
此外，還有在反應室內部具備磁石機構的用於磁控管濺射法的濺射裝置、利用ECR濺射法的濺射裝置，該ECR濺射法利用不使用輝光放電而使用微波來產生的電漿。
此外，作為利用濺射法的成膜方法，還有在成膜時使靶物質和濺射氣體成分起化學反應來形成它們的化合物薄膜的反應濺射法(reactive sputtering method)、在成膜時也對基板施加電壓的偏壓濺射法。
藉由利用這些各種濺射法，形成半導體層、具有n型導電型的緩衝層、源極電極層及汲極電極層。
可以得到光電流少、寄生電容小且通斷比高的薄膜電晶體，並且可以製造具有良好的動態特性的薄膜電晶體。因此，可以提供具有電特性高且可靠性好的薄膜電晶體的半導體裝置。
將參照附圖而對本發明的實施例模式進行詳細說明。但是，本發明不局限於以下的說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是，其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施例模式所記載的內容中。注意，在以下說明的本發明的結構中，在不同的附圖中共同使用相同的附圖標記來表示相同的部分或具有同樣的功能的部分，而省略其重複說明。
實施例模式1
在本實施例模式中，使用圖1A和圖1B以及圖2對薄膜電晶體及其製程進行說明。
在圖1A和圖1B以及圖2中示出本實施例模式的底閘結構的薄膜電晶體171a及171b。圖1A是平面圖，而圖1B是沿著圖1A中的截斷線A1-A2而截斷的截面圖。
在圖1A和1B中，在基板100上設置有薄膜電晶體171a，該薄膜電晶體171a包括：閘極電極層101、閘極絕緣層102、源極電極層或汲極電極層105a和105b、具有n型導電型的緩衝層104a和104b、以及具有半導體層103。
將包含In、Ga及Zn的氧化物半導體膜用作半導體層103。並且，在源極電極層或汲極電極層105a和105b與為IGZO半導體層的半導體層103之間意圖性地設置與半導體層103相比載子濃度高的緩衝層104a和104b，結果形成歐姆接觸。
作為緩衝層104a和104b，使用具有n型導電型的金屬氧化物。作為金屬氧化物，例如可以使用氧化鈦、氧化鉬、氧化鋅、氧化銦、氧化鎢、氧化鎂、氧化鈣、氧化錫等。特別地，較佳的使用氧化鈦。也可以使緩衝層104a和104b包含賦予n型或p型的導電型的雜質元素。作為雜質元素，可以使用銦、鎵、鋁、鋅、錫等。
另外，當在半導體層和緩衝層之間設置其載子濃度低於用作n- 層的緩衝層且其載子濃度高於半導體層的第二緩衝層時，將第二緩衝層的載子濃度設定在半導體層和緩衝層的載子濃度之間的濃度範圍內，即可。
將緩衝層104a和104b用作n+ 層，也可以將其稱為汲區或源區。
使用圖3A至3E而說明圖1A及圖1B的薄膜電晶體171a的製造方法。
在基板100上形成閘極電極層101、閘極絕緣層102、以及導電膜117(參照圖3A)。作為基板100，除了可以使用藉由熔化法或浮法(float method)製造的無鹼玻璃基板諸如鋇硼矽酸鹽玻璃、硼矽酸鋁玻璃、或者鋁矽酸鹽玻璃等、及陶瓷基板之外，還可以使用具有可承受本製程的處理溫度的耐熱性的塑膠基板等。此外，還可以應用在不銹鋼合金等金屬基板的表面上設置有絕緣膜的基板。作為基板100的尺寸，可以採用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或者2850mm×3050mm等。
另外，還可以在基板100上形成絕緣膜作為基底膜。作為基底膜，利用CVD法、濺射法等並由氧化矽膜、氮化矽膜、氧氮化矽膜、或者氮氧化矽膜的單層或疊層來形成，即可。
閘極電極層101藉由使用鈦、鉬、鉻、鉭、鎢、鋁等的金屬材料或其合金材料來形成。閘極電極層101可以藉由利用濺射法或真空蒸鍍法在基板100上形成導電膜，在該導電膜上利用光微影技術或噴墨法形成掩模，並且使用該掩模對導電膜進行蝕刻來形成。另外，可以利用噴墨法噴射銀、金、銅等的導電奈米膏劑並進行焙燒，來形成閘極電極層101。注意，作為用來提高閘極電極層101的緊 密性並且防止該閘極電極層101的材料向基板、基底膜擴散的阻擋層金屬，也可以將上述金屬材料的氮化物膜設置在基板100及閘極電極層101之間。另外，閘極電極層101可以是單層結構或疊層結構，例如可以採用在基板100上形成的按順序層疊鉬膜和鋁膜而成的疊層、按順序層疊鉬膜和鋁及釹的合金膜而成的疊層、按順序層疊鈦膜和鋁膜而成的疊層、按順序層疊鈦膜、鋁膜及鈦膜而成的疊層等。
注意，因為在閘極電極層101上形成半導體膜或佈線，所以為了防止斷開而較佳的將其端部加工得成為錐形。
閘極絕緣層102可以藉由CVD法或濺射法等並且由氧化矽膜、氮化矽膜、氧氮化矽膜、或者氮氧化矽膜來形成。圖2所示的薄膜電晶體171b是層疊閘極絕緣層102的實例。
閘極絕緣層102可以藉由依次層疊氮化矽膜或氮氧化矽膜以及氧化矽膜或氧氮化矽膜來形成。注意，可以不使閘極絕緣層具有兩層結構，而從基板一側依次層疊氮化矽膜或氮氧化矽膜、氧化矽膜或氧氮化矽膜、氮化矽膜或氮氧化矽膜的三層來形成閘極絕緣層。此外，可以使用氧化矽膜、氮化矽膜、氧氮化矽膜、或者氮氧化矽膜的單層來形成閘極絕緣層。
此外，較佳的在氧氣氛下(或氧為90以上，並且稀有氣體(氬或氦等)為10以下)形成閘極絕緣層102。
此外，作為閘極絕緣層102，也可以藉由電漿CVD 法在閘極電極層101上形成氮化矽膜並且藉由濺射法在氮化矽膜上層疊氧化矽膜。也可以藉由電漿CVD法在閘極電極層101上依次層疊氮化矽膜和氧化矽膜並且藉由濺射法在氧化矽膜上層疊氧化矽膜。
在本說明書中，氧氮化矽膜是指在其組成中氧含量多於氮含量的，並且其是指當利用盧瑟福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)及氫前方散射法(HFS：Hydrogen Forward Scattering)進行測量時作為其濃度範圍包含50原子至70原子的氧、0.5原子至15原子的氮、25原子至35原子的Si、以及0.1原子至10原子的氫。此外，氮氧化矽膜是指在其組成中氮含量多於氧含量的，並且其是指當利用RBS及HFS進行測量時作為其濃度範圍包含5原子至30原子的氧、20原子至55原子的氮、25原子至35原子的Si、以及10原子至30原子的氫。但是，當將構成氧氮化矽膜或氮氧化矽膜的原子的合計設定為100原子時，將氮、氧、Si及氫的含有比率包括在上述範圍內。
此外，作為閘極絕緣層102，也可以使用：鋁、釔或鉿的氧化物、氮化物、氧氮化物、氮氧化物中的一種；或者包含至少兩種以上的它們的化合物的化合物。
此外，也可以使閘極絕緣層102包含氯、氟等鹵元素。將閘極絕緣層102中的鹵元素的濃度設定為如下，即可：在濃度峰值上成為1×1015 atoms/cm3 以上且1×1020 atoms/cm3 以下。
導電膜117較佳的藉由利用鋁或者添加有耐熱性提高元素或小丘防止元素諸如銅、矽、鈦、釹、鈧、鉬等的鋁合金的單層或疊層來形成。另外，也可以採用如下疊層結構，即使用鈦、組、鉬、鎢、或這些元素的氮化物形成與在後面的製程中形成的具有n型導電型的緩衝層接觸一側的膜並且在其上形成鋁或者鋁合金。再者，也可以採用利用鈦、鉭、鉬、鎢或這些元素的氮化物夾著鋁或鋁合金的上表面及下表面的疊層結構。在此，作為導電膜117，使用鈦膜、鋁膜、以及鈦膜的疊層導電膜。
當使用鈦膜、鋁膜、鈦膜的疊層時，電阻低，並且不容易在鋁膜中發生小丘。
此外，特別佳的是，與緩衝層104a和104b接觸的層是鈦膜。
藉由利用濺射法、真空蒸鍍法來形成導電膜117。此外，也可以藉由利用絲網印刷法、噴墨法等噴射銀、金、銅等的導電奈米膏劑並且進行焙燒，來形成導電膜117。
接著，在導電膜117上形成掩模118，並且利用掩模118進行蝕刻來對導電膜117進行加工，以形成源極電極層或汲極電極層105a和105b(參照圖3B)。
接著，去掉掩模118，在源極電極層或汲極電極層105a和105b上形成包含具有n型導電型的金屬氧化物的膜。例如，可以利用濺射法或脈衝鐳射蒸鍍法(PLD法)進行成膜。在此，源極電極層或汲極電極層105a和105b的上表面及側面由包含具有n型導電型的金屬氧化物的膜 覆蓋，並且包含具有n型導電型的金屬氧化物的膜可以保護源極電極層或汲極電極層105a和105b。
接著，在包含具有n型導電型的金屬氧化物的膜上形成掩模116，並且利用掩模116進行蝕刻來對包含具有n型導電型的金屬氧化物的膜進行加工，以形成包含金屬氧化物的層115a和115b(參照圖3C)。例如，作為氧化鈦的蝕刻方法的一例，可以舉出濕蝕刻法。作為蝕刻劑，可以使用稀釋了的氫氟酸、鹽酸、硫酸、或者以1：1：5的體積比混合氨水、過氧化氫水和純水而成的溶液。
在圖3C中，為了保護源極電極層或汲極電極層105a和105b，採用如下圖案形狀：利用包含具有n型導電型的金屬氧化物的膜覆蓋源極電極層或汲極電極層105a和105b。但是，不局限於圖3C所示的圖案形狀，而在源極電極層或汲極電極層105a和105b中，至少其接近閘極電極一側的側面需要由包含具有n型導電型的金屬氧化物的膜覆蓋，但是不需要特別覆蓋其離閘極電極遠一側的側面。當在源極電極層或汲極電極層105a和105b中，其接近閘極電極一側的側面不由包含具有n型導電型的金屬氧化物的膜覆蓋時，其側面與形成通道的IGZO膜直接接觸，而形成肖特基接面，結果接觸電阻有可能增高。
此外，藉由用來加工包含具有n型導電型的金屬氧化物的膜的蝕刻而形成的包含金屬氧化物的層115a和115b的間隔相當於薄膜電晶體的通道長度。如果包含金屬氧化物的層115a和115b的間隔一定並且其間隔位於閘極電極 的上方，則即使發生位置偏差，也可以得到大略相同的電特性，所以可以降低薄膜電晶體的不均勻性。此外，根據蝕刻條件，可以自由決定包含金屬氧化物的層115a和115b的間隔。在現有的薄膜電晶體中，源極電極層和汲極電極層的間隔相當於通道長度，但是使用導電率高的金屬膜、容易發生小丘的金屬膜，所以當間隔小時有可能發生短路。
接著，去掉掩模116，在包含金屬氧化物的層115a和115b上形成半導體膜111(參照圖3D)。
作為半導體膜111，形成包含In、Ga及Zn的氧化物半導體膜。例如，作為半導體膜111，藉由利用濺射法以50nm的厚度形成包含In、Ga及Zn的氧化物半導體膜，即可。半導體膜111較佳的在氧氣氛下(或氧為90以上，並且稀有氣體(氬、或者氦等)為10以下)形成，即可。
作為半導體膜111等氧化物半導體膜的濺射法以外的其他成膜方法，可以使用脈衝雷射蒸鍍法(PLD法)以及電子束蒸鍍法等的氣相法。在氣相法中，從容易控制材料系的組成的觀點來說，PLD法是較佳的，並且，從量產性的觀點來說，上述濺射法是較佳的。
至於半導體膜111的具體成膜條件實例，可以在氬或氧氣氛下使用直徑為8英寸的包含In、Ga及Zn的氧化物半導體靶，並且將基板和靶之間的距離設定為170mm，將壓力設定為0.4Pa，將直流(DC)電源設定為0.5kW， 進行成膜。此外，當使用脈衝直流(DC)電源時，可以減輕塵屑，並且膜厚分佈成為均勻，所以是較佳的。
接著，形成用來加工半導體膜111的掩模113(參照圖3E)。藉由使用掩模113對半導體膜111進行蝕刻，可以形成半導體層103。注意，當對半導體膜111等IGZO半導體膜進行蝕刻時，可以將檸檬酸或草酸等的有機酸用作蝕刻劑。例如，至於50nm厚的半導體膜111，可以使用ITO07N(日本KANTO CHEMICAL CO.,INC.製造)以150秒進行蝕刻加工。
此外，藉由使用相同的掩模113進行蝕刻，來形成緩衝層104a和104b。由此，如圖1A和1B所示，半導體層103的端部和緩衝層104a和104b的端部大略一致。例如，當將氧化鈦用於緩衝層時，作為蝕刻劑，可以使用稀釋了的氫氟酸、鹽酸、硫酸、以1：1：5的體積比混合氨水、過氧化氫水和純水而成的溶液。
此外，藉由將半導體層103的端部蝕刻為錐形，可以防止臺階形狀所引起的佈線的斷開。
此後，去掉掩模113。藉由上述製程，可以形成薄膜電晶體171a。注意，薄膜電晶體171a的通道長度L相當於包含金屬氧化物的層115a和115b的間隔(緩衝層104a和104b的間隔)。從而，可以不改變包含金屬氧化物的層115a和115b的間隔而擴大源極電極層或汲極電極層105a和105b的間隔。藉由擴大源極電極層或汲極電極層105a和105b的間隔，可以防止由於小丘的發生而在源 極電極層和汲極電極層之間發生短路。此外，藉由擴大源極電極層或汲極電極層105a和105b的間隔，可以縮小重疊於閘極電極的面積而降低與閘極電極之間的寄生電容，所以可以實現具有良好的動態特性，例如具有高頻率特性(稱為f特性)的薄膜電晶體。
再者，也可以在薄膜電晶體171a上形成絕緣膜作為保護膜。保護膜可以與閘極絕緣層同樣地形成。注意，保護膜是用來防止浮動在大氣中的有機物、金屬物、水蒸氣等污染雜質的侵入的，所以較佳的採用緻密的膜。例如，在薄膜電晶體171a上形成由氧化矽膜和氮化矽膜構成的疊層作為保護膜。
此外，較佳的對半導體層103等氧化物半導體膜在成膜後進行加熱處理。加熱處理只要在成膜後就可以在那個製程中進行，但是，可以在剛進行成膜之後或者在形成保護膜之後進行。此外，也可以兼作其他加熱處理而進行。此外，可以將加熱溫度設定為300℃以上且400℃以下，較佳的設定為350℃。作為加熱處理，也可以根據半導體層103、緩衝層104a和104b而採用不同製程來進行多次。藉由對半導體層103進行加熱處理，提高薄膜電晶體的特性。具體地，導通電流增大，並且電晶體特性的不均勻性減少。
此外，參照圖3A至3E而說明圖2所示的薄膜電晶體171b的製程。注意，對圖2所示的薄膜電晶體171b的製程來說，僅其一部分與圖1B所示的薄膜電晶體171a的 製程不同，而以下說明該部分。
在圖2中，其與圖1B的不同之處在於：閘極絕緣層102為兩層；緩衝層的端部位置與半導體層的端部位置不同。
當使用圖3E所示的掩模113進行蝕刻時，如果選擇性地只蝕刻半導體層103並且留下包含金屬氧化物的層115a和115b，則可以得到圖2所示的薄膜電晶體171b。在圖2中，將包含金屬氧化物的層115a和115b用作緩衝層。此外，當在薄膜電晶體171b上還形成層間絕緣膜並且在層間絕緣膜上形成佈線時，即使在接觸孔的底面留下包含金屬氧化物的層115a和115b，也可以實現佈線與源極電極層及汲極電極層之間的良好的電連接。
當採用沒有緩衝層(包含金屬氧化物的層)的由閘極電極層、閘極絕緣層、源極電極層及汲極電極層、半導體層(包含In、Ga及Zn的氧化物半導體層)構成的疊層結構時，閘極電極層和源極電極層或汲極電極層的距離變小，而發生在其間的寄生電容增加。再者，該寄生電容的增加由於半導體層的薄膜化而變得更明顯。在本實施例模式中，採用設置如包括具有n型的導電型的金屬氧化物的層那樣的載子濃度高的緩衝層的由閘極電極層、閘極絕緣層、源極電極層及汲極電極層、緩衝層、半導體層構成的疊層結構的薄膜電晶體，所以即使半導體層的厚度薄，也可以抑制寄生電容。
根據本實施例模式，可以得到光電流少、寄生電容小 且通斷比高的薄膜電晶體，並且可以製造具有良好的動態特性的薄膜電晶體。因此，可以提供具有電特性高且可靠性好的薄膜電晶體的半導體裝置。
實施例模式2
本實施例模式是多閘結構的薄膜電晶體。從而，其他部分可以與實施例模式1同樣地實施，而省略對於與實施例模式1相同的部分或具有相同的功能的部分、以及製程的重複說明。
在本實施例模式中，參照圖4A和4B以及圖5A和5B而說明用於半導體裝置的薄膜電晶體。
圖4A是表示薄膜電晶體的平面圖，並且圖4B是表示沿著圖4A中的截斷線E1-E2的薄膜電晶體172a的截面圖。
如圖4A和4B所示，在基板150上設置有包括閘極電極層151a和151b、閘極絕緣層152、源極電極層或汲極電極層155a和155b、緩衝層154a、154b和154c、半導體層的通道形成區153a和153b的多閘結構的薄膜電晶體172a。注意，在多閘結構的薄膜電晶體172a中，第一通道長度L1相當於緩衝層154a和154c的間隔，並且，第二通道長度L2相當於緩衝層154b和154c的間隔。
半導體層的通道形成區153a和153b是包含In、Ga及Zn的氧化物半導體層，並且緩衝層154a、154b和154c是包含具有n型的導電型的金屬氧化物的層。用作 源區或汲區的緩衝層154a和154b的載子濃度高於半導體層的通道形成區153a和153b的載子濃度。
半導體層的通道形成區153a和半導體層的通道形成區153b電連接。此外，半導體層的通道形成區153a隔著緩衝層154a與源極電極層或汲極電極層155a電連接，並且半導體層的通道形成區153b隔著緩衝層154b與源極電極層或汲極電極層155b電連接。
圖5A和5B表示其他結構的多閘結構的薄膜電晶體172b。圖5A是表示薄膜電晶體172b的平面圖，而圖5B相當於表示沿著圖5A的截斷線F1-F2的薄膜電晶體172b的截面圖。在圖5A和5B的薄膜電晶體172b中，半導體層分開為多個，並設置以與源極電極層或汲極電極層155a和155b相同的製程形成的佈線層156，並且半導體層153c和半導體層153d隔著緩衝層154c和154d由佈線156彼此電連接。
注意，在多閘結構的薄膜電晶體172b中，第一通道長度L1相當於緩衝層154a和154c的間隔，並且第二通道長度L2相當於緩衝層154b和154d的間隔。
如此，在本發明的一種實施例的多閘結構的薄膜電晶體中，既可以連續設置形成在各閘極電極層上的半導體層，又可以藉由緩衝層及佈線層等以電連接的方式設置多個半導體層。
本發明的一種實施例的多閘結構的薄膜電晶體截止電流少，並且包括這種薄膜電晶體的半導體裝置可以具有高 電特性及高可靠性。
雖然在本實施例模式中表示具有兩個閘極電極層的雙閘結構作為多閘結構，但是本實施例模式也可以應用於具有更多閘極電極層的三閘結構等。
本實施例模式可以與其他實施例模式適當地組合來實施。
實施例模式3
在本實施例模式中，以下說明在半導體裝置的一種實施例的顯示裝置中，在同一個基板上至少製造驅動電路的一部分和配置在像素部中的薄膜電晶體的實例。
配置在像素部中的薄膜電晶體根據實施例模式1或實施例模式2而形成。此外，因為實施例模式1或實施例模式2所示的薄膜電晶體是n通道型TFT，所以將驅動電路中的可以由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體相同的基板上。
圖6A表示本發明的一種方式的主動矩陣型液晶顯示裝置的方塊圖的一種方式。圖6A所示的顯示裝置在基板5300上包括：具有多個具備顯示元件的像素的像素部5301；選擇各像素的掃描線驅動電路5302；控制對選擇了的像素的視頻信號的輸入的信號線驅動電路5303。
像素部5301由從信號線驅動電路5303在行方向上伸張而配置的多個信號線S1至Sm(未圖示)與信號線驅動電路5303連接，並由從掃描線驅動電路5302在列方向上 伸張而配置的多個掃描線G1至Gn(未圖示)與掃描線驅動電路5302連接，並且包括對應於信號線S1至Sm和掃描線G1至Gn而配置為矩陣狀的多個像素(未圖示)。而且，各像素與信號線Sj(信號線S1至Sm中的任一個)、掃描線Gi(掃描線G1至Gn中的任一個)連接。
此外，實施例模式1和實施例模式2中的任一種所示的薄膜電晶體是n通道型TFT，並且參照圖7而說明由n通道型TFT構成的信號線驅動電路。
圖7所示的信號線驅動電路包括：驅動器IC5601；開關組5602-1至5602-M；第一佈線5611；第二佈線5612；第三佈線5613；以及佈線5621-1至5621-M。開關組5602-1至5602-M分別包括第一薄膜電晶體5603a、第二薄膜電晶體5603b、以及第三薄膜電晶體5603c。
驅動器IC5601連接到第一佈線5611、第二佈線5612、第三佈線5613以及佈線5621-1至5621-M。並且，開關組5602-1至5602-M分別連接到對應於第一佈線5611、第二佈線5612、第三佈線5613以及開關組5602-1至5602-M的各個的佈線5621-1至5621-M。並且，佈線5621-1至5621-M藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b、以及第三薄膜電晶體5603c分別連接到三個信號線。例如，第J行的佈線5621-J(佈線5621-1至5621-M中的任一種)藉由開關組5602-J所包括的第一薄膜電晶體5603a、第二薄膜電晶體5603b、以及第三薄膜電晶體5603c連接到信號線Sj-1、信號線Si、信號線 Sj+1。
注意，對第一佈線5611、第二佈線5612、第三佈線5613分別輸入信號。
注意，驅動器IC5601較佳的形成在單晶基板上。並且，開關組5602-1至5602-M較佳的形成在與像素部同一個基板上。從而，驅動器IC5601較佳的與開關組5602-1至5602-M藉由FPC等連接。
接著，參照圖8的時序圖而說明圖7所示的信號線驅動電路的工作。注意，圖8的時序圖表示在選擇第i列的掃描線Gi的情況下的時序圖。並且，第iI列的掃描線Gi的選擇期間分割為第一子選擇期間T1、第二子選擇期間T2以及第三子選擇期間T3。並且，圖7所示的信號線驅動電路即使在選擇其他掃描線的情況下也與圖8同樣地工作。
注意，圖8的時序圖表示如下情況：第J行的佈線5621-J藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b、以及第三薄膜電晶體5603c連接到信號線Sj-1、信號線Sj、信號線Sj+1。
注意，圖8的時序表示：選擇第iI列的掃描線Gi的時序；第一薄膜電晶體5603a的通/斷的時序5703a；第二薄膜電晶體5603b的通/斷的時序5703b；第三薄膜電晶體5603c的通/斷的時序5703c；以及輸入到第J行的佈線5621-J的信號5721-J。
注意，對佈線5621-1至佈線5621-M根據第一子選擇 期間T1、第二子選擇期間T2以及第三子選擇期間T3而輸入不同的視頻信號。例如，在第一子選擇期間T1中輸入到佈線5621-J的視頻信號輸入到信號線Sj-1，並在第二子選擇期間T2中輸入到佈線5621-J的視頻信號輸入到信號線Sj，並且在第三子選擇期間T3中輸入到佈線5621-J的視頻信號輸入到信號線Sj+1。再者，將在第一子選擇期間T1、第二子選擇期間T2以及第三子選擇期間T3中輸入到佈線5621-J的視頻信號分別設定為Data-j-1、Data-j、Data-j+1。
如圖8所示，在第一子選擇期間T1中第一薄膜電晶體5603a導通，並且第二薄膜電晶體5603b以及第三薄膜電晶體5603c截止。此時，輸入到佈線5621-J的Data-j-1藉由第一薄膜電晶體5603a而輸入到信號線Sj-1。在第二子選擇期間T2中第二薄膜電晶體5603b導通，並且第一薄膜電晶體5603a以及第三薄膜電晶體5603c截止。此時，輸入到佈線5621-J的Data-j藉由第二薄膜電晶體5603b而輸入到信號線Sj。在第三子選擇期間T3中第三薄膜電晶體5603c導通，並且第一薄膜電晶體5603a以及第二薄膜電晶體5603b截止。此時，輸入到佈線5621-J的Data-j+1藉由第三薄膜電晶體5603c而輸入到信號線Sj+1。
據此，圖7所示的信號線驅動電路藉由將一個閘極選擇期間分割為三個，可以在一個閘極選擇期間中從一個佈線5621對三個信號線輸入視頻信號。從而，圖7所示的 信號線驅動電路可以將形成驅動器IC5601的基板和形成有像素部的基板的連接數目成為信號線的數目的大約1/3。藉由將連接數目成為大約1/3，圖7所示的信號線驅動電路可以提高可靠性、成品率等。
注意，如圖7所示，如果可以將一個閘極選擇期間分割為多個子選擇期間並且在多個子選擇期間的每一個中從某一個佈線對多個信號線的每一個輸入視頻信號，則對薄膜電晶體的配置、數目、驅動方法等沒有限制。
例如，當在三個以上的子選擇期間的每一個中從一個佈線對三個以上的信號線的每一個輸入視頻信號時，追加薄膜電晶體以及用來控制薄膜電晶體的佈線，即可。但是，當將一個閘極選擇期間分割為四個以上的子選擇期間時，一個子選擇期間變短。從而，較佳的將一個閘極選擇期間分割為兩個或者三個子選擇期間。
作為其他實例，如圖9的時序圖所示，也可以將一個選擇期間分割為預充電期間Tp、第一子選擇期間T1、第二子選擇期間T2、第三子選擇期間T3。再者，圖9的時序圖表示：選擇第i列的掃描線Gi的時序；第一薄膜電晶體5603a的通/斷的時序5803a；第二薄膜電晶體5603b的通/斷的時序5803b；第三薄膜電晶體5603c的通/斷的時序5803c；以及輸入到第J行的佈線5621-J的信號5821-J。如圖9所示，在預充電期間Tp中第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c導通。此時，輸入到佈線5621-J的預充電電壓Vp 藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c分別輸入到信號線Sj-1、信號線Sj、信號線Sj+1。在第一子選擇期間T1中，第一薄膜電晶體5603a導通，並且第二薄膜電晶體5603b以及第三薄膜電晶體5603c截止。此時，輸入到佈線5621-J的Data-j-1藉由第一薄膜電晶體5603a而輸入到信號線Sj-1。在第二子選擇期間T2中第二薄膜電晶體5603b導通，並且第一薄膜電晶體5603a以及第三薄膜電晶體5603c截止。此時，輸入到佈線5621-J的Data-j藉由第二薄膜電晶體5603b而輸入到信號線Sj。在第三子選擇期間T3中第三薄膜電晶體5603c導通，並且第一薄膜電晶體5603a以及第二薄膜電晶體5603b截止。此時，輸入到佈線5621-J的Data-j+1藉由第三薄膜電晶體5603c而輸入到信號線Sj+1。
據此，應用圖9的時序圖的圖7所示的信號線驅動電路藉由在子選擇期間之前設置預充電期間，可以對信號線預充電，所以可以高速進行對像素的視頻信號的寫入。注意，在圖9中，對與圖8同樣的部分利用通用的附圖標記來表示，而省略對於相同部分或者具有同樣的功能的部分的詳細說明。
此外，將說明掃描線驅動電路的結構。掃描線驅動電路包括移位暫存器、緩衝器。此外，根據情況而還可以包括位準轉移器。在掃描線驅動電路中，藉由對移位暫存器輸入時鐘信號(CLK)及起始脈衝信號(SP)，產生選擇 信號。所產生的選擇信號在緩衝器中被緩衝放大，而供給給對應的掃描線。對掃描線連接有一個線的像素的電晶體的閘極電極。並且，因為應該使一個線的像素的電晶體同時導通，所以使用能夠流過大電流的緩衝器。
參照圖10及圖11而說明用於掃描線驅動電路的一部分的移位暫存器的一種方式。
圖10表示移位暫存器的電路結構。圖10所示的移位暫存器由多個正反器5701-i(正反器5701-1至5701-n中的任一個)構成。此外，對該移位暫存器輸入第一時鐘信號、第二時鐘信號、起始脈衝信號、重置信號而開始工作。
將說明圖10所示的移位暫存器的連接關係。在圖10所示的移位暫存器的第i級正反器5701-i(正反器5701-1至5701-n中的任一個)中，圖11所示的第一佈線5501連接到第七佈線5717-i-1，圖11所示的第二佈線5502連接到第七佈線5717-i+1，圖11所示的第三佈線5503連接到第七佈線5717-i，圖11所示的第六佈線5506連接到第五佈線5715。
此外，圖11所示的第四佈線5504在第奇數級的正反器中連接到第二佈線5712並且在第偶數級的正反器中連接到第三佈線5713，而且圖11所示的第五佈線5505連接到第四佈線5714。
但是，第一級的正反器5701-1的圖11所示的第一佈線5501連接到第一佈線5711，並且第n級的正反器 5701-n的圖11所示的第二佈線5502連接到第六佈線5716。
注意，也可以將第一佈線5711、第二佈線5712、第三佈線5713、第六佈線5716分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，也可以將第四佈線5714、第五佈線5715分別稱為第一電源線、第二電源線。
接著，圖11表示圖10所示的正反器的詳細結構。圖11所示的正反器包括第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578。注意，第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578是n通道型電晶體，並且它們在閘極-源極間電壓(Vgs)超過臨界值電壓(Vth)時成為導電狀態。
接著，下面表示圖11所示的正反器的連接結構。
第一薄膜電晶體5571的第一電極(源極電極和汲極電極中的一方)連接到第四佈線5504，並且第一薄膜電晶體5571的第二電極(源極電極和汲極電極中的另一方)連接到第三佈線5503。
第二薄膜電晶體5572的第一電極連接到第六佈線5506，並且第二薄膜電晶體5572的第二電極連接到第三 佈線5503。
第三薄膜電晶體5573的第一電極連接到第五佈線5505，第三薄膜電晶體5573的第二電極連接到第二薄膜電晶體5572的閘極電極，並且第三薄膜電晶體5573的閘極電極連接到第五佈線5505。
第四薄膜電晶體5574的第一電極連接到第六佈線5506，第四薄膜電晶體5574的第二電極連接到第二薄膜電晶體5572的閘極電極，並且第四薄膜電晶體5574的閘極電極連接到第一薄膜電晶體5571的閘極電極。
第五薄膜電晶體5575的第一電極連接到第五佈線5505，第五薄膜電晶體5575的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第五薄膜電晶體5575的閘極電極連接到第一佈線5501。
第六薄膜電晶體5576的第一電極連接到第六佈線5506，第六薄膜電晶體5576的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第六薄膜電晶體5576的閘極電極連接到第二薄膜電晶體5572的閘極電極。
第七薄膜電晶體5577的第一電極連接到第六佈線5506，第七薄膜電晶體5577的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第七薄膜電晶體5577的閘極電極連接到第二佈線5502。第八薄膜電晶體5578的第一電極連接到第六佈線5506，第八薄膜電晶體5578的第二電極連接到第二薄膜電晶體5572的閘極電極，並且第八薄膜電晶體5578的閘極電極連接到第一佈線5501。
注意，將第一薄膜電晶體5571的閘極電極、第四薄膜電晶體5574的閘極電極、第五薄膜電晶體5575的第二電極、第六薄膜電晶體5576的第二電極以及第七薄膜電晶體5577的第二電極的連接部設定為節點5543。並且，將第二薄膜電晶體5572的閘極電極、第三薄膜電晶體5573的第二電極、第四薄膜電晶體5574的第二電極、第六薄膜電晶體5576的閘極電極以及第八薄膜電晶體5578的第二電極的連接部設定為節點5544。
注意，也可以將第一佈線5501、第二佈線5502、第三佈線5503以及第四佈線5504分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，也可以將第五佈線5505稱為第一電源線並且將第六佈線5506稱為第二電源線。
此外，也可以只利用實施例模式1或實施例模式2所示的n通道型TFT來製造信號線驅動電路以及掃描線驅動電路。實施例模式1或實施例模式2所示的n通道型TFT的電晶體的遷移率大，所以可以提高驅動電路的驅動頻率。此外，實施例模式1或實施例模式2所示的n通道型TFT的寄生電容借助於包含具有n型導電型的金屬氧化物的緩衝層降低，所以頻率特性(稱為f特性)高。例如，因為使用實施例模式1或實施例模式2所示的n通道型TFT的掃描線驅動電路可以進行高速工作，所以還可以實現提高幀頻率、或者插入黑屏。
再者，藉由擴大掃描線驅動電路的電晶體的通道寬度 ，或者配置多個掃描線驅動電路等，可以實現更高的幀頻率。當配置多個掃描線驅動電路時，藉由在一側配置用來驅動偶數行的掃描線的掃描線驅動電路，並且在另一側配置用來驅動奇數行的掃描線的掃描線驅動電路，可以實現提高幀頻率。
此外，當製造本發明的一種實施例的主動矩陣型發光顯示裝置時，至少在一個像素中配置多個薄膜電晶體，所以較佳的配置多個掃描線驅動電路。圖6B表示主動矩陣型發光顯示裝置的方塊圖的一種方式。
圖6B所示的發光顯示裝置在基板5400上包括：具有多個具備顯示元件的像素的像素部5401；選擇各像素的第一掃描線驅動電路5402以及第二掃描線驅動電路5404；控制對選擇了的像素的視頻信號的輸入的信號線驅動電路5403。
當將對圖6B所示的發光顯示裝置的像素輸入的視頻信號設定為數位形式時，藉由將電晶體轉換為導通狀態或截止狀態，像素變成發光或者不發光狀態。由此，可以藉由利用面積灰度法或者時間灰度法來顯示灰度。面積灰度法是如下方法：將一個像素分割為多個子像素，並且根據視頻信號來使各子像素獨立驅動，以進行灰度顯示。此外，時間灰度法是如下方法：控制像素發光的期間，以進行灰度顯示。
因為發光元件的回應速度高於液晶元件等，所以其與液晶元件相比更適合時間灰度法。具體地說，在以時間灰 度法進行顯示的情況下，將一個幀期間分割為多個子幀期間。並且，根據視頻信號，在各子幀期間中將像素的發光元件成為發光或者不發光的狀態。藉由將一個幀期間分割為多個子幀期間，可以根據視頻信號而控制在一個幀期間中像素實際上發光的期間的總長度，結果可以顯示灰度。
注意，在圖6B所示的發光顯示裝置中，示出如下實例：在一個像素中配置開關TFT和電流控制TFT的兩個的情況下，在第一掃描線驅動電路5402中產生輸入到作為開關TFT的閘極佈線的第一掃描線的信號，而且在第二掃描線驅動電路5404中產生輸入到作為電流控制TFT的閘極佈線的第二掃描線的信號，但是也可以在一個掃描線驅動電路中產生輸入到第一掃描線的信號和輸入到第二掃描線的信號。此外，例如，有可能根據開關元件所包括的各電晶體的數目，在各像素中設置多個用來控制開關元件的工作的第一掃描線。在此情況下，既可以在一個掃描線驅動電路中產生輸入到多個第一掃描線的所有信號，又可以在多個掃描線驅動電路中產生輸入到多個第一掃描線的信號。
此外，也在發光顯示裝置中，驅動電路中的可以由n通道型TFT構成的驅動電路的一部分可以形成在與像素部的薄膜電晶體同一個基板上。此外，也可以只利用實施例模式1或實施例模式2所示的n通道型TFT來製造信號線驅動電路以及掃描線驅動電路。
此外，上述驅動電路除了應用於液晶顯示裝置或發光 顯示裝置以外，也可以應用於電子紙，該電子紙藉由利用電連接到開關元件的元件來使電子墨水驅動。電子紙也稱為電泳顯示裝置(電泳顯示器)，並且具有如下優點：具有與紙同樣的易看性；與其他顯示裝置相比其耗電量低；能夠採用薄且輕形狀。
作為電泳顯示器，可以考慮各種各樣的方式。其是如下裝置，即在溶劑或溶質中分散有多個包括具有正電荷的第一粒子和具有負電荷的第二粒子的微膠囊，並且藉由對微膠囊施加電場來使微膠囊中的粒子分別向彼此相反的方向移動，以只顯示集合在一側的粒子的顏色。注意，第一粒子或第二粒子包括染料，並且在沒有電場的情況下不移動。此外，第一粒子的顏色和第二粒子的顏色不同(包括無色)。
如此，電泳顯示器是利用所謂的介電泳效應的顯示器，該介電泳效應是介電常數高的物質移動到高電場區的。電泳顯示器不需要液晶顯示裝置所需要的偏振片、相對基板，而其厚度和重量減半。
分散有上述微膠囊的溶劑稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。此外，也可以藉由使用彩色濾光片、具有色素的粒子，進行彩色顯示。
此外，當在主動矩陣基板上適當地以夾在兩個電極之間的方式配置多個上述微膠囊時，完成主動矩陣型顯示裝置，並且當對微膠囊施加電場時，可以進行顯示。例如， 可以使用根據實施例模式1或實施例模式2所示的薄膜電晶體而得到的主動矩陣基板。
注意，作為微膠囊中的第一粒子以及第二粒子，可以使用選自導電體材料、絕緣體材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電變色材料、磁泳材料中的一種材料；或者它們的複合材料。
藉由上述製程，可以製造作為半導體裝置的可靠性高的顯示裝置。
本實施例模式可以與實施例模式1或實施例模式2所記載的結構適當地組合來實施。
實施例模式4
作為實施例模式之一，製造薄膜電晶體，並且藉由將該薄膜電晶體使用於像素部、以及驅動電路，可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，可以將使用薄膜電晶體的驅動電路的一部分或所有部分一體形成在與像素部同一個基板上，以形成系統化面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件在其範疇內包括其亮度由電流或電壓控制的元件，具體地說，發光元件包括無機EL(電致發光)、有機EL等。此外，也可以應用電子墨水等由於電作用而對比度變化的顯示媒體。
此外，顯示裝置包括處於密封有顯示元件的狀態的面板、處於在該面板中安裝有包括控制器的IC等的狀態的模組。再者，本發明的一種實施例係關於在製造該顯示裝置的過程中的完成顯示元件之前的元件基板，並且該元件基板在多個像素中的每一個中具備用來將電流或電壓供給給顯示元件的單元。具體地說，元件基板既可以處於只形成有顯示元件的像素電極的狀態，又可以處於在形成成為像素電極的導電膜之後的藉由蝕刻來形成像素電極之前的狀態，而都可以應用所有的方式。
注意，本說明書中的顯示裝置是指圖像顯示裝置、顯示裝置、或者光源(包括照明裝置)。此外，安裝有連接器例如FPC(撓性印刷電路)、TAB(帶式自動接合)膠帶或者TCP(帶載封裝)的模組、在TAB膠帶或者TCP的端部設置有印刷線路板的模組、或者在顯示元件上藉由COG(玻璃覆晶封裝)方式直接安裝有IC(積體電路)的模組都包括在顯示裝置中。
在本實施例模式中，作為本發明的一種方式表示液晶顯示裝置。
圖12A和12B示出應用本發明的一種實施例的主動矩陣型液晶顯示裝置。圖12A是液晶顯示裝置的平面圖，而圖12B是沿著圖12A中的線V-X的截面圖。注意，圖12A示出形成在基板200上的薄膜電晶體201及電極層255的平面圖。用於半導體裝置的薄膜電晶體201可以與實施例模式2所示的薄膜電晶體同樣製造，並且它是包 括IGZO半導體層及包含具有n型導電型的金屬氧化物的緩衝層的可靠性高的薄膜電晶體。此外，也可以應用實施例模式1所示的薄膜電晶體作為本實施例模式的薄膜電晶體201。
圖12A所示的本實施例模式之一的液晶顯示裝置包括源極佈線層202、多閘結構的反交錯型薄膜電晶體201、閘極佈線層203、電容佈線層204。
另外，在圖12B中，在本實施例模式的液晶顯示裝置中，基板200和基板266中間夾著液晶層262而彼此對置，並且具有液晶顯示元件260。該基板200設置有多閘結構的薄膜電晶體201、絕緣層211、絕緣層212、絕緣層213、用於顯示元件的電極層255、用作取向膜的絕緣層261、偏振片268，而該基板266設置有用作取向膜的絕緣層263、用於顯示元件的電極層265、用作彩色濾光片的著色層264、偏振片267。
另外，也可以使用不利用取向膜的呈現藍相(blue phase)的液晶。藍相是液晶相之一，它是如下層：當使膽甾相液晶升溫時，即將從膽甾醇相轉變為各向同性相之前顯現。因為藍相只在較小的溫度範圍內顯現，所以為了改善溫度範圍，將混合有5重量%以上的手性分子(chiral agent)的液晶組成物用於液晶層262。對包括呈現藍相的液晶和手性分子的液晶組成物來說，回應速度很短即10μs至100μs，且它具有光學各向同性，所以不需要取向處理，並且視角依賴性小。
注意，雖然圖12A和12B示出透過型液晶顯示裝置，但是本實施例模式也可以應用於反射型液晶顯示裝置、半透過型液晶顯示裝置。
此外，雖然在圖12A和12B所示的液晶顯示裝置中示出在基板266的外側(可見-側)設置偏振片267並且在基板266的內側按順序設置著色層264、用於顯示元件的電極層265的實例，但是也可以在基板266的內側設置偏振片267。此外，偏振片和著色層的疊層結構也不局限於圖12A和12B，而根據偏振片及著色層的材料、製成條件而適當地設定，既可。此外，也可以設置用作黑矩陣的遮光膜。
此外，在本實施例模式中，為了減少薄膜電晶體的表面凹凸並提高薄膜電晶體的可靠性，利用用作保護膜或平坦化絕緣膜的絕緣層(絕緣層211、絕緣層212、絕緣層213)覆蓋藉由實施例模式2得到的薄膜電晶體。注意，保護膜是用來防止懸浮在大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入的，所以較佳的是緻密的膜。保護膜可以藉由使用CVD法或濺射法等並利用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜的單層或疊層來形成。另外，作為保護膜，也可以將有機矽烷氣體和氧用作處理氣體並利用電漿CVD法而形成氧化矽膜。
有機矽烷是如下化合物：正矽酸乙酯(tetraethoxysilane)(TEOS：化學式Si(OC2 H5 )4 )、四甲基矽烷(TMS：化學式Si(CH3 )4 )、四甲基環四矽氧 烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2 H5 )3 )、三(二甲氨基)矽烷(trisdimethylaminosilane)(SiH(N(CH3 )2 )3 )等。
作為保護膜的第一層，形成絕緣層211。絕緣層211起到防止鋁膜的小丘的作用。在此，作為絕緣層211，利用電漿CVD法形成氧化矽膜。作為氧化矽膜的成膜用處理氣體，使用TEOS及O2 ，並且將其流量比設定為TEOS/O2 =15/750。成膜製程的基板溫度是300℃。
另外，作為保護膜的第二層，形成絕緣層212。在此，作為絕緣層212，利用電漿CVD法形成氮化矽膜。作為氮化矽膜的成膜用處理氣體，使用SiH4 、N2 、NH3 及H2 。當使用氮化矽膜作為保護膜之一時，可以抑制鈉等的可動離子侵入到半導體區中而使TFT的電特性變化。
另外，也可以在形成保護膜之後進行對IGZO半導體層的退火(300℃至400℃)。
另外，作為平坦化絕緣膜，形成絕緣層213。作為絕緣膜213，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯、苯並環丁烯、聚醯胺、環氧等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。矽氧烷類樹脂除了具有氫之外還可以具有氟、烷基和芳基中的至少一種作為取代基。另外，也可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層213。
注意，矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。矽氧烷類樹脂除了具有氫以外，還可以具有氟、烷基和芳香烴中的至少一種作為取代基。
當形成絕緣層213時，根據其材料而可以利用CVD法、濺射法、SOG法、旋轉塗敷、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮片、輥式塗布、幕塗、刮刀塗布等。在使用材料液形成絕緣層213的情況下，也可以在進行烘焙的製程中同時進行對IGZO半導體層的退火(300℃至400℃)。藉由兼作絕緣層213的焙燒製程和對IGZO半導體層的退火，可以高效地製造半導體裝置。
作為用作像素電極層的電極層255、265，可以使用具有透光性的導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面表示為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
此外，電極層255、265可以藉由使用包含導電高分子(也稱為導電聚合物)的導電組成物來形成。使用導電組成物來形成的像素電極的薄層電阻較佳的為10000Ω/□以下，並且其波長為550nm時的透光率較佳的為70%以上。另外，導電組成物所包含的導電高分子的電阻率較佳的為0.1Ω．cm以下。
作為導電高分子，可以使用所謂的π電子共軛類導電 高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由上述材料中的兩種以上構成的共聚物等。
藉由上述製程，可以製造可靠性高的液晶顯示裝置作為半導體裝置。
本實施例模式可以與實施例模式1至3中任一項所記載的結構適當地組合來實施。
實施例模式5
在本實施例模式中，作為半導體裝置的一種方式，示出電子紙。
在圖13中，作為本發明的一種方式，示出主動矩陣型電子紙。可以與實施例模式2所示的薄膜電晶體同樣地製造用於半導體裝置的薄膜電晶體581，並且該薄膜電晶體581是包括IGZO半導體層及包含具有n型導電型的金屬氧化物的緩衝層的可靠性高的薄膜電晶體。此外，也可以將實施例模式1所示的薄膜電晶體應用於本實施例模式的薄膜電晶體581。
圖13的電子紙是採用旋轉球顯示方式的顯示裝置。旋轉球顯示方式是如下方法：將一個半球表面為白色且另一個半球表面為黑色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間，並在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
薄膜電晶體581是多閘結構的反交錯型薄膜電晶體，在形成於絕緣層585中的開口利用源極電極層或汲極電極層接觸於第一電極層587並與它電連接。在第一電極層587和第二電極層588之間設置有球形粒子589，該球形粒子589具有黑色區590a和白色區590b，且其周圍包括充滿有液體的空洞594，並且球形粒子589的周圍填充有樹脂等的填料595(參照圖13)。
此外，還可以使用電泳元件而代替旋轉球。使用直徑為10μm至200μm左右的微膠囊，在該微膠囊中封入有透明液體、帶正電的白色微粒和帶負電的黑色微粒。對設置在第一電極層和第二電極層之間的微膠囊來說，當由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒向相反方向移動，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件，並且它一般被稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助燈，且其耗電量小，並且在昏暗的地方也可以辨別顯示部。另外，即使在不向顯示部供應電源的情況下也能夠保持顯示過一次的圖像，因此，即使在使具有顯示功能的半導體裝置(也簡單地稱為顯示裝置、或者具備顯示裝置的半導體裝置)離開電波發信源的情況下，也能夠儲存顯示過的圖像。
藉由上述製程，可以製造作為半導體裝置的可靠性高的電子紙。
本實施例模式可以與實施例模式1至3中任一項所記 載的結構適當地組合來實施。
實施例模式6
在本實施例模式中，示出發光顯示裝置作為半導體裝置的一種方式。作為顯示裝置所具有的顯示元件，在此示出利用電致發光的發光元件。利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物而被區別，一般來說，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞從一對電極分別注入到包含發光有機化合物的層，以產生電流。然後，由於這些載子(電子及電洞)重新結合，而發光有機化合物成為激發態，並且當該激發態恢復到基底態時得到發光。根據這種機理，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在粘合劑中分散有發光材料的粒子的發光層，且其發光機理是利用供體能級和受體能級的供體-受體重新結合型發光。薄膜型無機EL元件具有由電介質層夾住發光層並還利用電極夾住其的結構，且其發光機理是利用金屬離子的內殼層電子躍遷的定域型發光。注意，在此使用有機EL元件作為發光元件而進行說明。
圖14A和14B示出主動矩陣型發光顯示裝置作為半 導體裝置的一種方式。圖14A是發光顯示裝置的平面圖，而圖14B是沿著圖14A中的截斷線Y-Z的截面圖。圖14A示出形成在基板300上的薄膜電晶體301、302及第一電極層320的平面圖。此外，圖15示出圖14A和14B所示的發光顯示裝置的等效電路。
可以與實施例模式1及實施例模式2所示的薄膜電晶體同樣地製造用於半導體裝置的薄膜電晶體301、302，並且該薄膜電晶體301、302是包括IGZO半導體層及包含具有n型導電型的金屬氧化物的緩衝層的可靠性高的薄膜電晶體。
圖14A及圖15所示的本實施例模式的發光顯示裝置包括多閘結構的薄膜電晶體301、薄膜電晶體302、發光元件303、電容元件304、源極佈線層305、閘極佈線層306、電源線307。薄膜電晶體301、302是n通道型薄膜電晶體。
此外，在圖14B中，本實施例模式的發光顯示裝置包括薄膜電晶體302、絕緣層311、絕緣層312、絕緣層313、分隔壁321以及用於發光元件303的第一電極層320、電場發光層322、第二電極層323。
絕緣層313較佳的藉由使用丙烯、聚醯亞胺、聚醯胺等的有機樹脂或者矽氧烷來形成。
在本實施例模式中，因為像素的薄膜電晶體302是n型，所以較佳的使用陰極作為像素電極層的第一電極層320。具體而言，作為陰極，可以使用功函數低的材料例 如Ca、Al、MgAg、AlLi等。
分隔壁321藉由使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷來形成。特別佳的是，使用感光材料，在第一電極層320上形成開口部，並且將該開口部的側壁形成為具有連續的曲率的傾斜面。
電場發光層322既可以由單層構成，又可以由多個層的疊層構成。
覆蓋電場發光層322地形成使用陽極的第二電極層323。第二電極層323可以藉由利用在實施例模式4中列舉的作為像素電極層而使用的由具有透光性的導電材料構成的透光導電膜形成。除了上述透光導電膜之外，還可以使用氮化鈦膜或鈦膜。藉由使第一電極層320、電場發光層322和第二電極層323重疊，來形成發光元件303。然後，也可以在第二電極層323及分隔壁321上形成保護膜，以防止氧、氫、水分、二氧化碳等侵入到發光元件303中。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
再者，在實際上，較佳的在完成到圖14B的狀態後還使用氣密性高且汲氣少的保護薄膜(貼合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(密封)。
接著，參照圖16A至16C說明發光元件的結構。在此，以驅動TFT是n型的情況為例子來說明像素的截面結構。可以與實施例模式1所示的薄膜電晶體同樣製造用於圖16A、16B和16C的半導體裝置的驅動TFT7001、 7011、7021，並且這些TFT是包括IGZO半導體層及包含具有n型導電型的金屬氧化物的緩衝層的可靠性高的薄膜電晶體。此外，也可以應用實施例模式2所示的薄膜電晶體作為TFT7001、7011、7021。
發光元件的陽極及陰極中之至少一方是透明以取出發光，即可。在基板上形成薄膜電晶體及發光元件。發光元件可以具有如下結構：從與基板相反一側的面取出發光的頂部發射；從基板一側的面取出發光的底部發射；以及從基板一側及與基板相反一側的面取出發光的雙面發射。本實施例模式的像素結構可以應用於具有哪種發射結構的發光元件。
參照圖16A而說明頂部發射結構的發光元件。
圖16A示出在驅動TFT7001是n型且從發光元件7002發射的光穿過到陽極7005一側的情況下的像素的截面圖。在圖16A中，發光元件7002的陰極7003和驅動TFT7001電連接，並且在陰極7003上按順序層疊有發光層7004、陽極7005。作為陰極7003，只要是功函數低並反射光的導電膜，就可以使用各種材料。例如，較佳的採用Ca、Al、MgAg、AlLi等。而且，發光層7004可以由單層或多層的疊層構成。在發光層7004由多層構成時，在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。注意，不需要設置所有這些層。陽極7005藉由使用如下那樣的透過光的具有透光性的導電材料來形成：包含氧化鎢的銦氧化物、包含氧 化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面表示為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
由陰極7003及陽極7005夾住發光層7004的區域相當於發光元件7002。在圖16A所示的像素中，從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著，參照圖16B說明底部發射結構的發光元件。將示出在驅動TFT7011是n型且從發光元件7012發射的光發射到陰極7013一側的情況下的像素的截面圖。在圖16B中，在與驅動TFT7011電連接的具有透光性的導電膜7017上形成有發光元件7012的陰極7013，並且在陰極7013上按順序層疊有發光層7014、陽極7015。注意，在陽極7015具有透光性的情況下，也可以覆蓋陽極上地形成有用來反射光或遮蔽光的遮罩膜7016。與圖16A的情況同樣，作為陰極7013，只要是功函數低的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度(較佳的為5nm至30nm左右)。例如，可以將厚度為20nm的鋁膜用作陰極7013。而且，與圖16A同樣，發光層7014可以由單層或多個層的疊層構成。雖然陽極7015不需要透過光，但是可以與圖16A同樣使用具有透光性的導電材料來形成。並且，雖然遮罩膜7016例如可以使用反射光的金屬等，但是不局限於金屬膜。例如，也可以使用添加有黑色顏料的樹脂等。
由陰極7013及陽極7015夾住發光層7014的區域相 當於發光元件7012。在圖16B所示的像素中，從發光元件7012發射的光如箭頭所示那樣發射到陰極7013一側。
接著，參照圖16C而說明雙面發射結構的發光元件。在圖16C中，在與驅動TFT7021電連接的具有透光性的導電膜7027上形成有發光元件7022的陰極7023，並且在陰極7023上按順序層疊有發光層7024、陽極7025。與圖16A的情況同樣，作為陰極7023，只要是功函數低的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度。例如，可以將厚度為20nm的Al用作陰極7023。而且，與圖16A同樣，發光層7024可以由單層或多個層的疊層構成。陽極7025可以與圖16A同樣使用透過光的具有透光性的導電材料來形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖16C所示的像素中，從發光元件7022發射的光如箭頭所示那樣發射到陽極7025一側和陰極7023一側。
注意，雖然在此描述了有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
注意，雖然在本實施例模式中示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的例子，但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
注意，本實施例模式所示的半導體裝置不局限於圖16A至16C所示的結構而可以進行適當的變形。
藉由上述製程，可以製造作為半導體裝置的可靠性高的發光顯示裝置。
本實施例模式可以與實施例模式1至3中任一項所記載的結構適當地組合來實施。
實施例模式7
在本實施例模式中，下面示出半導體裝置的一種實施例的顯示面板的結構。在本實施例模式中，將說明具有用作顯示元件的液晶元件的液晶顯示裝置的一種實施例的液晶顯示面板(也稱為液晶面板)、具有用作顯示元件的發光元件的半導體裝置的一種實施例的發光顯示面板(也稱為發光面板)。
首先，參照圖17A和17B而說明相當於半導體裝置的一種方式的發光顯示面板的外觀及截面。圖17A是一種面板的俯視圖，其中利用密封材料將包括IGZO半導體層及包含具有n型導電型的金屬氧化物的緩衝層的可靠性高的薄膜電晶體及發光元件密封在第一基板和第二基板之間。圖17B相當於沿著圖17A的截斷線H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b、以及掃描線驅動 電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。
此外，設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖17B中，例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
薄膜電晶體4509、4510相當於包括IGZO半導體層及包含具有n型導電型的金屬氧化物的緩衝層的薄膜電晶體，並可以應用實施例模式1或實施例模式2所示的薄膜電晶體。在本實施例模式中，薄膜電晶體4509、4510是n通道型薄膜電晶體。
此外，附圖標記4511相當於發光元件，並且發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源極電極層或汲極電極層電連接。注意，發光元件4511的結構不局限於本實施例模式所示的結構。根據從發光元件4511取出的光的方向等，可以適當地改變發光元件4511的結構。
另外，供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
在本實施例模式中，連接端子4515由與第二電極層4512相同的導電膜形成，並且佈線4516由與發光元件4511所具有的第一電極層4517相同的導電膜形成。
連接端子4515藉由各向異性導電膜4519與FPC4518a所具有的端子電連接。
位於從發光元件4511的光的取出方向的第二基板4506需要具有透光性。在此情況下，使用如玻璃板、塑膠板、聚酯薄膜或丙烯薄膜等的具有透光性的材料。
此外，作為填料4507，除了氮、氬等的惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂，而可以使用PVC(聚氯乙烯)、丙烯、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本實施例模式中，作為填料使用氮。
另外，若有需要，則也可以在發光元件的發射面上適當地設置諸如偏振片、圓偏振片(包括橢圓偏振片)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外，也可以在偏振片或圓偏振片上設置抗反射膜。例如，可以進行抗眩光處理，該處理是藉由利用表面的凹凸來擴散反射光而可以降低眩光的。
也可以在另行準備的基板上作為由單晶半導體膜或多晶半導體膜形成的驅動電路，安裝信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b。此外，也可以另行僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而安裝。本實施例模式不局限於圖17A和17B的結構。
接著，參照圖18A1至18B而說明相當於本發明的一種實施例的液晶顯示面板的外觀及截面。圖18A1和18A2 是一種面板的俯視圖，其中利用密封材料4005將包括IGZO半導體層及包含具有n型導電型的金屬氧化物的緩衝層的可靠性高的薄膜電晶體4010、4011及液晶元件4013密封在第一基板4001和第二基板4006之間。圖18B相當於沿著圖18A1和18A2的截斷線M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜而形成在另行準備的基板上。
注意，對於另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG方法、引線鍵合方法或TAB方法等。圖18A1是藉由COG方法安裝信號線驅動電路4003的例子，而圖18A2是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖18B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。
薄膜電晶體4010、4011相當於包括IGZO半導體層 及含有具有n型導電型的金屬氧化物的緩衝層的薄膜電晶體，並且可以應用實施例模式1或實施例模式2所示的薄膜電晶體。在本實施例模式中，薄膜電晶體4010、4011是n通道型薄膜電晶體。
此外，液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且，液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。注意，像素電極層4030、對置電極層4031分別設置有用作取向膜的絕緣層4032、4033，並且隔著絕緣層4032、4033夾有液晶層4008。
注意，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(典型的是不銹鋼)、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics；玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯樹脂薄膜。此外，還可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為了控制像素電極層4030和對置電極層4031之間的距離(單元間隙)而設置的。注意，還可以使用球狀間隔物。
另外，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供給的。
在本實施例模式中，連接端子4015由與液晶元件4013所具有的像素電極層4030相同的導電膜形成，並且佈線4016由與薄膜電晶體4010、4011的閘極電極層相同的導電膜形成。
連接端子4015隔著各向異性導電膜4019電連接到FPC4018所具有的端子。
此外，雖然在圖18A1至18B中示出另行形成信號線驅動電路4003並將它安裝在第一基板4001的例子，但是本實施例模式不局限於該結構。既可以另行形成掃描線驅動電路而安裝，又可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖19示出使用應用上述實施例模式而製造的TFT基板2600來構成液晶顯示模組的一種方式。
圖19是液晶顯示模組的一種方式，其中，利用密封材料2602將TFT基板2600和對置基板2601固定，並且在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604、著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605，並且當採用RGB方式時，對應於各像素而設置有分別對應於紅色、綠色、藍色的著色層。
在TFT基板2600和對置基板2601的外側配置有偏振片2606、偏振片2607、漫射片2613。光源由冷陰極管2610和反射板2611構成，電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接，且其中組裝有控制電路、電源電路等的外部電路。此外，也可以 在偏振片和液晶層之間具有相位差板的狀態下層疊。
液晶顯示模組可以採用TN(扭轉向列；Twisted Nematic)模式、IPS(平面內切換；In-Plane-Switching)模式、FFS(邊緣場切換；Fringe Field Switching)模式、MVA(多象限垂直配向；Multi-domain Vertical Alignment)模式、PVA(垂直取向構型；Patterned Vertical Alignment)模式、ASM(軸對稱排列微胞；Axially Symmetric aligned Micro-cell)模式、OCB(光學補償彎曲；Optical Compensated Birefringence)模式、FLC(鐵電性液晶；Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶；Anti Ferroelectric Liquid Crystal)模式等。
藉由上述製程，可以製造作為半導體裝置的可靠性高的顯示面板。
本實施例模式可以與實施例模式1至6中任一項所記載的結構適當地組合來實施。
實施例模式8
本發明的一種實施例的半導體裝置可以應用於電子紙。電子紙可以用於用來顯示資訊的所有領域的電子設備。例如，可以將電子紙應用於電子書籍(電子書)、招貼、火車等的交通工具的車廂廣告、信用卡等的各種卡片的顯示等。在此，圖20A至21示出使用電子紙的電子設備的一種實施例。
圖20A示出由電子紙製造的海報2631。在廣告媒體是紙的印刷物的情況下，用人的手進行廣告的交換，但是當使用應用上述實施例模式的電子紙時，可以在短時間內改變廣告的顯示內容。此外，顯示也不會打亂而可以得到穩定的圖像。注意，海報也可以採用以無線的方式收發資訊的結構。
此外，圖20B示出火車等的交通工具的車廂廣告2632。在廣告媒體是紙的印刷物的情況下，用人的手進行廣告的交換，但是當使用應用上述實施例模式的電子紙時，可以在短時間內不需要許多人的手地改變廣告的顯示內容。此外，顯示也不會打亂而可以得到穩定的圖像。注意，車廂廣告2632也可以採用以無線的方式收發資訊的結構。
另外，圖21示出電子書籍2700的一種實施例。例如，電子書籍2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711成為一體，並且可以以該軸部2711為軸進行開閉工作。藉由採用這種結構，可以進行如紙的書籍那樣的工作。
框體2701組裝有顯示部2705，而框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連續的圖像的結構，又可以是顯示不同的圖像的結構。藉由採用顯示不同的圖像的結構，例如可以在右側的顯示部(圖21中的顯示部2705)上顯示文章，而在左側的顯示部(圖21中的顯示部2707)上顯示圖像。
此外，在圖21中示出框體2701具備操作部等的例子。例如，在框體2701中，具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，也可以採用在與框體的顯示部相同的面上具備鍵盤、定位裝置等的結構。另外，也可以採用在框體的背面或側面具備外部連接用端子(耳機端子、USB端子、或者可與AC適配器及USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。再者，電子書籍2700也可以具有電子詞典的功能。
此外，電子書籍2700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
本實施例模式可以與實施例模式1至3中任一項或者實施例模式5所記載的結構適當地組合來實施。
實施例模式9
根據實施例模式1至8的半導體裝置可以應用於各種電子設備(包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話(也稱為手機)、可擕式遊戲機、可擕式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。
圖22A示出電視裝置9600的一種方式。在電視裝置9600中，框體9601組裝有顯示部9603。利用顯示部 9603可以顯示映射。此外，在此示出利用支架(stand)9605支撐框體9601的結構。
藉由利用框體9601所具備的操作開關、另行提供的遙控操作機9610可以進行電視裝置9600的操作。藉由利用遙控操作機9610所具備的操作鍵9609，可以進行頻道、音量的操作，並可以對顯示於顯示部9603上的映射進行操作。此外，遙控操作機9610也可以設置顯示從該遙控操作機9610輸出的資訊的顯示部9607。
注意，電視裝置9600採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間、或接收者之間等)的資訊通信。
圖22B示出數位相框9700的一種方式。例如，在數位相框9700中，框體9701組裝有顯示部9703。顯示部9703可以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像資料，可以發揮與一般的相框同樣的功能。
注意，數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。這些結構也可以組裝到與顯示部同一個面，但是藉由將它設置在側面或背面來提高設計性，所以是較佳的。例如，可以對數位相框的記錄媒體插入部插入儲存有由數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後將所提取的圖像資料顯示於 顯示部9703。
此外，數位相框9700既可以採用以無線的方式收發資訊的結構，又可以採用以無線的方式提取所希望的圖像資料並進行顯示的結構。
圖23A示出可擕式遊戲機，其由框體9881和框體9891的兩個框體構成，並且藉由連接部9893而連接為能夠開閉。框體9881安裝有顯示部9882，並且框體9891安裝有顯示部9883。另外，圖23A所示的可擕式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(包括測定如下的功能：力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、射線、流量、濕度、傾斜度、振動、氣味或紅外線)、以及麥克風9889)等。當然，可擕式遊戲機的結構不局限於上述結構，只要採用如下結構即可：至少具備根據上述實施例模式的半導體裝置，可以採用適當地設置其他附屬設備的結構。圖23A所示的可擕式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將它顯示在顯示部上；藉由與其他可擕式遊戲機進行無線通信而分享資訊。注意，圖23A所示的可擕式遊戲機所具有的功能不局限於此，而可以具有各種各樣的功能。
圖23B示出大型遊戲機的自動賭博機9900的一種方式。在自動賭博機9900的框體9901中安裝有顯示部 9903。另外，自動賭博機9900還具備如起動桿(start lever)或停止開關等的操作單元、投幣口(coin slot)、揚聲器等。當然，自動賭博機9900的結構不局限於上述結構，而只要採用如下結構即可：至少具備根據上述實施例模式的半導體裝置，可以採用適當地設置有其他附屬設備的結構。
圖24示出行動電話1000的一種方式。行動電話1000除了安裝在框體1001的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
圖24所示的行動電話1000可以藉由用手指等觸摸顯示部1002來輸入資訊。此外，可以藉由用手指等觸摸顯示部1002來進行打電話或製作電子郵件等的操作。
顯示部1002的螢幕主要有三種模式。第一是以圖像的顯示為主的顯示模式，第二是以文字等的資訊的輸入為主的輸入模式，第三是混合顯示模式和輸入模式的兩種模式的顯示+輸入模式。
例如，在打電話或製作電子郵件的情況下，將顯示部1002設定為以文字輸入為主的文字輸入模式，並進行在螢幕上顯示的文字的輸入操作，即可。在此情況下，較佳的是，在顯示部1002的螢幕的大多部分上顯示鍵盤或號碼按鈕。
此外，藉由在行動電話1000的內部設置具有陀螺儀(gyroscope)、加速度感測器等檢測傾斜度的感測器的 檢測裝置，判斷行動電話1000的方向(豎向還是橫向)，而可以對顯示部1002的螢幕顯示進行自動切換。
此外，藉由觸摸顯示部1002或對框體1001的操作按鈕1003進行操作，切換螢幕模式。還可以根據顯示在顯示部1002上的圖像種類而切換螢幕模式。例如，當顯示在顯示部上的圖像信號為動態圖像的資料時，將螢幕模式切換成顯示模式，而當顯示在顯示部上的圖像信號為文字(text)資料時，將螢幕模式切換成輸入模式。
另外，當在輸入模式中，檢測出顯示部1002的光感測器所檢測的信號，並且在一定期間中沒有利用顯示部1002的觸摸操作的輸入時，也可以以將螢幕模式從輸入模式切換成顯示模式的方式進行控制。
還可以將顯示部1002用作圖像感測器。例如，藉由用手掌或手指觸摸顯示部1002，拍攝掌紋、指紋等，而可以進行個人識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測用光源，也可以拍攝手指靜脈、手掌靜脈等。
100‧‧‧基板
101‧‧‧閘極電極層
102‧‧‧閘極絕緣層
103‧‧‧半導體層
111‧‧‧半導體膜
113‧‧‧掩模
116‧‧‧掩模
117‧‧‧導電膜
118‧‧‧掩模
150‧‧‧基板
152‧‧‧閘極絕緣層
156‧‧‧佈線層
200‧‧‧基板
201‧‧‧薄膜電晶體
202‧‧‧源極佈線層
203‧‧‧閘極佈線層
204‧‧‧電容佈線層
211‧‧‧絕緣層
212‧‧‧絕緣層
213‧‧‧絕緣層
255‧‧‧電極層
260‧‧‧液晶顯示元件
261‧‧‧絕緣層
262‧‧‧液晶層
263‧‧‧絕緣層
264‧‧‧著色層
265‧‧‧電極層
266‧‧‧基板
267‧‧‧偏振片
268‧‧‧偏振片
300‧‧‧基板
301‧‧‧薄膜電晶體
302‧‧‧薄膜電晶體
303‧‧‧發光元件
304‧‧‧電容元件
305‧‧‧源極佈線層
306‧‧‧閘極佈線層
307‧‧‧電源線
311‧‧‧絕緣層
312‧‧‧絕緣層
313‧‧‧絕緣層
320‧‧‧第一電極層
321‧‧‧分隔壁
322‧‧‧電場發光層
323‧‧‧第二電極層
581‧‧‧薄膜電晶體
585‧‧‧絕緣層
587‧‧‧第一電極層
588‧‧‧第二電極層
589‧‧‧球形粒子
594‧‧‧空洞
595‧‧‧填料
1000‧‧‧行動電話
1001‧‧‧框體
1002‧‧‧顯示部
1003‧‧‧操作按鈕
1004‧‧‧外部連接埠
1005‧‧‧揚聲器
1006‧‧‧麥克風
104a‧‧‧緩衝層
104b‧‧‧緩衝層
105a‧‧‧源極電極層或汲極電極層
105b‧‧‧源極電極層或汲極電極層
115a‧‧‧包含金屬氧化物的層
115b‧‧‧包含金屬氧化物的層
151a‧‧‧閘極電極層
151b‧‧‧閘極電極層
153a‧‧‧通道形成區
153b‧‧‧通道形成區
153c‧‧‧半導體層
153d‧‧‧半導體層
154a‧‧‧緩衝層
154b‧‧‧緩衝層
154c‧‧‧緩衝層
154d‧‧‧緩衝層
155a‧‧‧源極電極層或汲極電極層
55b‧‧‧源極電極層或汲極電極層
171a‧‧‧薄膜電晶體
171b‧‧‧薄膜電晶體
172a‧‧‧薄膜電晶體
172b‧‧‧薄膜電晶體
2600‧‧‧TFT基板
2601‧‧‧對置基板
2602‧‧‧密封材料
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧著色層
2606‧‧‧偏振片
2607‧‧‧偏振片
2608‧‧‧佈線電路部
2609‧‧‧撓性線路板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路基板
2613‧‧‧漫射片
2631‧‧‧海報
2632‧‧‧車廂廣告
2700‧‧‧電子書籍
2701‧‧‧框體
2703‧‧‧框體
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
4001‧‧‧第一基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧第二基板
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子
4016‧‧‧佈線
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4030‧‧‧像素電極層
4031‧‧‧對置電極層
4032‧‧‧絕緣層
4033‧‧‧絕緣層
4501‧‧‧第一基板
4502‧‧‧像素部
4505‧‧‧密封材料
4506‧‧‧第二基板
4507‧‧‧填料
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧第二電極層
4515‧‧‧連接端子
4516‧‧‧佈線
4517‧‧‧第一電極層
4519‧‧‧各向異性導電膜
5300‧‧‧基板
5301‧‧‧像素部
5302‧‧‧掃描線驅動電路
5303‧‧‧信號線驅動電路
5400‧‧‧基板
5401‧‧‧像素部
5402‧‧‧第一掃描線驅動電路
5403‧‧‧信號線驅動電路
5404‧‧‧第二掃描線驅動電路
5501‧‧‧第一佈線
5502‧‧‧第二佈線
5503‧‧‧第三佈線
5504‧‧‧第四佈線
5505‧‧‧第五佈線
5506‧‧‧第六佈線
5543‧‧‧節點
5544‧‧‧節點
5571‧‧‧第一薄膜電晶體
5572‧‧‧第二薄膜電晶體
5573‧‧‧第三薄膜電晶體
5574‧‧‧第四薄膜電晶體
5575‧‧‧第五薄膜電晶體
5576‧‧‧第六薄膜電晶體
5577‧‧‧第七薄膜電晶體
5578‧‧‧第八薄膜電晶體
5601‧‧‧驅動器IC
5602‧‧‧開關組
5611‧‧‧第一佈線
5612‧‧‧第二佈線
5613‧‧‧第三佈線
5621‧‧‧佈線
5701‧‧‧正反器
5711‧‧‧第一佈線
5712‧‧‧第二佈線
5713‧‧‧第三佈線
5714‧‧‧第四佈線
5715‧‧‧第五佈線
5716‧‧‧第六佈線
5717‧‧‧第七佈線
5721‧‧‧信號
5821‧‧‧信號
590a‧‧‧黑色區
590b‧‧‧白色區
7001‧‧‧TFT
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7011‧‧‧驅動TFT
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧遮罩膜
7017‧‧‧導電膜
7021‧‧‧驅動TFT
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導電膜
9600‧‧‧電視裝置
9601‧‧‧框體
9603‧‧‧顯示部
9605‧‧‧支架
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控操作機
9700‧‧‧數位相框
9701‧‧‧框體
9703‧‧‧顯示部
9881‧‧‧框體
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚聲器部
9885‧‧‧操作鍵
9886‧‧‧記錄媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧框體
9893‧‧‧連接部
9900‧‧‧自動賭博機
9901‧‧‧框體
9903‧‧‧顯示部
4503a‧‧‧信號線驅動電路
4504a‧‧‧掃描線驅動電路
4518a‧‧‧FPC
4518b‧‧‧FPC
5603a‧‧‧第一薄膜電晶體
5603b‧‧‧第二薄膜電晶體
5603c‧‧‧第三薄膜電晶體
5703a‧‧‧時序
5703b‧‧‧時序
5703c‧‧‧時序
5803a‧‧‧時序
5803b‧‧‧時序
5803c‧‧‧時序
在附圖中：圖1A和1B是說明依照本發明的一種觀點的半導體裝置的圖；圖2是說明依照本發明的一種觀點的半導體裝置的圖； 圖3A至3E是說明依照本發明的一種觀點的半導體裝置的製造方法的圖；圖4A和4B是說明依照本發明的一種觀點的半導體裝置的圖；圖5A和5B是說明依照本發明的一種觀點的半導體裝置的圖；圖6A和6B是說明依照本發明的一種觀點的半導體裝置的方塊圖；圖7是說明信號線驅動電路的結構的一種方式的圖；圖8是說明信號線驅動電路的工作的一種方式的時序圖；圖9是說明信號線驅動電路的工作的一種方式的時序圖；圖10是說明移位寄存器的結構的一種方式的圖；圖11是說明圖10所示的正反器的連接結構的圖；圖12A和12B是說明依照本發明的一種觀點的半導體裝置的圖；圖13是說明依照本發明的一種觀點的半導體裝置的圖；圖14A和14B是說明依照本發明的一種觀點的半導體裝置的圖；圖15是說明圖14A和14B所示的半導體裝置的等效電路的圖；圖16A至16C是說明依照本發明的一種觀點的半導 體裝置的圖；圖17A和17B是說明依照本發明的一種觀點的半導體裝置的圖；圖18A至18C是說明依照本發明的一種觀點的半導體裝置的圖；圖19是說明依照本發明的一種觀點的半導體裝置的圖；圖20A和20B是說明電子紙的使用方式的圖；圖21是表示電子書籍的一種方式的圖；圖22A和22B是表示電視裝置及數位相框的一種方式的圖；圖23A和23B是表示遊戲機的一種方式的圖；以及圖24是表示手機的一種方式的圖。
100‧‧‧基板
101‧‧‧閘極電極層
102‧‧‧閘極絕緣層
103‧‧‧半導體層
104a、104b‧‧‧緩衝層
105a‧‧‧源極電極層
105b‧‧‧汲極電極層
171a‧‧‧薄膜電晶體

Claims (19)

  1. 一種半導體裝置的製造方法，包含：在基板上形成閘極電極層；在該閘極電極層上形成絕緣層；在該絕緣層上形成源極電極層和汲極電極層；在該源極電極層上形成第一緩衝層並且在該汲極電極層上形成第二緩衝層；以及在該第一緩衝層和該第二緩衝層上形成半導體層，其中，該半導體層包括銦和氧，其中，該第一緩衝層和該第二緩衝層各包括具有n型導電型的金屬氧化物，以及其中，該第一緩衝層和該第二緩衝層各具有高於該半導體層的載子濃度。
  2. 如申請專利範圍第1項的半導體裝置的製造方法，其中重疊於該閘極電極層的該半導體層的一部分在該絕緣層上且接觸該絕緣層，並且設置在該源極電極層和該汲極電極層之間。
  3. 如申請專利範圍第1項的半導體裝置的製造方法，其中該源極電極層和該汲極電極層包括鈦。
  4. 如申請專利範圍第1項的半導體裝置的製造方法，其中該第一緩衝層和該第二緩衝層各包括賦予n型導電型的雜質元素，以及其中該雜質元素選自銦、鎵、鋁、錫和鋅所組成之群 中。
  5. 如申請專利範圍第1項的半導體裝置的製造方法，其中該第一緩衝層和該第二緩衝層中的金屬氧化物選自氧化鈦、氧化鉬、氧化鋅、氧化銦、氧化鎢、氧化鎂、氧化鈣和氧化錫所組成之群中。
  6. 如申請專利範圍第1項的半導體裝置的製造方法，其中該半導體層藉由濺射法來形成。
  7. 如申請專利範圍第6項的半導體裝置的製造方法，其中該濺射法係在氧氣氛下或在包含90%或更高的氧及10%或更低的稀有氣體的氣氛下實行。
  8. 如申請專利範圍第1項的半導體裝置的製造方法，其中該源極電極層和該汲極電極層藉由絲網印刷法或噴墨法來形成。
  9. 一種半導體裝置的製造方法，包含：在基板上形成閘極電極層；在該閘極電極層上形成絕緣層；在該絕緣層上藉由絲網印刷法或噴墨法形成源極電極層和汲極電極層；以及在該源極電極層和該汲極電極層上形成半導體層，其中該半導體層係藉由濺射法來形成，其中該濺射法係在氧氣氛下或在包含90%或更高的氧及10%或更低的稀有氣體的氣氛下實行，且其中，該半導體層包括銦和氧。
  10. 如申請專利範圍第9項的半導體裝置的製造方 法，其中重疊於該閘極電極層的該半導體層的一部分在該絕緣層上且接觸該絕緣層，並且設置在該源極電極層和該汲極電極層之間。
  11. 如申請專利範圍第9項的半導體裝置的製造方法，其中該源極電極層和該汲極電極層包括鈦。
  12. 一種半導體裝置的製造方法，包含：在基板上形成閘極電極層；在該閘極電極層上形成絕緣層；在該絕緣層上形成源極電極層和汲極電極層；在該源極電極層上形成第一緩衝層並且在該汲極電極層上形成第二緩衝層；在該第一緩衝層上形成第三緩衝層並且在該第二緩衝層上形成第四緩衝層；以及在該第一緩衝層和該第二緩衝層上形成半導體層，其中，該半導體層包括銦和氧，其中，該第一緩衝層和該第二緩衝層各包括具有n型導電型的金屬氧化物，以及其中，該第一緩衝層和該第二緩衝層各具有高於該半導體層的載子濃度。
  13. 如申請專利範圍第12項的半導體裝置的製造方法，其中重疊於該閘極電極層的該半導體層的一部分在該絕緣層上且接觸該絕緣層，並且設置在該源極電極層和該汲極電極層之間。
  14. 如申請專利範圍第12項的半導體裝置的製造方 法，其中該源極電極層和該汲極電極層包括鈦。
  15. 如申請專利範圍第12項的半導體裝置的製造方法，其中該第一緩衝層和該第二緩衝層各包括賦予n型導電型的雜質元素，以及其中該雜質元素選自銦、鎵、鋁、錫和鋅所組成之群中。
  16. 如申請專利範圍第12項的半導體裝置的製造方法，其中該第一緩衝層和該第二緩衝層中的金屬氧化物選自氧化鈦、氧化鉬、氧化鋅、氧化銦、氧化鎢、氧化鎂、氧化鈣和氧化錫所組成之群中。
  17. 如申請專利範圍第12項的半導體裝置的製造方法，其中該半導體層藉由濺射法來形成。
  18. 如申請專利範圍第17項的半導體裝置的製造方法，其中該濺射法係在氧氣氛下或在包含90%或更高的氧及10%或更低的稀有氣體的氣氛下實行。
  19. 如申請專利範圍第12項的半導體裝置的製造方法，其中該源極電極層和該汲極電極層藉由絲網印刷法或噴墨法來形成。
TW101128232A 2008-08-08 2009-08-06 半導體裝置和其製造方法 TWI480952B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008205968 2008-08-08

Publications (2)

Publication Number Publication Date
TW201246384A TW201246384A (en) 2012-11-16
TWI480952B true TWI480952B (zh) 2015-04-11

Family

ID=41652042

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101128232A TWI480952B (zh) 2008-08-08 2009-08-06 半導體裝置和其製造方法
TW98126568A TWI472033B (zh) 2008-08-08 2009-08-06 半導體裝置和其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW98126568A TWI472033B (zh) 2008-08-08 2009-08-06 半導體裝置和其製造方法

Country Status (3)

Country Link
US (2) US8030663B2 (zh)
JP (2) JP5525778B2 (zh)
TW (2) TWI480952B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI626744B (zh) 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
JPWO2010046997A1 (ja) * 2008-10-24 2012-03-15 株式会社アドバンテスト 電子デバイスおよび製造方法
TWI655780B (zh) 2008-11-07 2019-04-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI487104B (zh) 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101642620B1 (ko) 2009-07-10 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101745747B1 (ko) 2009-10-16 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
TWI406415B (zh) * 2010-05-12 2013-08-21 Prime View Int Co Ltd 薄膜電晶體陣列基板及其製造方法
KR102354354B1 (ko) 2010-07-02 2022-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5676945B2 (ja) * 2010-07-08 2015-02-25 キヤノン株式会社 電子装置、電子装置の素子分離方法、電子装置の製造方法、及び電子装置を備えた表示装置
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012094853A (ja) * 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
US9040983B2 (en) * 2010-10-29 2015-05-26 Industrial Technology Research Institute Passivation layer structure of semiconductor device and method for forming the same
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20240025046A (ko) * 2010-12-03 2024-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101425064B1 (ko) * 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
US9279179B2 (en) * 2012-02-06 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Multi coil target design
KR20130117558A (ko) 2012-04-18 2013-10-28 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
TWI477867B (zh) * 2012-07-16 2015-03-21 E Ink Holdings Inc 畫素結構及其製造方法
WO2014054563A1 (ja) * 2012-10-03 2014-04-10 シャープ株式会社 半導体装置及び表示装置
WO2014054569A1 (ja) 2012-10-03 2014-04-10 シャープ株式会社 半導体装置及び表示装置
US9412590B1 (en) 2015-08-31 2016-08-09 United Microelectronics Corp. Manufacturing method of oxide semiconductor device
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
JP7075504B2 (ja) * 2018-11-22 2022-05-25 三井化学株式会社 半導体素子中間体、及び半導体素子中間体の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043377A1 (en) * 2004-03-12 2006-03-02 Hewlett-Packard Development Company, L.P. Semiconductor device

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10256554A (ja) * 1997-03-13 1998-09-25 Toshiba Corp 薄膜トランジスタ及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4112527B2 (ja) * 2003-07-14 2008-07-02 株式会社半導体エネルギー研究所 システムオンパネル型の発光装置の作製方法
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1815530B1 (en) * 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101577282A (zh) * 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP2007150156A (ja) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015472B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
JP5312728B2 (ja) * 2006-04-28 2013-10-09 凸版印刷株式会社 表示装置およびその製造方法
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
TWI626744B (zh) * 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043377A1 (en) * 2004-03-12 2006-03-02 Hewlett-Packard Development Company, L.P. Semiconductor device

Also Published As

Publication number Publication date
US20120058599A1 (en) 2012-03-08
TW201246384A (en) 2012-11-16
US8030663B2 (en) 2011-10-04
TW201021208A (en) 2010-06-01
TWI472033B (zh) 2015-02-01
US20100032666A1 (en) 2010-02-11
JP2010062543A (ja) 2010-03-18
JP5525778B2 (ja) 2014-06-18
JP5960187B2 (ja) 2016-08-02
US8481363B2 (en) 2013-07-09
JP2014168081A (ja) 2014-09-11

Similar Documents

Publication Publication Date Title
TWI480952B (zh) 半導體裝置和其製造方法
JP6959383B2 (ja) トランジスタ
TWI550859B (zh) 半導體裝置和其製造方法
TWI529949B (zh) 半導體裝置和其製造方法
TWI536577B (zh) 半導體裝置及其製造方法
TWI502703B (zh) 顯示裝置及其製造方法
TWI597850B (zh) 半導體裝置的製造方法
TWI481036B (zh) 半導體裝置及半導體裝置的製造方法
TWI487119B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees