KR102693172B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102693172B1
KR102693172B1 KR1020180116080A KR20180116080A KR102693172B1 KR 102693172 B1 KR102693172 B1 KR 102693172B1 KR 1020180116080 A KR1020180116080 A KR 1020180116080A KR 20180116080 A KR20180116080 A KR 20180116080A KR 102693172 B1 KR102693172 B1 KR 102693172B1
Authority
KR
South Korea
Prior art keywords
bank
pixel
sub
light
emitting layer
Prior art date
Application number
KR1020180116080A
Other languages
English (en)
Other versions
KR20200036451A (ko
Inventor
양유철
김수현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180116080A priority Critical patent/KR102693172B1/ko
Priority to CN201910841921.3A priority patent/CN110970464B/zh
Priority to JP2019164066A priority patent/JP6990680B2/ja
Priority to US16/582,981 priority patent/US11605680B2/en
Priority to EP19200295.4A priority patent/EP3629378A1/en
Publication of KR20200036451A publication Critical patent/KR20200036451A/ko
Application granted granted Critical
Publication of KR102693172B1 publication Critical patent/KR102693172B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 표시장치는 제1 서브 화소, 제2 서브 화소, 및 제3 서브 화소를 구비한 기판, 기판 상에서 제1 내지 제3 서브 화소에 각각 구비된 제1 전극, 제1 전극들 사이에 구비된 제1 뱅크, 제1 뱅크 상에 구비되고 제1 뱅크 보다 작은 폭을 가진 제2 뱅크, 제1 전극들, 제1 뱅크 및 제2 뱅크 상에 구비된 발광층, 및 발광층 상에 구비된 제2 전극을 포함한다. 발광층은 제2 뱅크 상에 형성된 발광층과 제2 뱅크가 형성되지 않은 제1 뱅크 상에 형성된 발광층이 이격된 것을 특징으로 한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 영상을 표시하는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD, Liquid Crystal Display), 플라즈마표시장치(PDP, Plasma Display Panel), 유기발광 표시장치(OLED, Organic Light Emitting Display)와 같은 여러 가지 표시장치가 활용되고 있다.
표시장치들 중에서 유기발광 표시장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 유기발광 표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다.
이와 같은 유기발광 표시장치는 포토 공정(Photolithography)을 이용하여 서브 화소 별로 발광층을 패턴 형성한다. 이때, 유기발광 표시장치는 포토 공정 과정에서 발광층이 손상되어 수명 및 효율이 저하되는 문제가 발생한다.
본 발명은 발광층의 손상을 최소화시킬 수 있는 표시장치를 제공하는 것을 기술적 과제로 한다.
본 발명의 일 실시예에 따른 표시장치는 제1 서브 화소, 제2 서브 화소, 및 제3 서브 화소를 구비한 기판, 기판 상에서 제1 내지 제3 서브 화소에 각각 구비된 제1 전극, 제1 전극들 사이에 구비된 제1 뱅크, 제1 뱅크 상에 구비되고 제1 뱅크 보다 작은 폭을 가진 제2 뱅크, 제1 전극들, 제1 뱅크 및 제2 뱅크 상에 구비된 발광층, 및 발광층 상에 구비된 제2 전극을 포함한다. 발광층은 제2 뱅크 상에 형성된 발광층과 제2 뱅크가 형성되지 않은 제1 뱅크 상에 형성된 발광층이 이격된 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 표시장치는 제1 서브 화소, 제2 서브 화소, 및 제3 서브 화소를 포함하는 복수의 화소들을 구비한 기판, 기판 상에서 제1 내지 제3 서브 화소에 각각 구비된 제1 전극, 제1 전극들 사이에 구비된 제1 뱅크, 제1 뱅크 상에 구비된 제2 뱅크, 제1 전극들, 제1 뱅크 및 제2 뱅크 상에 구비된 발광층, 및 발광층 상에 구비된 제2 전극을 포함한다. 복수의 화소들 각각에 포함된 제1 서브 화소, 제2 서브 화소, 및 제3 서브 화소이 서로 다른 형상을 가지는 것을 특징으로 한다.
본 발명에 따르면, 제1 뱅크 상에 제2 뱅크를 형성함으로써 제2 뱅크 상에 형성된 발광층과 제2 뱅크가 형성되지 않은 제1 뱅크 상에 형성된 발광층을 단절시킬 수 있다. 이에 따라, 본 발명에 따른 표시장치는 포토 공정시 발광층의 손상을 줄일 수 있다.
또한, 본 발명은 하나의 서브 화소가 다른 하나의 서브 화소를 둘러싸는 형상을 가지도록 형성함으로써, 복수의 포토 공정이 진행되는 과정에서 서브 화소들 각각에 형성된 발광층이 노출되는 횟수를 줄일 수 있다. 이에 따라, 본 발명에 따른 표시장치는 포토 공정시 발광층의 손상을 최소화시킬 수 있다.
위에서 언급된 본 발명의 효과 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 보여주는 사시도이다.
도 2는 본 발명의 제1 실시예에 따른 서브 화소들을 개략적으로 보여주는 평면도이다.
도 3은 도 2의 I-I의 일 예를 보여주는 단면도이다.
도 4는 도 3의 A 영역의 일 예를 보여주는 확대도이다.
도 5는 도 3의 A영역의 다른 예를 보여주는 확대도이다.
도 6은 도 3의 A영역의 또 다른 예를 보여주는 확대도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 개략적인 단면도이다.
도 6은 본 발명의 일 실시예에 따른 컬러 필터를 설명하기 위한 도면이다.
도 7은 본 발명의 제2 실시예에 따른 서브 화소들을 개략적으로 보여주는 평면도이다.
도 8은 도 7의 II-II의 일 예를 보여주는 단면도이다.
도 9는 도 8의 B 영역의 일 예를 보여주는 확대도이다.
도 10은 본 발명의 제3 실시예에 따른 서브 화소들을 보여주는 평면도이다.
도 11은 본 발명의 제4 실시예에 따른 서브 화소들을 보여주는 평면도이다.
도 12는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 보여주는 흐름도이다.
도 13a 내지 도 13h는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 보여주는 단면도들이다.
도 14a내지 도 14c는 본 발명의 또 다른 실시예에 따른 표시장치에 관한 것으로서, 이는 헤드 장착형 표시(HMD) 장치에 관한 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 발명의 기술적 사상 내에서 제 2 구성요소일 수도 있다.
본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
본 발명의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 발명에 따른 표시장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.
제1 실시예
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 보여주는 사시도이고, 도 2는 본 발명의 제1 실시예에 따른 서브 화소들을 개략적으로 보여주는 평면도이며, 도 3은 도 2의 I-I의 일 예를 보여주는 단면도이다. 도 4는 도 3의 A 영역의 일 예를 보여주는 확대도이고, 도 5는 도 3의 A영역의 다른 예를 보여주는 확대도이고, 도 6은 도 3의 A 영역의 또 다른 예를 보여주는 확대도이다.
도 1, 도2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시장치는 제1 기판(100), 구동 박막 트랜지스터(110), 절연막(120), 제1 전극(200), 뱅크(240), 발광층(300), 제2 전극(400), 봉지막(500) 및 제2 기판(600)을 포함한다.
제1 기판(100)은 유리 또는 플라스틱으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 실리콘 웨이퍼와 같은 반도체 물질로 이루어질 수도 있다. 제1 기판(100)은 투명한 재료로 이루어질 수도 있고 불투명한 재료로 이루어질 수도 있다. 제1 기판(100) 상에는 제1 서브 화소(SP1), 제2 서브 화소(SP2), 및 제3 서브 화소(SP3)가 구비되어 있다. 제1 서브 화소(SP1)는 적색 광을 방출하고, 제2 서브 화소(SP2)는 녹색 광을 방출하고, 제3 서브 화소(SP3)는 청색 광을 방출하도록 구비될 수 있지만, 반드시 그에 한정되는 것은 아니다. 제1 기판(110) 상에는 백색(W)의 광을 발광하는 제4 화소가 더 구비될 수 있다. 또한, 각각의 서브 화소(SP1, SP2, SP3)들의 배열 순서는 다양하게 변경될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 발광된 광이 상부쪽으로 방출되는 소위 상부 발광(Top emisison) 방식으로 이루어지고, 따라서, 제1 기판(100)의 재료로는 투명한 재료뿐만 아니라 불투명한 재료가 이용될 수 있다.
제1 기판(110) 상에는 각종 신호 배선들, 박막 트랜지스터, 및 커패시터 등을 포함하는 회로 소자가 서브 화소(SP1, SP2, SP3) 별로 형성된다. 상기 신호 배선들은 게이트 배선, 데이터 배선, 전원 배선, 및 기준 배선을 포함하여 이루어질 수 있고, 상기 박막 트랜지스터는 스위칭 박막 트랜지스터, 구동 박막 트랜지스터(110) 및 센싱 박막 트랜지스터를 포함하여 이루어질 수 있다.
상기 스위칭 박막 트랜지스터는 상기 게이트 배선에 공급되는 게이트 신호에 따라 스위칭되어 상기 데이터 배선으로부터 공급되는 데이터 전압을 상기 구동 박막 트랜지스터에 공급하는 역할을 한다.
구동 박막 트랜지스터(110)는 상기 스위칭 박막 트랜지스터로부터 공급되는 데이터 전압에 따라 스위칭되어 상기 전원 배선에서 공급되는 전원으로부터 데이터 전류를 생성하여 제1 전극(210, 220, 230)에 공급하는 역할을 한다.
상기 센싱 박막 트랜지스터는 화질 저하의 원인이 되는 상기 구동 박막 트랜지스터의 문턱 전압 편차를 센싱하는 역할을 하는 것으로서, 상기 게이트 배선 또는 별도의 센싱 배선에서 공급되는 센싱 제어 신호에 응답하여 상기 구동 박막 트랜지스터의 전류를 상기 기준 배선으로 공급한다.
상기 커패시터는 구동 박막 트랜지스터(110)에 공급되는 데이터 전압을 한 프레임 동안 유지시키는 역할을 하는 것으로서, 구동 박막 트랜지스터(110)의 게이트 단자 및 소스 단자에 각각 연결된다.
절연막(120)은 구동 박막 트랜지스터(110)를 포함한 회로 소자 상에 형성된다. 절연막(120)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
절연막(120)에는 서브 화소(SP1, SP2, SP3) 별로 콘택홀(CH)이 구비되어 있어, 콘택홀(CH)을 통해서 구동 박막 트랜지스터(110)의 소스 단자 또는 드레인 단자가 노출된다. 콘택홀(CH)은 도시된 바와 같이 뱅크(400)와 오버랩되는 비발광 영역에 구비될 수 있지만, 반드시 그에 한정되는 것은 아니고 뱅크(400)와 오버랩되지 않는 발광 영역에 구비될 수도 있다.
제1 전극(200)은 절연막(120) 상에서 서브 화소(SP1, SP2, SP3) 별로 패턴 형성된다. 제1 서브 화소(SP1)에 하나의 제1 전극(210)이 형성되고, 제2 서브 화소(SP2)에 다른 하나의 제1 전극(220)이 형성되고, 제3 서브 화소(SP3)에 또 다른 하나의 제1 전극(230)이 형성된다.
제1 전극(210, 220, 230)은 구동 박막 트랜지스터(110)와 연결된다. 구체적으로, 제1 전극(210, 220, 230)은 절연막(120)에 구비된 콘택홀(CH)을 통해서 구동 박막 트랜지스터(110)의 소스 단자 또는 드레인 단자와 연결된다.
이러한 제1 전극(210, 220, 230)들은 은(Ag)과 같이 반사율이 높은 금속물질로 형성될 수 있으며, 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질을 포함하여 형성될 수도 있다. APC 합금은 은(Ag), 팔라듐(Pb), 및 구리(Cu)의 합금이다.
발광층(300)은 제1 전극(210, 220, 230) 상에 형성된다. 발광층(300)은 뱅크(240) 상에도 형성될 수 있다. 즉, 발광층(300)은 각각의 서브 화소(SP1, SP2, SP3) 및 그들 사이의 경계 영역에도 형성된다.
발광층(300)은 정공 수송층(hole transporting layer), 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 제1 전극(210, 220, 230)과 제2 전극(400)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동하게 되며, 발광층에서 서로 결합하여 발광하게 된다.
발광층(300)은 서브 화소(SP1, SP2, SP3) 별로 패턴 형성된 제1 발광층(310), 제2 발광층(320) 및 제3 발광층(330)을 포함한다. 제1 서브 화소(SP1)에 제1 색 광을 방출하는 제1 발광층(310)이 패턴 형성되고, 제2 서브 화소(SP2)에 제2 색 광을 방출하는 제2 발광층(320)이 패턴 형성되고, 제3 서브 화소(SP3)에 제3 색 광을 방출하는 제3 발광층(330)이 패턴 형성된다. 이때, 제1 색 광은 적색 광이고, 제2 색 광은 녹색 광이고, 제3 색 광은 청색 광일 수 있지만, 반드시 그에 한정되는 것은 아니다. 또한, 발광층(300)은 제4 서브 화소(미도시)에 백색 광을 방출하는 제4 발광층(미도시)을 더 포함할 수 있다.
제2 전극(400)은 발광층(300) 상에 형성된다. 제2 전극(400)은 서브 화소(SP1, SP2, SP3)들에 공통적으로 형성되는 공통층일 수 있다. 이러한 제2 전극(400)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다.
뱅크(240)는 절연막(120) 상에 형성된다. 뱅크(240)는 복수의 화소(SP1, SP2, SP3)들 사이의 경계에 매트릭스 구조로 형성되면서 복수의 화소(SP1, SP2, SP3)들 각각에 발광 영역을 정의한다. 즉, 각각의 서브 화소(SP1, SP2, SP3)에서 뱅크(240)가 형성되지 않고 노출된 제1 전극(210, 220, 230)의 노출 영역이 발광 영역이 된다.
뱅크(240)는 제1 뱅크(242) 및 제2 뱅크(244)를 포함한다.
제1 뱅크(242)는 제1 전극(210, 220, 230)들 사이에 형성된다. 이때, 제1 뱅크(242)는 제1 전극(210, 220, 230)들 각각의 끝단을 덮도록 형성된다. 이에 따라, 제1 전극(210, 220, 230)의 끝단에 전류가 집중되어 발광효율이 저하되는 문제가 방지될 수 있다.
이러한 제1 뱅크(242)는 무기 물질, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있으나, 반드시 이에 한정되지 않는다. 제1 뱅크(242)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수도 있다.
다만, 제1 뱅크(242)는 제조 공정 과정에서 손상되지 않기 위하여 무기막으로 형성되는 것이 바람직하다. 구체적으로, 표시장치는 뱅크(240)가 형성된 후 발광층(300)이 형성된다. 이때, 발광층(300)은 포토 공정(Photolithography)을 이용하여 서브 화소 별로 패턴 형성된다. 포토 공정은 실드층 형성하는 공정, 포토 레지스트를 도포하는 공정, 노광 공정, 현상 공정, 에칭 공정, 제거 공정을 포함한다. 이러한 포토 공정이 진행될 때, 제1 뱅크(242)의 일부가 노출될 수 있으며, 노출된 제1 뱅크(242)가 손상될 수 있다. 본 발명의 일 실시예에 따른 표시장치는 제1 뱅크(242)를 무기 물질로 형성함으로써 제1 뱅크(242)의 손상을 최소화시킬 수 있다.
제2 뱅크(244)는 제1 뱅크(242) 상에 형성된다. 본 발명의 일 실시예에 따른 표시장치는 발광층(300)을 형성하기 위한 포토 공정시 제2 뱅크(244)를 이용하여 발광층(310, 320, 330)의 손상을 최소화시킨다.
보다 구체적으로, 제2 뱅크(244)는 발광층(310, 320, 330)이 증착될 때 제2 뱅크(244) 상에 형성되는 발광층(310, 320, 330)과 제2 뱅크(244)가 형성되지 않은 제1 뱅크(242) 상에 형성되는 발광층(310, 320, 330)이 단절될 수 있도록 충분한 높이를 가진다. 예를 들어, 제2 뱅크(244)의 높이(H)는 3000ÅA와 같거나 클 수 있다.
또한, 제2 뱅크(244)는 제1 뱅크(242)와 접하는 하면과 측면이 이루는 각도(θ)가 90과 같거나 클 수 있다. 즉, 제2 뱅크(244)는 직각의 테이퍼 구조 또는 역 테이퍼 구조를 가질 수 있다.
이러한 제2 뱅크(244)는 도 2에 도시된 바와 같이 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 각각을 둘러싸도록 형성된다.
본 발명의 일 실시예에 따른 표시장치는 상술한 바와 같이 형성된 제2 뱅크(244)로 인하여 제2 뱅크(244) 상에 형성된 발광층(310, 320, 330)과 제2 뱅크(244)가 형성되지 않은 제1 뱅크(242) 상에 형성되는 발광층(310, 320, 330)이 단절될 수 있다.
제1 발광층(310)은 도 4에 도시된 바와 같이 제1 전극(210) 및 제2 전극(400) 사이에 구비되어 발광하는 발광 영역을 포함하는 발광부(310a) 및 제2 뱅크(244) 상에 구비되어 비발광하는 제1 비발광부(310b)를 포함할 수 있다. 이때, 제1 발광층(310)은 제2 뱅크(244)로 인하여 발광부(310a)와 제1 비발광부(310b)가 이격 형성된다.
제1 발광층(310)을 형성하기 위한 제1 포토 공정은 제1 발광층(310)이 손상되는 것을 방지하기 위하여 제1 발광층(310) 상에 실드층을 도포한 후 포토 레지스트를 도포할 수 있다. 이와 같이, 제1 발광층(310) 상에 실드층을 도포하더라도, 제1 발광층(310)의 상면은 실드층에 의하여 덮히나, 제1 발광층(310)의 측면, 특히, 제1 비발광부(310b)의 측면은 노출될 수 밖에 없다. 포토 공정이 진행되면서, 노출된 제1 비발광부(310b)의 측면은 손상될 수 있다. 본 발명의 일 실시예에 따른 표시장치는 제1 발광층(310)의 발광부(310a)와 제1 비발광부(310b)가 이격 형성되어 있으므로, 제1 비발광부(310b)가 손상되더라도 발광부(310a)까지 손상이 확산되지 않을 수 있다.
한편, 제1 발광층(310)은 도 5에 도시된 바와 같이 제1 전극(210) 및 제2 전극(400) 사이에 구비되어 발광하는 발광 영역을 포함하는 발광부(310a), 제2 뱅크(244) 상에 구비되어 비발광하는 제1 비발광부(310b), 및 제2 뱅크(244)가 형성되지 않은 제1 뱅크(242) 상에 구비되어 비발광하는 제2 비발광부(310c)를 포함할 수도 있다. 이때, 제1 발광층(310)은 제2 뱅크(244)로 인하여 발광부(310a)와 제1 비발광부(310b) 사이, 및 제1 비발광부(310b)와 제2 비발광부(310c) 사이 중 어느 하나가 이격 형성된다.
포토 공정이 진행될 때, 제1 발광층(310)은 제2 비발광부(310c)의 측면이 노출되고, 노출된 제2 비발광부(310c)의 측면이 손상될 수 있다. 본 발명의 일 실시예에 따른 표시장치는 제1 발광층(310)의 발광부(310a)와 제1 비발광부(310b) 사이, 및 제1 비발광부(310b)와 제2 비발광부(310c) 사이 중 어느 하나가 이격 형성되어 있으므로, 제2 비발광부(310c)가 손상되더라도 발광부(310a)까지 손상이 확산되지 않을 수 있다.
결과적으로, 본 발명의 일 실시예에 따른 표시장치는 포토 공정에 따른 제1 발광층(310)의 손상을 최소화시킬 수 있다.
제2 발광층(320)은 도 4에 도시된 바와 같이 제1 전극(210) 및 제2 전극(400) 사이에 구비되어 발광하는 발광 영역을 포함하는 발광부(320a) 및 제2 뱅크(244) 상에 구비되어 비발광하는 제1 비발광부(320b)를 포함할 수 있다. 이때, 제2 발광층(320)은 제2 뱅크(244)로 인하여 발광부(320a)와 제1 비발광부(320b)가 이격 형성된다.
제2 발광층(320)을 형성하기 위한 포토 공정은 제2 발광층(320)이 손상되는 것을 방지하기 위하여 제2 발광층(320) 상에 실드층을 도포한 후 포토 레지스트를 도포할 수 있다. 이와 같이, 제2 발광층(320) 상에 실드층을 도포하더라도, 제2 발광층(320)의 상면은 실드층에 의하여 덮히나, 제2 발광층(320)의 측면, 특히, 제1 비발광부(320b)의 측면은 노출될 수 밖에 없다. 포토 공정이 진행되면서, 노출된 제1 비발광부(320b)의 측면은 손상될 수 있다. 본 발명의 일 실시예에 따른 표시장치는 제2 발광층(320)의 발광부(320a)와 제1 비발광부(320b)가 이격 형성되어 있으므로, 제1 비발광부(320b)가 손상되더라도 발광부(320a)까지 손상이 확산되지 않을 수 있다.
한편, 제2 발광층(320)은 도 5에 도시된 바와 같이 제1 전극(210) 및 제2 전극(400) 사이에 구비되어 발광하는 발광 영역을 포함하는 발광부(320a), 제2 뱅크(244) 상에 구비되어 비발광하는 제1 비발광부(320b), 및 제2 뱅크(244)가 형성되지 않은 제1 뱅크(242) 상에 구비되어 비발광하는 제2 비발광부(320c)를 포함할 수도 있다. 이때, 제2 발광층(320)은 제2 뱅크(244)로 인하여 발광부(320a)와 제1 비발광부(320b) 사이, 및 제1 비발광부(320b)와 제2 비발광부(320c) 사이 중 어느 하나가 이격 형성된다.
포토 공정이 진행될 때, 제2 발광층(320)은 제2 비발광부(320c)의 측면이 노출되고, 노출된 제2 비발광부(320c)의 측면이 손상될 수 있다. 본 발명의 일 실시예에 따른 표시장치는 제2 발광층(320)의 발광부(320a)와 제1 비발광부(320b) 사이, 및 제1 비발광부(320b)와 제2 비발광부(320c) 사이 중 어느 하나가 이격 형성되어 있으므로, 제2 비발광부(320c)가 손상되더라도 발광부(320a)까지 손상이 확산되지 않을 수 있다.
결과적으로, 본 발명의 일 실시예에 따른 표시장치는 포토 공정에 따른 제2 발광층(320)의 손상을 최소화시킬 수 있다.
제3 발광층(330)은 제1 전극(210) 및 제2 전극(400) 사이에 구비되어 발광하는 발광 영역을 포함하는 발광부(330a) 및 제2 뱅크(244) 상에 구비되어 비발광하는 제1 비발광부(330b)를 포함할 수 있다. 이때, 제3 발광층(330)은 제2 뱅크(244)로 인하여 발광부(330a)와 제1 비발광부(330b)가 이격 형성된다.
제3 발광층(330)을 형성하기 위한 포토 공정은 제3 발광층(330)이 손상되는 것을 방지하기 위하여 제3 발광층(330) 상에 실드층을 도포한 후 포토 레지스트를 도포할 수 있다. 이와 같이, 제3 발광층(330) 상에 실드층을 도포하더라도, 제3 발광층(330)의 상면은 실드층에 의하여 덮히나, 제3 발광층(330)의 측면, 특히, 제1 비발광부(330b)의 측면은 노출될 수 밖에 없다. 포토 공정이 진행되면서, 노출된 제1 비발광부(330b)의 측면은 손상될 수 있다. 본 발명의 일 실시예에 따른 표시장치는 제3 발광층(330)의 발광부(330a)와 제1 비발광부(330b)가 이격 형성되어 있으므로, 제1 비발광부(330b)가 손상되더라도 발광부(330a)까지 손상이 확산되지 않을 수 있다. 결과적으로, 본 발명의 일 실시예에 따른 표시장치는 포토 공정에 따른 제3 발광층(330)의 손상을 최소화시킬 수 있다.
한편, 제3 발광층(330)은 제1 전극(210) 및 제2 전극(400) 사이에 구비되어 발광하는 발광 영역을 포함하는 발광부(330a), 제2 뱅크(244) 상에 구비되어 비발광하는 제1 비발광부(330b), 및 제2 뱅크(244)가 형성되지 않은 제1 뱅크(242) 상에 구비되어 비발광하는 제2 비발광부(330c)를 포함할 수도 있다. 이때, 제3 발광층(330)은 제2 뱅크(244)로 인하여 발광부(330a)와 제1 비발광부(330b) 사이, 및 제1 비발광부(330b)와 제2 비발광부(330c) 사이 중 어느 하나가 이격 형성된다.
포토 공정이 진행될 때, 제3 발광층(330)은 제2 비발광부(330c)의 측면이 노출되고, 노출된 제2 비발광부(330c)의 측면이 손상될 수 있다. 본 발명의 일 실시예에 따른 표시장치는 제3 발광층(330)의 발광부(330a)와 제1 비발광부(330b) 사이, 및 제1 비발광부(330b)와 제2 비발광부(330c) 사이 중 어느 하나가 이격 형성되어 있으므로, 제2 비발광부(330c)가 손상되더라도 발광부(330a)까지 손상이 확산되지 않을 수 있다.
결과적으로, 본 발명의 일 실시예에 따른 표시장치는 포토 공정에 따른 제3 발광층(330)의 손상을 최소화시킬 수 있다.
본 발명의 일 실시예에 따른 표시장치는 제2 뱅크(244)의 폭(W2)을 제1 뱅크(242)의 폭(W1) 보다 작게 형성할 수 있다. 제2 뱅크(244)가 작은 폭(W2)으로 패턴 형성되어 있기 때문에, 포토 공정 과정에서 실드층이 제2 뱅크(244)를 덮게 된다. 실드층은 제2 뱅크(244)로 인하여 형성된 위치에 고정되어, 제1 기판(100)이 이동하더라도 밀리거나 이동하지 않을 수 있다.
이러한 제2 뱅크(244)는 금속 물질 또는 무기 물질로 형성될 수 있다. 제2 뱅크(244)를 금속 물질로 형성하는 경우, 현상 공정, 에칭 공정을 포함하는 포토 공정에서 제2 뱅크(244)의 손상을 최소화시킬 수 있다. 다만, 금속 물질은 충분한 높이를 가지도록 형성하는 것이 어렵다.
한편, 제2 뱅크(244)를 무기 물질, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성하는 경우, 제2 뱅크(244)는 금속 물질과 비교하여 상대적으로 높은 높이를 가질 수 있다. 다만, 무기 물질로 형성된 제2 뱅크(244)는 금속 물질과 비교하여 에칭 공정에서 상대적으로 더 많은 손상이 발생할 수 있다.
상술한 점에 비추어, 제2 뱅크(244)는 도 6에 도시된 바와 같이 무기 뱅크(244a) 및 금속 뱅크(244b)로 형성될 수 있다. 무기 뱅크(244a)는 제1 뱅크(242) 상에 구비되고, 무기 물질로 이루어질 수 있다. 금속 뱅크(244b)는 무기 뱅크(244a) 상에 구비되고, 금속 물질로 이루어질 수 있다. 금속 뱅크(244b)는 무기 뱅크(244a)의 상면은 물론 측면에도 형성될 수 있다. 이러한 제2 뱅크(244)는 무기 뱅크 (244a)에 의하여 충분한 높이를 가질 수 있으며, 금속 뱅크(244b)에 의하여 손상을 최소화시킬 수 있다.
봉지막(500)은 제2 전극(400)을 덮도록 형성될 수 있다. 봉지막(500)은 발광층(300)과 제2 전극(400)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위하여, 봉지막(500)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
구체적으로, 봉지막(500)은 제1 무기막 및 유기막을 포함할 수 있다. 일 실시예에 있어서, 봉지막(500)은 제2 무기막을 더 포함할 수 있다.
제1 무기막은 제2 전극(400)을 덮도록 형성된다. 유기막은 제1 무기막 상에 형성되며, 이물들(particles)이 제1 무기막을 뚫고 발광층(300)과 제2 전극(400)에 투입되는 것을 방지하기 위해 충분한 길이로 형성되는 것이 바람직하다. 제2 무기막은 유기막을 덮도록 형성된다.
제1 및 제2 무기막들 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제1 및 제2 무기막들은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다. 유기막는 유기물을 사용하는 기상 증착(vapour deposition), 프린팅(printing), 슬릿 코팅(slit coating) 기법으로 형성될 수 있으나, 이에 제한되지 않으며, 유기막는 잉크젯(ink-jet) 공정으로 형성될 수도 있다.
제2 기판(600)은 플라스틱 필름(plastic film) 또는 유리 기판(glass substrate)일 수 있다. 제2 기판(600)은 투명한 재료로 이루어질 수도 있고 불투명한 재료로 이루어질 수도 있다.
본 발명의 일 실시예에 따른 표시장치는 발광된 광이 하부쪽으로 방출되는 소위 하부 발광(bottom emission) 방식으로 이루어질 수 있다. 이러한 경우, 제2 기판(600)은 불투명한 재료가 이용될 수 있다. 한편, 본 발명의 일 실시예에 따른 표시장치는 발광된 광이 상부쪽으로 방출되는 소위 상부 발광(Top emission) 방식으로 이루어질 수도 있다. 이러한 경우, 제2 기판(600)은 투명한 재료가 이용될 수 있다.
제2 기판(600)은 접착층(미도시)을 이용하여 봉지층(500)이 형성된 제1 기판(100)과 합착할 수 있다.
제2 실시예
도 7은 본 발명의 제2 실시예에 따른 서브 화소들을 개략적으로 보여주는 평면도이며, 도 8은 도 7의 II-II의 일 예를 보여주는 단면도이다. 도 9는 도 8의 B 영역의 일 예를 보여주는 확대도이다.
도 7, 도 8 및 도 9를 참조하면, 본 발명의 제2 실시예에 따른 표시장치는 제1 기판(100), 구동 박막 트랜지스터(110), 절연막(120), 제1 전극(200), 뱅크(240), 발광층(300), 제2 전극(400), 봉지막(500) 및 제2 기판(600)을 포함한다.
도 7, 도 8 및 도 9에 도시된 제1 기판(100), 구동 박막 트랜지스터(110), 절연막(120), 제1 전극(200), 제2 전극(400), 봉지막(500) 및 제2 기판(600)은 도 1 내지 도 5에 도시된 제1 기판(100), 구동 박막 트랜지스터(110), 절연막(120), 제1 전극(200), 제2 전극(400), 봉지막(500) 및 제2 기판(600)과 실질적으로 동일하므로, 이에 대한 구체적인 설명은 생략하도록 한다.
또한, 도 7, 도 8 및 도 9에 도시된 표시장치는 제2 뱅크(244)가 복수의 뱅크 패턴들로 형성되었다는 점에서 도 1 내지 도 5에 도시된 제2 뱅크(244)와 차이가 있다. 이하에서는 중복되는 설명을 생략하고, 상기 차이점을 중점적으로 설명하도록 한다.
본 발명의 제2 실시예에 따른 뱅크(240)는 절연막(120) 상에 형성된다. 뱅크(240)는 복수의 화소(SP1, SP2, SP3)들 사이의 경계에 매트릭스 구조로 형성되면서 복수의 화소(SP1, SP2, SP3)들 각각에 발광 영역을 정의한다. 즉, 각각의 서브 화소(SP1, SP2, SP3)에서 뱅크(240)가 형성되지 않고 노출된 제1 전극(210, 220, 230)의 노출 영역이 발광 영역이 된다.
뱅크(240)는 제1 뱅크(242) 및 제2 뱅크(244)를 포함한다.
제1 뱅크(242)는 제1 전극(210, 220, 230)들 사이에 형성된다. 이때, 제1 뱅크(242)는 제1 전극(210, 220, 230)들 각각의 끝단을 덮도록 형성된다. 이에 따라, 제1 전극(210, 220, 230)의 끝단에 전류가 집중되어 발광효율이 저하되는 문제가 방지될 수 있다.
이러한 제1 뱅크(242)는 무기 물질, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있으나, 반드시 이에 한정되지 않는다. 제1 뱅크(242)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수도 있다.
다만, 제1 뱅크(242)는 제조 공정 과정에서 손상되지 않기 위하여 무기막으로 형성되는 것이 바람직하다. 구체적으로, 표시장치는 뱅크(240)가 형성된 후 발광층(300)이 형성된다. 이때, 발광층(300)은 포토 공정(Photolithography)을 이용하여 서브 화소 별로 패턴 형성된다. 포토 공정은 실드층 형성하는 공정, 포토 레지스트를 도포하는 공정, 노광 공정, 현상 공정, 에칭 공정, 제거 공정을 포함한다. 이러한 포토 공정이 진행될 때, 제1 뱅크(242)의 일부가 노출될 수 있으며, 노출된 제1 뱅크(242)가 손상될 수 있다. 본 발명의 일 실시예에 따른 표시장치는 제1 뱅크(242)를 무기 물질로 형성함으로써 제1 뱅크(242)의 손상을 최소화시킬 수 있다.
제2 뱅크(244)는 제1 뱅크(242) 상에 형성된다. 본 발명의 제2 실시예에 따른 표시장치는 제2 뱅크(244)가 인접한 2개의 서브 화소들(SP1, SP2, SP3) 사이에 복수의 뱅크 패턴들로 형성되는 것을 특징으로 한다. 본 발명의 제2 실시예에 따른 표시장치는 제2 뱅크(244)를 복수의 뱅크 패턴들로 형성함으로써 발광층(300)의 손상을 보다 효과적으로 줄일 수 있다. 또한, 포토 공정에서, 실드층이 밀리거나 이동하는 것을 보다 효과적으로 방지할 수 있다.
다만, 제1 뱅크(242) 상에 복수의 뱅크 패턴들을 형성하기 위해서 제1 뱅크(242)는 폭(W1)이 커지게 된다. 이에 따라, 서브 화소들(SP1, SP2, SP3)은 개구율이 작아질 수 있다.
한편, 앞서 설명한 본 발명의 일 실시예에 따른 표시장치는 제2 뱅크(244)가 인접한 2개의 서브 화소들(SP1, SP2, SP3) 사이에 하나의 뱅크 패턴으로 형성된다. 제1 뱅크(242) 상에 하나의 뱅크 패턴만 형성하기 때문에, 제1 뱅크(242)는 폭(W1)을 제2 뱅크(244)의 폭(W2)만큼 줄일 수 있다. 이에 따라, 서브 화소들(SP1, SP2, SP3)은 개구율이 커질 수 있다.
따라서, 본 발명의 제2 실시예에 따른 표시장치는 TV와 같이 대면적을 가지는 제품에 적용하는 것이 바람직하다. 한편, 본 발명의 일 실시예에 따른 표시장치는 헤드 장착형 디스플레이(Head Mounted Display, HMD)와 같이 초고해상도를 요구하는 제품에 적용하는 것이 바람직하다.
제2 뱅크(244)은 발광층(310, 320, 330)이 증착될 때 제2 뱅크(244) 상에 형성되는 발광층(310, 320, 330)과 제2 뱅크(244)가 형성되지 않은 제1 뱅크(242) 상에 형성되는 발광층(310, 320, 330)이 단절될 수 있도록 충분한 높이를 가진다. 예를 들어, 제2 뱅크(244)의 높이(H)는 3000ÅA와 같거나 클 수 있다.
또한, 제2 뱅크(244)는 제1 뱅크(242)와 접하는 하면과 측면이 이루는 각도(θ)가 90과 같거나 클 수 있다. 즉, 제2 뱅크(244)는 직각의 테이퍼 구조 또는 역 테이퍼 구조를 가질 수 있다.
이러한 제2 뱅크(244)는 도 7에 도시된 바와 같이 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 각각을 둘러싸도록 형성된다.
본 발명의 제2 실시예에 따른 표시장치는 상술한 바와 같이 형성된 제2 뱅크(244)로 인하여 제2 뱅크(244) 상에 형성된 발광층(310, 320, 330)과 제2 뱅크(244)가 형성되지 않은 제1 뱅크(242) 상에 형성되는 발광층(310, 320, 330)이 단절될 수 있다.
제1 발광층(310)은 도 9에 도시된 바와 같이 제1 전극(210) 및 제2 전극(400) 사이에 구비되어 발광하는 발광 영역을 포함하는 발광부(310a), 적어도 하나의 뱅크 패턴 상에 구비되어 비발광하는 제1 비발광부(310b), 및 제2 뱅크(244)가 형성되지 않은 제1 뱅크(242) 상에 구비되어 비발광하는 제2 비발광부(310c)를 포함할 수도 있다. 이때, 적어도 하나의 뱅크 패턴은 복수의 뱅크 패턴들 중 제1 서브 화소(SP1)에 인접하게 배치된 적어도 하나의 뱅크 패턴을 나타낸다.
도 8 및 도 9에는 인접한 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이에 2개의 뱅크 패턴들이 형성되는 것으로 도시하고 있으나, 반드시 이에 한정되지 않는다. 인접한 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이에는 3개 또는 그 이상의 뱅크 패턴들이 형성될 수도 있다. 이러한 경우, 제1 발광층(310)은 복수의 뱅크 패턴들 중 제1 서브 화소(SP1)에 인접하게 배치된 적어도 하나의 뱅크 패턴 상에 형성될 수 있다.
제1 발광층(310)은 제2 뱅크(244)로 인하여 발광부(310a)와 제1 비발광부(310b) 사이, 및 제1 비발광부(310b)와 제2 비발광부(310c) 사이 중 어느 하나가 이격 형성된다.
포토 공정이 진행될 때, 제1 발광층(310)은 제2 비발광부(310c)의 측면이 노출되고, 노출된 제2 비발광부(310c)의 측면이 손상될 수 있다. 본 발명의 제2 실시예에 따른 표시장치는 제1 발광층(310)의 발광부(310a)와 제1 비발광부(310b) 사이, 및 제1 비발광부(310b)와 제2 비발광부(310c) 사이 중 어느 하나가 이격 형성되어 있으므로, 제2 비발광부(310c)가 손상되더라도 발광부(310a)까지 손상이 확산되지 않을 수 있다.
결과적으로, 본 발명의 일 실시예에 따른 표시장치는 포토 공정에 따른 제1 발광층(310)의 손상을 최소화시킬 수 있다.
제2 발광층(320)은 도 9에 도시된 바와 같이 제1 전극(210) 및 제2 전극(400) 사이에 구비되어 발광하는 발광 영역을 포함하는 발광부(320a), 적어도 하나의 뱅크 패턴 상에 구비되어 비발광하는 제1 비발광부(320b), 및 제2 뱅크(244)가 형성되지 않은 제1 뱅크(242) 상에 구비되어 비발광하는 제2 비발광부(320c)를 포함할 수도 있다. 이때, 적어도 하나의 뱅크 패턴은 복수의 뱅크 패턴들 중 제2 서브 화소(SP2)에 인접하게 배치된 적어도 하나의 뱅크 패턴을 나타낸다.
도 8 및 도 9에는 인접한 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이, 및 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에 2개의 뱅크 패턴이 형성되는 것으로 도시하고 있으나, 반드시 이에 한정되지 않는다. 인접한 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이, 및 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에는 3개 또는 그 이상의 뱅크 패턴들이 형성될 수도 있다. 이러한 경우, 제2 발광층(320)은 복수의 뱅크 패턴들 중 제2 서브 화소(SP2)에 인접하게 배치된 적어도 하나의 뱅크 패턴 상에 형성될 수 있다.
이때, 제2 발광층(320)은 제2 뱅크(244)로 인하여 발광부(320a)와 제1 비발광부(320b) 사이, 및 제1 비발광부(320b)와 제2 비발광부(320c) 사이 중 어느 하나가 이격 형성된다.
포토 공정이 진행될 때, 제2 발광층(320)은 제2 비발광부(320c)의 측면이 노출되고, 노출된 제2 비발광부(320c)의 측면이 손상될 수 있다. 본 발명의 일 실시예에 따른 표시장치는 제2 발광층(320)의 발광부(320a)와 제1 비발광부(320b) 사이, 및 제1 비발광부(320b)와 제2 비발광부(320c) 사이 중 어느 하나가 이격 형성되어 있으므로, 제2 비발광부(320c)가 손상되더라도 발광부(320a)까지 손상이 확산되지 않을 수 있다.
결과적으로, 본 발명의 일 실시예에 따른 표시장치는 포토 공정에 따른 제2 발광층(320)의 손상을 최소화시킬 수 있다.
제3 발광층(330)은 제1 전극(210) 및 제2 전극(400) 사이에 구비되어 발광하는 발광 영역을 포함하는 발광부(330a), 적어도 하나의 뱅크 패턴 상에 구비되어 비발광하는 제1 비발광부(330b), 및 제2 뱅크(244)가 형성되지 않은 제1 뱅크(242) 상에 구비되어 비발광하는 제2 비발광부(330c)를 포함할 수도 있다. 이때, 적어도 하나의 뱅크 패턴은 복수의 뱅크 패턴들 중 제3 서브 화소(SP3)에 인접하게 배치된 적어도 하나의 뱅크 패턴을 나타낸다.
이때, 제3 발광층(330)은 제2 뱅크(244)로 인하여 발광부(330a)와 제1 비발광부(330b) 사이, 및 제1 비발광부(330b)와 제2 비발광부(330c) 사이 중 어느 하나가 이격 형성된다.
포토 공정이 진행될 때, 제3 발광층(330)은 제2 비발광부(330c)의 측면이 노출되고, 노출된 제2 비발광부(330c)의 측면이 손상될 수 있다. 본 발명의 일 실시예에 따른 표시장치는 제3 발광층(330)의 발광부(330a)와 제1 비발광부(330b) 사이, 및 제1 비발광부(330b)와 제2 비발광부(330c) 사이 중 어느 하나가 이격 형성되어 있으므로, 제2 비발광부(330c)가 손상되더라도 발광부(330a)까지 손상이 확산되지 않을 수 있다.
결과적으로, 본 발명의 일 실시예에 따른 표시장치는 포토 공정에 따른 제3 발광층(330)의 손상을 최소화시킬 수 있다.
본 발명의 제2 실시예에 따른 표시장치는 제2 뱅크(244)가 제1 뱅크(242) 보다 작은 폭을 가지고 복수개로 패턴 형성될 수 있다. 제2 뱅크(244)가 작은 폭(W2)으로 복수개가 패턴 형성되어 있기 때문에, 포토 공정 과정에서 실드층이 적어도 하나의 뱅크 패턴을 덮게 된다. 실드층은 적어도 하나의 뱅크 패턴으로 인하여 형성된 위치에 고정되어, 제1 기판(100)이 이동하더라도 밀리거나 이동하지 않을 수 있다.
이러한 제2 뱅크(244)는 금속 물질 또는 무기 물질로 형성될 수 있다. 제2 뱅크(244)를 금속 물질로 형성하는 경우, 현상 공정, 에칭 공정을 포함하는 포토 공정에서 제2 뱅크(244)의 손상을 최소화시킬 수 있다. 다만, 금속 물질은 충분한 높이를 가지도록 형성하는 것이 어렵다.
한편, 제2 뱅크(244)를 무기 물질, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성하는 경우, 제2 뱅크(244)는 금속 물질과 비교하여 상대적으로 높은 높이를 가질 수 있다. 다만, 무기 물질로 형성된 제2 뱅크(244)는 금속 물질과 비교하여 에칭 공정에서 상대적으로 더 많은 손상이 발생할 수 있다.
상술한 점에 비추어, 제2 뱅크(244)는 도 6에 도시된 바와 같이 무기 뱅크(244a) 및 금속 뱅크(244b)로 형성될 수 있다. 무기 뱅크(244a)는 제1 뱅크(242) 상에 구비되고, 무기 물질로 이루어질 수 있다. 금속 뱅크(244b)는 무기 뱅크(244a) 상에 구비되고, 금속 물질로 이루어질 수 있다. 금속 뱅크(244b)는 무기 뱅크(244a)의 상면은 물론 측면에도 형성될 수 있다. 이러한 제2 뱅크(244)는 무기 뱅크 (244a)에 의하여 충분한 높이를 가질 수 있으며, 금속 뱅크(244b)에 의하여 손상을 최소화시킬 수 있다.
도 2 및 도 7에 도시된 제1 내지 제3 서브 화소들(SP1, SP2, SP3)은 동일한 형상을 가지는 것으로 도시하고 있으나, 반드시 이에 한정되지 않는다. 본 발명의 다른 실시예에 있어서, 제1 내지 제3 서브 화소들(SP1, SP2, SP3)은 서로 다른 형상을 가질 수 있다. 이하에서는 도 10 및 도 11을 참조하여 설명하도록 한다.
도 10은 본 발명의 제3 실시예에 따른 서브 화소들을 보여주는 평면도이다.
도 10을 참조하면, 본 발명의 제3 실시예에 따른 표시장치는 제1 색 광을 방출하는 제1 발광층이 형성된 제1 서브 화소(SP1), 제2 색 광을 방출하는 제2 발광층이 형성된 제2 서브 화소(SP2), 및 제3 색 광을 방출하는 제3 발광층이 형성된 제3 서브 화소(SP3)를 포함한다.
제1 내지 제3 서브 화소들(SP1, SP2, SP3)은 서로 다른 형상을 가진다. 구체적으로, 제1 서브 화소(SP1)는 사각 형상을 가진다. 제2 서브 화소(SP2)는 소정의 폭을 가지고 제1 서브 화소(SP1)를 둘러싸는 형상을 가진다. 제3 서브 화소(SP3)는 소정의 폭을 가지고 제2 서브 화소(SP2)를 둘러싸는 형상을 가진다.
도 10에서는 제1 서브 화소(SP1)가 사각 형상을 가지는 것으로 도시하고 있으나, 반드시 이에 한정되지 않는다. 제1 서브 화소(SP1)는 원형, 다각형과 같이 설계에 따라 다양한 형상을 가질 수 있다.
제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이에 제1 뱅크(244) 및 제1 뱅크(244) 보다 작은 폭을 가진 제2 뱅크(242)가 형성된다. 이때, 제1 뱅크(244) 및 제2 뱅크(242)는 제1 서브 화소(SP1)를 둘러싸도록 형성된다.
또한, 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에 제1 뱅크(244) 및 제1 뱅크(244) 보다 작은 폭을 가진 제2 뱅크(242)가 형성된다. 이때, 제1 뱅크(244) 및 제2 뱅크(242)는 제2 서브 화소(SP2)를 둘러싸도록 형성된다.
또한, 제1 뱅크(244) 및 제1 뱅크(244) 보다 작은 폭을 가진 제2 뱅크(242)는 제3 서브 화소(SP3)를 둘러싸도록 형성된다.
도 10에 도시된 제1 내지 제3 서브 화소들(SP1, SP2, SP3)을 포함하는 표시장치는 도 2 또는 도 7에 도시된 제1 내지 제3 서브 화소들(SP1, SP2, SP3)을 포함하는 표시장치과 비교하여 발광층(300)의 손상을 줄일 수 있다.
보다 구체적으로, 제1 포토 공정을 통하여 제1 서브 화소(SP1)에 제1 발광층(310)을 패턴 형성하고, 그런 다음, 제2 포토 공정을 통하여 제2 서브 화소(SP2)에 제2 발광층(320)을 패턴 형성하고, 그런 다음, 제3 포토 공정을 통하여 제3 서브 화소(SP3)에 제3 발광층(330)을 패턴 형성한다고 가정한다.
도 2 또는 도 7에 도시된 제1 내지 제3 서브 화소들(SP1, SP2, SP3)을 포함하는 표시장치는 제1 포토 공정시 제1 발광층(310)의 측면이 손상된다. 도 2 또는 도 7에 도시된 제1 내지 제3 서브 화소들(SP1, SP2, SP3)을 포함하는 표시장치는 제2 포토 공정시 제2 발광층(320)의 측면 및 제1 발광층(310)의 측면이 손상된다. 도 2 또는 도 7에 도시된 제1 내지 제3 서브 화소들(SP1, SP2, SP3)을 포함하는 표시장치는 제3 포토 공정시 제3 발광층(330)의 측면, 제2 발광층(320)의 측면 및 제1 발광층(310)의 측면이 손상된다.
결과적으로, 제1 발광층(310)은 3번의 포토 공정에서 3번의 측면 손상이 발생하게 된다. 제2 발광층(320)은 3번의 포토 공정에서 2번의 측면 손상이 발생하게 된다. 제3 발광층(330)은 3번의 포토 공정에서 1번의 측면 손상이 발생하게 된다.
한편, 도 10에 도시된 제1 내지 제3 서브 화소들(SP1, SP2, SP3)을 포함하는 표시장치는 제1 포토 공정시 제1 발광층(310)의 측면이 손상된다. 도 10에 도시된 제1 내지 제3 서브 화소들(SP1, SP2, SP3)을 포함하는 표시장치는 제2 포토 공정시 제2 발광층(320)의 측면만 손상된다. 이것은 제1 발광층(310)이 제2 발광층(320)에 의하여 둘러싸여 있기 때문이다. 도 10에 도시된 제1 내지 제3 서브 화소들(SP1, SP2, SP3)을 포함하는 표시장치는 제3 포토 공정시 제3 발광층(330)의 측면만 손상된다. 이것은 제2 발광층(320)이 제3 발광층(330)에 의하여 둘러싸여 있기 때문이다.
결과적으로, 제1 발광층(310)은 3번의 포토 공정에서 1번의 측면 손상이 발생하게 된다. 제2 발광층(320)은 3번의 포토 공정에서 1번의 측면 손상이 발생하게 된다. 제3 발광층(330)은 3번의 포토 공정에서 1번의 측면 손상이 발생하게 된다.
도 11은 본 발명의 제4 실시예에 따른 서브 화소들을 보여주는 평면도이다.
도 11을 참조하면, 복수의 화소들(P1, P2, P3) 각각은 제1 색 광을 방출하는 제1 발광층이 형성된 제1 서브 화소(SP1), 제2 색 광을 방출하는 제2 발광층이 형성된 제2 서브 화소(SP2), 및 제3 색 광을 방출하는 제3 발광층이 형성된 제3 서브 화소(SP3)를 포함한다.
복수의 화소들(P1, P2, P3) 각각에 포함된 제1 내지 제3 서브 화소들(SP1, SP2, SP3)가 서로 다른 형상을 가진다.
구체적으로, 제1 화소(P1)는 제1 내지 제3 서브 화소들(SP1, SP2, SP3)을 포함한다. 제1 화소(P1)의 제1 서브 화소(SP1)는 사각 형상을 가진다. 제1 화소(P1)의 제2 서브 화소(SP2)는 소정의 폭을 가지고 제1 서브 화소(SP1)를 둘러싸는 형상을 가진다. 제1 화소(P1)의 제3 서브 화소(SP3)는 소정의 폭을 가지고 제2 서브 화소(SP2)를 둘러싸는 형상을 가진다.
도 11에서는 제1 화소(P1)의 제1 서브 화소(SP1)가 사각 형상을 가지는 것으로 도시하고 있으나, 반드시 이에 한정되지 않는다. 제1 화소(P1)의 제1 서브 화소(SP1)는 원형, 다각형과 같이 설계에 따라 다양한 형상을 가질 수 있다.
제1 화소(P1)의 제1 서브 화소(SP1)와 제1 화소(P1)의 제2 서브 화소(SP2) 사이에 제1 뱅크(244) 및 제2 뱅크(242)가 형성된다. 이때, 제1 뱅크(244) 및 제2 뱅크(242)는 제1 화소(P1)의 제1 서브 화소(SP1)를 둘러싸도록 형성된다.
또한, 제1 화소(P1)의 제2 서브 화소(SP2)와 제1 화소(P1)의 제3 서브 화소(SP3) 사이에 제1 뱅크(244) 및 제2 뱅크(242)가 형성된다. 이때, 제1 뱅크(244) 및 제2 뱅크(242)는 제1 화소(P1)의 제2 서브 화소(SP2)를 둘러싸도록 형성된다.
또한, 제1 화소(P1)의 제3 서브 화소(SP3)와 제2 화소(P2)의 제1 서브 화소(SP1) 사이에 제1 뱅크(244) 및 제2 뱅크(242)가 형성된다. 이때, 제1 뱅크(244) 및 제2 뱅크(242)는 제1 화소(P1)의 제3 서브 화소(SP3)를 둘러싸도록 형성된다.
제2 화소(P2)는 제1 화소(P1)에 제1 방향으로 인접하게 배치되고, 제1 내지 제3 서브 화소들(SP1, SP2, SP3)을 포함한다. 제2 화소(P2)의 제2 서브 화소(SP2)는 사각 형상을 가진다. 제2 화소(P2)의 제3 서브 화소(SP3)는 소정의 폭을 가지고 제2 서브 화소(SP2)를 둘러싸는 형상을 가진다. 제2 화소(P2)의 제1 서브 화소(SP3)는 소정의 폭을 가지고 제3 서브 화소(SP3)를 둘러싸는 형상을 가진다.
도 11에서는 제2 화소(P2)의 제2 서브 화소(SP2)가 사각 형상을 가지는 것으로 도시하고 있으나, 반드시 이에 한정되지 않는다. 제2 화소(P2)의 제2 서브 화소(SP2)는 원형, 다각형과 같이 설계에 따라 다양한 형상을 가질 수 있다.
제2 화소(P2)의 제2 서브 화소(SP2)와 제2 화소(P2)의 제3 서브 화소(SP3) 사이에 제1 뱅크(244) 및 제2 뱅크(242)가 형성된다. 이때, 제1 뱅크(244) 및 제2 뱅크(242)는 제2 화소(P2)의 제2 서브 화소(SP2)를 둘러싸도록 형성된다.
또한, 제2 화소(P2)의 제3 서브 화소(SP3)와 제2 화소(P2)의 제1 서브 화소(SP1) 사이에 제1 뱅크(244) 및 제2 뱅크(242)가 형성된다. 이때, 제1 뱅크(244) 및 제2 뱅크(242)는 제2 화소(P2)의 제3 서브 화소(SP3)를 둘러싸도록 형성된다.
또한, 제2 화소(P2)의 제1 서브 화소(SP1)와 제3 화소(P3)의 제2 서브 화소(SP2) 사이에 제1 뱅크(244) 및 제2 뱅크(242)가 형성된다. 이때, 제1 뱅크(244) 및 제2 뱅크(242)는 제2 화소(P2)의 제1 서브 화소(SP1)를 둘러싸도록 형성된다.
제3 화소(P3)는 제2 화소(P1)에 제1 방향으로 인접하게 배치되고, 제1 내지 제3 서브 화소들(SP1, SP2, SP3)을 포함한다. 제3 화소(P3)의 제3 서브 화소(SP3)는 사각 형상을 가진다. 제3 화소(P3)의 제1 서브 화소(SP1)는 소정의 폭을 가지고 제3 서브 화소(SP3)를 둘러싸는 형상을 가진다. 제3 화소(P3)의 제2 서브 화소(SP2)는 소정의 폭을 가지고 제1 서브 화소(SP1)를 둘러싸는 형상을 가진다.
도 11에서는 제3 화소(P3)의 제3 서브 화소(SP3)가 사각 형상을 가지는 것으로 도시하고 있으나, 반드시 이에 한정되지 않는다. 제3 화소(P3)의 제3 서브 화소(SP3)는 원형, 다각형과 같이 설계에 따라 다양한 형상을 가질 수 있다.
제3 화소(P3)의 제3 서브 화소(SP3)와 제3 화소(P3)의 제1 서브 화소(SP1) 사이에 제1 뱅크(244) 및 제2 뱅크(242)가 형성된다. 이때, 제1 뱅크(244) 및 제2 뱅크(242)는 제3 화소(P3)의 제3 서브 화소(SP3)를 둘러싸도록 형성된다.
또한, 제3 화소(P3)의 제1 서브 화소(SP1)와 제3 화소(P3)의 제2 서브 화소(SP2) 사이에 제1 뱅크(244) 및 제2 뱅크(242)가 형성된다. 이때, 제1 뱅크(244) 및 제2 뱅크(242)는 제3 화소(P3)의 제1 서브 화소(SP1)를 둘러싸도록 형성된다.
또한, 제1 뱅크(244) 및 제2 뱅크(242)는 제3 화소(P3)의 제2 서브 화소(SP2)를 둘러싸도록 형성된다.
도 11에 도시된 바와 같은 화소(P1, P2, P3)들은 제1 내지 제3 서브 화소들(SP1, SP2, SP3) 각각의 총 면적이 동일한 것을 특징으로 한다. 구체적으로, 제1 내지 제3 화소(P1, P2, P3)들 각각에 포함된 제1 서브 화소(SP1)들의 총 면적, 제1 내지 제3 화소(P1, P2, P3)들 각각에 포함된 제2 서브 화소(SP2)들의 총 면적, 및 제1 내지 제3 화소(P1, P2, P3)들 각각에 포함된 제3 서브 화소(SP3)들의 총 면적이 동일하다.
이에 따라, 도 11에 도시된 제1 내지 제3 서브 화소들(SP1, SP2, SP3)을 포함하는 표시장치는 제1 색 광이 방출되는 면적, 제2 색 광이 방출되는 면적 및 제3 색 광이 방출되는 면적이 동일해지므로, 균일한 화질을 제공할 수 있다.
또한, 도 11에 도시된 제1 내지 제3 서브 화소들(SP1, SP2, SP3)을 포함하는 표시장치는 도 2 또는 도 7에 도시된 제1 내지 제3 서브 화소들(SP1, SP2, SP3)을 포함하는 표시장치과 비교하여 발광층(300)의 손상을 줄일 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 보여주는 흐름도이고, 도 13a 내지 도 13h는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 보여주는 단면도들이다.
먼저, 제1 기판(100) 상에 제1 전극(200)을 형성한다(S1201).
보다 구체적으로, 도 13a와 같이 기판(100) 상에 구동 박막 트랜지스터(110)를 형성한다.
그리고 나서, 구동 박막 트랜지스터(110) 상에 절연막(120)을 형성한다. 절연막(120)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 절연막(120)을 관통하여 구동 박막 트랜지스터(110)에 접속되는 컨택홀(CH)을 형성한다.
그리고 나서, 절연막(120) 상에 제1 전극(210, 220, 230)을 형성한다. 보다 구체적으로, 절연막(120) 상에 하부 전극막을 형성한다. 하부 전극막은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질을 포함하여 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pb), 및 구리(Cu)의 합금이다.
그리고 나서, 하부 전극막 상에 포토 레지스트 패턴을 형성한다. 포토 레지스트 패턴은 제1, 제2 및 제3 서브 화소(SP1, SP2, SP3)들이 형성될 위치에 형성될 수 있다. 포토 레지스트 패턴에 의해 덮이지 않은 하부 전극막을 건식 식각하여 도 13a와 같이 제1 전극(210, 220, 230)들을 형성하고, 포토 레지스트 패턴을 제거한다.
다음, 뱅크(240)를 형성한다(S1202).
도 13b와 같이 제1 전극(210, 220, 230)들 각각의 가장자리를 덮도록 뱅크(240)를 형성한다. 보다 구체적으로, 제1 뱅크(242) 및 제2 뱅크(244)를 형성한다. 제1 뱅크(242)는 무기 물질로 이루어질 수 있고, 제2 뱅크(244)는 금속 물질 또는 무기 물질로 이루어질 수 있다. 제1 뱅크(242) 및 제2 뱅크(244)는 다양한 제조 방법을 통하여 형성될 수 있다.
일 예로, 제1 전극(210, 220, 230)들 상에 무기막을 증착한다. 그리고 나서, 무기막 상에 금속막을 증착한다. 금속막 상에 포토 레지스트 패턴을 형성한다. 포토 레지스트 패턴은 제2 뱅크(244)가 형성될 위치에 형성될 수 있다. 포토 레지스트 패턴에 의해 덮이지 않은 금속막을 건식 식각하여 도 13b와 같이 복수의 뱅크 패턴들을 포함하는 제2 뱅크(244)를 형성하고, 포토 레지스트 패턴을 제거한다. 그리고 나서, 식각공정을 실시하여 제1 뱅크(242)를 형성한다. 이때, 제1 뱅크(242)는 무기 물질로 이루어지고, 제2 뱅크(244)는 금속 물질로 이루어진다.
다른 예로, CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법을 이용하여 제1 전극(210, 220, 230)들 각각의 가장자리를 덮도록 제1 뱅크(242)를 패턴 형성할 수 있다. 그리고 나서, CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법을 이용하여 제1 뱅크(242) 상에 제2 뱅크(244)를 패턴 형성할 수 있다. 이때, 제1 뱅크(242) 및 제2 뱅크(244)는 무기 물질로 이루어진다.
다음, 제1 발광층(310)을 패턴 형성한다(S1203).
보다 구체적으로, 도 13c와 같이 제1 전극(210) 상에 제1 발광층(310)을 형성한다. 제1 전극(210, 220, 230)들 및 뱅크(240) 상에 제1 발광물질을 증착한다. 제1 발광물질 상에 제1 실드층을 형성한다. 제1 실드층 상에 포토 레지스트 패턴을 형성한다. 이때, 포토 레지스트 패턴은 제1 서브 화소(SP1)가 형성될 위치에 형성될 수 있다. 포토 레지스트 패턴에 의해 덮이지 않은 제1 실드층을 건식 식각하여 도 13c와 같이 제1 실드 패턴(350) 및 제1 발광층(310)을 형성하고, 포토 레지스트 패턴을 제거한다.
다음, 제2 발광층(320)을 패턴 형성한다(S1204).
보다 구체적으로, 도 13d와 같이 제1 전극(220) 상에 제2 발광층(320)을 형성한다. 제1 전극(210, 220, 230)들 및 뱅크(240) 상에 제2 발광물질을 증착한다. 제2 발광물질 상에 제2 실드층을 형성한다. 제2 실드층 상에 포토 레지스트 패턴을 형성한다. 이때, 포토 레지스트 패턴은 제1 서브 화소(SP1) 및 제2 서브 화소(SP2)가 형성될 위치에 형성될 수 있다. 포토 레지스트 패턴에 의해 덮이지 않은 제2 실드층을 건식 식각하여 도 13d와 같이 제2 실드 패턴(360) 및 제2 발광층(320)을 형성하고, 포토 레지스트 패턴을 제거한다.
다음, 제3 발광층(330)을 패턴 형성한다(S1205).
보다 구체적으로, 도 13e와 같이 제1 전극(230) 상에 제3 발광층(330)을 형성한다. 제1 전극(210, 220, 230)들 및 뱅크(240) 상에 제3 발광물질을 증착한다. 그리고 나서, 제1 및 제2 실드 패턴(350, 360)을 제거한다.
다음, 제2 전극(400)을 형성한다(S1206).
보다 구체적으로, 도 13f와 같이 제1 내지 제3 발광층(310, 320, 330) 상에 제2 전극(400)을 형성한다. 제2 전극(400)은 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(400)은 스퍼터링법(sputtering)과 같은 물리적 기상 증착법(physics vapor deposition)으로 형성될 수 있다.
다음, 봉지막(500)을 형성한다(S1207).
보다 구체적으로, 도 13g와 같이 제2 전극(400) 상에 봉지막(500)을 형성한다. 봉지막(500)은 제1 무기막, 유기막, 제2 무기막을 포함할 수 있다.
제2 전극(400) 상에 제1 무기막을 형성한다. 제1 무기막은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제1 무기막은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
그리고 나서, 제1 무기막 상에 유기막을 형성한다. 유기막은 유기물질 예컨대, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다.
그리고 나서, 유기막 상에 제2 무기막을 형성한다. 제2 무기막은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 제2 무기막은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법으로 증착될 수 있으나, 이에 제한되는 것은 아니다.
다음, 제1 기판(100)과 제2 기판(600)을 합착한다(S1208).
도 14a내지 도 14c는 본 발명의 또 다른 실시예에 따른 표시장치에 관한 것으로서, 이는 헤드 장착형 표시(HMD) 장치에 관한 것이다. 도 14a는 개략적인 사시도이고, 도 14b는 VR(Virtual Reality) 구조의 개략적인 평면도이고, 도 14c는 AR(Augmented Reality) 구조의 개략적인 단면도이다.
도 14a에서 알 수 있듯이, 본 발명에 따른 헤드 장착형 표시 장치는 수납 케이스(10), 및 헤드 장착 밴드(30)를 포함하여 이루어진다.
수납 케이스(10)는 그 내부에 표시 장치, 렌즈 어레이, 및 접안 렌즈 등의 구성을 수납하고 있다.
헤드 장착 밴드(30)는 수납 케이스(10)에 고정된다. 헤드 장착밴드(30)는 사용자의 머리 상면과 양 측면들을 둘러쌀 수 있도록 형성된 것을 예시하였으나, 이에 한정되지 않는다. 헤드 장착 밴드(30)는 사용자의 머리에 헤드 장착형 디스플레이를 고정하기 위한 것으로, 안경테 형태 또는 헬멧 형태의 구조물로 대체될 수 있다.
도 14b에서 알 수 있듯이, 본 발명에 따른 VR(Virtual Reality) 구조의 헤드 장착형 표시 장치는 좌안용 표시 장치(12)와 우안용 표시 장치(11), 렌즈 어레이(13), 및 좌안 접안 렌즈(20a)와 우안 접안 렌즈(20b)를 포함하여 이루어진다.
좌안용 표시 장치(12)와 우안용 표시 장치(11), 렌즈 어레이(13), 및 좌안 접안 렌즈(20a)와 우안 접안 렌즈(20b)는 전술한 수납 케이스(10)에 수납된다.
좌안용 표시 장치(12)와 우안용 표시 장치(11)는 동일한 영상을 표시할 수 있으며, 이 경우 사용자는 2D 영상을 시청할 수 있다. 또는, 좌안용 표시 장치(12)는 좌안 영상을 표시하고 우안용 표시장치(11)는 우안 영상을 표시할 수 있으며, 이 경우 사용자는 입체 영상을 시청할 수 있다. 좌안용 표시 장치(12)와 우안용 표시 장치(11) 각각은 전술한 도 1 내지 도 11에 따른 표시 장치로 이루어질 수 있다. 이때, 도 1 내지 도 11에서 화상이 표시되는 면에 해당하는 상측 부분, 예로서 봉지막(500)이 상기 렌즈 어레이(13)와 마주하게 된다.
렌즈 어레이(13)는 좌안 접안 렌즈(20a)와 좌안용 표시 장치(12) 각각과 이격되면서 좌안 접안 렌즈(20a)와 좌안용 표시 장치(12) 사이에 구비될 수 있다. 즉, 렌즈 어레이(13)는 좌안 접안 렌즈(20a)의 전방 및 좌안용 표시 장치(12)의 후방에 위치할 수 있다. 또한, 렌즈 어레이(13)는 우안 접안 렌즈(20b)와 우안용 표시 장치(11) 각각과 이격되면서 우안 접안 렌즈(20b)와 우안용 표시 장치(11) 사이에 구비될 수 있다. 즉, 렌즈 어레이(13)는 우안 접안 렌즈(20b)의 전방 및 우안용 표시 장치(11)의 후방에 위치할 수 있다.
렌즈 어레이(13)는 마이크로 렌즈 어레이(Micro Lens Array)일 수 있다. 렌즈 어레이(13)는 핀홀 어레이(Pin Hole Array)로 대체될 수 있다. 렌즈 어레이(13)로 인해 좌안용 표시장치(12) 또는 우안용 표시장치(11)에 표시되는 영상은 사용자에게 확대되어 보일 수 있다.
좌안 접안 렌즈(20a)에는 사용자의 좌안(LE)이 위치하고, 우안 접안 렌즈(20b)에는 사용자의 우안(RE)이 위치할 수 있다.
도 14c에서 알 수 있듯이, 본 발명에 따른 AR(Augmented Reality) 구조의 헤드 장착형 표시 장치는 좌안용 표시 장치(12), 렌즈 어레이(13), 좌안 접안 렌즈(20a), 투과 반사부(14), 및 투과창(15)을 포함하여 이루어진다. 도 14c에는 편의상 좌안쪽 구성만을 도시하였으며, 우안쪽 구성도 좌안쪽 구성과 동일하다.
좌안용 표시 장치(12), 렌즈 어레이(13), 좌안 접안 렌즈(20a), 투과 반사부(14), 및 투과창(15)은 전술한 수납 케이스(10)에 수납된다.
좌안용 표시 장치(12)는 투과창(15)을 가리지 않으면서 투과 반사부(14)의 일측, 예로서 상측에 배치될 수 있다. 이에 따라서, 좌안용 표시 장치(12)가 투과창(15)을 통해 보이는 외부 배경을 가리지 않으면서 투과 반사부(14)에 영상을 제공할 수 있다.
좌안용 표시 장치(12)는 전술한 도 1 내지 도 11에 따른 표시 장치로 이루어질 수 있다. 이때, 도 1 내지 도 11에서 화상이 표시되는 면에 해당하는 상측 부분, 예로서 봉지막(500)이 투과 반사부(14)와 마주하게 된다.
렌즈 어레이(13)는 좌안 접안 렌즈(20a)와 투과반사부(14) 사이에 구비될 수 있다.
좌안 접안 렌즈(20a)에는 사용자의 좌안이 위치한다.
투과 반사부(14)는 렌즈 어레이(13)와 투과창(15) 사이에 배치된다. 투과 반사부(14)는 광의 일부를 투과시키고, 광의 다른 일부를 반사시키는 반사면(14a)을 포함할 수 있다. 반사면(14a)은 좌안용 표시 장치(12)에 표시된 영상이 렌즈 어레이(13)로 진행하도록 형성된다. 따라서, 사용자는 투과층(15)을 통해서 외부의 배경과 좌안용 표시 장치(12)에 의해 표시되는 영상을 모두 볼 수 있다. 즉, 사용자는 현실의 배경과 가상의 영상을 겹쳐 하나의 영상으로 볼수 있으므로, 증강현실(Augmented Reality, AR)이 구현될 수 있다.
투과층(15)은 투과 반사부(14)의 전방에 배치되어 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 제1 기판 110: 구동 박막 트랜지스터
120: 절연막 200: 제1 전극
300: 발광층 400: 제2 전극
240: 뱅크 500: 봉지막
600: 제2 기판

Claims (22)

  1. 제1 서브 화소, 제2 서브 화소, 및 제3 서브 화소를 구비한 기판;
    상기 기판 상에서 상기 제1 내지 제3 서브 화소에 각각 구비된 제1 전극;
    상기 제1 전극들 사이에 구비된 제1 뱅크;
    상기 제1 뱅크 상에 구비되고, 상기 제1 뱅크 보다 작은 폭을 가진 제2 뱅크;
    상기 제1 전극들, 상기 제1 뱅크 및 상기 제2 뱅크 상에 구비된 발광층; 및
    상기 발광층 상에 구비된 제2 전극을 포함하고,
    상기 발광층은 상기 제2 뱅크 상에 형성된 발광층과 상기 제2 뱅크가 형성되지 않은 제1 뱅크 상에 형성된 발광층이 이격되고,
    상기 발광층은,
    상기 제1 전극 및 상기 제2 전극 사이에 구비되어 발광하는 발광 영역을 포함하는 발광부;
    상기 제2 뱅크 상에 구비되어 비발광하는 제1 비발광부; 및
    상기 제2 뱅크가 형성되지 않은 제1 뱅크 상에 구비되어 비발광하는 제2 비발광부를 포함하고,
    상기 제2 뱅크는 상기 제 1 뱅크 상에서 서로 이격되어 배치된 복수의 뱅크 패턴을 포함하고,
    상기 제2 비발광부는 상기 복수의 뱅크 패턴 사이에 배치되고,
    상기 제 1 비발광부는 상기 제2 뱅크 상에 형성된 상기 발광층이고,
    상기 제 2 비발광부는 상기 제 2 뱅크가 형성되지 않은 상기 제 1 뱅크 상에 형성된 상기 발광층이고,
    상기 제2 서브 화소는 제1 폭으로 상기 제1 서브 화소를 둘러싸는 형상을 갖고,
    상기 제3 서브 화소는 제2 폭으로 상기 제2 서브 화소를 둘러싸는 형상을 갖는 표시장치.
  2. 제1항에 있어서,
    상기 제2 뱅크는 상기 제1 뱅크와 접하는 하면과 측면이 이루는 각도가 90도와 같거나 큰 표시장치.
  3. 제1항에 있어서,
    상기 제2 뱅크는 상기 제1 내지 제3 서브 화소 각각을 둘러싸는 표시장치.
  4. 제1항에 있어서,
    상기 제2 뱅크의 높이는 3000Å 보다 큰 표시장치.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 제1 뱅크는 무기 물질로 이루어지는 표시장치.
  8. 제1항에 있어서,
    상기 제2 뱅크는 금속 물질로 이루어지는 표시장치.
  9. 제1항에 있어서,
    상기 제2 뱅크는 무기 물질로 이루어지는 표시장치.
  10. 제9항에 있어서,
    상기 제2 뱅크 상에 구비되고, 금속 물질로 이루어진 제3 뱅크를 더 포함하는 표시장치.
  11. 제1항에 있어서, 상기 발광층은,
    상기 제1 서브 화소에 구비되고, 제1 색으로 발광하는 제1 발광층;
    상기 제2 서브 화소에 구비되고, 제2 색으로 발광하는 제2 발광층; 및
    상기 제3 서브 화소에 구비되고, 제3 색으로 발광하는 제3 발광층을 포함하는 표시장치.
  12. 제11항에 있어서,
    상기 제1 발광층, 상기 제2 발광층, 및 상기 제3 발광층 각각은 상기 발광부, 상기 제1 비발광부, 및 상기 제2 비발광부를 포함하고,
    상기 제1 비발광부와 상기 제2 비발광부가 이격되는 표시장치.
  13. 제12항에 있어서,
    상기 발광부와 상기 제1 비발광부가 이격되는 표시장치.
  14. 제1 서브 화소, 제2 서브 화소, 및 제3 서브 화소를 포함하는 복수의 화소들을 구비한 기판;
    상기 기판 상에서 상기 제1 내지 제3 서브 화소에 각각 구비된 제1 전극;
    상기 제1 전극들 사이에 구비된 제1 뱅크;
    상기 제1 뱅크 상에 구비된 제2 뱅크;
    상기 제1 전극들, 상기 제1 뱅크 및 상기 제2 뱅크 상에 구비된 발광층; 및
    상기 발광층 상에 구비된 제2 전극을 포함하고,
    상기 복수의 화소들 각각에 포함된 상기 제1 서브 화소, 상기 제2 서브 화소, 및 상기 제3 서브 화소가 서로 다른 형상을 가지고,
    상기 발광층은,
    상기 제1 전극 및 상기 제2 전극 사이에 구비되어 발광하는 발광 영역을 포함하는 발광부;
    상기 제2 뱅크 상에 구비되어 비발광하는 제1 비발광부; 및
    상기 제2 뱅크가 형성되지 않은 제1 뱅크 상에 구비되어 비발광하는 제2 비발광부를 포함하고,
    상기 제2 뱅크는 상기 제 1 뱅크 상에서 서로 이격되어 배치된 복수의 뱅크 패턴을 포함하고,
    상기 제2 비발광부는 상기 복수의 뱅크 패턴 사이에 배치되고,
    상기 제2 서브 화소는 제1 폭으로 상기 제1 서브 화소를 둘러싸는 형상을 갖고,
    상기 제3 서브 화소는 제2 폭으로 상기 제2 서브 화소를 둘러싸는 형상을 갖는 표시장치.
  15. 제14항에 있어서,
    상기 제2 뱅크는 상기 제1 뱅크 보다 작은 폭을 가지는 표시장치.
  16. 제14항에 있어서,
    상기 제2 뱅크는 상기 제1 뱅크와 접하는 하면과 측면이 이루는 각도가 90도와 같거나 큰 표시장치.
  17. 제14항에 있어서,
    상기 제2 뱅크는 상기 제1 내지 제3 서브 화소 각각을 둘러싸는 표시장치.
  18. 제14항에 있어서,
    상기 발광부와 상기 제1 비발광부 사이 및 상기 제1 비발광부와 상기 제2 비발광부 사이 중 적어도 하나는 이격되는 표시장치.
  19. 삭제
  20. 제1 서브 화소, 제2 서브 화소, 및 제3 서브 화소를 포함하는 복수의 화소들을 구비한 기판;
    상기 기판 상에서 상기 제1 내지 제3 서브 화소에 각각 구비된 제1 전극;
    상기 제1 전극들 사이에 구비된 제1 뱅크;
    상기 제1 뱅크 상에 구비된 제2 뱅크;
    상기 제1 전극들, 상기 제1 뱅크 및 상기 제2 뱅크 상에 구비된 발광층; 및
    상기 발광층 상에 구비된 제2 전극을 포함하고,
    상기 복수의 화소들 각각에 포함된 상기 제1 서브 화소, 상기 제2 서브 화소, 및 상기 제3 서브 화소가 서로 다른 형상을 가지고,
    상기 발광층은,
    상기 제1 전극 및 상기 제2 전극 사이에 구비되어 발광하는 발광 영역을 포함하는 발광부;
    상기 제2 뱅크 상에 구비되어 비발광하는 제1 비발광부; 및
    상기 제2 뱅크가 형성되지 않은 제1 뱅크 상에 구비되어 비발광하는 제2 비발광부를 포함하고,
    상기 제2 뱅크는 상기 제 1 뱅크 상에서 서로 이격되어 배치된 복수의 뱅크 패턴을 포함하고,
    상기 제2 비발광부는 상기 복수의 뱅크 패턴 사이에 배치되고,
    상기 복수의 화소들은 제1 화소, 상기 제1 화소에 제1 방향으로 인접한 제2 화소, 및 상기 제2 화소에 상기 제1 방향으로 인접한 제3 화소를 포함하고,
    상기 제1 화소, 상기 제2 화소 및 상기 제3 화소 각각에 포함된 상기 제1 서브 화소, 상기 제2 서브 화소, 및 상기 제3 서브 화소는 형상이 서로 다른 표시장치.
  21. 제20항에 있어서,
    상기 제1 화소는, 상기 제2 서브 화소가 제1 폭으로 상기 제1 서브 화소를 둘러싸는 형상을 가지고, 상기 제3 서브 화소가 제2 폭으로 상기 제2 서브 화소를 둘러싸는 형상을 가지며,
    상기 제2 화소는, 상기 제3 서브 화소가 상기 제1 폭으로 상기 제2 서브 화소를 둘러싸는 형상을 가지고, 상기 제1 서브 화소가 상기 제2 폭으로 상기 제3 서브 화소를 둘러싸는 형상을 가지며,
    상기 제3 화소는, 상기 제1 서브 화소가 상기 제1 폭으로 상기 제3 서브 화소를 둘러싸는 형상을 가지고, 상기 제2 서브 화소가 상기 제2 폭으로 상기 제1 서브 화소를 둘러싸는 형상을 가지는 표시장치.
  22. 제20항에 있어서,
    상기 제1 화소, 상기 제2 화소 및 상기 제3 화소 각각에 포함된 제1 서브 화소들의 총 면적, 상기 제1 화소, 상기 제2 화소 및 상기 제3 화소 각각에 포함된 제2 서브 화소들의 총 면적, 및 상기 제1 화소, 상기 제2 화소 및 상기 제3 화소 각각에 포함된 제3 서브 화소들의 총 면적이 동일한 표시장치.
KR1020180116080A 2018-09-28 2018-09-28 표시장치 KR102693172B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180116080A KR102693172B1 (ko) 2018-09-28 2018-09-28 표시장치
CN201910841921.3A CN110970464B (zh) 2018-09-28 2019-09-06 显示装置
JP2019164066A JP6990680B2 (ja) 2018-09-28 2019-09-10 表示装置
US16/582,981 US11605680B2 (en) 2018-09-28 2019-09-25 Display device
EP19200295.4A EP3629378A1 (en) 2018-09-28 2019-09-27 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180116080A KR102693172B1 (ko) 2018-09-28 2018-09-28 표시장치

Publications (2)

Publication Number Publication Date
KR20200036451A KR20200036451A (ko) 2020-04-07
KR102693172B1 true KR102693172B1 (ko) 2024-08-07

Family

ID=68136147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180116080A KR102693172B1 (ko) 2018-09-28 2018-09-28 표시장치

Country Status (5)

Country Link
US (1) US11605680B2 (ko)
EP (1) EP3629378A1 (ko)
JP (1) JP6990680B2 (ko)
KR (1) KR102693172B1 (ko)
CN (1) CN110970464B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210155674A (ko) * 2020-06-16 2021-12-23 엘지디스플레이 주식회사 표시 장치
KR20220164844A (ko) * 2021-06-04 2022-12-14 삼성디스플레이 주식회사 표시 장치
KR20240038214A (ko) * 2022-09-15 2024-03-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20240043892A (ko) * 2022-09-27 2024-04-04 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20240127509A (ko) * 2023-02-15 2024-08-23 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
WO2024185098A1 (ja) * 2023-03-08 2024-09-12 シャープディスプレイテクノロジー株式会社 表示装置および表示装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253383A (ja) * 2003-02-20 2004-09-09 Barco Nv マルチカラーｏｌｅｄ画素構造、画素構造のアレイ、受動または能動マトリックスｏｌｅｄディスプレイ、およびマルチカラーｏｌｅｄ画素構造製造方法
JP2005197228A (ja) * 2003-12-30 2005-07-21 Lg Phillips Lcd Co Ltd 有機電界発光素子とその製造方法
JP2009245599A (ja) * 2008-03-28 2009-10-22 Casio Comput Co Ltd 発光装置及び発光装置の製造方法
JP2012190794A (ja) * 2011-02-25 2012-10-04 Semiconductor Energy Lab Co Ltd 発光装置、及び発光装置を用いた電子機器
JP2014060135A (ja) * 2012-09-18 2014-04-03 Samsung Display Co Ltd 有機発光表示装置
JP5677435B2 (ja) * 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ表示パネルとその製造方法
JP2016039029A (ja) * 2014-08-07 2016-03-22 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1229655C (zh) * 2001-06-01 2005-11-30 精工爱普生株式会社 滤色膜层及电光学装置
JP2004127933A (ja) 2002-09-11 2004-04-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP4252297B2 (ja) * 2002-12-12 2009-04-08 株式会社日立製作所 発光素子およびこの発光素子を用いた表示装置
JP4415971B2 (ja) * 2006-05-10 2010-02-17 カシオ計算機株式会社 表示装置及びその製造方法
US7834543B2 (en) * 2007-07-03 2010-11-16 Canon Kabushiki Kaisha Organic EL display apparatus and method of manufacturing the same
KR100918403B1 (ko) * 2008-02-12 2009-09-24 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조방법
JP2010033931A (ja) * 2008-07-30 2010-02-12 Sumitomo Chemical Co Ltd 有機エレクトロルミネッセンス素子の製造方法、発光装置および表示装置
KR101073561B1 (ko) * 2009-02-05 2011-10-17 삼성모바일디스플레이주식회사 유기전계발광소자 및 그의 제조 방법
KR102105287B1 (ko) 2012-08-01 2020-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6076683B2 (ja) 2012-10-17 2017-02-08 株式会社半導体エネルギー研究所 発光装置
KR102150080B1 (ko) * 2013-09-12 2020-09-01 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20150141338A (ko) * 2014-06-10 2015-12-18 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN105428387B (zh) 2014-09-17 2018-09-07 乐金显示有限公司 有机发光显示装置及其制造方法
KR102517448B1 (ko) 2015-12-31 2023-04-03 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
KR20180013601A (ko) * 2016-07-29 2018-02-07 엘지디스플레이 주식회사 유기 발광 표시 장치
JP2018045873A (ja) * 2016-09-14 2018-03-22 株式会社デンソー 有機ｅｌ表示装置およびその製造方法
KR102717808B1 (ko) * 2016-11-30 2024-10-15 엘지디스플레이 주식회사 두 개의 전극들 사이에 위치하는 다수의 절연막들을 포함하는 디스플레이 장치
KR20180078812A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102432663B1 (ko) * 2017-11-30 2022-08-12 엘지디스플레이 주식회사 전계 발광 표시장치
KR102601880B1 (ko) * 2018-07-27 2023-11-13 엘지디스플레이 주식회사 전계 발광 표시 장치
KR102650273B1 (ko) * 2018-07-31 2024-03-22 삼성디스플레이 주식회사 유기발광 표시 장치 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253383A (ja) * 2003-02-20 2004-09-09 Barco Nv マルチカラーｏｌｅｄ画素構造、画素構造のアレイ、受動または能動マトリックスｏｌｅｄディスプレイ、およびマルチカラーｏｌｅｄ画素構造製造方法
JP2005197228A (ja) * 2003-12-30 2005-07-21 Lg Phillips Lcd Co Ltd 有機電界発光素子とその製造方法
JP2009245599A (ja) * 2008-03-28 2009-10-22 Casio Comput Co Ltd 発光装置及び発光装置の製造方法
JP5677435B2 (ja) * 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ表示パネルとその製造方法
JP2012190794A (ja) * 2011-02-25 2012-10-04 Semiconductor Energy Lab Co Ltd 発光装置、及び発光装置を用いた電子機器
JP2014060135A (ja) * 2012-09-18 2014-04-03 Samsung Display Co Ltd 有機発光表示装置
JP2016039029A (ja) * 2014-08-07 2016-03-22 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置

Also Published As

Publication number Publication date
JP6990680B2 (ja) 2022-01-12
US20200105845A1 (en) 2020-04-02
US11605680B2 (en) 2023-03-14
CN110970464B (zh) 2024-01-23
KR20200036451A (ko) 2020-04-07
JP2020057599A (ja) 2020-04-09
EP3629378A1 (en) 2020-04-01
CN110970464A (zh) 2020-04-07

Similar Documents

Publication Publication Date Title
KR102693172B1 (ko) 표시장치
US9825109B2 (en) Display device
KR102631731B1 (ko) 표시장치 및 이의 제조방법
KR20210113486A (ko) 표시 패널 및 이를 구비하는 표시 장치
US20220045160A1 (en) Display panel and display apparatus including the same
KR20210138211A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20200081627A (ko) 디스플레이 장치
JP2021072285A (ja) 有機発光表示装置
CN113764484A (zh) 显示设备和电子设备
CN111384100A (zh) 显示装置
CN114078926A (zh) 显示面板及包括其的显示设备
US20210202610A1 (en) Display device
CN111223891B (zh) 显示装置
KR20220036403A (ko) 표시 장치 및 그 제조 방법
KR20220031795A (ko) 표시 장치 및 그 제조 방법
US11495650B2 (en) Display apparatus
KR102704022B1 (ko) 표시장치 및 이의 제조방법
KR102604263B1 (ko) 표시장치
KR20220003693A (ko) 표시 장치 및 그 제조 방법
KR102665230B1 (ko) 표시장치
KR102619291B1 (ko) 표시장치
CN114464650A (zh) 显示设备
KR20210012415A (ko) 발광 표시 장치
KR102730943B1 (ko) 표시장치
US20230022216A1 (en) Display panel and display apparatus including the display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant