KR20240043892A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20240043892A
KR20240043892A KR1020220122865A KR20220122865A KR20240043892A KR 20240043892 A KR20240043892 A KR 20240043892A KR 1020220122865 A KR1020220122865 A KR 1020220122865A KR 20220122865 A KR20220122865 A KR 20220122865A KR 20240043892 A KR20240043892 A KR 20240043892A
Authority
KR
South Korea
Prior art keywords
layer
electrode
metal
subpixel
opening
Prior art date
Application number
KR1020220122865A
Other languages
English (en)
Inventor
이정석
성우용
송승용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220122865A priority Critical patent/KR20240043892A/ko
Priority to EP23199557.2A priority patent/EP4346352A1/en
Priority to CN202311258803.2A priority patent/CN117794302A/zh
Priority to US18/474,461 priority patent/US20240107817A1/en
Publication of KR20240043892A publication Critical patent/KR20240043892A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은,. 제1 부화소전극; 상기 제1 부화소전극과 인접하게 배치된 버스전극; 상기 제1 부화소전극과 중첩하는 제1 개구를 가지며, 제1 금속층 및 상기 제1 금속층 상의 제2 금속층을 포함하는, 금속 뱅크층; 상기 제1 부화소전극 및 상기 버스전극 위에 배치되되 상기 금속 뱅크층 아래에 배치되는 절연층; 상기 금속 뱅크층의 상기 제1 개구를 통해 상기 제1 부화소전극과 중첩하는 제1 중간층; 및 상기 금속 뱅크층의 상기 제1 개구를 통해 상기 제1 중간층 상에 배치되는, 제1 대향전극;을 포함하되, 상기 금속 뱅크층은 상기 절연층에 정의된 콘택홀을 통해 상기 버스전극과 전기적으로 연결되는, 표시 장치를 개시한다.

Description

표시 장치 및 그 제조 방법 {DISPLAY APPARATUS AND MANUFACTURING METHODE THEREOF}
표시 장치 및 그 제조 방법 {DISPLAY APPARATUS AND MANUFACTURING METHODE THEREOF}
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 표시 장치는 발광다이오드들을 이용하여 이미지를 제공할 수 있다. 표시 장치는 그 용도가 다양해지고 있다. 이에 따라, 표시 장치의 품질을 향상시키는 설계가 다양하게 시도되고 있다.
본 발명의 실시예들은, 표시 장치 및 그 제조 방법을 제공한다.
본 발명의 실시예에 따르면, 제1 부화소전극; 상기 제1 부화소전극과 인접하게 배치된 버스전극; 상기 제1 부화소전극과 중첩하는 제1 개구를 가지며, 제1 금속층 및 상기 제1 금속층 상의 제2 금속층을 포함하는, 금속 뱅크층; 상기 제1 부화소전극 및 상기 버스전극 위에 배치되되 상기 금속 뱅크층 아래에 배치되는 절연층; 상기 금속 뱅크층의 상기 제1 개구를 통해 상기 제1 부화소전극과 중첩하는 제1 중간층; 및 상기 금속 뱅크층의 상기 제1 개구를 통해 상기 제1 중간층 상에 배치되는, 제1 대향전극;을 포함하되, 상기 금속 뱅크층은 상기 절연층에 정의된 콘택홀을 통해 상기 버스전극과 전기적으로 연결되는, 표시 장치를 개시한다.
상기 제1 대향전극은 상기 제1 개구를 향하는 상기 금속 뱅크층의 측면과 직접 접촉할 수 있다.
상기 제1 대향전극의 외측부분은 상기 금속 뱅크층의 상기 제1 개구를 향하는 상기 제1 금속층의 측면과 직접 접촉할 수 있다.
상기 금속 뱅크층의 바닥면은 상기 절연층의 상기 콘택홀을 통해 상기 버스전극과 직접 접촉할 수 있다.
상기 금속 뱅크층의 상기 제1 개구를 향하는 상기 제2 금속층의 일 부분은,상기 제2 금속층의 바닥면과 상기 제1 금속층의 측면이 접하는 지점으로부터 상기 제1 개구를 향해 연장된 팁을 포함할 수 있다.
상기 지점으로부터 상기 팁의 측면까지의 길이는 약 0.3㎛ 내지 약 1㎛일 수 있다.
상기 제1 부화소전극의 외측부분과 상기 절연층 사이에 개재되는 보호층;을 더 포함할 수 있다.
상기 보호층은 투명 도전성 산화물을 포함할 수 있다.
상기 제1 중간층과 동일한 물질을 포함하며, 상기 제2 금속층 상에 배치되는 제1 더미중간층을 더 포함할 수 있다.
상기 제1 대향전극과 동일한 물질을 포함하며, 제1 더미중간층 상에 배치되는 제1 더미대향전극을 더 포함할 수 있다.
제2 부화소전극; 상기 금속 뱅크층의 제2 개구를 통해 상기 제2 부화소전극과 중첩하는 제2 중간층; 및 상기 금속 뱅크층의 상기 제2 개구를 통해 상기 제2 중간층과 중첩하는 제2 대향전극;을 더 포함할 수 있다.
상기 금속 뱅크층은 상기 제1 부화소전극과 상기 제2 부화소전극 사이에 위치하며 상기 금속 뱅크층의 상면에 대하여 오목한 그루브를 더 포함하고, 상기 버스전극 및 상기 그루브 각각은 상기 제1 부화소전극 및 상기 제2 부화소전극 사이에 위치할 수 있다.
상기 버스전극과 전기적으로 연결되는 보조배선을 더 포함할 수 있다.
본 발명의 다른 실시예는, 제1 부화소전극을 형성하는 공정; 상기 제1 부화소전극과 인접하게 버스전극을 형성하는 공정; 상기 제1 부화소전극의 외측부분 및 상기 버스전극의 외측부분과 중첩하되, 상기 버스전극의 일부를 노출하는 콘택홀을 갖는 절연층을 형성하는 공정; 상기 제1 부화소전극과 중첩하는 제1 개구를 가지며, 제1 금속층 및 상기 제1 금속층 상의 제2 금속층을 포함하되, 상기 절연층의 상기 콘택홀을 통해 상기 버스전극과 전기적으로 연결되는, 금속 뱅크층을 형성하는 공정;
상기 금속 뱅크층의 상기 제1 개구를 통해 상기 제1 부화소전극과 중첩하는 제1 중간층을 형성하는 공정; 및 상기 금속 뱅크층의 상기 제1 개구를 통해 상기 제1 중간층 상에 배치되는 제1 대향전극을 형성하는 공정;을 포함하는, 표시 장치의 제조 방법을 개시한다.
상기 제1 대향전극을 형성하는 공정은, 상기 제1 대향전극의 외측부분이 상기 금속 뱅크층의 상기 제1 개구를 향하는 상기 제1 금속층의 측면과 직접 접촉하도록 상기 제1 대향전극을 증착하는 공정을 포함할 수 있다.
상기 금속 뱅크층의 바닥면은 상기 절연층의 상기 콘택홀을 통해 상기 버스전극과 직접 접촉할 수 있다.
상기 금속 뱅크층을 형성하는 공정은, 상기 제1 금속층 및 상기 제2 금속층 각각에 상기 제1 부화소전극과 중첩하는 개구를 형성하는 공정; 및 상기 제1 금속층 및 상기 제2 금속층 중 상기 제2 금속층을 선택적으로 식각하는 공정;을 포함하되, 상기 제2 금속층은, 상기 제2 금속층의 바닥면과 상기 제1 금속층의 측면이 접하는 지점으로부터 상기 제1 개구를 향해 연장된 팁을 포함할 수 있다.
상기 제1 부화소전극의 상기 외측부분과 상기 절연층 사이에 개재되며 투명도전성 산화물을 포함하는 보호층을 형성하는 공정을 더 포함할 수 있다.
상기 제1 부화소전극과 인접하게 배치되는 제2 부화소전극을 형성하는 공정; 및 상기 금속 뱅크층에 상기 제1 부화소전극과 상기 제2 부화소전극 사이에 대응하는 그루브를 형성하는 공정;을 더 포함할 수 있다.
상기 그루브 및 상기 버스전극은 상기 제1 부화소전극 및 상기 제2 부화소전극 사이에 위치할 수 있다.
본 발명의 일 실시예에 따르면, 마스크의 사용없이 발광다이오드의 중간층 및 대향전극을 형성할 수 있으므로 표시 장치에 포함된 구성요소의 손상을 방지할 수 있다. 또한, 대향전극과 금속 뱅크층의 전기적 연결 및 버스전극과 금속 뱅크층의 전기적 연결을 이용하여 대향전극의 전압 강하를 방지할 수 있다. 이러한 효과는 예시적인 것으로, 전술한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1a 및 도 1b는 각각 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 사시도이다.
도 2a는 본 발명의 일 실시예에 따른 표시 장치의 어느 하나의 부화소에 해당하는 발광다이오드 및 해당 발광다이오드에 전기적으로 연결된 부화소회로를 개략적으로 나타낸 등가회로도이다.
도 3a 내지 도 3j는 본 발명의 일 실시예에 따른 표시 장치의 제조 공정에 따른 상태를 개략적으로 나타낸 단면도이다.
도 3k는 본 발명의 일 실시예에 따른 발광다이오드의 적층 구조를 나타낸 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 5는 일 실시예에 따른 표시 장치의 그루브 및 보조배선을 개략적으로 도시한 평면도이다.
도 6a 내지 도 6j는 본 발명의 일 실시예예 따른 표시 장치의 제조 공정을 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 “A 및/또는 B”은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, “A 또는 B 중 적어도 하나”는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1a 및 도 1b는 각각 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 사시도이다.
도 1a 및 도 1b를 참조하면, 표시 장치(1)는 표시영역(DA) 및 표시영역(DA)의 외측에 위치한 비표시영역(NDA)을 포함할 수 있다. 표시영역(DA)은 표시영역(DA)에 배치된 부화소(P)들을 통해 이미지를 표시할 수 있다. 비표시영역(NDA)은 표시영역(DA)의 외측에 배치되며 이미지를 디스플레이하지 않는 비표시영역으로, 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 비표시영역(NDA)에는 표시영역(DA)에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 비표시영역(NDA)에는 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드가 배치될 수 있다.
일 실시예로서 도 1a은 표시영역(DA)의 x방향의 길이가 y방향의 길이 보다 작은 다각형(예컨대, 사각형)인 것을 도시하고 있으나, 다른 실시예로 도 1b는 표시영역(DA)의 y방향의 길이가 x방향의 길이 보다 작은 다각형(예컨대, 사각형)일 수 있다. 도 1a 및 도 1b는 표시영역(DA)이 대략 사각형인 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 표시영역(DA)은 N각형(N은 3이상의 자연수)이거나 원형 또는 타원형 등과 같이 다양한 형상을 가질 수 있다. 도 1a 및 도 1b는 표시영역(DA)의 코너부가 직선과 직선이 만나는 꼭지점을 포함하는 형상인 것을 도시하나, 다른 실시예로서 표시영역(DA)은 코너부가 라운드진 다각형일 수 있다.
이하에서는 설명의 편의를 위해 표시 장치(1)가 스마트 폰인 전자 기기인 경우에 대해 설명하지만, 본 발명의 표시 장치(1)는 이에 제한되지 않는다. 표시 장치(1)는 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품에 적용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 적용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 표시 화면에 적용될 수 있다.
도 2a는 본 발명의 일 실시예에 따른 표시 장치의 어느 하나의 부화소에 해당하는 발광다이오드 및 해당 발광다이오드에 전기적으로 연결된 부화소회로를 개략적으로 나타낸 등가회로도이다.
도 2a를 참조하면, 발광다이오드(ED)는 부화소회로(PC)에 전기적으로 연결되며, 부화소회로(PC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 발광다이오드(ED)의 부화소전극(예컨대, 애노드)는 제1 트랜지스터(T1)에 전기적으로 연결될 수 있고, 대향전극(예컨대, 캐소드)는 보조배선(VSL)에 전기적으로 연결되며, 보조배선(VSL)을 통해 공통전압(ELVSS)에 해당하는 전압을 전달받을 수 있다.
제2 트랜지스터(T2)는 스캔선(GW)을 통해 입력되는 스캔 신호(Sgw)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 제1 트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 제2 트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 제2 트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
제1 트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 발광다이오드(ED)를 흐르는 구동 전류(Id)를 제어할 수 있다. 발광다이오드(ED)는 구동 전류(Id)에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 2a는 부화소회로(PC)가 2개의 트랜지스터 및 1개의 스토리지 박막트랜지스터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 2b는 본 발명의 다른 실시예에 따른 표시 장치의 어느 하나의 부화소에 해당하는 발광다이오드 및 해당 발광다이오드에 전기적으로 연결된 부화소회로를 개략적으로 나타낸 등가회로도이다.
도 2b를 참조하면, 부화소회로(PC)는 7개의 트랜지스터 및 2의 커패시터를 포함할 수 있다.
부화소회로(PC)는 제1 내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(storage capacitor, Cst), 및 부스트 커패시터(boost capacitor, Cbt)를 포함할 수 있다. 다른 실시예로서, 부화소회로(PC)는 부스트 커패시터(Cbt)를 포함하지 않을 수 있다. 발광다이오드(ED)의 부화소전극(예컨대, 애노드)는 제6 트랜지스터(T6)를 경유하여 제1 트랜지스터(T1)에 전기적으로 연결될 수 있고, 대향전극(예컨대, 캐소드)는 보조배선(VSL)에 전기적으로 연결되며, 보조배선(VSL)을 통해 공통전압(ELVSS)에 해당하는 전압을 전달받을 수 있다.
제1 내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 일부는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다. 일 실시예로, 도 2b에 도시된 바와 같이 제3 및 제4 트랜지스터(T3, T4)는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다. 예컨대, 제3 및 제4 트랜지스터(T3, T4)는 산화물계 반도체 물질을 포함하는 NMOS(n-channel MOSFET)이고, 나머지는 실리콘계 반도체 물질을 포함하는 PMOS(p-channel MOSFET)일 수 있다. 다른 실시예로, 제3, 제4, 및 제7 트랜지스터(T3, T4, T7)는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다.
제1 내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(Cst), 및 부스트 커패시터(Cbt)는 신호선에 연결될 수 있다. 신호선은 스캔선(GW), 발광 제어선(EM), 보상 게이트선(GC), 제1 초기화 게이트선(GI1), 제2 초기화 게이트선(GI2), 및 데이터선(DL)을 포함할 수 있다. 부화소회로(PC)는 전압선, 예컨대 구동전압선(PL), 제1 초기화전압선(VL1), 및 제2 초기화전압선(VL2)에 전기적으로 연결될 수 있다.
제1 트랜지스터(T1)는 구동 트랜지스터일 수 있다. 제1 트랜지스터(T1)의 제1 게이트전극은 스토리지 커패시터(Cst)와 연결되어 있고, 제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 구동전압선(PL)에 전기적으로 연결되며, 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 발광다이오드(ED)의 제1 전극(예, 애노드)과 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)의 제1 전극 및 제2 전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 발광다이오드(ED)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)는 스위칭 트랜지스터일 수 있다. 제2 트랜지스터(T2)의 제2 게이트전극은 스캔선(GW)에 연결되어 있고, 제2 트랜지스터(T2)의 제1 전극은 데이터선(DL)에 연결되어 있으며, 제2 트랜지스터(T2)의 제2 전극은 제1 트랜지스터(T1)의 구동 제1 전극에 연결되어 있으면서 제5 트랜지스터(T5)를 경유하여 구동전압선(PL)에 전기적으로 연결되어 있다. 제2 트랜지스터(T2)의 제1 전극 및 제2 전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다. 제2 트랜지스터(T2)는 스캔선(GW)을 통해 전달받은 스캔신호(Sgw)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 제1 트랜지스터(T1)의 제1 전극으로 전달하는 스위칭 동작을 수행할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 문턱 전압을 보상하는 보상 트랜지스터일 수 있다. 제3 트랜지스터(T3)의 제3 게이트전극은 보상 게이트선(GC)에 연결되어 있다. 제3 트랜지스터(T3)의 제1 전극은 노드연결선(166)을 통하여 스토리지 커패시터(Cst)의 하부전극(CE1) 및 제1 트랜지스터(T1)의 제1 게이트전극에 연결되어 있다. 제3 트랜지스터(T3)의 제1 전극은 제4 트랜지스터(T4)에 연결될 수 있다. 제3 트랜지스터(T3)의 제2 전극은 제1 트랜지스터(T1)의 제2 전극에 연결되어 있으면서 제6 트랜지스터(T6)를 경유하여 발광다이오드(ED)의 제1 전극(예, 애노드)과 전기적으로 연결되어 있다. 제3 트랜지스터(T3)의 제1 전극 및 제2 전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다.
제3 트랜지스터(T3)는 보상 게이트선(GC)을 통해 전달받은 보상신호(Sgc)에 따라 턴-온되어 제1 트랜지스터(T1)의 제1 게이트전극과 제2 전극(예, 드레인 전극)을 전기적으로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킨다.
제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 제1 게이트전극을 초기화하는 제1 초기화 트랜지스터일 수 있다. 제4 트랜지스터(T4)의 제4 게이트전극은 제1 초기화 게이트선(GI1)에 연결되어 있다. 제4 트랜지스터(T4)의 제1 전극은 제1 초기화전압선(VL1)에 연결되어 있다. 제4 트랜지스터(T4)의 제2 전극은 스토리지 커패시터(Cst)의 하부전극(CE1), 제3 트랜지스터(T3)의 제1 전극 및 제1 트랜지스터(T1)의 제1 게이트전극에 연결될 수 있다. 제4 트랜지스터(T4)의 제1 전극 및 제2 전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다. 제4 트랜지스터(T4)는 제1 초기화 게이트선(GI1)을 통해 전달받은 제1 초기화신호(Sgi1)에 따라 턴-온되어 제1 초기화전압(Vint)을 제1 트랜지스터(T1)의 제1 게이트전극에 전달하여 제1 트랜지스터(T1)의 제1 게이트전극의 전압을 초기화시키는 초기화동작을 수행할 수 있다.
제5 트랜지스터(T5)는 동작제어 트랜지스터일 수 있다. 제5 트랜지스터(T5)의 제5 게이트전극은 발광 제어선(EM)에 연결되어 있으며, 제5 트랜지스터(T5)의 제1 전극은 구동전압선(PL)과 연결되어 있고, 제5 트랜지스터(T5)의 제2 전극은 제1 트랜지스터(T1)의 구동 제1 전극 및 제2 트랜지스터(T2)의 제2 전극과 연결되어 있다. 제5 트랜지스터(T5)의 제1 전극 및 제2 전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다.
제6 트랜지스터(T6)는 발광제어 트랜지스터일 수 있다. 제6 트랜지스터(T6)의 제6 게이트전극은 발광 제어선(EM)에 연결되어 있고, 제6 트랜지스터(T6)의 제1 전극은 제1 트랜지스터(T1)의 제2 전극 및 제3 트랜지스터(T3)의 제2 전극에 연결되어 있으며, 제6 트랜지스터(T6)의 제2 전극은 제7 트랜지스터(T7)의 제2 전극 및 발광다이오드(ED)의 제1 전극(예, 애노드)에 전기적으로 연결되어 있다. 제6 트랜지스터(T6)의 제1 전극 및 제2 전극 중 하나는 소스전극이고 다른 하나는 드레인전극일 수 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어선(EM)을 통해 전달받은 발광제어신호(Sem)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 발광다이오드(ED)에 전달되어 발광다이오드(ED)에 구동 전류(Id)가 흐르도록 할 수 있다.
제7 트랜지스터(T7)는 발광다이오드(ED)의 제1 전극(예, 애노드)을 초기화하는 제2 초기화 트랜지스터일 수 있다. 제7 트랜지스터(T7)의 제7 게이트전극은 제2 초기화 게이트선(GI2)에 연결되어 있다. 제7 트랜지스터(T7)의 제1 전극은 제2 초기화전압선(VL2)에 연결되어 있다. 제7 트랜지스터(T7)의 제2 전극은 제6 트랜지스터(T6)의 제2 전극 및 발광다이오드(ED)의 제1 전극(예, 애노드)에 연결되어 있다. 제7 트랜지스터(T7)는 제2 초기화 게이트선(GI2)을 통해 전달받은 제2 초기화신호(Sgi2)에 따라 턴-온되어 제2 초기화전압(Vaint)을 발광다이오드(ED)의 제1 전극(예, 애노드)에 전달하여 발광다이오드(ED)의 제1 전극을 초기화시킬 수 있다.
일부 실시예로, 제2 초기화전압선(VL2)은 이후 스캔선일 수 있다. 예컨대, i번째(i는 자연수) 행에 배치된 부화소회로(PC)의 제7 트랜지스터(T7)에 연결된 제2 초기화 게이트선(GI2)은 (i+1)번째 행에 배치된 부화소회로(PC)의 스캔선에 해당할 수 있다. 또 다른 실시예로, 제2 초기화전압선(VL2)은 발광 제어선(EM)일 수 있다. 예컨대, 발광 제어선(EM)은 제5 내지 제7 트랜지스터(T5, T6, T7)에 전기적으로 연결될 수 있다.
스토리지 커패시터(Cst)는 하부전극(CE1)과 상부전극(CE2)을 포함한다. 스토리지 커패시터(Cst)의 하부전극(CE1)은 제1 트랜지스터(T1)의 제1 게이트전극과 연결되며, 스토리지 커패시터(Cst)의 상부전극(CE2)은 구동전압선(PL)과 연결된다. 스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 제1 게이트전극의 전압과 구동전압(ELVDD) 차에 대응하는 전하를 저장할 수 있다.
부스트 커패시터(Cbt)는 제3 전극(CE3) 및 제4 전극(CE4)을 포함한다. 제3 전극(CE3)은 제2 트랜지스터(T2)의 제2 게이트전극 및 스캔선(GW)에 연결되며, 제4 전극(CE4)은 제3 트랜지스터(T3)의 제1 전극 및 노드연결선(166)에 연결될 수 있다. 부스트 커패시터(Cbt)는 스캔선(GW)으로 공급되는 스캔신호(Sgw)가 턴-오프될 때, 제1 노드(N1)의 전압을 상승시킬 수 있으며, 제1 노드(N1)의 전압이 상승되면 블랙 계조를 선명하게 표현할 수 있다.
제1 노드(N1)는 제1 트랜지스터(T1)의 제1 게이트전극, 제3 트랜지스터(T3)의 제1 전극, 제4 트랜지스터(T4)의 제2 전극, 및 부스트 커패시터(Cbt)의 제4 전극(CE4)이 연결되는 영역일 수 있다.
일 실시 형태로, 도 2b는 제3 및 제4 트랜지스터(T3, T4)는 NMOS(n-channel MOSFET)이고, 제1, 제2, 제5 내지 제7 트랜지스터(T1, T2, T5, T6, T7)은 PMOS(p-channel MOSFET)인 것을 설명하고 있다. 이미지를 표시하는 표시 장치의 밝기에 직접적으로 영향을 미치는 제1 트랜지스터(T1)의 경우 높은 신뢰성을 갖는 다결정 실리콘으로 구성된 반도체층을 포함하도록 구성하며, 이를 통해 고해상도의 표시 장치를 구현할 수 있다.
도 2b는 일부 트랜지스터가 NMOSFET이고 나머지가 PMOSFET인 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 부화소회로(PC)는 3 개의 트랜지스터를 포함하되, 3개의 트랜지스터들이 모두 NMOSFET인 것과 같이 다양하게 변경될 수 있다.
도 3a 내지 도 3j는 본 발명의 일 실시예에 따른 표시 장치의 제조 공정에 따른 상태를 개략적으로 나타낸 단면도이며, 도 3k는 본 발명의 일 실시예에 따른 발광다이오드의 적층 구조를 나타낸 단면도이다.
도 3a를 참조하면, 기판(100) 상에 부화소회로(PC)를 형성할 수 있다. 기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 기판(100)은 고분자 수지를 포함하는 베이스층과 무기배리어층이 적층된 구조를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트, 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)일 수 있다.
버퍼층(101)은 기판(100)의 상면 상에 배치될 수 있다. 버퍼층(101)은 불순물이 트랜지스터의 반도체층으로 침투하는 것을 방지할 수 있다. 버퍼층(101)은 실리콘질화물, 실리콘산질화물 및 실리콘산화물과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
부화소회로(PC)는 버퍼층(101) 상에 배치될 수 있다. 부화소회로(PC)는 앞서 도 2a 또는 도 2b와 같이 복수의 트랜지스터들 및 스토리지 커패시터를 포함할 수 있다. 일 실시예로서, 도 3a은 부화소회로(PC)의 제1 트랜지스터(T1), 제6 트랜지스터(T6), 및 스토리지 커패시터(Cst)를 도시한다.
제1 트랜지스터(T1)는 버퍼층(101) 상의 제1 반도체층(A1) 및 제1 반도체층(A1)의 채널영역과 중첩하는 제1 게이트전극(G1)을 포함할 수 있다. 제1 반도체층(A1)은 실리콘계 반도체물질, 예컨대 폴리 실리콘을 포함할 수 있다. 제1 반도체층(A1)은 채널영역과 채널영역의 양측에 배치된 제1 영역 및 제2 영역을 포함할 수 있다. 제1 영역 및 제2 영역은 채널영역 보다 고농도의 불순물을 포함하는 영역으로, 제1 영역 및 제2 영역 중 어느 하나는 소스영역이고 다른 하나는 드레인영역에 해당할 수 있다.
제6 트랜지스터(T6)는 버퍼층(101) 상의 제6 반도체층(A6) 및 제6 반도체층(A6)의 채널영역과 중첩하는 제6 게이트전극(G6)을 포함할 수 있다. 제6 반도체층(A6)은 실리콘계 반도체물질, 예컨대 폴리 실리콘을 포함할 수 있다. 제6 반도체층(A6)은 채널영역과 채널영역의 양측에 배치된 제1 영역 및 제2 영역을 포함할 수 있다. 제1 영역 및 제2 영역은 채널영역 보다 고농도의 불순물을 포함하는 영역으로, 제1 영역 및 제2 영역 중 어느 하나는 소스영역이고 다른 하나는 드레인영역에 해당할 수 있다.
제1 게이트전극(G1) 및 제6 게이트전극(G6)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다. 제1 게이트전극(G1) 및 제6 게이트전극(G6)의 아래에는 제1 반도체층(A1) 및 제6 반도체층(A6)과의 전기적 절연을 위한 제1 게이트절연층(103)이 배치될 수 있다. 제1 게이트절연층(103)은 실리콘질화물, 실리콘산질화물 및 실리콘산화물과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 하부전극(CE1) 및 상부전극(CE2)을 포함할 수 있다. 일 실시예로, 스토리지 커패시터(Cst)의 하부전극(CE1)은 제1 게이트전극(G1)을 포함할 수 있다. 바꾸어 말하면, 제1 게이트전극(GE1)은 스토리지 커패시터(Cst)의 하부전극(CE1)을 포함할 수 있다. 예컨대, 제1 게이트전극(G1)과 스토리지 커패시터(Cst)의 하부전극(CE1)은 일체일 수 있다.
스토리지 커패시터(Cst)의 하부전극(CE1)과 상부전극(CE2) 사이에는 제1 층간절연층(105)이 배치될 수 있다. 제1 층간절연층(105)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst)의 상부전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst) 상에는 제2 층간절연층(107)이 배치될 수 있다. 제2 층간절연층(107)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제1 트랜지스터(T1)의 제1 반도체층(A1)에 전기적으로 연결된 소스전극(S1) 및/또는 드레인전극(D1)은 제2 층간절연층(107) 상에 배치될 수 있다. 제6 트랜지스터(T6)의 제6반도체층(A6)에 전기적으로 연결된 소스전극(S6) 및/또는 드레인전극(D6)은 제2 층간절연층(107) 상에 배치될 수 있다. 소스전극(S1, S6) 및/또는 드레인전극(D1, D6)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다.
제1 유기절연층(109)은 부화소회로(PC) 상에 배치될 수 있다. 제1 유기절연층(109)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등과 같은 유기절연물을 포함할 수 있다.
접속메탈(CM)은 제1 유기절연층(109) 상에 배치될 수 있다. 접속메탈(CM)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다.
제2 유기절연층(111)은 접속메탈(CM)과 부화소전극(210) 사이에 배치될 수 있다. 제2 유기절연층(111)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등과 같은 유기절연물을 포함할 수 있다. 두 3a를 참조하여 설명한 실시예에 따르면, 부화소회로(PC)와 부화소전극(210)이 접속메탈(CM)을 통해 전기적으로 연결된 것을 도시하고 있으나, 다른 실시예에 따르면 접속메탈(CM)은 생략될 수 있으며, 부화소회로(PC)와 부화소전극(210) 사이에 하나의 유기절연층이 위치할 수 있다. 또는, 부화소회로(PC)와 부화소전극(210) 사이에 세 개 이상의 유기절연층이 위치할 수 있으며 복수의 점속메탈들을 통해 부화소회로(PC)와 부화소전극(210)이 전기적으로 연결될 수 있다.
부화소전극(210)은 제2 유기절연층(111) 상에 형성될 수 있다. 부화소전극(210)은 (반)투명전극이 되도록 형성할 수도 있고 반사전극이 되도록 형성할 수도 있다. 부화소전극(210)이 (반)투명전극으로 형성할 경우, 예컨대 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3 indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminium zinc oxide)로 형성될 수 있다. 부화소전극(210)이 반사전극으로 형성할 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 반사막을 형성하고, 이 반사막 상에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 형성할 수 있다. 일 실시예로, 부화소전극(210)은 ITO층, Ag층, ITO층이 순차적으로 적층된 구조일 수 있다. 부화소전극(210)은 제2 유기절연층(111)의 콘택홀을 통해 접속메탈(CM)에 전기적으로 연결될 수 있다.
부화소전극(210) 상에는 보호층(113)이 형성될 수 있다. 보호층(113)은 부화소전극(210)과 함께 형성될 수 있다. 예컨대, 부화소전극(210) 및 보호층(113)은 동일한 마스크를 이용하여 형성될 수 있다. 보호층(113)은 표시 장치의 제조 공정에 포함된 다양한 에칭 공정 또는 애슁 공정 등에서 사용되는 기체 또는 액체 물질 등에 의해 부화소전극(210)이 손상되는 것을 방지할 수 있다. 보호층(113)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO (indium gallium zinc oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), AZO(Aluminum doped Zinc Oxide), GZO(Gallium doped Zinc Oxide), ZTO(Zinc Tin Oxide), GTO(Gallium Tin Oxide) 및 FTO(Fluorine doped Tin Oxide) 등과 같은 도전성 산화물을 포함할 수 있다.
도 3b를 참조하면, 도 3a와 같은 구조 상에 절연층(115)을 형성할 수 있다. 절연층(115)은 기판(100) 상에서 전체적으로 형성될 수 있다. 예컨대, 절연층(115)은 부화소전극(210) 및 보호층(113)과 중첩하되 부화소전극(210) 및 보호층(113)이 존재하지 않는 제2 유기절연층(111) 상면과 직접 접촉할 수 있다. 절연층(115)은 부화소전극(210) 및 보호층(113) 각각의 측면을 커버할 수 있다. 절연층(115)은 무기절연물을 포함할 수 있다. 절연층(115)은 무기절연물을 포함하는 경우, 절연층(115)이 유기절연물을 포함하는 경우에 비하여 표시 장치의 제조 공정시 유기절연물인 절연층으로부터 방출되는 기체에 의하여 발광다이오드의 품질이 저하되는 것을 방지하거나 최소화할 수 있다.
절연층(115)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다. 일 실시예로, 절연층(115)은 실리콘산화물층 및 실리콘질화물층의 이층 구조일 수 있다. 실리콘산화물층의 두께는 실리콘질화물층의 두께 보다 작을 수 있다. 일부 실시예로서, 절연층(115)의 두께는 보호층(113)의 두께 보다 작을 수 있다. 예컨대, 절연층(115)의 두께는 약 1000Å 이고 보호층(113)의 두께는 약 500Å일 수 있으나, 본 발명은 이에 한정되지 않는다.
도 3c를 참조하면, 도 3b에 도시된 절연층(115) 상에 금속 뱅크층(300)을 형성한다. 금속 뱅크층(300)은 제1 금속층(310) 및 제1 금속층(310) 상의 제2 금속층(320)을 포함할 수 있다.
제1 금속층(310) 및 제2 금속층(320)은 서로 다른 금속을 포함할 수 있다. 예컨대, 제1 금속층(310) 및 제2 금속층(320)은 식각선택비가 서로 다른 금속을 포함할 수 있다. 일 실시예로, 제1 금속층(310)은 알루미늄(Al)을 포함하는 층일 수 있고, 제2 금속층(320)은 티타늄(Ti)을 포함하는 층일 수 있다.
제1 금속층(310)의 두께는 제2 금속층(320)의 두께 보다 크게 형성될 수 있다. 일 실시예로, 제1 금속층(310)의 두께는 제2 금속층(320)의 두께의 약 5배 보다 클 수 있다. 다른 실시예로, 제1 금속층(310)의 두께는 제2 금속층(320)의 두께의 약 6배 보다 크거나, 약 7배보다 크거나, 약 8배 보다 클 수 있다. 일 실시예로, 제1 금속층(310)의 두께는 약 4000Å 내지 약 8000Å일 수 있고, 제2 금속층(320)의 두께는 약 500Å 내지 약 800Å일 수 있다. 제1 금속층(310)의 두께는 절연층(115)의 두께의 약 4배 이상, 또는 약 5배 이상, 또는 약 6배 이상일 수 있다.
도 3d를 참조하면, 금속 뱅크층(300) 상에 포토레지스트(PR)를 형성한다. 포토레지스트(PR)는 부화소전극(210) 및 보호층(113)과 중첩하는 개구를 포함할 수 있다. 포토레지스트(PR)의 개구를 통해 금속 뱅크층(300)의 상면의 일부가 노출될 수 있다.
도 3e를 참조하면, 포토레지스트(PR)를 마스크로 하여 금속 뱅크층(300)의 일부, 예컨대 제2 금속층(320)의 일부 및 제1 금속층(310)의 일부를 제거할 수 있다. 예컨대, 포토레지스트(PR)의 개구를 통해 제2 금속층(320)의 일부, 및 제1 금속층(310)의 일부를 순차적으로 제거할 수 있다. 제2 금속층(320)의 일부, 및 제1 금속층(310)의 일부는, 건식 식각(dry etching)에 의해 제거될 수 있다. 식각 공정시 절연층(115) 및 보호층(113)은 그 아래의 부화소전극(210)을 보호할 수 있다.
식각 공정에 의해, 제2 금속층(320)에는 부화소전극(210) 및 보호층(113)과 중첩하며 제2 금속층(320)의 상면으로부터 바닥면을 관통하는 개구(320OP1)가 형성될 수 있다. 제1 금속층(310)에는 부화소전극(210) 및 보호층(113)과 중첩하며 제1 금속층(310)의 상면으로부터 바닥면을 관통하는 개구(310OP1)가 형성될 수 있다.
도 3f를 참조하면, 포토레지스트(PR)를 마스크로 하여 금속 뱅크층(300)에 언더컷 형상의 개구(OP)를 형성할 수 있다.
예컨대, 포토레지스트(PR)를 마스크로 하여 제1 금속층(310)의 일부를 더 식각할 수 있으며, 제1 금속층(310)에는 전술한 도 3e의 공정에서 형성된 제1 금속층(310)의 개구(310OP1) 보다 큰 폭을 갖는 개구(310OP2)가 형성될 수 있다. 일부 실시예로서, 제1 금속층(310)의 개구(310OP2)는 하부를 향해 폭이 감소하는 형상을 가질 수 있다. 예컨대, 제1 금속층(310)의 개구(310OP2)의 상부의 폭은 하부의 폭 보다 클 수 있다. 바꾸어 말하면, 개구(310OP2)를 향하는 제1 금속층(310)의 측면은 순방향 테이퍼진 경사면을 포함할 수 있다.
일부 실시예로서, 금속 뱅크층(300)에 언더컷 형상의 개구(OP)는 습식 식각(wet etching)을 통해 형성될 수 있다. 예컨대, 제1 금속층(310)의 개구(310OP2)는 습식 식각(wet etching)을 통해 형성될 수 있다. 제1 금속층(310)과 제2 금속층(320)은 식각 선택비가 다른 금속을 포함하기에, 습식 식각 공정에서 제1 금속층(310)의 일부가 제거될 수 있고, 제2 금속층(320)의 개구(320OP1) 보다 큰 폭을 포함하는 제1 금속층(310)의 개구(310OP2)가 형성될 수 있다. 제1 금속층(310)의 개구(310OP2)를 형성하기 위한 식각 공정시 절연층(115) 및 보호층(113)은 그 아래의 부화소전극(210)을 보호할 수 있다.
제1 금속층(310)의 개구(310OP2)는 제2 금속층(320)의 개구(320OP1)와 중첩한 채 큰 직경을 갖기에, 제2 금속층(320)은 제1 팁(PT1)을 가질 수 있다.
제2 금속층(320)의 개구(320OP1)를 정의하는 제2 금속층(320)의 일부는 제1 금속층(310)의 개구(310OP2)를 향하는(facing) 제1 금속층(310)의 측면과 제2 금속층(320)의 바닥면이 만나는 지점(CP)로부터 개구(320OP1)를 향해 돌출되며, 언더컷 구조를 이룰 수 있다. 개구(320OP1)를 향해 더 돌출된 제2 금속층(320)의 일부가 제1 팁(PT1)에 해당할 수 있다. 제1 팁(PT1)의 길이, 예컨대 전술한 지점(CP)로부터 제1 팁(PT1)의 에지(또는 측면)까지의 길이("a")는 약 2㎛ 이하일 수 있다. 일부 실시예로서, 제2 금속층(320)의 제1 팁(PT1)의 길이는 약 0.3㎛ 내지 약 1㎛, 또는 약 0.3㎛ 내지 약 0.7㎛ 일 수 있다.
제1 금속층(310)의 개구(310OP2)를 향하는 순방향 테이퍼진 제1 금속층(310)의 측면의 경사각(예컨대, 기판(100)의 상면과 나란한 가상의 선(IML)에 대한 제1 금속층(310)의 측면의 경사각, θ)은 약 60˚와 같거나 그보다 크고 약 90 ˚ 보다 작을 수 있다.
도 3g를 참조하면, 포토레지스트(PR)를 마스크로 이용하여 절연층(115)의 일부를 제거할 수 있다. 절연층(115)의 일부는 건식 식각에 의해 제거될 수 있다. 절연층(115)의 개구(115OP)의 폭은 포토레지스트(PR)의 개구영역의 폭, 및/또는 금속 뱅크층(300)의 개구(OP)의 상측 폭(예컨대, 제2 금속층(320)의 개구(320OP1)의 폭)과 실질적으로 동일할 수 있다.
예컨대, 절연층(115)의 개구(115OP)의 폭은 제1 금속층(310)의 하부의 폭 보다 작을 수 있다. 제1 금속층(310)의 측면의 하부(예컨대 제1금속층(310)의 측면과 바닥면이 만나는 지점)는, 절연층(115)의 상면과 만날 수 있다.
도 3h를 참조하면, 포토레지스트(PR)를 마스크로 이용하여 보호층(113)의 일부를 제거할 수 있다. 보호층(113)의 일부는 습식 식각을 이용하여 제거될 수 있으며, 보호층(113)의 개구(113OP)를 통해 부화소전극(210)이 노출될 수 있다. 보호층(113)의 일부가 제거되면서 형성된 보호층(113)의 개구(113OP)의 폭은 절연층(115)의 개구(115OP)의 폭 보다 클 수 있다. 바꾸어 말하면, 보호층(113)의 개구(113OP)를 정의하는 보호층(113)의 에지(또는 측면)은 절연층(115) 아래에 위치할 수 있다.
이 후, 포토레지스트(PR)를 제거한다.
도 3i를 참조하면, 포토레지스트(PR)를 제거한 도 3h의 구조 상에 부화소전극(210)과 중첩하도록 중간층(220) 및 대향전극(230)을 형성한다. 부화소전극(210), 중간층(220), 및 대향전극(230)의 적층 구조는 발광다이오드(ED)에 해당한다. 일부 실시예로서, 중간층(220) 및 대향전극(230)은 각각 열증착법과 같은 증착 방식을 통해 형성될 수 있다.
중간층(220)은 도 3k에 도시된 바와 같이 발광층(222)을 포함할 수 있다. 중간층(220)은 부화소전극(210)과 발광층(222) 사이, 및/또는 발광층(222)과 대향전극(230) 사이에 개재되는 공통층을 포함할 수 있다. 이하, 부화소전극(210)과 발광층(222) 사이의 공통층을 제1 공통층(221)이라 하고 발광층(222)과 대향전극(230) 사이에 개재되는 공통층을 제2 공통층(223)이라 한다.
발광층(222)은 소정의 색상(적색, 녹색, 또는 청색)의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 다른 실시예로서, 발광층(222)은 무기물 또는 양자점을 포함할 수 있다.
제1 공통층(221)은 홀 수송층(HTL: Hole Transport Layer) 및/또는 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2 공통층(223)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1 공통층(221)및 제2 공통층(223)은 유기물을 포함할 수 있다.
중간층(220)은 단일의 발광층을 포함하는 단일 스택 구조이거나, 복수의 발광층들을 포함하는 멀티 스택 구조인 탠덤 구조를 가질 수 있다. 탠덤 구조를 갖는 경우, 복수의 스택들 사이에는 전하생성층(CGL, Charge Generation Layer)이 배치될 수 있다.
대향전극(230)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
다시 도 3i를 참조하면, 중간층(220)은 금속 뱅크층(300)의 개구(OP), 절연층(115)의 개구(115OP1) 및 보호층(113)의 개구(113OP1)를 통해 부화소전극(210)과 중첩 및 접촉할 수 있다. 발광다이오드(ED)의 발광영역의 폭은 절연층(115)의 개구(115OP1)의 폭과 실질적으로 동일할 수 있다.
중간층(220) 및 대향전극(230)은 별도의 마스크 없이 증착되므로, 중간층(220)을 형성하기 위한 증착 물질 및 대향전극(230)을 형성하기 위한 증착 물질은 금속 뱅크층(300) 상에서 더미중간층(220b) 및 더미대향전극(230b)을 형성할 수 있다. 중간층(220)과 더미중간층(220b)은 서로 분리 및 이격될 수 있고, 대향전극(230)과 더미대향전극(230b)은 서로 분리 및 이격될 수 있다. 중간층(220)과 더미중간층(220b)은 동일한 물질 및/또는 동일한 개수의 서브층(예컨대, 제1 공통층, 발광층, 제2 공통층)을 포함할 수 있다. 대향전극(230)과 더미대향전극(230b)은 서로 동일한 물질을 포함할 수 있다.
대향전극(230)의 에지 또는 외측부분(또는 주변부분)은 중간층(220)의 에지 또는 외측부분(또는 주변부분)을 지나 연장되며 제1 금속층(310)의 측면과 직접 접촉할 수 있다. 제1 금속층(310)과 대향전극(230)은 전기적으로 연결될 수 있다. 본 명세서에서 대향전극(230)의 외측부분(또는 주변부분)"이라고 함은 "대향전극(230)의 에지를 포함하는 대향전극(230)의 일 부분"을 나타낸다.
도 3j를 참조하면, 발광다이오드(ED) 상에 봉지층(500)을 형성한다. 봉지층(500)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시에로, 도 3j는 봉지층(500)이 제1 무기봉지층(510), 제1 무기봉지층(510) 상의 유기봉지층(520), 및 유기봉지층(520) 상의 제2 무기봉지층(530)을 포함하는 것을 도시한다.
제1 무기봉지층(510) 및 제2 무기봉지층(530)은 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 또는 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있으며, 화학기상증착법과 같은 방식으로 증착될 수 있다. 제1 무기봉지층(510) 및 제2 무기봉지층(530)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 유기봉지층(520)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(520)은 아크릴레이트(acrylate)를 포함할 수 있다.
상대적으로 스텝 커버리지가 우수한 제1 무기봉지층(510)은 언더컷 구조의 금속 뱅크층(300)의 개구(OP)의 내측면의 적어도 일부를 커버할 수 있다. 일 실시예로, 제1 무기봉지층(510)은 더미대향전극(230b)의 상면과 측면, 더미중간층(220b)의 측면, 제2 금속층(320)의 측면과 바닥면, 제1 금속층(310)의 측면, 대향전극(230)의 상면과 중첩(또는 커버)하도록 연속적으로 형성될 수 있다.
유기봉지층(520)은 제1 무기봉지층(510) 상에 위치하되, 금속 뱅크층(300)의 개구(OP)의 적어도 일부를 채울 수 있다. 제2 무기봉지층(530)은 유기봉지층(520) 상에 배치된다.
도 3a 내지 도 3j에 도시된 실시예에서, 금속 뱅크층(300)은 제1 금속층(310), 제1 금속층(310) 상의 제2 금속층(320)을 포함하는 것으로 도시되고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 금속 뱅크층(300)은 제1 금속층(310), 제1 금속층(310) 상의 제2 금속층(320), 및 제1 금속층(310) 아래의 제3 금속층을 포함할 수 있으며, 제3 금속층은 제1금속층과 동일한 물질을 포함하거나 다른 물질을 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이고, 도 5는 일 실시예에 따른 표시 장치의 그루브 및 보조배선을 개략적으로 도시한 평면도이다.
도 4를 참조하면, 표시 장치(1)는 제1 내지 제3 부화소영역(PA1, PA2, PA3) 및 이웃하는 부화소영역들 사이의 비부화소영역(NPA)을 포함할 수 있다. 표시 장치(1)의 평면 형상은 사실상 기판(100)의 평면 형상과 동일할 수 있다. 따라서, 표시 장치(1)가 제1 내지 제3 부화소영역(PA1, PA2, PA3) 및 비부화소영역(NPA)을 포함한다고 함은, 기판(100)이 제1 내지 제3 부화소영역(PA1, PA2, PA3) 및 비부화소영역(NPA)을 포함한다는 것을 나타낼 수 있다.
제1 내지 제3 발광다이오드(ED1, ED2, ED3)는 기판(100) 상에 각각 배치될 수 있다. 제1 내지 제3 발광다이오드(ED1, ED2, ED3)는 각각 제1 내지 제3 부화소영역(PA1, PA2, PA3)에 배치될 수 있다.
기판(100)과 제1 내지 제3 발광다이오드(ED1, ED2, ED3) 사이에는 제1 내지 제3 부화소회로(PC1, PC2, PC3)가 배치될 수 있다. 제1 내지 제3 부화소회로(PC1, PC2, PC3)가 앞서 도 2a 또는 도 2b를 참조하여 설명한 바와 같은 트랜지스터 및 스토리지 커패시터를 포함할 수 있다. 일 실시예로, 도 4는 제1 내지 제3 부화소회로(PC1, PC2, PC3)가 도 3a를 참조하여 설명한 부화소회로(PC, 도 3)와 동일한 구조를 갖는 것을 도시하며, 구체적 구조는 앞서 설명한 바와 같다.
제1 내지 제3 부화소회로(PC1, PC2, PC3)에 각각 전기적으로 연결된 제1 내지 제3 발광다이오드(ED1, ED2, ED3)은 각각 부화소전극, 중간층, 및 대향전극의 적층 구조를 가질 수 있다.
예컨대, 제1 발광다이오드(ED1)는 제1 부화소전극(1210), 제1 중간층(1220), 및 제1 대향전극(1230)을 포함할 수 있다. 제1 부화소전극(1210)은 제1 부화소회로(PC1)와 전기적으로 연결될 수 있다. 제2 발광다이오드(ED2)는 제2 부화소전극(2210), 제2 중간층(2220), 및 제2 대향전극(2230)을 포함할 수 있다. 제2 부화소전극(2210)은 제2 부화소회로(PC2)와 전기적으로 연결될 수 있다. 제3 발광다이오드(ED3)는 제3 부화소전극(3210), 제3 중간층(3220), 및 제3 대향전극(3230)을 포함할 수 있다. 제3 부화소전극(3210)은 제3 부화소회로(PC3)와 전기적으로 연결될 수 있다.
제1 중간층(1220), 제2 중간층(2220), 및 제3 중간층(3220) 각각은 도 3k를 참조하여 설명한 바와 같이 발광층, 그리고 제1 및/또는 제2 공통층을 포함할 수 있으며, 구체적 구조 및 물질은 앞서 설명한 바와 같다. 여기서, 제1 중간층(1220)의 발광층, 제2 중간층(2220)의 발광층, 및 제3 중간층(3220)의 발광층은 서로 다른 색의 빛을 방출할 수 있다.
제1 부화소전극(1210), 제2 부화소전극(2210), 및 제3 부화소전극(3210) 각각은 내측부분 및 내측부분을 둘러싸는 외측부분을 포함할 수 있다. 본 명세서에서 부화소전극의 외측부분(또는 주변부분)"이라고 함은 "부화소전극의 에지를 포함하는 부화소전극의 일 부분"을 나타내고, "부화소전극의 내측부분"이라고 함은 전술한 외측부분(또는 주변부분)에 의해 둘러싸인 부화소영역의 다른 일 부분을 나타낸다.
제1 부화소전극(1210)의 내측부분 상에 제1 중간층(1220)이 중첩 및 접촉하고, 제1 중간층(1220) 상에는 제1 대향전극(1230)이 중첩할 수 있다. 제1 부화소전극(1210)의 외측부분 상에는 절연층(115)이 배치될 수 있다. 절연층(115)은 제1 부화소전극(1210)의 외측부분과 중첩하며, 제1 부화소전극(1210)의 측면을 커버하도록 제2 유기절연층(111) 상으로 연장될 수 있다. 절연층(115)과 제1 부화소전극(1210)의 외측부분 사이에는 제1 보호층(1113)이 배치될 수 있다. 절연층(115) 및 제1 보호층(1113)은 각각 제1 부화소전극(1210)의 외측부분 상에 위치하고, 제1 부화소전극(1210)의 내측부분 상에는 존재하지 않는다. 다르게 말하면, 절연층(115) 및 제1 보호층(1113)은 각각 제1 부화소전극(1210)의 내측부분과 중첩하는 개구를 포함할 수 있다.
유사하게, 제2 부화소전극(2210)의 내측부분 상에 제2 중간층(2220)이 중첩 및 접촉하고, 제2 중간층(2220) 상에는 제2 대향전극(2230)이 중첩할 수 있다. 제2 부화소전극(2210)의 외측부분은 절연층(115)과 중첩될 수 있다. 제3 부화소전극(3210)의 내측부분 상에 제3 중간층(3220)이 중첩 및 접촉하고, 제3 중간층(3220) 상에는 제3 대향전극(3230)이 중첩할 수 있다. 제3 부화소전극(3210)의 외측부분은 절연층(115)과 중첩될 수 있다. 절연층(115)은 제2 부화소전극(2210) 및 제3 부화소전극(3210) 각각의 외측부분과 중첩하되, 제2 부화소전극(2210) 및 제3 부화소전극(3210) 각각의 측면을 커버하도록 제2 유기절연층(111) 상으로 연장될 수 있다. 절연층(115)과 제2 부화소전극(2210)의 외측부분 사이에는 제2 보호층(2113)이 배치될 수 있고, 절연층(115)과 제3 부화소전극(3210)의 외측부분 사이에는 제3 보호층(3113)이 배치될 수 있다.
금속 뱅크층(300)은 제1 내지 제3 부화소전극(1210, 2210, 3210) 각각에 중첩하는 제1 내지 제3 개구(OP1, OP2, OP3)를 포함할 수 있다. 도 4의 금속 뱅크층(300)의 제1 내지 제3 개구(OP1, OP2, OP3)는 각각 앞서 도 3f를 참조하여 설명한 개구(OP, 도 3f)와 동일한 구조를 갖는다.
예컨대, 제1 내지 제3 개구(OP1, OP2, OP3) 각각은 금속 뱅크층(300)의 상면으로부터 바닥면을 관통하되, 언더컷 형상의 단면 구조를 가질 수 있다. 금속 뱅크층(300)의 제1 내지 제3 개구(OP1, OP2, OP3) 중 해당하는 개구를 향하는 제1 금속층(310)의 측면은 순방향 테이퍼진 형상이며 약 60˚와 같거나 그보다 크고 약 90˚ 보다 작은 경사각을 가질 수 있다. 금속 뱅크층(300)의 제2 금속층(320)은 제1 내지 제3 개구(OP1, OP2, OP3) 중 해당하는 개구를 향해 연장된 제1 팁(PT1)을 포함할 수 있다. 제1 팁(PT1)의 길이는 약 2㎛ 이하일 수 있다. 일부 실시예로서, 제1 팁(PT1)의 길이는 약 0.3㎛ 내지 약 1㎛이거나, 또는 약 0.3㎛ 내지 약 0.7㎛ 일 수 있다.
버스전극(BE)들은 제1 내지 제3 부화소전극(1210, 2210, 3210) 각각에 인접하게 배치될 수 있다. 버스전극(BE)들은 제1 내지 제3 부화소전극(1210, 2210, 3210)과 동일한 층(예컨대, 제2 유기절연층(111)) 상에 배치될 수 있으며, 제1 내지 제3 부화소전극(1210, 2210, 3210)과 동일한 물질을 포함할 수 있다. 예컨대, 제1 내지 제3 부화소전극(1210, 2210, 3210)이 ITO층, Ag층, ITO층의 3층 구조인 경우 버스전극(BE)도 ITO층, Ag층, ITO층의 3층 구조를 가질 수 있다.
버스전극(BE)은 절연층(예컨대, 제2 유기절연층, 111)을 사이에 두고 버스전극(BE) 아래에 배치된 보조배선(VSL)에 전기적으로 접속될 수 있다. 보조배선(VSL)은 접속메탈(CM)과 동일한 층 상에 배치될 수 있으며, 동일한 물질을 포함할 수 있다 보조배선(VSL)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 보조배선(VSL)은 도 5에 도시된 바와 같이 일 방향(예컨대, y방향)을 따라 연장될 수 있다.
도 4에 도시된 바와 같이, 버스전극(BE)은 이웃한 발광다이오드들 사이, 또는 이웃한 부화소전극들 사이에 배치된 것을 도시한다. 예컨대, 버스전극(BE)은 제1 및 제2 부화소전극(1210, 2210) 사이에 배치될 수 있고, 제2 및 제3 부화소전극(2210, 3210) 사이에 배치될 수 있으며, 제1 및 제3 부화소전극(1210, 3210) 사이에 배치될 수 있다. 버스전극(BE)은 제2유기절연층(111)을 관통하는 콘택홀을 통해 보조배선(VSL)과 연결되므로, 보조배선(VSL)과 동일한 전압 레벨을 가질 수 있다. 보조배선(VSL)은 도 5에 도시된 바와 같이 일 방향(예, y방향)을 따라 연장되기에 그루브(G)와 교차할 수 있다. 버스전극(BE)은 일 방향(예, y방향)을 따라 연장된 보조배선(VSL)과 달리 평면상에서 고립된 형상(또는 아일랜드 형상)으로 그루브(G)와 교차하지 않을 수 있다. 다른 실시예로, 버스전극(BE)은 보조배선(VSL)과 마찬가지로 일 방향(예, y방향)을 따라 연장될 수 있다.
금속 뱅크층(300)은 버스전극(BE)과 전기적으로 연결될 수 있다. 예컨대, 금속 뱅크층(300)의 하면은 버스전극(BE)의 상면의 일부와 직접 접촉할 수 있다. 도 4에 도시된 바와 같이, 절연층(115)은 버스전극(BE)의 상면의 일부를 노출하는 콘택홀(115h)을 포함할 수 있다. 절연층(115)의 콘택홀(115h)을 통해 금속 뱅크층(300)의 하면, 예컨대 제1 금속층(310)의 하면은 버스전극(BE)의 상면의 일부와 직접 접촉할 수 있다.
본 발명의 일 실시예에 따른 표시 장치(1)는 언더컷 구조의 제1 내지 제3 개구(OP1, OP2, OP3)를 포함하는 금속 뱅크층(300)의 구조에 의해 제1 내지 제3 중간층(1220, 2220, 3220), 그리고 제1 내지 제3 대향전극(1230, 2230, 3230)을 형성할 때 별도의 마스크를 사용하지 않은 채 증착할 수 있다. 따라서 마스크에 의한 표시 장치(1)의 손상을 방지할 수 있다.
마스크를 사용하지 않고 중간층을 형성하는 물질 및 대향전극을 형성하는 물질을 증착하므로, 중간층을 형성하는 물질 및 대향전극을 형성하는 물질은 제1 내지 제3 개구(OP1, OP2, OP3) 중 해당하는 개구 내에 증착될 수 있을 뿐만 아니라 금속 뱅크층(300) 상에도 증착될 수 있다. 금속 뱅크층(300) 상에는 적어도 하나의 더미중간층 및 적어도 하나의 더미대향전극층이 배치될 수 있다. 적어도 하나의 더미중간층은 제1 내지 제3 개구(OP1, OP2, OP3) 각각에 위치하는 제1 내지 제3 중간층(1220, 2220, 3220)과 분리 및 이격될 수 있다. 적어도 하나의 더미대향전극층은 제1 내지 제3 개구(OP1, OP2, OP3) 각각에 위치하는 제1 내지 제3 대향전극(1230, 2230, 3230)과 분리 및 이격될 수 있다. 일 실시예로, 도 4는 제1 더미중간층에 해당하는 더미부분(1220b, 1220c)들 및 제1 더미대향전극에 해당하는 더미전극부분(1230b, 1230c)들을 도시한다.
제1 더미중간층은 유기물을 포함하기에, 표시 장치(1)의 제조 공정 중 의도하지 않은 불순물(예컨대, 포토레지스트의 애싱시 사용되는 물질 등)이 제1 더미중간층을 통해 이동할 수 있다. 제1 더미중간층을 통해 이동하는 불순물이 제1 내지 제3 발광다이오드(ED1, ED2, ED3)를 향해 진행하는 것을 방지하기 위하여, 이웃하는 발광다이오드들 사이, 예컨대 비부화소영역(NPA)에는 그루브(G)가 배치될 수 있다.
그루브(G)는 금속 뱅크층(300)의 상면에 대하여 오목한 형상을 가질 수 있다. 그루브(G)는 제1 내지 제3 개구(OP1, OP2, OP3)와 마찬가지로 언더컷 형상을 가질 수 있다. 금속 뱅크층(300)의 제2 금속층(320)의 일부는 그루브(G)를 향해 돌출된 제2 팁(PT2)을 포함할 수 있다. 도 4는 그루브(G)의 바닥면이 제2 유기절연층(111)의 상면과 실질적으로 동일한 것을 도시하나 본 발명은 이에 한정되지 않는다. 그루브(G)의 바닥면은 z방향을 따라 제2 유기절연층(111)의 상면을 사이에 두고 기판(100)의 상면의 반대편에 위치할 수 있다. 바꾸어 말하면, 그루브(G)의 깊이는 도 4에 도시된 것 보다 작을 수 있다. 다른 실시예로, 그루브(G)의 깊이는 도 4에 도시된 것 보다 클 수 있다.
그루브(G)의 언더컷 구조 및/또는 제2 팁(PT2)에 의해 제1 더미중간층은 비부화소영역(NPA)에서 상호 분리된 복수의 더미부분(1220b, 1220c)들을 포함할 수 있다. 복수의 더미부분(1220b, 1220c)들 중 일부(이하, 제1-1 더미부분이라 함, 1220b)는 금속 뱅크층(300) 상에 위치하며, 일부(이하, 제1-2 더미부분이라 함, 1220c)는 그루브(G) 내에 위치할 수 있다. 제1-1 더미부분(1220b) 및 제1-2 더미부분(1220c)은 서로 분리 및 이격될 수 있다. 그루브(G)를 사이에 두고 그루브(G)의 양측에 배치된 제1-1 더미부분(1220b)들도 상호 분리 및 이격될 수 있다. 일부 실시예로서, 제1-1 더미부분(1220b) 및 제1-2 더미부분(1220c) 각각은 제1중간층(1220)과 동일한 물질 및/또는 동일한 개수의 서브층들을 포함할 수 있다.
제1 더미중간층과 마찬가지로, 그루브(G)의 언더컷 구조 및/또는 제2 팁(PT2)에 의해 제1 더미대향전극은 비부화소영역(NPA)에서 상호 분리된 복수의 더미전극부분(1230b, 1230c)들을 포함할 수 있다. 복수의 더미전극부분(1230b, 1230c)들 중 일부(이하, 제1-1 더미전극부분이라 함, 1230b)는 금속 뱅크층(300) 상에 위치하며, 일부(이하, 제1-2 더미전극부분이라 함, 1230c)는 그루브(G) 내에 위치할 수 있다. 제1-1 더미전극부분(1230b) 및 제1-2 더미전극부분(1230c)은 서로 분리 및 이격될 수 있다. 그루브(G)를 사이에 두고 그루브(G)의 양측에 배치된 제1-1 더미전극부분(1230b)들도 상호 분리 및 이격될 수 있다. 일부 실시예로서, 제1-1 더미전극부분(1230b) 및 제1-2 더미전극부분(1230c) 각각은 제1 대향전극(1230)과 동일한 물질 및/또는 동일한 개수의 서브층(들)을 포함할 수 있다.
그루브(G)는 도 5에 도시된 바와 같이 제1 내지 제3 발광다이오드(ED1, ED2, ED3) 각각을 적어도 부분적으로 둘러싸도록 형성될 수 있다. 일 실시예로서 도 4 및 도 5를 참조하면, 제1 내지 제3 발광다이오드(ED1, ED2, ED3) 각각은 전체적으로 그루브(G)에 의해 둘러싸일 수 있다. 바꾸어 말하면, 제1 발광다이오드(ED1)의 제1 부화소전극(1210), 제1 중간층(1220), 및 제1 대향전극(1230)은 평면상에서 각각 그루브(G)에 의해 전체적으로 둘러싸일 수 있다. 유사하게, 제2 발광다이오드(ED2)의 제2 부화소전극(2210), 제2 중간층(2220), 및 제2 대향전극(2230)은 평면상에서 각각 그루브(G)에 의해 전체적으로 둘러싸일 수 있다. 제3 발광다이오드(ED3)의 제3 부화소전극(3210), 제3 중간층(3220), 및 제3 대향전극(3230)은 평면상에서 각각 그루브(G)에 의해 전체적으로 둘러싸일 수 있다.
그루브(G)는 도 5에 도시된 바와 같이 평면상에서 서로 연결된 그물 구조를 가질 수 있다. 다른 실시예로서, 제1 발광다이오드(ED1)를 둘러싸는 그루브(G)와 제2 발광다이오드(ED2)를 둘러싸는 그루브(G)는 서로 연결되지 않고 상호 분리된 폐루프 형상일 수 있다.
금속 뱅크층(300)의 제1 개구(OP1)에 배치된 제1 대향전극(1230), 금속 뱅크층(300)의 제2 개구(OP2)에 배치된 제2 대향전극(2230), 및 금속 뱅크층(300)의 제3 개구(OP3)에 배치된 제3 대향전극(3230)은 공간적으로 서로 분리 또는 이격될 수 있다. 제1 대향전극(1230), 제2 대향전극(2230), 및 제3 대향전극(3230)은 전기적으로 연결될 수 있으며, 동일한 전압 레벨을 가질 수 있다. 예컨대, 제1 대향전극(1230), 제2 대향전극(2230), 및 제3 대향전극(3230)은 각각 보조배선(VSL)이 제공하는 전압(예컨대, 공통전압)과 동일한 전압 레벨을 가질 수 있다.
제1 내지 제3 대향전극(1230, 2230, 3230) 각각은 금속 뱅크층(300)을 통해 버스전극(BE)에 전기적으로 연결될 수 있다. 제1 내지 제3 대향전극(1230, 2230, 3230) 각각은 금속 뱅크층(300) 및 버스전극(BE)을 통해 보조배선(VSL)에 전기적으로 연결될 수 있다.
예컨대, 제1 대향전극(1230)의 외측부분은 제1 개구(OP1)를 향하는 금속 뱅크층(300)의 측면(예컨대 제1 금속층(310)의 측면)과 전기적으로 연결(예, 직접 접촉)되고, 금속 뱅크층(300)의 하면이 버스전극(BE)의 일 부분에 전기적으로 연결(예, 직접 접촉)되며, 버스전극(BE)이 제2 유기절연층(111)의 콘택홀을 통해 보조배선(VSL)에 전기적으로 연결(예, 직접 접촉)될 수 있다.
제2 대향전극(2230)의 외측부분은 제2 개구(OP2)를 향하는 금속 뱅크층(300)의 측면(예컨대 제1 금속층(310)의 측면)과 전기적으로 연결(예, 직접 접촉)되고, 금속 뱅크층(300)의 하면이 버스전극(BE)의 일 부분에 전기적으로 연결(예, 직접 접촉)되며, 버스전극(BE)이 제2 유기절연층(111)의 콘택홀을 통해 보조배선(VSL)에 전기적으로 연결(예, 직접 접촉)될 수 있다.
제3 대향전극(3230)의 외측부분은 제3 개구(OP3)를 향하는 금속 뱅크층(300)의 측면(예컨대 제1 금속층(310)의 측면)과 전기적으로 연결(예, 직접 접촉)되고, 금속 뱅크층(300)의 하면이 버스전극(BE)의 일 부분에 전기적으로 연결(예, 직접 접촉)되며, 버스전극(BE)이 제2 유기절연층(111)의 콘택홀을 통해 보조배선(VSL)에 전기적으로 연결(예, 직접 접촉)될 수 있다.
제1 대향전극(1230), 제2 대향전극(2230), 및 제3 대향전극(3230)은 금속 뱅크층(300) 및 그루브(G) 내에 있는 더미전극부분들을 통해 서로 전기적으로 연결될 수 있다. 제1 대향전극(1230)의 외측부분이 제1 개구(OP1)를 향하는 금속 뱅크층(300)의 측면(예컨대 제1 금속층(310)의 측면)과 직접 접촉하고, 제1 대향전극(1230)과 제2 대향전극(1230) 사이에 존재하는 그루브(G) 내의 제1-2 더미전극부분(1230c)의 외측부분이 그루브(G)를 향하는 금속 뱅크층(300)의 측면(예컨대 제1 금속층(310)의 측면)과 직접 접촉하며, 제2 대향전극(2230)의 외측부분이 제2 개구(OP2)를 향하는 금속 뱅크층(300)의 측면(예컨대 제1 금속층(310)의 측면)과 직접 접촉할 수 있다.
제2 대향전극(2230)의 외측부분이 제2 개구(OP2)를 향하는 금속 뱅크층(300)의 측면(예컨대 제1 금속층(310)의 측면)과 직접 접촉하고, 제2 대향전극(2230)과 제3 대향전극(3230) 사이에 존재하는 그루브(G) 내의 제1-2 더미전극부분(1230c)의 외측부분이 그루브(G)를 향하는 금속 뱅크층(300)의 측면(예컨대 제1 금속층(310)의 측면)과 직접 접촉하며, 제3 대향전극(3230)의 외측부분이 제3 개구(OP3)를 향하는 금속 뱅크층(300)의 측면(예컨대 제1 금속층(310)의 측면)과 직접 접촉할 수 있다.
유사하게, 제3 대향전극(3230)의 외측부분이 제3 개구(OP3)를 향하는 금속 뱅크층(300)의 측면(예컨대 제1 금속층(310)의 측면)과 직접 접촉하고, 제1 대향전극(1230)과 제3 대향전극(3230) 사이에 존재하는 그루브(G) 내의 제1-2 더미전극부분(1230c)의 외측부분이 그루브(G)를 향하는 금속 뱅크층(300)의 측면(예컨대 제1 금속층(310)의 측면)과 직접 접촉하며, 제1 대향전극(3230)의 외측부분이 제1 개구(OP3)를 향하는 금속 뱅크층(300)의 측면(예컨대 제1 금속층(310)의 측면)과 직접 접촉할 수 있다.
제1 내지 제3 발광다이오드(ED1, ED2, ED3)은 봉지층(500)에 의해 봉지될 수 있다. 일 실시예로, 도 4는 봉지층(500)이 제1 무기봉지층(510), 제1 무기봉지층(510) 상의 유기봉지층(520), 및 유기봉지층(520) 상의 제2 무기봉지층(530)을 포함하는 것을 도시한다. 제1 무기봉지층(510), 유기봉지층(520), 및 제2 무기봉지층(530)의 물질은 앞서 도 3j를 참조하여 설명한 바와 같다.
제1 무기봉지층(510)은 제1 무기봉지층(510) 아래의 구조 및/또는 층을 커버할 수 있다. 예컨대, 상대적으로 스텝 커버리지가 우수한 제1 무기봉지층(510)은 제1 내지 제3 개구(OP1, OP2, OP3) 및 그루브(G) 각각의 내측 구조 및/또는 층을 커버할 수 있다. 제1 무기봉지층(510)은 제1-1 더미전극부분(1230b)의 상면과 측면, 제1-1 더미부분(1220b)의 측면, 제1 팁(PT1)에 해당하는 제2 금속층(320)의 측면과 바닥면, 제1 금속층(310)의 측면, 제1 내지 제3 대향전극(1230, 2230, 3230)의 상면과 중첩(또는 커버)할 수 있다. 유사하게, 제1 무기봉지층(510)은 제1-1 더미전극부분(1230b)의 상면과 측면, 제1-1 더미부분(1220b)의 측면, 제2 팁(PT2)에 해당하는 제2 금속층(320)의 측면과 바닥면, 그루브(G)를 향하는 제1 금속층(310)의 측면, 제1-2 더미전극부분(1230c)의 상면과 중첩(또는 커버)할 수 있다.
유기봉지층(520)의 일부는 제1 내지 제3 개구(OP1, OP2, OP3) 각각을 적어도 부분적으로 채울 수 있다. 유기봉지층(520)의 다른 일부는 그루브(G)들 각각을 적어도 부분적으로 채울 수 있다.
도 6a 내지 도 6j는 본 발명의 일 실시예예 따른 표시 장치의 제조 공정을 나타낸 단면도이다.
도 6a를 참조하면, 기판(100) 상에 제1 내지 제3 부화소전극(1210, 2210, 3210)을 형성하고, 버스전극(BE)들을 형성할 수 있다. 제1 내지 제3 부화소전극(1210, 2210, 3210)은 제1 내지 제3 부화소영역(PA1, PA2, PA3)에 각각 배치되며, 서로 이격될 수 있다. 버스전극(BE)은 각각 제1 내지 제3 부화소전극(1210, 2210, 3210)중 어느 하나에 인접하게 배치될 수 있다. 제1 내지 제3 부화소전극(1210, 2210, 3210), 및, 버스전극(BE)들은 동일한 공정에서 함께 형성될 수 있다. 제1 내지 제3 부화소전극(1210, 2210, 3210), 및, 버스전극(BE)들은 동일한 물질을 포함할 수 있다.
제1 내지 제3 부화소전극(1210, 2210, 3210)을 형성하기 전에, 기판(100)과 제1 내지 제3 부화소전극(1210, 2210, 3210) 사이에는 제1 내지 제3 부화소회로(PC1, PC2, PC3) 및 제1 유기절연층(109), 제2 유기절연층(111), 접속메탈(CM), 및 보조배선(VSL)이 형성될 수 있다. 일 실시예로, 도 6a는 사이에는 제1 내지 제3 부화소회로(PC1, PC2, PC3)가 도 3a를 참조하여 설명한 부화소회로(PC, 도 3)와 동일한 구조를 갖는 것을 도시한다.
기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있으며, 기판(100) 상에는 불순물이 트랜지스터의 반도체층으로 침투하는 것을 방지하기 위해 형성된 버퍼층(101), 반도체층과 게이트전극 사이의 제1 게이트절연층(103), 스토리지 커패시터의 하부전극과 상부전극 사이의 제1 층간절연층(105), 트랜지스터의 소스전극/드레인전극과 게이트전극을 절연시키기 위한 제2 층간절연층(107)을 포함할 수 있다.
제1 내지 제3 부화소회로(PC1, PC2, PC3)는 접속메탈(CM)을 통해 각각 제1 내지 제3 부화소전극(1210, 2210, 3210)에 전기적으로 연결될 수 있고, 버스전극(BE)들은 보조배선(VSL)들에 각각 전기적으로 연결될 수 있다. 버스전극(BE) 및 접속메탈(CM)은 동일한 공정에서 형성될 수 있고, 동일한 물질을 포함할 수 있다.
제1 내지 제3 부화소전극(1210, 2210, 3210) 및 버스전극(BE)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 반사층 및 ITO, IZO, ZnO 또는 In2O3로 형성된 투명도전층을 포함할 수 있다. 일부 실시예로서, 제1 내지 제3 부화소전극(1210, 2210, 3210) 및 버스전극(BE)은 ITO층, Ag층, ITO층이 순차적으로 적층된 구조일 수 있다.
제1 내지 제3 보호층(1113, 2113, 3113)은 각각 제1 내지 제3 부화소전극(1210, 2210, 3210)과 중첩하도록 형성될 수 있다. 제1 내지 제3 보호층(1113, 2113, 3113)은 ITO, IZO, IGZO, ITZO, ZnO, AZO, GZO, ZTO, GTO, 및 FTO등과 같은 도전성 산화물을 포함할 수 있다. 제1 내지 제3 보호층(1113, 2113, 3113) 및 제1 내지 제3 부화소전극(1210, 2210, 3210)은 동일한 공정에서 함께 패터닝될 수 있다.
제1 내지 제3 보호층(1113, 2113, 3113) 상으로, 제1 금속층(310) 및 제2 금속층(320)을 포함하는 금속 뱅크층(300)이 형성될 수 있으며, 금속 뱅크층(300)이 형성되기 전에 절연층(115)이 형성될 수 있다. 절연층(115)은 버스전극(BE)의 일부를 노출하는 콘택홀(115h)을 포함할 수 있다.
절연층(115) 상에 금속 뱅크층(300)에 해당하는 물질층들, 예컨대 제1 금속층(310), 및 제1 금속층(310) 상의 제2 금속층(320)을 형성할 수 있다. 제1 금속층(310) 및 제2 금속층(320)의 물질 및 두께와 같은 특징은 앞서 도 3c를 참조하여 설명한 바와 같다. 예컨대, 제1 금속층(310)의 두께는 제2 금속층(320)의 두께 보다 클 수 있다. 제1 금속층(310)의 하면은 절연층(115)의 콘택홀(115h)을 통해 버스전극(BE)과 전기적으로 연결(예컨대, 직접 접촉)될 수 있다.
도 6b를 참조하면, 제2 금속층(320) 상에 개구영역들을 포함하는 제1 포토레지스트(PR1)를 형성할 수 있다. 제1 포토레지스트(PR1)의 개구들은 제1 부화소영역(PA1) 및 비부화소영역(NPA) 각각에 중첩할 수 있다. 제1 포토레지스트(PR1)는 감광성 물질층(미도시)을 제2 금속층(320) 상에 형성한 후, 제1 마스크(MK1)를 이용하여 감광성 물질층을 노광하고 현상함으로써 형성할 수 있다.
이후, 제1 포토레지스트(PR1)를 마스크로 이용하여 제1 부화소영역(PA1)에 위치하는 제2 금속층(320)의 일부, 제1 금속층(310)의 일부를 제거하여 제1 개구(OP1)를 형성할 수 있다. 그리고, 절연층(115)의 일부, 제1 보호층(1113)의 일부를 각각 제거할 수 있다. 제2 금속층(320)의 일부, 제1 금속층(310)의 일부, 절연층(115)의 일부, 제1 보호층(1113)의 일부를 각각 제거하는 구체적 공정 및 구조적 특징 앞서 도 3d 내지 도 3h를 참조하여 설명한 바와 같다. 예컨대, 제1 개구(OP1)를 향하는 제1 금속층(310)의 측면의 경사각은 약 60˚와 같거나 그보다 크고 약 90˚ 보다 작을 수 있다.
금속 뱅크층(300)의 제1 개구(OP1)를 형성하는 공정에서, 비부화소영역(NPA)에는 그루브(G)가 형성될 수 있다. 그루브(G) 및 제1 개구(OP1)는 동일한 식각 공정에서 형성될 수 있다. 제1 개구(OP1)를 형성하는 공정에서, 제1 포토레지스트(PR1)를 마스크로 이용하여 비부화소영역(NPA)에 위치하는 금속 뱅크층(300)의 일부, 절연층(115)의 일부를 각각 제거하여, 그루브(G)를 형성할 수 있다.
제1 포토레지스트(PR1)는 제2 및 제3 부화소영역(PA2, PA3)를 커버하고 있기에, 제2 부화소전극(2210)과 제1 포토레지스트(PR1) 사이의 층들의 일부, 및 제3 부화소전극(3210)과 제1 포토레지스트(PR1) 사이의 층들의 일부는 제거되지 않는다.
제1 개구(OP1)는 제1 팁(PT1)을 갖는 언더컷 형상의 단면 구조를 가질 수 있으며, 그루브(G)는 제2 팁(PT2)을 갖는 언더컷 형상의 단면 구조를 가질 수 있다. 도 6b는 그루브(G)의 바닥면이 제2 유기절연층(111)의 상면과 실질적으로 동일한 것을 도시하나 본 발명은 이에 한정되지 않는다. 그루브(G)의 바닥면은 z방향을 따라 제2 유기절연층(111)의 상면을 사이에 두고 기판(100)의 상면의 반대편에 위치할 수 있다. 바꾸어 말하면, 그루브(G)의 깊이는 도 6b에 도시된 것 보다 작을 수 있다. 또는 그루브(G)의 깊이는 도 6b에 도시된 것 보다 클 수 있다.
도 6c를 참조하면, 제1 포토레지스트(PR1)를 제거하고, 제1 중간층(1220) 및 제1 대향전극(1230)을 형성할 수 있다. 제1 중간층(1220)은 앞서 도 3k를 참조하여 설명한 바와 같이 제1 공통층, 발광층, 및/또는 제2 공통층을 포함하는 다층 구조일 수 있다. 제1 중간층(1220) 및 제1 대향전극(1230) 각각은 열증착법과 같은 증착 방식을 통해 형성될 수 있다.
제1 중간층(1220)은 금속 뱅크층(300)의 제1 개구(OP1)를 통해 제1 부화소전극(1210) 상에 형성될 수 있다. 제1 중간층(1220)의 내측부분은 제1 부화소전극(1210)의 내측부분과 직접 접촉할 수 있고, 외측부분은 절연층(115) 상에 위치할 수 있다.
제1 대향전극(1230)은 제1 중간층(1220)과 중첩할 수 있다. 증착 공정에서, 제1 대향전극(1230)을 형성하는 물질의 입사각과 제1 중간층(1220)을 형성하는 물질의 입시각이 다를 수 있다. 제1 대향전극(1230)을 위한 증착 공정시, 제1 대향전극(1230)의 외측부분(또는 주변부분)은 제1 개구(OP1)를 향하는 제1 금속층(310)의 측면과 직접 접촉할 수 있다. 바꾸어 말하면, 제1 대향전극(1230)의 에지 또는 외측부분(또는 주변부분)은 제1 중간층(1220)의 에지 또는 외측부분(또는 주변부분)을 지나도록 연장되며 제1 금속층(310)의 측면과 직접 접촉할 수 있다.
제1 중간층(1220) 및 제1 대향전극(1230)은 별도의 마스크 없이 증착되므로, 제1 중간층(1220)을 형성하기 위한 물질 및 제1 대향전극(1230)을 형성하기 위한 물질은 제1 부화소영역(PA1) 뿐만 아니라 다른 영역들, 예컨대 제2 및 제3 부화소영역(PA2, PA3) 및 비부화소영역(NPA)에도 증착될 수 있다.
제1 팁(PT1)을 포함하는 금속 뱅크층(300)의 제1 개구(OP1)의 구조에 의하여, 제1 중간층(1220)은 금속 뱅크층(300) 상에 배치된 제1-1 더미부분(1220b)과 서로 분리 및 이격될 수 있고, 제1 대향전극(1230)은 금속 뱅크층(300) 상에 배치된 제1-1 더미전극부분(1230b)과 서로 분리 및 이격될 수 있다.
제2 팁(PT2)을 포함하는 금속 뱅크층(300)의 그루브(G)의 구조에 의해, 금속 뱅크층(300) 상의 제1-1 더미부분(1220b)과 그루브(G)에 형성된 제1-2 더미부분(1220c)은 서로 분리 및 이격될 수 있고, 금속 뱅크층(300) 상의 제1-1 더미전극부분(1230b)은 그루브(G)에 형성된 제1-2 더미전극부분(1230c)과 서로 분리 및 이격될 수 있다. 그루브(G)에 형성된 제1-2 더미전극부분(1230c)의 에지 또는 외측부분(또는 주변부분)은 그루브(G)를 향하는 금속 뱅크층(300)의 측면에 직접 접촉할 수 있다.
제1 중간층(1220), 제1-1 더미부분(1220b), 및 제1-2 더미부분(1220c)은 동일한 물질 및/또는 동일한 개수의 서브층(예컨대, 제1 공통층, 발광층, 제2 공통층)을 포함할 수 있다. 제1 대향전극(1230), 제1-1 더미전극부분(1230b), 및 제1-2 더미전극부분(1230c)은 서로 동일한 물질을 포함할 수 있다.
도 6d를 참조하면, 도 6c를 참조하여 설명한 구조 상에 제1 무기배리어층(1510)을 형성한다. 제1 무기배리어층(1510)은 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있으며, 화학기상증착법과 같은 방식으로 증착될 수 있다. 스텝 커버리지가 우수한 제1 무기배리어층(1510)은 도 6c를 참조하여 설명한 구조를 연속적으로 커버할 수 있다.
도 6e를 참조하면, 제1 무기배리어층(1510) 상에 개구영역을 포함하는 제2 포토레지스트(PR2)를 형성할 수 있다. 제2 포토레지스트(PR2)의 개구는 제2 부화소영역(PA2)에 중첩할 수 있다. 제2 포토레지스트(PR2)는 감광성 물질층(미도시)을 제1 무기배리어층(1510) 상에 형성한 후, 제2 마스크(MK2)를 이용하여 감광성 물질층을 노광하고 현상함으로써 형성할 수 있다.
이후, 제2 포토레지스트(PR2)를 마스크로 이용하여 제2 부화소영역(PA2)에 위치하는 금속 뱅크층(300)의 일부를 제거하여 제2 개구(OP2)를 형성할 수 있다 그리고, 절연층(115)의 일부, 및 제1 보호층(1113)의 일부를 각각 제거할 수 있다. 금속 뱅크층(300)의 일부, 절연층(115)의 일부, 및 제1 보호층(1113)의 일부를 각각 제거하는 구체적 공정 및 구조적 특징 앞서 도 3d 내지 도 3h를 참조하여 설명한 바와 같다. 예컨대, 제2 개구(OP2)를 향하는 제1 금속층(310)의 측면의 경사각은 약 60˚와 같거나 그보다 크고 약 90˚ 보다 작을 수 있다. 제2 개구(OP2)는 제1 개구(OP1)와 마찬가지로 제1 팁(PT1)을 갖는 언더컷 형상의 단면 구조를 가질 수 있다.
도 6f를 참조하면, 제2 포토레지스트(PR2)를 제거하고, 제2 중간층(2220) 및 제2 대향전극(2230)을 형성할 수 있다. 제2 중간층(2220)은 앞서 도 3k를 참조하여 설명한 바와 같이 제1 공통층, 발광층, 및/또는 제2 공통층을 포함하는 다층 구조일 수 있다. 제2 중간층(2220) 및 제2 대향전극(2230) 각각은 열증착법과 같은 증착 방식을 통해 형성될 수 있다.
제2 대향전극(2230)의 에지 또는 외측부분(또는 주변부분)은 제2 개구(OP2)를 향하는 제1 금속층(310)의 측면과 직접 접촉하도록 형성될 수 있다. 바꾸어 말하면, 제2 대향전극(2230)의 에지 또는 외측부분(또는 주변부분)은 제2 중간층(2220)의 에지 또는 외측부분(또는 주변부분)를 지나도록 연장되며 제1 금속층(310)의 측면과 직접 접촉할 수 있다.
제2 중간층(2220) 및 제2 대향전극(2230)은 별도의 마스크 없이 증착되므로, 제2 중간층(2220)을 형성하기 위한 물질 및 제2 대향전극(2230)을 형성하기 위한 물질은 제2 부화소영역(PA2) 뿐만 아니라 다른 영역들, 예컨대 제1 및 제3 부화소영역(PA1, PA3) 및 비부화소영역(NPA)에도 증착될 수 있다.
제1 팁(PT1)을 포함하는 금속 뱅크층(300)의 제2 개구(OP2)의 구조에 의하여, 제2 중간층(2220)은 금속 뱅크층(300) 상에 배치된 제2-1 더미부분(2220b)과 서로 분리 및 이격될 수 있고, 제2 대향전극(2230)은 금속 뱅크층(300) 상에 배치된 제2-1 더미전극부분(2230b)과 서로 분리 및 이격될 수 있다.
제2 팁(PT2)을 포함하는 금속 뱅크층(300)의 그루브(G)의 구조에 의해, 금속 뱅크층(300) 상의 제2-1 더미부분(2220b)과 그루브(G)에 형성된 제2-2 더미부분(2220c)은 서로 분리 및 이격될 수 있고, 금속 뱅크층(300) 상의 제2-1 더미전극부분(2230b)은 그루브(G)에 형성된 제2-2 더미전극부분(2230c)과 서로 분리 및 이격될 수 있다.
제1 팁(PT1)을 포함하는 금속 뱅크층(300)의 제1 개구(OP1)의 구조에 의하여, 제1 개구(OP1)에 형성된 제2-3 더미부분(2220d)은 금속 뱅크층(300) 상의 제2-1 더미부분(2220b)과 서로 분리 및 이격될 수 있고, 제1 개구(OP1)에 형성된 제2-3 더미전극부분(2230d)은 금속 뱅크층(300) 상의 제2-1 더미전극부분(2230b)과 서로 분리 및 이격될 수 있다.
제2 중간층(2220), 제2-1 더미부분(2220b), 제2-2 더미부분(2220c), 및 제2-3 더미부분(2220d)은 서로 물질 및/또는 동일한 개수의 서브층(예컨대, 제1 공통층, 발광층, 제2 공통층)을 포함할 수 있다. 제2 대향전극(2230), 제2-1 더미전극부분(2230b), 제2-2 더미전극부분(2230c) 및 제2-3 더미전극부분(2230cd)은 서로 동일한 물질을 포함할 수 있다.
도 6g를 참조하면, 도 6f를 참조하여 설명한 구조 상에 제2 무기배리어층(2510)을 형성한다. 제2 무기배리어층(2510)은 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있으며, 화학기상증착법과 같은 방식으로 증착될 수 있다. 스텝 커버리지가 우수한 제2 무기배리어층(2510)은 도 6f를 참조하여 설명한 구조를 연속적으로 커버할 수 있다.
도 6h를 참조하면, 제3 부화소영역(PA3)에 대응하는 개구영역을 포함하는 제3 포토레지스트(미도시)를 형성하고 이를 이용하여 금속 뱅크층(300)에 제3 개구(OP3)를 형성할 수 있으며, 제3 개구(OP3)를 형성하는 공정은 도 3d 내지 도 3h를 참조하여 설명한 바와 같다.
이후, 제3 포토레지스트를 제거하고, 제3 중간층(3220) 및 제3 대향전극(3230)을 형성할 수 있다. 제3 중간층(3220)은 앞서 도 3k를 참조하여 설명한 바와 같이 제1 공통층, 발광층, 및/또는 제2 공통층을 포함하는 다층 구조일 수 있다. 제3 중간층(3220) 및 제3 대향전극(3230) 각각은 열증착법과 같은 증착 방식을 통해 형성될 수 있다.
제3 중간층(3220)은 금속 뱅크층(300)의 제3 개구(OP3)를 통해 제3 부화소전극(3210) 상에 형성될 수 있다. 제3 중간층(3220)의 내측부분은 제3 부화소전극(3210)의 내측부분과 직접 접촉할 수 있고, 외측부분은 절연층(115) 상에 위치할 수 있다.
제3 대향전극(3230)의 에지 또는 외측부분(또는 주변부분)은 제3 개구(OP3)를 향하는 제1 금속층(310)의 측면과 직접 접촉할 수 있다. 바꾸어 말하면, 제3 대향전극(3230)의 에지 또는 외측부분(또는 주변부분)은 제3 중간층(3220)의 에지 또는 외측부분(또는 주변부분)을 지나도록 연장되며 제1 금속층(310)의 측면과 직접 접촉할 수 있다.
제3 중간층(3220) 및 제3 대향전극(3230)은 별도의 마스크 없이 증착되므로, 제3 중간층(3220)을 형성하기 위한 물질 및 제3 대향전극(3230)을 형성하기 위한 물질은 제3 부화소영역(PA3) 뿐만 아니라 다른 영역들, 예컨대 제1 및 제2 부화소영역(PA1, PA2) 및 비부화소영역(NPA)에도 증착될 수 있다.
제1 팁(PT1)을 포함하는 금속 뱅크층(300)의 제3 개구(OP3)의 구조에 의하여, 제3 중간층(3220)은 금속 뱅크층(300) 상에 배치된 제3-1 더미부분(3220b)과 서로 분리 및 이격될 수 있고, 제3 대향전극(3230)은 금속 뱅크층(300) 상에 배치된 제3-1 더미전극부분(3230b)과 서로 분리 및 이격될 수 있다.
제2 팁(PT2)을 포함하는 금속 뱅크층(300)의 그루브(G)의 구조에 의해, 금속 뱅크층(300) 상의 제3-1 더미부분(3220b)과 그루브(G)에 형성된 제3-2 더미부분(2220c)은 서로 분리 및 이격될 수 있고, 금속 뱅크층(300) 상의 제3-1 더미전극부분(3230b)은 그루브(G)에 형성된 제3-2 더미전극부분(3230c)과 서로 분리 및 이격될 수 있다.
제1 팁(PT1)을 포함하는 금속 뱅크층(300)의 제1 개구(OP1) 및 제2 개구(OP2)의 구조에 의하여, 제1 개구(OP1) 및 제2 개구(OP2) 각각에 형성된 제3-3 더미부분(3220d)은 금속 뱅크층(300) 상의 제3-1 더미부분(3220b)과 서로 분리 및 이격될 수 있고, 제1 개구(OP1) 및 제2 개구(OP2) 각각에 형성된 제3-3 더미전극부분(3230d)은 금속 뱅크층(300) 상의 제3-1 더미전극부분(3230b)과 서로 분리 및 이격될 수 있다.
제3 중간층(3220), 제3-1 더미부분(3220b), 제3-2 더미부분(3220c), 및 제3-3 더미부분(2220d)은 서로 물질 및/또는 동일한 개수의 서브층(예컨대, 제1 공통층, 발광층, 제2 공통층)을 포함할 수 있다. 제3 대향전극(3230), 제3-1 더미전극부분(3230b), 제3-2 더미전극부분(3230c) 및 제3-3 더미전극부분(3230cd)은 서로 동일한 물질을 포함할 수 있다.
이 후, 제3 무기배리어층(3510)이 형성될 수 있다. 제3 무기배리어층(3510)은 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있으며, 화학기상증착법과 같은 방식으로 증착될 수 있다. 스텝 커버리지가 우수한 제3 무기배리어층(3510)은 제3 무기배리어층(3510) 아래의 구조를 연속적으로 커버할 수 있다.
도 6i를 참조하면, 식각을 통하여 제1 부화소영역(PA1) 및 제2 부화소영역(PA2)에 배치된 더미중간층(들) 및 더미대향전극(들)을 식각(예컨대, 건식 식각)을 이용하여 제거할 수 있다. 예컨대, 제1 부화소영역(PA1)에 위치하는 제2-3 더미부분(2220d) 및 제2-3 더미전극부분(2230d), 그리고 제3-3 더미부분(3220d) 및 제3-3 더미전극부분(3230d)이 제거될 수 있고, 제2 부화소영역(PA2)에 위치하는 3-3 더미부분(3220d) 및 제3-3 더미전극부분(3230d)이 제거될 수 있다. 이 때, 제1 내지 제3 무기배리어층들 각각의 일부도 제거될 수 있다.
식각 공정을 통해 제1 내지 제3 부화소영역(PA1, AP2, PA3)에는 각각의 부화소영역에 해당하는 중간층 및 대향전극이 배치될 수 있다. 예컨대, 제1 부화소영역(PA1)의 제1 부화소전극(1210) 상에는 제1 중간층(1220) 및 제1 대향전극(1230)이 존재하고, 제2 부화소영역(PA2)의 제2 부화소전극(2210) 상에는 제2 중간층(2220) 및 제2 대향전극(2123)이 존재할 수 있다. 제3 부화소영역(PA3)의 제3 부화소전극(3210) 상에는 제3 중간층(3220) 및 제3 대향전극(3123)이 존재할 수 있다.
제1 대향전극(1230)은 제1 무기배리어층의 제1 부분(1510P1)이 커버할 수 있고, 제2 대향전극(2230)은 제2 무기배리어층의 일 부분(2510P)이 커버할 수 있다. 제3 대향전극(3230)은 제3 무기배리어층의 일 부분(3510P)이 커버할 수 있다
제1 무기배리어층의 제1 부분(1510P1)은 비부화소영역(NPA)에서 제1-1 더미전극부분(1230b) 및 제1-2 더미전극부분(1230c)을 커버하도록 연장되되, 제2 대향전극(2230)을 커버하는 제2 무기배리어층의 일 부분(2510P)과 직접 접촉할 수 있다. 비부화소영역(NPA)에서 제1 더미전극부분(1230b)을 커버하는 제1 무기배리어층의 제2 부분(1510P2)은 제2 무기배리어층의 일 부분(2510P) 및 제3 무기배리어층의 일 부분(3510P)에 각각 접촉할 수 있으며 그루브(G)와 중첩할 수 있다. 비부화소영역(NPA)에서 제1 더미전극부분(1230b)을 커버하는 제1 무기배리어층의 제3 부분(1510P3)은 제3 대향전극(3230)을 커버하는 제3 무기배리어층의 일 부분(3510P)과 접촉할 수 있다.
서로 접촉하는 제1 내지 제3 배리어층의 일 부분들은 제1 무기봉지층(510)을 형성할 수 있다. 다른 실시예로, 도 6i에서 도시된 제1 무기봉지층(510) 상에 추가 무기배리어층이 형성될 수 있다. 추가 무기배리어층은 제1 내지 제3 배리어층의 일 부분들이 서로 접촉하여 형성된 제1 무기봉지층(510)과 달리 연속적으로 형성될 수 있다.
도 6j를 참조하면, 제1 무기봉지층(510) 상에 유기봉지층(520) 및 제2 무기봉지층(530)을 형성할 수 있다.
유기봉지층(520)은 모노머를 도포하고 이를 경화하여 형성할 수 있다. 일부 실시예로서, 유기봉지층(520)의 일부는 제1 내지 제3 개구(OP1, OP2, OP3) 및/또는 그루브(G)를 적어도 부분적으로 채울 수 있다.
제2 무기봉지층(530)은 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있으며, 화학기상증착법과 같은 방식으로 증착될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
100: 기판
113: 보호층
115: 절연층
210: 부화소전극
220: 중간층
230: 대향전극
1113, 2113, 3113: 제1 내지 제3 보호층
1210, 2210, 3210: 제1 내지 제3 부화소전극
1220, 2220, 3220: 제1 내지 제3 중간층
1220b, 1220c: 제1 더미중간층의 더미부분들
1230, 2230, 3230: 제1 내지 제3 대향전극
BE: 버스전극
VSL: 보조배선
500: 봉지층
510: 제1 무기봉지층
520: 유기봉지층
530: 제2 무기봉지층

Claims (20)

  1. 제1 부화소전극;
    상기 제1 부화소전극과 인접하게 배치된 버스전극;
    상기 제1 부화소전극과 중첩하는 제1 개구를 가지며, 제1 금속층 및 상기 제1 금속층 상의 제2 금속층을 포함하는, 금속 뱅크층;
    상기 제1 부화소전극 및 상기 버스전극 위에 배치되되 상기 금속 뱅크층 아래에 배치되는 절연층;
    상기 금속 뱅크층의 상기 제1 개구를 통해 상기 제1 부화소전극과 중첩하는 제1 중간층; 및
    상기 금속 뱅크층의 상기 제1 개구를 통해 상기 제1 중간층 상에 배치되는, 제1 대향전극;을 포함하되,
    상기 금속 뱅크층은 상기 절연층에 정의된 콘택홀을 통해 상기 버스전극과 전기적으로 연결되는, 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 대향전극은 상기 제1 개구를 향하는 상기 금속 뱅크층의 측면과 직접 접촉하는, 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 대향전극의 외측부분은,
    상기 금속 뱅크층의 상기 제1 개구를 향하는 상기 제1 금속층의 측면과 직접 접촉하는, 표시 장치.
  4. 제1 항에 있어서,
    상기 금속 뱅크층의 바닥면은 상기 절연층의 상기 콘택홀을 통해 상기 버스전극과 직접 접촉하는, 표시 장치.
  5. 제1 항에 있어서,
    상기 금속 뱅크층의 상기 제1 개구를 향하는 상기 제2 금속층의 일 부분은,
    상기 제2 금속층의 바닥면과 상기 제1 금속층의 측면이 접하는 지점으로부터 상기 제1 개구를 향해 연장된 팁을 포함하는, 표시 장치.
  6. 제5 항에 있어서,
    상기 지점으로부터 상기 팁의 측면까지의 길이는 약 0.3㎛ 내지 약 1㎛인, 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 부화소전극의 외측부분과 상기 절연층 사이에 개재되는 보호층;을 더 포함하는, 표시 장치.
  8. 제7 항에 있어서,
    상기 보호층은 투명 도전성 산화물을 포함하는, 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 중간층과 동일한 물질을 포함하며, 상기 제2 금속층 상에 배치되는 제1 더미중간층을 더 포함하는, 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 대향전극과 동일한 물질을 포함하며, 제1 더미중간층 상에 배치되는 제1 더미대향전극을 더 포함하는, 표시 장치.
  11. 제1 항에 있어서,
    제2 부화소전극;
    상기 금속 뱅크층의 제2 개구를 통해 상기 제2 부화소전극과 중첩하는 제2 중간층; 및
    상기 금속 뱅크층의 상기 제2 개구를 통해 상기 제2 중간층과 중첩하는 제2 대향전극;을 더 포함하는, 표시 장치.
  12. 제11 항에 있어서,
    상기 금속 뱅크층은,
    상기 제1 부화소전극과 상기 제2 부화소전극 사이에 위치하며 상기 금속 뱅크층의 상면에 대하여 오목한 그루브를 더 포함하고,
    상기 버스전극 및 상기 그루브 각각은,
    상기 제1 부화소전극 및 상기 제2 부화소전극 사이에 위치하는, 표시 장치.
  13. 제1 항에 있어서,
    상기 버스전극과 전기적으로 연결되는 보조배선을 더 포함하는, 표시 장치.
  14. 제1 부화소전극을 형성하는 공정;
    상기 제1 부화소전극과 인접하게 버스전극을 형성하는 공정;
    상기 제1 부화소전극의 외측부분 및 상기 버스전극의 외측부분과 중첩하되, 상기 버스전극의 일부를 노출하는 콘택홀을 갖는 절연층을 형성하는 공정;
    상기 제1 부화소전극과 중첩하는 제1 개구를 가지며, 제1 금속층 및 상기 제1 금속층 상의 제2 금속층을 포함하되, 상기 절연층의 상기 콘택홀을 통해 상기 버스전극과 전기적으로 연결되는, 금속 뱅크층을 형성하는 공정;
    상기 금속 뱅크층의 상기 제1 개구를 통해 상기 제1 부화소전극과 중첩하는 제1 중간층을 형성하는 공정; 및
    상기 금속 뱅크층의 상기 제1 개구를 통해 상기 제1 중간층 상에 배치되는 제1 대향전극을 형성하는 공정;을 포함하는, 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 제1 대향전극을 형성하는 공정은,
    상기 제1 대향전극의 외측부분이 상기 금속 뱅크층의 상기 제1 개구를 향하는 상기 제1 금속층의 측면과 직접 접촉하도록 상기 제1 대향전극을 증착하는 공정을 포함하는, 표시 장치의 제조 방법.
  16. 제14 항에 있어서,
    상기 금속 뱅크층의 바닥면은 상기 절연층의 상기 콘택홀을 통해 상기 버스전극과 직접 접촉하는, 표시 장치의 제조 방법.
  17. 제14 항에 있어서,
    상기 금속 뱅크층을 형성하는 공정은,
    상기 제1 금속층 및 상기 제2 금속층 각각에 상기 제1 부화소전극과 중첩하는 개구를 형성하는 공정; 및
    상기 제1 금속층 및 상기 제2 금속층 중 상기 제2 금속층을 선택적으로 식각하는 공정;을 포함하되,
    상기 제2 금속층은,
    상기 제2 금속층의 바닥면과 상기 제1 금속층의 측면이 접하는 지점으로부터 상기 제1 개구를 향해 연장된 팁을 포함하는, 표시 장치의 제조 방법.
  18. 제14 항에 있어서,
    상기 제1 부화소전극의 상기 외측부분과 상기 절연층 사이에 개재되며 투명도전성 산화물을 포함하는 보호층을 형성하는 공정을 더 포함하는, 표시 장치의 제조 방법.
  19. 제14 항에 있어서,
    상기 제1 부화소전극과 인접하게 배치되는 제2 부화소전극을 형성하는 공정; 및
    상기 금속 뱅크층에 상기 제1 부화소전극과 상기 제2 부화소전극 사이에 대응하는 그루브를 형성하는 공정;을 더 포함하는, 표시 장치의 제조 방법.
  20. 제19 항에 이어서,
    상기 그루브 및 상기 버스전극은 상기 제1 부화소전극 및 상기 제2 부화소전극 사이에 위치하는, 표시 장치의 제조 방법.
KR1020220122865A 2022-09-27 2022-09-27 표시 장치 및 그 제조 방법 KR20240043892A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220122865A KR20240043892A (ko) 2022-09-27 2022-09-27 표시 장치 및 그 제조 방법
EP23199557.2A EP4346352A1 (en) 2022-09-27 2023-09-25 Display apparatus and method of manufacturing the same
CN202311258803.2A CN117794302A (zh) 2022-09-27 2023-09-26 显示装置以及制造该显示装置的方法
US18/474,461 US20240107817A1 (en) 2022-09-27 2023-09-26 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220122865A KR20240043892A (ko) 2022-09-27 2022-09-27 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20240043892A true KR20240043892A (ko) 2024-04-04

Family

ID=88197250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220122865A KR20240043892A (ko) 2022-09-27 2022-09-27 표시 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20240107817A1 (ko)
EP (1) EP4346352A1 (ko)
KR (1) KR20240043892A (ko)
CN (1) CN117794302A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1830342B1 (en) * 1997-02-17 2013-01-23 Seiko Epson Corporation Pixel driving circuit for an electroluminescent display
KR20040025383A (ko) * 2002-09-19 2004-03-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조방법
JP4415971B2 (ja) * 2006-05-10 2010-02-17 カシオ計算機株式会社 表示装置及びその製造方法
KR102693172B1 (ko) * 2018-09-28 2024-08-07 엘지디스플레이 주식회사 표시장치
WO2022050983A1 (en) * 2020-09-04 2022-03-10 Applied Materials, Inc. Oled panel with inorganic pixel encapsulating barrier

Also Published As

Publication number Publication date
EP4346352A1 (en) 2024-04-03
US20240107817A1 (en) 2024-03-28
CN117794302A (zh) 2024-03-29

Similar Documents

Publication Publication Date Title
EP4340572A1 (en) Display apparatus and method of manufacturing the same
KR20240043892A (ko) 표시 장치 및 그 제조 방법
KR20240065491A (ko) 표시 장치 및 그 제조 방법
KR20240084572A (ko) 표시 장치 및 표시 장치의 제조방법
US20240113267A1 (en) Display apparatus
KR20240110188A (ko) 표시 장치
KR20240079322A (ko) 디스플레이 장치
KR20240144706A (ko) 표시 장치
EP4326034A1 (en) Display apparatus and method of manufacturing the same
US20240324280A1 (en) Method of manufacturing display apparatus
KR20240144744A (ko) 디스플레이 장치 및 그 제조방법
KR20240118237A (ko) 표시 장치 및 그 제조 방법
KR20240033772A (ko) 표시 장치
US20240196659A1 (en) Display apparatus and method of manufacturing the same
KR20240068884A (ko) 표시 장치
KR20240144637A (ko) 표시 장치
KR20240081715A (ko) 표시 장치 및 그 제조 방법
KR20240123884A (ko) 표시 장치 및 그의 제조 방법
KR20240054480A (ko) 표시 장치 및 그 제조 방법
KR20240144635A (ko) 표시 장치 및 그의 제조 방법
KR20240114857A (ko) 디스플레이 장치
KR20240144582A (ko) 표시 장치
CN118695696A (zh) 显示设备和制造该显示设备的方法
KR20240083957A (ko) 표시 패널 및 이를 포함하는 전자 기기
KR20240144630A (ko) 디스플레이 장치 및 그 제조방법