JPS62262274A - フレ−ム同期検出方式 - Google Patents

フレ−ム同期検出方式

Info

Publication number
JPS62262274A
JPS62262274A JP10605086A JP10605086A JPS62262274A JP S62262274 A JPS62262274 A JP S62262274A JP 10605086 A JP10605086 A JP 10605086A JP 10605086 A JP10605086 A JP 10605086A JP S62262274 A JPS62262274 A JP S62262274A
Authority
JP
Japan
Prior art keywords
frame synchronization
frame
data
signal
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10605086A
Other languages
English (en)
Other versions
JPH0721944B2 (ja
Inventor
Osamu Adachi
修 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP10605086A priority Critical patent/JPH0721944B2/ja
Publication of JPS62262274A publication Critical patent/JPS62262274A/ja
Publication of JPH0721944B2 publication Critical patent/JPH0721944B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 本発明は、プリフォーマット部と複数のフレーム同期信
号を配したプリアンブル及び複数のデータフレームから
なるセクタ単位のデータの読み出しの際のフレーム同期
検出方式に関し、規定回数連続してフレーム同期信号の
検出ができない場合はフレーム同期エラーと判定してデ
ータの読み出しを中断して再びデータの読み出しを行う
ようにして、読取りできないデータの読出す無駄な時間
を短縮するものである。
〔産業上の利用分野〕
本発明は、光デイスクメモリ、光磁気メモリなどの高密
度記録装置において、セクタ単位に記録・再生されるデ
ータの再生時のフレーム同期検出方式に関する。
〔従来の技術〕
第4図は、光デイスクメモリに記録される1セクタの信
号フォーマットを示す図である。プリフォーマット部は
ディスク製造時にセクタアドレスやセクタ同期信号など
が書き込まれて予めフォーマントされており、このプリ
フォーマット部からギャップ部により隔てられたプリア
ンブルには複数のフレーム同期信号とビット同期信号が
データ記録時に記録され、データ部はフレーム同期信号
を有するデータフレームの複数から構成されている。
データの読み出しの際は、プリフォーマット部のセクタ
アドレスを検出し、その検出信号を基にプリアンブル及
データ部に記録されているフレーム同期信号を検出して
フレーム同期をとり、データフレームの先頭を見出して
いる。
フレーム同期信号の検出は、使用するフレーム同期信号
パターンに応じた検出特性の異る2種類の予測関数Ql
  (τ)、Q□ (τ)のうち一方を、セクタアドレ
スの検出あるいはフレームパルスにより予測したフレー
ム同期時刻に発生して行われる。
例えば、データ部で用いられるMILLER”変調の規
則を満足するとともに自己相関の鋭いパターンのフレー
ム同期信号として” 001100111100″を用
いた場合上記予測関数として Ql  (τ) −(112232211)Qg  (
τ) −(11111111111111111)を用
いると、Q2 (τ)は±8ビットの検出窓中を持つの
でギャップ部で生ずる回転変動に応じた対応能力を有し
、Q、(τ)は最大2ビツトまでのビット誤りに応じた
フレーム同期検出能力を持っているので、前記の予測関
数として最初はフレーム同期信号が検出されるまでQt
  (τ)が用いられ、Qz(τ)でフレーム同期信号
が検出できたら次のフレームからはQ、  (τ)を発
生させてフレーム同期検出を行う。
また、フレーム同期信号が検出できなかった場合は、そ
の都度フレーム同期信号の内挿が行われ、1セクタの終
りまで検出動作を行い、再度読み出しを行う。
〔発明が解決しようとする問題点〕
前記のように、従来のデータ読み出しの動作ではフレー
ム同期信号が検出されない状態でもlセクタのデータを
すべて読みだしてから再度読み出しを行うので、データ
読み出しに無駄な時間を要し、高速読み出しの障害とな
っている。
〔問題点を解決するための手段〕
本発明は、第1図に示すように、データ読み出しの際の
連続した同期はずれが予め定めたフレーム数以上になっ
たことを検出する非同期フレーム数検出回路1を設け、
データ読み出し時のフレーム同期はずれが予め定めたフ
レーム数に達したときにデータ読み出しを中断して再読
み出しを行うようにしたものである。
この非同期フレーム数検出回路1は、フレーム同期検出
回路2がフレーム同期を検出しない期間の長さをフレー
ム周期により除算し、あるいはフレーム周期毎に発生さ
れる内挿フラグを計数することなどにより、同期はずれ
のフレーム数を検出するものである。
さらに本発明の実施態様として、セ゛クタの先頭から、
あるいは読み取った信号の途中において、予め定めたフ
レーム周期の期間フレーム同期が検出されなかったこと
によりフレーム同期エラーと判定して記録媒体の再読み
出しを行うようにする。
〔作 用〕
フレーム同期エラーは、多くの場合セクタアドレスの検
出からプリアンブルまでの間のギャップの部分でディス
クが信号と非同期に回転するために生ずる回転変動に起
因し、予測関数の検出窓巾からはずれた位置にフレーム
同期信号が存在し、このずれを回復できずにセクタの先
頭から最後までフレーム同期信号を検出できない場合が
多い。
このような場合の多くは、再読み出しを行うことにより
フレーム同期信号が検出できる。
前記のように、セクタの始めの部分でフレーム同期がと
れない場合は、その後のデータは誤って読み出される確
率が非常に高いので、同期はずれを早期に発見して即座
に再読み出しを行うことにより正しいデータを速かに読
み出すことができる。
さらに、プリアンブルの後にもフレーム同期信号が検出
できない場合は、フレームデータが誤って読み出される
ことになり、また、プリアンブルの先頭からバーストエ
ラーが発生している場合でも、ディスクの規格によりプ
リアンブル長はバーストエラー長より長いのでプリアン
ブルの先頭附近ではフレーム同期信号が検出できないが
、少くとも前記の回転変動などによる同期はずれがなけ
ればプリアンブル内で必ず同期信号が検出できるので、
プリアンブル後の同期はずれを検出することによりフレ
ーム同期エラーと判定することができる。
また、セクタの先頭以外でも想定最大バースト長を起え
て連続した同期はずれがあった場合は、外乱などによる
フレーム同期エラーが発生したと判定することができる
〔実施例〕
第2図を参照して本発明の第1の実施例を説明する。
図示しないアドレス検出回路で読み出すべきセクタのセ
クタアドレスを検出すると、このアドレス検出回路はセ
クタアドレス検出信号を予測関数・内挿フラグ発生回路
12に送出し、予測関数・内挿フラグ発生回路12は、
このアドレス検出信号検出時からクロックを計数して記
録部のプリアンブルの最初のフレーム同期信号が発生す
ると予想される時刻にタイミ、ングを合せてフレーム同
期検出回路11に予測関数Q、(τ)を発生する。
一方、フレーム同期検出回路11には記録媒体から読み
出されたデータが入力されており、このフレーム同期検
出回路11は前記予測関数・内挿フラグ発生回路12が
発生する予測関数QX(τ)に基いて、入力されたデー
タ列の中からフレーム同期信号を検出する。
フレーム同期検出信号a5内挿フラグb、フレームパル
スCはアクティブハイであり、′H”レベルで信号及び
フラグを示し、通常は“L′″レベルになっている。
前記フレーム同期検出回路11はフレーム同期入力信号
との同期がとれるとフレーム同期検出信号をオア回路1
4及びフリップフロップ13に送出し、オア回路14は
フレームパルスを出力する。
同時にフリップフロップ13は予測関数切替フラグを“
L″レベルら“H″レベル変化させて予測関数・内挿フ
ラグ発生回路12及び規定フレーム数カウンタ15にそ
の出力を印加する。
予測関数・内挿フラグ発生回路12は、予測関数切替フ
ラグの変化により内挿フラグは送出せずに、次に発生さ
せる予測関数をQ、(τ)にし、前記オア回路14の出
力であるフレームパルス信号に基いて第2のフレーム同
期信号を検出しうる時刻にタイミングを合せてフレーム
同期検出回路11に予測関数Q、(τ)を発生する。
一方、前記アドレス検出信号の検出から予測関数・内挿
フラグ発生回路12が送出する内挿フラグの数を計数し
てその計数値が規定数に達したときにフレーム同期エラ
ーフラグを送出する規定フレーム数カウンタ15は、前
記フリップフロップ13が出力する予測関数切替フラグ
の切替により上記計数値をクリアする。
以上は、前述の予測関数Q2 (τ)でフレーム同期を
検出した場合であるが、フレーム同期が検出されなかっ
た場合は、フリップフロップ13から予測関数・内挿フ
ラグ発生回路12に印加されている予測関数切替フラグ
が、“L”レベルのままであることから、予測関数・内
挿フラグ発生回路12は内挿フラグを送出し、オア回路
14はフレーム同期検出信号による本来のフレームパル
スの代りに内挿フラグによるフレームパルスを出力し、
規定フレーム数カウンタ15はこの内挿フラグをカウン
トする。
このように、フレーム同期信号が検出できない間は、予
測関数・内挿フラグ発生回路12は内挿フラグを発生し
続け、規定フレーム数カウンタ15は発生される内挿フ
ラグの数を計数し、その計数値が規定数に達した場合フ
レーム同期エラーフラグを発生する。
以上のように第2図の回路により、セクタアドレスの検
出から同期はずれが規定数連続した場合にフレーム同期
エラーを検出できる。
例えば、想定最大バースト長が3フレームであれば前記
規定フレーム数カウンタ15の計数値が6程度のときに
エラーフラグを送出するようにしておけば、バーストエ
ラーにかかわらずフレーム同期エラーを検出できる。
第3図を参照して第2の実施例を説明する。
フレーム同期検出回路21、予測関数・内挿フラグ発生
回路22、フリップフロップ23及びオア回路24は商
記第1の実施例と同様の動作を行う。
プリアンブル表示回路25は、読み出されたデータにつ
いてプリアンブルとデータ部の区別を表示する信号を出
力するものであり、セクタアドレス検出信号の検出によ
りクロックを計数してプリアンブルの終りの位置を割り
出し、プリアンブルからデータ部になると予定される時
刻にその出力のプリアンブル表示信号を変化させて“H
′″レベルにする。したがって、プリアンブル表示信号
のタイミングは大まかなものとなるが1フレームもずれ
ることはない。
予測関数・内挿フラグ発生回路22による予測関数及び
内挿フラグの発生、フレーム同期検出回路21のフレー
ム同期検出及びフレーム同期検出信号の送出、オア回路
24のフレームパルスの発生及びフリップフロップ23
の出力している予測関数切替フラグの変化は前記した第
1の実施例と同様に行われる。
この実施例では、フリップフロップ23の出力である予
測関数切替1フラグはインバータ26を介してアンド回
路27にも印加されている。また、プリアンブル表示回
路25の出力しているプリアンブル表示信号を上記アン
ド回路27の他方の入力端子に印加し、このアンド回路
27の出力をフレーム同期エラーフラグとして記録媒体
からの再読出しを行なうための信号として使用する。
以上の構成により、第1の実施例と同様にセクタアドレ
スの検出以後にフレーム同期信号が検出されない間はフ
リップフロップ23の出力する予測関数切替フラグは予
測関数Qz(τ)を示す“L”レベルになっており、イ
ンバータ26を介して印加されるアンド回路27の一方
の入力端は1H”レベルになっているので、プリアンブ
ル表示回路25の出力しているプリアンブル表示信号が
プリアンブルを示す“L”レベルになっている間はアン
ド回路27の出力は“L”レベルであり、プリアンブル
表示信号がデータ部を示す“H”レベルになったときに
も、フレーム同期検出回路21によるフレーム同期が検
出されない場合にはフリップフロップ23がセットされ
ずにその出力が“L′″レベルを維持しているとアンド
回路27の出力は“H”レベルになり、フレーム同期エ
ラーが発生していることを示す。
また、プリアンブル表示信号がプリアンブルを    
゛示す“L”レベルである間にフレーム同期が検出され
てフリップフロップ23がセットされることにより予測
関数切替フラグが予測関数Ql (τ)を示す“H”レ
ベルになると、インバータ26を介してアンド回路27
には“L”レベルが印加されることになるので、プリア
ンブル表示信号がその後データ部を示す“H”レベルに
なってもアンド回路27の出力は“L″レベル保たれる
なお、プリアンブルの長さは、想定される最大  ′の
バーストエラーがプリアンブルに生じた場合にもビット
同期及びフレーム同期がとれてデータの読み出しが確実
にできる長さになっているので、前記のようにプリアン
ブルが終了してもフレーム同期信号が1度も検出できな
い場合は、予測範囲外に同期がずれて回復不能な同期は
ずれが発生していると判定できる。
プリアンブル表示回路は、従来の再生装置においても、
プリアンブルとデータ部とを区別するために備えられて
いる回路であるので付加回路を少くすることができる。
第4図は第3の実施例を示すものであり、前記第1、第
2の実施例は、セクタの先頭からフレーム同期信号が検
出できない場合のフレーム同期エラーを検出するもので
あるが、この第3実施例は、セクタの途中から連続して
フレーム同期信号が検出できなかった場合にフレーム同
期エラーを検出するものである。
フレーム同期検出回路31、予測関数・内挿フラグ発生
回路32及びオア回路34は前記第1゜第2の実施例と
同様の動作を行うがフリップフロップ33は後述する連
続内挿カウンタ35が出力する連続内挿フラグによりリ
セットされ、そのリセット状態では予測関数切替フラグ
を“L”レベルにする。
連続内挿カウンタ35は始めクリアされており、フレー
ム同期信号が検出できない場合に予測関数・内挿フラグ
発生回路32が出力する内挿フラグを計数して第1の規
定数、例えば5に達した場合フリップフロップ33に連
続内挿フラグを出力し、さらに上記内挿フラグの計数値
が第2の規定数、例えば7に達した場合連続エラーフラ
グを“H”レベルにして出力する。
また、上記連続内挿カウンタ35の計数値は、フレーム
同期検出回路31が出力するフレーム同期検出信号によ
りクリアされる。
今、フレーム同期信号が予測関数Ql(τ)で検出され
ており、外乱などによりある時点からフレーム同期信号
の検出ができなくなったとすると、予測関数・内挿フラ
グ発生回路32は内挿フラグを出力しはじめ、連続内挿
カウンタ35は内挿フラグの数を計数しはじめる。
連続内挿カウンタ35はその計数値が第1の規定数に達
するとフリップフロップ33に連続内挿フラグを出力す
るので、フリップフロップ33はリセットされ、その出
力である予測関数切替フラグをQ、(τ)を示す“H″
レベルらQt (τ)を示す“L”レベルに変化させ、
予測関数Q2(τ)によるフレーム同期検出が行われる
予測関数Qz  (τ)を用いてもフレーム同期信号が
検出されずに内挿フラグが出力され続けた場合には連続
内挿カウンタ35は前記第1の規定数に加えてさらに内
挿フラグの数を計数し続け、計数値が第2の規定数に達
するとこの連続内挿カウンタ35は連続エラーフラグを
“H”レベルにし、その出力は、アンド回路37に印加
される。
一方、上記連続エラーフラグが“I(”レベルになった
とき予測関数切替フラグはQz  (τ)を示すL”レ
ベルになっているので、インバータ36を介して上記ア
ンド回路37の他方の入力端には“H”レベルが印加さ
れ、このアンド回路37の出力は−H″レベルになる。
予測関数QX(τ)はQl(τ)より検出窓中が広いが
、外乱などにより回復不能な同期はずれが発生した場合
上記のように予測関数Q、(τ)をQX(τ)に切換で
も規定回数連続してフレーム同期信号が検出できない場
合にアンド回路37の出力を″H″レベルにするので、
これをフレーム同期エラーフラグとして検出することが
できる。
インバータ36の出力は予測関数切替フラグの状態によ
り変化するが、連続内挿カウンタ35の計数値はフレー
ム同期検出信号により常にクリアされるので、連続内挿
カウンタ35の予め設定された第2の規定数だけフレー
ム同期信号が検出されない状態が続かない限り連続エラ
ーフラグは“H″レベルならず、したがってフレーム同
期エラーフラグも“H”レベルにならない。
また、フリップフロップ33は連続内挿カウンタ35か
らの連続内挿フラグの印加によってリセットされてもそ
の出力は“L”レベルを維持するので、セクタの途中か
らQ、(τ)によりフレーム同期信号が検出されずに内
挿が続いて連続内挿カウンタ35の計数値が第2の規定
数に達した場合、フレーム同期エラーを検出できる。
以上のように、この第3の実施例では、セクタの先頭で
はフレーム同期がとれていても外乱などによりセクタの
途中から同期がとれなくなってしまった場合にもフレー
ム同期エラーとして検出することができる。
今、想定最大バースト長が3フレームであったら例えば
前記第1の規定数を5とし、5フレーム連続して内挿さ
れたら連続内挿フラグにより予測関数をQl(τ)から
Qz  (τ)に換えてセクタの先頭で行ったフレーム
同期検出方法によりフレーム同期信号を検出する。それ
でも検出できずに連続内挿カウンタの計数値が例えば7
 (2の規定数)になったら連続エラー信号を出し、フ
レーム同期エラーフラグとすることができる。
以上に説明したように、第1.第2.第3の実施例はい
ずれもフレーム同期エラーを検出できるが、これらのフ
レーム同期エラー検出により、ディスクコントローラを
制御して即座に再読み出しを行うことにより、誤りデー
タを読み出すことなく、正しいデータの読み出しを迅速
に行うことができる。
また、再読み出し時に再びフレーム同期エラーが発生し
た場合は、数度の再読み出し後に読み出し不能の判断を
しなければならないことはいうまでもない。
〔効 果〕
本発明により、光デイスクメモリ、光磁気メモリなどの
高密度記録装置において、データ読み出しの際の連続し
た同期はずれが、あらかじめ定めたフレーム数以上にな
ったことを検出し、読み出し時のフレーム同期はずれを
早期に発見して再読み山部を行うようにすることにより
、データ読み出し時の無駄な時間を軽減して高速読み出
しを行うことができる。
【図面の簡単な説明】
第1図は本発明の原理を示すブロック図、第2図ないし
第4図は本発明の夫々異る実施例のブロック図、第5図
は光デイスクメモリに記録されるデータの1セクタの信
号フォーマットを示す図である。

Claims (3)

    【特許請求の範囲】
  1. (1)セクタ単位のデータで、セクタの始まりを示すプ
    リフォーマット部と、回路条件を整合させるために複数
    のフレーム同期信号を配したプリアンブルと、フレーム
    同期信号で区切られた複数のデータフレームとからなる
    記録部とにより構成されるデータフォーマットを有する
    多数のセクタを記録した記録媒体から上記データを読み
    出すためのフレーム同期検出方式において、連続した同
    期はずれが予め定めたフレーム数に達したことを検出し
    てフレーム同期エラーと判定し、 上記フレーム同期エラーと判定されたときに上記媒体の
    再読み出しを行うことを特徴とするフレーム同期検出方
    式。
  2. (2)連続した同期はずれが、セクタの先頭から予め定
    めたフレーム数に達したことを検出して再読出しを行な
    うことを特徴とする特許請求の範囲第1項記載のフレー
    ム同期検出方式。
  3. (3)連続した同期はずれが、セクタの途中において予
    定のフレーム数に達したことを検出して再読出しを行う
    ことを特徴とする特許請求の範囲第1項記載のフレーム
    同期検出方式。
JP10605086A 1986-05-09 1986-05-09 フレ−ム同期検出方式 Expired - Lifetime JPH0721944B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10605086A JPH0721944B2 (ja) 1986-05-09 1986-05-09 フレ−ム同期検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10605086A JPH0721944B2 (ja) 1986-05-09 1986-05-09 フレ−ム同期検出方式

Publications (2)

Publication Number Publication Date
JPS62262274A true JPS62262274A (ja) 1987-11-14
JPH0721944B2 JPH0721944B2 (ja) 1995-03-08

Family

ID=14423798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10605086A Expired - Lifetime JPH0721944B2 (ja) 1986-05-09 1986-05-09 フレ−ム同期検出方式

Country Status (1)

Country Link
JP (1) JPH0721944B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02203474A (ja) * 1988-11-02 1990-08-13 Hitachi Ltd 情報信号の記録再生方法及び記録再生装置
US6259660B1 (en) * 1998-04-27 2001-07-10 Kabushiki Kaisha Toshiba Optical disk apparatus having error correction circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115866154B (zh) * 2023-01-28 2023-04-28 南京芯驰半导体科技有限公司 车载多摄像头系统的时延测量方法、装置、系统及汽车

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02203474A (ja) * 1988-11-02 1990-08-13 Hitachi Ltd 情報信号の記録再生方法及び記録再生装置
US5956193A (en) * 1988-11-02 1999-09-21 Hitachi, Ltd. Information signal recording and playback method and apparatus therefor
US6424477B1 (en) 1988-11-02 2002-07-23 Hitachi, Ltd. Information signal recording and playback method and apparatus therefor
US6657831B2 (en) 1988-11-02 2003-12-02 Hitachi, Ltd. Information signal recording and playback method and apparatus therefor
US7019927B2 (en) 1988-11-02 2006-03-28 Hitachi, Ltd. Information signal recording and playback method and apparatus therefor
US6259660B1 (en) * 1998-04-27 2001-07-10 Kabushiki Kaisha Toshiba Optical disk apparatus having error correction circuit

Also Published As

Publication number Publication date
JPH0721944B2 (ja) 1995-03-08

Similar Documents

Publication Publication Date Title
JP3083011B2 (ja) データ記録方法及び装置
US4979192A (en) Circuit for detecting a synchronizing signal
JP2932886B2 (ja) ディジタル信号記録方法
US5204787A (en) Time base correcting apparatus with means for inhibiting memory write and read addresses to prevent address overlap
KR910009464B1 (ko) 디지탈 신호 재생장치
JPS62262274A (ja) フレ−ム同期検出方式
JPS6016027B2 (ja) タイムコ−ド読取装置
JPS6016028B2 (ja) タイムコ−ド読取装置
JPH1040645A (ja) 光ディスク読み取り装置
JP2621149B2 (ja) 情報記録再生装置
JP3210323B2 (ja) Resync検出回路
EP0336624B1 (en) Data reproducing apparatus
JP3321884B2 (ja) 同期ブロック検出方法および同期ブロック検出装置
JPH0431213B2 (ja)
JPH02306472A (ja) 同期回路
JP2882612B2 (ja) 同期回路
JP3108727B2 (ja) アドレス信号記録方法
JP3282289B2 (ja) ディジタル信号処理回路
EP0159111B1 (en) Method and apparatus for storing/retrieving digital data on video tape
JP2625685B2 (ja) デイジタル信号復調装置
JP2000260131A (ja) 同期信号の検出保護方法およびその検出保護回路
JPH0431212B2 (ja)
JPH0411945B2 (ja)
JPH05189877A (ja) デジタル信号の再生装置
JPH071602B2 (ja) フレ−ム同期検出方式

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term