JP3210323B2

JP3210323B2 - Ｒｅｓｙｎｃ検出回路

Info

Publication number: JP3210323B2
Application number: JP20522790A
Authority: JP
Inventors: 誠一郎里村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1990-08-03
Filing date: 1990-08-03
Publication date: 2001-09-17
Anticipated expiration: 2016-09-17
Also published as: JPH0490170A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、情報記録装置あるいは情報伝送装置におけ
る再生信号中に挿入されたRESYNCと呼ばれる同期用コー
ドパターンを検出するRESYNC検出回路に関するものであ
る。

尚、本明細書では説明のために光デイスクドライブ装
置を例にとつて説明するが、本発明は光デイスクのみな
らず、磁気デイスクや他の記録媒体を用いたデイスク、
あるいはテープ，カード等の情報再生装置、あるいは情
報伝送装置の受信部にも利用することが可能である。

［従来の技術］追記形あるいは書き換え形の光デイスクのセクタフオ
ーマツトの一例を第11A図に示す。RESYNCは、データ部
のデータ中に一定周期で１バイトづつ、たとえばデータ
20バイトあるいは15バイトに対し、RESYNCが１バイトと
いうように複数個挿入されている。またデータの変調方
式を（2,7）符号記録方式とするとRESYNCのパターン
は、例えば“0010 0000 0010 0100"のように、（2,7）
符号法則上ではデータパターンに表われる可能性が少な
い。したがつて、誤検出の可能性が少ないパターンが選
ばれる。DATA（データ）,CONTROL（コントロール）,EC
C,CRCとRESYNCの部分のさらに詳しいフオーマツトの例
を第11B図に示す。第11B図のように、通常はSYNCとそれ
に続くRESYNCは等間隔で挿入される。図中、SBはSYNCで
RSがRESYNCである。

RESYNCは第12図のようなシフトレジスタ121とANDゲー
ト122〜124とから成るパターンマツチング回路によつて
検出される。第12図の回路では“100000001001"のパタ
ーンがシフトレジスタに入力され終わつた時点でRESYNC
検出信号が“1"となる。RESYNCパターンは普通はDATAパ
ターンに現われないようなパターンを選ぶが、再生信号
品質の劣化によつてRESYNCを誤検出することを防ぐため
にウインドウを設定し、そのウインドウ内で検出された
RESYNC検出信号のみを認知するようにすることが多い。

第13図に従来のRESYNC検出回路のブロツク図、第14図
に第13図の回路の働きを示すタイムチヤートを示す。第
14図の３番目のパルスは、RESYNCを誤検出したものであ
るが、ウインドウによつて誤まつてそのパルスが出力さ
れることを防いでいる。第13図のウインドウ生成回路13
3は、SYNC検出回路132からのSYNC信号を基準としてクロ
ツクをカウントし、RESYNCパターンマツチング回路131
の出力するRESYNC検出信号が発生すると推定される領域
付近で開くようなウインドウを生成する回路である。こ
のウインドウは広すぎても狭すぎてもいけない。第12図
と第13図のクロツクはPLL回路で再生信号に同期したク
ロツクを生成して用いる。

第15図に一般的な情報再生装置を回路ブロツク図を示
す。その動作を概略示すと、記録媒体150上に記録され
たデータは、検出器151でアナログ信号として検出さ
れ、２値化回路152で２値化される。この２値化信号の
中からセクタマーク検出器153でセクタマーク（第11A図
のSM）を検出し、リードゲート生成器154でリードデー
タのゲートを開く。PLL回路はデータシンクロナイザ155
の中にあり、データシンクロナイザ155は同期化された
クロツク155aと、そのクロツクに同期化した同期データ
155bを出力する。このクロツク155aと同期データ155bと
は、復号データを出力する復号器156,アドレスマークを
検出するアドレスマーク（第11A図のAM）検出器157及び
SYNCとRESYNCとを検出するSYNC/RESYNC検出器159とに入
力される。アドレスマーク検出器157の出力は、プリフ
オーマツト部のリードクロツク生成器に入力され、第11
A図に示すプリフオーマツト部をリードするクロツクを
生成する。一方、SYNC/RESYNC検出器159からの出力信号
は、データ部のリードクロツク生成器160に入力され、
第11A図に示すデータ部をリードするクロツクを生成す
る。第15図の出力は、第16図のタイムチヤートのように
復号データと、それと同期するリードクロツクの形で出
力される。

ここで、RESYNCの働きは、PLLで生成するクロツク
が、再生信号の欠落や信号品質の低下などによつて、ク
ロツクの位相がずれたり周期数がはずれたりした時に、
データの位置を再確認するためのものである。したがつ
て、RESYNCの検出ウインドウが狭すぎるとPLLからのク
ロツクが乱れた時に、RESYNCがウインドウからはみ出し
てしまい、それによつてその位置以降は読み取り不能と
なつてしまう。逆に、ウインドウが広すぎると、データ
上の誤まりによつて生じたにせのRESYNCパターンを誤ま
つて検出して、やはりそれ以降読み取りが不能となる。

［発明が解決しようとしている課題］ところで、再生信号品質は、媒体及び装置の部品の経
年変化要因，媒体品質要因，再生環境要因等によつて劣
化する。従つて、再生信号品質劣化が生じると、記録し
たはずのデータ信号が消えたり他のデータに化けたりし
て、様々の問題が生じる。

本発明は、以下に示す課題を解決することにより、情
報再生高品質を維持するRESYNC検出回路を提供する。

再生信号品質劣化によってSYNCが正しく検出できなか
つた時でも、RESYNCを検出することによつて、正しく読
めるようにしたい。何故なら、この種の情報記録装置で
は、通常はECCと呼ばれるエラー符号修正機能がついて
いるので、もしSYNCから最初のRESYNCまでの１ブロツク
が、完全に再生できなくなつたとしても、それ以降のデ
ータを正しく再生することができれば、そのセクタのデ
ータは正しく修復することができる。

RESYNCのウインドウは、前回のRESYNCあるいはSYNCを
基準として設定するのが良い。もしそうでなくて、最初
のSYNCあるいはセクタマークを基準として設定すると、
データ部の中での信号品質劣化によるクロツクの位相ず
れ、周波数ずれに臨機応変に対処することができなくな
る。

を満足するためにはRESYNCのウインドウをなるべく
広げなくてはならない。しかも、そのウインドウがSYNC
ウインドウより狭くてはならない。もしの条件におい
て、RESYNCのウインドウがSYNCのウインドウよりも狭い
と、SYNCパターン付近に信号品質劣化が生じてにせのSY
NCパターンが発生して、しかもそのSYNC誤検出位置が広
いウインドウの最も外側であつた場合、仮に次回のRESY
NCが正しく再生できたとしても、RESYNCウインドウが狭
いことによつてRESYNCがウインドウからはみ出してしま
うので、正しいRESYNC検出はできず、それ以降もRESYNC
検出はできなくなり、そのセクタは再生できなくなる。

逆に、RESYNCウインドウは広すぎてもいけない。通
常、SYNCウインドウはセクタマークはるいはプリフオー
マツト部の最後のデータの時点を基準として設定するの
で、物理的な再生速度の変動に対応するためにある程度
の広さが必要である。また、通常は例えばSYNCは３バイ
トに対しRESYNCは１バイトというようにRESYNCパターン
の方が短いので、RESYNCウインドウをSYNCウインドウよ
りも広く取るのは無理がある。つまり、RESYNCのパター
ンが短いのにRESYNCウインドウを広くとりすぎると、信
号品質劣化によりにせRESYNCパターンを誤検出する危険
性が増大するので好ましくない。

再生品質劣化により、RESYNCパターンが消滅した時で
も、正しくデータが再生できるようにしたい。そのため
には、もしRESYNCパターンがウインドウ内に検出されな
かつた時にも、前回のRESYNCパターンから推定して、そ
のRESYNCパターンが消えたと推定される位置にRESYNCパ
ターンが正しく存在したかのような動作を行なうのが最
も好ましい。

そのためには、RESYNCウインドウが正しいRESYNC位置
に対して前後対称でなくてはならない。もしそうでない
と、信号品質劣化によりにせRESYNCを誤検出した時に、
次回のRESYNCが正しく再生されたとしても、ウインドウ
からはずれてしまう可能性が生じる。また、RESYNCのウ
インドウは全て一定の長さでなくてはならない。もしそ
うでないとすると、やはりにせRESYNC検出時に、次回の
正しいRESYNCがウインドウからはずれる可能性が生じる
からである。

信号品質劣化により、ウインドウ内に誤つてRESYNCが
２個検出されてしまつた時には、それらのうちの少なく
とも１個はにせRESYNCである。この場合には、RESYNC検
出パルスは１個のみ出力するようにしなければならな
い。もしそうでないとして、１個のはずのところが２個
以上のRESYNC検出パルスが出力されたとすると、第15
図，第16図におけるデータ部リードクロツクの数が合わ
なくなり、それ以後の時点で正しくRESYNCやデータが再
生されたとしても、ボタンのかけ違いのようにデータの
ビツトずれが生じて、そのセクタは再生することができ
なくなるからである。

［課題を解決するための手段］この課題を解決するために、本発明のRESYNC検出回路
は、前回のSYNCまたはRESYNC検出パルスから所定後に正
規RESYNC推定パルスを設定する推定パルス設定手段と、
該推定パルスの前後に所定幅のウインドウを設けるウイ
ンドウ設定手段と、前記ウインドウ内のRESYNCを検出す
るRESYNC検出手段と、前記ウインドウ内にRESYNC検出パ
ルスが２個以上検出された時には１個のみをRESYNC検出
パルスとして出力し、RESYNC検出パルスが１個のみ検出
された時にはそのままRESYNC検出パルスとして出力し、
RESYNC検出パルスが検出されなかったときには前記正規
RESYNC推定パルスをRESYNC検出パルスとして出力するパ
ルス出力手段と、前記SYNC検出パルス、RESYNC検出パル
ス及び正規RESYNC推定パルスを等しい時間だけディレイ
させるディレイ手段とを備え、前記RESYNC検出パルスあ
るいは正規RESYNC推定パルスが前記ウインドウよりも後
ろの時点で出力されることを特徴とする。

ここで、前記ウインドウが、前後正規RESYNC推定パル
スに対して前後対称である。又、前記ウインドウがSYNC
検出用のウインドウと等しい長さである。又、前記RESY
NC検出パルス又は正規RESYNC推定パルスとSYNC検出パル
スとの論理和をとって、それをSYNC又はRESYNCパルスと
して出力する。

［実施例］以下、添付図面に従つて本発明の実施例を説明する。

第１図に本実施例のSYNC/RESYNC検出器の第１の構成
例を示すブロツク図を示す。又、第１図中のウインドウ
回路12の実施例を第4A図に、そのタイムチヤートを第4B
図に示す。

ウインドウオープン信号3aとウインドウクローズ信号
5aは、RESYNCのウインドウの開始時点と終了時点とを示
すためのパルス信号である。ウインドウは、第１図中の
デイレイ５をデイレイ４よりも１クロツク長く設定する
ことによつて、正規RESYNC推定パルスに対して、前後が
対称の形となる。つまり、第4B図でいえば、正規RESYNC
パルスに対して前半と後半のウインドウの長さが等しく
なつている。

第4A図のように、マツチング信号11aは、ANDゲート45
でウインドウオープン信号3aとウインドウクローズ信号
5aとの間のウインドウ41aでゲートされて、ウインドウ
内のマツチング信号11aのみがRESYNC検出パルス12aとし
て出力される。しかし、ウインドウ内に１つのマツチン
グ信号11aが現われると、信号46cがフイードバツクされ
てORゲート44を通してウインドウをクローズするため、
ウインドウに現われる２つ目のマツチング信号11aは無
視される。

第4B図中、Ａは正規のRESYNCパターン検出パルス、Ｂ
はにせRESYNCによつて生じたウインドウ内２個めのパル
スである。すると、この回路は第4B図のように、ウイン
ドウ内の最初のパルスＡのみを認知して出力し、２個目
のＢは無視する。またウインドウからはずれた位置にあ
る、にせRESYNC“C"もまた無視する。

また、第１図中のデイレイ回路の第１の実施例を示す
回路図を第２図に、第２の実施例を示す回路図を第３図
に示す。長いデイレイは第２図のカウンタ21〜23とフリ
ツプフロツプ24〜27とインバータ28とから成る回路を、
短いデイレイは第３図のフリツプフロツプ31〜3nから成
る回路を用いると効率的である。

第１図では、まず再生信号からSYNC検出回路15によつ
てSYNC検出信号15aをつくる。次に複数のデイレイ2,3,4
の働きによつて、第１番目のRESYNC位置を推定し、正規
RESYNC推定パルスを生成し、また、その前後にデイレイ
４と５とで推定パルスを中心として対称となるようにウ
インドウが設定できるように、ウインドウオープン3Aと
ウインドウクローズ5aのパルスを生成する。一方、RESY
NCパターンマツチング回路11で生成されたマツチング信
号11aを、ウインドウ回路12でウインドウ内で２個以上
のパルスが出ないようにして、それをRESYNC検出パルス
12aとする。

パルス有無判定回路13は第５図のようにフリツプフロ
ツプ51とインバータ52とからなつていて、ウインドウ内
に１個以上パルスが存在した時は“1"を、存在しなかつ
た時は“0"を出力する。セレクタ回路14は、判定信号が
“1"の場合にはRESYNC検出パルス、“0"の場合には正規
RESYNC推定パルスを選んで出力するわけである。

但し、パルス有無の判定が完了するのは、ウインドウ
よりも後ろでなければならないので、その前にセレクタ
14に正規RESYNC推定パルスが入力しないように、セレク
タ14の入り口にウインドウ後半の長さ以上の長さを持つ
デイレイ1bを設けなくてはならない。また、RESYNCパル
スもそれに合わせて、デイレイ1bと同じ長さのデイレイ
1cを設ける。これによつて最終的なRESYNC信号は常時一
定時間遅れて出力されるわけであるが、これは復号器の
出力を、同じ長さだけ遅延させることによつて解決す
る。第15図でいえば、復号器156の前または後ろにデイ
レイ1bと等しい長さのデイレイを設ければよい。なお、
デイレイ1cをデイレイ1bと等しくするといつても、本実
施例でウインドウ回路12として第４図の回路を用いる場
合は、ウインドウ回路の出力は入力に対して１クロツク
のデイレイがすでにあるので、デイレイ1cの長さは、デ
イレイ1bよりも１クロツク短くするのが正しい。同様に
SYNC検出回路15からのSYNC検出信号もデイレイ1cと同じ
ようにデイレイ1aで遅延される。このようにデイレイの
長さは、実施回路によつて少しづつ異なるわけである
が、本発明の本質にはかかわりない。

さて、第１図におけるセレクタ14は、以上の回路の働
きにより再生信号中にRESYNCが検出された時はそのRESY
NC検出信号を、再生信号品質劣化によりRESYNCが検出で
きなかつた時にはそのかわりに正規RESYNC推定パルスを
出力する。このセレクタ出力14aは、OR回路16によつてS
YNC信号と合わせて１つの信号となつて出力される。ま
た、そのRESYNCのパルスによつてデイレイ２に再入力さ
れ、そのRESYNCのパルスが次回のRESYNCパルスの基準時
点となり、次回のRESYNC位置を推定する。

以上の動作は、第15図のリードゲート信号154aが、ノ
ンアクテイブになるまで連続する。

これらの動作によつて、前回のSYNCまたはRESYNC検出
パルスから推定される正規RESYNC推定パルスを設定し、
またその推定パルスの前後に等しい長さにウインドウを
設け、そのウインドウ内でRESYNCが１個出力されるよう
にし、RESYNCが検出されなかつた時には、正規RESYNC推
定パルスがRESYNC検出パルスのかわりに出力されるよう
になる。

第６図にSYNC及びRESYNC共に正常な場合の動作を説明
するタイムチヤートを示す。このように、ウインドウの
クローズ後に検出されたRESYNCが出力信号として出力さ
れる。

第７図にRESYNC消失時の動作を説明するタイムチヤー
トを示す。再生信号品質劣化によりRESYNCパターンが消
失すると、第６図のようにマツチング信号のパルスが消
えてしまう。この図では、SYNCは正しく検出され最初の
RESYNCも正しく検出されたが、２回目のRESYNCが消失し
たことを示す。この場合でも、セレクト回路14が正規RE
SYNC推定パルスを選択することによりRESYNC信号が出力
され、データは正しく再生することができる。また、次
回のRESYNC検出ウインドウも正しい位置に設置される。

第８図はにせRESYNCパターンが発生した時の動作を示
すタイムチヤートである。この図は、SYNCは正しく検出
され、第１のRESYNCも正しく検出されたが、再生信号に
異常が生じて第２のRESYNC検出ウインドウ内ににせのRE
SYNCパターンが出現してしまつたが、第３のRESYNCには
異常が無かつた場合を示す。

この場合には、第２のRESYNC部分ににせRESYNCパター
ンが出現したことによつて、出力のSYNC・RESYNC信号
は、正しい位置よりも手前で誤りのパルスを出力して、
さらに第3RESYNC検出のウインド位置は誤つて前にずれ
てしまつているが、第3RESYNCが正しく検出されること
によつて、第３のRESYNC信号は出力され、さらに第４の
RESYNC検出のウインドウも正しく設定される。本実施例
の情報再生装置においては、本図のような事態が発生し
ても、第2RESYNCの部分、つまり第３のデータブロツク
の20バイトないしは15バイトは再生不能となるが、次の
ブロツク以降は正しく再生ができるので、エラー訂正コ
ードの働きにより、再生不能となつたセクタを正しく再
生することができる。

第９図に、にせSYNCパターンが発生した時の動作を示
すタイムチヤートを示す。この図は、SYNCパターン部分
に大きな異常信号が発生して、SYNCパターンを正しくな
い位置で誤検出したが、RESYNCは正しく検出された場合
を示す。図のように、にせSYNCを正しい位置より手前で
誤検出したとしても、そのずれ量がRESYNCのウインドウ
の広さ以内であれば、第１のRESYNC検出ウインドウはず
れるものの、RESYNCは正しく検出される。また、第２の
RESYNC以降のRESYNC検出ウインドウは正しく設定され
る。本図のような事態が発生すると、本実施例の情報再
生装置においては、第１のデータブロツクの20バイトな
いしは15バイトは再生できなくなるが、第２のブロツク
以降は正しく再生できるので、エラー訂正コードの働き
により第１のデータブロツクのセクタは正しく再生する
ことができる。

さらに、RESYNC検出ウインドウの長さをSYNC検出ウイ
ンドウの長さと等しくしておけば、SYNCパターンが再生
信号品質劣化により消失してしまつたとしても、RESYNC
が正しく検出できれば、それ以降のデータは再生できる
ので、第１のデータブロツクのセクタを正しく再生する
ことができる。

尚、デイレイ1aからデイレイ５までは、発明の本質を
変えないままで、その構成をいくらでも変えることが可
能である。例えば、第９図のような変更は容易にでき
る。この図の中でデイレイ６は第１図のデイレイ４とデ
イレイ５とを加えた長さのデイレイ、デイレイ７はデイ
レイ４とデイレイ1bとを加えた長さである。この回路に
なると、正規RESYNC推定パルスは実際には存在しない
が、第１図と全く同じ動作をする。

本明細書中に述べた正規RESYNCパルス及びウインドウ
は、説明を容易にするために目で見えるように設定した
もので、たとえ第10図のように正規RESYNC推定パルス及
びウインドウが実信号として回路上に存在しなくても、
本発明と同じ機能を持つ回路は本発明に含まれる。ま
た、第10図の他にもデイレイの組み合わせ方の変更や信
号の形の変更により同じ主旨で、同じ機能を持つ回路も
いくらでも考えられるが、それらは全て本発明に含まれ
る。例えば、本発明のウインドウオープン，ウインドウ
クローズのパルス信号のかわりに、実際のウインドウ信
号を生成して、処理する方法も考えられる。

本発明によれば、前回のSYNCまたはRESYNC検出パルス
位置から推定される正規RESYNC推定パルスを生成し、ま
たその推定パルス位置の前後にウインドウを設け、その
ウインドウ内でRESYNCを検出し、RESYNCが２個以上検出
された時は、１個のみを出力し、またRESYNCが１個のみ
検出された時は、それをそのまま出力し、またRESYNCが
１個も検出されなかつた時には、前述の正規RESYNC推定
パルスをRESYNC検出パルスとして出力させるようにし
て、必ずウインドウ内で１個の最適なRESYNC検出パルス
が出力されるような回路を設けることにより、もし再生
信号品質劣化によりSYNCパターンが消滅してしまつたと
しても次回のRESYNCを正しく再生することにより、再生
可能となり、またRESYNCパターンが消滅してしまつたと
しても、そのRESYNCが消滅したブロツクさえも正しく再
生することができる。

また本発明によれば、前述RESYNCウインドウが前述RE
SYNCパルスに対して、前後対称かつ一定の長さを有する
ことにより、もし再生信号品質劣化によりRESYNCウイン
ドウ内に、にせRESYNCパターンが発生して、それを誤検
出してしまつた場合でも、その誤検出RESYNの１ブロツ
クは再生できなくとも、次回のRESYNCが正しく再生でき
れば、その時点から正しく再生することができるように
なる。

また本発明によれば、前述RESYNCウインドウがSYNC検
出ウインドウと等しい長さを有することにより、もし再
生信号品質劣化により、SYNCウインドウ内に、にせSYNC
パターンが発生して、それを誤検出してしまつたとして
も、次回のRESYNCを正しく再生できれば、その時点から
正しく再生できるようになる。

本発明によれば、前述のRESYNC検出パルス及び正規RE
SYNC推定パルスを等しい長さだけデイレイさせ、RESYNC
検出パルスがRESYNCウインドウよりも後ろの時点で出力
させることにより、を可能なものとしている。

また本発明によれば、前述RESYNCウインドウ内で１個
以上のRESYNC検出パルスが発生したかどうかを判定する
ためのRESYNCパルス有無判定回路を備え、その判定結果
によつて、前述RESYNC検出パルスをデイレイさせた信号
と、前述正規RESYNC位置推定パルスをデイレイさせた信
号との、どちらか一方をセレクトしてそれをRESYNC信号
として出力する回路を設けることにより、を実現可能
なものとしている。

本発明によれば、SYNC検出信号をRESYNC検出パルス及
び正規RESYNC推定パルスをデイレイさせた長さと等しい
長さだけデイレイさせ、前述RESYNC信号とSYNC信号との
論理和をとつてそれをSYNC、RESYNC信号として、SYNCウ
インドウあるいはRESYNCウインドウよりも後ろの時点で
出力する回路を設けることにより、を可能なものにし
ている。

［発明の効果］本発明により、情報再生高品質を維持するRESYNC検出
回路を提供できる。すなわち、RESYNCパターンを検出で
きず、擬似的にRESYNC検出パルスを生成する場合（この
場合に、RESYNC検出パルスの有無の判定が完了するのは
ウインドウより後ろでなければならないので、擬似RESY
NC検出パルスの発生もウインドウより後になる）におい
ても、SYNC検出パルスの出力タイミングとRESYNC検出パ
ルスの出力タイミングをあわせることにより、クロック
の位相ずれ、周波数ずれを防ぐことができる。

更に詳細に示すと、再生信号品質劣化により、SYNCが正しく検出できなか
つた時でも、RESYNCを検出することによつて正しく読め
るようになる。

再生信号品質劣化により、RESYNCパターンが消失して
しまつても、全データ正しく再生することができるよう
になる。

再生信号品質の著しい劣化により、にせのRESYNCパタ
ーンが出現しても、その１ブロツクは再生できないが、
それ以後のブロツクは正しく再生することができる。エ
ラー訂正コードの機能を併用すれば、そのセクタは問題
なく読めることになる。

RESYNC検出ウインドウをより広く設定することがで
き、RESYNCパターンの修正能力を十分に発揮することが
できるので、装置全体のエラー発生率を低下させること
になる。

〜の理由により、信号品質劣化に対して強くなる
ので、更に次の効果が生じる。

_-1記録生成装置においては、媒体の経年変化，環境
変化，汚れ，キズ等の原因によつて再生不能となる危険
性を小さくすることができる。

_-2記録再生装置においては、別のドライブ装置の相
性の問題によつて、別のドライブ装置に媒体を移動する
と、再生できなくなるという危険性を小さくすることが
できる。

_-3記録再生装置においては、ドライブ装置を信号品
質劣化に対して強くできるので、媒体の品質使用を、そ
のぶんだけ下げることができるので、媒体生産上の歩留
まりを向上させることができ、媒体の製造コストを下げ
ることができる。

_-4記録再生装置においては、本発明により、RESYNC
のエラー修正能力を高めることができるので、RESYNCパ
ターンの間隔の長いフオーマツトを採用することがで
き、その分だけ実質記録密度が向上する。

【図面の簡単な説明】

第１図は本実施例のSYNC/RESYNC検出器の第１の構成例
を示す回路ブロツク図、第２図は第１図中のデイレイ回路の第１の実施例を示す
回路図、第３図は第１図中のデイレイ回路の第２の実施例を示す
回路図、第4A図は第１図中のウインドウ回路の実施例を示す回路
図、第4B図は第4A図のウインドウ回路の動作を説明するため
のタイムチヤート、第５図は第１図中のパルス有無判定回路の実施例を示す
回路図、第６図は正常信号入力時の動作を説明するためのタイム
チヤート、第７図はRESYNC消滅信号入力時の動作を説明するための
タイムチヤート、第８図はにせRESYNCパターン入力時の動作を説明するた
めのタイムチヤート、第９図はにせSYNCパターン入力時の動作を説明するため
のタイムチヤート、第10図は本実施例のSYNC/RESYNC検出器の他の構成例を
示すブロツク図、第11A図は光デイスクのセクターフオーマツトの一例を
示す図、第11B図は第11図中のデータ部のフオーマツトの一例を
示す図、第12図は一般的なRESYNCパターンを検出するためのパタ
ーンマツチング回路の一例を示す回路図、第13図は従来のRESYNC回路の一例を示すための回路ブロ
ツク図、第14図は第13図の回路の働きを示すタイムチヤート、第15図は一般的な情報再生装置の中の再生信号処理回路
の構成を示すブロツク図、第16図は第11図回路の出力信号のタイミングを説明する
ためのタイムチヤートである。図中、1a〜1c,2〜７……デイレイ回路、11……RESYNCパ
ターンマツチング回路、12……ウインドウ回路、13……
パルス有無判定回路、14……セレクタ回路、15……SYNC
検出回路、16……OR回路、17……Ｄフリツプフロツプ、
151……検出器、152……２値化回路、153……セクタマ
ーク検出器、154……リードゲート生成器、155……デー
タシンクロナイザ、156……複号器、157……アドレスマ
ーク検出器、158……SYNC/RESYNC検出器、158……プリ
フオーマツト部リードクロツク生成器、160……データ
部リードクロツク生成器である。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 20/10 - 20/14 H04L 7/00 - 7/10

Claims

(57)【特許請求の範囲】

【請求項１】前回のSYNCまたはRESYNC検出パルスから所
定後に正規RESYNC推定パルスを設定する推定パルス設定
手段と、該推定パルスの前後に所定幅のウインドウを設けるウイ
ンドウ設定手段と、前記ウインドウ内のRESYNCを検出するRESYNC検出手段
と、前記ウインドウ内にRESYNC検出パルスが２個以上検出さ
れた時には１個のみをRESYNC検出パルスとして出力し、
RESYNC検出パルスが１個のみ検出された時にはそのまま
RESYNC検出パルスとして出力し、RESYNC検出パルスが検
出されなかったときには前記正規RESYNC推定パルスをRE
SYNC検出パルスとして出力するパルス出力手段と、前記SYNC検出パルス、RESYNC検出パルス及び正規RESYNC
推定パルスを等しい時間だけディレイさせるディレイ手
段とを備え、前記RESYNC検出パルスあるいは正規RESYNC推定パルスが
前記ウインドウよりも後ろの時点で出力されることを特
徴とするRESYNC検出回路。
【請求項２】前記ウインドウが、前記正規RESYNC推定パ
ルスに対して前後対称であることを特徴とする請求項１
に記載のRESYNC検出回路。
【請求項３】前記ウインドウがSYNC検出用のウインドウ
と等しい長さであることを特徴とする請求項１に記載の
RESYNC検出回路。
【請求項４】前記RESYNC検出パルス又は正規RESYNC推定
パルスとSYNC検出パルスとの論理和をとって、それをSY
NC又はRESYNCパルスとして出力することを特徴とする請
求項１に記載のRESYNC検出回路。