JP7374795B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7374795B2
JP7374795B2 JP2020018037A JP2020018037A JP7374795B2 JP 7374795 B2 JP7374795 B2 JP 7374795B2 JP 2020018037 A JP2020018037 A JP 2020018037A JP 2020018037 A JP2020018037 A JP 2020018037A JP 7374795 B2 JP7374795 B2 JP 7374795B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
electrode
semiconductor device
partial region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020018037A
Other languages
English (en)
Other versions
JP2021125559A (ja
Inventor
勇介 小林
比呂 雁木
智明 井口
亮平 下條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020018037A priority Critical patent/JP7374795B2/ja
Priority to US17/015,406 priority patent/US11380790B2/en
Priority to CN202010952414.XA priority patent/CN113224161B/zh
Publication of JP2021125559A publication Critical patent/JP2021125559A/ja
Application granted granted Critical
Publication of JP7374795B2 publication Critical patent/JP7374795B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8613Mesa PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • H01L29/7828Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856Source regions
    • H01L29/0869Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/405Resistive arrangements, e.g. resistive or semi-insulating field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66136PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施形態は、半導体装置に関する。
例えば、トランジスタなどの半導体装置において、特性の向上が望まれる。
特許第6400545号公報
本発明の実施形態は、特性を向上できる半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第1電極、第2電極、第3電極、第1半導体領域、第2半導体領域、第3半導体領域、第1部材及び第1絶縁部材を含む。前記第1電極から前記第2電極への方向は、第1方向に沿う。前記第1半導体領域は、第1部分領域、第2部分領域及び第3部分領域を含み、第1導電形である。前記第2部分領域から前記第1部分領域への第2方向は、前記第1方向と交差する。前記第2半導体領域は、前記第1導電形である。前記第3部分領域は、前記第1方向において、前記第2部分領域と前記第2半導体領域との間にある。前記第3半導体領域は、前記第3部分領域と前記第2半導体領域との間に設けられ、第2導電形である。前記第3半導体領域から前記第3電極への方向は、前記第2方向に沿う。前記第1部分領域から前記第1部材への方向は、前記第1方向に沿う。前記第3部分領域から前記第1部材への方向は、前記第2方向に沿う。前記第1絶縁部材は、第1絶縁領域及び第2絶縁領域を含む。前記第1絶縁領域は、前記第2方向において前記第3部分領域と前記第1部材との間にある。前記第2絶縁領域は、前記第2方向において、前記第3半導体領域と前記第3電極との間にある。前記第1部材は、前記第1部分領域と電気的に接続される。前記第1部材は、前記第2電極と電気的に接続された、または、前記第2電極と電気的に接続されることが可能である。前記第1部材の抵抗率は、前記第1部分領域の抵抗率よりも高く、前記第1絶縁部材の抵抗率よりも低い。
図1は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図2は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図3は、半導体装置の特性を例示するグラフ図である。 図4は、半導体装置の特性を例示するグラフ図である。 図5は、半導体装置の特性を例示するグラフ図である。 図6は、半導体装置の特性を例示するグラフ図である。 図7は、半導体装置の特性を例示するグラフ図である。 図8は、半導体装置の特性を例示するグラフ図である。 図9は、半導体装置の特性を例示するグラフ図である。 図10は、半導体装置の特性を例示するグラフ図である。 図11は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図12は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図13は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図14は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図15は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図16は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図17は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図18は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図19は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図20は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図21は、第2実施形態に係る半導体装置を例示する模式的断面図である。 図22は、第2実施形態に係る半導体装置を例示する模式的断面図である。 図23(a)及び図23(b)は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図24(a)及び図24(b)は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図25(a)及び図25(b)は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図26は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1実施形態)
図1は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図1に示すように、実施形態に係る半導体装置110は、第1電極51、第2電極52、第3電極53、第1半導体領域11、第2半導体領域12、第3半導体領域13、第1部材31、及び、第1絶縁部材40を含む。
第1電極51から第2電極52への方向は、第1方向に沿う。第1方向をZ軸方向とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向及びX軸方向に対して垂直な方向をY軸方向とする。
第1半導体領域11は、第1部分領域11a、第2部分領域11b及び第3部分領域11cを含む。第2部分領域11bから第1部分領域11aへの第2方向は、第1方向(Z軸方向)と交差する。第2方向は、例えば、X軸方向である。第1半導体領域11は、第1導電形である。
第2半導体領域12は、第1導電形である。第1半導体領域11の第3部分領域11cは、第1方向(Z軸方向)において、第2部分領域11bと第2半導体領域12との間にある。
第3半導体領域13は、Z軸方向において、第3部分領域11cと第2半導体領域12との間に設けられる。第3半導体領域13は、第2導電形である。
例えば、第1導電形はn形であり第2導電形はp形である。第1導電形がp形で第2導電形がn形でもよい。以下では、第1導電形がn形であり第2導電形がp形であるとする。
第3半導体領域13から第3電極53への方向は、第2方向(例えば、X軸方向)に沿う。例えば、第2半導体領域12の一部から第3電極53の一部への方向がX軸方向に沿ってもよい。第3部分領域11cの一部から第3電極53の一部への方向がX軸方向に沿ってもよい。
第1部分領域11aから第1部材31への方向は、第1方向(Z軸方向)に沿う。第3部分領域11cから第1部材31への方向は、第2方向(X軸方向)に沿う。
第1絶縁部材40は、第1絶縁領域41及び第2絶縁領域42を含む。第1絶縁領域41は、第2方向(X軸方向)において、第3部分領域11cと第1部材31との間にある。第2絶縁領域42は、第2方向において、第3半導体領域13と第3電極53との間にある。
第1電極51は、例えば、ドレイン電極である。第2電極52は、例えば、ソース電極である。第3電極53は、例えば、ゲート電極である。第3電極53の電位を制御することで、第1電極51と第2電極52との間に流れる電流を制御できる。第3電極53の電位は、例えば、第2電極52の電位を基準にしたときの電位である。半導体装置110は、例えば、トランジスタである。第2絶縁領域42は、例えば、ゲート絶縁膜として機能する。
この例では、半導体装置110は、第4半導体領域14及び第5半導体領域15を含む。第4半導体領域14は、第2電極52と電気的に接続される。第4半導体領域14は、第2導電形(例えば、p形)である。例えば、第4半導体領域14における第2導電形の不純物の濃度は、第3半導体領域13における第2導電形の不純物の濃度よりも高い。
第5半導体領域15は、第1電極51と第1半導体領域11との間に設けられる。第5半導体領域15は第1導電形(例えば、n形)である。例えば、第5半導体領域15における第1導電形の不純物の濃度は、第1半導体領域11における第1導電形の不純物の濃度よりも高い。
例えば、第2半導体領域12における第1導電形の不純物の濃度は、第1半導体領域11における第1導電形の不純物の濃度よりも高い。
第1~第5半導体領域11~15は、例えば、シリコンを含む。これらの半導体領域は、化合物半導体を含んでもよい。第1~第5半導体領域11~15がシリコンを含む場合、第1導電形(n形)の不純物は、例えば、As及びPよりなる群から選択された少なくとも1つを含む。第2導電形(p形)の不純物は、例えば、B及びAlよりなる群から選択された少なくとも1つを含む。
第1半導体領域11における第1導電形の不純物の濃度は、例えば、1×1016/cm以上1×1017/cm以下である。第2半導体領域12における第1導電形の不純物の濃度は、例えば、1×1018/cm以上5×1019/cm以下である。第3半導体領域13における第2導電形の不純物の濃度は、例えば、5×1016/cm以上1×1018/cm以下である。第4半導体領域14における第2導電形の不純物の濃度は、例えば、1×1018/cm以上5×1019/cm以下である。第5半導体領域15における第1導電形の不純物の濃度は、例えば、5×1018/cm以上5×1019/cm以下である。
第1半導体領域11は、例えば、n領域である。第2半導体領域12は、例えば、n領域である。第3半導体領域13は、例えば、p領域である。第4半導体領域14は、例えば、p領域である。第5半導体領域15は、例えば、n領域である。
第2電極52は、例えば、第2半導体領域12及び第4半導体領域14と接する。
この例では、第1部材31の少なくとも一部は、第1方向(Z軸方向)において、第1部分領域11aと、第3電極53の少なくとも一部と、の間にある。第1絶縁部材40は、第3絶縁領域43を含む。第3絶縁領域43は、Z軸方向において、第1部材31と第3電極53との間にある。第3絶縁領域43は、第1部材31と第3電極53とを電気的に絶縁する。
この例では、半導体装置110は、第2絶縁部材48をさらに含む。第2絶縁部材48は、第3電極53と第2電極52との間を電気的に絶縁する。
第1絶縁部材40及び第2絶縁部材48は、例えば、酸化シリコン(例えば、SiO)を含む。第1絶縁部材40及び第2絶縁部材48は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム、及び、酸化ハフニウムよりなる群から選択された少なくとも1つを含んでもよい。
第1部材31は、第1部分領域11aと電気的に接続される。例えば、第1部材31は、第1部分領域11aと接する。
第1部材31は、第2電極52と電気的に接続される。または、第1部材31は、第2電極52と電気的に接続されることが可能である。図1の例では、半導体装置110は、第1導電部61を含む。第1導電部61は、第1部材31と第2電極52とを電気的に接続する。図1の例では、配線61Lが設けられる。配線61Lは、図1の断面とは異なる位置を通って、第1部材31と第2電極52とを電気的に接続する。図1に示すように、端子61Tが設けられてもよい。端子61Tは、第1導電部61と電気的に接続される。半導体装置110に含まれない配線などにより、端子61Tが第2電極52と電気的に接続されてもよい。
例えば、第1部材31の抵抗率は、第1部分領域11aの抵抗率よりも高く、第1絶縁部材40の抵抗率よりも低い。例えば、第1部材31の抵抗率は、第1半導体領域11の抵抗率よりも高い。第1部材31の抵抗率は、第1~第3電極51~53の抵抗率よりも高くてもよい。第1部材31は、例えば、「高抵抗膜」である。
実施形態によれば、例えば、オフ時に第1部材31に微小な電流が流れることが可能である。これにり、例えば、第3部分領域11c(例えばメサ領域)における電界を均一化できる。例えば、ソース-ドレイン間の電荷量Qossを低減できる。これにより、例えば、損失を抑制できる。例えば、消費電力を低減できる。例えば、ゲート絶縁膜に印加される電界を低減できる。例えば、高い信頼性が得られる。実施形態によれば、例えば、特性を向上できる半導体装置を提供できる。
第1部材31は、以下のような各種の材料を含んでもよい。第1部材31は、例えば、第1材料、第2材料、第3材料、第4材料、第5材料及び第6材料よりなる群から選択された少なくとも1つを含む。第1材料は、例えば、Si、N及びOを含む。
第2材料は、例えば、Si、N及びOを含む。第2材料は、例えば、Si-Nの結合、N-Oの結合、及び、N-Nの結合を含む。第2材料は、例えば、酸素ドープされたSIPOS(Semi-insulating Poly-crystalline Silicon)を含む。第2材料は、例えば、SiH、NO、及び、Nの混合材料である。
第3材料は、Si、N及びOを含む。第3材料は、例えば、Si-Nの結合、N-Hの結合、及び、N-Nの結合を含む。第3材料は、例えば、窒素ドープされたSIPOSである。第3材料は、SiH、NH、及び、Nの混合材料である。
第4材料は、例えば、Siと、Cと、第1元素と、を含む。第1元素は、B及びNよりなる群から選択された少なくとも1つを含む。第5材料は、例えば、Siと、Oと、第2元素と、を含む。第2元素は、Fe、Au、Ni、Ta、W及びTiよりなる群から選択された少なくとも1つを含む。第6材料は、例えば、第3元素及び第4元素を含む。第3元素は、In、Al及びGaよりなる群から選択された少なくとも1つを含む。第4元素は、P、As、B、Fe、Au、Ni、Ti、Ta、W及びTiよりなる群から選択された少なくとも1つを含む。
このような材料により、例えば、第1部材31は、適切な抵抗率を有することができる。これにより、上記のように、特性を向上できる半導体装置を提供できる。
1つの例において、第1部材31の抵抗率は、5×10Ωm以上8×1011Ωm以下である。
図1に例示する半導体装置110の構成は、例えば、半導体装置の端(周辺領域)に設けられてもよい。または、図1に例示する半導体装置110の構成は、例えば、半導体装置の内側部分に設けられてもよい。
図2は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図2に示すように、実施形態に係る半導体装置111は、第1電極51、第2電極52、第3電極53、第1半導体領域11、第2半導体領域12、第3半導体領域13、第1部材31、及び、第1絶縁部材40に加えて、第1対向部材31Cを含む。半導体装置111について以下に説明する部分を除いて、半導体装置111は、半導体装置110と同様の構成を有してよい。
図2に示すように、第3部分領域11cは、第2方向(X軸方向)において第1対向部材31Cと第1部材31との間にある。
第1絶縁部材40は、第1対向絶縁領域41Cをさらに含む。第1対向絶縁領域41Cは、第2方向(X軸方向)において、第1対向部材31Cと第3部分領域11cとの間にある。第1半導体領域11は、第1対向部分領域11aCをさらに含む。第2部分領域11bは、第2方向において第1対向部分領域11aCと第1部分領域11aとの間にある。第1対向部分領域11aCから第1対向部材31Cへの方向は、第1方向(Z軸方向)に沿う。
第1対向部材31Cは、第1対向部分領域11aCと電気的に接続される。例えば、第1対向部材31Cは、第1対向部分領域11aCと接する。
例えば、第1対向部材31Cの抵抗率は、第1部分領域11aの抵抗率よりも高く、第1絶縁部材40の抵抗率よりも低い。例えば、第1対向部材31Cの抵抗率は、第1対向部分領域11aCの抵抗率よりも高い。例えば、第1対向部材31Cは、上記の、第1材料、第2材料、第3材料、第4材料、第5材料及び第6材料よりなる群から選択された少なくとも1つを含む。
例えば、第3部分領域11cは、第1絶縁領域41及び第1対向絶縁領域41Cを介して、第1部材31及び第1対向部材31Cに挟まれる。
半導体装置111において、例えば、オフ時に第1部材31及び第1対向部材31Cに微小な電流が流れることが可能である。これにり、例えば、第3部分領域11c(例えばメサ領域)における電界を均一化できる。例えば、ソース-ドレイン間の電荷量Qossを低減できる。これにより、例えば、損失を抑制できる。例えば、消費電力を低減できる。例えば、ゲート絶縁膜に印加される電界を低減できる。例えば、高い信頼性が得られる。実施形態によれば、例えば、特性を向上できる半導体装置を提供できる。
図2に示すように、半導体装置111は、第3対向電極53Cをさらに含んでもよい。この例では、第3対向電極53Cは、第1対向部材31Cと第2電極52との間に設けられる。第3対向電極53Cは、例えば、ゲート電極として機能する。この例では、第3対向電極53Cと第2電極52との間に第2対向絶縁部材48Cが設けられている。
図2に例示した構造(第1部材31及び第3電極53を含む構造)が複数設けられてもよい。複数のこのような構造は、例えば、X軸方向に沿って並ぶ。
例えば、第1部材31及び第1対向部材31Cは、Y軸方向に延びる帯状である。例えば、第3電極53及び第3対向電極53Cは、Y軸方向に延びる帯状である。Y軸方向は、例えば、第1方向及び第2方向を含む平面と交差する。
図1及び図2に示すように、第1部材31は、第1端31aと、第2端31bと、を含む。第2端31bは、第1方向(Z軸方向)において第1部分領域11aと第1端31aとの間にある。第1端31aの第1方向(Z軸方向)における位置は、第3部分領域11cと第3半導体領域13との境界13Bの第1方向における位置と、第2端31bの第1方向における位置と、の間にある。例えば、第1端31aは、例えば、第1部材31の上端である。境界13Bは、第3半導体領域13の下端である。例えば、第1部材31の上端は、第3半導体領域13の下端よりも下にある。これにより、pn接合の部分での電界が上昇することが抑制できる。
図1に示すように、第1絶縁領域41の第2方向(X軸方向)に沿う長さを長さt41とする。第2絶縁領域42の第2方向(X軸方向)に沿う長さを長さt42とする。長さt42は、長さt41よりも短い。ゲート絶縁膜に対応する第2絶縁領域42の長さt42(厚さ)が短いことで、適切な電気的な特性(例えばしきい値電圧など)が得やすくなる。
長さt42は、例えば、10nm以上100nm以下であることが好ましい。長さt41は、例えば、20nm以上250nm以下であることが好ましい。1つの例において、長さt42は、45nm以上55nm未満であり、長さt41は、90nm以上110nm以下である。
以下、半導体装置111の特性の例について説明する。以下の例では、第1対向部材31Cは第1部材31と同様の構成及び特性を有し、第3対向電極53Cは、第3電極53と同様の構成及び特性を有する。
図3及び図4は、半導体装置の特性を例示するグラフ図である。
図3は、第1部材31の抵抗率とブロッキング電圧との関係のシミュレーション結果の例を示している。図3の横軸は、第1部材31の抵抗率R1である。図3の縦軸は、ブロッキング電圧BVである。図3に示すように、第1部材31の抵抗率R1が、5×10Ωcm以上において、高いブロッキング電圧BVが得られる。
図4は、第1部材31の抵抗率とドレイン電流との関係のシミュレーション結果の例を示している。図4の横軸は、第1部材31の抵抗率R1である。図4の縦軸は、ドレイン電流Idである。図4には、第1部材31を流れる電流成分I1と、第3部分領域11cを流れる電流成分I2と、が示されている。図4に示すように、抵抗率R1が低くなると、電流成分I1は増大する。例えば、抵抗率R1が8×10 Ωcm以下において、電流成分I1は、電流成分I2よりも大きくなる。
実施形態において、第1部材31の抵抗率は、例えば、5×10Ωm以上8×1011Ωm以下であることが好ましい。これにより、例えば、高いブロッキング電圧BVが得られる。これにより、電流成分I1を効果的に大きくでき、例えば、第3部分領域11cにおける電界を効果的に均一化できる。例えば、ソース-ドレイン間の電荷量Qossを効果的に低減できる。
図5は、半導体装置の特性を例示するグラフ図である。
図5は、第1部材31の厚さ(長さt41)とブロッキング電圧との関係のシミュレーション結果の例を示している。図5の横軸は、第1部材31の厚さ(長さt41)である。図5の縦軸は、ブロッキング電圧BVである。図5に示すように、第1部材31の厚さ(長さt41)が薄くなると、ブロッキング電圧BVが上昇する。例えば、長さt41が20nm以上250nm以下において、特に高いブロッキング電圧BVが得られる。実施形態において、長さt41は20nm以上250nm以下であることが好ましい。これにより、高いブロッキング電圧BVが得やすくなる。長さt41は20nm以上200nm以下でもよい。
図6は、半導体装置の特性を例示するグラフ図である。
図6は、第3部分領域11cにおける電界の深さ方向の分布のシミュレーション結果を例示している。図6には、第1部材31を含む半導体装置111の特性と、参考例の半導体装置119の特性と、が例示されている。半導体装置119においては、第1部材31の抵抗率が1×1010Ωcmであり、第1部材31と第1部分領域11aとの間には、絶縁膜が設けられている。図6の横軸は、Z軸方向(深さ方向)における位置pZである。縦軸は、電界EFである。図6において、位置pZが約1μmから約5μmの領域が、第1部材31が設けられる深さに対応する。
図6に示すように、参考例の半導体装置119においては、第1部材31の上端及び下端の位置において、電界EFのピークが生じる。これに対して、半導体装置111においては、電界EFは実質的に均一である。このように、実施形態においては、電界EFを均一にし易い。
図7は、半導体装置の特性を例示するグラフ図である。
図7は、第1半導体領域11における第1導電形(n形)の不純物の濃度とブロッキング電圧との関係のシミュレーション結果の例を示している。図7の横軸は、不純物の濃度C1である。縦軸は、ブロッキング電圧BVである。図7には、半導体装置111と半導体装置119とにおける特性が例示されている。
図7に示すように、半導体装置119においては、不純物の濃度C1が高くなると、ブロッキング電圧BVが急激に低下する。半導体装置111においては、濃度C1が高い場合も、高いブロッキング電圧BVを維持できる。これは、実施形態においては、電界EFの均一性が高いことに起因する。
実施形態においては、例えば、参考例と同じブロッキング電圧が得られるときの不純物の濃度C1を高くできる。実施形態においては、同じ濃度C1において、参考例よりも高いブロッキング電圧BVが得られる。
図8~図10は、半導体装置の特性を例示するグラフ図である。
これらの図は、第1半導体領域11における不純物の濃度C1を変えたときの特性のシミュレーション結果の例を示している。図8~図10の横軸は、ブロッキング電圧BVである。図8の縦軸は、ゲート電圧が10Vのときのオン抵抗RonAである。図9の縦軸は、ドレイン電圧が0Vから50Vの範囲で放出される、ソース-ドレイン間の電荷量Qossである。図10の縦軸は、オン抵抗RonA及び電荷量Qossの積である。これらの図には、半導体装置111の特性と、参考例の半導体装置119の特性と、が示されている。
図8に示すように、半導体装置111においては、半導体装置119と比べて、高いブロッキング電圧BV及び低いオン抵抗RonAの少なくともいずれかが得られる。図9に示すように、半導体装置111においては、半導体装置119と比べて、高いブロッキング電圧BV及び小さい電荷量Qossの少なくともいずれかが得られる。図10に示すように、半導体装置111においては、半導体装置119と比べて、高いブロッキング電圧BV、及び、小さいオン抵抗RonA及び電荷量Qossの積の少なくともいずれかが得られる。
例えば、ブロッキング電圧BVが104Vの時に着目する。半導体装置111においては、参考例を基準にして、オン抵抗RonAを23%低減できる。これは、例えば、半導体装置111においては、均一な電界EFが得られるため、第1半導体領域11における不純物の濃度C1を高くすることができることに起因する。例えば、ブロッキング電圧BVが104Vの時に着目すると、半導体装置111においては、参考例を基準にして、電荷量Qossを74%低減できる。例えば、ブロッキング電圧BVが104Vの時に着目すると、半導体装置111においては、参考例を基準にして、オン抵抗RonA及び電荷量Qossの積を80%低減できる。
このように、実施形態によれば、ブロッキング電圧BVとオン抵抗RonAとのトレードオフを改善できる。実施形態によれば、ブロッキング電圧BVと電荷量Qossとのトレードオフを改善できる。実施形態によれば、ブロッキング電圧BVと、オン抵抗RonA及び電荷量Qossの積と、のトレードオフを改善できる。
以下、実施形態に係る半導体装置のいくつかの例について説明する。以下の説明において、半導体装置110または半導体装置111と同様の部分については、適宜省略される。
図11~図15は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図11に示すように、実施形態に係る半導体装置112において、第1導電部61は、第1導電領域61a及び第2導電領域61bを含む。第1導電領域61aは、例えば、第1端31aと接する。第2導電領域61bは、Z軸方向に延びる。第2導電領域61bは、第1導電領域61a及び第2電極52と接する。このような第1導電部61により第1部材31と第2電極52とが電気的に接続されてもよい。
図12に示す実施形態に係る半導体装置113のように、第1導電部61は、Z軸方向に沿って延びてもよい。第1導電部61は、例えば、第1部材31及び第2電極52と接する。図12に示すように、第1対向導電部61Cにより、第1対向部材31Cが第2電極52と電気的に接続されてもよい。
図13に示すように、実施形態に係る半導体装置114は、第6半導体領域16を含む。第6半導体領域16は、第1部分領域11aと第1部材31との間に設けられる。第6半導体領域16は、第1導電形である。第6半導体領域16は、第1部分領域11a及び第1部材31と電気的に接続される。第6半導体領域16における第1導電形の不純物の濃度は、第1半導体領域11における第1導電形の不純物の濃度よりも高い。第6半導体領域16は、例えば、n領域である。第6半導体領域16を設けることで、第1部分領域11a及び第1部材31が、低いコンタクト抵抗で、安定して電気的に接続される。
図14に示すように、実施形態に係る半導体装置115においては、第1半導体領域11において、第1部分領域11a、第2部分領域11b及び第1対向部分領域11aCにおける不純物の濃度は、第3部分領域11c(例えば、n領域)よりも高い。このように、第3部分領域11cにおける第1導電形の不純物の濃度は、第1部分領域11aにおける第1導電形の不純物の濃度よりも低くてもよい。
図15に示すように、実施形態に係る半導体装置116は、第7半導体領域17を含む。第7半導体領域17は、第3部分領域11cと第3半導体領域13との間に設けられる。第7半導体領域17は、記第1導電形である。第7半導体領域17における第1導電形の不純物の濃度は、第3部分領域11cにおける第1導電形の不純物の濃度よりも低い。第7半導体領域17は、例えば、n領域である。第7半導体領域17を設けることで、例えば、ゲート電圧が負のときのブロッキング電圧BVが改善できる。
半導体装置112~116においても、特性を向上できる半導体装置を提供できる。
図16は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図16に示すように、実施形態に係る半導体装置120においては、第1半導体領域11は、第4部分領域11dをさらに含む。第2部分領域11bは、第2方向(X軸方向)において、第4部分領域11dと第1部分領域11aとの間にある。第3電極53は、第1方向(Z軸方向)において、第4部分領域11dと第2電極52との間にある。第1絶縁部材40は、第3絶縁領域43を含む。第3絶縁領域43は、第1方向(Z軸方向)において、第4部分領域11dと第3電極53との間にある。
図17は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図17に示すように、実施形態に係る半導体装置121においては、半導体装置120の構成において、第1対向部材31Cがさらに設けられる。
半導体装置120及び121においては、第3電極53は、X軸方向において、第1部材31とは異なる位置にある。半導体装置120及び121においても、例えば、オフ時に第1部材31及び第1対向部材31Cに微小な電流が流れることが可能である。これにとり、例えば、第3部分領域11c(例えばメサ領域)における電界を均一化できる。例えば、ソース-ドレイン間の電荷量Qossを低減できる。これにより、例えば、損失を抑制できる。例えば、消費電力を低減できる。例えば、ゲート絶縁膜に印加される電界を低減できる。例えば、高い信頼性が得られる。半導体装置120及び121においても、例えば、特性を向上できる半導体装置を提供できる。
図18~図20は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図18に示すように、実施形態に係る半導体装置122は、第2導電部62を含む。第2導電部62は、第2電極52と電気的に接続される。図18の例のように、例えば、配線62Lにより、第2導電部62が第2電極52と電気的に接続されてもよい。
第2導電部62は、第1方向(Z軸方向)において、第4部分領域11dと第3電極53との間にある。第1絶縁部材40は、第4絶縁領域44を含む。第4絶縁領域44は、第1方向(Z軸方向)において第4部分領域11dと第2導電部62との間にある。第3絶縁領域43は、第1方向において第2導電部62と第3電極53との間にある。第2導電部62により、例えば、帰還容量を低減することができる。
図19に示す実施形態に係る半導体装置123のように、第1導電部61は、第1導電領域61a及び第2導電領域61bを含んでもよい。第1対向導電部61Cは、第1対向導電領域61aC及び第2対向導電領域61bCを含んでもよい。
図20に示す実施形態に係る半導体装置124のように、半導体装置123において、第2導電部62が設けられてもよい。半導体装置124において、配線62L(図18参照)が設けられてもよい。
半導体装置122~124においても、特性を向上できる半導体装置を提供できる。
(第2実施形態)
図21は、第2実施形態に係る半導体装置を例示する模式的断面図である。
図21に示すように、実施形態に係る半導体装置130は、第1電極51、第2電極52、第1半導体領域11、第2半導体領域12、第1部材31、及び、第1絶縁部材40を含む。
第1電極51から第2電極52への方向は、第1方向(例えばZ軸方向)に沿う。第1半導体領域11は、第1部分領域11a、第2部分領域11b及び第3部分領域11cを含む。第1半導体領域11は、第1導電形である。第2部分領域11bから第1部分領域11aへの第2方向は、第1方向と交差する。第2方向は、例えば、X軸方向である。
第2半導体領域12は、第2導電形である。第3部分領域11cは、第1方向(Z軸方向)において、第2部分領域11bと第2半導体領域12との間にある。
第1部分領域11aから第1部材31への方向は、第1方向(Z軸方向)に沿う。第3部分領域11cから第1部材31への方向は、第2方向(X軸方向)に沿う。第1絶縁部材40は、第1絶縁領域41を含む。第1絶縁領域41は、第2方向(X軸方向)において、第3部分領域11cと第1部材31との間にある。第1部材31は、第1部分領域11aと電気的に接続される。または、第1部材31は、第2電極52と電気的に接続されることが可能である。例えば、図1及び図2に関して説明した配線61L及び端子61Tの少なくともいずれかが設けられてもよい。これにより、第1部材31は、第2電極52と電気的に接続されることが可能である。半導体装置130は、例えば、ダイオードである。
第1部材31の抵抗率は、例えば、第1部分領域11aの抵抗率よりも高く、第1絶縁部材40の抵抗率よりも低い。例えば、第1部材31は、上記の、第1材料、第2材料、第3材料、第4材料、第5材料及び第6材料よりなる群から選択された少なくとも1つを含んでもよい。
このような第1部材31を設けることで、例えば、電界の集中が抑制できる。これにより、特性を向上できる半導体装置を提供できる。
図22は、第2実施形態に係る半導体装置を例示する模式的断面図である。
図22に示す実施形態に係る半導体装置131のように、第1対向部材31C及び第1対向導電部61Cを含んでもよい。第1絶縁部材4は、第1対向絶縁領域41Cを含んでもよい。半導体装置131においても、特性を向上できる半導体装置を提供できる。
以下、実施形態に係る半導体装置の製造方法の例について説明する。以下では、半導体装置111の製造方法の例について説明する。
図23(a)、図23(b)、図24(a)、図24(b)、図25(a)、図25(b)、及び、図26は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図23(a)に示すように、例えば、第5半導体領域15(例えば半導体基板)の上に、第1半導体領域11となるn形半導体層を形成する。n形半導体層の厚さは、例えば、8.75μmである。n形半導体層は、例えば、エピタキシャル成長により形成される。
図23(b)に示すように、マスクとなるシリコン酸化膜を形成した後、n形半導体層の一部を除去し、トレンチを形成し、熱酸化により、n形半導体層の表面部分から絶縁膜40F(例えばSiO膜)を形成する。絶縁膜40Fは、第1絶縁部材40の少なくとも一部となる。絶縁膜40Fの厚さは、例えば、20nm以上250nm以下である。
図24(a)に示すように、ドライエッチングにより、トレンチの底部及びn形半導体層の頂部の上に位置する絶縁膜40Fを除去し、この後、第1部材31となる膜31Fを形成する。膜31Fは、例えば、低濃度で不純物を含むポリシリコンでもよい。膜31Fは、例えば、Feを含むInP膜でもよい。膜31Fの一部をエッチングにより除去する。
図24(b)に示すように、第1導電部61として、例えば、高濃度で不純物を含むポリシリコン膜を形成する。
図25(a)に示すように、第3絶縁領域43及び第2絶縁領域42となる絶縁膜(例えば、SiO膜)を形成し、さらに、第3電極53を形成する。必要に応じて、不要な膜を除去する。
図25(b)に示すように、第2絶縁部材48を形成し、p形の不純物を導入し、n形の不純物を導入して、第3半導体領域13及び第2半導体領域12を形成する。
図26に示すように、第1電極51及び第2電極52を形成する。これにより、例えば、半導体装置111が得られる。
実施形態によれば、特性を向上できる半導体装置を提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる電極、半導体領域、部材、絶縁部材及び導電部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
11~17…第1~第7半導体領域、 11a~11d…第1~第4部分領域、 11aC…第1対向部分領域、 13B…境界、 31…第1部材、 31C…第1対向部材、 31F…膜、 31a、31b…第1、第2端、 40…第1絶縁部材、 40F…絶縁膜、 41~44…第1~第4絶縁領域、 41C…第1対向絶縁領域、 48…第2絶縁部材、 48C…第2対向絶縁部材、 51~53…第1~第3電極、 53C…第3対向電極、 61、62…第1、第2導電部、 61C、62C…第1、第2対向導電部、 61L、62L…配線、 61T…端子、 61a、62b…第1、第2導電領域、 61aC、62bC…第1、第2対向導電領域、 110~116、119、120~124,130、131…半導体装置、 BV…ブロッキング電圧、 C1…濃度、 EF…電界、 I1、I2…電流成分、 Id…ドレイン電流、 Qoss…電荷量、 R1…抵抗率、 RonA…オン抵抗、 pZ…位置、 t41、t42…長さ

Claims (15)

  1. 第1電極と、
    第2電極であって、前記第1電極から前記第2電極への方向は、第1方向に沿う、前記第2電極と、
    第1部分領域、第2部分領域及び第3部分領域を含む第1導電形の第1半導体領域であって、前記第2部分領域から前記第1部分領域への第2方向は、前記第1方向と交差した、前記第1半導体領域と、
    前記第1導電形の第2半導体領域であって、前記第3部分領域は、前記第1方向において、前記第2部分領域と前記第2半導体領域との間にある、前記第2半導体領域と、
    前記第3部分領域と前記第2半導体領域との間に設けられた第2導電形の第3半導体領域と、
    第3電極であって、前記第3半導体領域から前記第3電極への方向は、前記第2方向に沿う、前記第3電極と、
    第1部材であって、前記第1部分領域から前記第1部材への方向は、前記第1方向に沿い、前記第1部材は、前記第1方向において前記第1部分領域と前記第3電極との間にあり、前記第3部分領域から前記第1部材への方向は、前記第2方向に沿う、前記第1部材と、
    第1絶縁領域及び第2絶縁領域を含む第1絶縁部材であって、前記第1絶縁領域は、前記第2方向において前記第3部分領域と前記第1部材との間にあり、前記第2絶縁領域は、前記第2方向において、前記第3半導体領域と前記第3電極との間にある、前記第1絶縁部材と、
    を備え、
    前記第1部材は、前記第1部分領域と電気的に接続され、
    前記第1部材は、前記第2電極と電気的に接続された、または、前記第2電極と電気的に接続されることが可能であり、
    前記第1部材は、第1材料、第2材料、第3材料、第4材料、第5材料及び第6材料よりなる群から選択された少なくとも1つを含み、
    前記第1材料は、Si、N及びOを含み、
    前記第2材料は、Si-Nの結合、N-Oの結合、及び、N-Nの結合を含み、
    前記第3材料は、Si-Nの結合、N-Hの結合、及び、N-Nの結合を含み、
    前記第4材料は、Siと、Cと、第1元素と、を含み、前記第1元素は、B及びNよりなる群から選択された少なくとも1つを含み、
    前記第5材料は、Siと、Oと、第2元素と、を含み、前記第2元素は、Fe、Au、Ni、Ta、W及びTiよりなる群から選択された少なくとも1つを含み、
    前記第6材料は、第3元素及び第4元素を含み、前記第3元素は、In、Al及びGaよりなる群から選択された少なくとも1つを含み、前記第4元素は、P、As、B、Fe、Au、Ni、Ti、Ta、W及びTiよりなる群から選択された少なくとも1つを含む、半導体装置。
  2. 第1対向部材をさらに備え、
    前記第3部分領域は、前記第2方向において前記第1対向部材と前記第1部材との間にあり、
    前記第1絶縁部材は、第1対向絶縁領域をさらに含み、前記第1対向絶縁領域は、前記第2方向において、前記第1対向部材と前記第3部分領域との間にあり、
    前記第1半導体領域は、第1対向部分領域をさら含み、前記第2部分領域は、前記第2方向において前記第1対向部分領域と前記第1部分領域との間にあり、
    前記第1対向部分領域から前記第1対向部材への方向は、前記第1方向に沿い、
    前記第1対向部材は、前記第1対向部分領域と電気的に接続され、
    前記第1対向部材は、前記第1材料、前記第2材料、前記第3材料、前記第4材料、前記第5材料及び前記第6材料よりなる群から選択された少なくとも1つを含む、請求項記載の半導体装置。
  3. 前記第1絶縁領域の前記第2方向に沿う長さは、20nm以上250nm以下である、請求項1または2に記載の半導体装置。
  4. 前記第1部材と前記第2電極とを電気的に接続する第1導電部をさらに備えた、請求項1~のいずれか1つに記載の半導体装置。
  5. 前記第1部材と電気的に接続された端子をさらに備えた、請求項1~のいずれか1つに記載の半導体装置。
  6. 前記第1部材は、第1端と、第2端と、を含み、
    前記第2端は、前記第1方向において前記第1部分領域と前記第1端との間にあり、
    前記第1端の前記第1方向における位置は、前記第3部分領域と前記第3半導体領域との境界の前記第1方向における位置と、前記第2端の前記第1方向における位置との間にある、請求項1~のいずれか1つに記載の半導体装置。
  7. 前記第1部材の少なくとも一部は、前記第1方向において、前記第1部分領域と、前記第3電極の少なくとも一部と、の間にあり、
    前記第1絶縁部材は、第3絶縁領域を含み、
    前記第3絶縁領域は、前記第1部材と前記第3電極との間にある、請求項1~のいずれか1つに記載の半導体装置。
  8. 前記第1部分領域と前記第1部材との間に設けられた前記第1導電形の第6半導体領域をさらに備え、
    前記第6半導体領域は、前記第1部分領域及び前記第1部材と電気的に接続され、
    前記第6半導体領域における前記第1導電形の不純物の濃度は、前記第1半導体領域における前記第1導電形の不純物の濃度よりも高い、請求項記載の半導体装置。
  9. 前記第3部分領域における前記第1導電形の不純物の濃度は、前記第1部分領域における前記第1導電形の不純物の濃度よりも低い、請求項記載の半導体装置。
  10. 前記第3部分領域と前記第3半導体領域との間に設けられた前記第1導電形の第7半導体領域をさらに備え、
    前記第7半導体領域における前記第1導電形の不純物の濃度は、前記第3部分領域における前記第1導電形の不純物の濃度よりも低い、請求項のいずれか1つに記載の半導体装置。
  11. 前記第1半導体領域は、第4部分領域をさらに含み、
    前記第2部分領域は、前記第2方向において、前記第4部分領域と前記第1部分領域との間にあり、
    前記第3電極は、前記第1方向において、前記第4部分領域と前記第2電極との間にあり、
    前記第1絶縁部材は、第3絶縁領域をさらに含み、
    前記第3絶縁領域は、前記第1方向において前記第4部分領域と前記第3電極との間にある、請求項1~のいずれか1つに記載の半導体装置。
  12. 前記第2電極と電気的に接続された第2導電部をさらに備え、
    前記第2導電部は、前記第1方向において、前記第4部分領域と前記第3電極との間にあり、
    前記第1絶縁部材は、第4絶縁領域をさらに含み、
    前記第4絶縁領域は、前記第1方向において前記第4部分領域と前記第2導電部との間にあり、
    前記第3絶縁領域は、前記第1方向において前記第2導電部と前記第3電極との間にある、請求項1記載の半導体装置。
  13. 前記第2電極と電気的に接続された第4半導体領域をさらに備え、
    前記第4半導体領域は前記第2導電形であり、
    前記第4半導体領域における前記第2導電形の不純物の濃度は、前記第3半導体領域における前記第2導電形の前記不純物の濃度よりも高い、請求項1~1のいずれか1つに記載の半導体装置。
  14. 前記第1電極と前記第1半導体領域との間に設けられた第5半導体領域をさらに備え、
    前記第5半導体領域は前記第1導電形であり、
    前記第5半導体領域における前記第1導電形の不純物の濃度は、前記第1半導体領域における前記第1導電形の前記不純物の濃度よりも高い、請求項1~1のいずれか1つに記載の半導体装置。
  15. 前記第2半導体領域における前記第1導電形の不純物の濃度は、前記第1半導体領域における前記第1導電形の前記不純物の前記濃度よりも高い、請求項1記載の半導体装置。
JP2020018037A 2020-02-05 2020-02-05 半導体装置 Active JP7374795B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020018037A JP7374795B2 (ja) 2020-02-05 2020-02-05 半導体装置
US17/015,406 US11380790B2 (en) 2020-02-05 2020-09-09 Semiconductor device
CN202010952414.XA CN113224161B (zh) 2020-02-05 2020-09-11 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020018037A JP7374795B2 (ja) 2020-02-05 2020-02-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2021125559A JP2021125559A (ja) 2021-08-30
JP7374795B2 true JP7374795B2 (ja) 2023-11-07

Family

ID=77062346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020018037A Active JP7374795B2 (ja) 2020-02-05 2020-02-05 半導体装置

Country Status (3)

Country Link
US (1) US11380790B2 (ja)
JP (1) JP7374795B2 (ja)
CN (1) CN113224161B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349785B (zh) * 2020-11-06 2022-02-08 中国电子科技集团公司第二十四研究所 电阻场板电导调制场效应mos器件及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217415A (ja) 2000-12-07 2002-08-02 Internatl Rectifier Corp 高電圧垂直伝導スーパージャンクション半導体デバイス
JP2003031821A (ja) 2001-07-17 2003-01-31 Toshiba Corp 半導体装置
JP2003523088A (ja) 2000-02-12 2003-07-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 絶縁ゲート電界効果デバイス
JP2003523086A (ja) 2000-02-12 2003-07-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスおよび半導体デバイス用の材料を製造する方法
JP2003523087A (ja) 2000-02-12 2003-07-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 増加する逆阻止電圧のための分圧器を伴う半導体装置
JP2004519848A (ja) 2001-02-22 2004-07-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス
JP2007189192A (ja) 2005-12-15 2007-07-26 Toshiba Corp 半導体装置
JP2007529115A (ja) 2003-12-30 2007-10-18 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
JP2013503491A (ja) 2009-08-27 2013-01-31 ビシェイ−シリコニクス スーパージャンクショントレンチパワーmosfetデバイス
JP2017055102A (ja) 2015-09-10 2017-03-16 株式会社豊田自動織機 トレンチゲート型半導体装置及びその製造方法
JP2019091822A (ja) 2017-11-15 2019-06-13 株式会社東芝 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2547729B2 (ja) 1986-01-16 1996-10-23 株式会社東芝 高耐圧パワ−集積回路
JP2585331B2 (ja) 1986-12-26 1997-02-26 株式会社東芝 高耐圧プレーナ素子
JPH0799307A (ja) * 1993-09-29 1995-04-11 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
JP4917246B2 (ja) 2003-11-17 2012-04-18 ローム株式会社 半導体装置およびその製造方法
JP5587535B2 (ja) 2007-11-14 2014-09-10 ローム株式会社 半導体装置
JP5611653B2 (ja) * 2010-05-06 2014-10-22 株式会社東芝 窒化物半導体素子
JP2015207588A (ja) * 2014-04-17 2015-11-19 ローム株式会社 半導体装置
JP6400545B2 (ja) 2015-09-11 2018-10-03 株式会社東芝 半導体装置
US10903163B2 (en) * 2015-10-19 2021-01-26 Vishay-Siliconix, LLC Trench MOSFET with self-aligned body contact with spacer
JP2016054324A (ja) 2015-12-10 2016-04-14 ローム株式会社 半導体装置
IT201700057056A1 (it) * 2017-05-25 2018-11-25 St Microelectronics Srl Metodo di fabbricazione autoallineata di un transistore vdmos, e transistore vdmos autoallineato
US10985248B2 (en) * 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
JP6958575B2 (ja) * 2019-01-16 2021-11-02 株式会社デンソー 半導体装置およびその製造方法
US11114558B2 (en) * 2019-10-18 2021-09-07 Nami MOS CO., LTD. Shielded gate trench MOSFET integrated with super barrier rectifier

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003523088A (ja) 2000-02-12 2003-07-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 絶縁ゲート電界効果デバイス
JP2003523086A (ja) 2000-02-12 2003-07-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスおよび半導体デバイス用の材料を製造する方法
JP2003523087A (ja) 2000-02-12 2003-07-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 増加する逆阻止電圧のための分圧器を伴う半導体装置
JP2002217415A (ja) 2000-12-07 2002-08-02 Internatl Rectifier Corp 高電圧垂直伝導スーパージャンクション半導体デバイス
JP2004519848A (ja) 2001-02-22 2004-07-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス
JP2003031821A (ja) 2001-07-17 2003-01-31 Toshiba Corp 半導体装置
JP2007529115A (ja) 2003-12-30 2007-10-18 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
JP2007189192A (ja) 2005-12-15 2007-07-26 Toshiba Corp 半導体装置
JP2013503491A (ja) 2009-08-27 2013-01-31 ビシェイ−シリコニクス スーパージャンクショントレンチパワーmosfetデバイス
JP2017055102A (ja) 2015-09-10 2017-03-16 株式会社豊田自動織機 トレンチゲート型半導体装置及びその製造方法
JP2019091822A (ja) 2017-11-15 2019-06-13 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
CN113224161A (zh) 2021-08-06
JP2021125559A (ja) 2021-08-30
CN113224161B (zh) 2024-03-29
US11380790B2 (en) 2022-07-05
US20210242341A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
US9373619B2 (en) High voltage resistor with high voltage junction termination
US7557394B2 (en) High-voltage transistor fabrication with trench etching technique
US8587073B2 (en) High voltage resistor
US9660071B2 (en) Semiconductor device
US10115791B2 (en) Semiconductor device including a super junction structure in a SiC semiconductor body
US9620637B2 (en) Semiconductor device comprising a gate electrode connected to a source terminal
US11522058B2 (en) Semiconductor device with field plate electrode
TWI524509B (zh) 積體電路及製作積體電路的方法
JP2018049908A (ja) 半導体装置及びその製造方法
US8188568B2 (en) Semiconductor integrated circuit
US10211331B2 (en) Semiconductor device
JP7374795B2 (ja) 半導体装置
US9905689B2 (en) Semiconductor device
US10411099B2 (en) Semiconductor device for reduced on-state resistance
US20140084334A1 (en) Power semiconductor device
US6690085B2 (en) High-voltage semiconductor device used as switching element or the like
US20240006476A1 (en) Semiconductor device comprising a mosfet having a resurf region and higher peak impurity concentration diffusion region in the resurf region
CN112768518A (zh) 半导体管芯、半导体器件以及绝缘栅双极晶体管模块
US6768183B2 (en) Semiconductor device having bipolar transistors
JP7352360B2 (ja) 半導体装置
JP6450659B2 (ja) 半導体装置
KR101886105B1 (ko) 반도체 소자
JP7323735B1 (ja) 製造方法および半導体装置
JP7510295B2 (ja) 半導体装置
US10847616B2 (en) Semiconductor device, method of manufacturing semiconductor device, and semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230613

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231025

R150 Certificate of patent or registration of utility model

Ref document number: 7374795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150