JP5655277B2 - 薄膜トランジスタおよびアクティブマトリクスディスプレイ - Google Patents

Description

本発明は、各種画像表示装置の駆動素子や各種論理回路の論理素子等に用いることができる薄膜トランジスタおよびアクティブマトリクスディスプレイに関する。

現在、一般的な平面薄型画像表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ；ＦＰＤ）は、半導体に非晶質シリコンや多結晶シリコンを用いた電界効果型薄膜トランジスタにより駆動するアクティブマトリックスタイプのものが主流となっている。

一方、ＦＰＤのさらなる薄型化及び軽量化、耐衝撃性や可撓性の向上を目的に、ガラス基板の代わりにプラスチック基板を用いる試みが近年なされている。

しかしながら、上述のシリコンを半導体層に用いた薄膜トランジスタの製造は、高温の熱工程を要し、耐熱性の低いプラスチック基板に適用するのは困難である。

そこで、低温形成が可能な酸化物を半導体層に用いた薄膜トランジスタの開発が活発に行われてきている（非特許文献１）。

また高い信頼性を持ち、ディスプレイの多階調表示が可能な薄膜トランジスタを実現するためには、従来の酸化物を半導体に用いた薄膜トランジスタにおいては、オンオフ比が十分でないという問題点を有しており、より高いオンオフ比を持つ薄膜トランジスタを得るための研究がなされている。

伊藤学、応用物理７７［７］（２００８） ８０９−８１２

そこで本発明では、上記のような要求を解決するため、ボトムゲート型の薄膜トランジスタにおいて、オンオフ比の高いトランジスタを提供することを課題とする。

本発明は上記目的を達成するためになされたものであり、請求項１に係る発明は、絶縁基板上に少なくともゲート電極と、ゲート絶縁層が順次積層され、前記ゲート絶縁層上に酸化物を含む半導体層とソース電極およびドレイン電極が設けられたボトムゲート型の薄膜トランジスタであって、前記半導体層表面の一部を覆うように前記ソース電極及びドレイン電極が形成されており、前記ソース電極及びドレイン電極を形成後に、前記ソース電極及びドレイン電極に覆われていない前記半導体層表面の領域に、Ｎ _２ Ｏプラズマを投入電力が１００Ｗ以上２００Ｗ以下で１分以上３分以下照射することで酸素を注入することを特徴とする薄膜トランジスタである。

また請求項２の係る発明は、前記酸化物を含む半導体層がＩｎとＧａとＺｎの少なくとも一種を含むことを特徴とする請求項１に記載の薄膜トランジスタである。

また請求項３の係る発明は、前記ソース電極及びドレイン電極に覆われていない前記半導体層上に保護層を有することを特徴とする請求項１または２のいずれかに記載の薄膜トランジスタである。

また請求項４の係る発明は、前記保護層は無機材料であることを特徴とする請求項３に記載の薄膜トランジスタである。

また請求項５の係る発明は、前記保護層は有機材料であることを特徴とする請求項３に記載の薄膜トランジスタである。

また請求項６の係る発明は、絶縁基板上にゲート電極を形成する工程と、該ゲート電極上にゲート絶縁層を形成する工程と、該ゲート絶縁層上に酸化物を含む半導体を形成する工程と、該半導体層上にソース電極及びドレイン電極を形成する工程と、該半導体層の表面にＮ_２Ｏプラズマを投入電力が１００Ｗ以上２００Ｗ以下で１分以上３分以下照射する工程と、を有することを特徴とする薄膜トランジスタの製造方法である。

また請求項７の係る発明は、絶縁基板上にゲート電極を形成する工程と、該ゲート電極上にゲート絶縁層を形成する工程と、該ゲート絶縁層上にソース電極及びドレイン電極を形成する工程と、該ソース電極及びドレイン電極の一部を覆うように酸化物を含む半導体層を形成する工程と、該半導体層の表面にＮ_２Ｏプラズマを投入電力が１００Ｗ以上２００Ｗ以下で１分以上３分以下照射する工程と、を有することを特徴とする薄膜トランジスタの製造方法である。

また請求項８の係る発明は、前記半導体層の表面にＮ_２Ｏプラズマを照射した後に、該半導体層上に保護層を形成する工程を有することを特徴とする請求項６または７に記載の薄膜トランジスタの製造方法である。

また請求項９の係る発明は、請求項１乃至５のいずれか１項に記載の薄膜トランジスタ
のアレイと、該アレイのソース電極又はドレイン電極に接続された画素電極と、該画素電
極上に配置された画像表示媒体とを備える画像表示装置である。

また請求項１０の係る発明は、前記画像表示媒体が電気泳動方式によるものであることを特徴とする請求項９に記載の画像表示装置。

本発明の薄膜トランジスタによれば、半導体層のゲート側の面の酸素密度が、反対の面の酸素密度よりも低い、言い換えると半導体層のゲート側と反対の面の酸素密度を高くすることにより、薄膜トランジスタのオンオフ比を向上させることができる。
酸化物を含む半導体層は、酸素密度が低い、言い換えれば酸素欠損が多いほど、その電気抵抗は低くなるという特徴を持つ。上記構成の本発明薄膜トランジスタは、前記ゲート絶縁層の界面付近は電気抵抗が低く、かつ界面から離れた層の電気抵抗は高くなることを意味する。この場合、トランジスタのいわゆるチャネル部分の抵抗は低いまま、チャネル層から離れたソース、ドレイン電極間近傍の半導体層の電気抵抗のみ高くなるため、ゲート電圧が正の場合にチャネル部分を流れるオン電流は高く、ゲート電圧が負の場合にチャネル層周辺を流れるオフ電流は小さくなる。したがって、該半導体層が酸素密度勾配を持たない場合と比較して、オンオフ比を向上させることができる。

さらに、半導体層にＩｎ、Ｚｎ、Ｇａのいずれか一種を含む酸化物を用いることで優れたトランジスタ特性を得ることができる。

また、半導体層上に保護層を設けることで、外部環境からの影響を受けることによる該半導体層の酸素密度の変化を防ぐことができる。

保護層に無機材料を用いた場合、外部環境からの影響を受けることによる該半導体層の酸素密度の変化を防ぐことができる。例えば無機材料の一例として挙げられるＳｉＯｘ薄膜は、ガス・水蒸気バリア性が非常に高いことが知られている。

また、有機材料の保護膜はスピンコート等の塗布法で容易に形成できるため、スパッタ法等で無機材料からなる保護層を形成する場合に懸念される半導体層へのプラズマによる損傷がないという利点がある。

上記酸素密度のコントロールとしては、酸素含有プラズマを照射することで半導体層の酸素密度を上げることができる。また、トップコンタクト型の薄膜トランジスタの場合には、ソース電極及びドレイン電極を設けた後に、該半導体層の表面に酸素含有プラズマ照射を行うことで、電極接続部分は酸素密度が上がらず、低抵抗率のままであるので、ソース電極およびドレイン電極と半導体層のオーミック接触を損なわず、半導体層の表面の酸素密度を増加させることができる。

前記酸素含有プラズマにＯ_２またはＮ_２Ｏを用いたプラズマとすることで特に効率的に半導体層の表面の酸素密度を向上させることができる。

本発明の一実施形態を示す薄膜トランジスタの構造を表す模式図 本発明の一実施形態を示す別の薄膜トランジスタの構造を表す模式図 本発明の一実施形態を示す別の薄膜トランジスタの構造を表す模式図 本発明の一実施形態を示す画像表示装置の構造を表す模式図 本発明の各実施例および各比較例の素子特性を示すグラフ

以下、本発明の実施の形態を、図面を参照しつつ説明する。実施の形態において、同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。

図１及び図２は本発明の実施形態の一例を示すボトムゲート型の薄膜トランジスタの模式図である。絶縁基板１０１上に、ゲート電極１０２、ゲート電極を覆うように形成されたゲート絶縁層１０３は形成され、ゲート絶縁膜上に半導体層１０４と、該半導体層に接続されたソース電極１０５及びドレイン電極１０６が形成されている。さらに、本発明の酸化物を含むものである。

図１はトップコンタクト型の薄膜トランジスタであり、ゲート絶縁膜上に半導体層１０４が形成され、半導体層１０４表面の一部を覆うようにソース電極１０５、ドレイン電極１０６が半導体層に接続されている。また図２はボトムコンタクト型の薄膜トランジスタであり、ゲート絶縁膜上にソース電極１０５及びドレイン電極１０６が形成され、当該ソース電極１０５及びドレイン電極１０６の一部を覆うように半導体層１０４が形成されて接続している。

各層以外にも本発明に支障がない限り、別途機能層や保護層を加えても良い。例えば、図３に示す本発明の薄膜トランジスタのように、半導体層１０４上に保護層１０７を加えても良い。半導体層上に保護層を設けることで、外部環境からの影響を受けることによる該半導体層の特性変化を防ぐことができる。特に、半導体内の酸素密度の変化を防ぐことができる。

本発明の薄膜トランジスタにおいては、半導体層のゲート側と反対の面の酸素密度が高く、半導体層内の酸素欠損が少なくなっている。すなわち、半導体層１０４の酸素密度はゲート電極側から垂直方向に勾配を持ち、該半導体層の酸素密度はゲート電極側が最も低い。このような素子は、後述のように酸素原子を含有する気体を用いたプラズマ（酸素含有プラズマ）をゲート側と反対側の半導体層表面に照射することにより実現する。

酸化物を含む半導体は、酸素密度が低い、言い換えれば酸素欠損が多いほど、その電気抵抗は低くなるという特徴を持つ。したがって、前記半導体層１０６の酸素密度がゲート電極側から垂直方向に勾配を持ち、ゲート電極側が最も酸素密度が低いということは、前記ゲート絶縁層の界面付近は電気抵抗が低く、かつ界面から離れた領域の電気抵抗は高くなることを意味する。この場合、トランジスタのいわゆるチャネル部分の抵抗は低いまま、チャネル層から離れたソース、ドレイン電極間近傍の高酸素密度化領域１０４ｂの電気抵抗のみ高くなるため、ゲート電圧が正の場合にチャネル部分を流れる電流（オン電流）は高く、ゲート電圧が負の場合にチャネル層周辺を流れるオフ電流は小さくなる。よって該半導体層が酸素密度勾配を持たない同程度の半導体層膜厚を持つ従来の薄膜トランジスタと比較して、オンオフ比を向上させることができる。

以下、本発明の薄膜トランジスタについて詳細に説明する。
絶縁基板１０１には、例えばガラスやプラスチック基板を用いることができる。プラスチック基板としては、例えば、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート（ＰＥＮ）、シクロオレフィンポリマー、ポリエーテルサルフェン（ＰＥＳ）、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂等を使用することができる。これらの基板は単独で使用することもでき、二種以上を積層した複合基板を使用することもできる。

プラスチック基板等の可撓性基板であれば、薄型、軽量、フレキシブルな薄膜トランジスタを得ることができ好ましい。また、製造工程に乾燥工程等の熱処理を含む場合には、熱安定性の高い石英などのガラス基板の他、プラスチック基板ではＰＥＳやＰＥＮが好ましい。

また絶縁基板がプラスチック基板である場合は、素子の耐久性を上げるためにガスバリア層を形成することも好ましい。ガスバリア層としてはＡｌ_２Ｏ_３、ＳｉＯ_２、ＳｉＮ、ＳｉＯＮ、ＳｉＣ、ダイヤモンドライクーボン（ＤＬＣ）などが挙げられるがこれらに限定されるものではない。またこれらのガスバリア層は二層以上積層して使用することもできる。またガスバリア層はプラスチック基板の片面だけに付与してもよいし、両面に付与しても構わない。ガスバリア層は蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法、ゾルゲル法などで形成されるが、これらに限定されるものではない。またガラスやプラスチック基板上にカラーフィルタが形成された基材を使用することもできる。

本発明のゲート電極１０２、ソース電極１０５及びドレイン電極１０６には、酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ_２Ｏ_４）、酸化カドミウムスズ（Ｃｄ_２ＳｎＯ_２）、酸化亜鉛スズ（Ｚｎ_２ＳｎＯ_４）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）等の酸化物材料が好適に用いられる。またこの酸化物材料に不純物をドープすることも導電率を上げるために好ましい。例えば、酸化インジウムにスズやモリブデン、チタンをドープしたもの、酸化スズにアンチモンやフッ素をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウムをドープしたものなどである。この中では特に酸化インジウムにスズをドープした酸化インジウムスズ（通称ＩＴＯ）が低い抵抗率のために特に好適に用いられる。またＡｕ、Ａｇ、Ｃｕ、Ｃｒ、Ａｌ、Ｍｇ、Ｌｉなどの低抵抗金属材料も好適に用いられる。また導電性酸化物材料と低抵抗金属材料を複数積層したものも使用できる。この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜／金属薄膜／導電性酸化物薄膜の順に積層した３層構造が特に好適に用いられる。またＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の有機導電性材料も好適に用いることができる。ゲート電極、ソース電極及びドレイン電極は全て同じ材料であっても構わないし、また全て違う材料であっても構わない。しかし、工程数を減らすためにソース電極とドレイン電極は同一の材料であることがより望ましい。これらの電極は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、光ＣＶＤ法、ホットワイヤーＣＶＤ法、または上述の導電性材料をインキ状、ペースト状にしたものはスクリーン印刷、凸版印刷、インクジェット法等で塗布し、焼成して形成することができるが、これらに限定されるものではない。

ゲート絶縁層１０３として用いられる材料は、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるがこれらに限定されるものではない。ゲートリーク電流を抑えるためには、絶縁材料の抵抗率は１０^１１Ωｃｍ以上、特に１０^１４Ωｃｍ以上であることが好ましい。ゲート絶縁層１０３は真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法、スピンコート、ディップコート、スクリーン印刷などの方法を用いて形成される。これらのゲート絶縁層１０３は膜の成長方向に向けて組成を傾斜したものもまた好適に用いられる。

本発明で用いられる薄膜トランジスタの半導体層１０４としては、例えば、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物が挙げられる。酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム（Ｉｎ―Ｇａ―Ｚｎ―Ｏ）等公知の材料が挙げられるがこれらに限定されるものではない。これらの材料の構造は単結晶、多結晶、微結晶、結晶／アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。半導体層の膜厚は少なくとも１０ｎｍ以上が望ましい。１０ｎｍより小さいと膜が島状に形成され、膜中に半導体が形成されていない部分が生じやすい。

半導体層はスパッタ法、パルスレーザー堆積法、真空蒸着法、ＣＶＤ法、ゾルゲル法などの方法を用いて形成されるが、好ましくはスパッタ法、パルスレーザー堆積法、真空蒸着法、ＣＶＤ法である。スパッタ法ではＲＦマグネトロンスパッタ法、ＤＣスパッタ法、真空蒸着では加熱蒸着、電子ビーム蒸着、イオンプレーティング法、ＣＶＤ法ではホットワイヤーＣＶＤ法、プラズマＣＶＤ法などが挙げられるがこれらに限定されるものではない。

半導体層１０４形成後、半導体層のゲート電極が形成された側と反対の面に、酸素含有プラズマを照射する。図１及び図３で示したようなトップコンタクト型の薄膜トランジスタの場合、ソース電極１０５及びドレイン電極１０６を形成した後に照射することが好ましい。電極を形成した後に酸素含有プラズマを照射することで、電極に覆われていない半導体層表面にのみ酸素が注入され、高酸素密度化領域１０４ｂとなる。このため、半導体層における各電極と半導体層の接触領域は、低抵抗のまま保たれることから、接触抵抗を低く抑えることができる。

半導体層に酸素含有プラズマを照射する場合、Ｏ_２、Ｏ_３、Ｎ_２Ｏ、ＮＯ_２またはこれらと不活性ガスの混合プラズマ等が挙げられるが、特にＯ_２またはＮ_２Ｏプラズマは半導体層６に効果的に酸素を注入できるために望ましい。ただしこれらに限定されるものではない。

図３で示したように、半導体層１０６上に保護層１０７を形成することで、外部環境からの影響を受けることによる該半導体層の特性変化を防ぐことができる。保護層１０７は少なくとも露出した半導体層を覆うことが好ましい。下記のように有機材料、無機材料のいずれを用いてもよく、また単層としても構わないし、複数の層を積層しても構わない。

保護層１０７を無機材料で形成する場合、酸化シリコン、窒化シリコン、シリコンオキシナイトライド（ＳｉＮ_ｘＯ_ｙ）、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等が挙げられる。このような無機材料を用いれば、ガスや水蒸気に対する透過性が低く、バリア性の非常に高い保護層を構成することができる。

また、保護層６を有機材料で形成する場合には、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール、フッ素系樹脂等や、それらの有機材料に感光剤を添加したフォトレジスト等が挙げられるが、これらに限定されるものではない。有機材料の保護膜はスピンコート等の塗布法で容易に形成できるため、スパッタ法等で無機材料からなる保護層を形成する場合に懸念される半導体層へのプラズマによる損傷がないという利点がある。

図４及び図５に本発明の薄膜トランジスタを用いた画像表示装置の例を示した。
本発明の画像表示装置は、上記薄膜トランジスタを画素ごとに少なくとも一つ配置した薄膜トランジスタアレイとし、画像表示媒体３０３と接続する。画像表示媒体の例としては、電気泳動方式の表示媒体（電子ペーパー）や、液晶表示媒体、有機ＥＬ、無機ＥＬ等が挙げられる。

図４の本発明の画像表示装置の例では、薄膜トランジスタを形成した基板上に層間絶縁膜３０１が形成され、ソース電極１０５又はドレイン電極１０６と画素電極３０２が接続され、当該画素電極と対向電極３０４で画像表示媒体３０３を挟持する構成となっている。本発明の薄膜トランジスタは、材料の選択によって透明とすることができるため、対向電極側、薄膜トランジスタ側のいずれから視認できるようにしても良い。なお層間絶縁膜は、ゲート絶縁膜１０３や、保護膜１０７で挙げた材料と同じものを用いることができる。図４の画像表示装置の例では、層間絶縁膜によって平坦化され、全面に画素電極を配置できる。その上に例えば対向電極を形成した電気泳動方式の表示媒体を張り合わせることにより、画像表示装置を作製することができる。

また本発明の画像表示装置の別の例として、薄膜トランジスタ上に画素を区画する隔壁を形成し、ソース電極１０５又はドレイン電極１０６から延長された画素電極３０２上に画像表示媒体を形成した構成としても良い。例えば、インクジェット法や印刷法を用いて形成した有機ＥＬを表示媒体として用いることができる。

以下、本発明を、実施例１から５、および比較例１から４を用いて説明する。

（実施例１）
実施例１では図１に示したような本発明の薄膜トランジスタを作製した。

絶縁基板１０１として、ＰＥＮ基材（帝人デュポン社製Ｑ６５ 厚さ１２５μｍ）を用い、絶縁基板１０１上に、ＩＴＯをＤＣマグネトロンスパッタリング法で膜厚１００ｎｍとなるように成膜した。さらに成膜したＩＴＯをエッチングにより所望の形状にパターニングし、ゲート電極１０２とした。

次に、ゲート電極１０２を覆うように窒化シリコン（Ｓｉ_３Ｎ_４）のターゲットを用いてＲＦスパッタリング法でＳｉＯＮを膜厚５００ｎｍとして成膜し、ゲート絶縁層１０３とした。

次に、ゲート絶縁層１０３上に半導体層１０４として、ＩｎＧａＺｎＯ_４のターゲットを用いて、アモルファスＩｎ−Ｇａ−Ｚｎ−ＯをＲＦスパッタリング法で膜厚１５ｎｍに形成し、エッチングにより所望の形状にパターニングし、半導体層１０４を形成した。

次に、半導体層１０４上に、レジストを塗布し、乾燥、現像を行った後に、ＩＴＯ膜をＤＣマグネトロンスパッタリング法で膜厚５０ｎｍに成膜し、リフトオフを行い、ソース電極１０５及びドレイン電極１０６を形成して、薄膜トランジスタ素子を得た。各層の成膜工程における成膜条件を下記表１に示す。なお作製した素子のソース／ドレイン電極間のチャネル長は２０μｍであり、チャネル幅は５μｍであった。

次にＲＦプラズマ照射装置を用いて、作製した素子に対して、投入電力１００Ｗ、チャンバー内の圧力を１．０Ｐａ、酸素（Ｏ_２）の流量を５０ＳＣＣＭとして１分間Ｏ_２プラズマを照射した。

半導体パラメータアナライザ（Ｋｅｉｔｈｌａｙ製ＳＣＳ４２００）を用いて測定した実施例１の薄膜トランジスタ素子のトランジスタ特性は、移動度１０ｃｍ^２／Ｖｓ、またソース／ドレイン電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は８桁であり、良好なトランジスタ特性を示した。

なお、ガラス基板上に形成した膜厚３００ｎｍのアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜に、投入電力２００Ｗ、チャンバー内圧力１．０Ｐａ、Ｏ_２流量を５０ＳＣＣＭとして３分間Ｏ_２プラズマを照射した場合には、単膜の電気抵抗率は１．０×１０^−４Ω・ｃｍから９．１×１０^−７Ω・ｃｍまで減少した。

（比較例１）
比較例１では半導体層１０４表面にＯ_２プラズマを照射しなかったこと以外は、実施例１と同様の工程で薄膜トランジスタを作製した。

半導体パラメータアナライザ（Ｋｅｉｔｈｌａｙ製ＳＣＳ４２００）を用いて測定した比較例１の薄膜トランジスタ素子のトランジスタ特性は、移動度８ｃｍ^２／Ｖｓ、またソース／ドレイン電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は６桁であり、実施例１の結果と比較するとＯＦＦ電流が高く、ＯＮ／ＯＦＦ比は小さい値となった。

（実施例２）
実施例２では、酸素含有プラズマの照射にアルゴン（Ａｒ）と酸素（Ｏ_２）の混合プラズマを用いたこと以外は実施例１と同様の工程で本発明の薄膜トランジスタを作製した。

酸素含有プラズマ照射工程では、ＲＦプラズマ照射装置を用いて、作製した素子に対して、投入電力１００Ｗ、チャンバー内圧力１．０Ｐａ、Ａｒ流量を１０ＳＣＣＭ、Ｏ_２流量を５０ＳＣＣＭとして１分間Ａｒ−Ｏ_２混合プラズマを照射した。

半導体パラメータアナライザ（Ｋｅｉｔｈｌａｙ製ＳＣＳ４２００）を用いて測定した実施例２の薄膜トランジスタ素子のトランジスタ特性は、移動度１０ｃｍ_２／Ｖｓ、またソース／ドレイン電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は７桁であり、比較例１と比較して良好な特性を示した。

なお、ガラス基板上に形成した膜厚３００ｎｍのアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜に、投入電力２００Ｗ、チャンバー内圧力１．０Ｐａ、Ａｒ流量を１０ＳＣＣＭ、Ｏ_２流量を５０ＳＣＣＭとして３分間Ａｒ−Ｏ_２混合プラズマを照射した場合には、単膜の電気抵抗率は１．０×１０^−４Ω・ｃｍから９．１×１０^−７Ω・ｃｍまで減少した。

（実施例３）
実施例３では、酸素含有プラズマの照射工程にＮ_２Ｏプラズマを用いたこと以外は実施例１と同様の工程で本発明の薄膜トランジスタを作製した。

酸素含有プラズマ照射工程では、ＲＦプラズマ照射装置を用いて、作製した素子に対して、投入電力１００Ｗ、チャンバー内圧力１．０Ｐａ、Ｎ_２Ｏ流量を５０ＳＣＣＭとして１分間酸素プラズマを照射した。

半導体パラメータアナライザ（Ｋｅｉｔｈｌａｙ製ＳＣＳ４２００）を用いて測定した実施例３の薄膜トランジスタ素子のトランジスタ特性は、移動度９ｃｍ^２／Ｖｓ、またソース／ドレイン電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は８桁であり、良好な素子特性を示した。

なお、ガラス基板上に形成した膜厚３００ｎｍのアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜に、投入電力２００Ｗ、チャンバー内圧力０．６Ｐａ、Ｎ_２Ｏ流量を５０ＳＣＣＭとして３分間Ｎ_２Ｏプラズマを照射した場合には、単膜の電気抵抗率は１．１×１０^−４Ω・ｃｍから２．１×１０^−６Ω・ｃｍまで減少した。

（比較例２）
比較例２では、プラズマの照射に酸素の含まない窒素（Ｎ_２）プラズマを用いたこと以外は実施例１と同様の工程で本発明の薄膜トランジスタを作製した。

プラズマ照射工程では、ＲＦプラズマ照射装置を用いて、作製した素子に対して、投入電力１００Ｗ、チャンバー内圧力１．０Ｐａ、Ｎ_２流量を５０ＳＣＣＭとして１分間Ｎ_２プラズマを照射した。

半導体パラメータアナライザ（Ｋｅｉｔｈｌａｙ製ＳＣＳ４２００）を用いて測定した薄膜トランジスタ素子のトランジスタ特性は、移動度９ｃｍ^２／Ｖｓ、またソース／ドレイン電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は６桁であり、実施例１の結果と比較するとＯＦＦ電流が高く、ＯＮ／ＯＦＦ比は小さい値となった。

なおガラス基板上に形成した膜厚３００ｎｍのアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜に、投入電力２００Ｗ、チャンバー内圧力０．６Ｐａ、Ｎ_２流量を５０ＳＣＣＭとして１分間プラズマを照射した場合には、単膜の電気抵抗率は１．１×１０^−４Ω・ｃｍから１．３×１０^−１Ω・ｃｍまで増加した。

（実施例４）
実施例４では図３に示したような本発明の薄膜トランジスタを作製した。

絶縁基板１０１としてＰＥＮ基材（帝人デュポン社製Ｑ６５ 厚さ１２５μｍ）を用い、絶縁基材１０１上にＩＴＯをＤＣマグネトロンスパッタリング法で膜厚１００ｎｍとなるように成膜した。さらに成膜したＩＴＯをエッチングにより所望の形状にパターニングし、ゲート電極１０２とした。

次に、ゲート電極１０２を覆うように窒化シリコン（Ｓｉ_３Ｎ_４）のターゲットを用いてＲＦスパッタリング法でＳｉＯＮを膜厚５００ｎｍとして成膜し、ゲート絶縁層１０３とした。

次に、ゲート絶縁層１０３上に半導体層１０４として、ＩｎＧａＺｎＯ_４のターゲットを用いて、アモルファスＩｎ−Ｇａ−Ｚｎ−ＯをＲＦスパッタリング法で膜厚１５ｎｍに形成し、エッチングにより所望の形状にパターニングし、半導体層１０４を形成した。

次に、半導体層１０４まで形成した基板上に、レジストを塗布し、乾燥、現像を行った後に、ＩＴＯ膜をＤＣマグネトロンスパッタリング法で膜厚５０ｎｍに成膜し、リフトオフを行い、ソース電極１０５及びドレイン電極１０６を形成した。なお作製した素子のソース／ドレイン電極間のチャネル長は２０μｍであり、チャネル幅は５μｍであった。

次に、ＲＦプラズマ照射装置を用いて、作製した素子に対して、投入電力１５０Ｗ、チャンバー内圧力１．０Ｐａ、Ｏ_２の流量を５０ＳＣＣＭとして１分間Ｏ_２プラズマを照射した。

次に、Ｏ_２プラズマを照射した基板上にレジストを塗布し、乾燥、現像を行った後に、ＳｉＯＮ膜をＲＦマグネトロンスパッタリング法で膜厚１００ｎｍとして成膜し、リフトオフを行い、保護層１０７を形成して、実施例４の薄膜トランジスタ素子を得た。各層の成膜工程における成膜条件を表２に示す。

半導体パラメータアナライザ（Ｋｅｉｔｈｌａｙ製ＳＣＳ４２００）を用いて測定した実施例４の薄膜トランジスタ素子のトランジスタ特性は、移動度９ｃｍ^２／Ｖｓ、またソース／ドレイン電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は８桁であり、良好なトランジスタ特性を示した。

（比較例３）
比較例３では半導体層１０４表面にＯ_２プラズマを照射しなかったこと以外は、実施例４と同様の工程で薄膜トランジスタを作製した。

半導体パラメータアナライザ（Ｋｅｉｔｈｌａｙ製ＳＣＳ４２００）を用いて測定した比較例３の薄膜トランジスタ素子のトランジスタ特性は、移動度８ｃｍ^２／Ｖｓ、またソース／ドレイン電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は６桁であり、実施例４と比較するとＯＮ／ＯＦＦ比は小さい値となった。

（実施例５）
実施例５では、Ｏ_２プラズマを照射した基板上にフォトレジストをスピンコートで膜厚３μｍとして成膜し、パターニングを行い保護層６を形成したこと以外は実施例４と同様の工程で薄膜トランジスタ素子を作製した。各成膜工程は表３に示した。

半導体パラメータアナライザ（Ｋｅｉｔｈｌａｙ製ＳＣＳ４２００）を用いて測定した実施例５の薄膜トランジスタ素子のトランジスタ特性は、移動度９ｃｍ^２／Ｖｓ、またソース／ドレイン電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は８桁であり、良好なトランジスタ特性を示した。

（比較例４）
比較例４では、半導体層１０４表面にＯ_２プラズマを照射しなかったこと以外は、実施例５と同様の工程で薄膜トランジスタを作製した。

半導体パラメータアナライザ（Ｋｅｉｔｈｌａｙ製ＳＣＳ４２００）を用いて測定した比較例４の薄膜トランジスタ素子のトランジスタ特性は、移動度８ｃｍ^２／Ｖｓ、またソース／ドレイン電極間に１０Ｖの電圧が印加されたときのＯＮ／ＯＦＦ比は６桁であり、実施例５と比較するとＯＮ／ＯＦＦ比は小さい値となった。

実施例１〜５及び比較例１〜４のプラズマ照射の条件及び保護層１０７の有無を表４に示した。また、各実施例及び比較例の素子特性としてキャリア移動度とＯＮ／ＯＦＦ比を示したグラフを図５に示した。図５から、酸素含有プラズマを半導体層１０４のゲート側と反対の面に照射することにより、ＯＦＦ電流を抑制することができ、素子特性が向上していることが分かる。

ボトムゲート型の薄膜トランジスタにおいて、半導体層の表面へ酸素含有プラズマを照射することで、ソース電極とドレイン電極に挟まれた領域の酸素密度がゲート電極側が最も低くなるように垂直方向に勾配を持つ半導体層を設けることにより、オフ電流が低く、オンオフ比が高い薄膜トランジスタを実現できる。このような電界効果トランジスタは電子ペーパー、ＬＣＤ、有機ＥＬディスプレイ等のスイッチング素子として利用できる。また特にフレキシブル基材を基板とするフレキシブルディスプレイや、ＩＣカード、ＩＣタグ等にも広く応用することができる。

１０１ 絶縁基板
１０２ ゲート電極
１０３ ゲート絶縁層
１０４ 半導体層
１０４ｂ 高酸素密度化領域（プラズマ照射領域）
１０５ ソース電極
１０６ ドレイン電極
１０７ 保護層
３０１ 層間絶縁層
３０２ 画素電極
３０３ 画像表示媒体
３０４ 対向電極

Claims (10)

1. 絶縁基板上に少なくともゲート電極と、ゲート絶縁層が順次積層され、前記ゲート絶縁層上に酸化物を含む半導体層とソース電極およびドレイン電極が設けられたボトムゲート型の薄膜トランジスタであって、
   前記半導体層表面の一部を覆うように前記ソース電極及びドレイン電極が形成されており、前記ソース電極及びドレイン電極を形成後に、前記ソース電極及びドレイン電極に覆われていない前記半導体層表面の領域に、Ｎ _２ Ｏプラズマを投入電力が１００Ｗ以上２００Ｗ以下で１分以上３分以下照射することで酸素を注入することを特徴とする薄膜トランジスタ。
2. 前記酸化物を含む半導体層がＩｎとＧａとＺｎの少なくとも一種を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
3. 前記ソース電極及びドレイン電極に覆われていない前記半導体層上に保護層を有することを特徴とする請求項１または２のいずれかに記載の薄膜トランジスタ。
4. 前記保護層は無機材料であることを特徴とする請求項３に記載の薄膜トランジスタ。
5. 前記保護層は有機材料であることを特徴とする請求項３に記載の薄膜トランジスタ。
6. 絶縁基板上にゲート電極を形成する工程と、
   該ゲート電極上にゲート絶縁層を形成する工程と、
   該ゲート絶縁層上に酸化物を含む半導体を形成する工程と、
   該半導体層上にソース電極及びドレイン電極を形成する工程と、
   該半導体層の表面に投入電力が１００Ｗ以上２００Ｗ以下で１分以上３分以下Ｎ_２Ｏプラズマを照射する工程と、
   を有することを特徴とする薄膜トランジスタの製造方法。
7. 絶縁基板上にゲート電極を形成する工程と、
   該ゲート電極上にゲート絶縁層を形成する工程と、
   該ゲート絶縁層上にソース電極及びドレイン電極を形成する工程と、
   該ソース電極及びドレイン電極の一部を覆うように酸化物を含む半導体層を形成する工程と、
   該半導体層の表面に投入電力が１００Ｗ以上２００Ｗ以下で１分以上３分以下Ｎ_２Ｏプラズマを照射する工程と、
   を有することを特徴とする薄膜トランジスタの製造方法。
8. 前記半導体層の表面にＮ_２Ｏプラズマを照射した後に、該半導体層上に保護層を形成する工程を有することを特徴とする請求項６または７に記載の薄膜トランジスタの製造方法。
9. 請求項１乃至５のいずれか１項に記載の薄膜トランジスタのアレイと、該アレイのソース電極又はドレイン電極に接続された画素電極と、該画素電極上に配置された画像表示媒体とを備える画像表示装置。
10. 前記画像表示媒体が電気泳動方式によるものであることを特徴とする請求項９に記載の画像表示装置。
    

Images