JPWO2019078267A1 - 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置 - Google Patents

有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置 Download PDF

Info

Publication number
JPWO2019078267A1
JPWO2019078267A1 JP2019549323A JP2019549323A JPWO2019078267A1 JP WO2019078267 A1 JPWO2019078267 A1 JP WO2019078267A1 JP 2019549323 A JP2019549323 A JP 2019549323A JP 2019549323 A JP2019549323 A JP 2019549323A JP WO2019078267 A1 JPWO2019078267 A1 JP WO2019078267A1
Authority
JP
Japan
Prior art keywords
insulating layer
electrode
thin film
organic thin
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019549323A
Other languages
English (en)
Inventor
典昭 池田
典昭 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Publication of JPWO2019078267A1 publication Critical patent/JPWO2019078267A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

フィールドシールドピクセル型ボトムゲート構造の有機薄膜トランジスタにおいて、十分な静電容量を確保しつつ、半導体特性を維持しながら安定的に駆動可能な有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置を提供する。有機薄膜トランジスタは、基板と、基板上のゲート電極と、基板およびゲート電極を覆うように形成された第一の絶縁層と、第一の絶縁層上のソース電極、ドレイン電極、および有機半導体材料を含む半導体層と、少なくとも半導体層ソース電極、およびドレイン電極の一部を覆う第二の絶縁層と、第二の絶縁層上に、平面視において少なくとも半導体層に重なる第一のキャパシタ電極と、第二の絶縁層および第一のキャパシタ電極を覆う、ドレイン電極と電気的に接続された第三の絶縁層と、第三の絶縁層上に形成された上部画素電極とを含む。

Description

本発明は、有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置に関するものである。
薄膜トランジスタは液晶表示装置(LCD)、有機エレクトロルミネッセンス(EL)表示装置、電子ペーパー表示装置などの、アクティブマトリクス方式の表示装置やセンサーなどに広く使用されている。
薄膜トランジスタに用いられる半導体材料としては、非晶質シリコンや多結晶シリコンあるいは酸化物半導体などを用いたものが主流となっており、これらの半導体材料を用いた薄膜トランジスタは、真空成膜法を用いて成膜した後にフォトリソグラフィ法などによりパターニングを行い製造されることが一般的である。
近年、半導体材料として有機材料を用いた有機薄膜トランジスタが注目を集めている。有機薄膜トランジスタにおいては、半導体材料、導電性材料および絶縁性材料などの溶液を塗布・印刷技術などのウェット成膜法を用いることにより、低温でのプラスチック基板上へのデバイス形成、および低コストでのデバイス製造の可能性がある。また、印刷法を用いることで成膜とパターニングの工程とを同時に行うことが可能となり、従来のフォトリソグラフィプロセスを用いる真空成膜プロセスと比較して、材料利用効率を高くできる。さらに、現像、エッチング工程を必要としないことから、環境負荷が少ないという点でも期待されている(非特許文献1)。
T. Minari, M. Kano, T. Miyadera, S. D. Wang, Y. Aoyagi, and K. Tsukagoshi, "Surface selective deposition of molecular semiconductors for solution−based integration of organic field−effect transistors", Applied Physics Letters, 94, 093307 (2009)
薄膜トランジスタの素子構造としては、一般的に、半導体層上に絶縁層を介してゲート電極を形成するトップゲート構造とゲート電極上に絶縁層を形成し、その上に半導体層を形成する構成のボトムゲート構造の2つが知られている。薄膜トランジスタの作製という点では、半導体層が薄膜トランジスタ作製工程の初期に形成されるトップゲート構造よりも、ゲート電極、絶縁層、ソース電極、ドレイン電極の形成された後に半導体層を形成するボトムゲート構造の方が、薄膜トランジスタ作製工程における半導体層への熱負荷などのダメージが小さく好ましい。またボトムゲート構造の方が、素子構成が簡易である。このような点から、印刷法による薄膜トランジスタの作製には、ボトムゲート構造を採用することが好ましい。
また、印刷法によって形成される薄膜トランジスタにおいては、従来のフォトリソグラフィプロセスと比較してアライメント精度やパターニング精度の面で劣るため、歩留まりを考慮して、薄膜トランジスタの各層の寸法に余裕を持たせて設計することが好ましい。
しかしながら、薄膜トランジスタの各層の寸法に余裕を持たせて設計すると、薄膜トランジスタの面積が大きくなる。このような薄膜トランジスタをアクティブマトリクス方式の画像表示装置の駆動に用いた場合、補助容量として機能するキャパシタ電極に使用可能な領域が制限されるため、十分な静電容量を得ることが困難となる。その結果、画像表示装置の電圧保持率が低下し、画像表示装置の表示要素の書き換えが困難となるため、表示品位の低下または書き換え回数の増加にともなう書き換え時間の増加および消費電力の増大などの問題が生じる。
また、有機薄膜トランジスタにおいては、その半導体層が酸化物半導体などと比較して半導体層の特性(移動度)が小さいことから、より高い素子特性(半導体特性)を得るためには、大きなサイズのチャネル領域が必要となる。さらに前述したように印刷寸法精度に余裕を持たせて有機薄膜トランジスタを作製し、画像表示装置とする場合は、その開口率を大きく保つために、フィールドシールドピクセル構造と呼ばれる、上部画素電極を有する薄膜トランジスタ構造が好適に用いられる。
しかしながら、フィールドシールドピクセル構造を採用した場合、ドレイン電極に接続されている上部画素電極に印加される電圧が、半導体層のチャネル領域におけるバックチャネル部に影響し、有機薄膜トランジスタの素子特性に変化が生じてしまう。特に、大きな駆動電圧で動作させる素子として利用する場合は、その影響は顕著となり、有機薄膜トランジスタの順方向特性と逆方向特性とに変化を生じさせることとなる。
本発明は、以上の点を鑑みなされたものであり、フィールドシールドピクセル型ボトムゲート構造の有機薄膜トランジスタにおいて、十分な静電容量を確保しつつ、半導体特性を維持しながら安定的に駆動可能な有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置を提供することを目的とする。
上記課題を解決するための本発明の一局面は、絶縁性の基板と、基板上に形成されたゲート電極と、基板およびゲート電極を覆うように形成された第一の絶縁層と、第一の絶縁層上に形成されたソース電極、ドレイン電極、および有機半導体材料を含む半導体層と、少なくとも半導体層、ソース電極、およびドレイン電極の一部を覆うように形成され第二の絶縁層と、第二の絶縁層上に、平面視において少なくとも半導体層に重なるように形成された第一のキャパシタ電極と、第二の絶縁層および第一のキャパシタ電極を覆うように形成された第三の絶縁層と、第三の絶縁層上に形成された、ドレイン電極と電気的に接続された上部画素電極とを含む有機薄膜トランジスタである。
また、絶縁性の基板上に、ゲート電極と同層に第二のキャパシタ電極をさらに有してもよい。
また、第二の絶縁層の膜厚が第一の絶縁層および第三の絶縁層の膜厚よりも厚くてもよい。
また、第三の絶縁層の膜厚が第一の絶縁層および第二の絶縁層の膜厚よりも薄くてもよい。
また、第三の絶縁層の比誘電率が第二の絶縁層の比誘電率よりも大きくてもよい。
また、第一のキャパシタ電極と、上部画素電極とが平面視において重なった領域の面積が上部画素電極の面積の80%以上であってもよい。
また、第一のキャパシタ電極と、基板とが平面視において重なる面積が基板の面積の85%以上であってもよい。
第一のキャパシタ電極は、第二の絶縁層と第三の絶縁層とを連通するビアホールを備え、平面視においてビアホール以外の領域において第二の絶縁層の上面全体を覆っていてもよい。
また、本発明の他の局面は、絶縁性の基板上にゲート電極を設ける工程と、ゲート電極上に第一の絶縁層を設ける工程と、第一の絶縁層上にソース電極およびドレイン電極を離間して設ける工程と、ソース電極とドレイン電極との間に有機半導体材料を含む半導体層を設ける工程と、少なくとも半導体層、ソース電極、およびドレイン電極の一部の上に第二の絶縁層を設ける工程と、第二の絶縁層上に、平面視において少なくとも半導体層に重なるように第一のキャパシタ電極を設ける工程と、第二の絶縁層および第一のキャパシタ電極上に第三の絶縁層を設ける工程と、第三の絶縁層上に、ドレイン電極と電気的に接続された上部画素電極を設ける工程とを含む、有機薄膜トランジスタの製造方法である。
また、本発明の他の局面は、上述の有機薄膜トランジスタを配列したアクティブマトリクスアレイであって、当該アクティブマトリクスアレイにおける有機薄膜トランジスタの第一のキャパシタ電極が周囲の隣接した4つ以上の有機薄膜トランジスタの第一のキャパシタ電極と接続されている、アクティブマトリクスアレイである。
また、本発明の他の局面は、上述の有機薄膜トランジスタを配列したアクティブマトリクスアレイであって、当該アクティブマトリクスアレイにおける有機薄膜トランジスタにおいて、隣接するすべての有機薄膜トランジスタの第一のキャパシタ電極同士が接続されている、アクティブマトリクスアレイである。
また、本発明の他の局面は、上述のアクティブマトリクスアレイを用いた画像表示装置である。
本発明によれば、フィールドシールドピクセル型ボトムゲート構造の有機薄膜トランジスタにおいて、十分な静電容量を確保しつつ、半導体特性を維持しながら安定的に駆動可能な有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置を提供することが可能となる。
図1は、本発明の第1の実施の形態に係る有機薄膜トランジスタの概略断面図である。 図2は、本発明の第2の実施の形態に係る有機薄膜トランジスタの概略断面図である。 図3は、本発明の第3の実施の形態に係る有機薄膜トランジスタの概略断面図である。 図4は、比較例に係る有機薄膜トランジスタの概略断面図である。 図5は、実施例1および比較例に係る有機薄膜トランジスタの伝達特性のグラフである。 図6は、本発明の第1の実施の形態に係るアクティブマトリクスアレイの概略平面図である。 図7は、本発明の第2の実施の形態および第3の実施の形態に係るアクティブマトリクスアレイの概略平面図である。
以下、本発明の実施の形態を、図面を参照しつつ、説明する。なお各実施の形態において、同一または対応する構成要素については、同一の符号を付け、実施の形態の間において重複する説明は省略する。
図1は、本発明の第1の実施の形態に係る有機薄膜トランジスタ100を示す概略断面図であり、図2は、本発明の第2の実施の形態に係る有機薄膜トランジスタ101を示す概略断面図であり、図3は本発明の第3の実施の形態に係る有機薄膜トランジスタ102を示す概略断面図である。
有機薄膜トランジスタ100、101、102は、絶縁性の基板1の上に形成されたゲート電極2と、第一の絶縁層3と、ソース電極4、ドレイン電極5、および有機半導体材料を含む半導体層6と、第二の絶縁層7と、第一のキャパシタ電極8と、第三の絶縁層9と、上部画素電極10とを少なくとも備えている。
また、有機薄膜トランジスタ102は有機薄膜トランジスタ100の構成に加え、第二のキャパシタ電極11をさらに備えている。
図1〜図3に示すように、有機薄膜トランジスタ100、101、102は、基板1上にゲート電極2が形成されており、基板1およびゲート電極2上に第一の絶縁層3が形成されており、第一の絶縁層3上にソース電極4、ドレイン電極5、および半導体層6が形成されており、ソース電極4、ドレイン電極5の少なくとも一部、および半導体層6上に第二の絶縁層7が形成されており、第二の絶縁層上7に第一のキャパシタ電極8が形成されており、第一のキャパシタ電極8上の少なくとも一部に第三の絶縁層9が形成されており、第三の絶縁層9上にドレイン電極5と電気的に接続されている上部画素電極10が形成されている。第一のキャパシタ電極8は、平面視において上部画素電極10の少なくとも一部と重なっている。このように、第一のキャパシタ電極8を形成する位置を他の電極が設けられていない第二の絶縁層7上とすることで、第一のキャパシタ電極8を広い面積で形成できる。このため、第一のキャパシタ電極8と上部画素電極10との間で大きな静電容量を生じさせることが可能になる。また、第一のキャパシタ電極8は平面視において少なくとも前記半導体層6に重なるように形成されている。これにより、上部画素電極10に印加される電圧の、半導体層6のバックチャネル部への影響を遮断できるため、有機薄膜トランジスタ100、101、102を大きな駆動電圧で動作させた場合の順方向特性と逆方向特性との変化を抑制することができる。
図1に示すように、有機薄膜トランジスタ100では、ドレイン電極5と上部画素電極10とは、第二の絶縁層7および第三の絶縁層9に形成されたビアホールを介して接続されている。また、図2、図3に示すように、有機薄膜トランジスタ101、102では、ドレイン電極5と上部画素電極10とは、第二の絶縁層7、第一のキャパシタ電極8、および第三の絶縁層9に形成されたビアホールを介して接続されている。そして、図2、図3に示すように、有機薄膜トランジスタ101、102では、第一のキャパシタ電極8は、平面視においてビアホール以外の領域において第二の絶縁層7の上面全体を覆うように形成されている。これにより、第一のキャパシタ電極8をより広い面積で形成できるため、第一のキャパシタ電極8と上部画素電極10との間に生じる静電容量をより大きくすることができる。
図3に示すように、有機薄膜トランジスタ102は、基板1上に第二のキャパシタ電極11がさらに形成され、第二のキャパシタ電極11は、第一の絶縁層3を挟んで平面視において、ドレイン電極5の少なくとも一部と重なっている。
図6は、本発明の第1の実施の形態に係るアクティブマトリクスアレイ110の概略平面図である。なお、図6では、第一のキャパシタ電極8の形状を明確にするため、第三の絶縁層9および上部画素電極10の記載は省略する。アクティブマトリクスアレイ110は、有機薄膜トランジスタ100をマトリクス状に配列して形成される。図6に示すように、アクティブマトリクスアレイ110において、各有機薄膜トランジスタ100の第一のキャパシタ電極8は隣接する4つの有機薄膜トランジスタ100の第一のキャパシタ電極8と配線を介して電気的に接続されて形成されている。
図7は、本発明の第2の実施の形態および第3の実施の形態に係るアクティブマトリクスアレイ111、112の概略平面図である。なお、図7でも、第一のキャパシタ電極8の形状を明確にするため、第三の絶縁層9および上部画素電極10の記載は省略する。アクティブマトリクスアレイ111、112は、それぞれ有機薄膜トランジスタ101、有機薄膜トランジスタ102をマトリクス状に配列して形成される。上述のように、有機薄膜トランジスタ101、102では、第一のキャパシタ電極8は、平面視においてビアホール以外の領域において第二の絶縁層7を覆うように形成されている。このため、図7に示すように、アクティブマトリクスアレイ111、112において、各有機薄膜トランジスタ101、102の第一のキャパシタ電極8は隣接する全ての有機薄膜トランジスタ100、101の第一のキャパシタ電極8と接することにより電気的に接続されて形成されている。
有機薄膜トランジスタ100、101と有機薄膜トランジスタ102との相違点は、第二のキャパシタ電極11の有無である。図3に示すように、有機薄膜トランジスタ102に第二のキャパシタ電極11を形成することにより、ドレイン電極5と第二のキャパシタ電極11との間に静電容量が生じるため、有機薄膜トランジスタの画素電極の静電容量をさらに大きくすることが可能となる。
また、有機薄膜トランジスタ100、101、102、またはこれを用いたアクティブマトリクスアレイ110、111、112に、図示しない表示要素と、図示しない対向電極と、図示しない第二の基板とを設けることにより、画像表示装置とすることができる。対向電極および第二の基板は使用する表示要素の種類により、その構造は適宜変更することができる。
以下、有機薄膜トランジスタ100、101、102の各構成要素について、有機薄膜トランジスタ100、101、102の製造工程に沿って説明する。
初めに、基板1を準備する。基板1の材料としては、ポリカーボネート、ポリエチレンサルファイド、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス、石英ガラスなどを使用することができるが、これらに限定されるものではない。これらは単独で使用してもよいが、2種以上を積層した複合の基板1として使用することもできる。
基板1が有機物フィルムである場合は、有機薄膜トランジスタ100、101、102の耐久性を向上させるために透明のガスバリア層(図示せず)を形成することもできる。ガスバリア層の材料としては酸化アルミニウム(Al)、酸化珪素(SiO)、窒化珪素(SiN)、酸化窒化珪素(SiON)、炭化珪素(SiC)およびダイヤモンドライクカーボン(DLC)などが挙げられるがこれらに限定されるものではない。また、これらのガスバリア層は2層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた基板1の片面だけに形成してもよいし、両面に形成しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD(Chemical Vapor Deposition)法、ホットワイヤーCVD法およびゾル−ゲル法などを用いて形成することができるが本発明ではこれらに限定されるものではない。
また、基板1上に接して形成されるゲート電極2および第一の絶縁層3と基板1との密着性を向上させるために密着層を設けることもできるし、基板1の表面に表面処理などを施しても良い。
次に、基板1上に、ゲート電極2を形成する。ゲート電極2、ソース電極4、ドレイン電極5、第一のキャパシタ電極8、および第二のキャパシタ電極11は、電極部分と配線部分とが明確に分かれている必要はなく、以下では特に各有機薄膜トランジスタ100、101の構成要素として電極と呼称している。
ゲート電極2には、アルミニウム(Al)、銅(Cu)、モリブデン(Mo)、銀(Ag)、クロム(Cr)、チタン(Ti)、金(Au)、白金(Pt)、タングステン(W)、マンガン(Mn)、ニオブ(Nb)、タンタル(Ta)などの金属材料や、酸化インジウム(InO)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)などの導電性金属酸化物材料を用いることができるが、これらに限定されるものではない。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。
ゲート電極2の形成には、真空蒸着法、スパッタ法などの真空成膜法や、導電性材料の前駆体などを使用するゾル−ゲル法やナノ粒子を使用する方法、それらをインク化して、スクリーン印刷、凸版印刷、インクジェット法などのウェット成膜法で形成する方法などが使用できるが、これらに限定されず、公知一般の方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法などを用いて直接パターニングすることもできるが、これについてもこれらの方法に限定されず、公知一般のパターニング方法を用いることができる。
さらに、有機薄膜トランジスタ102では、上述のように、有機薄膜トランジスタのキャパシタ容量を大きくするために、第二のキャパシタ電極11を基板1上に設ける。第二のキャパシタ電極11は、ゲート電極2と同様の材料および方法によって形成することができるが、別の材料および方法などを用いて形成しても良い。
次に、第一の絶縁層3を形成する。第一の絶縁層3は、ゲート電極2、ソース電極4、およびドレイン電極5などの電極との間を電気的に絶縁するために、少なくともゲート電極2上に設けられるが、ゲート電極2の外部およびその他の電極との接続に使用される配線部やパッド部を除いて基板1全面に設けても良い。
第一の絶縁層3には、酸化珪素(SiOx)、酸化アルミニウム(AlOx)、酸化タンタル(TaOx)、酸化イットリウム(YOx)、酸化ジルコニウム(ZrOx)、酸化ハフニウム(HfOx)などの酸化物系絶縁材料や窒化珪素(SiNx)、酸化窒化珪素(SiON)や、ポリメチルメタクリレート(PMMA)等のポリアクリレート、ポリビニルアルコール(PVA)、ポリビニルフェノール(PVP)などの有機系絶縁材料などを使用することができるが、これらに限定されるものではない。これらは単層または2層以上積層してもよいし、無機系−有機系のハイブリッド薄膜としても良いし、成長方向に向けて組成を傾斜したものでも構わない。
第一の絶縁層3は、有機薄膜トランジスタ100、101、102におけるリーク電流を抑えるために、その抵抗率が1011Ωcm以上、より好ましくは1014Ωcm以上であることが望ましい。
次に、ソース電極4およびドレイン電極5を形成する。ソース電極4およびドレイン電極5は、離間して形成されており、ソース電極4とドレイン電極5とをそれぞれ別の工程および別の材料で形成しても良いが、第一の絶縁層3上に同層に形成される場合には、ソース電極4およびドレイン電極5を同時に形成することが好ましい。
ソース電極4およびドレイン電極5は、ゲート電極2と同様の導電性材料を用いることができる。また、それらは積層して用いてもよいし、合金などとして用いることもできる。
ソース電極4およびドレイン電極5の形成には、真空蒸着法、スパッタ法などの真空成膜法や、導電性材料の前駆体などを使用するゾル−ゲル法やナノ粒子を使用する方法、それらをインク化して、スクリーン印刷、凸版印刷、インクジェット法などのウェット成膜法で形成する方法などが使用できるが、これらに限定されず、公知一般の方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法などを用いて直接パターニングすることもできるが、これについてもこれらの方法に限定されず、公知一般のパターニング方法を用いることができる。
ソース電極4およびドレイン電極5については、半導体層6よりもソース電極4およびドレイン電極5を先に形成するボトムコンタクト構造としても良いし、半導体層6の形成後に、ソース電極4およびドレイン電極5を形成するトップコンタクト構造としても良い。
また、ボトムコンタクト構造を適用する場合においては、ソース電極4およびドレイン電極5は、半導体層6との電気的接続における接触抵抗を低下させるために、表面処理などを用いることができる。具体的には、ソース電極4およびドレイン電極5表面に自己組織化単分子膜(SAM:Self−Assembled−Monolayer)のような分子膜を形成することにより、電極表面の仕事関数を変化させることが可能である。
次に、ソース電極4およびドレイン電極5を接続するように、ソース電極4とドレイン電極5との間に半導体層6が形成される。ソース電極4およびドレイン電極5を半導体層6で接続し、有機薄膜トランジスタとして機能する半導体層6の領域をチャンネル領域と呼称することが一般的であり、本発明においてもこのような名称を使用することがある。
半導体層6には、ペンタセンのような低分子有機半導体材料、およびそれらの誘導体や、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体のような高分子有機半導体材料、およびそれらの誘導体などを用いることがきるが、これらに限定されるものではない。
半導体層6は、有機半導体材料を溶解または分散させた溶液をインクとして用いる凸版印刷、スクリーン印刷、インクジェット、ノズルプリンティングなどのウェット成膜方法で形成することもできるし、有機半導体材料の粉末や結晶を真空状態で蒸着する方法などで形成することもできる。半導体層6の形成方法は、これらに限定されるものではなく、公知一般の方法を使用することも可能である。ウェット成膜(印刷)を行った場合、半導体層6を形成するために乾燥、焼成を行うことがある。本願では、乾燥を含めて焼成と言うことがある。
また、本発明の実施の形態には図示していないが、半導体層6上には、半導体層6を保護するための保護層を設けることもできる。
次に、少なくとも半導体層6のチャネル領域を覆うように第二の絶縁層7を形成する。第二の絶縁層7は、有機薄膜トランジスタ100、101、102における各電極の絶縁性の確保のため、チャネル領域以外にもソース電極4とその配線およびドレイン電極5などの電極上の外部や他の電極との接続部を除く、第一の絶縁層3全面に形成することもできるし、適宜形成する領域を調整することができる。
第二の絶縁層7には、酸化珪素(SiOx)、酸化アルミニウム(AlOx)、酸化タンタル(TaOx)、酸化イットリウム(YOx)、酸化ジルコニウム(ZrOx)、酸化ハフニウム(HfOx)などの酸化物系絶縁材料や窒化珪素(SiNx)、酸化窒化珪素(SiON)や、ポリメチルメタクリレート(PMMA)等のポリアクリレート、ポリビニルアルコール(PVA)、ポリビニルフェノール(PVP)、フッ素樹脂などの有機系絶縁材料などを使用することができるが、これらに限定されるものではない。これらは単層または2層以上積層してもよいし、無機系−有機系のハイブリッド薄膜としても良いし、成長方向に向けて組成を傾斜したものでも構わない。
第二の絶縁層7は、有機薄膜トランジスタ100、101、102におけるリーク電流を抑えるために、その抵抗率が1011Ωcm以上、より好ましくは1014Ωcm以上であることが望ましい。
第二の絶縁層7の膜厚は、第一の絶縁層3および第三の絶縁層9よりも厚い膜厚で形成されることが好ましい。第一のキャパシタ電極8は上部画素電極10に印加される電圧の、半導体層6のバックチャネル部への影響を遮断する効果を有するものであり、本発明の有機薄膜トランジスタ100、101、102においては、第一の絶縁層3を介してゲート電極2に印加される電圧により半導体層6に流れる電流を制御するが、第二の絶縁層7の膜厚が第一の絶縁層3よりも薄い膜厚で形成された場合、半導体層6と第一のキャパシタ電極8の間に生じる静電容量が、ゲート電極2と半導体層6の間に生じる静電容量より大きくなる可能性があり、第一のキャパシタ電極8に印加される電圧によっては、それが半導体層6のバックチャネル部に作用し、有機薄膜トランジスタ100、101、102の素子特性が変化してしまう可能性がある。したがって、半導体層6の導電性をゲート電極2の電圧で確実に制御するためには、第二の絶縁層7の膜厚を第一の絶縁層3よりも厚い膜厚で形成することが好ましい。
第二の絶縁層7の比誘電率について、比誘電率の小さい材料を選択することにより、第一のキャパシタ電極8に印加される電圧が半導体層6のバックチャネル部に与える影響をより小さくすることが可能である。一般的に、絶縁材料の比誘電率が小さいほうが、その絶縁層に蓄えられる静電容量は小さくなるため、第一のキャパシタ電極8と半導体層6の間に生じる静電容量を小さくし、半導体層6への影響を低減するためには、第二の絶縁層7の比誘電率は、5以下、さらに好ましくは、4以下であることが好ましい。
また、本発明の有機薄膜トランジスタ100、101、102を用いる画像表示装置においては、安定的な駆動を実現するのに十分な補助容量を有することが好ましく、本発明の薄膜トランジスタ100、101、102の構造においては、第一のキャパシタ電極8とドレイン電極5および上部画素電極10との間に生じる静電容量を補助容量として用いることとなる。しかしながら、前記の理由により第2の絶縁層7の膜厚は、有機薄膜トランジスタ100、101、102の素子特性を安定させるという面から考慮すると、膜厚が厚い方が好ましく、その結果、第一のキャパシタ電極8とドレイン電極5の間に生じる静電容量は低下することとなる。したがって、十分な補助容量を確保するためには、第一のキャパシタ電極8と上部画素電極10の間で生じる静電容量を大きくする必要があるため、第三の絶縁層9の膜厚を第二の絶縁層7の膜厚と比べてより薄くすることが好ましい。
第二の絶縁層7の形成方法は、真空蒸着法、スパッタ法などの真空成膜法や、金属錯体などを前駆体として使用するゾル−ゲル法やナノ粒子などを分散したインクをスリットコート、スピンコート、スクリーン印刷、凸版印刷、インクジェットなどのウェット成膜法で形成する方法などが使用できるが、これらに限定されず、公知一般の方法を用いることができる。
次に、第二の絶縁層7上の、平面視において少なくともチャネル領域と重なる領域に第一のキャパシタ電極8を形成する。第一のキャパシタ電極8は、先に示したゲート電極2、ソース電極4およびドレイン電極5と同様の材料および方法によって形成することができる。
第一のキャパシタ電極8は、有機薄膜トランジスタ100、101、102の上部画素電極10に印加される電圧が半導体6のチャネル領域に与える影響を遮断する目的で、平面視において少なくとも半導体層6に重なることにより、第一のキャパシタ電極8の少なくとも一部によって、チャネル領域が覆われるように形成される。
第一のキャパシタ電極8は、当該有機薄膜トランジスタ100、101、102を配列してアクティブマトリクスアレイ110、111、112を形成する際には、ゲート電極2やソース電極4と同様に配線などによって隣接する有機薄膜トランジスタ100、101、102の第一のキャパシタ電極8と接続される。特に本発明においては、第一のキャパシタ電極8は周囲の隣接した4つ以上の有機薄膜トランジスタの第一のキャパシタ電極8と接続されることが好ましく、さらに好ましくは、周囲の隣接する全ての有機薄膜トランジスタの第一のキャパシタ電極8同士が接続される。第一のキャパシタ電極8同士の接続は、特に配線部や電極部などに分かれている必要はなく、有機薄膜トランジスタの構造に合わせて適宜その形状は調整することができる。
このようにして周囲の隣接する有機薄膜トランジスタ100、101、102の第一のキャパシタ電極8同士を接続することにより、第一のキャパシタ電極8を作製する際に一部の第一のキャパシタ電極8のパターンに不良が生じた場合においても、アクティブマトリクスアレイ110、111、112において断線することなく、第一のキャパシタ電極8同士の接続が確保される。
また、上述のようにアクティブマトリクスアレイ110では、第一のキャパシタ電極8は隣接する4つの有機薄膜トランジスタ100の第一のキャパシタ電極8と配線を介して電気的に接続されている。このように形成された各有機薄膜トランジスタ100は4つの配線のうちの少なくとも1箇所が接続されていれば有機薄膜トランジスタとして動作することができる。したがって、アクティブマトリクスアレイ110は第一のキャパシタ電極8間の配線が断線することによる有機薄膜トランジスタの動作不良を抑制することができる。
したがって、このような構成にすることで、第二の絶縁層7にフッ素系樹脂のような密着性の低い材料を用いた場合においても、上記のような理由から第一のキャパシタ電極8の断線を防止するか、有機薄膜トランジスタの動作不良を抑制することが可能となる。特に印刷法のような手法では、上記のように第一のキャパシタ電極8を形成することにより、顕著な効果が得られる。
第一のキャパシタ電極8は、上部画素電極10に印加される電圧の影響をより効率的に遮断するため、および上部画素電極10との間により大きな静電容量を生じるように、その面積が基板1の面積の85%以上になるよう形成されることが好ましい。
次に、少なくとも第一のキャパシタ電極8の上に、第三の絶縁層9を形成する。第三の絶縁層9は、有機薄膜トランジスタ100、101、102における第一のキャパシタ電極8と上部画素電極10との間の絶縁性の確保のために設けられるが、第一のキャパシタ電極8上以外にも外部や他の電極との接続部を除く、第二の絶縁層7上に形成することもできるし、適宜形成する領域を調整することができる。
第三の絶縁層9には、酸化珪素(SiOx)、酸化アルミニウム(AlOx)、酸化タンタル(TaOx)、酸化イットリウム(YOx)、酸化ジルコニウム(ZrOx)、酸化ハフニウム(HfOx)などの酸化物系絶縁材料や窒化珪素(SiNx)、酸化窒化珪素(SiON)や、ポリメチルメタクリレート(PMMA)等のポリアクリレート、ポリビニルアルコール(PVA)、ポリビニルフェノール(PVP)、フッ素樹脂などの有機系絶縁材料などを使用することができるが、これらに限定されるものではない。これらは単層または2層以上積層してもよいし、無機系−有機系のハイブリッド薄膜としても良いし、成長方向に向けて組成を傾斜したものでも構わない。
第三の絶縁層9の形成方法は、真空蒸着法、スパッタ法などの真空成膜法や、金属錯体などを前駆体として使用するゾル−ゲル法やナノ粒子を分散したインクをスリットコート、スピンコート、スクリーン印刷、凸版印刷、インクジェットなどのウェット成膜法で形成する方法などが使用できるが、これらに限定されず、公知一般の方法を用いることができる。
第三の絶縁層9は、第一のキャパシタ電極8および上部画素電極10の間に形成され、第一のキャパシタ電極8および上部画素電極10が、平面視において重なった領域において静電容量を生じさせる目的で形成されている。一般的に、絶縁層の材料として、比誘電率の大きな材料を用いることで、同一膜厚においても、より大きな静電容量を得ることが可能となる。また、前述のとおり、第二の絶縁層7については、半導体層6に影響する電圧の影響を考慮すると、第二の絶縁層7の比誘電率は小さい方が好ましいため、第三の絶縁層9の比誘電率は、第二の絶縁層7の比誘電率より大きい方が好ましい。その比誘電率は、3.0以上、好ましくは5以上、さらに好ましくは、20以上であることが好ましいが、これらに限定されるものではない。さらに、第三の絶縁層9の膜厚は、第一のキャパシタ電極8と上部画素電極10の間により大きな静電容量を生じるために、第一の絶縁層3及び第二の絶縁層7の膜厚よりも薄い方が好ましいが、第三の絶縁層9の絶縁性、有機薄膜トランジスタ100、101、102としての信頼性および作製工程の難易度などを考慮して、適宜調整することができる。
次に、画像表示装置の開口率を向上させることと、先に述べた第一のキャパシタ電極8と第三の絶縁層9と共に、静電容量を生じさせる目的で、第三の絶縁層9の上にドレイン電極5と電気的に接続された上部画素電極10が形成される。
上部画素電極10と第一のキャパシタ電極8の重なり面積は、すなわち画像表示装置の補助容量として機能するキャパシタ面積であり、重なり面積が大きいほど、大きなキャパシタ容量を有し、画素電圧の電圧保持率を高く保つことが可能となる。一方、上部画素電極10と第一のキャパシタ電極8の重なり面積が小さく、キャパシタ容量が小さい場合は、電圧保持率が小さいため、本発明の有機薄膜トランジスタ100、101、102を画像表示装置とした際に、上部画素電極によって表示要素に印加される画素電圧が選択時間中に減衰し、画素電圧が低下した分だけ画像表示要素に印加される電圧が低下するため、その書き換え効率は低下し、表示品位が低下する。また、表示品位を保つためには書き換え回数を増やすという対策が可能ではあるが、画像書き換え回数の増加は、結果として、画像切り替え速度の低下や駆動時間の増加による消費電力の増大を招くこととなる。本発明の上部画素電極10は、第一のキャパシタ電極8との平面視における重なり面積が、50%以上であれば、画像表示装置としての使用は可能な範囲ではあるが、より大きな補助容量を有し、画像表示装置としての表示品位を保ちつつ、より安定的に駆動させるためには、上部画素電極10と第一のキャパシタ電極8の重なり面積は、80%以上、さらに好ましくは85%以上となるように形成されることが好ましい。
上部画素電極10は、先に示したゲート電極2、ソース電極4、ドレイン電極5および第一のキャパシタ電極8と同様の材料および方法によって形成することができるが、これらに限定されず、公知一般の方法を用いることができる。
有機薄膜トランジスタ100、101、102を用いて画像表示装置とする際は、図示しない表示要素、図示しない対向電極、図示しない対向基板が好適に設けられる。
表示要素は、液晶、電気泳動粒子、または電気泳動粒子を含んだマイクロカプセルや有機エレクトロルミネッセンスなどが使用できる。画像表示装置においては、反射型、透過型のどちらかに限定されることなく、これら公知一般の表示要素を使用することが可能である。また、使用する表示要素によっては、1画素内に有機薄膜トランジスタ100、101、102を複数設置する構成を利用することも可能である。
表示要素は、対向電極を形成した対向基板上に形成した後に、画素電極10を設けた有機薄膜トランジスタ100、101、102と合わせて、画像表示装置としても良いし、画素電極10上に形成した後に、対向電極および対向基板を積層して画像表示装置としても良く、使用する表示要素に合わせて、その工程を選択することが可能である。
実施例1として、図1に示す有機薄膜トランジスタ100からなるアクティブマトリクスアレイ110を作製した。
基板1として厚さ0.7mmの無アルカリガラスを使用した。基板1上に銀(Ag)のナノ粒子を分散させた溶液をインクとしてインクジェット法を用いて、所望の形状にパターニングし、180℃で1時間焼成し、ゲート電極2を形成した。
ゲート電極2を形成した基板1に、熱硬化性樹脂を塗布し、焼成して第一の絶縁層3を形成した。第一の絶縁層3の比誘電率は、3.3、膜厚は1.0μmである。
その後、インクジェット法により、ゲート電極2と同様の方法によりソース電極4およびドレイン電極5を形成した。
ソース電極4およびドレイン電極5を形成した基板に、有機半導体材料として、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPS−ペンタセン)を0.1重量パーセント濃度で溶解させたメシチレン溶液をインクジェット法によりパターニングして焼成し、半導体層6を形成した。
その後、フッ素樹脂をインクジェット法で塗布、焼成し、第二の絶縁層7を形成した。第二の絶縁層7の比誘電率は2.4であり、膜厚は3.0μmである。
続いて、銀ナノ粒子を分散させた溶液をインクとして、ゲート電極2、ソース電極4およびドレイン電極5と同様の方法により、第二の絶縁層7上に第一のキャパシタ電極8を形成した。
第一のキャパシタ電極8上に感光性樹脂材料を塗布、露光、現像を行い、第三の絶縁層9を形成した。第三の絶縁層9の膜厚は0.5μm、比誘電率は3.5である。
各第一のキャパシタ電極8は、図6に示すように、隣接する4つの有機薄膜トランジスタ100の第一のキャパシタ電極8と配線を介して接続され、導通するよう形成した。
最後にスクリーン印刷法を用いて、第三の絶縁層9上に上部画素電極10を形成し、実施例1に係る有機薄膜トランジスタ100からなるアクティブマトリクスアレイ110を作製した。
実施例2として、図2に示す有機薄膜トランジスタ101からなるアクティブマトリクスアレイ111を作製した。
基板1として厚さ0.7mmの無アルカリガラスを使用した。基板1上に銀(Ag)のナノ粒子を分散させた溶液をインクとしてインクジェット法を用いて、所望の形状にパターニングし、180℃で1時間焼成し、ゲート電極2を形成した。
ゲート電極2を形成した基板1に、熱硬化性樹脂を塗布し、焼成して第一の絶縁層3を形成した。第一の絶縁層3の比誘電率は、3.3、膜厚は1.0μmである。
その後、インクジェット法により、ゲート電極2と同様の方法によりソース電極4およびドレイン電極5を形成した。
ソース電極4およびドレイン電極5を形成した基板に、有機半導体材料として、TIPS−ペンタセンを0.1重量パーセント濃度で溶解させたメシチレン溶液をインクジェット法によりパターニングして焼成し、半導体層6を形成した。
その後、フッ素樹脂をインクジェット法で塗布し、第二の絶縁層7を形成した。第二の絶縁層7の比誘電率は2.4であり、膜厚は3.0μmである。
続いて、銀ナノ粒子を分散させた溶液をインクとして、ゲート電極2、ソース電極4およびドレイン電極5と同様の方法により、第二の絶縁層7上に第一のキャパシタ電極8を形成した。
各第一のキャパシタ電極8は、図7に示すように、隣接する全ての有機薄膜トランジスタ101の第一のキャパシタ電極8と接続され、導通するよう形成した。
第一のキャパシタ電極8上に感光性樹脂材料を塗布、露光、現像を行い、第三の絶縁層9を形成した。第三の絶縁層9の膜厚は0.5μm、比誘電率は3.5である。
最後にスクリーン印刷法を用いて、第三の絶縁層9上に上部画素電極10を形成し、実施例2に係る有機薄膜トランジスタ101からなるアクティブマトリクスアレイ111を作製した。
実施例3として、図3に示す有機薄膜トランジスタ102からなるアクティブマトリクスアレイ112を作製した。
基板1として厚さ0.7mmの無アルカリガラスを使用した。基板1上に銀(Ag)のナノ粒子を分散させた溶液をインクとしてインクジェット法を用いて、所望の形状にパターニングし、180℃で1時間焼成し、ゲート電極2および第二のキャパシタ電極11を形成した。
ゲート電極2および第二のキャパシタ電極11を形成した基板1に、熱硬化性樹脂を塗布し、焼成して第一の絶縁層3を形成した。第一の絶縁層3の比誘電率は、3.3、膜厚は1.0μmである。
その後、ゲート電極2および第二のキャパシタ電極11と同様の方法により、インクジェット法でソース電極4およびドレイン電極5を形成した。
ソース電極4およびドレイン電極5を形成した基板に、有機半導体材料として、TIPS−ペンタセンを0.1重量パーセント濃度で溶解させたメシチレン溶液をインクジェット法によりパターニングして焼成し、半導体層6を形成した。
その後、フッ素樹脂をインクジェット法で塗布し、第二の絶縁層7を形成した。第二の絶縁層7の比誘電率は2.4であり、膜厚は3.0μmである。
続いて、銀ナノ粒子を分散させた溶液をインクとして、ゲート電極2、ソース電極4およびドレイン電極5と同様の方法により、第二の絶縁層7上に第一のキャパシタ電極8を形成した。
各第一のキャパシタ電極8は、実施例2と同様に隣接する全ての有機薄膜トランジスタ102の第一のキャパシタ電極8と接続され、導通するよう形成した。
第一のキャパシタ電極8上に感光性樹脂材料を塗布、露光、現像を行い、第三の絶縁層9を形成した。第三の絶縁層9の膜厚は0.5μm、比誘電率は3.5である。
最後にスクリーン印刷法を用いて、第三の絶縁層9上に上部画素電極10を形成し、実施例3に係る有機薄膜トランジスタ102からなるアクティブマトリクスアレイ112を作製した。
比較例
比較例として図4に示す有機薄膜トランジスタ200からなる図示しないアクティブマトリクスアレイを作製した。
基板21として厚さ0.7mmの無アルカリガラスを使用した。基板21上に銀(Ag)のナノ粒子を分散させた溶液をインクとしてインクジェット法を用いて、所望の形状にパターニングし、180℃で1時間焼成し、ゲート電極22および第一のキャパシタ電極28を形成した。
ゲート電極22および第一のキャパシタ電極28を形成した基板に、熱硬化性樹脂を塗布し、焼成して第一の絶縁層23を形成した。第一の絶縁層23の比誘電率は、3.3、膜厚は1.0μmである。
その後、ゲート電極22および第一のキャパシタ電極28と同様の方法により、インクジェット法でソース電極24およびドレイン電極25を形成した。
ソース電極24およびドレイン電極25を形成した基板に、有機半導体材料として、ポリ(3−ヘキシルチオフェン)を0.1重量パーセント濃度で溶解させたメシチレン溶液をインクジェット法によりパターニングして焼成し、半導体層26を形成した。
その後、フッ素樹脂をインクジェット法で塗布し、第二の絶縁層27を形成した。第二の絶縁層7の比誘電率は2.4であり、膜厚は3.0μmである。
第二の絶縁層27上にスクリーン印刷法により上部画素電極30を形成し、比較例に係る有機薄膜トランジスタ200からなるアクティブマトリクスアレイを作製した。
以上の工程により、実施例1、2、3および比較例に係るアクティブマトリクスアレイを作製した。実施例1、実施例2および実施例3においては、第一のキャパシタ電極8を第二の絶縁層7上に、平面視において有機薄膜トランジスタ100、101、102のチャネル領域を覆うように配置した。
図5に、作製した実施例1および比較例に係る有機薄膜トランジスタの伝達特性の測定結果を示す。図5に示した有機薄膜トランジスタの伝達特性のグラフからも明らかなように、比較例に係る有機薄膜トランジスタ200においては、その伝達特性におけるオン電流の立ち上がりがデプレッション側(正側)となっているが、実施例1に係る有機薄膜トランジスタ100においては、よりエンハンスメント側(負側)になっている。これらの伝達特性におけるオン電流の立ち上がり電圧の差は、上部画素電極10、30に印加される電圧の半導体層6、26への影響の差であり、図5に示す結果は、本発明の実施例1に係る有機薄膜トランジスタ100においては、上部画素電極10の電圧の半導体層6への影響を効果的に遮断できていることを明確に示している。
これにより、フィールドシールドピクセル型のボトムゲート構造の有機薄膜トランジスタ100において、第一のキャパシタ電極8を設けることにより、十分なキャパシタ電極面積を有することになるため、十分な静電容量を確保しながら、かつ上部画素電極10からの半導体層への影響を遮断することが可能となり、半導体特性を維持しながら安定的に駆動可能な有機薄膜トランジスタ100を形成することができた。
表1に実施例1〜3及び比較例に係る有機薄膜トランジスタを用いて作製したアクティブマトリクスアレイの、上部画素電極の面積に対する第一のキャパシタ電極と上部画素電極とが平面視において重なった領域の面積の比、第一のキャパシタ電極による静電容量、および電圧保持率(Voltage Holding Ratio:VHR)の値を示す。なお、静電容量の計算は式(1)により行い、電圧保持率の計算は式(2)により行った。
Figure 2019078267
Figure 2019078267
Figure 2019078267
実施例1の有機薄膜トランジスタ100からなるアクティブマトリクスアレイ110と実施例2の有機薄膜トランジスタ101からなるアクティブマトリクスアレイ111との違いは、図6および図7に示したように、第一のキャパシタ電極8が隣接した有機薄膜トランジスタの第一のキャパシタ電極8に接続されている数と、各々の有機薄膜トランジスタにおける上部画素電極10の面積に対する第一のキャパシタ電極8と上部画素電極10とが平面視において重なった領域の面積の比である。より多くの隣接する有機薄膜トランジスタと接続するように第一のキャパシタ電極8を形成し、上部画素電極10の面積に対する第一のキャパシタ電極8と上部画素電極10とが平面視において重なる領域の面積の比を大きくすることにより、より大きな静電容量を得ることが可能となり、その結果、電圧保持率を高く保つことが可能となることが確認できた。
また、実施例3においては、第二のキャパシタ電極11を形成することにより、さらに有機薄膜トランジスタ102の静電容量を増加させることができた。
何れの実施例においても、第一のキャパシタ電極8を備えることにより、フィールドシールドピクセル型のボトムゲート構造の有機薄膜トランジスタにおいて、十分なキャパシタ電極面積を有することができるため、十分な静電容量を確保し、かつ上部画素電極電圧による半導体層への影響を遮断することができる。したがって、半導体特性を維持しながら、安定的に駆動可能な有機薄膜トランジスタ100、101、102が得られ、有機薄膜トランジスタ100、101、102を用いたアクティブマトリクスアレイの作製および画像表示装置の駆動を実現することが可能となった。
以上説明したように、有機薄膜トランジスタ100、101、102は、第二の絶縁層7上に、平面視において少なくとも半導体層6に重なるように第一のキャパシタ電極8を形成することで、キャパシタ電極の面積を大きく保ち、十分な静電容量を得ることが可能となる。また、第一のキャパシタ電極8により半導体層6のチャネル領域への上部画素電極10に印加される電圧の影響を遮断することができるため、有機薄膜トランジスタの特性変化を抑制することが可能となる。
したがって、本発明によれば、フィールドシールドピクセル型ボトムゲート構造の有機薄膜トランジスタにおいて、十分なキャパシタ電極面積を有し、十分な静電容量を確保でき、かつ上部画素電極に印加される電圧のチャネル領域における半導体層バックチャネル部への影響を遮断することで、半導体特性を維持しながら安定的に駆動可能な有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置を提供することが可能である。
本発明は、画像表示装置、または各種センサーなどに好適に利用可能である。
1、21 基板
2、22 ゲート電極
3、23 第一の絶縁層
4、24 ソース電極
5、25 ドレイン電極
6、26 半導体層
7、27 第二の絶縁層
8、28 第一のキャパシタ電極
9 第三の絶縁層
10、30 上部画素電極
11 第二のキャパシタ電極
100、101、102、200 有機薄膜トランジスタ
110、111、112 アクティブマトリクスアレイ

Claims (12)

  1. 絶縁性の基板と、
    前記基板上に形成されたゲート電極と、
    前記基板および前記ゲート電極を覆うように形成された第一の絶縁層と、
    前記第一の絶縁層上に形成されたソース電極、ドレイン電極、および有機半導体材料を含む半導体層と、
    少なくとも前記半導体層、前記ソース電極、および前記ドレイン電極の一部を覆うように形成された第二の絶縁層と、
    前記第二の絶縁層上に、平面視において少なくとも前記半導体層に重なるように形成された第一のキャパシタ電極と、
    前記第二の絶縁層および前記第一のキャパシタ電極を覆うように形成された第三の絶縁層と、
    前記第三の絶縁層上に形成された、前記ドレイン電極と電気的に接続された上部画素電極とを含む有機薄膜トランジスタ。
  2. 前記絶縁性の基板上に、前記ゲート電極と同層に第二のキャパシタ電極をさらに有する、請求項1に記載の有機薄膜トランジスタ。
  3. 前記第二の絶縁層の膜厚が前記第一の絶縁層および前記第三の絶縁層の膜厚よりも厚い、請求項1または2に記載の有機薄膜トランジスタ。
  4. 前記第三の絶縁層の膜厚が前記第一の絶縁層および前記第二の絶縁層の膜厚よりも薄い、請求項1ないし3の何れかに記載の有機薄膜トランジスタ。
  5. 前記第三の絶縁層の比誘電率が前記第二の絶縁層の比誘電率よりも大きい、請求項1ないし4の何れかに記載の有機薄膜トランジスタ。
  6. 前記第一のキャパシタ電極と、前記上部画素電極とが平面視において重なった領域の面積が前記上部画素電極の面積の80%以上である、請求項1ないし5の何れかに記載の有機薄膜トランジスタ。
  7. 前記第一のキャパシタ電極の面積が前記基板の面積の85%以上であることを特徴とする請求項1ないし6のいずれかに記載の有機薄膜トランジスタ。
  8. 前記第一のキャパシタ電極は、前記第二の絶縁層と前記第三の絶縁層とを連通するビアホールを備え、平面視において前記ビアホール以外の領域において前記第二の絶縁層の上面全体を覆っている、請求項1ないし7のいずれかに記載の有機薄膜トランジスタ。
  9. 絶縁性の基板上にゲート電極を設ける工程と、
    前記ゲート電極上に第一の絶縁層を設ける工程と、
    前記第一の絶縁層上にソース電極およびドレイン電極を離間して設ける工程と、
    前記ソース電極と前記ドレイン電極との間に有機半導体材料を含む半導体層を設ける工程と、
    少なくとも前記半導体層、前記ソース電極、および前記ドレイン電極の一部の上に第二の絶縁層を設ける工程と、
    前記第二の絶縁層上に、平面視において少なくとも前記半導体層に重なるように第一のキャパシタ電極を設ける工程と、
    前記第二の絶縁層および前記第一のキャパシタ電極上に第三の絶縁層を設ける工程と、
    前記第三の絶縁層上に、前記ドレイン電極と電気的に接続された上部画素電極を設ける
    工程とを含む、有機薄膜トランジスタの製造方法。
  10. 請求項1ないし8の何れかに記載の有機薄膜トランジスタを配列したアクティブマトリクスアレイであって、
    当該アクティブマトリクスアレイにおける前記有機薄膜トランジスタの第一のキャパシタ電極が周囲の隣接した4つ以上の有機薄膜トランジスタの前記第一のキャパシタ電極と接続されている、アクティブマトリクスアレイ。
  11. 請求項1ないし8の何れかに記載の有機薄膜トランジスタを配列したアクティブマトリクスアレイであって、
    当該アクティブマトリクスアレイにおける前記有機薄膜トランジスタにおいて、隣接するすべての有機薄膜トランジスタの第一のキャパシタ電極同士が接続されている、アクティブマトリクスアレイ。
  12. 請求項10または11に記載のアクティブマトリクスアレイを用いた画像表示装置。
JP2019549323A 2017-10-19 2018-10-17 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置 Pending JPWO2019078267A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017202751 2017-10-19
JP2017202751 2017-10-19
PCT/JP2018/038701 WO2019078267A1 (ja) 2017-10-19 2018-10-17 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置

Publications (1)

Publication Number Publication Date
JPWO2019078267A1 true JPWO2019078267A1 (ja) 2020-09-24

Family

ID=66172920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019549323A Pending JPWO2019078267A1 (ja) 2017-10-19 2018-10-17 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置

Country Status (2)

Country Link
JP (1) JPWO2019078267A1 (ja)
WO (1) WO2019078267A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7567196B2 (ja) 2020-04-20 2024-10-16 Toppanホールディングス株式会社 圧力センサおよび圧力センサアレイ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09318972A (ja) * 1996-03-05 1997-12-12 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JPH1091099A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 液晶表示装置
JPH11274446A (ja) * 1998-03-20 1999-10-08 Toshiba Corp X線撮像装置
WO2008084697A1 (ja) * 2007-01-10 2008-07-17 Sony Corporation 半導体装置および表示装置
JP2008277370A (ja) * 2007-04-26 2008-11-13 Sony Corp 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
WO2013099697A1 (ja) * 2011-12-28 2013-07-04 シャープ株式会社 アクティブマトリクス基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09318972A (ja) * 1996-03-05 1997-12-12 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JPH1091099A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 液晶表示装置
JPH11274446A (ja) * 1998-03-20 1999-10-08 Toshiba Corp X線撮像装置
WO2008084697A1 (ja) * 2007-01-10 2008-07-17 Sony Corporation 半導体装置および表示装置
JP2008277370A (ja) * 2007-04-26 2008-11-13 Sony Corp 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
WO2013099697A1 (ja) * 2011-12-28 2013-07-04 シャープ株式会社 アクティブマトリクス基板

Also Published As

Publication number Publication date
WO2019078267A1 (ja) 2019-04-25

Similar Documents

Publication Publication Date Title
US8487308B2 (en) Thin film transistor and image display unit
US8963147B2 (en) Thin film transistor, method of manufacturing the same, and image display device equipped with thin film transistor
US8963141B2 (en) Thin-film transistor, fabrication method thereof, and image display device
KR20080053610A (ko) 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
JP5655277B2 (ja) 薄膜トランジスタおよびアクティブマトリクスディスプレイ
TW201640684A (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
US11302880B2 (en) Organic thin-film transistors and methods for manufacturing the same and image display devices
US20090213039A1 (en) Display device
JP5700291B2 (ja) 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置
JPWO2019078267A1 (ja) 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置
JP5853390B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
WO2017208923A1 (ja) 有機薄膜トランジスタおよび画像表示装置
JP6123413B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
WO2014049970A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2013201201A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
JP6064356B2 (ja) 薄膜トランジスタアレイおよび画像表示装置
JP2015185789A (ja) 薄膜トランジスタおよびその製造方法
JP5782695B2 (ja) 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
JP2014107280A (ja) 薄膜トランジスタ及びその製造方法
JP2015118994A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2020031100A (ja) 有機薄膜トランジスタとその製造方法および電子装置
JP2017103409A (ja) 有機トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230606