(12) 特許公報(B2)

(11) 特許番号

(24) 登録日 平成26年12月5日 (2014.12.5)

特許第5655277号

(P5655277)

(45) 発行日 平成27年1月21日(2015.1.21)

(19) **日本国特許庁(JP)**

(51) Int.Cl.			F I								
HO1L	<i>29/78</i> 6	(2006.01)	HO1L	29/78	618G						
HO1L	21/336	(2006.01)	HO1L	29/78	618B						
HO1L	21/265	(2006.01)	HO1L	29/78	618A						
GO9F	9/30	(2006.01)	HO1L	29/78	619A						
		• •	HO1L	21/265	F						
				,	請求項の数	10	(全	15	頁)	最終	頁に続く
(21) 出願番号		特願2009-106130	(P2009-106130)	(73)特許権	者 0000031	.93					
(22) 出願日		平成21年4月24日	(2009. 4. 24)		凸版印刷机	朱式∌	会社				
(65) 公開番号		特開2010-258196	(P2010-258196A)		東京都台	₹Zī	台東1	ΤE	15番	1号	
(43) 公開日		平成22年11月11E	(2010.11.11)	(72) 発明者	「宮▲崎▼	ちて	ひろ				
審査請求	B	平成24年3月16日	(2012.3.16)		東京都台	₹ 又 す	台東1	ΤE	15番	1号	凸版印
			` '		刷株式会社	土内					
				(72) 発明者	一伊藤学						
					東京都台	₹ 区 ī	台東1	ΤE	15番	1号	凸版印
					刷株式会社	土内				- •	
				審査官	鈴木 聡-	一郎					
									_		
										終頁に	に続く

(54) 【発明の名称】薄膜トランジスタおよびアクティブマトリクスディスプレイ

(57)【特許請求の範囲】

【請求項1】

絶縁基板上に少なくともゲート電極と、ゲート絶縁層が順次積層され、<u>前記</u>ゲート絶縁 層上に酸化物を含む半導体層とソース電極およびドレイン電極が設けられたボトムゲート 型の薄膜トランジスタであって、

前記半導体層表面の一部を覆うように前記ソース電極及びドレイン電極が形成されてお り、前記ソース電極及びドレイン電極を形成後に、前記ソース電極及びドレイン電極に覆 われていない前記半導体層表面の領域に、N20プラズマを投入電力が100W以上20 0W以下で1分以上3分以下照射することで酸素を注入することを特徴とする薄膜トラン ジスタ。

【請求項2】

前記酸化物を含む半導体層がInとGaとZnの少なくとも一種を含むことを特徴とする請求項1に記載の薄膜トランジスタ。

【請求項3】

<u>前記ソース電極及びドレイン電極に覆われていない</u>前記半導体層上に保護層を有することを特徴とする請求項1または2のいずれかに記載の薄膜トランジスタ。

【請求項4】

前記保護層は無機材料であることを特徴とする請求項<u>3</u>に記載の薄膜トランジスタ。

【請求項5】

前記保護層は有機材料であることを特徴とする請求項3に記載の薄膜トランジスタ。 20

【請求項6】 絶縁基板上にゲート電極を形成する工程と、 該ゲート電極上にゲート絶縁層を形成する工程と、 該ゲート絶縁層上に酸化物を含む半導体を形成する工程と、 該半導体層上にソース電極及びドレイン電極を形成する工程と、 該半導体層の表面に投入電力が100W以上200W以下で1分以上3分以下N 。 Oプラ ズマを照射する工程と、 を有することを特徴とする薄膜トランジスタの製造方法。 【請求項7】 10 絶縁基板上にゲート電極を形成する工程と、 該ゲート電極上にゲート絶縁層を形成する工程と、 該ゲート絶縁層上にソース電極及びドレイン電極を形成する工程と、 該ソース電極及びドレイン電極の一部を覆うように酸化物を含む半導体層を形成する工程 と、 該半導体層の表面に投入電力が100W以上200W以下で1分以上3分以下N,Oプラ ズマを照射する工程と、 を有することを特徴とする薄膜トランジスタの製造方法。 【請求項8】 前記半導体層の表面にN 。 O プラズマを照射した後に、該半導体層上に保護層を形成す る工程を有することを特徴とする請求項6または7に記載の薄膜トランジスタの製造方法 20 【請求項9】 請求項1乃至5のいずれか1項に記載の薄膜トランジスタのアレイと、該アレイのソー ス電極又はドレイン電極に接続された画素電極と、該画素電極上に配置された画像表示媒 体とを備える画像表示装置。 【請求項10】 前記画像表示媒体が電気泳動方式によるものであることを特徴とする請求項9に記載の 画像表示装置。 30 【発明の詳細な説明】 【技術分野】 [0001]本発明は、各種画像表示装置の駆動素子や各種論理回路の論理素子等に用いることができ る薄膜トランジスタおよびアクティブマトリクスディスプレイに関する。 【背景技術】 [0002]現在、一般的な平面薄型画像表示装置(Flat Panel Display;FPD)は、半導体に非晶質シリコンや多結晶シリコンを用いた電界効果型薄膜トランジスタに より駆動するアクティブマトリックスタイプのものが主流となっている。 40 [0003]一方、FPDのさらなる薄型化及び軽量化、耐衝撃性や可撓性の向上を目的に、ガラス基 板の代わりにプラスチック基板を用いる試みが近年なされている。 [0004]しかしながら、上述のシリコンを半導体層に用いた薄膜トランジスタの製造は、高温の熱 工程を要し、耐熱性の低いプラスチック基板に適用するのは困難である。 [0005] そこで、低温形成が可能な酸化物を半導体層に用いた薄膜トランジスタの開発が活発に行 われてきている(非特許文献1)。 [0006]また高い信頼性を持ち、ディスプレイの多階調表示が可能な薄膜トランジスタを実現する 50

分でないという問題点を有しており、より高いオンオフ比を持つ薄膜トランジスタを得る ための研究がなされている。 【先行技術文献】 【非特許文献】 [0007]【非特許文献1】伊藤学、応用物理77「7](2008) 809-812 【発明の概要】 【発明が解決しようとする課題】 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$ そこで本発明では、上記のような要求を解決するため、ボトムゲート型の薄膜トランジス タにおいて、オンオフ比の高いトランジスタを提供することを課題とする。 【課題を解決するための手段】 [0009]本発明は上記目的を達成するためになされたものであり、請求項1に係る発明は、絶縁基 板上に少なくともゲート電極と、ゲート絶縁層が順次積層され、前記ゲート絶縁層上に酸 化物を含む半導体層とソース電極およびドレイン電極が設けられたボトムゲート型の薄膜 トランジスタであって、前記半導体層表面の一部を覆うように前記ソース電極及びドレイ ン電極が形成されており、前記ソース電極及びドレイン電極を形成後に、前記ソース電極

20

10

[0012]

特徴とする薄膜トランジスタである。

また請求項<u>2</u>の係る発明は、前記酸化物を含む半導体層がInとGaとZnの少なくとも 一種を含むことを特徴とする請求項1に記載の薄膜トランジスタである。

<u>及びドレイン電極に覆われていない前記半導体層表面の領域に、N₂のプラズマを投入電</u> 力が100W以上200W以下で1分以上3分以下照射することで酸素を注入することを

【0013】

また請求項<u>3</u>の係る発明は、<u>前記ソース電極及びドレイン電極に覆われていない</u>前記半導 体層上に保護層を有することを特徴とする請求項1<u>または2</u>のいずれかに記載の薄膜トラ 3 ンジスタである。

30

[0014]

また請求項<u>4</u>の係る発明は、前記保護層は無機材料であることを特徴とする請求項<u>3</u>に記 載の薄膜トランジスタである。

【0015】

また請求項<u>5</u>の係る発明は、前記保護層は有機材料であることを特徴とする請求項<u>3</u>に記 載の薄膜トランジスタである。

40

[0016**]**

また請求項<u>6</u>の係る発明は、絶縁基板上にゲート電極を形成する工程と、該ゲート電極上 にゲート絶縁層を形成する工程と、該ゲート絶縁層上に酸化物を含む半導体を形成する工 程と、該半導体層上にソース電極及びドレイン電極を形成する工程と、該半導体層の表面 にN₂ Oプラズマを投入電力が100W以上200W以下で1分以上3分以下照射する工 程と、を有することを特徴とする薄膜トランジスタの製造方法である。

[0017]

また請求項<u>7</u>の係る発明は、絶縁基板上にゲート電極を形成する工程と、該ゲート電極上 にゲート絶縁層を形成する工程と、該ゲート絶縁層上にソース電極及びドレイン電極を形 50

(3)

ためには、従来の酸化物を半導体に用いた薄膜トランジスタにおいては、オンオフ比が十

成する工程と、該ソース電極及びドレイン電極の一部を覆うように酸化物を含む半導体層 を形成する工程と、該半導体層の表面にN₂ Oプラズマを投入電力が100W以上200 W以下で1分以上3分以下照射する工程と、を有することを特徴とする薄膜トランジスタ の製造方法である。

【0019】

また請求項<u>8</u>の係る発明は、前記半導体層の表面にN₂のプラズマを照射した後に、該半 導体層上に保護層を形成する工程を有することを特徴とする請求項<u>6</u>または<u>7</u>に記載の薄 膜トランジスタの製造方法である。

10

[0020]

また請求項<u>9</u>の係る発明は、請求項1乃至<u>5</u>のいずれか1項に記載の薄膜トランジスタ のアレイと、該アレイのソース電極又はドレイン電極に接続された画素電極と、該画素電 極上に配置された画像表示媒体とを備える画像表示装置である。

【0021】

また請求項<u>10</u>の係る発明は、前記画像表示媒体が電気泳動方式によるものであることを 特徴とする請求項9に記載の画像表示装置。

【発明の効果】

【0022】

20

本発明の薄膜トランジスタによれば、半導体層のゲート側の面の酸素密度が、反対の面の 酸素密度よりも低い、言い換えると半導体層のゲート側と反対の面の酸素密度を高くする ことにより、薄膜トランジスタのオンオフ比を向上させることができる。

酸化物を含む半導体層は、酸素密度が低い、言い換えれば酸素欠損が多いほど、その電 気抵抗は低くなるという特徴を持つ。上記構成の本発明薄膜トランジスタは、前記ゲート 絶縁層の界面付近は電気抵抗が低く、かつ界面から離れた層の電気抵抗は高くなることを 意味する。この場合、トランジスタのいわゆるチャネル部分の抵抗は低いまま、チャネル 層から離れたソース、ドレイン電極間近傍の半導体層の電気抵抗のみ高くなるため、ゲー ト電圧が正の場合にチャネル部分を流れるオン電流は高く、ゲート電圧が負の場合にチャ ネル層周辺を流れるオフ電流は小さくなる。したがって、該半導体層が酸素密度勾配を持 たない場合と比較して、オンオフ比を向上させることができる。

30

さらに、半導体層にIn、Zn、Gaのいずれか一種を含む酸化物を用いることで優れた トランジスタ特性を得ることができる。

[0024]

[0023]

また、半導体層上に保護層を設けることで、外部環境からの影響を受けることによる該半 導体層の酸素密度の変化を防ぐことができる。

【0025】

保護層に無機材料を用いた場合、外部環境からの影響を受けることによる該半導体層の酸 素密度の変化を防ぐことができる。例えば無機材料の一例として挙げられるSiOx薄膜 ⁴⁰ は、ガス・水蒸気バリア性が非常に高いことが知られている。

【0026】

また、有機材料の保護膜はスピンコート等の塗布法で容易に形成できるため、スパッタ法 等で無機材料からなる保護層を形成する場合に懸念される半導体層へのプラズマによる損 傷がないという利点がある。

【0027】

上記酸素密度のコントロールとしては、酸素含有プラズマを照射することで半導体層の酸 素密度を上げることができる。また、トップコンタクト型の薄膜トランジスタの場合には 、ソース電極及びドレイン電極を設けた後に、該半導体層の表面に酸素含有プラズマ照射 を行うことで、電極接続部分は酸素密度が上がらず、低抵抗率のままであるので、ソース

(4)

電極およびドレイン電極と半導体層のオーミック接触を損なわず、半導体層の表面の酸素 密度を増加させることができる。 [0028]前記酸素含有プラズマにO,またはN,Oを用いたプラズマとすることで特に効率的に半 導体層の表面の酸素密度を向上させることができる。 【図面の簡単な説明】 [0029]【図1】本発明の一実施形態を示す薄膜トランジスタの構造を表す模式図 【図2】本発明の一実施形態を示す別の薄膜トランジスタの構造を表す模式図 【図3】本発明の一実施形態を示す別の薄膜トランジスタの構造を表す模式図 【図4】本発明の一実施形態を示す画像表示装置の構造を表す模式図 【図5】本発明の各実施例および各比較例の素子特性を示すグラフ 【発明を実施するための形態】 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$ 以下、本発明の実施の形態を、図面を参照しつつ説明する。実施の形態において、同一構 成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。 [0031]図1及び図2は本発明の実施形態の一例を示すボトムゲート型の薄膜トランジスタの模式 図である。絶縁基板101上に、ゲート電極102、ゲート電極を覆うように形成された ゲート絶縁層103は形成され、ゲート絶縁膜上に半導体層104と、該半導体層に接続 されたソース電極105及びドレイン電極106が形成されている。さらに、本発明の酸 化物を含むものである。 [0032]図1はトップコンタクト型の薄膜トランジスタであり、ゲート絶縁膜上に半導体層104 が形成され、半導体層104表面の一部を覆うようにソース電極105、ドレイン電極1 06が半導体層に接続されている。また図2はボトムコンタクト型の薄膜トランジスタで あり、ゲート絶縁膜上にソース電極105及びドレイン電極106が形成され、当該ソー ス電極105及びドレイン電極106の一部を覆うように半導体層104が形成されて接 続している。 [0033]各層以外にも本発明に支障がない限り、別途機能層や保護層を加えても良い。例えば、図 3 に示す本発明の薄膜トランジスタのように、半導体層104上に保護層107を加えて も良い。半導体層上に保護層を設けることで、外部環境からの影響を受けることによる該 半導体層の特性変化を防ぐことができる。特に、半導体内の酸素密度の変化を防ぐことが できる。 [0034]本発明の薄膜トランジスタにおいては、半導体層のゲート側と反対の面の酸素密度が高く 、半導体層内の酸素欠損が少なくなっている。すなわち、半導体層104の酸素密度はゲ ート電極側から垂直方向に勾配を持ち、該半導体層の酸素密度はゲート電極側が最も低い 。このような素子は、後述のように酸素原子を含有する気体を用いたプラズマ(酸素含有 プラズマ)をゲート側と反対側の半導体層表面に照射することにより実現する。 [0035]酸化物を含む半導体は、酸素密度が低い、言い換えれば酸素欠損が多いほど、その電気抵 抗は低くなるという特徴を持つ。したがって、前記半導体層106の酸素密度がゲート電 極側から垂直方向に勾配を持ち、ゲート電極側が最も酸素密度が低いということは、前記 ゲート絶縁層の界面付近は電気抵抗が低く、かつ界面から離れた領域の電気抵抗は高くな ることを意味する。この場合、トランジスタのいわゆるチャネル部分の抵抗は低いまま、 チャネル層から離れたソース、ドレイン電極間近傍の高酸素密度化領域104bの電気抵

抗のみ高くなるため、ゲート電圧が正の場合にチャネル部分を流れる電流(オン電流)は 高く、ゲート電圧が負の場合にチャネル層周辺を流れるオフ電流は小さくなる。よって該

(5)

50

40

10

20

半導体層が酸素密度勾配を持たない同程度の半導体層膜厚を持つ従来の薄膜トランジスタ と比較して、オンオフ比を向上させることができる。

(6)

【 0 0 3 6 】

以下、本発明の薄膜トランジスタについて詳細に説明する。

絶縁基板101には、例えばガラスやプラスチック基板を用いることができる。プラス チック基板としては、例えば、ポリメチルメタクリレート、ポリアクリレート、ポリカー ボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレ フィン、ポリエチレンテレフタレート、ポリエチレンナフタレート(PEN)、シクロオ レフィンポリマー、ポリエーテルサルフェン(PES)、トリアセチルセルロース、ポリ ビニルフルオライドフィルム、エチレン・テトラフルオロエチレン共重合樹脂、耐候性ポ リエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィル ム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレ フィン系樹脂等を使用することができる。これらの基板は単独で使用することもでき、二 種以上を積層した複合基板を使用することもできる。

プラスチック基板等の可撓性基板であれば、薄型、軽量、フレキシブルな薄膜トランジス タを得ることができ好ましい。また、製造工程に乾燥工程等の熱処理を含む場合には、熱 安定性の高い石英などのガラス基板の他、プラスチック基板ではPESやPENが好まし い。

【0038】

また絶縁基板がプラスチック基板である場合は、素子の耐久性を上げるためにガスバリア 層を形成することも好ましい。ガスバリア層としてはAl₂O₃、SiO₂、SiN、S iON、SiC、ダイヤモンドライクーボン(DLC)などが挙げられるがこれらに限定 されるものではない。またこれらのガスバリア層は二層以上積層して使用することもでき る。またガスバリア層はプラスチック基板の片面だけに付与してもよいし、両面に付与し ても構わない。ガスバリア層は蒸着法、イオンプレーティング法、スパッタ法、レーザー アブレーション法、プラズマCVD(Chemical Vapor Depositi on)法、ホットワイヤーCVD法、ゾルゲル法などで形成されるが、これらに限定され るものではない。またガラスやプラスチック基板上にカラーフィルタが形成された基材を 使用することもできる。

【 0 0 3 9 】

本発明のゲート電極102、ソース電極105及びドレイン電極106には、酸化インジ ウム(In₂O₃)、酸化スズ(SnO₂)、酸化亜鉛(ZnO)、酸化カドミウム(C d O) 、酸化インジウムカドミウム(C d I n 2 O 4) 、酸化カドミウムスズ(C d 2 S n O ,) 、酸化亜鉛スズ (Z n , S n O ₄) 、酸化インジウム亜鉛 (I n - Z n - O) 等 の酸化物材料が好適に用いられる。またこの酸化物材料に不純物をドープすることも導電 率を上げるために好ましい。例えば、酸化インジウムにスズやモリブデン、チタンをドー プしたもの、酸化スズにアンチモンやフッ素をドープしたもの、酸化亜鉛にインジウム、 アルミニウム、ガリウムをドープしたものなどである。この中では特に酸化インジウムに スズをドープした酸化インジウムスズ(通称ITO)が低い抵抗率のために特に好適に用 いられる。またAu、Ag、Cu、Cr、A1、Mg、Liなどの低抵抗金属材料も好適 に用いられる。また導電性酸化物材料と低抵抗金属材料を複数積層したものも使用できる 。この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜/金属薄膜/導電 性酸化物薄膜の順に積層した3層構造が特に好適に用いられる。またPEDOT(ポリエ チレンジオキシチオフェン)等の有機導電性材料も好適に用いることができる。ゲート電 極、ソース電極及びドレイン電極は全て同じ材料であっても構わないし、また全て違う材 料であっても構わない。しかし、工程数を減らすためにソース電極とドレイン電極は同一 の材料であることがより望ましい。これらの電極は、真空蒸着法、イオンプレーティング 法、スパッ夕法、レーザーアブレーション法、プラズマCVD(Chemical Va por Deposition)、光CVD法、ホットワイヤーCVD法、または上述の

10

20

30

導電性材料をインキ状、ペースト状にしたものはスクリーン印刷、凸版印刷、インクジェ ット法等で塗布し、焼成して形成することができるが、これらに限定されるものではない 。

【0040】

ゲート絶縁層103として用いられる材料は、酸化シリコン、窒化シリコン、シリコンオ キシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウ ム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、PM MA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコー ル)、PS(ポリスチレン)、透明性ポリイミド、ポリエステル、エポキシ、ポリビニル フェノール、ポリビニルアルコール等が挙げられるがこれらに限定されるものではない。 ゲートリーク電流を抑えるためには、絶縁材料の抵抗率は10¹¹ cm以上、特に10 ¹⁴ cm以上であることが好ましい。ゲート絶縁層103は真空蒸着法、イオンプレー ティング法、スパッタ法、レーザーアプレーション法、プラズマCVD、光CVD法、ホ ットワイヤーCVD法、スピンコート、ディップコート、スクリーン印刷などの方法を用 いて形成される。これらのゲート絶縁層103は膜の成長方向に向けて組成を傾斜したも のもまた好適に用いられる。

[0041]

本発明で用いられる薄膜トランジスタの半導体層104としては、例えば、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物が挙げられる。酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タン グステン、酸化亜鉛ガリウムインジウム(In Ga Zn O)等公知の材料が挙げられるがこれらに限定されるものではない。これらの材料の構造は単結晶、多結晶、微結晶、結晶 / アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。半導体層の膜厚は少なくとも10nm以上が望ましい。10nmより小さいと膜が島状に形成され、膜中に半導体が形成されていない部分が生じやすい。

【0042】

半導体層はスパッタ法、パルスレーザー堆積法、真空蒸着法、CVD法、ゾルゲル法などの方法を用いて形成されるが、好ましくはスパッタ法、パルスレーザー堆積法、真空蒸着法、CVD法である。スパッタ法ではRFマグネトロンスパッタ法、DCスパッタ法、真空蒸着では加熱蒸着、電子ビーム蒸着、イオンプレーティング法、CVD法ではホットワイヤーCVD法、プラズマCVD法などが挙げられるがこれらに限定されるものではない

30

10

20

【0043】

半導体層104形成後、半導体層のゲート電極が形成された側と反対の面に、酸素含有プ ラズマを照射する。図1及び図3で示したようなトップコンタクト型の薄膜トランジスタ の場合、ソース電極105及びドレイン電極106を形成した後に照射することが好まし い。電極を形成した後に酸素含有プラズマを照射することで、電極に覆われていない半導 体層表面にのみ酸素が注入され、高酸素密度化領域104bとなる。このため、半導体層 における各電極と半導体層の接触領域は、低抵抗のまま保たれることから、接触抵抗を低 く抑えることができる。

【0044】

半導体層に酸素含有プラズマを照射する場合、O₂、O₃、N₂O、NO₂またはこれらと不活性ガスの混合プラズマ等が挙げられるが、特にO₂またはN₂Oプラズマは半導体層6に効果的に酸素を注入できるために望ましい。ただしこれらに限定されるものではない。

【0045】

図3で示したように、半導体層106上に保護層107を形成することで、外部環境からの影響を受けることによる該半導体層の特性変化を防ぐことができる。保護層107は少なくとも露出した半導体層を覆うことが好ましい。下記のように有機材料、無機材料のいずれを用いてもよく、また単層としても構わないし、複数の層を積層しても構わない。

【0046】

保護層107を無機材料で形成する場合、酸化シリコン、窒化シリコン、シリコンオキシ ナイトライド(SiN_xO_y)、酸化アルミニウム、酸化タンタル、酸化イットリウム、 酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等が挙げられる 。このような無機材料を用いれば、ガスや水蒸気に対する透過性が低く、バリア性の非常 に高い保護層を構成することができる。

[0047]

また、保護層6を有機材料で形成する場合には、PMMA(ポリメチルメタクリレート) 等のポリアクリレート、PVA(ポリビニルアルコール)、PS(ポリスチレン)、透明 性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール 、フッ素系樹脂等や、それらの有機材料に感光剤を添加したフォトレジスト等が挙げられ るが、これらに限定されるものではない。有機材料の保護膜はスピンコート等の塗布法で 容易に形成できるため、スパッタ法等で無機材料からなる保護層を形成する場合に懸念さ れる半導体層へのプラズマによる損傷がないという利点がある。

[0048]

図4及び図5に本発明の薄膜トランジスタを用いた画像表示装置の例を示した。

本発明の画像表示装置は、上記薄膜トランジスタを画素ごとに少なくとも一つ配置した 薄膜トランジスタアレイとし、画像表示媒体303と接続する。画像表示媒体の例として は、電気泳動方式の表示媒体(電子ペーパー)や、液晶表示媒体、有機EL、無機EL等 が挙げられる。

[0049]

図4の本発明の画像表示装置の例では、薄膜トランジスタを形成した基板上に層間絶縁膜 301が形成され、ソース電極105又はドレイン電極106と画素電極302が接続さ れ、当該画素電極と対向電極304で画像表示媒体303を挟持する構成となっている。 本発明の薄膜トランジスタは、材料の選択によって透明とすることができるため、対向電 極側、薄膜トランジスタ側のいずれから視認できるようにしても良い。なお層間絶縁膜は 、ゲート絶縁膜103や、保護膜107で挙げた材料と同じものを用いることができる。 図4の画像表示装置の例では、層間絶縁膜によって平坦化され、全面に画素電極を配置で きる。その上に例えば対向電極を形成した電気泳動方式の表示媒体を張り合わせることに より、画像表示装置を作製することができる。

[0050]

また本発明の画像表示装置の別の例として、薄膜トランジスタ上に画素を区画する隔壁を 形成し、ソース電極105又はドレイン電極106から延長された画素電極302上に画 像表示媒体を形成した構成としても良い。例えば、インクジェット法や印刷法を用いて形 成した有機ELを表示媒体として用いることができる。

【実施例】

【0051】

以下、本発明を、実施例1から5、および比較例1から4を用いて説明する。

[0052]

(実施例1)

実施例1では図1に示したような本発明の薄膜トランジスタを作製した。

【 0 0 5 3 】

絶縁基板101として、PEN基材(帝人デュポン社製Q65 厚さ125µm)を用い 、絶縁基板101上に、ITOをDCマグネトロンスパッタリング法で膜厚100nmと なるように成膜した。さらに成膜したITOをエッチングにより所望の形状にパターニン グし、ゲート電極102とした。

【0054】

次に、ゲート電極102を覆うように窒化シリコン(Si₃N₄)のターゲットを用いて RFスパッタリング法でSiONを膜厚500nmとして成膜し、ゲート絶縁層103と した。 10

20



【 0 0 5 5 】

次に、ゲート絶縁層103上に半導体層104として、InGaZnO₄のターゲットを 用いて、アモルファスIn-Ga-Ζn-OをRFスパッタリング法で膜厚15nmに形 成し、エッチングにより所望の形状にパターニングし、半導体層104を形成した。 【0056】

次に、半導体層104上に、レジストを塗布し、乾燥、現像を行った後に、ITO膜をD Cマグネトロンスパッタリング法で膜厚50nmに成膜し、リフトオフを行い、ソース電 極105及びドレイン電極106を形成して、薄膜トランジスタ素子を得た。各層の成膜 工程における成膜条件を下記表1に示す。なお作製した素子のソース/ドレイン電極間の チャネル長は20µmであり、チャネル幅は5µmであった。

10

【表1】

[0057]

成膜箇所	ターゲット	Ar流量	O₂流量 [SCCM]	動作圧 力	投入電 力
		[SCCM]		[Pa]	[W]
ゲート電極1	SnO2:10 wt.% - In2O3	10	0.3	1	300
ゲート絶縁層2	Si3N4	40	2	1	300
半導体活性層3	InGaZnO4	10	0.1	1	300
ソース電極4・ ドレイン電極5	SnO2:10 wt.% - In2O3	10	0.3	1	300

20

30

【0058】

次にRFプラズマ照射装置を用いて、作製した素子に対して、投入電力100W、チャン バー内の圧力を1.0Pa、酸素(O₂)の流量を50SCCMとして1分間O₂プラズ マを照射した。

【 0 0 5 9 】

半導体パラメータアナライザ(Keithlay製SCS4200)を用いて測定した実施例1の薄膜トランジスタ素子のトランジスタ特性は、移動度10cm²/Vs、またソ ース/ドレイン電極間に10Vの電圧が印加されたときのON/OFF比は8桁であり、 良好なトランジスタ特性を示した。

[0060]

なお、ガラス基板上に形成した膜厚300nmのアモルファスIn-Ga-Zn-O薄膜 に、投入電力200W、チャンバー内圧力1.0Pa、O₂流量を50SCCMとして3 分間O₂プラズマを照射した場合には、単膜の電気抵抗率は1.0×10⁻⁴・cmか ら9.1×10⁻⁷・cmまで減少した。

[0061**]**

(比較例1)

比較例1では半導体層104表面にO2プラズマを照射しなかったこと以外は、実施例1と同様の工程で薄膜トランジスタを作製した。

【0062】

半導体パラメータアナライザ(Keithlay製SCS4200)を用いて測定した比較例1の薄膜トランジスタ素子のトランジスタ特性は、移動度8cm²/Vs、またソース/ドレイン電極間に10Vの電圧が印加されたときのON/OFF比は6桁であり、実施例1の結果と比較するとOFF電流が高く、ON/OFF比は小さい値となった。 【0063】 (実施例2)

実施例2では、酸素含有プラズマの照射にアルゴン(Ar)と酸素(Oぅ)の混合プラズ マを用いたこと以外は実施例1と同様の工程で本発明の薄膜トランジスタを作製した。 [0064]酸素含有プラズマ照射工程では、RFプラズマ照射装置を用いて、作製した素子に対して 、投入電力100W、チャンバー内圧力1.0Pa、Ar流量を10SCCM、Oっ流量 を50SCCMとして1分間Ar-O,混合プラズマを照射した。 [0065]半導体パラメータアナライザ(Keithlay製SCS4200)を用いて測定した実 施例2の薄膜トランジスタ素子のトランジスタ特性は、移動度10cm。/Vs、またソ 10 ース / ドレイン電極間に10Vの電圧が印加されたときのON/OFF比は7桁であり、 比較例1と比較して良好な特性を示した。 [0066]なお、ガラス基板上に形成した膜厚300nmのアモルファスIn-Ga-Zn-O薄膜 に、投入電力200W、チャンバー内圧力1.0Pa、Ar流量を10SCCM、0っ流 量を50SCCMとして3分間Ar-O,混合プラズマを照射した場合には、単膜の電気 抵抗率は1.0×10⁻⁴・cmから9.1×10⁻⁷・cmまで減少した。 [0067](実施例3) 実施例3では、酸素含有プラズマの照射工程にN,Oプラズマを用いたこと以外は実施例 20 1と同様の工程で本発明の薄膜トランジスタを作製した。 [0068]酸素含有プラズマ照射工程では、RFプラズマ照射装置を用いて、作製した素子に対して 、投入電力100W、チャンバー内圧力1.0Pa、N₂の流量を50SCCMとして1 分間酸素プラズマを照射した。 [0069]半導体パラメータアナライザ(Keithlay製SCS4200)を用いて測定した実 施例3の薄膜トランジスタ素子のトランジスタ特性は、移動度9cm²/Vs、またソー ス/ドレイン電極間に10Vの電圧が印加されたときのON/OFF比は8桁であり、良 好な素子特性を示した。 30 $\begin{bmatrix} 0 & 0 & 7 & 0 \end{bmatrix}$ なお、ガラス基板上に形成した膜厚300nmのアモルファスIn-Ga-Zn-O薄膜 に、投入電力200W、チャンバー内圧力0.6Pa、N,〇流量を50SCCMとして 3 分間 N₂ O プラズマを照射した場合には、単膜の電気抵抗率は1.1×10⁻⁴・c mから2.1×10⁻⁶・cmまで減少した。 **[**0071**]** (比較例2) 比較例2では、プラズマの照射に酸素の含まない窒素(N 。)プラズマを用いたこと以外 は実施例1と同様の工程で本発明の薄膜トランジスタを作製した。 [0072]40 プラズマ照射工程では、RFプラズマ照射装置を用いて、作製した素子に対して、投入電 カ100W、チャンバー内圧力1.0Pa、N2流量を50SCCMとして1分間N2プ ラズマを照射した。 [0073] 半導体パラメータアナライザ(Keithlay製SCS4200)を用いて測定した薄 膜トランジスタ素子のトランジスタ特性は、移動度9cm²/Vs、またソース/ドレイ ン電極間に10Vの電圧が印加されたときのON/OFF比は6桁であり、実施例1の結 果と比較するとOFF電流が高く、ON/OFF比は小さい値となった。

【 0 0 7 4 】

なおガラス基板上に形成した膜厚300nmのアモルファスIn-Ga-Zn-O薄膜に 、投入電力200W、チャンバー内圧力0.6Pa、N₂流量を50SCCMとして1分 ⁵⁰ 間プラズマを照射した場合には、単膜の電気抵抗率は1.1×10^{・4}・cmから1. 3 × 1 0 ^{- 1} ・ c m ま で 増 加 し た 。 [0075] (実施例4) 実施例4では図3に示したような本発明の薄膜トランジスタを作製した。 [0076]絶縁基板101としてPEN基材(帝人デュポン社製Q65 厚さ125μm)を用い、 絶縁基材101上にITOをDCマグネトロンスパッタリング法で膜厚100nmとなる ように成膜した。さらに成膜したITOをエッチングにより所望の形状にパターニングし 10 、ゲート電極102とした。 [0077]次に、ゲート電極102を覆うように窒化シリコン(SiュN」)のターゲットを用いて R F スパッタリング法でSiONを膜厚500nmとして成膜し、ゲート絶縁層103と した。 [0078] 次に、ゲート絶縁層103上に半導体層104として、InGaZnO4のターゲットを 用いて、アモルファスIn-Ga-Zn-OをRFスパッタリング法で膜厚15nmに形 成し、エッチングにより所望の形状にパターニングし、半導体層104を形成した。 [0079]20 次に、半導体層104まで形成した基板上に、レジストを塗布し、乾燥、現像を行った後 に、ITO膜をDCマグネトロンスパッタリング法で膜厚50nmに成膜し、リフトオフ を行い、ソース電極105及びドレイン電極106を形成した。なお作製した素子のソー ス/ドレイン電極間のチャネル長は20µmであり、チャネル幅は5µmであった。 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 次に、RFプラズマ照射装置を用いて、作製した素子に対して、投入電力150W、チャ ンバー内圧力1.0Pa、0,の流量を50SCCMとして1分間0,プラズマを照射し

た。

【0081】

次に、O₂プラズマを照射した基板上にレジストを塗布し、乾燥、現像を行った後に、S iON膜をRFマグネトロンスパッタリング法で膜厚100nmとして成膜し、リフトオ ³⁰ フを行い、保護層107を形成して、実施例4の薄膜トランジスタ素子を得た。各層の成 膜工程における成膜条件を表2に示す。

[0082]

【表 2 】

成膜箇所	ターゲット	Ar流量	O₂流 量 [SCCM]	動作圧 力	投入電 力
		[SCCM]		[Pa]	[W]
ゲート電極1	SnO2:10 wt.% - In2O3	10	0.3	1	300
ゲート絶縁層2	Si3N4	40	2	1	300
半導体活性層3	InGaZnO4	10	0.1	1	300
ソース電極4・	SnO2:10	10	0.3	1	300
ドレイン電極5	wt.% – In2O3				
保護層6	Si3N4	10	0.3	1	100

【0083】

半導体パラメータアナライザ(Keithlay製SCS4200)を用いて測定した実 50

施例4の薄膜トランジスタ素子のトランジスタ特性は、移動度9cm²/Vs、またソー ス/ドレイン電極間に10Vの電圧が印加されたときのON/OFF比は8桁であり、良 好なトランジスタ特性を示した。

[0084]

(比較例3)

比較例3では半導体層104表面に0。プラズマを照射しなかったこと以外は、実施例4 と同様の工程で薄膜トランジスタを作製した。

[0085]

半導体パラメータアナライザ(Keithlay製SCS4200)を用いて測定した比 較例3の薄膜トランジスタ素子のトランジスタ特性は、移動度8cm²/Vs、またソー ス/ドレイン電極間に10Vの電圧が印加されたときのON/OFF比は6桁であり、実 施例4と比較するとON/OFF比は小さい値となった。

10

[0086](実施例5)

実施例5では、0っプラズマを照射した基板上にフォトレジストをスピンコートで膜厚3 µmとして成膜し、パターニングを行い保護層6を形成したこと以外は実施例4と同様の 工程で薄膜トランジスタ素子を作製した。各成膜工程は表3に示した。

[0087]

【表3】

成膜箇所	ターゲット	Ar流量	O₂流量 [SCCM]	動作圧 力	投入電 力
		[SCCM]		[Pa]	[W]
ゲート電極1	SnO2:10 wt.% - In2O3	10	0.3	1	300
ゲート絶縁層2	Si3N4	40	2	1	300
半導体活性層3	InGaZnO4	10	0.1	1	300
ソース電極4・ ドレイン電極5	SnO2:10 wt.% - In2O3	10	0.3	1	300
保護層6	レジスト(スピ ンコート)	_	_	-	-

30

40

20

 $\begin{bmatrix} 0 & 0 & 8 & 3 \end{bmatrix}$

半導体パラメータアナライザ(Keithlav製SCS4200)を用いて測定した実 施例 5 の薄膜トランジスタ素子のトランジスタ特性は、移動度 9 cm² / V s、またソー ス/ドレイン電極間に10Vの電圧が印加されたときのON/OFF比は8桁であり、良 好なトランジスタ特性を示した。

[0089]

(比較例4)

比較例4では、半導体層104表面に0,プラズマを照射しなかったこと以外は、実施例 5と同様の工程で薄膜トランジスタを作製した。

 $\begin{bmatrix} 0 & 0 & 9 & 0 \end{bmatrix}$

半導体パラメータアナライザ(Keithlay製SCS4200)を用いて測定した比 較例4の薄膜トランジスタ素子のトランジスタ特性は、移動度8cm2/Vs、またソー ス/ドレイン電極間に10Vの電圧が印加されたときのON/OFF比は6桁であり、実 施例5と比較するとON/OFF比は小さい値となった。

[0091]

実施例1~5及び比較例1~4のプラズマ照射の条件及び保護層107の有無を表4に示 50 した。また、各実施例及び比較例の素子特性としてキャリア移動度とON/OFF比を示したグラフを図5に示した。図5から、酸素含有プラズマを半導体層104のゲート側と反対の面に照射することにより、OFF電流を抑制することができ、素子特性が向上していることが分かる。

[0092]

【表4】

	プラズマ 照射の有 無	保護 層 の 有無	移動度 [cm²/Vs]	OFF 電 流[A]	ON電流 [A]	ON/ OFF比
実施例1	有(O2)	無	8	1.10E-12	9.80E-05	8
比較例1	無	無	9	5.00E-10	3.40E-04	6
実施例2	有 (Ar + O2)	無	9	8.20E-12	1.50E-04	7
実施例3	有(N2O)	無	9	2.60E-12	1.20E-04	8
比較例2	有(N ₂)	無	10	1.00E-09	8.90E-04	6
実施例4	有(O2)	有(SiON)	10	4.10E-12	4.90E-04	8
比較例3	無	有(SiON)	12	6.00E-09	7.70E-03	6
実施例5	有(O2)	有(レジスト)	8	2.80E-12	1.50E-04	8
比較例4	無	有(レジスト)	9	4.20E-10	3.50E-04	6

20

10

【産業上の利用可能性】

【 0 0 9 3 】

ボトムゲート型の薄膜トランジスタにおいて、半導体層の表面へ酸素含有プラズマを照射 することで、ソース電極とドレイン電極に挟まれた領域の酸素密度がゲート電極側が最も 低くなるように垂直方向に勾配を持つ半導体層を設けることにより、オフ電流が低く、オ ンオフ比が高い薄膜トランジスタを実現できる。このような電界効果トランジスタは電子 ペーパー、LCD、有機ELディスプレイ等のスイッチング素子として利用できる。また 特にフレキシブル基材を基板とするフレキシブルディスプレイや、ICカード、ICタグ 等にも広く応用することができる。

30

- 【符号の説明】
- 【0094】
- 101 絶縁基板
- 102 ゲート電極
- 103 ゲート絶縁層
- 104 半導体層
- 104 b 高酸素密度化領域(プラズマ照射領域)
- 105 ソース電極
- 106 ドレイン電極
- 107 保護層
- 301 層間絶縁層
- 302 画素電極
- 303 画像表示媒体
- 304 対向電極

(13)

105

103

<u>\</u>101

104b

104





104b

104

105

103

<u>`101</u>

【図2】

106

102



【図3】

106

102 \



【図5】



フロントページの続き

(51)Int.CI.

G 0 9 F 9/30 3 3 8

FΙ

(56)参考文献 特開2009-031750(JP,A) 特開2007-073560(JP,A) 特開2007-073559(JP,A) 特開2008-042088(JP,A) 特開2009-031742(JP,A) 特開2009-021554(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 1 / 2 6 5 H 0 1 L 2 1 / 3 3 6 H 0 1 L 2 9 / 7 8 6 G 0 9 F 9 / 3 0