JP5621155B2 - ３ｄ電子モジュールをビアにより垂直に相互接続する方法 - Google Patents

３ｄ電子モジュールをビアにより垂直に相互接続する方法 Download PDF

Info

Publication number
JP5621155B2
JP5621155B2 JP2008273900A JP2008273900A JP5621155B2 JP 5621155 B2 JP5621155 B2 JP 5621155B2 JP 2008273900 A JP2008273900 A JP 2008273900A JP 2008273900 A JP2008273900 A JP 2008273900A JP 5621155 B2 JP5621155 B2 JP 5621155B2
Authority
JP
Japan
Prior art keywords
electronic
wafer level
electrical connection
electronic wafer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008273900A
Other languages
English (en)
Other versions
JP2009111384A (ja
Inventor
クリスチャン、バル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3D Plus SA
Original Assignee
3D Plus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3D Plus SA filed Critical 3D Plus SA
Publication of JP2009111384A publication Critical patent/JP2009111384A/ja
Application granted granted Critical
Publication of JP5621155B2 publication Critical patent/JP5621155B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Description

本発明の分野は、３Ｄ電子モジュールを製造する分野であり、より正確には、これらを垂直に相互接続する分野である。
３Ｄ電子モジュールは、三次元に相互接続された電子ウェーハレベルの積層体を備えるものであり、積層体の側面を利用してウェーハレベル間に接続を施したものである。
積層体の側面、つまり、ウェーハレベルの端部に位置する導体によってウェーハレベルを共に電気的に接続することが知られている。このため、側面に存在する導体の数は、この面の面積によって制限される。
さらに、３Ｄモジュールをこれらのコストを削減するように集積的に製造できることが求められている。
したがって、現在、前述の要件のすべて、つまり、ウェーハレベル間の電気接続の数を増加させることと、集積的に製造することとを同時に満たす３Ｄ電子モジュールの製造方法がなお必要とされている。
これらの導体は、典型では２００μｍのピッチで離間される。このため、側面に存在する導体の数は、ピッチで分割された側面の面積によって制限される。
本発明の原理は、導体のピッチを分けることである。これは、ビアを、電子モジュールの側面に限定せず電子モジュールの中に作ることにより得られる。
より正確には、本発明の主題は、ｎ個の３Ｄ電子モジュールを垂直に相互接続する方法であり、ｎが１よりも大きい整数であり、１つのモジュールがＫ枚の電子ウェーハレベルの積層体を備え、１枚のウェーハレベルｉが少なくとも１つの電子部品を備え、ｉが１からＫまで変化し、Ｋ枚のウェーハレベルが積層体の方向に沿う導体によって共に電気的に接続され、各ウェーハレベルｉについて、
Ａ）ｎ枚のウェーハレベルのバッチを製造する工程であって、１枚のウェーハレベルがダイシングラインによって境界が定められた少なくともｎ個の幾何学的特徴を含み、各特徴には、絶縁樹脂によって取り囲まれ、かつ電気接続パッドに接続された少なくとも１つの電子部品が設けられ、パッドが誘電層に堆積された電気接続トラックに接続された工程からなる第１の工程を含むものである。これは、各トラックが、トラックを相互に接続し、かつダイシングラインの上に位置する電極まで延び、２つの直線部の間に配置された曲線部を備え、曲線部がビアの形成予定位置を取り囲む領域の範囲を定め、この領域が接続パッドとトラック相互接続電極との間に配置されることを主に特徴とし、
Ｂ）第１の工程の後に得られたＫ枚のウェーハレベルを、前記領域をほぼ上に重ねていくように積層し組み立てる工程と、
Ｃ）積層体の方向に沿って、ビアの位置に垂直な積層体の厚さ全体にかけて、樹脂にビアを開ける工程であって、ビアの断面が、各ウェーハレベルについて、直線部がビアと同一平面をなし曲線部とは同一平面をなさない工程と、
Ｄ）ビアの壁を電解成長によって金属被覆する工程と、
Ｅ）ｎ個の３Ｄ電子モジュールを得るように積層体をダイシングラインに沿って切断する工程であって、切断の幅がトラック相互接続電極の幅よりも広い工程とからなる第２の工程を含むことを特徴とする。
直線部のうち少なくとも１つが、前記領域の内側に突出部を有していることが好ましい。
添付の図面を参照した限定しない例により示した以下の詳細な説明を読解することにより、本発明の他の特徴および利点が明らかになる。
それぞれの図では、同一の構成要素を同一の参照符号によって識別してある。
３Ｄ電子モジュール１００は、その一例を図２０に示してあるが、Ｋ枚の電子ウェーハレベル１９の積層体を備えている。ウェーハレベルｉは（ｉは１からＫまで変化する）、絶縁基板に少なくとも１つの電子部品を備えている。Ｋ枚のウェーハレベルは、積層体の中に位置する導体によって共に電気的に接続されている。Ｋは、例えば４であるが、典型では２から１００までの間で変化する。
本発明は、ｎ個のモジュール（ｎは２から５００までの間である）の製造に関し、この製造は集積的なものである。
製造は、同一のウェーハにｎ枚の電子ウェーハレベルのバッチを製造する工程をＫ回繰り返す工程と、その後にＫ枚のウェーハを積層する工程と、ウェーハレベルを共に接続するために積層体の厚さの中に金属被覆したビアを形成する工程と、ｎ個の３Ｄモジュールを得るために積層体をダイシングする工程とを含む。
ここで、３Ｄモジュールの代表的な実施形態を説明する。
本方法の第１の段階は、欠陥のある部品（つまりチップ）を含まないウェーハを得ることからなり、これらのウェーハはＫＧＲＷ（良品であることが事前確認されている再構成されたウェーハ）と呼ばれる。この段階は、選択したチップを除去する工程、逆さにする工程、ウェーハに配置する工程を含む。電子部品は、ベアチップなどの能動素子、受動素子、またはＭＥＭＳ（微小電子機械システム）であり得る。受動素子は、ウェーハの中に配置してもよく、ウェーハの上に配置してもよい。
図１は、例えばシリコンウェーハであるウェーハ１の中に形成されたチップ６の能動面２に堆積されたＵＶ（紫外線）ラッピング膜３を示している。膜の機能は、その能動面２を保護するだけでなく薄膜化され処理されている間のウェーハ１を強化することでもある。
図２は、薄膜化された直後のシリコンウェーハ１を示している。薄膜化は、２つの工程で行われる。機械的ラッピング作業を初めに用いて能動面２と反対側のウェーハを薄膜化し、次にラッピング作業中に生じた応力を減じるために、薄膜化された面に対して化学的エッチング作業を行う。
図３は、ＵＶ切削膜５に接着されたウェーハ１および照射によるラッピング膜３の除去を示している。
図４は、ダイシングされたシリコンチップ６を示している。次の工程、つまり、除去する工程、逆さにする工程、最適な位置に配置する工程をより行い易くするために、分離せずに切削を行うのが好ましい。
図５は、両面接着フィルム７に逆さに取り付けられたチップ６を示している。チップ６は、予め、つまりダイシングされる前に集合的にテストされており、選ばれたチップ（良品であることが事前確認されているチップ）のみが配置の特徴を有する膜７に取り付けられる。これは、本方法の最も重大な工程のうちの１つである。これは、チップを除去し、逆さにし、所望の位置合わせの公差に合うように膜の上に非常に正確に配置するためである。膜７は、支持体８に接着される。これにより得られるのがＫＧＲＷである。
図６は、圧縮成形技術により作られたＫＧＲＷを示している。この成形技術は、チップを配置する際の精度が成形後に例えばポリマー樹脂９の中で維持されるように、材料の移動を確実になくすものである。
この工程から本方法の終わりまで、材料の最適な選択が基本的に重要である。材料は、熱機械的に相互に融和性であること、本方法の種々の工程に熱的に融和性であることの両方が必要である。いかなる熱機械的な不一致およびこれによる結果（歪曲、剥離、亀裂など）をも回避し、本方法の実行に付随するすべての温度についてもこれらを回避するため、すべての材料の熱膨張係数が相互になるべく近い必要がある。
シリコンウェーハ８および接着剤７は除去される。
図７は、例えばシリコン支持体である別の支持体１０にチップ６の能動面２が上方に向くように再度取り付けられたＫＧＲＷを示している。ＫＧＲＷは、接着剤１７によってウェーハ１０に接着されている。
図８は、ＲＤＬ（再配線層）を作る第１の工程を構成する感光性誘電体１１のＫＧＲＷへの堆積を示している。この誘電体１１の機能は、第一に、チップと後の金属トラックとの間のいかなる短絡をも回避することであり、第二に、熱機械的バッファ層として用いられることである。ダイシングライン１４によって境界が定められた幾何学的特徴（ｎ個）がウェーハに形成されている。各特徴は、絶縁樹脂９によって取り囲まれ電気接続パッド４に接続された例えばシリコン製の少なくとも１つの電子部品６（つまり、チップ）を有している。
図９は、完成したＲＤＬ、つまり、当業者に周知の技術、例えば、金属被覆＋マスキング＋エッチングまたはシード層＋マスキング＋選択的銅めっき＋シード層エッチングによって作られた金属トラック１２によって完成したＲＤＬを示している。図９に示された図９ｂおよび図９ｄに見られる２Ｄ経路は、トラック１２が、一方はチップ接続パッド４に、他方はトラックを相互に接続する電極１３に接続されるように設計されている。これは、例えば銅の電極である。この電極１３は、ダイシングライン１４の上に位置している。以下に見られるように、この電極１３は、垂直相互接続ビアを金属被覆する工程で用いられるものである。各トラック１２は、図９に示された図９ｃに見られる２つの直線部１２ｂの間に位置する曲線部１２ａによって形成されている。この曲線部１２ａは、絶縁体１１において、後の垂直ビアの位置を取り囲む領域１５ａの範囲を定めており、この曲線部は、図９の中の図９ｂおよび図９ｃに示すように、チップ６と電極１３に結合するトラックの端部との間に配置されている。領域１５ａは、１列からｎ列に沿って配置されており、列は、ビアの数を増加できるように、図９に示された図９ｂに見られる上面図でわかるように、相互にずらしてあるのが好ましい。図は、チップ６の各側に２列を示している。湾曲したトラック部１２ａは、図１７に図示したように、完全にもしくは部分的に円形（図では完全に円形である）であり、または完全もしくは部分的に横長、三角形、長方形、または他の形状である。トラックの直線部１２ｂと曲線部１２ａとの間の接合部では、直線部が領域１５ａの中にわずかに突出し、突出部１２ｃを形成していることが好ましい。図９の図９ｃ、図１６ｂ、図１７ａ、図１７ｂ、図１７ｄ、図１７ｆおよび図１７ｇに見られるように、線部１２ｂがいずれも突出していてもよく、図１７ｃおよび図１７ｅに見られるようにこれらのうち１つのみが突出していてもよい。
図１０はＫＧＲＷの上面に堆積された保護フィルム１６を示しており、最後の薄膜化作業を行うのを可能にしており、シリコンウェーハ１０および接着剤１７は除去されている。図１１に示した解決策は、ＲＤＬを作った後にＫＧＲＷを薄膜化することからなる。変形例では、ＫＧＲＷを所望の厚さから直接成形し、その後薄膜化することなくＲＤＬを作ってもよい。
図１１は、完全に薄膜化されたＫＧＲＷを示している。ラッピング作業により、すべてのチップ６を、これらの当初の厚さがいかなるものであっても、ウェーハの厚さの規格によって、薄膜化することができる。図１１では、ＫＧＲＷは、ＫＧＲＷの最も薄い厚さに達するようにチップ６まで薄膜化されている。１つの代替例は、樹脂９の厚さを維持し、シリコンチップ６に達する前に薄膜化作業を終えることからなり得る。この追加された厚さつまり過剰成形は、確実に、チップが湾曲の問題および熱応力がかかる間に生じるひずみの問題によりよく耐え得るようにする。
図１２は、保護フィルム１６が除去された後のＫＧＲＷを示している。
図１３は、ＫＧＲＷに堆積された接着剤１８を示している。この接着剤は、両面接着膜でもよく、またはエポキシ型の液体接着剤でもよい。エポキシ型の液体接着剤は、接着剤が圧縮成形の間に用いられる樹脂に非常に似た材料によるカプセル化をもたらすため、ＫＧＲＷがチップまで薄膜化される場合に好ましい。
この第１の段階の後、積層される予定のＫＧＲＷウェーハ１９が得られる。この段階はＫ回繰り返され、Ｋは例えば４であるが、典型では２から１００までの間で変化する。
第２の段階は、ＫＧＲＷ１９の積層に関する。
図１４は、ＫＧＲＷを上に積層していったものを示している。ＫＧＲＷを正確に積層するためにＫＧＲＷの中に成形された特定の位置決めマーカーが用いられ、これにより後のビアの範囲を定める位置が相互に位置合わせされる。３Ｄモジュールの積層体のための支持体として、取付膜２０が用いられる。上部のウェーハレベル１９の接着剤１８は除去される。
図１５は、積層体に開けられたビア１５を示している。特に穿孔する厚さによって、数種の穿孔技術が採用され得る（レーザードライエッチング、プラズマドライエッチング、ウェットエッチングなど）。この工程は、積層体に直接行われる。プラズマドライエッチングには、数種のガス、一例では、樹脂をエッチングするためのＯ２、別の例では、例えば樹脂のシリカをエッチングするためのＣＦ４、第三の例では、例えば同一平面をなすトラック部分の銅をエッチングするためのアルゴンを含む活性プラズマを用いる。ビア１５は、曲線部１２ａの内側ではこのトラック部１２ａを電気的に絶縁するのに十分な厚さの誘電体１１を維持しつつ、トラックの直線部１２ｂの突出部のない断面を形成するように開けられるか、または直線部の突出部１２ｃを残すように開けられる。このため、第２のケースでは、図１５の中の図１５ｂ、図１６ｂ、図１６ｃおよび図１７ａ〜図１７ｈに示すように、誘電体の厚さは直線部の突出部１２ｃの長さよりわずかに薄い。以下に見られるように、これらの突出部１２ｃは、ビアを金属被覆する間に役割を果たすものである。
図１６は、すでに金属被覆された同一の開けられたビア１５を示している。この金属被覆は、種々の方法で行い得る。第１の実施形態では、金属被覆は、ビアの壁に接着された薄い金属層（つまり、シード層）を化学的にまたは真空下で堆積することにより行われる。この技術は、ビア１５の長さ（積層されたウェーハの数およびこれらの厚さに比例する）のこれらの断面の最大寸法に対する比Ｒが増大すればするほど、信頼性が低下する。Ｒ＞１０の時、金属被覆はビアに沿って均一に施されない。つまり、ビアの底部に達しない。このため、これはビアの拡大を必要とし、ビアの数には不利益になる。有益であるのは、ビアを、電解、例えば銅の電気めっきにより、金属シード層を存在させることなく、導電性の金属２１によって埋めることである。導電性の金属２１は、無論、銅でよいが、ニッケル、金、銀、またはスズでもよい。電流は、トラックの相互接続電極１３により、その後はビアまで延びるトラックの線部により、ビア１５に供給される。図１６ｃに示すビアおよびトラック部は、典型では以下の寸法を有する。電極１３は約４０μｍの幅を有し、直線部１２ｂは約２０μｍの幅を有し、突出部１２ｃは約１０μｍの幅および約２５μｍの長さを有し、曲線部１２ａは約５μｍの幅を有し、接続パッド４は約６０μｍ×６０μｍの面積を有し、位置１５ａ内の誘電体１１は約１５μｍの厚さを有し、ビアは約８０μｍの長さおよび約４０μｍの幅を有する。図１７ａ〜１７ｈは、ビア、曲線部および突出部を有する直線部の形状の種々の例を示したものである。２つの突出部１２ｃを有するリング形状のトラックを有する横長のビア（図１７ａ）、２つの突出部１２ｃ（図１７ｂおよび図１７ｄ）または１つの突出部１２ｃ（図１７ｃ）を有する半リングのトラックを有する横長のビア、２つの突出部１２ｃ（図１７ｆ）または１つの突出部１２ｃ（図１７ｅ）を有する半リングを有する三角形のビア、２つの突出部１２ｃを有する半リングを有する長方形のビア（図１７ｇ）である。２つの部分の突出部１２ｃがある場合、垂直接続の機会が二度ある。部分の突出部１２ｃが１つのみである場合、これは電解液２２の流量を増大させる。図１７ｈに示す変形例では、ビア１５は局所的にくびれが残るように形成されており、Ｘ方向およびＹ方向に沿った銅めっきの成長を、Ｚ方向、つまり、積層方向に沿った成長の増進に制限している。図１６ｂ、図１６ｃ、図１６ｄは、時間の経過に沿った銅の電気めっきの推移を図示したものである。金属被覆が線部断面１２ｃから成長している。この電解の継続時間は、一方のウェーハ１９が別のウェーハと垂直に接続できるように計算される。したがって、電気接続は、４０μｍから８０μｍまでの断面の最大寸法および５００μｍから８００μｍまでの長さを有するビア、つまり、１０対１５の比Ｒを有するビアには確実なものとなり得る。
図１８は、トラック１２を保護するために保護ポリマー層２３を堆積した、ＫＧＲＷ１９を垂直に相互接続した積層体を示している。
図１９は、３Ｄモジュールを得るためのＫＧＲＷの積層体のダイシングを示している。ダイシングは、単一のウェーハをダイシングする方法と同様にダイシングライン１４に沿って行われる。切断幅は、後の３Ｄモジュールのトラック間の短絡を回避するために、トラック相互接続電極１３の幅よりも広い。この技術では、列１〜ｎに沿って配置された金属被覆されたビア１５は、ダイシングライン１４から離れている。
図２０は、取付膜２０を剥離した最後の３Ｄモジュールを示している。
ウェーハの能動面に膜を堆積する工程を概略的に示している。 ウェーハを薄膜化する工程を概略的に示している。 接着膜を堆積する工程を概略的に示している。 ダイシングされたチップを概略的に示している。 接着膜にチップを移す工程を概略的に示している。 チップを樹脂の中にカプセル化する工程を概略的に示している。 ＫＧＲＷを概略的に示している。 誘電層を堆積する工程を概略的に示している。 ２Ｄ経路設定工程とも呼ばれる再配線層を作る工程を概略的に示している。 再配線層を保護するための保護層を堆積する工程を概略的に示している。 ＫＧＲＷを薄膜化する工程を概略的に示している。 保護層を除去する工程を概略的に示している。 接着膜を堆積する工程を概略的に示している。 数枚のＫＧＲＷを積層する工程を概略的に示している。 ビアを開ける工程を概略的に示している。 ビアを金属被覆する工程を概略的に示している。 ビアを金属被覆する工程を概略的に示している。 ビアを金属被覆する工程を概略的に示している。 ビアを金属被覆する工程を概略的に示している。 ビアおよびトラックの曲線部の種々の代表的な実施形態を概略的に示している。 ビアおよびトラックの曲線部の種々の代表的な実施形態を概略的に示している。 ビアおよびトラックの曲線部の種々の代表的な実施形態を概略的に示している。 ビアおよびトラックの曲線部の種々の代表的な実施形態を概略的に示している。 ビアおよびトラックの曲線部の種々の代表的な実施形態を概略的に示している。 ビアおよびトラックの曲線部の種々の代表的な実施形態を概略的に示している。 ビアおよびトラックの曲線部の種々の代表的な実施形態を概略的に示している。 ビアおよびトラックの曲線部の種々の代表的な実施形態を概略的に示している。 最後のウェーハのトラックに保護層を堆積する工程を概略的に示している。 積層体をダイシングする工程を概略的に示している。 ３Ｄモジュールを概略的に示している。
符号の説明
１ ウェーハ
２ 能動面
３ ＵＶラッピング膜
４ 電気接続パッド
５ ＵＶ切削膜
６ チップ
７ 両面接着フィルム
８ 支持体
９ 絶縁樹脂
１０ 支持体
１１ 誘電体
１２ 金属トラック
１２ａ 曲線部
１２ｂ 直線部
１２ｃ 突出部
１３ トラック相互接続電極
１４ ダイシングライン
１５ ビア
１５ａ 領域
１６ 保護フィルム
１７ 接着剤
１８ 接着剤
１９ 電子ウェーハレベル
２０ 取付膜
２１ 導電性の金属
２２ 電解液
２３ 保護ポリマー層
１００ ３Ｄ電子モジュール

Claims (8)

  1. ３Ｄ電子モジュール（１００）ｎ個を垂直に相互接続する方法であって、ｎが１よりも大きい整数であり、１つの前記３Ｄ電子モジュールがＫ枚の前記電子ウェーハレベル（１９）の積層体を備え、１枚の前記電子ウェーハレベルｉが少なくとも１つの電子部品（６）を備え、ｉが１からＫまで変化し、Ｋ枚の前記電子ウェーハレベルが前記積層体の方向に沿う導体によって共に電気的に接続され、各前記電子ウェーハレベルｉについて、
    Ａ）ｎ枚の前記電子ウェーハレベル（１９）のバッチを製造する工程であって、１枚の前記電子ウェーハレベル（１９）に、ダイシングライン（１４）によって境界が定められた少なくともｎ個の幾何学的特徴が形成され、各前記幾何学的特徴には、絶縁樹脂（９）によって取り囲まれ、かつ電気接続パッド（４）に接続された少なくとも１つの前記電子部品（６）が設けられ、前記電気接続パッドが誘電層（１１）に堆積された電気接続トラック（１２）に接続された工程であって、
    各前記電気接続トラック（１２）が、相互に接続し、かつ前記電気接続トラック（１２）が前記ダイシングライン（１４）の上に位置する電極（１３）まで延び、２つの直線部（１２ｂ）の間に配置された曲線部（１２ａ）を備え、前記曲線部がビアの形成予定位置を取り囲む領域（１５ａ）の範囲を定め、この領域が前記電気接続パッド（４）と前記電極（１３）との間に配置されることを特徴とする工程からなる第１の工程と、
    Ｂ）前記第１の工程の後に得られたＫ枚の前記電子ウェーハレベル（１９）を、前記領域（１５ａ）を上に重ねていくように積層し組み立てる工程と、
    Ｃ）前記積層体の方向に沿って、前記ビアの位置に垂直な前記積層体の厚さ全体にかけて、前記樹脂（９）に前記ビア（１５）を開ける工程であって、前記ビアの断面が、各前記電子ウェーハレベル（１９）について、前記直線部（１２ｂ）が前記ビア（１５）と同一平面をなし前記曲線部（１２ａ）とは同一平面をなさない工程と、
    Ｄ）前記ビア（１５）の壁を電解成長によって金属被覆する工程と、
    Ｅ）ｎ個の前記３Ｄ電子モジュール（１００）を得るように前記積層体を前記ダイシングライン（１４）に沿って切断する工程であって、切断の幅が前記電極（１３）の幅よりも広い工程とからなる第２の工程とを含む、方法。
  2. 前記ビアの金属が銅、ニッケル、金、銀、またはスズであることを特徴とする請求項１に記載の方法。
  3. 前記直線部のうち少なくとも１つが、前記領域（１５ａ）内に突出部（１２ｃ）を有することを特徴とする請求項１または２に記載の方法。
  4. 前記曲線部（１２ａ）が、円弧もしくは円形、楕円弧もしくは楕円形、半三角形もしくは三角形、または半長方形もしくは長方形であることを特徴とする請求項１〜３のいずれか一項に記載の方法。
  5. 前記電子部品が、能動素子、受動素子、またはＭＥＭＳであることを特徴とする請求項１〜４のいずれか一項に記載の方法。
  6. 少なくとも１つの受動素子が前記電子ウェーハレベル内または前記電子ウェーハレベルの上に位置していることを特徴とする請求項１〜５のいずれか一項に記載の方法。
  7. 前記ビアがレーザードライエッチングまたはプラズマドライエッチングによって形成されることを特徴とする請求項１〜６のいずれか一項に記載の方法。
  8. 前記ビアがウェットエッチングによって形成されることを特徴とする請求項１〜６のいずれか一項に記載の方法。
JP2008273900A 2007-10-26 2008-10-24 ３ｄ電子モジュールをビアにより垂直に相互接続する方法 Active JP5621155B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0707557A FR2923081B1 (fr) 2007-10-26 2007-10-26 Procede d'interconnexion verticale de modules electroniques 3d par des vias.
FR0707557 2007-10-26

Publications (2)

Publication Number Publication Date
JP2009111384A JP2009111384A (ja) 2009-05-21
JP5621155B2 true JP5621155B2 (ja) 2014-11-05

Family

ID=39410000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008273900A Active JP5621155B2 (ja) 2007-10-26 2008-10-24 ３ｄ電子モジュールをビアにより垂直に相互接続する方法

Country Status (6)

Country Link
US (1) US8567051B2 (ja)
EP (1) EP2053646B1 (ja)
JP (1) JP5621155B2 (ja)
DE (1) DE602008002200D1 (ja)
FR (1) FR2923081B1 (ja)
TW (1) TWI527179B (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
FR2940521B1 (fr) 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
FR2943176B1 (fr) 2009-03-10 2011-08-05 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
WO2011110900A1 (en) * 2010-03-12 2011-09-15 Nxp B.V. Stack of molded integrated circuit dies with side surface contact tracks
US8426946B2 (en) * 2010-06-28 2013-04-23 Headway Technologies, Inc. Laminated semiconductor substrate, laminated chip package and method of manufacturing the same
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8426948B2 (en) * 2010-08-02 2013-04-23 Headway Technologies, Inc. Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
US8541887B2 (en) 2010-09-03 2013-09-24 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8441112B2 (en) 2010-10-01 2013-05-14 Headway Technologies, Inc. Method of manufacturing layered chip package
US8618646B2 (en) 2010-10-12 2013-12-31 Headway Technologies, Inc. Layered chip package and method of manufacturing same
JP5567452B2 (ja) * 2010-11-04 2014-08-06 パナソニック株式会社 スタックチップ半導体装置の製造方法、スタックチップ半導体装置の実装方法、及びスタックチップ半導体装置
US8652877B2 (en) * 2010-12-06 2014-02-18 Headway Technologies, Inc. Method of manufacturing layered chip package
WO2012120659A1 (ja) * 2011-03-09 2012-09-13 国立大学法人東京大学 半導体装置の製造方法
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8552534B2 (en) * 2011-11-01 2013-10-08 Headway Technologies, Inc. Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same
FR2985367A1 (fr) * 2011-12-29 2013-07-05 3D Plus Procede de fabrication collective de modules electroniques 3d ne comportant que des pcbs valides
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) * 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9245804B2 (en) * 2012-10-23 2016-01-26 Nxp B.V. Using a double-cut for mechanical protection of a wafer-level chip scale package (WLCSP)
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
FR3009649B1 (fr) 2013-08-09 2016-12-23 Commissariat Energie Atomique Interconnexion de plusieurs niveaux d'un empilement de supports de composants electroniques
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
JP6961885B2 (ja) * 2013-09-27 2021-11-05 インテル・コーポレーション 半導体組立体及び半導体組立体の製造方法
RU2629904C2 (ru) 2013-09-27 2017-09-04 Интел Корпорейшн Способ соединения многоуровневых полупроводниковых устройств
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
JP6385727B2 (ja) * 2014-06-13 2018-09-05 株式会社ディスコ 貼り合わせウェーハ形成方法
JP6391999B2 (ja) * 2014-06-13 2018-09-19 株式会社ディスコ 積層デバイスの製造方法
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
FR3048123B1 (fr) 2016-02-19 2018-11-16 3D Plus Procede d'interconnexion chip on chip miniaturisee d'un module electronique 3d
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10672693B2 (en) 2018-04-03 2020-06-02 Intel Corporation Integrated circuit structures in package substrates
RU190135U1 (ru) * 2019-04-16 2019-06-21 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" Многокристальный модуль памяти
CN112687614A (zh) 2019-10-17 2021-04-20 美光科技公司 包含多个装置堆叠的微电子装置组合件和封装体以及相关方法
US11393794B2 (en) * 2019-10-17 2022-07-19 Micron Technology, Inc. Microelectronic device assemblies and packages including surface mount components

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US563756A (en) * 1896-07-14 Andrew error
US3370203A (en) * 1965-07-19 1968-02-20 United Aircraft Corp Integrated circuit modules
FR2403688A1 (fr) * 1977-09-16 1979-04-13 Thomson Csf Dispositif attenuateur reglable
FR2456388A1 (fr) * 1979-05-10 1980-12-05 Thomson Brandt Microboitier de circuit electronique, et circuit hybride comportant un tel microboitier
FR2485262A1 (fr) * 1980-06-19 1981-12-24 Thomson Csf Boitier d'encapsulation resistant a de fortes pressions externes
FR2485796A1 (fr) * 1980-06-24 1981-12-31 Thomson Csf Resistance electrique chauffante et tete d'imprimante thermique comportant de telles resistances chauffantes
FR2525815B1 (fr) * 1982-04-27 1985-08-30 Inf Milit Spatiale Aeronaut Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs
FR2538618B1 (fr) * 1982-12-28 1986-03-07 Inf Milit Spatiale Aeronaut Boitier pour composant electronique comportant un element fixant l'humidite
FR2547113B1 (fr) * 1983-06-03 1986-11-07 Inf Milit Spatiale Aeronaut Boitier d'encapsulation de composant electronique, durci vis-a-vis des radiations
FR2550009B1 (fr) * 1983-07-29 1986-01-24 Inf Milit Spatiale Aeronaut Boitier de composant electronique muni d'un condensateur
US5237204A (en) * 1984-05-25 1993-08-17 Compagnie D'informatique Militaire Spatiale Et Aeronautique Electric potential distribution device and an electronic component case incorporating such a device
FR2591801B1 (fr) * 1985-12-17 1988-10-14 Inf Milit Spatiale Aeronaut Boitier d'encapsulation d'un circuit electronique
FR2614134B1 (fr) * 1987-04-17 1990-01-26 Cimsa Sintra Procede de connexion d'un composant electronique pour son test et son montage, et dispositif de mise en oeuvre de ce procede
AU8519891A (en) * 1990-08-01 1992-03-02 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
FR2666190B1 (fr) * 1990-08-24 1996-07-12 Thomson Csf Procede et dispositif d'encapsulation hermetique de composants electroniques.
US5847448A (en) * 1990-12-11 1998-12-08 Thomson-Csf Method and device for interconnecting integrated circuits in three dimensions
FR2674680B1 (fr) * 1991-03-26 1993-12-03 Thomson Csf Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions.
US5270261A (en) * 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
FR2688630B1 (fr) * 1992-03-13 2001-08-10 Thomson Csf Procede et dispositif d'interconnexion en trois dimensions de boitiers de composants electroniques.
FR2691836B1 (fr) * 1992-05-27 1997-04-30 Ela Medical Sa Procede de fabrication d'un dispositif a semi-conducteurs comportant au moins une puce et dispositif correspondant.
FR2696871B1 (fr) * 1992-10-13 1994-11-18 Thomson Csf Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composants 3D en résultant.
FR2709020B1 (fr) * 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
FR2719967B1 (fr) * 1994-05-10 1996-06-07 Thomson Csf Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés.
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
JP3726579B2 (ja) * 1999-08-20 2005-12-14 セイコーエプソン株式会社 半導体装置およびその製造方法
FR2802706B1 (fr) * 1999-12-15 2002-03-01 3D Plus Sa Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
FR2805082B1 (fr) * 2000-02-11 2003-01-31 3D Plus Sa Procede d'interconnexion en trois dimensions et dispositif electronique obtenu par ce procede
JP3651346B2 (ja) * 2000-03-06 2005-05-25 カシオ計算機株式会社 半導体装置およびその製造方法
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
WO2003005782A2 (en) * 2001-07-02 2003-01-16 Irvine Sensors Corporation Stackable microcircuit and method of making the same
US6806559B2 (en) * 2002-04-22 2004-10-19 Irvine Sensors Corporation Method and apparatus for connecting vertically stacked integrated circuit chips
JP2004095799A (ja) * 2002-08-30 2004-03-25 Toshiba Corp 半導体装置およびその製造方法
US6905914B1 (en) * 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
FR2857157B1 (fr) * 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
DE102004020497B8 (de) * 2004-04-26 2006-06-14 Infineon Technologies Ag Verfahren zur Herstellung von Durchkontaktierungen und Halbleiterbauteil mit derartigen Durchkontaktierungen
FR2875672B1 (fr) * 2004-09-21 2007-05-11 3D Plus Sa Sa Dispositif electronique avec repartiteur de chaleur integre
JP2006128249A (ja) * 2004-10-27 2006-05-18 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージ及びその製造方法
FR2884049B1 (fr) * 2005-04-01 2007-06-22 3D Plus Sa Sa Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
US7208345B2 (en) * 2005-05-11 2007-04-24 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising stacked chips and a corresponding semiconductor device
JP4551321B2 (ja) * 2005-07-21 2010-09-29 新光電気工業株式会社 電子部品実装構造及びその製造方法
US7663232B2 (en) * 2006-03-07 2010-02-16 Micron Technology, Inc. Elongated fasteners for securing together electronic components and substrates, semiconductor device assemblies including such fasteners, and accompanying systems
JP2007266492A (ja) * 2006-03-29 2007-10-11 Fujitsu Ltd パッケージ基板の製造方法及びパッケージ基板
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2911995B1 (fr) * 2007-01-30 2009-03-06 3D Plus Sa Sa Procede d'interconnexion de tranches electroniques
US8338267B2 (en) * 2007-07-11 2012-12-25 Sematech, Inc. Systems and methods for vertically integrating semiconductor devices
FR2940521B1 (fr) * 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface

Also Published As

Publication number Publication date
US8567051B2 (en) 2013-10-29
DE602008002200D1 (de) 2010-09-30
EP2053646B1 (fr) 2010-08-18
TWI527179B (zh) 2016-03-21
TW200941686A (en) 2009-10-01
JP2009111384A (ja) 2009-05-21
FR2923081A1 (fr) 2009-05-01
EP2053646A1 (fr) 2009-04-29
FR2923081B1 (fr) 2009-12-11
US20090260228A1 (en) 2009-10-22

Similar Documents

Publication Publication Date Title
JP5621155B2 (ja) ３ｄ電子モジュールをビアにより垂直に相互接続する方法
US9570429B2 (en) Methods of fabrication and testing of three-dimensional stacked integrated circuit system-in-package
US7951649B2 (en) Process for the collective fabrication of 3D electronic modules
JP5723915B2 (ja) 貫通シリコンビアを使用する半導体実装プロセス
JP4937842B2 (ja) 半導体装置およびその製造方法
JP4865197B2 (ja) 半導体装置およびその製造方法
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
JP3544974B2 (ja) 一体化積層体
JP5211396B2 (ja) ３ｄ電子モジュールを集積的に製造する方法
JP4035034B2 (ja) 半導体装置およびその製造方法
JP5091221B2 (ja) 半導体装置
JPH08502631A (ja) 半導体チップを３次元で相互接続する方法及びこれによって得られる部品
JP2005129888A (ja) センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法
WO2007052476A1 (ja) 電子回路装置およびその製造方法
JP5171726B2 (ja) 半導体装置
JP2006186357A (ja) センサ装置及びその製造方法
JP2006201158A (ja) センサ装置
US11183483B2 (en) Multichip module and electronic device
JP6712136B2 (ja) 電子部品の製造方法
JP2011018672A (ja) 半導体装置およびその製造方法
JP2012134526A (ja) 半導体装置
JP2006126212A (ja) センサ装置
CN113937017A (zh) 晶圆级封装方法
CN114823355A (zh) 晶圆级封装方法以及封装结构
JP2006133236A (ja) センサシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140515

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140904

R150 Certificate of patent or registration of utility model

Ref document number: 5621155

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250