JP4656212B2 - 接続方法 - Google Patents

接続方法 Download PDF

Info

Publication number
JP4656212B2
JP4656212B2 JP2008214553A JP2008214553A JP4656212B2 JP 4656212 B2 JP4656212 B2 JP 4656212B2 JP 2008214553 A JP2008214553 A JP 2008214553A JP 2008214553 A JP2008214553 A JP 2008214553A JP 4656212 B2 JP4656212 B2 JP 4656212B2
Authority
JP
Japan
Prior art keywords
line
substrate
electronic component
dielectric
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008214553A
Other languages
English (en)
Other versions
JP2010021505A (ja
Inventor
正人 菊地
俊助 望月
正紘 吉岡
亮輔 荒木
正樹 半田
崇 中西
洋 一木
哲二郎 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008214553A priority Critical patent/JP4656212B2/ja
Priority to US12/474,531 priority patent/US20090309679A1/en
Priority to KR1020090052226A priority patent/KR20090129957A/ko
Publication of JP2010021505A publication Critical patent/JP2010021505A/ja
Application granted granted Critical
Publication of JP4656212B2 publication Critical patent/JP4656212B2/ja
Priority to US13/431,698 priority patent/US8334730B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Waveguides (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguide Connection Structure (AREA)

Description

本発明は、接続方法に関し、例えば基板に電子部品を実装する際に、接続部でのインピーダンス不整合による反射を低減し、信号品質を良好に保つことができるようにした接続方法に関する。
部品間や基板間の接続構造は大きく次の２種類に分けられる。同軸ケーブルのような完全遮蔽の構造と、基板上の配線のような、信号線間に誘導容量が存在するオープン構造である。
後者のオープン構造は、クロストークや電磁障害の点で同軸構造に劣るものの、一般のプリント配線基板を見てもわかるように、設計・製造・検査・接続性といった工業的コストに優れた現実的な構造である。
しかし、オープン構造の線路形状では、高速な信号を扱う際に伝送信号の劣化が大きな問題となる。特に、図１に示されるような、基板上に表面実装される電子部品と基板の接続部では、インピーダンス不整合による反射波の影響により、伝送信号が減衰・劣化しやすい。
配線をマイクロストリップ等の線路構造にすることでインピーダンスを調整し、高速信号に対応することは可能である。しかし、高さの異なる層間・基板間・部品間の実装の際には、図２に示されるように部品側から端子部分を足のように出したり、図３に示されるようにはんだボールからビアを通したりして、基板上の配線と接続する必要がある。従って、図１に示されるような、部品と基板の接続部では、インピーダンスの調整が可能な線路構造を保てず、信号品質の劣化が避けられなくなっている。
接続部でのインピーダンスの調整方法として、特許文献１に開示されているような方法がある。
特開２０００−２１６５１０号公報
引用文献１に開示されている方法では、基板と接続されるコネクタのインダクタンス要因により伝送信号に発生する波形歪みを低減することができるが、そのために同軸状のスルーホールを接続部周辺に形成する必要があった。
従って、例えば基板端面ではこの方法が使えないといった配置上の問題や、高密度配線時におけるスペースの問題などが発生しやすく、配線の高密度化・部品の小型化といった近年の技術傾向に対応しにくかった。
本発明はこのような状況に鑑みてなされたものであり、例えばRF(Radio Frequency)信号などの高速な信号を扱う基板に電子部品を実装する際に、接続部でのインピーダンス不整合による反射を低減し、信号品質を良好に保つことができるようにするものである。
本発明の一側面の接続方法は、基板上に、誘電体によって構成され、斜面が形成された端部を有する電子部品を実装するときの、前記基板上の第１の線路と、前記電子部品の上面上の、前記第１の線路より幅の広い第２の線路との接続方法であって、信号が流れる高さの異なる２点間である、高さの高い方の１点である前記電子部品の上面上の前記第２の線路の１点と、高さの低い方の１点である前記基板上の前記第１の線路の１点との間を、前記第２の線路との接続部から前記第１の線路との接続部に向かって幅が直線的に変化する、前記斜面に沿って配設した線路によって接続する方法である。
本発明においては、信号が流れる高さの異なる２点間である、高さの高い方の１点である電子部品の上面上の第２の線路の１点と、高さの低い方の１点である基板上の第１の線路の１点との間が、前記第２の線路との接続部から前記第１の線路との接続部に向かって幅が直線的に変化する、斜面に沿って配設した線路によって接続される。
本発明によれば、例えば基板に電子部品を実装する際に、接続部でのインピーダンス不整合による反射を低減し、信号品質を良好に保つことができる。
［接続方式について］
図４は、本発明の一実施形態に係る接続方式により接続された基板１と表面実装部品２を含む構成の例を示す斜視図である。図５は、図４に示される構成の断面図であり、図６は、図４に示される構成を真上から見た正面図である。
一般的に、プリント配線基板上に部品を実装するためには、デバイスに金属の足をつけて電気的に接続する方法などがとられるが（図１、図２参照）、この接続方式で接続された基板１と表面実装部品２の接続部は、図４において点線で囲んで示すように、表面実装部品２の上面（基板１の面と平行な面）から線路形状のまま引き出された末端と、基板１上に配設された線路１Ａが接続される形で構成される。
この接続方式の特徴は、図５の点線で囲んで示すように、表面実装部品２の誘電体端２Ａを斜めに形成することで、その斜面に沿って誘電体上に配線された金属の伝送線路を徐々に基板１に近づけながら、基板１と表面実装部品２を接続することにある。この例においては、垂直方向の断面が台形になるような形状を表面実装部品２は有している。
このとき、表面実装部品２側のマイクロストリップラインのライン幅は、その電気的特性と幾何学的形状から求まる特性インピーダンスにより調整される。図４、図６に示されるように、この例においては、基板１に近づくほど、すなわち、基板１の高さを基準としたときの高さが低く、表面実装部品２の斜面の誘電体の厚さが薄い位置ほど、ライン幅が狭くなっている。図４、図６の例においては、誘電体端２Ａ上に配設された線路の、基板１上の線路１Ａとの接続部における幅は、線路１Ａの幅と同じ幅になっている。
このように、ライン幅と誘電体厚を徐々に変化させることで、接続部の特性インピーダンスを調整しながら、基板１と表面実装部品２を接続することができ、その接続部での特性インピーダンスの不連続変化を無くし、反射成分を低減することができる。この、接続部での特性インピーダンスの不連続変化を無くし、反射成分を低減することができることのイメージを図７に示す。図７の上段にある特性インピーダンスの不整合のイメージを示す図において、その凹部は、電子部品と基板を接続する図１、図２、図３に示される端子の、電子部品にも基板にも接していない部分（中空に浮いている部分）の特性インピーダンスを表す。
なお、マイクロストリップラインにおける特性インピーダンスは、図１０Ａ、Ｂに示されるように導体材料の幅（ライン幅）をＷ、誘電体厚をｄとすると下式（１Ａ）、（１Ｂ）、（２Ａ）、（２Ｂ）により求まることが一般に知られている。
Figure 0004656212
Figure 0004656212
マイクロストリップライン構造を採用した場合の特性インピーダンスの計算結果を図１１に示す。
その他、図１２に示されるような代表的な線路形状についても、線路の電気特性値と断面形状から特性インピーダンスを求めるための一般式が存在する。図１２には、基板と電子部品の接続部を構成する線路として、ストリップライン、マイクロストリップライン、ストリップライン、コープレーナーライン、平行線が示されている。
図８は、基板１と表面実装部品２の接続部を構成する線路としてコープレーナーラインを用いた場合の例を示す図である。このように、接続部を構成する線路としてコープレーナーラインを用いることもできる。図９Ａは、図８において点線で囲む部分の断面図であり、図９Ｂは図８の電子部品の上面の正面図である。図８の例においては、斜面上に配設された線路は、基板の線路との接続部に近づくにつれて幅が広くなるように形成されている。
基板１の構成材料としては、一般の基板材料が使用される。導体部には金属導体、例えば銅などが用いられる。誘電体部には、例えばフェノール・ガラスエポキシ樹脂・アルミナ・テフロン（登録商標）などが用いられる。
以上のような接続方式は、アンテナやLSIなど、基板上に表面実装する電子部品全般を基板上に接続する場合に応用できる。以下、適宜、以上のように、表面実装部品２を構成する誘電体の側面の少なくとも一部を斜面として形成し、その斜面に沿って導体を配線することで電子部品と基板上の配線を接続させる接続方式を単に本接続方式という。
本接続方式により、RF(Radio Frequency)信号などの高速な信号を扱う基板にアンテナやフィルタ回路などの電子部品を表面実装する際に、接続部でのインピーダンスの不整合による反射を低減し、信号品質を良好に保つことが可能になる。なお、ここでの高速な信号とは、伝送信号の最大周波数の波長の1/10を越えるような接続長、もしくは配線長を持つ場合の信号を指す。
［接続線路の構造について］
図１２を参照して説明したように、接続線路の構造は、分布定数回路として扱うことができ、インピーダンスの調整ができるものであれば、マイクロストリップライン、ストリップライン、コープレーナーライン、平行線などでも良い。
また、電気的に連続変化するようなものであれば、接続部の線路幅の物理的な形状は非連続なものであってかまわない。接続部の線路幅を決める際、伝送周波数の波長に対する線路長でのインピーダンス変化率が目安となる。
接続部の構成は、図４のように表面実装部品２の側面を構成する誘電体端２Ａ全体を斜めに構成しないでも、図１３に示されるように側面の一部を斜めにするようにして構成し、その斜面上に、幅を調整した線路を配線するようにしても良いし、図１４に示されるようにスルーホールを端面に斜めに空け、その内側に、幅を調整した線路を配線するようにしても良い。
本接続方式により接続できる表面実装部品２としては、アンテナ回路の他、図１５Ａ乃至Ｄに示されるような、フィルタ回路、共振回路、ミキサ回路、スプリッタ回路等のさまざまな部品を用いることができる。
また、本接続方式は、プリント配線基板と表面実装部品の接続だけでなく、部品同士の配線、基板同士の配線、部品内部の配線、多層基板の配線、半導体配線などにも応用が可能である。例えば、多層基板内や部品内の配線、半導体パッケージ内の配線接続にも、効果があると考えられる。
本接続方式を採用することにより、
１．配線間のインピーダンス不整合による信号劣化を改善できる。特にRF回路などの高速な信号を扱う基板と部品の間での接続などに有効である。
２．マイクロストリップラインやコープレーナーラインなどの単純な線路構造で実現でき、余分な回路・コネクタ等を必要としない。
３．フィルタやアンテナなどの表面実装部品だけでなく、信号線間に誘導容量が存在するような部品全般（多層基板内配線、半導体パッケージなど）に応用できる。
［本接続方式の補足説明］
上記１．を補足するため、伝送信号の劣化を電磁界シミュレーションにより解析した結果について説明する。
単純なマイクロストリップラインモデルを図１６、図１７に示す。図１６は、モデルを三次元的に示す図である。図１７Ａは、図１６のモデルの正面図であり、図１７Ｂは、図１６のモデルの断面図である。
このモデルは信号線路・誘電体基板・GNDで構成される（GND層と誘電体層からなる基板上に信号線路が配設されることによって構成される）。伝送信号の劣化をシミュレーションするため、テスト信号を入力ポートから入力し、伝送された信号を出力ポートで観測する。評価には、S-parameterをdB（デシベル）表記した値が一般に用いられるため、ここでは、次の式（３）で表現されるS-parameterをＳ２１として用いる。
Ｓ２１＝log10（出力信号／入力信号）[dB] ・・・ （３）
伝送シミュレーション結果を図１８に示す。図１８の横軸は周波数[GHz]、縦軸はＳ２１[dB]を示すが、周波数が上がるにつれＳ２１はわずかに低下する。線路モデルの材料は均質で、かつ断面形状が一定のため、劣化の原因は主に基板内を伝送する信号の誘電損失によると考えられる。よって、インピーダンス整合がされた理想に近い状態であるこのモデルにおいて、伝送劣化はおよそ約−１ｄＢ＠１０ＧＨｚといえる。
次に、一般の接続方式と、本接続方式を用いたシミュレーション結果について説明する。
図１９は、高さの異なる基板間を本接続方式で接続したモデルを示す。図２０、図２１は、それぞれ、高さの異なる基板間をスルーホール、ワイヤボンディングを使って接続したモデルを示す。
図２２、図２３は、図１９、図２０、図２１に示されるモデルの条件を示す図である。
図１９、図２０、図２１に示されるモデルは、図２２において点線で囲んで示す、基板Ａの信号線路Ａ上の位置Ｐ1と、基板Ａ（誘電体Ａ）に重ねて配置された基板Ｂの信号線路Ｂ上の位置Ｐ2の間を、それぞれ、本接続方式、スルーホール、ワイヤボンディングで接続したものである。
GND面Ａに誘電体Ａが積層され、誘電体Ａ上の入力側に信号線路Ａが配設されることによって構成される基板Ａと、GND面Ｂに誘電体Ｂが積層され、誘電体Ｂ上に信号線路Ｂが配設されることによって構成される基板Ｂの諸条件を図２３に示す。
図２３の条件においては、信号線路ＡとＢの線路幅が3.2mm、高さが0.2mmとされ、信号線路ＡとＢの線路長の合計が30mmとされている。誘電体ＡとＢの高さが1.6ｍｍ、誘電率が7.1×10-12［F/m］、10GHzの信号を流したときの誘電損失が0.005とされている。
図２３に示されるような条件下で行った、各接続方式によるシミュレーション結果を図２４に示す。図２４の横軸は周波数[GHz]、縦軸はＳ２１[dB]を示す。また３GHz、６GHz、１０GHzの各周波数におけるＳ２１[dB]の値を図２５に示す。
図２４、図２５に示される結果から、本接続方式の伝送信号の劣化は、３つのモデルの中で最も小さいことが分かる。また、本接続方式を用いたモデルのシミュレーション結果は、図１８に示される理想的なモデルのシミュレーション結果に最も近いものになっている。特に高周波数になるにつれ、本接続方式と他の方式で特性の差が現われていることがわかる。これらの結果から、本接続方式を用いることで、信号劣化改善に効果があると考えられる。
電子部品側の線路と基板側の線路の接続例
次に、基板側の線路との接続部付近の電子部品側の線路の形状について説明する。
［本願発明の実施例］
図２６Ａは第１の形状を示す正面図であり、図２６Ｂは、図２６Ａに示される構成の断面図である。
図２６Ａ、図２６Ｂに示される第１の形状は、図４乃至図６を参照して説明したものと同じ形状である。すなわち、図２６Ｂに示されるように、電子部品の端部に斜面が形成され、この斜面に沿って、電子部品側の線路の一部である線路２１Ｂが配設されている。線路２１Ｂの各位置における電子部品側の誘電体２２の厚さは、基板側の線路１１との接続部に近づくにつれて直線的に薄くなる。
線路２１Ｂを真上から見たときの形状は、図２６Ａに示されるように、線路２１Ｂの長さ方向の軸を中心として対称に、各位置における誘電体２２の厚さに応じて、幅Ｗ2から幅Ｗ1の間で幅が直線的に変化するような形状とされている。幅Ｗ1は電子部品側の誘電体２２の上面に配設された線路２１Ａの幅であり、幅Ｗ2は基板側の誘電体１２に配設された線路１１Ａの幅である。
［参考例１］
図２７Ａは第２の形状を示す正面図であり、図２７Ｂは、図２７Ａに示される構成の断面図である。
この形状の例においては、図２７Ｂに示されるように、電子部品の端部には段が５段形成され、この段に沿って、電子部品側の線路の一部である線路２１Ｂが配設されている。線路２１Ｂの各位置における電子部品側の誘電体２２の厚さは、基板側の線路１１との接続部に近づき、基板からの段数が少なくなるにつれて段階的に薄くなる。
線路２１Ｂを真上から見たときの形状は、図２７Ａに示されるように、線路２１Ｂの長さ方向の軸を中心として対称に、各位置における誘電体２２の厚さに応じて、幅Ｗ2から幅Ｗ1の間で幅が段階的に変化するような形状とされている。
［参考例２］
図２８Ａは第３の形状を示す正面図であり、図２８Ｂは、図２８Ａに示される構成の断面図である。
この形状の例においては、図２８Ｂに示されるように、電子部品の端部に断面がほぼ扇形の曲面が形成され、この曲面に沿って、電子部品側の線路の一部である線路２１Ｂが配設されている。線路２１Ｂの各位置における電子部品側の誘電体２２の厚さは、基板側の線路１１との接続部に近づくにつれて薄くなる。
線路２１Ｂを真上から見たときの形状は、図２８Ａに示されるように、線路２１Ｂの長さ方向の軸を中心として対称に、幅Ｗ2から幅Ｗ1の間で幅が所定の割合で変化するような形状とされている。
［参考例３］
図２９Ａは第４の形状を示す正面図であり、図２９Ｂは、図２９Ａに示される構成の断面図である。
図２９Ａに示される形状は、図２６Ａを参照して説明した形状と同じ形状である。線路２１Ｂの形状は、線路２１Ｂの長さ方向の軸を中心として対称に、各位置における誘電体２２の厚さに応じて、幅Ｗ2から幅Ｗ1の間で幅が直線的に変化するような形状とされている。
図２９Ｂに示される形状は、図２７Ｂを参照して説明した形状と同じ形状である。電子部品の端部には段が５段形成され、この段に沿って、電子部品側の線路の一部である線路２１Ｂが配設されている。線路２１Ｂの各位置における電子部品側の誘電体２２の厚さは、基板側の線路１１との接続部に近づき、基板からの段数が少なくなるにつれて段階的に薄くなる。
［参考例４］
図３０Ａは第５の形状を示す正面図であり、図３０Ｂは、図３０Ａに示される構成の断面図である。
図３０Ａに示される形状は、図２７Ａを参照して説明した形状と同じ形状である。線路２１Ｂの形状は、線路２１Ｂの長さ方向の軸を中心として対称に、各位置における誘電体２２の厚さに応じて、幅Ｗ2から幅Ｗ1の間で幅が段階的に変化するような形状とされている。
図３０Ｂに示される形状は、図２６Ｂを参照して説明した形状と同じ形状である。電子部品の端部には斜面が形成され、この斜面に沿って、電子部品側の線路の一部である線路２１Ｂが配設されている。線路２１Ｂの各位置における電子部品側の誘電体２２の厚さは、基板側の線路１１との接続部に近づくにつれて直線的に薄くなる。
［参考例５］
以上においては、電子部品の誘電体層が１層である場合について説明したが、誘電体層が多層である場合であっても、同様にして電子部品上の線路と基板上の線路とを接続させることが可能である。
図３１は、電子部品の誘電体層が２層である場合の接続の例を示す斜視図である。図２６等に示される構成と同じ構成には同じ符号を付してある。
図３１の例においては、電子部品を構成する誘電体層として誘電体２２Ａ，２２Ｂが重ねて用いられている。上側の層である誘電体２２Ｂの上面に線路２１Ａが配設され、斜面に線路２１Ｂが配設されている。誘電体２２Ａ，２２Ｂの間にはGND面３１が挟まれている。
また、図３１の例においては、誘電体２２Ｂの斜面に配設された線路２１Ｂの幅が一定の幅とされている。GND面３１を設け、線路２１Ｂが配設されている斜面における誘電体２２Ｂの厚さを調整することで、このように、線路２１Ｂの幅を一定にすることが可能になる。
図３２は、図３１に示される構成の断面図である。
図３２に示されるように、誘電体２２Ａの斜面は、基板面に対して誘電体２２Ｂの斜面と同じ角度を有している。誘電体２２Ａの上面と斜面の境界の真上にあたる位置Ｐ11から、誘電体２２Ａの斜面と基板の境界の真上にあたる位置Ｐ12まで、線路２１Ｂの各位置における誘電体２２Ｂの厚さが一定になるようにGND面３１によって調整されている。位置Ｐ12から基板との接続部に向かうにつれて、誘電体層の厚さは徐々に薄くなる。
このように、線路が配設される誘電体層の数を複数とすることも可能である。また、電子部品上の線路と、その電子部品が取り付けられる基板上の線路を接続する場合だけでなく、基板上の線路と他の基板上の線路を接続する場合など、高さの異なる２点間を接続するものであれば様々なケースに本接続方式は適用可能である。
［応用例］
図３３は、本接続方式を半導体パッケージの接続に用いた場合の例を示す斜視図である。
図３３の例においては、基板５１上に半導体パッケージ６１が取り付けられ、その上に、LSI(Large Scale Integration)などのチップ部品６２が実装されている。半導体パッケージ６１とチップ部品６２は、いずれも垂直方向の断面が台形になるような形状を有している。チップ部品６２の上面には複数の電極６２Ａが露出して設けられている。
電極６２Ａからチップ部品６２の上面に配設される線路と、半導体パッケージ６１の上面の線路の間の配線６３、および、半導体パッケージ６１の上面の線路と基板上の線路の間の配線６４にも、上述したような本接続方式による配線を適用することが可能である。
本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
電子部品と基板の従来の接続方式を示す図である。 従来の表面実装部品の構造を示す図である。 従来の他の表面実装部品の構造を示す図である。 本発明の一実施形態に係る接続方式により接続された基板と表面実装部品を含む構成の例を示す図である。 図４に示される構成の断面図である。 図４に示される構成を真上から見た図である。 インピーダンスの不連続変化を無くすことのできるイメージを示す図である。 接続部を構成する線路としてコープレーナーラインを用いた場合の例を示す図である。 図８の点線部分を示す図である。 マイクロストリップラインを示す図である。 マイクロストリップライン構造を採用した場合の特性インピーダンスの計算結果を示す図である。 基板と電子部品の接続部を構成する線路の例を示す図である。 接続部の他の構成例を示す図である。 接続部のさらに他の構成例を示す図である。 表面実装部品の例を示す図である。 マイクロストリップラインモデルを示す図である。 図１６のモデルの正面図と断面図である。 伝送シミュレーション結果を示す図である。 高さの異なる基板間を本接続方式で接続したモデルを示す図である。 高さの異なる基板間をスルーホールを使って接続したモデルを示す図である。 高さの異なる基板間をワイヤボンディングを使って接続したモデルを示す図である。 モデルの条件を示す図である。 モデルの条件を示す他の図である。 シミュレーション結果を示す図である。 ３GHz、６GHz、１０GHzの各周波数におけるＳ２１成分を示す図である。 電子部品側の線路の形状の例を示す図である。 電子部品側の線路の形状の他の例を示す図である。 電子部品側の線路の形状のさらに他の例を示す図である。 電子部品側の線路の形状の例を示す図である。 電子部品側の線路の形状の他の例を示す図である。 電子部品の誘電体層が２層である場合の接続の例を示す斜視図である。 図３１に示される構成の断面図である。 本接続方式を半導体パッケージの接続に用いた場合の例を示す斜視図である。
符号の説明
１ 基板， ２ 表面実装部品

Claims (1)

  1. 基板上に、誘電体によって構成され、斜面が形成された端部を有する電子部品を実装するときの、前記基板上の第１の線路と、前記電子部品の上面上の、前記第１の線路より幅の広い第２の線路との接続方法であって、
    信号が流れる高さの異なる２点間である、高さの高い方の１点である前記電子部品の上面上の前記第２の線路の１点と、高さの低い方の１点である前記基板上の前記第１の線路の１点との間を、前記第２の線路との接続部から前記第１の線路との接続部に向かって幅が直線的に変化する、前記斜面に沿って配設した線路によって接続する
    接続方法。
JP2008214553A 2008-06-13 2008-08-22 接続方法 Expired - Fee Related JP4656212B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008214553A JP4656212B2 (ja) 2008-06-13 2008-08-22 接続方法
US12/474,531 US20090309679A1 (en) 2008-06-13 2009-05-29 Connection method and substrate
KR1020090052226A KR20090129957A (ko) 2008-06-13 2009-06-12 접속 방법 및 기판
US13/431,698 US8334730B2 (en) 2008-06-13 2012-03-27 Connection method and substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008156048 2008-06-13
JP2008214553A JP4656212B2 (ja) 2008-06-13 2008-08-22 接続方法

Publications (2)

Publication Number Publication Date
JP2010021505A JP2010021505A (ja) 2010-01-28
JP4656212B2 true JP4656212B2 (ja) 2011-03-23

Family

ID=41414200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008214553A Expired - Fee Related JP4656212B2 (ja) 2008-06-13 2008-08-22 接続方法

Country Status (3)

Country Link
US (2) US20090309679A1 (ja)
JP (1) JP4656212B2 (ja)
KR (1) KR20090129957A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103180944A (zh) 2010-10-25 2013-06-26 松下电器产业株式会社 电子元件的接合方式
TW201352092A (zh) * 2012-03-28 2013-12-16 Fujikura Ltd 配線基板
JP6135358B2 (ja) * 2013-07-24 2017-05-31 日本電気株式会社 アンテナ及びアンテナの製造方法
WO2016031691A1 (ja) * 2014-08-29 2016-03-03 株式会社村田製作所 多層回路基板の製造方法および多層回路基板
JP6352839B2 (ja) * 2015-03-10 2018-07-04 日本電信電話株式会社 高周波パッケージ
US9867294B2 (en) * 2015-05-22 2018-01-09 Ciena Corporation Multi-width waveguides
US20170085243A1 (en) * 2015-09-21 2017-03-23 Intel Corporation Impedance matching interconnect
US9974160B1 (en) * 2016-12-28 2018-05-15 Raytheon Company Interconnection system for a multilayered radio frequency circuit and method of fabrication
DE102017203252A1 (de) * 2017-02-28 2018-08-30 Continental Teves Ag & Co. Ohg Mehrebenen-Schaltungsträger
US20230170603A1 (en) * 2021-11-26 2023-06-01 Innolux Corporation Electronic device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0615310U (ja) * 1992-07-28 1994-02-25 株式会社東芝 高周波回路基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184095A (en) * 1991-07-31 1993-02-02 Hughes Aircraft Company Constant impedance transition between transmission structures of different dimensions
JP2708669B2 (ja) 1992-07-01 1998-02-04 三菱電機株式会社 連続鋼板処理ラインの切断制御装置
JPH09289404A (ja) * 1996-04-24 1997-11-04 Honda Motor Co Ltd リボンとボンディングワイヤとマイクロ波回路用パッケージ
JP2000216510A (ja) 1999-01-25 2000-08-04 Nec Corp プリント配線板及びその製造方法並びにプリント配線板におけるコネクタインダクタンス要因の波形歪み低減法
FI106414B (fi) * 1999-02-02 2001-01-31 Nokia Networks Oy Laajakaistainen impedanssisovitin
US6737931B2 (en) * 2002-07-19 2004-05-18 Agilent Technologies, Inc. Device interconnects and methods of making the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0615310U (ja) * 1992-07-28 1994-02-25 株式会社東芝 高周波回路基板

Also Published As

Publication number Publication date
US8334730B2 (en) 2012-12-18
JP2010021505A (ja) 2010-01-28
US20090309679A1 (en) 2009-12-17
KR20090129957A (ko) 2009-12-17
US20120182083A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
JP4656212B2 (ja) 接続方法
JP4371065B2 (ja) 伝送線路、通信装置及び配線形成方法
KR100430299B1 (ko) 다층 기판 상의 고주파 회로 모듈
US8476537B2 (en) Multi-layer substrate
US20100182105A1 (en) Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals
US8119931B1 (en) Differential vertical structure for high density, low layer count packages
US6838953B2 (en) High-frequency interconnection for circuits
CN111725164B (zh) 线路结构及芯片封装件
JP2012151365A (ja) 基板及びそれを含む電子部品
JP2008109331A (ja) 伝送線路及びこれを有する配線基板並びに半導体装置
JP2015056719A (ja) 多層配線基板
JP4659087B2 (ja) 差動平衡信号伝送基板
EP1585184B1 (en) Direct current cut structure
JP2008205099A (ja) 多層配線基板
US7166877B2 (en) High frequency via
JP2012129350A (ja) 多層プリント基板
JP2002252505A (ja) 高周波用配線基板
WO2009119849A1 (ja) 複合配線基板
JP2002185201A (ja) 高周波用配線基板
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板
US7230319B2 (en) Electronic substrate
US6713853B1 (en) Electronic package with offset reference plane cutout
CN101604643A (zh) 连接方法和基底
CN219678789U (zh) 一种射频电路板结构
JP4329702B2 (ja) 高周波デバイス装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100506

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees